【課題】 超電導単一磁束量子集積回路装置に関し、バイアス電流の戻り電流およびバイアス電流自身がチップ内のＳＦＱ論理回路に与える影響をなくす。
【解決手段】 チップ内の超電導単一磁束量子集積回路に直流バイアス電流を供給するバイアス電源線と、チップの外部に前記直流バイアス電流を回収するためのバイアス引き抜き電源線とを設け、バイアス引き抜き電源線の終端は前記チップ内にレイアウトされた超電導単一磁束量子集積回路周辺で複数の０．１ミリオーム乃至１オームの抵抗値を有する薄膜抵抗からなる抵抗体を介してチップのグランド面に接続し、グランド面との接続点から直流バイアス電流を引き抜く。 （もっと読む）

【課題】 複数磁束量子出力ドライバ及び電子デバイスに関し、占有面積やバイアス電流を増加することなく高速のデーターレートや広いパルス幅を有した出力信号を発生する。
【解決手段】 一つの単一磁束量子パルスを複数に分配するスプリッタの一方の出力側の終端に単一磁束量子パルス反射回路からなる第１の磁束量子回路を接続し、スプリッタの他方の出力側に第２の磁束量子回路を接続する。 （もっと読む）

【課題】 超電導単一磁束量子集積回路装置に関し、バイアス電流の戻り電流及びバイアス電流自身がチップ内のＳＦＱ論理回路に与える影響をなくす。
【解決手段】 超電導単一磁束集積回路チップのメインの超電導グランド面と、前記メインの超電導グランド面から分離したローカルな超電導グランド面と、前記ローカルなグランド面上に形成された超電導単一磁束集積回路と、前記メインの超電導グランド面と前記ローカルな超電導グランド面との間に接続されたトータルの抵抗値が１μΩ乃至０．１Ωの薄膜抵抗体と、前記超電導単一磁束集積回路に直流バイアスを供給するバイアス電源線とを設ける。 （もっと読む）

【課題】量子ビットの量子状態に基づいて、量子ビットの量子状態を制御できるようにする。
【解決手段】まず、ステップＳ１０１で量子ビットに相互作用する状態で結合した量子状態検出器を動作させる読み出しパルスの量子状態検出器への照射を開始し、ステップＳ１０２で、読み出しパルスの照射により量子ビットが量子ビットのいずれかの状態に安定した後で量子ビットの量子状態を９０度回転させるパルス幅の第１制御パルスを量子ビットに照射し、ステップＳ１０３で、第１制御パルスが照射されてからπ／（２Δω）の後の量子ビットの量子状態を所望の角度回転させる所望のパルス幅の第２制御パルスの照射、および、第１制御パルスが照射されてからπ／Δωの後の量子ビットの量子状態を所望の角度回転させる所望のパルス幅の第３制御パルスの照射の少なくとも１つの照射を行う。 （もっと読む）

【課題】超伝導磁束量子ビット回路における超伝導磁束量子ビットのトンネルエネルギーを高速かつ安定に制御できるようにする。
【解決手段】第１磁束制御線１０７および第２磁束制御線１０８は、第１ループ１０１および第２ループ１０２を挟んで配置される。また、第１磁束制御線１０７は、第１ループ１０１の側に配置され、第２磁束制御線１０８は、第２ループ１０２の側に配置される。また、第２弱結合第２弱結合１０４は、上記共有部と第１磁束制御線１０７との間の第１ループ１０１に配置される。加えて、第１ループ１０１に比較して第２ループ１０２は、大きな面積に形成されている。 （もっと読む）

【課題】実用上校正を不要にする高精度任意波形信号発生装置を提供する。
【解決手段】高精度任意波形信号発生装置は、直流電圧信号を基準信号として、この直流電圧信号と任意にパラメータを設定して作成した交流電圧信号とを、サーマルコンバータで熱比較し、その熱をそれぞれ熱電変換した直流出力Ｅ_ｄｃ、Ｅ_ａｃとして出力し、エラー解析装置で前記直流出力Ｅ_ｄｃ、Ｅ_ａｃを比較して前記交流電圧信号の誤差を求め、任意波形信号発生装置で前記交流電圧信号の実効値と前記誤差の差に基づいて前記交流電圧信号をデジタル補正する。 （もっと読む）

【課題】超伝導集積回路の要素間の相互インダクタンスの望まない不一致を緩和する。
【解決手段】超伝導集積回路は、内部誘導結合要素と、その長さの少なくとも一部分に沿って内部誘導結合要素を囲む外部誘導結合要素とを有する磁束トランスを含み得る。磁束トランスは、第１の誘導結合要素と第２の誘導結合要素との間の相互インダクタンスが、第１の外部誘導結合要素から第１の内部誘導結合要素を分離する距離にほぼ直線的に比例するように同軸様形状を有し得る。第１の誘導結合要素および第２の誘導結合要素の少なくとも１つは、超伝導量子ビットなどの超伝導プログラマブル素子と結合することができる。 （もっと読む）

【課題】 磁気トンネル接合を使用する不揮発性論理装置を提供する。
【解決手段】 本発明は、レジスタセルであって、不平衡フリップフロップ回路を形成するような、第２のインバータに結合された第１のインバータを含む差動増幅部分と、第１および第２のインバータのそれぞれの一端部に接続された第１および第２のビット線と、第１および第２のインバータのそれぞれの他端部に接続された第１および第２のソース線とを備え、前記第１および第２のインバータのそれぞれの前記他端部に電気的に接続される第１および第２の磁気トンネル接合をさらに備えることを特徴とする、レジスタセルに関する。本明細書に開示するシフトレジスタは、従来のシフトレジスタよりも小さく製造することができ、シフトレジスタの読み書き動作中の消費電力を低くすることができる。 （もっと読む）

一実施形態では、本開示は、Ａアンド・ノットＢゲートとしても知られる、２つの入力のうちの１つから出力を提供することが可能な単一磁束量子論理ゲートに関する。論理ゲートは、それぞれ、第１の入力パルスおよび第２の入力パルスを受信する第１の入力ゲートおよび第２の入力ゲートを含む。出力ゲートは、第１の入力ゲートと並列に配線接続される。第１のジョセフソン接合および第２のジョセフソン接合は、それぞれ、第１の入力ゲートおよび第２の入力ゲートに接続される。交差連結された変圧器も提供される。交差連結された変圧器は、第２の入力ゲートにおいて第２のパルスが検出された場合に、出力ゲートから第１のパルスを進路変更させる。選択的な実施形態において、第１のジョセフソン接合は、第２のジョセフソン接合の臨界電流未満になるように選択される第１の臨界電流を有する。
（もっと読む）