【課題】簡略化された回路構成でノイズ低減効果を持つ多相駆動型の昇圧回路を実現する。
【解決手段】昇圧回路は、所定周期のクロック信号を出力する発振回路と、前記クロック信号の１本の配線に直列接続され、トータル遅延時間が前記所定周期よりも長い複数の遅延回路と、前記複数の遅延回路に対応して前記１本の配線に接続された複数の分割昇圧回路と、を含む。 （もっと読む）

【課題】熱時定数による増幅利得の時間的な変化を補償でき、良好な直線性を有するパルス増幅装置を提供する。
【解決手段】パルス電力増幅装置１０は、高周波信号を変調するパルス信号を入力され、前記パルス信号を入力され第１の増幅器の熱時定数に対応する時定数を有する第１の微分回路と、前記パルス信号を入力され第２の増幅器の熱時定数に対応する時定数を有する第２の微分回路と、励振回路及び最終段増幅器の入力側の負バイアス端子に供給される負バイアス電圧を出力する負バイアス電源１８と、この負バイアス電源の出力する負バイアス電圧に前記第１の微分回路の出力を加算して前記第１の増幅器の入力側の負バイアス端子に供給する第１の加算回路と、前記負バイアス電源の出力する負バイアス電圧に前記第２の微分回路の出力を加算して前記第２の増幅器の入力側の負バイアス端子に供給する第２の加算回路と、を有する。 （もっと読む）

【課題】本発明は、レベルシフタ誤動作防止回路に係り、レベルシフタの誤動作を、信号伝達の過大な遅延と消費電流の増大とを招くことなく防止することにある。
【解決手段】伝達すべき信号に応じて駆動されるＮ型トランジスタ３０と、Ｎ型トランジスタ３０の出力に応じて駆動されるＰ型トランジスタ３２と、Ｐ型トランジスタ３２を駆動するために設けられるプルアップ抵抗３４と、を有する、基準電圧が互いに異なる２つの回路系の間で信号伝達を行うレベルシフタ１６の誤動作を防止する回路において、２つの回路系の基準電圧が相対変位した際、Ｎ型トランジスタ３０に存在する寄生容量３６へプルアップ抵抗３４を介して充電電流が供給される前に、その寄生容量３６へ充電電流を供給する急速充電手段を設ける。 （もっと読む）

【課題】ブースト回路におけるビットエラーを防止する。
【解決手段】ビットストリーム信号ＢＳＩＮを受け、その振幅をブーストして出力するブースト回路１００が提供される。第１クロックブースタ１０ａは、クロック信号ＣＫを受け、その振幅をブーストする。第２クロックブースタ１０ｂは、反転されたクロック信号ＣＫ＃を受け、その振幅をブーストする。スイッチ２２は、クロックブースタ１０ａ、１０ｂの出力信号ＣＫ’、ＣＫ＃’を受け、ハイレベルである一方を選択する。第１キャパシタＣ１は、スイッチ２２の出力端子にカップリングされる。レベルシフタ２８は、ビットストリーム信号ＢＳＩＮのハイレベルを、第１キャパシタＣ１に生ずる電圧レベルにレベルシフトする。 （もっと読む）

【課題】本発明は、入力信号のデューティ比や周波数、温度、電源電圧、プロセスによらず、出力信号のデューティ比を補正することが出来るデューティ補正回路、及びデューティ補正方法を提供することを課題とする。
【解決手段】コモンモード比較回路１３からのフィードバック信号により、レベルシフト回路１１はレベルを補正する。またコモンモード比較回路１５からのフィードバック信号により、ＴｒＴｆ制御回路１２は、信号のエッジの角度を補正する。 （もっと読む）

【課題】本発明の目的は、Ｉ^２Ｃインタフェースを有するシステムを提供することである。
【解決手段】本発明の第１の態様によると、マスター装置と前記マスター装置により制御されるスレーブ装置との間のインタフェースをとるＩ^２Ｃインタフェースを有するシステムが提供される。前記マスター装置は第１のデータ・バスと接続され第１の駆動電圧で動作し、前記スレーブ装置は第２のデータ・バスと接続され第２の駆動電圧で動作し、前記システムは、それぞれ前記第１及び第２の駆動電圧の間のレベルシフト機能を有する第１及び第２の双方向デジタル入出力回路、及び前記第１及び第２の双方向デジタル入出力回路を制御するシーケンサ回路、を有し、前記シーケンサ回路は、前記第１及び第２の双方向デジタル入出力回路の出力に基づき、データの伝達方向を前記マスター装置から前記スレーブ装置へ、又は前記スレーブ装置から前記マスター装置へ切り替える。 （もっと読む）

【課題】入力信号に含まれるジッタを増幅するジッタ増幅回路１５０。
【解決手段】入力信号に含まれるジッタを増幅するジッタ増幅回路であって、入力信号を受け取り、入力信号の波形を歪ませることにより、入力信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタとを備えるジッタ増幅回路。 （もっと読む）

【課題】波形整形回路の周波数特性の測定を可能にする。
【解決手段】波形整形回路１１は、入力差動信号ＩＮＮ，ＩＮＰを波形整形する。出力切換回路１２は、通常モードのときには、波形整形回路１１からの整形差動信号ＳＰ，ＳＮを２値化して出力する。一方、出力切換回路１２は、テストモードのときには、波形整形回路１１からの整形差動信号ＳＮ，ＳＰを正弦波信号として出力する。 （もっと読む）

【課題】昇圧動作を行う電源回路においてバックゲートにかかる電圧の影響を抑制することである。
【解決手段】電源回路１０において、入力電源の他方側端子ＧＮＤと一方側端子Ｖ_CCとの間に直列に第１のスイッチングトランジスタ２０、第２のスイッチングトランジスタ２２を、入力電源の一方側端子Ｖ_CCと昇圧出力端子ＯＵＴとの間に直列に第３のスイッチングトランジスタ２４、第４のスイッチングトランジスタ２６をそれぞれ設け、第１と第２のスイッチングトランジスタの接続点と、第３と第４のスイッチングトランジスタの接続点との間にシフト用コンデンサ４０を設け、昇圧出力端子ＯＵＴに保持用コンデンサ４２を接続する。第３のスイッチングトランジスタ２４にはバックゲートにかかる電圧を切り換えるバックゲート切換回路３０が設けられる。 （もっと読む）

【課題】簡易な回路構成で消費電力の増大を抑制しつつ、受信信号からデジタル信号を再生する際のノイズの発生を抑制できる受信回路を提供する。
【解決手段】ベースバンド信号Ｓ１のレベルが参照信号Ｓ２のレベルより高くなると、コンパレータ５０において出力されるデジタル信号Ｄｏｕｔが「０」から「１」へ変化し、ヒステリシスアンプ４０のゲインが低下し、コンパレータ５０に入力される参照信号Ｓ２のレベルが低くなる。また、ベースバンド信号Ｓ１のレベルが参照信号Ｓ２のレベルより低くなると、デジタル信号Ｄｏｕｔが「０」へ変化し、ヒステリシスアンプ４０のゲインが上昇し、コンパレータ５０に入力される参照信号Ｓ２のレベルが高くなる。何れの場合も、デジタル信号Ｄｏｕｔの値を維持した状態でベースバンド信号Ｓ１と参照信号Ｓ２との電圧差が広がるため、コンパレータ５０の誤動作が起こりにくくなる。 （もっと読む）