ジッタ増幅回路、信号発生回路、半導体チップ、及び試験装置
【課題】入力信号に含まれるジッタを増幅するジッタ増幅回路150。
【解決手段】入力信号に含まれるジッタを増幅するジッタ増幅回路であって、入力信号を受け取り、入力信号の波形を歪ませることにより、入力信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタとを備えるジッタ増幅回路。
【解決手段】入力信号に含まれるジッタを増幅するジッタ増幅回路であって、入力信号を受け取り、入力信号の波形を歪ませることにより、入力信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタとを備えるジッタ増幅回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ジッタ増幅回路、信号発生回路、半導体チップ、及び試験装置に関する。特に本発明は、入力信号に含まれるジッタを増幅するジッタ増幅回路に関する。
【背景技術】
【0002】
高速な通信デバイス、高速シリアルI/Oデバイス等の試験項目には、ジッタ耐力試験(jitter tolerance testing)がある。例えばITU−T(国際電気通信連合 電気通信標準化部門)の勧告によれば、通信データに数百MHzの周波数を有するジッタを印加した試験が規定されている。
【発明の開示】
【発明が解決しようとする課題】
【0003】
高速な被試験デバイスの実使用状態においては、高周波成分のジッタが、ビット誤りに与える影響が大きい。このため、高速な被試験デバイスを試験する場合、高周波数のジッタを印加できる試験装置により試験することが望まれる。
【0004】
クロック信号にジッタを印加する方法として、クロック信号を生成する電圧制御発振器等の制御入力に、ジッタに応じた信号を印加することが考えられる。これにより、クロック信号の周波数又は位相を変調して、クロック信号にジッタを印加できる。また、データ信号を生成するパターン発生器の駆動クロックとして、このようなジッタを印加したクロック信号を供給することにより、データ信号にジッタを印加することができる。
【0005】
しかし、クロック信号を周波数変調又は位相変調してジッタを印加するので、印加できるジッタの周波数の限界が数十MHz程度に制限されてしまう。
【0006】
また、信号にジッタを印加する他の方法として、信号の伝送経路上に可変遅延回路を配置する方法も考えられる。可変遅延回路の遅延量を、印加すべきジッタに応じて制御することにより、伝送信号にジッタを印加することができる。
【0007】
しかし、可変遅延回路の遅延量を変化させるのに時間を要するので、係る方式でも、高周波のジッタを印加することは難しい。
【0008】
また、高速に動作できる可変遅延回路等を用いれば、高周波のジッタを印加することができるとも考えられるが、回路コストが増大してしまう。
【課題を解決するための手段】
【0009】
そこで本発明の一つの側面においては、上記の課題を解決することができるジッタ増幅回路、信号発生回路、半導体チップ、及び試験装置を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【0010】
上記課題を解決するために、本発明の第1の形態においては、入力信号に含まれるジッタを増幅するジッタ増幅回路であって、入力信号を受け取り、入力信号の波形を歪ませることにより、入力信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタとを備えるジッタ増幅回路を提供する。
【0011】
本発明の第2の形態においては、ジッタを印加した出力信号を生成する信号発生回路であって、基準信号を生成する基準信号生成部と、基準信号生成部が出力する基準信号にジッタを印加するジッタ印加部と、ジッタ印加部がジッタを印加した基準信号を受け取り、基準信号に含まれるジッタを増幅するジッタ増幅回路とを備え、ジッタ増幅回路は、ジッタ印加部がジッタを印加した基準信号を受け取り、受け取った基準信号の波形を歪ませることにより、基準信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、印加すべきジッタの振幅に応じた次数の高調波成分以外の成分を除去して通過させるフィルタとを有する信号発生回路を提供する。
【0012】
本発明の第3の形態においては、入力信号に含まれるジッタを増幅する半導体チップであって、入力信号を受け取り、入力信号の波形を歪ませることにより、入力信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタとを備える半導体チップを提供する。
【0013】
本発明の第4の形態においては、被試験デバイスを試験する試験装置であって、所定の論理パターンを生成するパターン発生部と、ジッタを印加したクロック信号を生成する信号発生回路と、クロック信号に応じて、論理パターンをサンプリングすることにより試験信号を生成して、被試験デバイスに入力する波形成形部と、試験信号に応じて被試験デバイスが出力する被測定信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、信号発生回路は、基準信号を生成する基準信号生成部と、基準信号生成部が出力する基準信号にジッタを印加するジッタ印加部と、ジッタ印加部がジッタを印加した基準信号を受け取り、基準信号に含まれるジッタを増幅したクロック信号を生成するジッタ増幅回路とを有し、ジッタ増幅回路は、ジッタ印加部がジッタを印加した基準信号を受け取り、受け取った基準信号の波形を歪ませることにより、基準信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、印加すべきジッタの振幅に応じた次数の高調波成分以外の成分を除去して通過させ、クロック信号を生成するフィルタとを含む試験装置を提供する。
【0014】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【発明を実施するための最良の形態】
【0015】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0016】
図1は、ジッタ印加回路100の構成の一例を示す図である。ジッタ印加回路100は、ジッタが印加された出力信号を生成する回路であって、キャリア出力部10、ジッタ出力部20、及び加算部12を備える。
【0017】
キャリア出力部10は、出力信号が有するべきキャリア周波数fcとして予め設定された周波数のキャリア信号を出力する。例えばキャリア出力部10は、当該キャリア周波数fcのサイン波を出力する発振回路であってよい。
【0018】
ジッタ出力部20は、出力信号に印加するジッタが有するべきジッタ周波数fmを、上述したキャリア周波数fcに加算した周波数(fc+fm)の第1ジッタ信号と、キャリア周波数fcからジッタ周波数fmを減算した周波数(fc−fm)の第2ジッタ信号とを出力する。
【0019】
つまり、ジッタ出力部20は、周波数の異なる第1ジッタ信号及び第2ジッタ信号を出力する。また、キャリア出力部10は、第1ジッタ信号及び第2ジッタ信号の略中間の周波数のキャリア信号を出力する。
【0020】
本例におけるジッタ出力部20は、第1発振器22、第2発振器26、第1可変遅延部24、及び第2可変遅延部28を有する。第1発振器22は、周波数(fc+fm)のサイン波を第1ジッタ信号として出力する発振回路であってよい。また、第2発振器26は、周波数(fc−fm)のサイン波を第2ジッタ信号として出力する発振回路であってよい。第1発振器22は、キャリア周波数にジッタ周波数を加算した周波数(fc+fm)が予め設定されてよく、第2発振器26は、キャリア周波数からジッタ周波数を減算した周波数(fc−fm)が予め設定されてよい。
【0021】
キャリア出力部10、第1発振器22、及び第2発振器26としては、例えば電圧制御発振器を用いることができる。電圧制御発振器は、与えられる制御信号に応じた周波数の発振信号を出力する回路である。つまり、キャリア出力部10、第1発振器22、及び第2発振器26は、設定されるキャリア周波数fc及びジッタ周波数fmに応じて、出力の周波数を制御できる回路であってよい。
【0022】
また、第1可変遅延部24及び第2可変遅延部28は、第1ジッタ信号及び第2ジッタ信号を遅延させ、第1ジッタ信号、第2ジッタ信号、及びキャリア信号の間の相対位相を調整する。例えば第1可変遅延部24及び第2可変遅延部28は、第1ジッタ信号と第2ジッタ信号とが略同期するように、遅延量が予め調整されてよい。つまり、第1ジッタ信号の位相0のタイミングと、第2ジッタ信号の位相0のタイミングとが略一致するように、遅延量が予め調整されてよい。ここで、位相0のタイミングとは、例えば信号波形が最大値を示すタイミングであってよい。尚、キャリア信号、第1ジッタ信号、及び第2ジッタ信号は、式(5)及び式(6)において後述するように、cos関数で加算されてよい。これにより、印加されるジッタの波形歪みを防ぐことができる。
【0023】
また、第1可変遅延部24及び第2可変遅延部28は、略同期した第1ジッタ信号及び第2ジッタ信号の、キャリア信号に対する相対位相が所定の値となるように、遅延量が予め調整されてもよい。これにより、ジッタとキャリアとの相対位相を調整することができる。尚、キャリア信号に対して、ジッタ信号が任意の相対位相を有してよい場合には、ジッタ信号間の位相を調整できればよいので、第1可変遅延部24又は第2可変遅延部28のいずれかを削除した構成であってよい。
【0024】
加算部12は、第1ジッタ信号、第2ジッタ信号、及びキャリア信号を加算して出力信号を生成する。加算部12は、第1ジッタ信号、第2ジッタ信号、及びキャリア信号の波形を加算してよい。
【0025】
このような構成により、周波数fmのサイン波ジッタを印加した信号を生成することができる。加算部12の出力信号が、周波数fmのサイン波ジッタを印加した信号であることを、以下で説明する。
【0026】
図2は、サイン波ジッタが印加された信号のスペクトラムの一例を示す図である。サイン波ジッタが印加された信号u(t)の基本周波数成分は、下式であらわせる。
【数1】
【0027】
ここで、ACは信号u(t)の振幅値、fCはキャリア周波数、βはジッタ成分の振幅値、fmはジッタの周波数である。
式(1)を級数展開すると、下式が得られる。
【数2】
【0028】
ここで、Jn(β)は、n次の第1種ベッセル関数である。したがって、信号u(t)のスペクトラムU(f)は、下式であらわせる。
【数3】
【0029】
ここで、δはデルタ関数を示す。
つまり、サイン波ジッタが印加された信号は、図2に示すように、周波数fC+kfm、fc−kfm(但し、kは任意の自然数)にピークを持つスペクトラムを示す。したがって、これらのピーク周波数の信号の波形を加算することにより、サイン波ジッタが印加された信号を生成することができる。
また、整数nについてベッセル関数は下式の関係を満たす。
【数4】
【0030】
このため、式(2)を変形して下式が得られる。
【数5】
【0031】
図3は、0次から5次までの第1種ベッセル関数を示す。図3に示すように、ジッタ振幅が十分小さいとき、例えばジッタ振幅β=0.1程度の場合、2次以降のベッセル関数の値は略零となる。つまり、ジッタ振幅が十分小さい場合、式(5)は下式のように近似できる。
【数6】
【0032】
式(6)に示されるように、印加すべきジッタ振幅が十分小さい場合、図1において説明したように、キャリア周波数fCのキャリア信号、周波数(fC+fm)の第1ジッタ信号、及び周波数(fC−fm)の第2ジッタ信号を加算することにより、サイン波ジッタを印加した出力信号を生成することができる。
【0033】
また、式(6)に示すように、ジッタ印加回路100は、キャリア信号と、第1ジッタ信号及び第2ジッタ信号との振幅比が、J0(β)/J1(β)となるように、キャリア信号、第1ジッタ信号、及び第2ジッタ信号の振幅を制御することが好ましい。図3に示すように、当該振幅比を、印加すべきジッタ振幅βに応じて調整することにより、所望のジッタ振幅の信号を生成することができる。振幅を制御する構成については、図5において後述する。
【0034】
但し、高次のベッセル関数が無視できない値となるジッタ振幅βを生成する場合、ジッタ印加回路100は、図6において後述するように、高次のベッセル関数に対応する複数組の第1ジッタ信号及び第2ジッタ信号を生成してよい。
【0035】
ジッタ印加回路100は、印加すべきジッタの周波数に応じたジッタ信号を生成することにより、当該周波数のジッタをキャリア信号に印加することができる。つまり、発振器が生成できる範囲の周波数で、ジッタを印加することができる。このため、容易且つ低コストで、高周波数のジッタを印加することができる。
【0036】
図4は、ジッタ印加回路100の他の構成例を示す図である。本例におけるジッタ印加回路100は、キャリア出力部10、加算部12、ジッタ出力部20、及び可変遅延部36を備える。キャリア出力部10及び加算部12は、図1に関連して説明したキャリア出力部10及び加算部12と同一の機能及び構成を有してよい。
【0037】
ジッタ出力部20は、ローカル発振器32及びミキサ34を有する。ローカル発振器32は、印加すべきジッタの周波数fmが予め設定され、当該周波数のローカル信号を出力する。ローカル発振器32は、設定されるジッタ周波数fmに応じて、出力の周波数を制御できる、電圧制御発振器等であってよい。
【0038】
ミキサ34は、キャリア出力部10が出力するキャリア信号を分岐して受け取り、キャリア信号とローカル信号とを乗算する。つまり、ミキサ34は、周波数(fC+fm)の信号成分と、周波数(fC−fm)の信号成分とを有する信号を出力する。当該信号成分が、図1に関連して説明した第1ジッタ信号及び第2ジッタ信号に対応する。
【0039】
可変遅延部36は、ミキサ34が出力する信号を遅延させて、当該信号及びキャリア信号の間の相対位相を調整する。例えば可変遅延部36は、ミキサ34が出力する信号とキャリア信号との相対位相差が所定の値となるように、遅延量が予め調整されてよい。本例では、第1ジッタ信号及び第2ジッタ信号は略同期しているので、キャリア信号に対してジッタ信号が任意の位相を有してよい場合には、可変遅延部36を削除した構成であってよい。
【0040】
加算部12は、可変遅延部36からの信号と、キャリア信号との波形を加算する。このような構成によっても、図1から図3において説明したように、高周波のジッタを印加した出力信号を、容易且つ低コストで生成することができる。また、本例におけるジッタ出力部20は、第1ジッタ信号及び第2ジッタ信号が有するべき周波数を、単一のローカル発振器32で生成する。そして、ミキサ34により、第1ジッタ信号及び第2ジッタ信号に対応する周波数成分を生成する。このため、第1ジッタ信号及び第2ジッタ信号に対応する周波数成分の、キャリア周波数fCからのオフセット周波数fmを精度よく同一にすることができる。また、キャリア信号の周波数fCを、第1ジッタ信号及び第2ジッタ信号の周波数の中央に精度よく配置することができる。このため、図2に示したような信号のスペクトラムに精度よく適合した信号を生成することができる。つまり、出力信号にサイン波ジッタを精度よく印加することができる。また、第1ジッタ信号及び第2ジッタ信号を単一の伝送経路で伝送するので、可変遅延部36を一つ設ければよく、回路規模を低減することができる。
【0041】
図5は、ジッタ印加回路100の他の構成例を示す図である。本例におけるジッタ印加回路100は、図1又は図4に示したジッタ印加回路100の構成に加え、振幅制御部(38−0、38−1、以下38と総称する)を更に備える。図5においては、図4に示したジッタ印加回路100に、振幅制御部38を付加した構成を示す。
【0042】
振幅制御部38は、図3に関連して説明したように、印加すべきジッタ振幅βに基づいて、加算部12に入力されるキャリア信号と、第1ジッタ信号及び第2ジッタ信号との振幅比を制御する。ここで、ジッタ振幅βは、式(1)に示すように時間(又は位相)方向における振幅であり、振幅制御部38が制御する振幅比は、信号レベル(例えば電圧)方向における振幅比である。
【0043】
例えば、図5に示すように、ジッタ出力部20が、一組の第1ジッタ信号及び第2ジッタ信号を出力する場合を説明する。図2及び図3において説明したように、キャリア信号の振幅がACJ0(β)であり、第1ジッタ信号及び第2ジッタ信号の振幅がACJ1(β)である場合、キャリア信号、第1ジッタ信号、及び第2ジッタ信号を加算した出力信号には、振幅βのジッタが印加される。つまり、キャリア信号と、第1ジッタ信号及び第2ジッタ信号との振幅比が、J0(β)/J1(β)となれば、出力信号には振幅βのジッタが印加される。
【0044】
つまり、振幅制御部38は、当該振幅比を、ジッタ振幅を変数とする0次ベッセル関数J0(β)及び1次ベッセル関数/J1(β)の、印加すべきジッタ振幅βにおける比に略等しくなるように制御してよい。これにより、出力信号には振幅βのジッタが印加される。
【0045】
例えば、図3に示すように、位相方向における振幅が1radp−0のジッタを印加する場合、振幅制御部38は、当該振幅比がa1/a2となるように、キャリア信号、第1ジッタ信号、及び第2ジッタ信号の振幅を制御してよい。振幅制御部38は、例えば増幅器であってよく、またキャリア出力部10及びジッタ出力部20を制御して、信号振幅を制御する回路であってもよい。
【0046】
本例においては、ジッタ出力部20が第1ジッタ信号及び第2ジッタ信号を出力する場合を説明したが、比較的大きいジッタ振幅を生成する場合、ジッタ出力部20は、高次のベッセル関数に対応する複数のジッタ信号を更に出力する。係る場合においても、振幅制御部38は、それぞれの信号の振幅比が、対応する各次数のベッセル関数の比と略等しくなるように、信号振幅を制御してよい。
【0047】
例えば図3に示すように、位相方向における振幅が1radp−0のジッタを印加する場合、2次のベッセル関数が無視できない。このため、ジッタ出力部20は、2次のベッセル関数に対応する周波数(fC+2fm)の第1ジッタ信号、及び周波数(fC−2fm)の第2ジッタ信号を更に出力することが好ましい。この場合、振幅制御部38は、キャリア信号の振幅と、第1ジッタ信号(fC+fm)及び第2ジッタ信号(fC−fm)の振幅と、第1ジッタ信号(fC+2fm)及び第2ジッタ信号(fC−2fm)の振幅の比が、J0(β):J1(β):J2(β)=a1:a2:a3(但し、β=1)となるように、各信号の振幅を制御してよい。
【0048】
図6は、ジッタ印加回路100の他の構成例を示す図である。本例におけるジッタ印加回路100は、ローカル発振器32、ミキサ34、可変遅延部36、及び振幅制御部38を組み合わせた回路を並列に複数有する。以下では、当該組み合わせ回路の1段目、2段目、・・・k段目、・・・の回路を、1次、2次、・・・k次、・・・の回路と称する(但し、kは整数)。
【0049】
k次の回路におけるローカル発振器32−kは、kfmの周波数のローカル信号を出力する。以下では、kfmの周波数のローカル信号を、k次のローカル信号と称する。
【0050】
それぞれのミキサ34は、対応するローカル発振器32から受け取ったローカル信号と、キャリア信号とを乗算して出力する。それぞれのミキサ34には、キャリア信号が分岐して与えられてよい。つまり、k次のミキサ34は、キャリア周波数fCにジッタ周波数fmのk倍を加算した周波数のk次の第1ジッタ信号と、キャリア周波数fCからジッタ周波数fmのk倍を減算した周波数のk次の第2ジッタ信号とを出力する。
【0051】
それぞれの可変遅延部36は、対応するミキサ34が出力する信号を遅延させて、キャリア信号との位相差を調整する。例えば、それぞれの可変遅延部36は、全てのミキサ34が出力する信号が略同期するように、ミキサ34が出力する信号を遅延させてよい。即ち、全てのミキサ34が出力する信号の位相0のタイミングが略一致するように、ミキサ34が出力する信号を遅延させてよい。
【0052】
また、それぞれの可変遅延部36は、全てのミキサ34が出力する信号が略同期して、且つこれらの信号とキャリア信号との相対位相差が所定の値となるように、遅延量が予め調整されてよい。キャリア信号の位相と印加すべきジッタの位相を関係づける必要がない場合は、可変遅延部36のいずれか一つを削除した構成としてよい。
【0053】
振幅制御部38は、対応するミキサ34が出力する信号の振幅を調整する。振幅制御部38は、対応する可変遅延部36を介して信号を受け取ってよく、また、振幅を調整した信号を、対応する可変遅延部36を介して加算部12に出力してもよい。振幅制御部38は、図3に関連して説明したように、印加すべきジッタ振幅βに基づいて、加算部12に入力されるキャリア信号と、対応する第1ジッタ信号及び第2ジッタ信号との振幅比を制御する。
【0054】
例えば、図3に示すように、位相方向における振幅が1radp−0のジッタを印加する場合、振幅制御部38は、キャリア信号の振幅と、1次の第1ジッタ信号(fC+fm)及び第2ジッタ信号(fC−fm)の振幅と、2次の第1ジッタ信号(fC+2fm)及び第2ジッタ信号(fC−2fm)の振幅の比が、J0(β):J1(β):J2(β)=a1:a2:a3(但し、β=1)となるように、各信号の振幅を制御してよい。また、この場合において、ジッタ印加回路100が3次以上の組み合わせ回路を有するとき、3次以上の振幅制御部38は、対応する第1ジッタ信号及び第2ジッタ信号の振幅を略零として加算部12に出力してよい。
【0055】
また、ジッタ印加回路100は、印加すべきジッタ振幅の範囲に応じた次数の組み合わせ回路を有してよい。例えば、印加すべきジッタ振幅の上限値を代入した各次数のベッセル関数の値が、所定の値以上となる次数を求める。そして、ジッタ印加回路100は、1次から当該次数までの組み合わせ回路(ローカル発振器32、ミキサ34、可変遅延部36、及び振幅制御部38)を有してよい。当該所定の値は、求められるジッタの精度に応じて、使用者が予め設定してよい。より具体的には、印加すべきジッタ振幅の範囲が、0〜1radp−0である場合、図3に示すように、3次以上のベッセル関数の値は十分小さいので、ジッタ印加回路100は、1次及び2次の組み合わせ回路を有してよい。
【0056】
加算部12は、1からN次の第1ジッタ信号及び第2ジッタ信号、並びにキャリア信号を加算して出力信号を生成する。ここでNは、組み合わせ回路が並列に設けられる個数を上限とする整数であってよい。このような構成により、ジッタ印加回路100は、より大きな振幅のジッタを印加した出力信号を生成することができる。
【0057】
図7は、本発明の一つの実施形態に係る信号発生回路200の構成の一例を示す図である。信号発生回路200は、ジッタ印加回路100及びジッタ増幅回路150を備える。ジッタ印加回路100は、ジッタを印加した信号を生成する。ジッタ増幅回路150は、ジッタ印加回路100が出力する信号を受け取り、ジッタを増幅して出力する。ジッタ印加回路100は、図1から図6に関連して説明したジッタ印加回路100と同一の機能及び構成を有してよい。但し、本例における信号発生回路200は、ジッタ印加回路100が印加するジッタを増幅するので、ジッタ印加回路100は、大きい振幅のジッタを印加しなくともよい。つまり、ジッタ印加回路100は、図6に示したように、複数の組み合わせ回路を並列に有する構成でなくともよい。例えばジッタ印加回路100は、図1から図5に示したように、1次の第1ジッタ信号及び第2ジッタ信号に基づいてジッタを印加する回路であってよい。これにより、ジッタ印加回路100の回路規模を低減することができる。
【0058】
ジッタ増幅回路150は、歪回路110及びフィルタ120を有する。歪回路110は、ジッタ印加回路100が出力する信号を受け取り、当該信号の波形を歪ませることにより、当該信号の高調波成分を生じさせる。例えば歪回路110は、受け取った信号をp乗して出力するp乗回路を有してよい(但し、pは2以上の整数)。
【0059】
フィルタ120は、歪回路110が出力する歪信号を、所定の次数の高調波成分以外の成分を除去して通過させて、出力信号を生成する。例えばフィルタ120は、出力信号に印加すべきジッタ量に応じたn次(但し、nは、2以上且つp以下の整数)の高調波成分を通過させてよい。より具体的には、フィルタ120は、ジッタを増幅すべき増幅率に応じて予め定められる次数の高調波成分を抽出してよい。例えば、ジッタ印加回路100が印加したジッタを5倍に増幅する場合、フィルタ120は、5次の高調波成分を抽出して出力する。また、歪回路110は、少なくとも5次の高調波成分を生じさせるように、受け取った信号を歪ませる。例えば歪回路110は、受け取った信号を5乗以上の乗数でべき乗して出力する回路であってよい。
【0060】
このような構成により、小さい回路規模で、高周波数且つ大振幅のジッタを印加した出力信号を生成することができる。以下においては、図7に示したジッタ増幅回路150が、ジッタを増幅できることを説明する。
【0061】
例えばサイン波の信号を歪ませると、2次、3次、・・・のように、キャリア周波数の整数倍の周波数に、高調波が生じる。このとき、サイン波信号に印加されたジッタは、それぞれの高調波のサイドバンドにコピーされる。ここで、ジッタ成分のスペクトラムは、そのままコピーされるので、2次、3次、・・・の高調波におけるジッタ成分のラジアン振幅は、それぞれ2倍、3倍、・・・となってあらわれる。このため、図7に示したジッタ増幅回路150のように、信号を歪ませて、n次の高調波を抽出することにより、ラジアン振幅がn倍に増幅されたジッタを生成することができる。
【0062】
歪回路110の一例として、n乗回路を有する場合を説明する。サイン波信号cos(2πfCt)に、ラジアン振幅がβのサイン波ジッタβcos(2πfmt)が印加された信号をn乗した信号(但し、nは偶数とする。即ち、mを整数としたとき、n=2m)は、下式であらわされる。
【数7】
【0063】
また、nが奇数のとき(n=2m+1)、n乗した信号は、下式であらわされる。
【数8】
【0064】
式(7)及び式(8)から、信号を2m乗することにより、偶数次(2次、4次、6次、・・・、2m次)の高調波が生じ、信号を2m+1乗することにより、奇数次(3次、5次、7次、・・・、2m+1次)の高調波が生じることがわかる。
【0065】
式(7)に示されるように、2(m−k)次の高調波におけるジッタ成分のラジアン振幅は、2(m−k)βとなり、2(m−k)倍となることがわかる。同様に、式(8)に示されるように、2(m−k+1)次の高調波におけるジッタ成分のラジアン振幅は、2(m−k+1)βとなり、2(m−k+1)倍となることがわかる。このため、図7に示したジッタ増幅回路150のように、信号を歪ませて、n次の高調波を抽出することにより、ラジアン振幅がn倍に増幅されたジッタを生成することができる。
【0066】
また、本例においては、歪回路110の一例としてn乗回路を用いて説明したが、歪回路110は、n乗回路に限定されない。与えられる信号の高調波成分を生じさせることができる回路であれば、歪回路110として用いることができる。例えば、歪回路110は、入力されるサイン波を、矩形波に変換して出力する回路であってもよい。例えば歪回路110は、入力されるサイン波が所定のレベルとなるタイミングに応じて矩形波を出力する回路であってよい。より具体的には、歪回路110は、コンパレータ、インバータ、バッファ等であってよい。歪回路110は、入力信号のレベルが所定の参照値より小さい場合にLレベルを出力して、入力信号のレベルが当該参照値以上である場合にHレベルを出力する回路であってよい。
【0067】
例えば歪回路110が、振幅A、周波数fCの矩形波形p(2πfCt+βcos(2πfmt))を出力する場合、当該信号は以下のようにフーリエ級数展開される。
【数9】
【0068】
式(9)に示されるように、歪回路110が、サイン波を矩形波に変換する回路である場合、歪回路110の出力には、奇数次(2k−1次)の高調波が生じる。そして、2k−1次の高調波におけるジッタ成分のラジアン振幅は、(2k−1)βとなり、2k−1倍となることがわかる。
【0069】
このように、歪回路110は、多様な回路を用いることができる。例えば、上述した例のほかに、入力レベルを指数変換して出力する指数回路、入力レベルを対数変換して出力するLOG回路等のように、入力信号を歪ませて、高調波成分を生じさせる回路であれば、歪回路110として用いることができる。
【0070】
図8Aは、歪回路110の構成の一例を示す図である。本例における歪回路110は、入力信号を2乗して出力する2乗回路である。歪回路110は、抵抗112及びトランジスタ114を有する。トランジスタ114のドレイン端子は、抵抗112を介して正電源配線VDDに接続される。また、トランジスタ114のソース端子は、接地される。また、トランジスタ114のゲート端子には、ジッタ印加回路100が出力する信号が与えられる。
【0071】
ここで、トランジスタ114は、ジッタ印加回路100が出力する信号の振幅範囲において、飽和領域で動作するトランジスタである。飽和領域とは、トランジスタ114のドレインソース間電圧をVDS、ゲートソース間電圧をVGS、閾値電圧をVthとした場合に、VGSがVDS+Vthより大きくなる領域である。
【0072】
例えばトランジスタ114には、トランジスタ114を飽和領域で動作させる電源電圧VDDが与えられてよい。トランジスタ114のドレイン端子における信号が、フィルタ120に与えられる。このような構成により、ジッタ印加回路100が出力する信号を2乗して出力することができる。
【0073】
図8Bは、トランジスタ114の入力電圧−ドレイン電流特性の一例を示す図である。図8Bに示すように、トランジスタ114は、飽和領域において2次曲線の特性を示す。当該領域においてトランジスタ114を動作させることにより、入力される信号を2乗して出力することができる。また、歪回路110は、図8Aに示した2乗回路を、複数個カスケード接続した回路であってもよい。
【0074】
図9Aは、ジッタ印加回路100が出力する信号波形の一例を示す図である。図9Bは、図9Aに示した信号に印加されるジッタの波形の一例を示す図である。本例においてジッタ印加回路100は、キャリア周波数が500MHz、ジッタ周波数が200MHz、ジッタ振幅が0.1UIppの信号を生成する。
【0075】
このとき、キャリア出力部10は、500MHzのサイン波を出力する。また、ジッタ出力部20は、周波数が700MHz、振幅がJ1(0.1π)の第1ジッタ信号と、周波数が300MHz、振幅がJ−1(0.1π)の第2ジッタ信号とを出力する。加算部12が、これらの信号を加算して出力することにより、図9Aに示す信号が得られる。また、当該信号には、図9Bに示すジッタが印加される。
【0076】
図10Aは、図9Aに示した信号を5乗した信号波形の一例を示す図である。本例における歪回路110は、ジッタ印加回路100が出力した信号を5乗して出力する。そして、フィルタ120は、歪回路110が出力する信号のうち、5次の高調波成分を抽出して出力する。例えばフィルタ120は、2GHzから3GHzの信号を通過させてよい。尚、図10Aにおいて信号振幅にばらつきが生じているが、歪回路110は、信号振幅のばらつきを低減するべく、リミッティングアンプ等を用いてよい。リミッティングアンプは、例えば所定値以上となる信号レベルを、当該所定値の信号レベルに変換して出力するアンプであってよい。
【0077】
図10Bは、フィルタ120が出力する信号に含まれるジッタの波形の一例を示す図である。上述した処理により、図9Bに示したジッタに対して、5倍のラジアン振幅を有するジッタを得ることができる。但し、フィルタ120が出力する信号のキャリア周波数は、元のキャリア周波数500MHzの5倍になるので、キャリア出力部10は、信号発生回路200が出力する信号が有するべきキャリア周波数の、1/n倍(但しnは、フィルタ120が抽出する高調波の次数を示す。本例では、n=5である)の周波数のキャリア信号を出力することが好ましい。
【0078】
図11は、信号発生回路200の動作の一例を説明する図である。本例におけるキャリア出力部10は、信号発生回路200が出力する信号が有するべきキャリア周波数fCの1/n倍の周波数のキャリア信号を出力する。ここで、nは、フィルタ120が抽出する高調波成分の次数に対応する整数である。例えば、信号発生回路200が出力する信号が有するべきキャリア周波数が2.5GHzであり、フィルタ120が5次の高調波成分を抽出する場合、キャリア出力部10は、2.5GHz/5=500MHzのキャリア信号を出力する。
【0079】
ジッタ出力部20は、キャリア周波数の1/n倍の周波数にジッタが有するべきジッタ周波数fmを加減算した第1ジッタ信号(周波数(fC/n)+fm)及び第2ジッタ信号(周波数(fC/n)−fm)を出力する。
【0080】
加算部12は、キャリア信号、第1ジッタ信号、及び第2ジッタ信号を加算して出力する。歪回路110は、加算部12が出力した信号を歪ませて、少なくともn次の高調波を生じさせる。
【0081】
フィルタ120は、歪回路110が出力する歪信号のうち、n次の高調波成分を抽出して出力する。このような処理により、フィルタ120が出力する信号は、上述したようにキャリア周波数がfCで、ジッタのラジアン振幅がnβの信号となる。
【0082】
図12は、ジッタ印加回路100の他の構成例を示す図である。本例におけるジッタ印加回路100は、与えられる入力信号にジッタを印加して出力する。本例におけるジッタ印加回路100は、図4から図6に示したいずれかのジッタ印加回路100の構成に対して、キャリア出力部10に代えて周波数変換部14を備える。周波数変換部14は、入力信号の周波数を、1/n倍にして出力する。例えば周波数変換部14は、分周回路等であってよい。
【0083】
周波数変換部14が出力する信号が、図1から図11において説明したキャリア信号に対応する。つまり、ミキサ34は、周波数変換部14が出力する信号を分岐して受け取り、ローカル信号を乗算して出力する。また、加算部12は、周波数変換部14が出力する信号と、ジッタ出力部20が出力する信号とを加算する。
【0084】
図11に関連して説明した信号発生回路200のジッタ印加回路100として、図12に示したジッタ印加回路100を用いることにより、与えられる入力信号に対して、高周波且つ大振幅のジッタを、小規模の回路で容易に印加することができる。
【0085】
また、以上において説明したジッタ印加回路100は、一つの半導体チップに形成されてよい。また、ジッタ増幅回路150が、一つの半導体チップに形成されてよく、信号発生回路200が一つの半導体チップに形成されてもよい。
【0086】
また、以上においては、ジッタ印加回路100を前段に備えるジッタ増幅回路150を説明したが、ジッタ増幅回路150の前段に設けられる回路は、ジッタ印加回路100に限定されない。ジッタ増幅回路150は、ジッタ印加回路100とは独立して用いることができる。つまり、ジッタ増幅回路150は、任意の入力信号のジッタを増幅して出力することができる。
【0087】
図13は、信号発生回路200の構成の他の例を示す図である。本例における信号発生回路200は、基準信号生成部160、ジッタ印加部170、及びジッタ増幅回路150を備える。
【0088】
基準信号生成部160は、所定の周波数の基準信号を生成する。例えば基準信号生成部160は、信号発生回路200が出力する信号が有するべきキャリア周波数の1/n倍の周波数のサイン波を生成して出力してよい。
【0089】
ジッタ印加部170は、基準信号生成部160が出力する信号にジッタを印加する。ジッタ印加部170は、信号発生回路200が出力する信号に印加されるべきジッタの周波数と略同一の周波数のジッタを、基準信号生成部160が出力する信号に印加する。またジッタ印加部170は、信号発生回路200が出力する信号に印加されるべきジッタ振幅に対して1/n倍の振幅のジッタを印加する。
【0090】
例えばジッタ印加部170は、基準信号生成部160が出力する信号を遅延させる遅延回路を有してよい。この場合、ジッタ印加部170は、遅延回路における遅延量を、印加すべきジッタに応じて制御することにより、ジッタを印加してよい。
【0091】
また、基準信号生成部160が電圧制御発振器である場合、ジッタ印加部170は、電圧制御発振器の制御電圧を、印加すべきジッタに応じて制御することにより、ジッタを印加してよい。
【0092】
尚、基準信号生成部160及びジッタ印加部170の構成は、上記の構成に限定されるものではない。信号にジッタを印加する公知の構成を、基準信号生成部160及びジッタ印加部170として用いることができる。
【0093】
ジッタ増幅回路150は、図7から図12に関連して説明したジッタ増幅回路150と同一の機能及び構成を有してよい。ジッタ増幅回路150は、基準信号に印加されたジッタをn倍に増幅して出力する。つまり、フィルタ120は、歪回路110が出力する信号のn次の高調波成分を抽出して出力する。
【0094】
ジッタ印加部170は、信号発生回路200が出力する信号が有するべきキャリア周波数の1/n倍の周波数の基準信号にジッタを印加すればよいので、容易にジッタを印加することができる。また、ジッタ印加部170は、信号発生回路200が出力する信号に印加されるべきジッタ振幅の1/n倍の振幅のジッタを印加すればよいので、容易にジッタを印加することができる。
【0095】
このような構成により、大振幅のジッタを印加した高周波数の出力信号を容易に生成することができる。
【0096】
尚、上記説明において増幅されるジッタとしてサイン波ジッタを用いたが、増幅されるジッタはサイン波ジッタに限定されない。ジッタ増幅回路150は、例えばランダムジッタ、矩形波ジッタ、三角波ジッタ、その他の任意の時間波形のジッタを増幅してよい。
【0097】
図14は、本発明の他の実施形態に係る試験装置300の構成の一例を示す図である。試験装置300は、半導体回路等の被試験デバイス400を試験する装置であって、パターン発生部310、信号発生回路200、波形成形部320、及び判定部330を備える。また、被試験デバイス400は、例えばシリアル通信等に用いられる受信器等のデバイスであってよい。
【0098】
パターン発生部310は、所定の論理パターンを生成する。例えばパターン発生部310は、使用者等により予め設定される論理パターンを生成してよく、またランダムの論理パターンを生成してもよい。
【0099】
信号発生回路200は、ジッタを印加したクロック信号を生成する。信号発生回路200は、図1から図13に関連して説明した信号発生回路200と同一の機能及び構成を有してよい。
【0100】
波形成形部320は、信号発生回路200から与えられるクロック信号に応じて、パターン発生部310から与えられる論理パターンをサンプリングすることにより試験信号を生成する。これにより、ジッタを印加した試験信号を生成することができる。また波形成形部320は、生成した試験信号を被試験デバイス400に入力する。
【0101】
判定部330は、被試験デバイス400が試験信号に応じて出力する被測定信号に基づいて、被試験デバイス400の良否を判定する。例えば判定部330は、被測定信号の論理パターンと、予め設定される期待値パターンとが一致するか否かにより、被試験デバイス400の良否を判定してよい。
【0102】
また判定部330は、信号発生回路200が印加するジッタ量を変化させて、ジッタ量毎に被測定信号の論理パターンと期待値パターンとを比較してもよい。このような処理により、被試験デバイス400のジッタ耐力を測定することができる。つまり、被試験デバイス400が正常に動作できるジッタ量の限界を測定することができる。判定部330は、測定したジッタ耐力が、所定の範囲内であるか否かに基づいて、被試験デバイス400の良否を判定してよい。
【0103】
また、本例においては信号発生回路200を備える試験装置300を説明したが、試験装置300は、信号発生回路200に代えて、ジッタ印加回路100又はジッタ増幅回路150のいずれか一方を備えてもよい。例えば、小振幅のジッタを印加する場合、図1から図5に関連して説明したジッタ印加回路100を用いてもよい。また、大振幅のジッタを印加する場合、図6に関連して説明したジッタ印加回路100を用いてもよい。また、ジッタが印加されたクロック信号が与えられる場合、図12に関連して説明したジッタ増幅回路150を用いてもよい。
【0104】
また、本例においては波形成形部320に供給するクロック信号にジッタを印加する例を説明したが、他の例においては、判定部330に供給するクロック信号にジッタを印加してもよい。例えば、判定部330は、当該クロック信号に応じて被測定信号をサンプリングしてよい。
【0105】
上記説明から明らかなように、本発明の実施形態によれば、小規模の回路で、高周波のジッタを容易に増幅することができる。
【0106】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【0107】
【図1】図1は、ジッタ印加回路100の構成の一例を示す図である。
【図2】サイン波ジッタが印加された信号のスペクトラムの一例を示す図である。
【図3】0次から5次までの第1種ベッセル関数を示す。
【図4】ジッタ印加回路100の他の構成例を示す図である。
【図5】ジッタ印加回路100の他の構成例を示す図である。
【図6】ジッタ印加回路100の他の構成例を示す図である。
【図7】本発明の一つの実施形態に係る信号発生回路200の構成の一例を示す図である。
【図8】図8(a)は、歪回路110の構成の一例を示す図である。図8(b)は、トランジスタ114の入力電圧−ドレイン電流特性の一例を示す図である。
【図9】図9(a)は、ジッタ印加回路100が出力する信号波形の一例を示す図である。図9(b)は、図9(a)に示した信号に印加されるジッタの波形の一例を示す図である。
【図10】図10(a)は、図9(a)に示した信号を5乗した信号波形の一例を示す図である。図10(b)は、フィルタ120が出力する信号に含まれるジッタの波形の一例を示す図である。
【図11】信号発生回路200の動作の一例を説明する図である。
【図12】ジッタ印加回路100の他の構成例を示す図である。
【図13】信号発生回路200の他の構成例を示す図である。
【図14】本発明の他の実施形態に係る試験装置300の構成の一例を示す図である。
【符号の説明】
【0108】
10 キャリア出力部、12 加算部、14 周波数変換部、20 ジッタ出力部、22 第1発振器、24 第1可変遅延部、26 第2発振器、28 第2可変遅延部、32 ローカル発振器、34 ミキサ、36 可変遅延部、38 振幅制御部、100 ジッタ印加回路、110 歪回路、112 抵抗、114 トランジスタ、120 フィルタ、 150 ジッタ増幅回路、160 基準信号生成部、170 ジッタ印加部、200 信号発生回路、300 試験装置、310 パターン発生部、320 波形成形部、330 判定部、400 被試験デバイス
【技術分野】
【0001】
本発明は、ジッタ増幅回路、信号発生回路、半導体チップ、及び試験装置に関する。特に本発明は、入力信号に含まれるジッタを増幅するジッタ増幅回路に関する。
【背景技術】
【0002】
高速な通信デバイス、高速シリアルI/Oデバイス等の試験項目には、ジッタ耐力試験(jitter tolerance testing)がある。例えばITU−T(国際電気通信連合 電気通信標準化部門)の勧告によれば、通信データに数百MHzの周波数を有するジッタを印加した試験が規定されている。
【発明の開示】
【発明が解決しようとする課題】
【0003】
高速な被試験デバイスの実使用状態においては、高周波成分のジッタが、ビット誤りに与える影響が大きい。このため、高速な被試験デバイスを試験する場合、高周波数のジッタを印加できる試験装置により試験することが望まれる。
【0004】
クロック信号にジッタを印加する方法として、クロック信号を生成する電圧制御発振器等の制御入力に、ジッタに応じた信号を印加することが考えられる。これにより、クロック信号の周波数又は位相を変調して、クロック信号にジッタを印加できる。また、データ信号を生成するパターン発生器の駆動クロックとして、このようなジッタを印加したクロック信号を供給することにより、データ信号にジッタを印加することができる。
【0005】
しかし、クロック信号を周波数変調又は位相変調してジッタを印加するので、印加できるジッタの周波数の限界が数十MHz程度に制限されてしまう。
【0006】
また、信号にジッタを印加する他の方法として、信号の伝送経路上に可変遅延回路を配置する方法も考えられる。可変遅延回路の遅延量を、印加すべきジッタに応じて制御することにより、伝送信号にジッタを印加することができる。
【0007】
しかし、可変遅延回路の遅延量を変化させるのに時間を要するので、係る方式でも、高周波のジッタを印加することは難しい。
【0008】
また、高速に動作できる可変遅延回路等を用いれば、高周波のジッタを印加することができるとも考えられるが、回路コストが増大してしまう。
【課題を解決するための手段】
【0009】
そこで本発明の一つの側面においては、上記の課題を解決することができるジッタ増幅回路、信号発生回路、半導体チップ、及び試験装置を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【0010】
上記課題を解決するために、本発明の第1の形態においては、入力信号に含まれるジッタを増幅するジッタ増幅回路であって、入力信号を受け取り、入力信号の波形を歪ませることにより、入力信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタとを備えるジッタ増幅回路を提供する。
【0011】
本発明の第2の形態においては、ジッタを印加した出力信号を生成する信号発生回路であって、基準信号を生成する基準信号生成部と、基準信号生成部が出力する基準信号にジッタを印加するジッタ印加部と、ジッタ印加部がジッタを印加した基準信号を受け取り、基準信号に含まれるジッタを増幅するジッタ増幅回路とを備え、ジッタ増幅回路は、ジッタ印加部がジッタを印加した基準信号を受け取り、受け取った基準信号の波形を歪ませることにより、基準信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、印加すべきジッタの振幅に応じた次数の高調波成分以外の成分を除去して通過させるフィルタとを有する信号発生回路を提供する。
【0012】
本発明の第3の形態においては、入力信号に含まれるジッタを増幅する半導体チップであって、入力信号を受け取り、入力信号の波形を歪ませることにより、入力信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタとを備える半導体チップを提供する。
【0013】
本発明の第4の形態においては、被試験デバイスを試験する試験装置であって、所定の論理パターンを生成するパターン発生部と、ジッタを印加したクロック信号を生成する信号発生回路と、クロック信号に応じて、論理パターンをサンプリングすることにより試験信号を生成して、被試験デバイスに入力する波形成形部と、試験信号に応じて被試験デバイスが出力する被測定信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、信号発生回路は、基準信号を生成する基準信号生成部と、基準信号生成部が出力する基準信号にジッタを印加するジッタ印加部と、ジッタ印加部がジッタを印加した基準信号を受け取り、基準信号に含まれるジッタを増幅したクロック信号を生成するジッタ増幅回路とを有し、ジッタ増幅回路は、ジッタ印加部がジッタを印加した基準信号を受け取り、受け取った基準信号の波形を歪ませることにより、基準信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、印加すべきジッタの振幅に応じた次数の高調波成分以外の成分を除去して通過させ、クロック信号を生成するフィルタとを含む試験装置を提供する。
【0014】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【発明を実施するための最良の形態】
【0015】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0016】
図1は、ジッタ印加回路100の構成の一例を示す図である。ジッタ印加回路100は、ジッタが印加された出力信号を生成する回路であって、キャリア出力部10、ジッタ出力部20、及び加算部12を備える。
【0017】
キャリア出力部10は、出力信号が有するべきキャリア周波数fcとして予め設定された周波数のキャリア信号を出力する。例えばキャリア出力部10は、当該キャリア周波数fcのサイン波を出力する発振回路であってよい。
【0018】
ジッタ出力部20は、出力信号に印加するジッタが有するべきジッタ周波数fmを、上述したキャリア周波数fcに加算した周波数(fc+fm)の第1ジッタ信号と、キャリア周波数fcからジッタ周波数fmを減算した周波数(fc−fm)の第2ジッタ信号とを出力する。
【0019】
つまり、ジッタ出力部20は、周波数の異なる第1ジッタ信号及び第2ジッタ信号を出力する。また、キャリア出力部10は、第1ジッタ信号及び第2ジッタ信号の略中間の周波数のキャリア信号を出力する。
【0020】
本例におけるジッタ出力部20は、第1発振器22、第2発振器26、第1可変遅延部24、及び第2可変遅延部28を有する。第1発振器22は、周波数(fc+fm)のサイン波を第1ジッタ信号として出力する発振回路であってよい。また、第2発振器26は、周波数(fc−fm)のサイン波を第2ジッタ信号として出力する発振回路であってよい。第1発振器22は、キャリア周波数にジッタ周波数を加算した周波数(fc+fm)が予め設定されてよく、第2発振器26は、キャリア周波数からジッタ周波数を減算した周波数(fc−fm)が予め設定されてよい。
【0021】
キャリア出力部10、第1発振器22、及び第2発振器26としては、例えば電圧制御発振器を用いることができる。電圧制御発振器は、与えられる制御信号に応じた周波数の発振信号を出力する回路である。つまり、キャリア出力部10、第1発振器22、及び第2発振器26は、設定されるキャリア周波数fc及びジッタ周波数fmに応じて、出力の周波数を制御できる回路であってよい。
【0022】
また、第1可変遅延部24及び第2可変遅延部28は、第1ジッタ信号及び第2ジッタ信号を遅延させ、第1ジッタ信号、第2ジッタ信号、及びキャリア信号の間の相対位相を調整する。例えば第1可変遅延部24及び第2可変遅延部28は、第1ジッタ信号と第2ジッタ信号とが略同期するように、遅延量が予め調整されてよい。つまり、第1ジッタ信号の位相0のタイミングと、第2ジッタ信号の位相0のタイミングとが略一致するように、遅延量が予め調整されてよい。ここで、位相0のタイミングとは、例えば信号波形が最大値を示すタイミングであってよい。尚、キャリア信号、第1ジッタ信号、及び第2ジッタ信号は、式(5)及び式(6)において後述するように、cos関数で加算されてよい。これにより、印加されるジッタの波形歪みを防ぐことができる。
【0023】
また、第1可変遅延部24及び第2可変遅延部28は、略同期した第1ジッタ信号及び第2ジッタ信号の、キャリア信号に対する相対位相が所定の値となるように、遅延量が予め調整されてもよい。これにより、ジッタとキャリアとの相対位相を調整することができる。尚、キャリア信号に対して、ジッタ信号が任意の相対位相を有してよい場合には、ジッタ信号間の位相を調整できればよいので、第1可変遅延部24又は第2可変遅延部28のいずれかを削除した構成であってよい。
【0024】
加算部12は、第1ジッタ信号、第2ジッタ信号、及びキャリア信号を加算して出力信号を生成する。加算部12は、第1ジッタ信号、第2ジッタ信号、及びキャリア信号の波形を加算してよい。
【0025】
このような構成により、周波数fmのサイン波ジッタを印加した信号を生成することができる。加算部12の出力信号が、周波数fmのサイン波ジッタを印加した信号であることを、以下で説明する。
【0026】
図2は、サイン波ジッタが印加された信号のスペクトラムの一例を示す図である。サイン波ジッタが印加された信号u(t)の基本周波数成分は、下式であらわせる。
【数1】
【0027】
ここで、ACは信号u(t)の振幅値、fCはキャリア周波数、βはジッタ成分の振幅値、fmはジッタの周波数である。
式(1)を級数展開すると、下式が得られる。
【数2】
【0028】
ここで、Jn(β)は、n次の第1種ベッセル関数である。したがって、信号u(t)のスペクトラムU(f)は、下式であらわせる。
【数3】
【0029】
ここで、δはデルタ関数を示す。
つまり、サイン波ジッタが印加された信号は、図2に示すように、周波数fC+kfm、fc−kfm(但し、kは任意の自然数)にピークを持つスペクトラムを示す。したがって、これらのピーク周波数の信号の波形を加算することにより、サイン波ジッタが印加された信号を生成することができる。
また、整数nについてベッセル関数は下式の関係を満たす。
【数4】
【0030】
このため、式(2)を変形して下式が得られる。
【数5】
【0031】
図3は、0次から5次までの第1種ベッセル関数を示す。図3に示すように、ジッタ振幅が十分小さいとき、例えばジッタ振幅β=0.1程度の場合、2次以降のベッセル関数の値は略零となる。つまり、ジッタ振幅が十分小さい場合、式(5)は下式のように近似できる。
【数6】
【0032】
式(6)に示されるように、印加すべきジッタ振幅が十分小さい場合、図1において説明したように、キャリア周波数fCのキャリア信号、周波数(fC+fm)の第1ジッタ信号、及び周波数(fC−fm)の第2ジッタ信号を加算することにより、サイン波ジッタを印加した出力信号を生成することができる。
【0033】
また、式(6)に示すように、ジッタ印加回路100は、キャリア信号と、第1ジッタ信号及び第2ジッタ信号との振幅比が、J0(β)/J1(β)となるように、キャリア信号、第1ジッタ信号、及び第2ジッタ信号の振幅を制御することが好ましい。図3に示すように、当該振幅比を、印加すべきジッタ振幅βに応じて調整することにより、所望のジッタ振幅の信号を生成することができる。振幅を制御する構成については、図5において後述する。
【0034】
但し、高次のベッセル関数が無視できない値となるジッタ振幅βを生成する場合、ジッタ印加回路100は、図6において後述するように、高次のベッセル関数に対応する複数組の第1ジッタ信号及び第2ジッタ信号を生成してよい。
【0035】
ジッタ印加回路100は、印加すべきジッタの周波数に応じたジッタ信号を生成することにより、当該周波数のジッタをキャリア信号に印加することができる。つまり、発振器が生成できる範囲の周波数で、ジッタを印加することができる。このため、容易且つ低コストで、高周波数のジッタを印加することができる。
【0036】
図4は、ジッタ印加回路100の他の構成例を示す図である。本例におけるジッタ印加回路100は、キャリア出力部10、加算部12、ジッタ出力部20、及び可変遅延部36を備える。キャリア出力部10及び加算部12は、図1に関連して説明したキャリア出力部10及び加算部12と同一の機能及び構成を有してよい。
【0037】
ジッタ出力部20は、ローカル発振器32及びミキサ34を有する。ローカル発振器32は、印加すべきジッタの周波数fmが予め設定され、当該周波数のローカル信号を出力する。ローカル発振器32は、設定されるジッタ周波数fmに応じて、出力の周波数を制御できる、電圧制御発振器等であってよい。
【0038】
ミキサ34は、キャリア出力部10が出力するキャリア信号を分岐して受け取り、キャリア信号とローカル信号とを乗算する。つまり、ミキサ34は、周波数(fC+fm)の信号成分と、周波数(fC−fm)の信号成分とを有する信号を出力する。当該信号成分が、図1に関連して説明した第1ジッタ信号及び第2ジッタ信号に対応する。
【0039】
可変遅延部36は、ミキサ34が出力する信号を遅延させて、当該信号及びキャリア信号の間の相対位相を調整する。例えば可変遅延部36は、ミキサ34が出力する信号とキャリア信号との相対位相差が所定の値となるように、遅延量が予め調整されてよい。本例では、第1ジッタ信号及び第2ジッタ信号は略同期しているので、キャリア信号に対してジッタ信号が任意の位相を有してよい場合には、可変遅延部36を削除した構成であってよい。
【0040】
加算部12は、可変遅延部36からの信号と、キャリア信号との波形を加算する。このような構成によっても、図1から図3において説明したように、高周波のジッタを印加した出力信号を、容易且つ低コストで生成することができる。また、本例におけるジッタ出力部20は、第1ジッタ信号及び第2ジッタ信号が有するべき周波数を、単一のローカル発振器32で生成する。そして、ミキサ34により、第1ジッタ信号及び第2ジッタ信号に対応する周波数成分を生成する。このため、第1ジッタ信号及び第2ジッタ信号に対応する周波数成分の、キャリア周波数fCからのオフセット周波数fmを精度よく同一にすることができる。また、キャリア信号の周波数fCを、第1ジッタ信号及び第2ジッタ信号の周波数の中央に精度よく配置することができる。このため、図2に示したような信号のスペクトラムに精度よく適合した信号を生成することができる。つまり、出力信号にサイン波ジッタを精度よく印加することができる。また、第1ジッタ信号及び第2ジッタ信号を単一の伝送経路で伝送するので、可変遅延部36を一つ設ければよく、回路規模を低減することができる。
【0041】
図5は、ジッタ印加回路100の他の構成例を示す図である。本例におけるジッタ印加回路100は、図1又は図4に示したジッタ印加回路100の構成に加え、振幅制御部(38−0、38−1、以下38と総称する)を更に備える。図5においては、図4に示したジッタ印加回路100に、振幅制御部38を付加した構成を示す。
【0042】
振幅制御部38は、図3に関連して説明したように、印加すべきジッタ振幅βに基づいて、加算部12に入力されるキャリア信号と、第1ジッタ信号及び第2ジッタ信号との振幅比を制御する。ここで、ジッタ振幅βは、式(1)に示すように時間(又は位相)方向における振幅であり、振幅制御部38が制御する振幅比は、信号レベル(例えば電圧)方向における振幅比である。
【0043】
例えば、図5に示すように、ジッタ出力部20が、一組の第1ジッタ信号及び第2ジッタ信号を出力する場合を説明する。図2及び図3において説明したように、キャリア信号の振幅がACJ0(β)であり、第1ジッタ信号及び第2ジッタ信号の振幅がACJ1(β)である場合、キャリア信号、第1ジッタ信号、及び第2ジッタ信号を加算した出力信号には、振幅βのジッタが印加される。つまり、キャリア信号と、第1ジッタ信号及び第2ジッタ信号との振幅比が、J0(β)/J1(β)となれば、出力信号には振幅βのジッタが印加される。
【0044】
つまり、振幅制御部38は、当該振幅比を、ジッタ振幅を変数とする0次ベッセル関数J0(β)及び1次ベッセル関数/J1(β)の、印加すべきジッタ振幅βにおける比に略等しくなるように制御してよい。これにより、出力信号には振幅βのジッタが印加される。
【0045】
例えば、図3に示すように、位相方向における振幅が1radp−0のジッタを印加する場合、振幅制御部38は、当該振幅比がa1/a2となるように、キャリア信号、第1ジッタ信号、及び第2ジッタ信号の振幅を制御してよい。振幅制御部38は、例えば増幅器であってよく、またキャリア出力部10及びジッタ出力部20を制御して、信号振幅を制御する回路であってもよい。
【0046】
本例においては、ジッタ出力部20が第1ジッタ信号及び第2ジッタ信号を出力する場合を説明したが、比較的大きいジッタ振幅を生成する場合、ジッタ出力部20は、高次のベッセル関数に対応する複数のジッタ信号を更に出力する。係る場合においても、振幅制御部38は、それぞれの信号の振幅比が、対応する各次数のベッセル関数の比と略等しくなるように、信号振幅を制御してよい。
【0047】
例えば図3に示すように、位相方向における振幅が1radp−0のジッタを印加する場合、2次のベッセル関数が無視できない。このため、ジッタ出力部20は、2次のベッセル関数に対応する周波数(fC+2fm)の第1ジッタ信号、及び周波数(fC−2fm)の第2ジッタ信号を更に出力することが好ましい。この場合、振幅制御部38は、キャリア信号の振幅と、第1ジッタ信号(fC+fm)及び第2ジッタ信号(fC−fm)の振幅と、第1ジッタ信号(fC+2fm)及び第2ジッタ信号(fC−2fm)の振幅の比が、J0(β):J1(β):J2(β)=a1:a2:a3(但し、β=1)となるように、各信号の振幅を制御してよい。
【0048】
図6は、ジッタ印加回路100の他の構成例を示す図である。本例におけるジッタ印加回路100は、ローカル発振器32、ミキサ34、可変遅延部36、及び振幅制御部38を組み合わせた回路を並列に複数有する。以下では、当該組み合わせ回路の1段目、2段目、・・・k段目、・・・の回路を、1次、2次、・・・k次、・・・の回路と称する(但し、kは整数)。
【0049】
k次の回路におけるローカル発振器32−kは、kfmの周波数のローカル信号を出力する。以下では、kfmの周波数のローカル信号を、k次のローカル信号と称する。
【0050】
それぞれのミキサ34は、対応するローカル発振器32から受け取ったローカル信号と、キャリア信号とを乗算して出力する。それぞれのミキサ34には、キャリア信号が分岐して与えられてよい。つまり、k次のミキサ34は、キャリア周波数fCにジッタ周波数fmのk倍を加算した周波数のk次の第1ジッタ信号と、キャリア周波数fCからジッタ周波数fmのk倍を減算した周波数のk次の第2ジッタ信号とを出力する。
【0051】
それぞれの可変遅延部36は、対応するミキサ34が出力する信号を遅延させて、キャリア信号との位相差を調整する。例えば、それぞれの可変遅延部36は、全てのミキサ34が出力する信号が略同期するように、ミキサ34が出力する信号を遅延させてよい。即ち、全てのミキサ34が出力する信号の位相0のタイミングが略一致するように、ミキサ34が出力する信号を遅延させてよい。
【0052】
また、それぞれの可変遅延部36は、全てのミキサ34が出力する信号が略同期して、且つこれらの信号とキャリア信号との相対位相差が所定の値となるように、遅延量が予め調整されてよい。キャリア信号の位相と印加すべきジッタの位相を関係づける必要がない場合は、可変遅延部36のいずれか一つを削除した構成としてよい。
【0053】
振幅制御部38は、対応するミキサ34が出力する信号の振幅を調整する。振幅制御部38は、対応する可変遅延部36を介して信号を受け取ってよく、また、振幅を調整した信号を、対応する可変遅延部36を介して加算部12に出力してもよい。振幅制御部38は、図3に関連して説明したように、印加すべきジッタ振幅βに基づいて、加算部12に入力されるキャリア信号と、対応する第1ジッタ信号及び第2ジッタ信号との振幅比を制御する。
【0054】
例えば、図3に示すように、位相方向における振幅が1radp−0のジッタを印加する場合、振幅制御部38は、キャリア信号の振幅と、1次の第1ジッタ信号(fC+fm)及び第2ジッタ信号(fC−fm)の振幅と、2次の第1ジッタ信号(fC+2fm)及び第2ジッタ信号(fC−2fm)の振幅の比が、J0(β):J1(β):J2(β)=a1:a2:a3(但し、β=1)となるように、各信号の振幅を制御してよい。また、この場合において、ジッタ印加回路100が3次以上の組み合わせ回路を有するとき、3次以上の振幅制御部38は、対応する第1ジッタ信号及び第2ジッタ信号の振幅を略零として加算部12に出力してよい。
【0055】
また、ジッタ印加回路100は、印加すべきジッタ振幅の範囲に応じた次数の組み合わせ回路を有してよい。例えば、印加すべきジッタ振幅の上限値を代入した各次数のベッセル関数の値が、所定の値以上となる次数を求める。そして、ジッタ印加回路100は、1次から当該次数までの組み合わせ回路(ローカル発振器32、ミキサ34、可変遅延部36、及び振幅制御部38)を有してよい。当該所定の値は、求められるジッタの精度に応じて、使用者が予め設定してよい。より具体的には、印加すべきジッタ振幅の範囲が、0〜1radp−0である場合、図3に示すように、3次以上のベッセル関数の値は十分小さいので、ジッタ印加回路100は、1次及び2次の組み合わせ回路を有してよい。
【0056】
加算部12は、1からN次の第1ジッタ信号及び第2ジッタ信号、並びにキャリア信号を加算して出力信号を生成する。ここでNは、組み合わせ回路が並列に設けられる個数を上限とする整数であってよい。このような構成により、ジッタ印加回路100は、より大きな振幅のジッタを印加した出力信号を生成することができる。
【0057】
図7は、本発明の一つの実施形態に係る信号発生回路200の構成の一例を示す図である。信号発生回路200は、ジッタ印加回路100及びジッタ増幅回路150を備える。ジッタ印加回路100は、ジッタを印加した信号を生成する。ジッタ増幅回路150は、ジッタ印加回路100が出力する信号を受け取り、ジッタを増幅して出力する。ジッタ印加回路100は、図1から図6に関連して説明したジッタ印加回路100と同一の機能及び構成を有してよい。但し、本例における信号発生回路200は、ジッタ印加回路100が印加するジッタを増幅するので、ジッタ印加回路100は、大きい振幅のジッタを印加しなくともよい。つまり、ジッタ印加回路100は、図6に示したように、複数の組み合わせ回路を並列に有する構成でなくともよい。例えばジッタ印加回路100は、図1から図5に示したように、1次の第1ジッタ信号及び第2ジッタ信号に基づいてジッタを印加する回路であってよい。これにより、ジッタ印加回路100の回路規模を低減することができる。
【0058】
ジッタ増幅回路150は、歪回路110及びフィルタ120を有する。歪回路110は、ジッタ印加回路100が出力する信号を受け取り、当該信号の波形を歪ませることにより、当該信号の高調波成分を生じさせる。例えば歪回路110は、受け取った信号をp乗して出力するp乗回路を有してよい(但し、pは2以上の整数)。
【0059】
フィルタ120は、歪回路110が出力する歪信号を、所定の次数の高調波成分以外の成分を除去して通過させて、出力信号を生成する。例えばフィルタ120は、出力信号に印加すべきジッタ量に応じたn次(但し、nは、2以上且つp以下の整数)の高調波成分を通過させてよい。より具体的には、フィルタ120は、ジッタを増幅すべき増幅率に応じて予め定められる次数の高調波成分を抽出してよい。例えば、ジッタ印加回路100が印加したジッタを5倍に増幅する場合、フィルタ120は、5次の高調波成分を抽出して出力する。また、歪回路110は、少なくとも5次の高調波成分を生じさせるように、受け取った信号を歪ませる。例えば歪回路110は、受け取った信号を5乗以上の乗数でべき乗して出力する回路であってよい。
【0060】
このような構成により、小さい回路規模で、高周波数且つ大振幅のジッタを印加した出力信号を生成することができる。以下においては、図7に示したジッタ増幅回路150が、ジッタを増幅できることを説明する。
【0061】
例えばサイン波の信号を歪ませると、2次、3次、・・・のように、キャリア周波数の整数倍の周波数に、高調波が生じる。このとき、サイン波信号に印加されたジッタは、それぞれの高調波のサイドバンドにコピーされる。ここで、ジッタ成分のスペクトラムは、そのままコピーされるので、2次、3次、・・・の高調波におけるジッタ成分のラジアン振幅は、それぞれ2倍、3倍、・・・となってあらわれる。このため、図7に示したジッタ増幅回路150のように、信号を歪ませて、n次の高調波を抽出することにより、ラジアン振幅がn倍に増幅されたジッタを生成することができる。
【0062】
歪回路110の一例として、n乗回路を有する場合を説明する。サイン波信号cos(2πfCt)に、ラジアン振幅がβのサイン波ジッタβcos(2πfmt)が印加された信号をn乗した信号(但し、nは偶数とする。即ち、mを整数としたとき、n=2m)は、下式であらわされる。
【数7】
【0063】
また、nが奇数のとき(n=2m+1)、n乗した信号は、下式であらわされる。
【数8】
【0064】
式(7)及び式(8)から、信号を2m乗することにより、偶数次(2次、4次、6次、・・・、2m次)の高調波が生じ、信号を2m+1乗することにより、奇数次(3次、5次、7次、・・・、2m+1次)の高調波が生じることがわかる。
【0065】
式(7)に示されるように、2(m−k)次の高調波におけるジッタ成分のラジアン振幅は、2(m−k)βとなり、2(m−k)倍となることがわかる。同様に、式(8)に示されるように、2(m−k+1)次の高調波におけるジッタ成分のラジアン振幅は、2(m−k+1)βとなり、2(m−k+1)倍となることがわかる。このため、図7に示したジッタ増幅回路150のように、信号を歪ませて、n次の高調波を抽出することにより、ラジアン振幅がn倍に増幅されたジッタを生成することができる。
【0066】
また、本例においては、歪回路110の一例としてn乗回路を用いて説明したが、歪回路110は、n乗回路に限定されない。与えられる信号の高調波成分を生じさせることができる回路であれば、歪回路110として用いることができる。例えば、歪回路110は、入力されるサイン波を、矩形波に変換して出力する回路であってもよい。例えば歪回路110は、入力されるサイン波が所定のレベルとなるタイミングに応じて矩形波を出力する回路であってよい。より具体的には、歪回路110は、コンパレータ、インバータ、バッファ等であってよい。歪回路110は、入力信号のレベルが所定の参照値より小さい場合にLレベルを出力して、入力信号のレベルが当該参照値以上である場合にHレベルを出力する回路であってよい。
【0067】
例えば歪回路110が、振幅A、周波数fCの矩形波形p(2πfCt+βcos(2πfmt))を出力する場合、当該信号は以下のようにフーリエ級数展開される。
【数9】
【0068】
式(9)に示されるように、歪回路110が、サイン波を矩形波に変換する回路である場合、歪回路110の出力には、奇数次(2k−1次)の高調波が生じる。そして、2k−1次の高調波におけるジッタ成分のラジアン振幅は、(2k−1)βとなり、2k−1倍となることがわかる。
【0069】
このように、歪回路110は、多様な回路を用いることができる。例えば、上述した例のほかに、入力レベルを指数変換して出力する指数回路、入力レベルを対数変換して出力するLOG回路等のように、入力信号を歪ませて、高調波成分を生じさせる回路であれば、歪回路110として用いることができる。
【0070】
図8Aは、歪回路110の構成の一例を示す図である。本例における歪回路110は、入力信号を2乗して出力する2乗回路である。歪回路110は、抵抗112及びトランジスタ114を有する。トランジスタ114のドレイン端子は、抵抗112を介して正電源配線VDDに接続される。また、トランジスタ114のソース端子は、接地される。また、トランジスタ114のゲート端子には、ジッタ印加回路100が出力する信号が与えられる。
【0071】
ここで、トランジスタ114は、ジッタ印加回路100が出力する信号の振幅範囲において、飽和領域で動作するトランジスタである。飽和領域とは、トランジスタ114のドレインソース間電圧をVDS、ゲートソース間電圧をVGS、閾値電圧をVthとした場合に、VGSがVDS+Vthより大きくなる領域である。
【0072】
例えばトランジスタ114には、トランジスタ114を飽和領域で動作させる電源電圧VDDが与えられてよい。トランジスタ114のドレイン端子における信号が、フィルタ120に与えられる。このような構成により、ジッタ印加回路100が出力する信号を2乗して出力することができる。
【0073】
図8Bは、トランジスタ114の入力電圧−ドレイン電流特性の一例を示す図である。図8Bに示すように、トランジスタ114は、飽和領域において2次曲線の特性を示す。当該領域においてトランジスタ114を動作させることにより、入力される信号を2乗して出力することができる。また、歪回路110は、図8Aに示した2乗回路を、複数個カスケード接続した回路であってもよい。
【0074】
図9Aは、ジッタ印加回路100が出力する信号波形の一例を示す図である。図9Bは、図9Aに示した信号に印加されるジッタの波形の一例を示す図である。本例においてジッタ印加回路100は、キャリア周波数が500MHz、ジッタ周波数が200MHz、ジッタ振幅が0.1UIppの信号を生成する。
【0075】
このとき、キャリア出力部10は、500MHzのサイン波を出力する。また、ジッタ出力部20は、周波数が700MHz、振幅がJ1(0.1π)の第1ジッタ信号と、周波数が300MHz、振幅がJ−1(0.1π)の第2ジッタ信号とを出力する。加算部12が、これらの信号を加算して出力することにより、図9Aに示す信号が得られる。また、当該信号には、図9Bに示すジッタが印加される。
【0076】
図10Aは、図9Aに示した信号を5乗した信号波形の一例を示す図である。本例における歪回路110は、ジッタ印加回路100が出力した信号を5乗して出力する。そして、フィルタ120は、歪回路110が出力する信号のうち、5次の高調波成分を抽出して出力する。例えばフィルタ120は、2GHzから3GHzの信号を通過させてよい。尚、図10Aにおいて信号振幅にばらつきが生じているが、歪回路110は、信号振幅のばらつきを低減するべく、リミッティングアンプ等を用いてよい。リミッティングアンプは、例えば所定値以上となる信号レベルを、当該所定値の信号レベルに変換して出力するアンプであってよい。
【0077】
図10Bは、フィルタ120が出力する信号に含まれるジッタの波形の一例を示す図である。上述した処理により、図9Bに示したジッタに対して、5倍のラジアン振幅を有するジッタを得ることができる。但し、フィルタ120が出力する信号のキャリア周波数は、元のキャリア周波数500MHzの5倍になるので、キャリア出力部10は、信号発生回路200が出力する信号が有するべきキャリア周波数の、1/n倍(但しnは、フィルタ120が抽出する高調波の次数を示す。本例では、n=5である)の周波数のキャリア信号を出力することが好ましい。
【0078】
図11は、信号発生回路200の動作の一例を説明する図である。本例におけるキャリア出力部10は、信号発生回路200が出力する信号が有するべきキャリア周波数fCの1/n倍の周波数のキャリア信号を出力する。ここで、nは、フィルタ120が抽出する高調波成分の次数に対応する整数である。例えば、信号発生回路200が出力する信号が有するべきキャリア周波数が2.5GHzであり、フィルタ120が5次の高調波成分を抽出する場合、キャリア出力部10は、2.5GHz/5=500MHzのキャリア信号を出力する。
【0079】
ジッタ出力部20は、キャリア周波数の1/n倍の周波数にジッタが有するべきジッタ周波数fmを加減算した第1ジッタ信号(周波数(fC/n)+fm)及び第2ジッタ信号(周波数(fC/n)−fm)を出力する。
【0080】
加算部12は、キャリア信号、第1ジッタ信号、及び第2ジッタ信号を加算して出力する。歪回路110は、加算部12が出力した信号を歪ませて、少なくともn次の高調波を生じさせる。
【0081】
フィルタ120は、歪回路110が出力する歪信号のうち、n次の高調波成分を抽出して出力する。このような処理により、フィルタ120が出力する信号は、上述したようにキャリア周波数がfCで、ジッタのラジアン振幅がnβの信号となる。
【0082】
図12は、ジッタ印加回路100の他の構成例を示す図である。本例におけるジッタ印加回路100は、与えられる入力信号にジッタを印加して出力する。本例におけるジッタ印加回路100は、図4から図6に示したいずれかのジッタ印加回路100の構成に対して、キャリア出力部10に代えて周波数変換部14を備える。周波数変換部14は、入力信号の周波数を、1/n倍にして出力する。例えば周波数変換部14は、分周回路等であってよい。
【0083】
周波数変換部14が出力する信号が、図1から図11において説明したキャリア信号に対応する。つまり、ミキサ34は、周波数変換部14が出力する信号を分岐して受け取り、ローカル信号を乗算して出力する。また、加算部12は、周波数変換部14が出力する信号と、ジッタ出力部20が出力する信号とを加算する。
【0084】
図11に関連して説明した信号発生回路200のジッタ印加回路100として、図12に示したジッタ印加回路100を用いることにより、与えられる入力信号に対して、高周波且つ大振幅のジッタを、小規模の回路で容易に印加することができる。
【0085】
また、以上において説明したジッタ印加回路100は、一つの半導体チップに形成されてよい。また、ジッタ増幅回路150が、一つの半導体チップに形成されてよく、信号発生回路200が一つの半導体チップに形成されてもよい。
【0086】
また、以上においては、ジッタ印加回路100を前段に備えるジッタ増幅回路150を説明したが、ジッタ増幅回路150の前段に設けられる回路は、ジッタ印加回路100に限定されない。ジッタ増幅回路150は、ジッタ印加回路100とは独立して用いることができる。つまり、ジッタ増幅回路150は、任意の入力信号のジッタを増幅して出力することができる。
【0087】
図13は、信号発生回路200の構成の他の例を示す図である。本例における信号発生回路200は、基準信号生成部160、ジッタ印加部170、及びジッタ増幅回路150を備える。
【0088】
基準信号生成部160は、所定の周波数の基準信号を生成する。例えば基準信号生成部160は、信号発生回路200が出力する信号が有するべきキャリア周波数の1/n倍の周波数のサイン波を生成して出力してよい。
【0089】
ジッタ印加部170は、基準信号生成部160が出力する信号にジッタを印加する。ジッタ印加部170は、信号発生回路200が出力する信号に印加されるべきジッタの周波数と略同一の周波数のジッタを、基準信号生成部160が出力する信号に印加する。またジッタ印加部170は、信号発生回路200が出力する信号に印加されるべきジッタ振幅に対して1/n倍の振幅のジッタを印加する。
【0090】
例えばジッタ印加部170は、基準信号生成部160が出力する信号を遅延させる遅延回路を有してよい。この場合、ジッタ印加部170は、遅延回路における遅延量を、印加すべきジッタに応じて制御することにより、ジッタを印加してよい。
【0091】
また、基準信号生成部160が電圧制御発振器である場合、ジッタ印加部170は、電圧制御発振器の制御電圧を、印加すべきジッタに応じて制御することにより、ジッタを印加してよい。
【0092】
尚、基準信号生成部160及びジッタ印加部170の構成は、上記の構成に限定されるものではない。信号にジッタを印加する公知の構成を、基準信号生成部160及びジッタ印加部170として用いることができる。
【0093】
ジッタ増幅回路150は、図7から図12に関連して説明したジッタ増幅回路150と同一の機能及び構成を有してよい。ジッタ増幅回路150は、基準信号に印加されたジッタをn倍に増幅して出力する。つまり、フィルタ120は、歪回路110が出力する信号のn次の高調波成分を抽出して出力する。
【0094】
ジッタ印加部170は、信号発生回路200が出力する信号が有するべきキャリア周波数の1/n倍の周波数の基準信号にジッタを印加すればよいので、容易にジッタを印加することができる。また、ジッタ印加部170は、信号発生回路200が出力する信号に印加されるべきジッタ振幅の1/n倍の振幅のジッタを印加すればよいので、容易にジッタを印加することができる。
【0095】
このような構成により、大振幅のジッタを印加した高周波数の出力信号を容易に生成することができる。
【0096】
尚、上記説明において増幅されるジッタとしてサイン波ジッタを用いたが、増幅されるジッタはサイン波ジッタに限定されない。ジッタ増幅回路150は、例えばランダムジッタ、矩形波ジッタ、三角波ジッタ、その他の任意の時間波形のジッタを増幅してよい。
【0097】
図14は、本発明の他の実施形態に係る試験装置300の構成の一例を示す図である。試験装置300は、半導体回路等の被試験デバイス400を試験する装置であって、パターン発生部310、信号発生回路200、波形成形部320、及び判定部330を備える。また、被試験デバイス400は、例えばシリアル通信等に用いられる受信器等のデバイスであってよい。
【0098】
パターン発生部310は、所定の論理パターンを生成する。例えばパターン発生部310は、使用者等により予め設定される論理パターンを生成してよく、またランダムの論理パターンを生成してもよい。
【0099】
信号発生回路200は、ジッタを印加したクロック信号を生成する。信号発生回路200は、図1から図13に関連して説明した信号発生回路200と同一の機能及び構成を有してよい。
【0100】
波形成形部320は、信号発生回路200から与えられるクロック信号に応じて、パターン発生部310から与えられる論理パターンをサンプリングすることにより試験信号を生成する。これにより、ジッタを印加した試験信号を生成することができる。また波形成形部320は、生成した試験信号を被試験デバイス400に入力する。
【0101】
判定部330は、被試験デバイス400が試験信号に応じて出力する被測定信号に基づいて、被試験デバイス400の良否を判定する。例えば判定部330は、被測定信号の論理パターンと、予め設定される期待値パターンとが一致するか否かにより、被試験デバイス400の良否を判定してよい。
【0102】
また判定部330は、信号発生回路200が印加するジッタ量を変化させて、ジッタ量毎に被測定信号の論理パターンと期待値パターンとを比較してもよい。このような処理により、被試験デバイス400のジッタ耐力を測定することができる。つまり、被試験デバイス400が正常に動作できるジッタ量の限界を測定することができる。判定部330は、測定したジッタ耐力が、所定の範囲内であるか否かに基づいて、被試験デバイス400の良否を判定してよい。
【0103】
また、本例においては信号発生回路200を備える試験装置300を説明したが、試験装置300は、信号発生回路200に代えて、ジッタ印加回路100又はジッタ増幅回路150のいずれか一方を備えてもよい。例えば、小振幅のジッタを印加する場合、図1から図5に関連して説明したジッタ印加回路100を用いてもよい。また、大振幅のジッタを印加する場合、図6に関連して説明したジッタ印加回路100を用いてもよい。また、ジッタが印加されたクロック信号が与えられる場合、図12に関連して説明したジッタ増幅回路150を用いてもよい。
【0104】
また、本例においては波形成形部320に供給するクロック信号にジッタを印加する例を説明したが、他の例においては、判定部330に供給するクロック信号にジッタを印加してもよい。例えば、判定部330は、当該クロック信号に応じて被測定信号をサンプリングしてよい。
【0105】
上記説明から明らかなように、本発明の実施形態によれば、小規模の回路で、高周波のジッタを容易に増幅することができる。
【0106】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【0107】
【図1】図1は、ジッタ印加回路100の構成の一例を示す図である。
【図2】サイン波ジッタが印加された信号のスペクトラムの一例を示す図である。
【図3】0次から5次までの第1種ベッセル関数を示す。
【図4】ジッタ印加回路100の他の構成例を示す図である。
【図5】ジッタ印加回路100の他の構成例を示す図である。
【図6】ジッタ印加回路100の他の構成例を示す図である。
【図7】本発明の一つの実施形態に係る信号発生回路200の構成の一例を示す図である。
【図8】図8(a)は、歪回路110の構成の一例を示す図である。図8(b)は、トランジスタ114の入力電圧−ドレイン電流特性の一例を示す図である。
【図9】図9(a)は、ジッタ印加回路100が出力する信号波形の一例を示す図である。図9(b)は、図9(a)に示した信号に印加されるジッタの波形の一例を示す図である。
【図10】図10(a)は、図9(a)に示した信号を5乗した信号波形の一例を示す図である。図10(b)は、フィルタ120が出力する信号に含まれるジッタの波形の一例を示す図である。
【図11】信号発生回路200の動作の一例を説明する図である。
【図12】ジッタ印加回路100の他の構成例を示す図である。
【図13】信号発生回路200の他の構成例を示す図である。
【図14】本発明の他の実施形態に係る試験装置300の構成の一例を示す図である。
【符号の説明】
【0108】
10 キャリア出力部、12 加算部、14 周波数変換部、20 ジッタ出力部、22 第1発振器、24 第1可変遅延部、26 第2発振器、28 第2可変遅延部、32 ローカル発振器、34 ミキサ、36 可変遅延部、38 振幅制御部、100 ジッタ印加回路、110 歪回路、112 抵抗、114 トランジスタ、120 フィルタ、 150 ジッタ増幅回路、160 基準信号生成部、170 ジッタ印加部、200 信号発生回路、300 試験装置、310 パターン発生部、320 波形成形部、330 判定部、400 被試験デバイス
【特許請求の範囲】
【請求項1】
入力信号に含まれるジッタを増幅するジッタ増幅回路であって、
前記入力信号を受け取り、前記入力信号の波形を歪ませることにより、前記入力信号の高調波成分を生じさせる歪回路と、
前記歪回路が出力する歪信号を、前記ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタと
を備えるジッタ増幅回路。
【請求項2】
前記歪回路は、前記ジッタを増幅すべき増幅率に応じたべき乗数n(但し、nは2以上の整数)で、前記入力信号をべき乗するn乗回路を有し、
前記フィルタは、前記歪信号のn次高調波成分以外の成分を除去して通過させる
請求項1に記載のジッタ増幅回路。
【請求項3】
前記入力信号はサイン波であり、
前記歪回路は、前記入力信号が所定のレベルとなるタイミングに応じて矩形波を出力する
請求項1に記載のジッタ増幅回路。
【請求項4】
ジッタを印加した出力信号を生成する信号発生回路であって、
基準信号を生成する基準信号生成部と、
前記基準信号生成部が出力する前記基準信号にジッタを印加するジッタ印加部と、
前記ジッタ印加部がジッタを印加した前記基準信号を受け取り、前記基準信号に含まれるジッタを増幅するジッタ増幅回路と
を備え、
前記ジッタ増幅回路は、
前記ジッタ印加部がジッタを印加した前記基準信号を受け取り、受け取った前記基準信号の波形を歪ませることにより、前記基準信号の高調波成分を生じさせる歪回路と、
前記歪回路が出力する歪信号を、印加すべきジッタの振幅に応じた次数の高調波成分以外の成分を除去して通過させるフィルタと
を有する信号発生回路。
【請求項5】
前記フィルタは、歪信号のn次(但し、nは2以上の整数)の高調波成分以外の成分を除去して通過させ、
前記基準信号生成部は、前記出力信号が有するべき周波数の1/n倍の周波数を有する前記基準信号を生成する
請求項4に記載の信号発生回路。
【請求項6】
入力信号に含まれるジッタを増幅する半導体チップであって、
前記入力信号を受け取り、前記入力信号の波形を歪ませることにより、前記入力信号の高調波成分を生じさせる歪回路と、
前記歪回路が出力する歪信号を、前記ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタと
を備える半導体チップ。
【請求項7】
被試験デバイスを試験する試験装置であって、
所定の論理パターンを生成するパターン発生部と、
ジッタを印加したクロック信号を生成する信号発生回路と、
前記クロック信号に応じて、前記論理パターンをサンプリングすることにより試験信号を生成して、前記被試験デバイスに入力する波形成形部と
前記試験信号に応じて前記被試験デバイスが出力する被測定信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記信号発生回路は、
基準信号を生成する基準信号生成部と、
前記基準信号生成部が出力する前記基準信号にジッタを印加するジッタ印加部と、
前記ジッタ印加部がジッタを印加した前記基準信号を受け取り、前記基準信号に含まれるジッタを増幅した前記クロック信号を生成するジッタ増幅回路と
を有し、
前記ジッタ増幅回路は、
前記ジッタ印加部がジッタを印加した前記基準信号を受け取り、受け取った前記基準信号の波形を歪ませることにより、前記基準信号の高調波成分を生じさせる歪回路と、
前記歪回路が出力する歪信号を、印加すべきジッタの振幅に応じた次数の高調波成分以外の成分を除去して通過させ、前記クロック信号を生成するフィルタと
を含む試験装置。
【請求項1】
入力信号に含まれるジッタを増幅するジッタ増幅回路であって、
前記入力信号を受け取り、前記入力信号の波形を歪ませることにより、前記入力信号の高調波成分を生じさせる歪回路と、
前記歪回路が出力する歪信号を、前記ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタと
を備えるジッタ増幅回路。
【請求項2】
前記歪回路は、前記ジッタを増幅すべき増幅率に応じたべき乗数n(但し、nは2以上の整数)で、前記入力信号をべき乗するn乗回路を有し、
前記フィルタは、前記歪信号のn次高調波成分以外の成分を除去して通過させる
請求項1に記載のジッタ増幅回路。
【請求項3】
前記入力信号はサイン波であり、
前記歪回路は、前記入力信号が所定のレベルとなるタイミングに応じて矩形波を出力する
請求項1に記載のジッタ増幅回路。
【請求項4】
ジッタを印加した出力信号を生成する信号発生回路であって、
基準信号を生成する基準信号生成部と、
前記基準信号生成部が出力する前記基準信号にジッタを印加するジッタ印加部と、
前記ジッタ印加部がジッタを印加した前記基準信号を受け取り、前記基準信号に含まれるジッタを増幅するジッタ増幅回路と
を備え、
前記ジッタ増幅回路は、
前記ジッタ印加部がジッタを印加した前記基準信号を受け取り、受け取った前記基準信号の波形を歪ませることにより、前記基準信号の高調波成分を生じさせる歪回路と、
前記歪回路が出力する歪信号を、印加すべきジッタの振幅に応じた次数の高調波成分以外の成分を除去して通過させるフィルタと
を有する信号発生回路。
【請求項5】
前記フィルタは、歪信号のn次(但し、nは2以上の整数)の高調波成分以外の成分を除去して通過させ、
前記基準信号生成部は、前記出力信号が有するべき周波数の1/n倍の周波数を有する前記基準信号を生成する
請求項4に記載の信号発生回路。
【請求項6】
入力信号に含まれるジッタを増幅する半導体チップであって、
前記入力信号を受け取り、前記入力信号の波形を歪ませることにより、前記入力信号の高調波成分を生じさせる歪回路と、
前記歪回路が出力する歪信号を、前記ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタと
を備える半導体チップ。
【請求項7】
被試験デバイスを試験する試験装置であって、
所定の論理パターンを生成するパターン発生部と、
ジッタを印加したクロック信号を生成する信号発生回路と、
前記クロック信号に応じて、前記論理パターンをサンプリングすることにより試験信号を生成して、前記被試験デバイスに入力する波形成形部と
前記試験信号に応じて前記被試験デバイスが出力する被測定信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記信号発生回路は、
基準信号を生成する基準信号生成部と、
前記基準信号生成部が出力する前記基準信号にジッタを印加するジッタ印加部と、
前記ジッタ印加部がジッタを印加した前記基準信号を受け取り、前記基準信号に含まれるジッタを増幅した前記クロック信号を生成するジッタ増幅回路と
を有し、
前記ジッタ増幅回路は、
前記ジッタ印加部がジッタを印加した前記基準信号を受け取り、受け取った前記基準信号の波形を歪ませることにより、前記基準信号の高調波成分を生じさせる歪回路と、
前記歪回路が出力する歪信号を、印加すべきジッタの振幅に応じた次数の高調波成分以外の成分を除去して通過させ、前記クロック信号を生成するフィルタと
を含む試験装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2009−177227(P2009−177227A)
【公開日】平成21年8月6日(2009.8.6)
【国際特許分類】
【出願番号】特願2007−321397(P2007−321397)
【出願日】平成19年12月12日(2007.12.12)
【出願人】(390005175)株式会社アドバンテスト (1,005)
【Fターム(参考)】
【公開日】平成21年8月6日(2009.8.6)
【国際特許分類】
【出願日】平成19年12月12日(2007.12.12)
【出願人】(390005175)株式会社アドバンテスト (1,005)
【Fターム(参考)】
[ Back to top ]