【課題】複数箇所のタイミング違反検出を、小規模な回路構成で実現する。
【解決手段】選択信号に基づいて、複数の信号からいずれか１つを選択する第１のセレクタと、上記選択信号に基づいて、ラッチされた複数の信号からいずれか１つを選択する第２のセレクタと、クロック信号ＣＬＫを所定時間遅延する遅延回路と、遅延回路により遅延したクロック信号に同期して、第１のセレクタの出力をラッチするタイミング違反検出用フリップフロップ回路と、タイミング違反検出用フリップフロップ回路の出力と第２のセレクタの出力とを比較する比較回路とを、備える。複数の信号に対し、個別に回路を設けることなく、１つのタイミング違反検出回路で構成することができる。 （もっと読む）

【課題】半導体集積回路において、スキャンテスト時における消費電力を削減する。
【解決手段】半導体集積回路設計装置は、第１のスキャンＦＦのデータ入力端子に接続された第１のロジックコーンの入力端子数である第１の入力端子数と、第１のロジックコーンにデータを設定する第２のスキャンＦＦのデータ入力端子に接続された第２のロジックコーンの入力端子数である第２の入力端子数とを比較するデザイン解析部と、複数のスキャンＦＦのそれぞれのデータ入力端子に接続されたロジックコーンの入力端子数、および、複数のスキャンＦＦのそれぞれを第１のスキャンＦＦとした場合の前記比較結果に応じて、複数のスキャンＦＦを複数のグループに分類し、複数のグループのそれぞれに含まれるスキャンＦＦを相互に接続したスキャンチェーンを複数のグループのそれぞれについて生成するスキャンチェーン構築部と、を備える。 （もっと読む）

【課題】外部端子数の増加を抑えつつ、半導体集積回路のテスト時間を短縮する。
【解決手段】テスト回路は、入力されるリファレンスクロック１０９を逓倍して、テスト対象回路１０６をテスト動作させるための実動作クロック１１２及びサンプリングクロック１０５を生成するＰＬＬ１０８と、入力されるテストコマンドに従い、テスタ同期クロック１０３に同期してテスト対象回路１０６のテスト結果を出力するテスト結果出力回路１０７と、を備えるテスト回路であって、テストコマンドを含むテスト入力信号１０４とサンプリングクロック１０５とに基づきテスタ同期クロック１０３を生成するテスタ同期クロック生成回路１００を備えるものである。 （もっと読む）

【課題】タイミングエラーの種類を判別することができる集積回路を提供する。
【解決手段】エラー測定部は、同期動作回路に入力されているデータ信号が第１の期間内に変化した場合には同期動作回路における第１のタイミングエラーを検出する。また、エラー測定部は、第１の期間の前または後に所定の長さのエラー警告期間を加えた第２の期間内に前記データ信号が変化した場合には同期動作回路における第２のタイミングエラーを検出する。エラー補償制御部は、第１および第２のタイミングエラーがともに検出された場合には第１および第２のタイミングエラーの検出結果の履歴に基づいてタイミングの前後のいずれにおいて前記データ信号が変化したかを判断する。 （もっと読む）

【課題】テスト時間をより短縮するテストパターンを作成する半導体集積回路検査装置，および，半導体集積回路の検査方法を提供する。
【解決手段】半導体集積回路検査装置20は，テストパターンを複数の区間に分割した分割テストパターン毎に，分割テストパターンに対する論理演算を異なる周期のクロック信号に基づき半導体集積回路に実行させることにより得られた半導体集積回路31の故障判定結果に基づき，分割テストパターン毎の最適クロック周期を算出する最適周期算出部213と，テストパターンと，テストパターンに係る分割テストパターン毎の最適クロック周期を有するテストパターンファイルを生成する新テストパターンファイル生成部214を有する。 （もっと読む）

【課題】 半導体集積回路装置の試験方法及び半導体集積回路装置に関し、所定の回路動作を行った状態のまま半導体集積回路装置側の操作で所望の温度に制御する。
【解決手段】 スクリーニング試験前の工程にて測定された半導体集積回路装置の回路毎の電源電流値或いは電流ランクのいずれかにより、前記半導体集積回路装置全体毎または個別の回路動作毎に、適切な周波数に周波数設定し、所望の発熱量になるよう発熱量の制御を行い、スクリーニング試験時に、所定の回路動作を行った状態のまま所望の温度に制御する。 （もっと読む）

【課題】ウェハを対象とした半導体試験装置において、簡易にプローブ先端を接地状態として電気長測定を行なえるようにする。
【解決手段】試験対象のウェハと接触するプローブを複数備えた半導体試験装置における、プローブを一端とする信号経路の電気長測定方法であって、電気伝導性領域を有するキャリブレーションウェハの電気伝導性領域を全プローブに接触させ、信号経路の他端から測定信号を入力し、電気伝導性領域との接触部で反射した信号波形を他端側で測定することにより電気長を算出する。 （もっと読む）

【課題】テスト時の消費電力を低減することができる半導体集積回路を提供すること。
【解決手段】本発明にかかる半導体集積回路１００は、フリップフロップＦＦ、制御回路１０及び排他的論理和ブロックを有する。フリップフロップＦＦは、テスト入力Ｔにテストデータ信号ＴＩＮが入力する。排他的論理和ブロック２０は、一方の入力がフリップフロップＦＦのテスト入力Ｔと接続され、他方の入力がフリップフロップＦＦの出力Ｑと接続される。制御回路１０は、排他的論理和ブロック２０の出力ＸＯＲとクロック信号ＣＬＫとが入力し、排他的論理和ブロックの出力ＸＯＲの値に応じてフリップフロップＦＦへのクロック信号ＣＬＫの出力を制御する。 （もっと読む）

【課題】精度の高いディレイテストを行うことが可能な半導体集積回路を提供すること。
【解決手段】本発明にかかる半導体集積回路１は、クロック信号ＣＬＫに同期して動作する複数のレジスタを有する内部回路１１と、クロック信号ＣＬＫに同期して動作し第１ノードから第２ノードまでの信号伝搬時間を測定する遅延測定回路１２と、遅延測定モードの場合に、遅延測定回路１２に対してのみクロック信号ＣＬＫを供給し、電圧検出モードの場合に、内部回路１１及び遅延測定回路１２に対してクロック信号ＣＬＫを供給するクロック供給回路１３と、を備える。 （もっと読む）

【課題】精度良く被試験デバイスを試験する。
【解決手段】データ信号とクロック信号とを授受する被試験デバイスを試験する試験装置であって、被試験デバイスにデータ信号およびクロック信号を試験信号として供給する試験信号供給部と、被試験デバイスが出力するデータ信号を、被試験デバイスが出力するクロック信号に応じたタイミングで取得するデータ取得部と、データ取得部が取得したデータ信号を期待値と比較した比較結果に基づいて被試験デバイスの良否を判定する判定部と、調整時において、データ信号を取得するタイミングを生成するためのクロック信号の遅延量を調整する調整部とを備える試験装置を提供する。 （もっと読む）

【課題】高速パターン発生器と、低速パターン発生器とを備えた半導体試験装置で、希望する低速レート時間長とサイクル比とで半導体試験を行なえるようにする。
【解決手段】高速パターン発生器の分解能の設定を受け付けるパターン発生器パラメータ設定部と、作成対象のパターンプログラムの低速レート時間長と、サイクル比の設定を受け付けるプログラム条件設定部と、低速レート時間長をサイクル比で割った値未満で最も大きい分解能の倍数を切捨てレート時間長とし、値超で最も小さい分解能の倍数を切上げレート時間長とするレート時間長算出部と、低速レート時間長に対応する高速パターンのサイクルにおける切捨てレート時間長の個数と切上げレート時間長の個数とを、合計のレート時間長が低速レート時間長と等しくなるように設定する個数設定部とを備えたパターンプログラム作成支援装置。 （もっと読む）

【課題】半導体集積回路にスキャンパスを組み込んでスキャンテストを行う際に、シングルサイクルパスとマルチサイクルパスが混在している論理回路において、シングルサイクルパスの実動作速度によるテストを可能にすること。
【解決手段】実動作モードでタイミング解析を行い、マルチサイクルパスを抽出する。次に、シングルサイクルパスとマルチサイクルパスの分岐点と、シングルサイクルパスとマルチサイクルパスの合流点を抽出する。そして、上記分岐点から出力側のマルチサイクルパス側の経路上と、上記合流点から入力側のマルチサイクルパス側の経路上に、出力固定回路を挿入する。但し、出力固定回路は、マルチサイクルテスト時には、入力と同じ信号を出力し、シングルサイクルテスト時には、任意の固定値を出力する回路である。 （もっと読む）

【課題】特定パスの動作確認を容易化し、不具合箇所の特定を容易化すること。
【解決手段】選択回路１０１は、入力信号が入力端子１２０から受け渡される半導体装置１１０内の特定パス上の観測箇所Ａと観測箇所Ｂとが選択信号に応じて順に選択される。カウンタ１０２は、選択された観測箇所ごとに観測箇所でのエッジ数をカウントする。第１のレジスタ１０３は、カウンタ１０２によりカウントされた観測箇所Ａでの第１のエッジ数を保持する。第２のレジスタ１０４は、カウンタ１０２によりカウントされた観測箇所Ｂでの第２のエッジ数を保持する。比較回路１０５は、第１のレジスタ１０３に保持された第１のエッジ数と第２のレジスタ１０４に保持された第２のエッジ数とを比較し、出力端子１０６は、比較回路１０５による比較結果を出力する。 （もっと読む）

【課題】複数のドライバのタイミングを校正するときに、高い精度のタイミング校正を行うことを目的とする。
【解決手段】本発明の半導体試験装置は、ＤＵＴ１に信号を出力するドライバ１０およびドライバ１０に接続されるコンパレータ１１とドライバ１０のタイミングを校正するために設けた基準コンパレータ６との間の校正経路Ｌに信号を反射する複数の半導体スイッチ１５が設けられる半導体試験装置２であって、コンパレータ１１がドライバ１０から出力されて基準コンパレータ６で反射した校正信号を検出するときに、半導体スイッチ１５で多重反射した反射信号が校正信号の検出に干渉しないように、校正経路Ｌを基準コンパレータ６が分割した各分割経路Ｌ１〜Ｌ３の電気長Ｔｐｄ１〜Ｔｐｄ３を設定している。 （もっと読む）

【課題】従来の半導体装置では、電源電圧変動を抑制するために回路規模が大きくなる問題があった。
【解決手段】本発明の半導体装置は、テスト対象回路１１〜１３と、スキャンモード制御信号ＳＭＣと、ノイズ制御信号ＣＮＴと、クロック信号ＣＬＫと、テストパターンＳＩＮとが入力され、テスト対象回路１２に対するテストを行うテスト回路２０と、を有し、テスト回路２０は、ノイズ制御信号ＣＮＴがイネーブルであるダミーノイズ生成期間にテスト回路２０において保持されているテストパターンＳＩＮに基づくテスト値を維持し、ダミーノイズ生成期間にクロック信号ＣＬＫの周期に応じて変動するダミー電源ノイズを生成し、ダミーノイズ生成期間の終了後にテストパターンによりテスト対象回路１２をテストする。 （もっと読む）

【課題】プリント基板を破壊することなく、故障発生前にプリント基板またはプリント基板上の回路（検査部位）の修理もしくは交換を容易にできる劣化検査装置を提供する。
【解決手段】プリント基板劣化検査装置は、パルス波を出力するパルス発生器５１と、プローブ３２と、オシロスコープ５３と、コンピュータ６０とを備える。プローブ３２は、検査部位と接続されたプリント基板上の配線パターンにパルス波を印加するために用いられる。オシロスコープ５３は、パルス波がプリント基板から反射された反射波を、プローブ３２を介して測定する。コンピュータ６０は、プリント基板または検査部位に対して測定された反射波と比較のための参照用波形に基づいて、プリント基板あるいは検査部位の劣化を判定する。 （もっと読む）

【課題】フリップフロップ間のパスの数が増えると、遅延時間を測定するために必要なフリップフロップ数が大きく増加する。
【解決手段】遅延時間測定装置は、第１のクロックと第２のクロックとを出力するクロック生成部と、第１のクロックのエッジに同期して第１の信号を出力する第１のフリップフロップと、第１の信号を入力とし、第２のクロックのエッジに同期して第２の信号を出力する第２のフリップフロップと、第２の信号を入力とし、第１のクロックのエッジに同期して第３の信号を出力する第３のフリップフロップと、第１のクロックの第１のエッジが生成された時から第２のクロックの第１のエッジが発生されるまでの第１の設定時間と、記第２のクロックの第２のエッジが生成された時から第１のクロックの第２のエッジが生成されるまでの第２の設定時間とを制御する制御部と、を有する。 （もっと読む）

【課題】
ジッタ付加装置のジッタ発生量の出力値が発生量保証値に達した場合であっても、さらなるジッタ発生量にて試験を続行しながらもユーザが直感的にジッタ発生量の出力値が発生量保証値に達したことを把握することができるようにする。
【解決手段】
ジッタの発生量を含むパラメータを任意に設定するとともに、ジッタを付加する種別であるジッタ種別から任意の複数のジッタ種別を設定する操作部１０と、ジッタを付加するためのジッタ付加部１４とを備えたジッタ付加装置１において、ジッタの発生量の出力値が保証可能な値である発生量保証値を複数のジッタ種別の組合せにそれぞれ対応させてパラメータ値として予め記憶したジッタ発生量記憶部１３と、任意に設定したジッタの発生量がジッタ発生量記憶部に記憶された発生量保証値に達したか否かを判定する発生量保証値判定部１２ｂとを備えた。 （もっと読む）

【課題】半導体パッケージにテストモード時にのみ使用される端子を設けなくても、テストモードの設定及びテストモード設定後のテスト信号入力ができるテスト回路を提供する。
【解決手段】複数の電圧レベルを含むパルスパターンを有するテストモード用電圧と基準電圧とを比較して、トリガー信号及びデータ信号を含むパルス信号をそれぞれ出力する複数の比較器６ａ〜６ｃと、トリガー信号に基づいてデータ信号をシリアル／パラレル変換してテスト信号を生成し、テスト信号を被テスト回路９に供給するテスト信号生成回路５とによってテスト回路を構成する。 （もっと読む）

【課題】簡便な構成により電源電圧を一定に保つことが可能な試験装置を提供する。
【解決手段】半導体デバイスに電源電圧を供給する電源装置が提供される。メイン電源１０は、半導体デバイスの電源端子Ｐ１に電力を供給する。電源補償回路１２のソーススイッチ１２ｂは、電源端子Ｐ１と接地端子の間に設けられる。電源補償回路１２は、ソーススイッチ１２ｂをノーマリオンとして電流Ｉ_ＤＣを発生させ、スイッチングによってソーススイッチ１２ｂをオフしたときの電流の変化量を、ソース補償電流Ｉ_ＳＲＣとして半導体デバイスの電源端子Ｐ１に注入する。 （もっと読む）