パルス電力増幅装置
【課題】熱時定数による増幅利得の時間的な変化を補償でき、良好な直線性を有するパルス増幅装置を提供する。
【解決手段】パルス電力増幅装置１０は、高周波信号を変調するパルス信号を入力され、前記パルス信号を入力され第１の増幅器の熱時定数に対応する時定数を有する第１の微分回路と、前記パルス信号を入力され第２の増幅器の熱時定数に対応する時定数を有する第２の微分回路と、励振回路及び最終段増幅器の入力側の負バイアス端子に供給される負バイアス電圧を出力する負バイアス電源１８と、この負バイアス電源の出力する負バイアス電圧に前記第１の微分回路の出力を加算して前記第１の増幅器の入力側の負バイアス端子に供給する第１の加算回路と、前記負バイアス電源の出力する負バイアス電圧に前記第２の微分回路の出力を加算して前記第２の増幅器の入力側の負バイアス端子に供給する第２の加算回路と、を有する。
【解決手段】パルス電力増幅装置１０は、高周波信号を変調するパルス信号を入力され、前記パルス信号を入力され第１の増幅器の熱時定数に対応する時定数を有する第１の微分回路と、前記パルス信号を入力され第２の増幅器の熱時定数に対応する時定数を有する第２の微分回路と、励振回路及び最終段増幅器の入力側の負バイアス端子に供給される負バイアス電圧を出力する負バイアス電源１８と、この負バイアス電源の出力する負バイアス電圧に前記第１の微分回路の出力を加算して前記第１の増幅器の入力側の負バイアス端子に供給する第１の加算回路と、前記負バイアス電源の出力する負バイアス電圧に前記第２の微分回路の出力を加算して前記第２の増幅器の入力側の負バイアス端子に供給する第２の加算回路と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、パルスレーダの送信系などに用いられるパルス電力増幅装置に関する。
【背景技術】
【０００２】
パルス電力増幅器では、電力増幅素子として例えば電界効果トランジスタ（以下、ＦＥＴという）を用い、これを多段に縦続接続したものが知られている。
【０００３】
この構成のパルス電力増幅器の例を図５に示す。入力端子５１と出力端子５２の間に例えばＦＥＴで構成される初段増幅器５３ａ，第２段増幅器５３ｂ，・・・，最終段増幅器５３ｃが縦続接続される。スイッチング回路５５は、正バイアス電源５９をパルス入力端子５４に印加される変調パルスによりスイッチングして、増幅器５３ａ，５３ｂ，５３ｃに正の動作電源電圧として供給する。パルス入力端子５４に入力される変調パルスは、微分回路５６にも供給される。
【０００４】
微分回路５６は変調パルスの前縁を所定の時定数で微分して加算回路５７に送り、加算回路５７は、微分回路５６から供給される微分信号を負バイアス電源５８から供給される負バイアス電圧に加算して、最終段増幅器５３ｃ以外の各増幅器に入力側の負バイアス電圧として供給する。最終段増幅器５３ｃ入力側の負バイアス電圧端子には、負バイアス電源５８の電圧をそのまま供給する。
【０００５】
このパルス電力増幅器では、入力端子５１から入力される送信パルスの原信号となる高周波信号が入力されると、パルス入力端子５４から入力されたパルス幅に相当する時間内では、増幅器５３ａ，５３ｂはパルス増幅動作し各増幅器のチャンネル温度が上昇して、所定の熱時定数にしたがって増幅利得が低下する。この熱時定数で微分された信号は、微分回路５６から加算回路５７に入力され、負バイアス電圧に加算されて最終段以外の増幅器５３ａ，５３ｂに供給される。こうして、各増幅器の１パルス内の増幅利得の時間的な変化が補償される。
【０００６】
上述のようなパルス増幅装置において、増幅器の電源をパルス波で供給した場合、各増幅器が増幅素子として同じ種類の半導体素子が用いられていれば、熱時定数は大体同じなので同じ時定数の微分回路を用いて増幅利得の時間的な変化を補償することができる。
【０００７】
ところで、高出力と高効率を同時に実現するために、各増幅器の増幅素子として、初段の前段部でＧａＡｓを用い後段部でＧａＮを用いる、あるいは前段部でＳｉＧeを用い後段部でＧａＡsを用いたパルス増幅装置が注目されている。このように増幅素子としてＧａＡｓ，ＧａＮ，ＳｉＧeを用いた増幅器では、増幅利得低下の熱時定数が異なり、同じ微分回路により補償することができない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−１５１４４２公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述のように初段部の前段と後段で異なる半導体素子を用いた増幅器を縦続接続した構成のパルス増幅装置においてはこれらの増幅器の熱時定数が異なり、図５に示すような増幅利得の時間的な変化を補償することができず、パルス内の位相変動が悪化してしまい、直線性が良好な増幅特性を有するパルス増幅装置が得られない。
【００１０】
本発明は、初段部の前段と後段で性質の異なる半導体素子を用いた増幅器を縦続接続した構成のパルス増幅装置において、熱時定数による増幅利得の時間的な変化を補償でき、したがって良好な直線性を有するパルス増幅装置を提供する。
【課題を解決するための手段】
【００１１】
実施形態は、初段部において、高周波信号を入力され増幅利得に関して所定の熱時定数を有する前段の第１の増幅器と、この第１の増幅器に縦続接続され、前記第１の増幅器と異なる熱時定数を有する後段の第２の増幅器と、この第２の増幅器の後の最終段に縦続接続される最終段増幅器と、この最終段増幅器の前段に縦続接続され、この最終段増幅器をドライブする励振増幅器と、前記高周波信号を変調するパルス信号を入力され、正バイアス電源の出力電圧をスイッチングし前記第１の増幅器、前記第２の増幅器、前記励振像増幅器及び前記最終段増幅器の入力側の正バイアス電源端子にこのスイッチングされた出力電圧を供給する電源スイッチング回路と、前記パルス信号を入力され前記第１の増幅器の熱時定数に対応する時定数を有する第１の微分回路と、前記パルス信号を入力され前記第２の増幅器の熱時定数に対応する時定数を有する第２の微分回路と、前記励振回路及び前記最終段増幅器の入力側の負バイアス端子に供給される負バイアス電圧を出力する負バイアス電源と、この負バイアス電源の出力する負バイアス電圧に前記第１の微分回路の出力を加算して前記第１の増幅器の入力側の負バイアス端子に供給する第１の加算回路と、前記負バイアス電源の出力する負バイアス電圧に前記第２の微分回路の出力を加算して前記第２の増幅器の入力側の負バイアス端子に供給する第２の加算回路と、を有することを特徴とするパルス電力増幅装置を提供する。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態の構成例を示す図である。
【図２】第１の実施形態における微分回路及び加算回路の一例を示す図である。
【図３】第１の実施形態の動作を説明するための波形図である。
【図４】第２の実施形態の構成例を示す図である。
【図５】従来のパルス電力増幅器の構成を示す図である。
【発明を実施するための形態】
【００１３】
以下、実施形態について図面を用いて説明する。
【００１４】
＜第１の実施形態＞
図１に第１の実施形態の構成を示す。この実施形態のパルス増幅装置では、増幅素子として、初段部の前段の分布形増幅器にはＧａＡｓ（ガリウムヒ素）のＦＥＴを用い、後段の分布形増幅器にはＧａＮ（ガリウム窒素）のＦＥＴを用いている。
【００１５】
パルス増幅装置１０の高周波入力端子１１と高周波出力端子１２の間には、複数の増幅器が縦続接続されている。即ち、高周波入力端子１１にその入力端子を接続された初段部の前段の分布形増幅器１３ａと、この増幅器の出力端子に入力端子を接続された後段の分布形増幅器１３ｂと、縦続接続された励振増幅器１３ｅと、この増幅器１３ｅの出力端子に入力端子を接続され、高周波出力端子１２に出力端子を接続された最終段の増幅器１２ｆと、を有する。
【００１６】
分布形増幅器１３ａは増幅素子としてＧａＡｓを用いており、分布形増幅器１３ｂは増幅素子としてＧａＮを用いる。最終段増幅器１３ｆは増幅素子としてＧａＮを用いており、その前の励振増幅器１３ｅは増幅素子としてＧａＡｓを用いている。励振増幅器１３ｅは最終段増幅器１３ｆをドライブする増幅器である。
【００１７】
分布形増幅器１３ｂと励振増幅器１３ｅの間に１つ又は２以上の、増幅素子としてＧａＡｓを用いた増幅器が接続される場合もある。
【００１８】
これらの増幅器は例えばＦＥＴにより構成され、ゲート電極を入力端子、ドレイン電極を出力端子、ソース電極を共通端子として縦続接続される。これらの増幅器は、入力側の正バイアス端子と、負バイアス端子を有する。
【００１９】
パルス信号が供給されるパルス入力端子１４には、例えば電源スイッチング回路１５のゲート（Ｇ）及び微分回路１６ａ，１６ｂが接続される。これらの微分回路１６ａ，１６ｂの出力端子は加算回路１７ａ，１７ｂの入力端子に接続され、加算回路１７ａ，１７ｂの出力は分布形増幅器１３ａ，１３ｂ各々の負バイアス端子に入力される。
【００２０】
正端子が接地された負バイアス電源１８は、加算回路１７ａ，１７ｂの入力端子及び励振増幅器１３ｅ、最終段増幅器１３ｆの入力側の負バイアス端子に接続される。
【００２１】
負端子が接地された正バイアス電源１９は、電源スイッチング回路１５のドレイン端子Ｄに接続され、このソース端子Ｓは、分布型増幅器１３ａ，１３ｂ及び励振増幅器１３ｅ、最終段増幅器１３ｆの各々の入力側の正バイアス端子に接続されている。
【００２２】
微分回路１６ａは、増幅素子としてＧａＡｓを用いた初段部の前段の分布形増幅器１３ａの増幅利得低下の熱時定数に対応する時定数を有するように調整される。また、微分回路１６ｂは、増幅素子としてＧａＮを用いた初段部の後段の分布形増幅器１３ａの熱時定数に対応する時定数を有するように調整される。分布形増幅器１３ａの位相を進めて、励振増幅器１３ｅによる位相の遅れを補償することができる。また、分布形増幅器１３ｂの位相を進めて、最終段増幅器１３ｆによる位相の遅れを補償することができる。
【００２３】
増幅素子の特性に起因して増幅器としての利得低下が生ずる。この利得低下は、増幅素子による増幅器としての熱時定数によって生ずるものとみられる。
【００２４】
微分回路１６ａと可算回路１７ａを合わせた微分加算回路の回路例を図２に示す。この微分加算回路２１は、入力端子２２と出力端子２３の間に接続されたキャパシタ２４と、入力端子２２に接続され他端が接地された可変抵抗器２５とから成る。このように実際には、微分回路と可算回路が一体となっていてもよい。この構成は、微分回路１６ｂと可算回路１７ｂを合わせた微分加算回路２５（図示せず）も同様である。
【００２５】
但し、増幅素子としてＧａＡｓを用いる分布形増幅器１３ａにおける、増幅利得低下の熱時定数は５０〜２００μｓ程度であり、微分加算回路２４のキャパシタ２４と可変抵抗器２４の積がこの程度になるように可変抵抗器２４の値を調整する。
【００２６】
一方、増幅素子としてＧａＮを用いる分布形増幅器１３ｂにおける増幅利得低下の熱時定数は５〜３０μｓ程度であり、分布形増幅器１３ｂの入力側の負バイアス端子に接続される微分加算回路２５のキャパシタと可変抵抗器の積がこの程度になるようにこの可変抵抗器の値を調整する。
【００２７】
次に、この実施形態の動作を説明する。電源スイッチング回路１５は、パルス入力端子１４に印加される変調パルスにより、正バイアス電源１９をスイッチングし、分布形増幅器１３ａ、分布形増幅器１３ｂ，励振増幅器１３ｅ，最終段増幅器１３ｆの入力側の正バイアス端子に正バイアス電圧を供給する。
【００２８】
負バイアス電源１８から出力される負バイアス電圧は、初段部を除く他の増幅器の負バイアス端子に直接、供給される。初段部の分布形増幅器１３ａ，１３ｂの負バイアス入力端子には、各々加算回路１７ａ，１７ｂの出力が供給される。
【００２９】
高周波信号入力端子１１には、送信パルスの源信号となる高周波信号が入力される。分布形増幅器１３ａと分布形増幅器１３ｂは熱時定数が異なり、対応して微分回路１６ａと微分回路１６ｂは微分の時定数が異なるだけであり、全体の動作は同様なので、分布形増幅器１３ａ、微分回路１６ａ，加算回路１７ａについて説明する。
【００３０】
なお、微分回路１６ａの時定数を分布形増幅器１３ａの利得低下の熱時定数に合わせることは、位相的には、この分布形増幅器１３ａにおいて位相を進ませることにより、後段の励振増幅器１３ｅの位相の遅れを補償することになる。ここでは、位相に着目して説明する。
【００３１】
図３（ａ）にパルス入力端子１４に入力される変調パルス信号の全体の波形を示す。このような変調パルスがパルス入力端子１４に入力されると、この変調パルスは、電源スイッチング回路１５及び微分回路１６ａに送られる。電源スイッチング回路１５のＦＥＴは導通となり、正バイアス電源をこの変調パルスによりスイッチングすることにより、時点Ｔ１から時点Ｔ２までのパルス幅に相当する期間だけ正バイアス電源１９の電圧を通過させ、各増幅器の正バイアス端子に供給する。このパルス幅の期間において、所定の負のバイアス電圧が供給されるとする。分布形増幅器１３ａは、時点Ｔ１からＦＥＴのチャネル温度が上昇することによって、図３（ｂ）に示すように増幅素子ＧａＡｓに対応した熱時定数で位相の遅れが生じて増幅利得が低下してしまう。
【００３２】
ところが、図３（ｃ）に示すように、負バイアス電源１８から供給される負バイアス電圧（−Ｖ２）に微分回路１６ａで微分された電圧ΔＶが加算された電圧（−Ｖ２−ΔＶ）が、分布形増幅器１３ａの入力側の負バイアス端子に入力される。
【００３３】
したがって、図３（ｄ）に示すように、分布形増幅器１３ａにより１パルス内で、位相を進めさせることができる。これによって、増幅器１３ｂの後段に続く、励振増幅器１３ｅの位相の遅れを原理的に相殺することができる。
【００３４】
同様に、増幅器１３ｂについても、時点Ｔ１から熱時定数により増幅利得が低下し、位相の遅れが生ずるが、微分回路１６ｂと加算回路１７ｂにより図３（ｄ）に示すような位相の進みを有する負バイアス電圧を分布形増幅器１３ｂの負バイアス端子に供給することにより、最終段増幅器１３ｆに生ずる位相の遅れを原理的に相殺することができる。
【００３５】
このようにして、初段の前段分布形増幅器に増幅素子としてＧａＡｓを有し初段の後段分布形増幅器に増幅素子としてＧａＮを有し、励振増幅器に増幅素子としてＧａＡｓを有し最終段増幅器に増幅素子としてＧａＮを有する縦続接続されたパルス増幅装置において、１パルス内に生ずる位相変動を低減することができ、良好な直線特性を得ることができる。
【００３６】
上記実施形態では、増幅素子としてＧａＡｓを有する増幅器とＧａＮを有する増幅器を縦続接続したパルス増幅装置について説明した。しかし、増幅素子としてＳｉＧｅを有する増幅器とＧａＡｓを有する増幅器を縦続接続したパルス増幅装置についても本発明を適用することが可能である。
【００３７】
＜第２の実施形態＞
図４にこの第２の実施形態の構成例を示す。この実施形態のパルス増幅装置では、初段部の増幅素子として、前段の分布形増幅器にはＳｉＧｅ（シリコンゲルマニウム）を用い、後段の分布形増幅器にはＧａＡｓ（ガリウムヒ素）を用いている。
【００３８】
パルス増幅装置４０の高周波入力端子４１と高周波出力端子４２の間には、複数の増幅器が縦続接続されている。即ち、高周波入力端子４１にその入力端子を接続された初段部の前段の分布形増幅器４３ａと、この増幅器の出力端子に入力端子を接続された後段の分布形増幅器４３ｂと、縦続接続された励振増幅器４３ｅと、この増幅器４３ｅの出力端子に入力端子を接続され、高周波出力端子４２に出力端子を接続された最終段の増幅器４２ｆと、を有する。
【００３９】
初段部の前段の分布形増幅器４３ａは増幅素子としてＳｉＧｅを用いており、後段の分布形増幅器４３ｂは増幅素子としてＧａＡｓを用いる。最終段増幅器４３ｆは増幅素子としてＧａＡｓを用いており、その前の励振増幅器４３ｅには増幅素子としてＳｉＧｅを用いている。励振増幅器４３ｅは最終段増幅器４３ｆをドライブする増幅器である。
【００４０】
分布形増幅器４３ｂと励振増幅器４３ｅの間に１つ又は２以上の、増幅素子としてＳｉＧｅを用いた増幅器が接続される場合もある。
【００４１】
これらの増幅器は例えばＦＥＴにより構成され、ゲート電極を入力端子、ドレイン電極を出力端子、ソース電極を共通端子として縦続接続される。これらの増幅器は、入力側の正バイアス端子と、負バイアス端子を有する。
【００４２】
パルス信号が供給されるパルス入力端子４４には、例えば電源スイッチング回路４５のゲート（Ｇ）及び微分回路４６ａ，４６ｂが接続される。これらの微分回路４６ａ，４６ｂの出力端子は加算回路４７ａ，４７ｂの入力端子に接続され、加算回路４７ａ，４７ｂの出力は分布形増幅器４３ａ，４３ｂ各々の負バイアス端子に入力される。
【００４３】
正端子が接地された負バイアス電源４８は、加算回路４７ａ，４７ｂの入力端子及び励振増幅器４３ｅ、最終段増幅器４３ｆの入力側の負バイアス端子に接続される。
【００４４】
負端子が接地された正バイアス電源４９は、電源スイッチング回路４５のドレイン端子Ｄに接続され、このソース端子Ｓは、分布型増幅器４３ａ，４３ｂ及び励振増幅器４３ｅ、最終段増幅器４３ｆの各々の入力側の正バイアス端子に接続されている。
【００４５】
この実施形態おいて、微分回路４６ａの時定数を、増幅素子としてＳｉＧｅを用いる分布形増幅器４３ａの利得低下の熱時定数に合わせる。また微分回路４６ｂの時定数を、増幅素子としてＳｉＧｅを用いる分布形増幅器４３ａの利得低下の熱時定数に合わせる。
【００４６】
こうすることにより、分布形増幅器４３ａの位相を進めて、励振増幅器４３ｅによる位相の遅れを補償することができる。また、分布形増幅器４３ｂの位相を進めて、最終段増幅器４３ｆによる位相の遅れを補償することができる。
【００４７】
＜他の変形例＞
上記実施形態では、初段部の前段増幅器及び後段増幅器として分布形を用いる場合について説明した。しかし、本発明は、初段部の前段増幅器及び後段増幅器として分布形でない増幅器を用いる場合についても適用できる。
【００４８】
上記実施形態では、初段部の前段の増幅器としてＧａＡｓを増幅素子として用い、後段の増幅器としてＧａＮを用いたパルス増幅装置及び、初段部の前段の増幅器としてＳｉＧｅを増幅素子として用い、後段の増幅器としてＧａＡｓを用いたパルス増幅装置について説明した。しかしこれらに限られず、初段部の前段と後段に異なる増幅素子を用いる増幅器を縦続接続するパルス電力増幅器に本発明は適用可能である。
【００４９】
いくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５０】
１０，４０・・・・パルス増幅装置、
１１，４１・・・・高周波入力端子、
１２，４２・・・・高周波出力端子、
１３ａ，４３ａ・・・・前段の分布形増幅器、
１３ｂ，４３ｂ・・・・後段の分布形増幅器
１３ｅ，４３ｅ・・・・励振増幅器、
１２ｆ，４２ｆ・・・・最終段増幅器、
１４，４４・・・・パルス入力端子、
１５，４５・・・・電源スイッチング回路、
１６ａ，１６ｂ，４６ａ，４６ｂ・・・・微分回路、
１７ａ，１７ｂ，４７ａ，４７ｂ・・・・加算回路、
１８，４８・・・・負バイアス電源、
１９，４９・・・・正バイアス電源。
【技術分野】
【０００１】
本発明の実施形態は、パルスレーダの送信系などに用いられるパルス電力増幅装置に関する。
【背景技術】
【０００２】
パルス電力増幅器では、電力増幅素子として例えば電界効果トランジスタ（以下、ＦＥＴという）を用い、これを多段に縦続接続したものが知られている。
【０００３】
この構成のパルス電力増幅器の例を図５に示す。入力端子５１と出力端子５２の間に例えばＦＥＴで構成される初段増幅器５３ａ，第２段増幅器５３ｂ，・・・，最終段増幅器５３ｃが縦続接続される。スイッチング回路５５は、正バイアス電源５９をパルス入力端子５４に印加される変調パルスによりスイッチングして、増幅器５３ａ，５３ｂ，５３ｃに正の動作電源電圧として供給する。パルス入力端子５４に入力される変調パルスは、微分回路５６にも供給される。
【０００４】
微分回路５６は変調パルスの前縁を所定の時定数で微分して加算回路５７に送り、加算回路５７は、微分回路５６から供給される微分信号を負バイアス電源５８から供給される負バイアス電圧に加算して、最終段増幅器５３ｃ以外の各増幅器に入力側の負バイアス電圧として供給する。最終段増幅器５３ｃ入力側の負バイアス電圧端子には、負バイアス電源５８の電圧をそのまま供給する。
【０００５】
このパルス電力増幅器では、入力端子５１から入力される送信パルスの原信号となる高周波信号が入力されると、パルス入力端子５４から入力されたパルス幅に相当する時間内では、増幅器５３ａ，５３ｂはパルス増幅動作し各増幅器のチャンネル温度が上昇して、所定の熱時定数にしたがって増幅利得が低下する。この熱時定数で微分された信号は、微分回路５６から加算回路５７に入力され、負バイアス電圧に加算されて最終段以外の増幅器５３ａ，５３ｂに供給される。こうして、各増幅器の１パルス内の増幅利得の時間的な変化が補償される。
【０００６】
上述のようなパルス増幅装置において、増幅器の電源をパルス波で供給した場合、各増幅器が増幅素子として同じ種類の半導体素子が用いられていれば、熱時定数は大体同じなので同じ時定数の微分回路を用いて増幅利得の時間的な変化を補償することができる。
【０００７】
ところで、高出力と高効率を同時に実現するために、各増幅器の増幅素子として、初段の前段部でＧａＡｓを用い後段部でＧａＮを用いる、あるいは前段部でＳｉＧeを用い後段部でＧａＡsを用いたパルス増幅装置が注目されている。このように増幅素子としてＧａＡｓ，ＧａＮ，ＳｉＧeを用いた増幅器では、増幅利得低下の熱時定数が異なり、同じ微分回路により補償することができない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−１５１４４２公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述のように初段部の前段と後段で異なる半導体素子を用いた増幅器を縦続接続した構成のパルス増幅装置においてはこれらの増幅器の熱時定数が異なり、図５に示すような増幅利得の時間的な変化を補償することができず、パルス内の位相変動が悪化してしまい、直線性が良好な増幅特性を有するパルス増幅装置が得られない。
【００１０】
本発明は、初段部の前段と後段で性質の異なる半導体素子を用いた増幅器を縦続接続した構成のパルス増幅装置において、熱時定数による増幅利得の時間的な変化を補償でき、したがって良好な直線性を有するパルス増幅装置を提供する。
【課題を解決するための手段】
【００１１】
実施形態は、初段部において、高周波信号を入力され増幅利得に関して所定の熱時定数を有する前段の第１の増幅器と、この第１の増幅器に縦続接続され、前記第１の増幅器と異なる熱時定数を有する後段の第２の増幅器と、この第２の増幅器の後の最終段に縦続接続される最終段増幅器と、この最終段増幅器の前段に縦続接続され、この最終段増幅器をドライブする励振増幅器と、前記高周波信号を変調するパルス信号を入力され、正バイアス電源の出力電圧をスイッチングし前記第１の増幅器、前記第２の増幅器、前記励振像増幅器及び前記最終段増幅器の入力側の正バイアス電源端子にこのスイッチングされた出力電圧を供給する電源スイッチング回路と、前記パルス信号を入力され前記第１の増幅器の熱時定数に対応する時定数を有する第１の微分回路と、前記パルス信号を入力され前記第２の増幅器の熱時定数に対応する時定数を有する第２の微分回路と、前記励振回路及び前記最終段増幅器の入力側の負バイアス端子に供給される負バイアス電圧を出力する負バイアス電源と、この負バイアス電源の出力する負バイアス電圧に前記第１の微分回路の出力を加算して前記第１の増幅器の入力側の負バイアス端子に供給する第１の加算回路と、前記負バイアス電源の出力する負バイアス電圧に前記第２の微分回路の出力を加算して前記第２の増幅器の入力側の負バイアス端子に供給する第２の加算回路と、を有することを特徴とするパルス電力増幅装置を提供する。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態の構成例を示す図である。
【図２】第１の実施形態における微分回路及び加算回路の一例を示す図である。
【図３】第１の実施形態の動作を説明するための波形図である。
【図４】第２の実施形態の構成例を示す図である。
【図５】従来のパルス電力増幅器の構成を示す図である。
【発明を実施するための形態】
【００１３】
以下、実施形態について図面を用いて説明する。
【００１４】
＜第１の実施形態＞
図１に第１の実施形態の構成を示す。この実施形態のパルス増幅装置では、増幅素子として、初段部の前段の分布形増幅器にはＧａＡｓ（ガリウムヒ素）のＦＥＴを用い、後段の分布形増幅器にはＧａＮ（ガリウム窒素）のＦＥＴを用いている。
【００１５】
パルス増幅装置１０の高周波入力端子１１と高周波出力端子１２の間には、複数の増幅器が縦続接続されている。即ち、高周波入力端子１１にその入力端子を接続された初段部の前段の分布形増幅器１３ａと、この増幅器の出力端子に入力端子を接続された後段の分布形増幅器１３ｂと、縦続接続された励振増幅器１３ｅと、この増幅器１３ｅの出力端子に入力端子を接続され、高周波出力端子１２に出力端子を接続された最終段の増幅器１２ｆと、を有する。
【００１６】
分布形増幅器１３ａは増幅素子としてＧａＡｓを用いており、分布形増幅器１３ｂは増幅素子としてＧａＮを用いる。最終段増幅器１３ｆは増幅素子としてＧａＮを用いており、その前の励振増幅器１３ｅは増幅素子としてＧａＡｓを用いている。励振増幅器１３ｅは最終段増幅器１３ｆをドライブする増幅器である。
【００１７】
分布形増幅器１３ｂと励振増幅器１３ｅの間に１つ又は２以上の、増幅素子としてＧａＡｓを用いた増幅器が接続される場合もある。
【００１８】
これらの増幅器は例えばＦＥＴにより構成され、ゲート電極を入力端子、ドレイン電極を出力端子、ソース電極を共通端子として縦続接続される。これらの増幅器は、入力側の正バイアス端子と、負バイアス端子を有する。
【００１９】
パルス信号が供給されるパルス入力端子１４には、例えば電源スイッチング回路１５のゲート（Ｇ）及び微分回路１６ａ，１６ｂが接続される。これらの微分回路１６ａ，１６ｂの出力端子は加算回路１７ａ，１７ｂの入力端子に接続され、加算回路１７ａ，１７ｂの出力は分布形増幅器１３ａ，１３ｂ各々の負バイアス端子に入力される。
【００２０】
正端子が接地された負バイアス電源１８は、加算回路１７ａ，１７ｂの入力端子及び励振増幅器１３ｅ、最終段増幅器１３ｆの入力側の負バイアス端子に接続される。
【００２１】
負端子が接地された正バイアス電源１９は、電源スイッチング回路１５のドレイン端子Ｄに接続され、このソース端子Ｓは、分布型増幅器１３ａ，１３ｂ及び励振増幅器１３ｅ、最終段増幅器１３ｆの各々の入力側の正バイアス端子に接続されている。
【００２２】
微分回路１６ａは、増幅素子としてＧａＡｓを用いた初段部の前段の分布形増幅器１３ａの増幅利得低下の熱時定数に対応する時定数を有するように調整される。また、微分回路１６ｂは、増幅素子としてＧａＮを用いた初段部の後段の分布形増幅器１３ａの熱時定数に対応する時定数を有するように調整される。分布形増幅器１３ａの位相を進めて、励振増幅器１３ｅによる位相の遅れを補償することができる。また、分布形増幅器１３ｂの位相を進めて、最終段増幅器１３ｆによる位相の遅れを補償することができる。
【００２３】
増幅素子の特性に起因して増幅器としての利得低下が生ずる。この利得低下は、増幅素子による増幅器としての熱時定数によって生ずるものとみられる。
【００２４】
微分回路１６ａと可算回路１７ａを合わせた微分加算回路の回路例を図２に示す。この微分加算回路２１は、入力端子２２と出力端子２３の間に接続されたキャパシタ２４と、入力端子２２に接続され他端が接地された可変抵抗器２５とから成る。このように実際には、微分回路と可算回路が一体となっていてもよい。この構成は、微分回路１６ｂと可算回路１７ｂを合わせた微分加算回路２５（図示せず）も同様である。
【００２５】
但し、増幅素子としてＧａＡｓを用いる分布形増幅器１３ａにおける、増幅利得低下の熱時定数は５０〜２００μｓ程度であり、微分加算回路２４のキャパシタ２４と可変抵抗器２４の積がこの程度になるように可変抵抗器２４の値を調整する。
【００２６】
一方、増幅素子としてＧａＮを用いる分布形増幅器１３ｂにおける増幅利得低下の熱時定数は５〜３０μｓ程度であり、分布形増幅器１３ｂの入力側の負バイアス端子に接続される微分加算回路２５のキャパシタと可変抵抗器の積がこの程度になるようにこの可変抵抗器の値を調整する。
【００２７】
次に、この実施形態の動作を説明する。電源スイッチング回路１５は、パルス入力端子１４に印加される変調パルスにより、正バイアス電源１９をスイッチングし、分布形増幅器１３ａ、分布形増幅器１３ｂ，励振増幅器１３ｅ，最終段増幅器１３ｆの入力側の正バイアス端子に正バイアス電圧を供給する。
【００２８】
負バイアス電源１８から出力される負バイアス電圧は、初段部を除く他の増幅器の負バイアス端子に直接、供給される。初段部の分布形増幅器１３ａ，１３ｂの負バイアス入力端子には、各々加算回路１７ａ，１７ｂの出力が供給される。
【００２９】
高周波信号入力端子１１には、送信パルスの源信号となる高周波信号が入力される。分布形増幅器１３ａと分布形増幅器１３ｂは熱時定数が異なり、対応して微分回路１６ａと微分回路１６ｂは微分の時定数が異なるだけであり、全体の動作は同様なので、分布形増幅器１３ａ、微分回路１６ａ，加算回路１７ａについて説明する。
【００３０】
なお、微分回路１６ａの時定数を分布形増幅器１３ａの利得低下の熱時定数に合わせることは、位相的には、この分布形増幅器１３ａにおいて位相を進ませることにより、後段の励振増幅器１３ｅの位相の遅れを補償することになる。ここでは、位相に着目して説明する。
【００３１】
図３（ａ）にパルス入力端子１４に入力される変調パルス信号の全体の波形を示す。このような変調パルスがパルス入力端子１４に入力されると、この変調パルスは、電源スイッチング回路１５及び微分回路１６ａに送られる。電源スイッチング回路１５のＦＥＴは導通となり、正バイアス電源をこの変調パルスによりスイッチングすることにより、時点Ｔ１から時点Ｔ２までのパルス幅に相当する期間だけ正バイアス電源１９の電圧を通過させ、各増幅器の正バイアス端子に供給する。このパルス幅の期間において、所定の負のバイアス電圧が供給されるとする。分布形増幅器１３ａは、時点Ｔ１からＦＥＴのチャネル温度が上昇することによって、図３（ｂ）に示すように増幅素子ＧａＡｓに対応した熱時定数で位相の遅れが生じて増幅利得が低下してしまう。
【００３２】
ところが、図３（ｃ）に示すように、負バイアス電源１８から供給される負バイアス電圧（−Ｖ２）に微分回路１６ａで微分された電圧ΔＶが加算された電圧（−Ｖ２−ΔＶ）が、分布形増幅器１３ａの入力側の負バイアス端子に入力される。
【００３３】
したがって、図３（ｄ）に示すように、分布形増幅器１３ａにより１パルス内で、位相を進めさせることができる。これによって、増幅器１３ｂの後段に続く、励振増幅器１３ｅの位相の遅れを原理的に相殺することができる。
【００３４】
同様に、増幅器１３ｂについても、時点Ｔ１から熱時定数により増幅利得が低下し、位相の遅れが生ずるが、微分回路１６ｂと加算回路１７ｂにより図３（ｄ）に示すような位相の進みを有する負バイアス電圧を分布形増幅器１３ｂの負バイアス端子に供給することにより、最終段増幅器１３ｆに生ずる位相の遅れを原理的に相殺することができる。
【００３５】
このようにして、初段の前段分布形増幅器に増幅素子としてＧａＡｓを有し初段の後段分布形増幅器に増幅素子としてＧａＮを有し、励振増幅器に増幅素子としてＧａＡｓを有し最終段増幅器に増幅素子としてＧａＮを有する縦続接続されたパルス増幅装置において、１パルス内に生ずる位相変動を低減することができ、良好な直線特性を得ることができる。
【００３６】
上記実施形態では、増幅素子としてＧａＡｓを有する増幅器とＧａＮを有する増幅器を縦続接続したパルス増幅装置について説明した。しかし、増幅素子としてＳｉＧｅを有する増幅器とＧａＡｓを有する増幅器を縦続接続したパルス増幅装置についても本発明を適用することが可能である。
【００３７】
＜第２の実施形態＞
図４にこの第２の実施形態の構成例を示す。この実施形態のパルス増幅装置では、初段部の増幅素子として、前段の分布形増幅器にはＳｉＧｅ（シリコンゲルマニウム）を用い、後段の分布形増幅器にはＧａＡｓ（ガリウムヒ素）を用いている。
【００３８】
パルス増幅装置４０の高周波入力端子４１と高周波出力端子４２の間には、複数の増幅器が縦続接続されている。即ち、高周波入力端子４１にその入力端子を接続された初段部の前段の分布形増幅器４３ａと、この増幅器の出力端子に入力端子を接続された後段の分布形増幅器４３ｂと、縦続接続された励振増幅器４３ｅと、この増幅器４３ｅの出力端子に入力端子を接続され、高周波出力端子４２に出力端子を接続された最終段の増幅器４２ｆと、を有する。
【００３９】
初段部の前段の分布形増幅器４３ａは増幅素子としてＳｉＧｅを用いており、後段の分布形増幅器４３ｂは増幅素子としてＧａＡｓを用いる。最終段増幅器４３ｆは増幅素子としてＧａＡｓを用いており、その前の励振増幅器４３ｅには増幅素子としてＳｉＧｅを用いている。励振増幅器４３ｅは最終段増幅器４３ｆをドライブする増幅器である。
【００４０】
分布形増幅器４３ｂと励振増幅器４３ｅの間に１つ又は２以上の、増幅素子としてＳｉＧｅを用いた増幅器が接続される場合もある。
【００４１】
これらの増幅器は例えばＦＥＴにより構成され、ゲート電極を入力端子、ドレイン電極を出力端子、ソース電極を共通端子として縦続接続される。これらの増幅器は、入力側の正バイアス端子と、負バイアス端子を有する。
【００４２】
パルス信号が供給されるパルス入力端子４４には、例えば電源スイッチング回路４５のゲート（Ｇ）及び微分回路４６ａ，４６ｂが接続される。これらの微分回路４６ａ，４６ｂの出力端子は加算回路４７ａ，４７ｂの入力端子に接続され、加算回路４７ａ，４７ｂの出力は分布形増幅器４３ａ，４３ｂ各々の負バイアス端子に入力される。
【００４３】
正端子が接地された負バイアス電源４８は、加算回路４７ａ，４７ｂの入力端子及び励振増幅器４３ｅ、最終段増幅器４３ｆの入力側の負バイアス端子に接続される。
【００４４】
負端子が接地された正バイアス電源４９は、電源スイッチング回路４５のドレイン端子Ｄに接続され、このソース端子Ｓは、分布型増幅器４３ａ，４３ｂ及び励振増幅器４３ｅ、最終段増幅器４３ｆの各々の入力側の正バイアス端子に接続されている。
【００４５】
この実施形態おいて、微分回路４６ａの時定数を、増幅素子としてＳｉＧｅを用いる分布形増幅器４３ａの利得低下の熱時定数に合わせる。また微分回路４６ｂの時定数を、増幅素子としてＳｉＧｅを用いる分布形増幅器４３ａの利得低下の熱時定数に合わせる。
【００４６】
こうすることにより、分布形増幅器４３ａの位相を進めて、励振増幅器４３ｅによる位相の遅れを補償することができる。また、分布形増幅器４３ｂの位相を進めて、最終段増幅器４３ｆによる位相の遅れを補償することができる。
【００４７】
＜他の変形例＞
上記実施形態では、初段部の前段増幅器及び後段増幅器として分布形を用いる場合について説明した。しかし、本発明は、初段部の前段増幅器及び後段増幅器として分布形でない増幅器を用いる場合についても適用できる。
【００４８】
上記実施形態では、初段部の前段の増幅器としてＧａＡｓを増幅素子として用い、後段の増幅器としてＧａＮを用いたパルス増幅装置及び、初段部の前段の増幅器としてＳｉＧｅを増幅素子として用い、後段の増幅器としてＧａＡｓを用いたパルス増幅装置について説明した。しかしこれらに限られず、初段部の前段と後段に異なる増幅素子を用いる増幅器を縦続接続するパルス電力増幅器に本発明は適用可能である。
【００４９】
いくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５０】
１０，４０・・・・パルス増幅装置、
１１，４１・・・・高周波入力端子、
１２，４２・・・・高周波出力端子、
１３ａ，４３ａ・・・・前段の分布形増幅器、
１３ｂ，４３ｂ・・・・後段の分布形増幅器
１３ｅ，４３ｅ・・・・励振増幅器、
１２ｆ，４２ｆ・・・・最終段増幅器、
１４，４４・・・・パルス入力端子、
１５，４５・・・・電源スイッチング回路、
１６ａ，１６ｂ，４６ａ，４６ｂ・・・・微分回路、
１７ａ，１７ｂ，４７ａ，４７ｂ・・・・加算回路、
１８，４８・・・・負バイアス電源、
１９，４９・・・・正バイアス電源。
【特許請求の範囲】
【請求項１】
初段部において、高周波信号を入力され増幅利得に関して所定の熱時定数を有する前段の第１の増幅器と、この第１の増幅器に縦続接続され、前記第１の増幅器と異なる熱時定数を有する後段の第２の増幅器と、
この第２の増幅器の後の最終段に縦続接続される最終段増幅器と、
この最終段増幅器の前段に縦続接続され、この最終段増幅器をドライブする励振増幅器と、
前記高周波信号を変調するパルス信号を入力され、正バイアス電源の出力電圧をスイッチングし前記第１の増幅器、前記第２の増幅器、前記励振像増幅器及び前記最終段増幅器の入力側の正バイアス電源端子にこのスイッチングされた出力電圧を供給する電源スイッチング回路と、
前記パルス信号を入力され前記第１の増幅器の熱時定数に対応する時定数を有する第１の微分回路と、
前記パルス信号を入力され前記第２の増幅器の熱時定数に対応する時定数を有する第２の微分回路と、
前記励振回路及び前記最終段増幅器の入力側の負バイアス端子に供給される負バイアス電圧を出力する負バイアス電源と、
この負バイアス電源の出力する負バイアス電圧に前記第１の微分回路の出力を加算して前記第１の増幅器の入力側の負バイアス端子に供給する第１の加算回路と、
前記負バイアス電源の出力する負バイアス電圧に前記第２の微分回路の出力を加算して前記第２の増幅器の入力側の負バイアス端子に供給する第２の加算回路と、
を有することを特徴とするパルス電力増幅装置。
【請求項２】
前記第１の増幅器と前記励振増幅器における増幅素子は同じ種類の第１の増幅素子を用い、前記第２の増幅器と前記最終段増幅器における増幅素子は、前記第１の増幅素子とは異なる、同じ種類の第２の増幅素子を用いることを特徴とする請求項１記載のパルス電力増幅装置。
【請求項３】
前記第１の増幅器及び前記第２の増幅器は、分布形増幅器であることを特徴とする請求項２記載のパルス電力増幅装置。
【請求項４】
前記第２の増幅器と前記励振増幅器の間に、前記第１の増幅素子と同じ種類の増幅素子を用いる増幅器が縦続接続されていることを特徴とする請求項２又は３記載のパルス電力増幅装置。
【請求項５】
前記前段増幅器には増幅素子としてＧａＡｓを用い、前記後段増幅器には増幅素子としてＧａＮを用いることを特徴とする請求項２乃至４のいずれか一項に記載のパルス電力増幅装置。
【請求項６】
前記前段増幅器には増幅素子としてＳｉＧｅを用い、前記後段増幅器には増幅素子としてＧａＡｓを用いることを特徴とする請求項２乃至４のいずれか一項に記載のパルス電力増幅装置。
【請求項１】
初段部において、高周波信号を入力され増幅利得に関して所定の熱時定数を有する前段の第１の増幅器と、この第１の増幅器に縦続接続され、前記第１の増幅器と異なる熱時定数を有する後段の第２の増幅器と、
この第２の増幅器の後の最終段に縦続接続される最終段増幅器と、
この最終段増幅器の前段に縦続接続され、この最終段増幅器をドライブする励振増幅器と、
前記高周波信号を変調するパルス信号を入力され、正バイアス電源の出力電圧をスイッチングし前記第１の増幅器、前記第２の増幅器、前記励振像増幅器及び前記最終段増幅器の入力側の正バイアス電源端子にこのスイッチングされた出力電圧を供給する電源スイッチング回路と、
前記パルス信号を入力され前記第１の増幅器の熱時定数に対応する時定数を有する第１の微分回路と、
前記パルス信号を入力され前記第２の増幅器の熱時定数に対応する時定数を有する第２の微分回路と、
前記励振回路及び前記最終段増幅器の入力側の負バイアス端子に供給される負バイアス電圧を出力する負バイアス電源と、
この負バイアス電源の出力する負バイアス電圧に前記第１の微分回路の出力を加算して前記第１の増幅器の入力側の負バイアス端子に供給する第１の加算回路と、
前記負バイアス電源の出力する負バイアス電圧に前記第２の微分回路の出力を加算して前記第２の増幅器の入力側の負バイアス端子に供給する第２の加算回路と、
を有することを特徴とするパルス電力増幅装置。
【請求項２】
前記第１の増幅器と前記励振増幅器における増幅素子は同じ種類の第１の増幅素子を用い、前記第２の増幅器と前記最終段増幅器における増幅素子は、前記第１の増幅素子とは異なる、同じ種類の第２の増幅素子を用いることを特徴とする請求項１記載のパルス電力増幅装置。
【請求項３】
前記第１の増幅器及び前記第２の増幅器は、分布形増幅器であることを特徴とする請求項２記載のパルス電力増幅装置。
【請求項４】
前記第２の増幅器と前記励振増幅器の間に、前記第１の増幅素子と同じ種類の増幅素子を用いる増幅器が縦続接続されていることを特徴とする請求項２又は３記載のパルス電力増幅装置。
【請求項５】
前記前段増幅器には増幅素子としてＧａＡｓを用い、前記後段増幅器には増幅素子としてＧａＮを用いることを特徴とする請求項２乃至４のいずれか一項に記載のパルス電力増幅装置。
【請求項６】
前記前段増幅器には増幅素子としてＳｉＧｅを用い、前記後段増幅器には増幅素子としてＧａＡｓを用いることを特徴とする請求項２乃至４のいずれか一項に記載のパルス電力増幅装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−２３１２１１（Ｐ２０１２−２３１２１１Ａ）
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願番号】特願２０１１−９６８５５（Ｐ２０１１−９６８５５）
【出願日】平成２３年４月２５日（２０１１．４．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願日】平成２３年４月２５日（２０１１．４．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]