【課題】熱時定数による増幅利得の時間的な変化を補償でき、良好な直線性を有するパルス増幅装置を提供する。
【解決手段】パルス電力増幅装置１０は、高周波信号を変調するパルス信号を入力され、前記パルス信号を入力され第１の増幅器の熱時定数に対応する時定数を有する第１の微分回路と、前記パルス信号を入力され第２の増幅器の熱時定数に対応する時定数を有する第２の微分回路と、励振回路及び最終段増幅器の入力側の負バイアス端子に供給される負バイアス電圧を出力する負バイアス電源１８と、この負バイアス電源の出力する負バイアス電圧に前記第１の微分回路の出力を加算して前記第１の増幅器の入力側の負バイアス端子に供給する第１の加算回路と、前記負バイアス電源の出力する負バイアス電圧に前記第２の微分回路の出力を加算して前記第２の増幅器の入力側の負バイアス端子に供給する第２の加算回路と、を有する。 （もっと読む）

【課題】少なくとも動作クロックの立ち上がりまたは立ち下がりのタイミングが所望のスペクトラム拡散クロックの周波数である動作クロックを生成する動作クロック生成装置、並びに、その動作クロック生成装置を用いた動作回路及び画像形成装置の提供。
【解決手段】基準クロックを計数したカウンタ値の増加に応じて、その基準クロックの立ち上がりタイミングを（Ａ）に示す遅延量ｔｒ０〜ｔｒ２３で遅延補正し、立ち下がりタイミングを（Ｂ）に示す遅延量ｔｆ０〜ｔｆ２３で遅延補正した動作クロックを出力する。カウンタ値が１つ増加する間の遅延量ｔｒの各増減幅が、ＥＭＩを十分に抑制可能な所望の第１スペクトラム拡散クロックにおいて各クロックの立ち上がりタイミングが取る各周波数にそれぞれ相当する値となるように、遅延量ｔｒ０〜ｔｒ２３を設定している。遅延量ｔｆ０〜ｔｆ２３も、所望の第２スペクトラム拡散クロックに応じて設定している。 （もっと読む）

【課題】解像度が小さく測定精度が高い時間測定を行うことができるＴＤＣ回路を提供する。
【解決手段】ＴＤＣ回路１は、共通の構成を有する３２個の単位セル１１_０〜１１_３１がリング状に接続されたリング部１０等を備える。単位セル１１は、第１インバータ回路１１１，第２インバータ回路１１２，スイッチＳＷ_０，スイッチＳＷ_１およびスイッチＳＷ_２を含む。第１インバータ回路１１１のＰＭＯＳトランジスタのゲート幅は、第２インバータ回路１１２のＰＭＯＳトランジスタのゲート幅のα_ｐ倍である。第２インバータ回路１１１のＮＭＯＳトランジスタのゲート幅は、第１インバータ回路１１２のＮＭＯＳトランジスタのゲート幅のα_ｎ倍である。α_ｐおよびα_ｎの双方が１より大きいか又は双方が１より小さい。 （もっと読む）

【課題】Ｎ相から２Ｎ相に切り替わったときに位相関係が不適切にならないようにする。
【解決手段】多相クロック生成回路は，基準クロックに同期して０°，９０°の位相の中間クロックを生成する第１の分周器と，０°の中間クロックに同期して０°，９０°の位相の第１群の出力クロックを生成する第２の分周器と，９０°の中間クロックに同期して４５°，１３５°の位相の第２群の出力クロックを生成する第３の分周器と，第１の分周器と第３の分周器との間に設けられ，切替信号に応じて，９０°の中間クロックまたは固定値のいずれかを第３の分周器に供給するセレクタとを有する。さらに，切替信号が２Ｎ相モードのときに，第１群の出力クロックと第２群の出力クロックの位相関係にエラーがあるか否かを検出するエラー検出回路と，エラー検出回路がエラーを検出したときに基準クロックと非同期のタイミングで２Ｎ相モードの切替信号をセレクタに出力する再リセット回路とを有する。 （もっと読む）

【課題】 矩形波信号の立ち上がりエッジおよび立ち下がりエッジを検出し、一方のレベルのパルス信号を生成するパルス生成回路において、トランジスタの数を削減すること。
【解決手段】 立ち下がりエッジ検出部２は、矩形波信号の立ち下がりエッジを検出し、所定時間だけ、トランジスタＱ１をオン状態に制御する。立ち上がりエッジ検出部は、矩形波信号の立ち上がりエッジを検出し、所定時間だけ、トランジスタＱ２をオン状態に制御する。トランジスタＱ１は、立ち下がりエッジ検出部２が矩形波信号の立ち下がりエッジを検出した時から所定時間、および、トランジスタＱ２がオン状態である期間に、オン状態になり、ハイレベルのパルスを出力する。 （もっと読む）

【課題】リニアリティ（直線性）の良好な周波数−電圧変換回路を提供すること。
【解決手段】周波数−電圧変換回路は、クロック信号を受信する微分回路と、微分回路の出力を受けてパルス波として出力するバッファ回路と、バッファ回路から出力されたパルス波を直流電圧に変換する積分回路と、クロック信号をゲート端子で受信するとともに、ソース端子が接地端子に接続され、ドレイン端子が微分回路の出力端子に接続されたＭＯＳトランジスタと、を備えている。 （もっと読む）

【課題】動作が安定するとともに、後段に接続されるＣＭＯＳのＬＳＩの安定な動作を実現するデジタル信号入力装置を提供する。
【解決手段】外部から入力された信号を増幅する増幅部と、前記増幅部で増幅された信号を波形整形する波形整形部と、オフセット電圧を保持するコンデンサと、前記波形整形部の出力をハイレベル状態に固定するように、前記コンデンサの充電と放電を制御して前記オフセット電圧を決定する制御部とを備える。 （もっと読む）

【課題】保護継電器や監視制御機器の発振回路が停止したときに、発振停止検出回路を安価に構築する。
【解決手段】本発明の発振停止検出回路は、発振回路がクロックの供給の停止を検出するために、クロック信号の変化を検出する微分回路と、微分回路からの信号を立ち上がりに限定するダイオードと、前記出力信号を整形する、パルス整形回路とインバータ回路と、充放電回路と、充放電回路の出力電圧レベルと所定の基準値を比較して、基準値を超えたときに信号出力をすることを特徴とする。 （もっと読む）

【課題】有効なセットアップ特性及びホールド特性を良好に確保することが可能な入力インターフェース回路を提供すること。
【解決手段】本発明に係る入力インターフェース回路１００は、データが外部入力される信号端子に接続される入力初段回路と、外部入力されるクロックと、入力初段回路に含まれるラッチ回路３、４へのラッチタイミング信号とを同位相に調整する位相調整回路６と、を備える。位相調整回路６は、クロックと当該クロックから擬似する擬似遅延回路の出力との比較結果に基づいてクロックツリー回路７を通過してラッチ回路３、４へと供給されるラッチタイミング信号の遅延時間を調整する。 （もっと読む）

【課題】周波数逓倍回路を提供する。
【解決手段】周波数逓倍回路（１００）は、遅延ラインとクロック合成回路（ＴＯＧ）を備える。遅延ラインは、その一端でリファレンスクロック（１０２）を受けて、一周期に一致した複数の遅延素子（１０１）からクロックタップ出力を発生させる。クロック合成回路（ＴＯＧ）は、一対のタップ出力に応答して、各タップ出力から出力クロックパルスの立ち上がり及び立ち下がりエッジを発生させる。出力クロックの周期は入力クロックの周期よりも短い。遅延ラインは、遅延素子（１０１）の周期に一致するように遅延ロックループに含まれてもよい。所定数の遅延段タップ出力に接続された入力を有し、相補出力を供給する、複数の合成回路セル（ＴＯＧ）が設けられる。セレクタ（１０６）は、位相検出器（１１２）からの選択制御信号に応答して、合成セルの１つに係る一対の相補出力のうちの一方から出力を選択する。 （もっと読む）

【課題】順序回路の入力信号及び出力信号の状態を制御し、電子回路の動作不良を抑制する。
【解決手段】順序回路及び制御回路を有する電子回路であり、順序回路は、スタート信号として第１の信号、クロック信号として第２の信号、リセット信号として第３の信号が入力され、入力された第１の信号、第２の信号、及び第３の信号の状態に応じて設定された状態の第４の信号を出力信号として出力し、制御回路は、順序回路に入力される第３の信号の状態を制御する。 （もっと読む）

【課題】位相ロックループ周波数シンセサイザ設計における、大きな電圧制御発振器範囲（例えば、４８７ＭＨｚ）、（例えば）１．２Ｖ電力供給電圧、および低い電力消費の要求を達成する。
【解決手段】位相検出回路は、参照信号を受信するように構成された参照入力と、フィードバック経路においてディバイダ回路からの分周信号を受信するように構成されたフィードバック入力と、参照信号と分周信号の間の周波数及び位相関係に従って位相ロックループ内のチャージポンプを制御するための制御パルスを生成するように構成されたパルス生成回路と、を有し、分周信号は、分周信号の周期の半分よりも短い長さを具備するパルスを有し、且つ、パルス生成回路は、分周信号のエッジ及び参照信号のエッジから制御パルスのエッジを定義するように、分周信号のパルスをマスクとして使用して参照信号をマスキングすることにより、制御パルスを生成するように構成されている。 （もっと読む）

【課題】例えば一定の速度で搬送される被検出体の前端部と後端部と区別して、更には被検出体の搬送方向の長さを検出することのできる簡易な構成の光電センサを提供する。
【解決手段】受光器による受光量を微分する微分演算手段と、この微分演算手段にて求められた微分量を第１の閾値と比較して受光量の増大変化の大きい立ち上がりエッジを検出する立ち上がりエッジ検出手段と、前記微分量を第２の閾値と比較して受光量の減少変化の大きい立ち下がりエッジを検出する立ち下がりエッジ検出手段と、前記各エッジ検出手段の出力によってセット・リセットされて立ち上がりエッジの検出時点から立ち下がりエッジの検出時点に至る出力信号、または立ち下がりエッジの検出時点から立ち上がりエッジの検出時点に至る出力信号を生成する出力信号生成手段とを備える。 （もっと読む）

【課題】消費電流を増加することなく高速化することが可能な電圧比較器の提供。
【解決手段】この発明は、差動増幅回路１１、微分回路１２、および出力増幅回路１３を備えている。差動増幅回路１１は、差動入力された信号を差動増幅して出力する。微分回路１２は、差動増幅回路１１の出力を微分し、この微分出力を出力増幅回路１３の定電流トランジスタＭ７のバイアス電圧に加算する。 （もっと読む）

【課題】発振周波数を線形に近くかつきめ細やかに制御可能なデジタル制御発振器を提供する。
【解決手段】正相発振信号を出力する正端子２１３と、逆相発振信号を出力する負端子２１４と、センタータップ２１０とを有し、正端子とセンタータップとの間の任意の位置に第１の接点２１１を備え、負端子とセンタータップとの間の第１の接点に対応する位置に第２の接点２１２を備える差動インダクタ２００と、正端子と負端子との間に接続され、第１のデジタル制御コードによってキャパシタンスを２値に変化させる第１の可変キャパシタを複数含む第１の可変キャパシタバンク２２０と、第１の接点と第２の接点との間に接続され、第２のデジタル制御コードによってキャパシタンスを２値に変化させる第２の可変キャパシタを複数含む第２の可変キャパシタバンク２４０と、正端子と負端子との間に接続される負性抵抗２３０とを具備する （もっと読む）

【課題】複雑、大規模な回路構成を必要とすることなく簡単な回路構成で、所望の高域強調信号及び低域強調信号を生成することができ、任意の伝送損失を模擬することができるドライバ回路を提供する。
【解決手段】入力信号に応じた波形の出力信号を出力するドライバ回路１０において、入力信号が入力され、入力信号と同一波形の信号を出力信号として出力するメインドライバ１４と、入力信号が入力され、入力信号と同一波形の非反転信号と、入力信号を反転した波形の反転信号とからなる差動信号を出力するサブドライバ１６と、抵抗２８、３２（３４、３８）及び可変容量コンデンサ３２（３８）により構成され、非反転信号を微分した信号を出力し、反転信号を微分した信号を出力する微分回路と、メインドライバ１４の出力信号と非反転信号を微分した信号とを加算した高域強調信号又はメインドライバ１４の出力信号と反転信号を微分した信号とを加算した低域強調信号を出力信号として出力する加算部２６とを有している。 （もっと読む）

【課題】消費電流をあまり増加させることなく、トリミング用保持回路の内容を適時にリフレッシュすることができる半導体集積回路を提供する。
【解決手段】この半導体集積回路は、製造後にトリミングを必要とする回路ブロックを内蔵した半導体集積回路であって、回路ブロックをトリミングするために用いられるトリミングデータを格納する格納回路と、格納回路から読み出されたトリミングデータを保持する保持回路と、保持回路に保持されているトリミングデータの変化を検出して検出信号の論理レベルを変化させる検出回路と、検出回路から出力される検出信号の論理レベルが変化したときに、格納回路から読み出されるトリミングデータによって、保持回路に保持されているトリミングデータを更新するリフレッシュ回路とを具備する。 （もっと読む）

【課題】クロック同期システムにおいて、ＬＳＩチップの大規模化・高集積化・高密度化に因る物理現象の複雑化に伴いギガ・ヘルツ級の高い周波数を持つ被分周クロックあるいは分周クロックをＬＳＩチップ全面に渡り長距離配線を分配し且つシグナルインテグリティを確保することが困難である。
【解決手段】基準クロックに基づき逓倍クロックを生成する位相同期回路と、逓倍クロックに基づき分周クロックを生成する分周回路と、基準クロックを分周してフレームパルスを生成するフレームパルス生成回路とを備え、前記分周クロックは前記フレームパルスにより位相同期化がなされることを特徴とする。 （もっと読む）

【課題】受信電流のパルス幅に応じたほぼ正確なパルス幅を持つ受信信号を出力する受信回路を提供すること。
【解決手段】第１フィルタ回路２４は、電圧信号ＶＡ１を高域通過フィルタを通した第１の成分と、前記電圧信号ＶＡ１の低周波成分もしくは直流成分に基づく第２の成分を含む第１の処理信号Ｓ１を生成する。第２フィルタ回路２５は、第１の処理信号Ｓ１を増幅した電圧信号ＶＡ２を高域通過フィルタを通した成分からなる第２の処理信号Ｓ２を生成する。そして、２値化回路２６は、第２の処理信号Ｓ２を増幅した電圧信号ＶＡ３を２値化して受信信号ＲＸを生成する。 （もっと読む）

【課題】 駆動対象の一定量駆動が検出される毎に逓倍パルスを生成して出力するにあたり、一定量駆動の検出前後での逓倍パルス周期の不連続性が抑制された、信頼性の高い逓倍パルスを生成することを目的とする。
【解決手段】 エンコーダエッジが検出される度にＲ個の逓倍パルスを生成する。エンコーダエッジが検出されると、直前のエンコーダエッジ間の実周期を含む過去ｍ個の実周期に基づき、次にエンコーダエッジが検出されるまでの時間間隔（予測周期Ｔｅ）を予測する。そして、この予測周期Ｔｅと、直前のエンコーダ周期間における最終の逓倍パルスの逓倍周期ｔ_pRとに基づき、この逓倍周期ｔ_pRから今回生成する最終の逓倍パルスの逓倍周期まで、逓倍周期が直線的に変化するように、各逓倍パルスを生成する。これにより、エッジ検出前後での不連続性が抑制され、滑らかに変化する逓倍パルスが得られる。 （もっと読む）