電圧比較器
【課題】消費電流を増加することなく高速化することが可能な電圧比較器の提供。
【解決手段】この発明は、差動増幅回路11、微分回路12、および出力増幅回路13を備えている。差動増幅回路11は、差動入力された信号を差動増幅して出力する。微分回路12は、差動増幅回路11の出力を微分し、この微分出力を出力増幅回路13の定電流トランジスタM7のバイアス電圧に加算する。
【解決手段】この発明は、差動増幅回路11、微分回路12、および出力増幅回路13を備えている。差動増幅回路11は、差動入力された信号を差動増幅して出力する。微分回路12は、差動増幅回路11の出力を微分し、この微分出力を出力増幅回路13の定電流トランジスタM7のバイアス電圧に加算する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、入力電圧を基準電圧と比較し、比較結果に応じた出力電圧を出力する電圧比較器に関する。
【背景技術】
【0002】
この種の電圧比較器としては、例えば図14に示すように、入力段の差動増幅器101と、出力段の出力増幅器102と、を備えたものが知られている(特許文献1などを参照)。
差動増幅器101は、差動対を構成するN型のMOSトランジスタM101、M102と、負荷を構成するP型のMOSトランジスタM103、M104と、電流源I1とを備えている。出力増幅器102は、P型のMOSトランジスタM105と、電流源I2とからなるドレイン接地増幅回路である。
【0003】
次に、図14の電圧比較器の動作例について、図15を参照して説明する。この例では、図14の電圧比較器の電源電圧VCCとして例えば8〔V〕が印加されているものとする。
いま、差動増幅器101に対して、図15(A)に示すような入力電圧VINと基準電圧VREFが差動入力されるものとする。この場合に、入力電圧VINが基準電圧VREF以上になると、出力増幅器102の出力OUTは0〔V〕から8〔V〕に変化する。その後、入力電圧VINが基準電圧VREF以下になると、出力増幅器102の出力OUTは8〔V〕から0〔V〕に変化する(図15(B)参照)。
【0004】
ところで、図14の電圧比較器の後段(次段)に、電圧比較器の出力をレベル変換するレベル変換回路(図示せず)が接続されている場合について考える。ここで、そのレベル変換回路の電源電圧として、例えば1.2〔V〕が印加されているものとする。
この場合には、出力増幅器102の出力OUTが、レベル変換回路を構成するインバータ回路のしきい値電圧VTH以上になると、レベル変換回路の出力は図15(C)のように0〔V〕から1.2〔V〕に変化する。その後、出力増幅器102の出力OUTがしきい値電圧VTH以下になると、レベル変換回路の出力は図15(C)のように1.2〔V〕から0〔V〕に変化する。
このように、図14の電圧比較器にレベル変換回路を含む場合であって、レベル変換回路が電圧比較器の出力OUTをこの出力OUTよりも低いレベルにレベル変換する場合には、以下の不具合がある。
【0005】
すなわち、電圧比較器の入力電圧VINの立ち上がりでは、レベル変換回路の出力が比較的短時間で立ち上がる。しかし、電圧比較器の入力電圧VINの立ち下がりでは、その入力電圧VINの立ち下がりから遅延時間tdの経過後に、レベル変換回路の出力が立ち下がる(図15(C)参照)。このため、出力応答時間が悪化して高速応答できない、という不具合がある。
このような不具合を解消して高速化するには、例えば差動増幅器101や出力増幅器102の電流源I1、I2のバイアス電流を増加することが考えられる。しかし、それを増加すると、電圧比較器の消費電流が増加するという新たな不具合が発生する。
【0006】
また、図13の電圧比較器の後段に接続するレベル変換回路としてCMOSインバータなどを使用する場合には、電圧比較器の出力OUTの遷移時間に応じた貫通電流がCMOSインバータに流れる。
このため、高速応答と低消費電流の両立が困難であった。言い換えると、電圧比較器の応答時間が長くなれば長くなるほど、レベル変換回路を構成するCMOSインバータなどの貫通電流が流れる時間が長くなり、低消費電力を重視するシステムに適用する場合においてはその解消が望まれる。
特に、上記の不具合は、電圧比較器の電源電圧が、その電圧比較器の後段に接続されるレベル変換回路(ロジック回路)の電源電圧よりも相対的に高く、その電源電圧の差が大きいほど顕著になる。
【特許文献1】特開平6−109779号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
そこで、本発明の目的は、例えば消費電流を増加することなく高速化することが可能な電圧比較器などを提供することにある。
【課題を解決するための手段】
【0008】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成からなる。
第1の発明は、差動入力された信号を差動増幅して出力する差動増幅回路と、前記差動増幅回路の出力を増幅して出力する出力増幅回路と、前記差動増幅回路の出力を微分する微分回路と、を含み、前記微分回路の微分出力を前記出力増幅回路の定電流トランジスタのバイアス電圧に加算する。
第2の発明は、第1の発明において、前記出力増幅回路は、前記差動増幅回路の出力を入力する入力トランジスタと、前記入力トランジスタに定電流を供給する定電流トランジスタと、を備える。
第3の発明は、第1または第2の発明において、前記微分回路は、キャパシタと抵抗からなる。
【0009】
第4の発明は、第3の発明において、前記抵抗は半導体基板の上方に配置されて所定の抵抗値を有する抵抗からなり、前記抵抗は、前記半導体基板上に配置した際に形成される最終端子間寄生容量が最小化されるように、N個に分割し、かつ当該N個に分割した抵抗の各々は、前記半導体基板上に所定の規則にしたがって配置した。
第5の発明は、第4の発明において、前記N個に分割した抵抗の各々は、所定の幅と所定の長さを有し、前記N個に分割した抵抗は、前記半導体基板上に所定間隔をおいて順に配置し、かつ、直列接続する。
第6の発明は、第1〜第5の発明において、前記出力増幅回路の出力のレベルを変換するレベル変換回路をさらに備え、前記レベル変換回路は、前記差動増幅回路および前記出力増幅回路の電源電圧よりも相対的に低い電源電圧で動作するようになっている。
【0010】
第7の発明は、第1〜第6の発明において、所定の電流を生成する定電流回路と、前記定電流回路が生成する電流に基づいて前記定電流トランジスタに定電流を流すためのカレントミラー回路と、をさらに備える。
第8の発明は、第7の発明において、前記定電流回路は、ダイオード接続する第1トランジスタと、ゲートに所定電位を印加するとともに、トランジスタサイズがそれぞれ異なる選択自在なn個の第2のトランジスタと、抵抗値がそれぞれ異なる選択自在なm個の抵抗と、を備えている。
第9の発明は、第8の発明において、前記n個の第2トランジスタは並列接続し、前記m個の抵抗は直列接続し、前記並列接続するn個のトランジスタのうちの少なくとも1個を選択する第1選択手段と、前記直列接続するm個の抵抗のうちの少なくとも1個を選択する第2選択手段と、を備える。
【0011】
第10の発明は、第9の発明において、前記n個のトランジスタの各々は、同一サイズのp個のトランジスタから構成し、前記p個のトランジスタは、直列接続するとともにゲートをそれぞれ共通接続して当該共通接続部に所定電位を印加し、かつ、前記直列接続するp個のトランジスタを選択するスイッチを備えている。
第11の発明は、差動入力された信号を差動増幅して出力する差動増幅回路と、定電流からバイアス電圧を生成するバイアス回路と、前記差動増幅回路の出力と前記バイアス電圧とが印加される微分回路と、前記差動増幅回路の出力と前記微分回路の出力とが印加される出力増幅回路と、を含む。
第12の発明は、第1〜第11の発明の何れかを含む、電子機器である。
本発明によれば、微分回路を設けるようにしたので、消費電流を増加することなく高速化することが可能な電圧比較器を実現できる可能性がある。
【発明を実施するための最良の形態】
【0012】
以下、本発明の実施形態について、図面を参照して説明する。
(第1実施形態)
本発明の電圧比較器の第1実施形態は、図1に示すように、入力電圧VINを基準電圧VREFと比較しこの比較結果に応じた出力OUTを出力する電圧比較部(コンパレータ部)1と、電圧比較部1の出力OUTをレベル変換して出力電圧VOUTを出力するレベル変換部(レベルシフト部)2と、を備えている。
また、第1実施形態は、基準電圧VREFが入力される入力端子3と、入力電圧VINが入力される入力端子4と、出力電圧VOUTを出力する出力端子5と、電源電圧VCCが供給される電源端子6と、電源電圧VCCよりも相対的に低い電源電圧VDDが供給される電源端子7と、電源電圧VSSが供給されるグランド端子8と、を備えている。
【0013】
さらに、この第1実施形態は半導体基板上に集積回路化され、この構成例については後述する。なお、本発明は、入力端子3に基準電圧以外の電圧が入力された場合にも適用できる。例えば、入力端子3に入力電圧VINを入力し、入力端子4に基準電圧VREFを入力するようにしても良い。また、入力端子3に入力電圧VINの反転信号等の変化する信号を入力することも可能である。
ここで、電圧比較部1は、電源電圧VCCとして0.9〜8.0〔V〕が印加され、この範囲の電源電圧で動作できるようになっている。また、レベル変換部2は、電源電圧VDDとして0.9〜1.2〔V〕が印加され、この範囲の電源電圧で動作できるようになっている。なお、ここでは、VCC≧VDDの関係が常に保たれているものとする。
【0014】
電圧比較部1は、図1に示すように、差動増幅回路11と、微分回路12と、出力増幅回路13と、カレントミラー回路14と、を備えている。
差動増幅回路11は、入力電圧VINと基準電圧VREFを差動入力し、この差動入力された電圧(信号)を差動増幅して出力するようになっている。このため、差動増幅回路11は、差動対を構成するN型のMOSトランジスタM1、M2と、負荷を構成するP型のMOSトランジスタM3、M4と、電流源用のN型のMOSトランジスタM5と、電圧正帰還用のP型のMOSトランジスタM8、M9と、を備えている。
【0015】
さらに具体的に説明すると、MOSトランジスタM1のゲートは入力端子3に接続され、そのゲートには基準電圧VREFが印加される。MOSトランジスタM2のゲートは入力端子4に接続され、そのゲートには入力電圧VINが印加される。MOSトランジスタM1、M2のソースは共通接続され、共通接続部がMOSトランジスタM5のドレインに接続されている。MOSトランジスタM1のドレインは、MOSトランジスタM3のドレインに接続されている。MOSトランジスタM2のドレインは、MOSトランジスタM4のドレインに接続されている。
MOSトランジスタM3のゲートは、自己のドレインに接続されている。MOSトランジスタM3のソースは、電源電圧VCCが印加される。MOSトランジスタM4のゲートは、自己のドレインに接続されている。MOSトランジスタM4のソースは、電源電圧VCCが印加される。
【0016】
MOSトランジスタM5のゲートは、後述のMOSトランジスタM11〜M16のゲートに接続されるとともに、微分回路12の抵抗R1の一端側に接続されている。MOSトランジスタM5のソースは、電源電圧VSSが印加される。
MOSトランジスタM8のドレインは、MOSトランジスタM2のドレインに接続されている。MOSトランジスタM8のソースは、電源電圧VCCが印加される。MOSトランジスタM8のゲートは、MOSトランジスタM1のドレインに接続されている。MOSトランジスタM9のドレインは、MOSトランジスタM1のドレインに接続されている。MOSトランジスタM9のソースは、電源電圧VCCが印加される。MOSトランジスタM9のゲートは、MOSトランジスタM2のドレインに接続されている。
【0017】
なお、MOSトランジスタM1、M2、M5の基板端子には電源電圧VSSが印加され、MOSトランジスタM3、M4、M8、M9の基板端子には電源電圧VCCが印加される。
微分回路12は、差動増幅回路11の出力電圧を微分(時間微分)し、この微分電圧を出力増幅回路13の定電流用のMOSトランジスタM7のゲートにバイアス電圧として加算(供給)するようになっている。
このため、微分回路12は、図1に示すように、キャパシタCと抵抗Rとからなる。キャパシタCの一端側の端子は、差動増幅回路11の出力端子であるMOSトランジスタM2、M4のドレインに接続されている。キャパシタCの他端側の端子は、抵抗Rの一端側の端子とMOSトランジスタM7のゲートとにそれぞれ接続されている。抵抗Rの他端側の端子は、MOSトランジスタM5のゲートに接続されている。
【0018】
出力増幅回路13は、差動増幅回路11の出力を入力し、この入力を増幅して出力するようになっている。
このため、出力増幅回路13は、差動増幅回路11の出力を入力するP型のMOSトランジスタM6と、このMOSトランジスタM6の負荷として機能する定電流源用のN型のMOSトランジスタM7とから構成されるソース接地増幅回路である。
MOSトランジスタM6のゲートには、差動増幅回路11の出力が入力される。MOSトランジスタM6のソースは、電源電圧VCCが印加される。MOSトランジスタM6のドレインは、MOSトランジスタM7のドレインおよび後述のレベル変換部2のインバータ21の入力端子にそれぞれ接続されている。MOSトランジスタM6の基板端子は、電源電圧VCCが印加される。
【0019】
MOSトランジスタM7のゲートには、MOSトランジスタM5のゲートに印加される電圧と同等の電圧(バイアス電流IVがトランジスタM11〜M16によって電圧に変換されて発生する直流バイアス電圧)の他に、微分回路12の微分電圧が加算される。MOSトランジスタM7のソースと基板端子には、電源電圧VSSが印加される。
カレントミラー回路14は、図1に示すように、直列に接続されるN型のMOSトランジスタM11〜M16と、MOSトランジスタM5、M7とから構成され、MOSトランジスタM11〜M16に流れる電流に比例する所定電流を、MOSトランジスタM5とMOSトランジスタ7にそれぞれ流すようになっている。
【0020】
そして、MOSトランジスタM11のドレインに定電流VIが供給され、MOSトランジスタM16のソースがグランド端子8に接続されている。また、MOSトランジスタM11〜M16のゲートは共通接続され、この共通接続部がMOSトランジスタM11のドレインおよびMOSトランジスタM5のゲートに接続されるとともに、MOSトランジスタM7のゲートに抵抗Rを介して接続されている。MOSトランジスタM11〜M16の基板端子は、電源電圧VSSが印加される。
なお、ここでは複数のN型MOSトランジスタを直列に接続した場合を例示したが、1個のN型MOSトランジスタで形成してもよい。
【0021】
レベル変換部2は、図1に示すように、インバータ21と、CMOSインバータ22とを備え、電圧比較部1の出力OUTを入力し、この入力をレベル変換して出力電圧VOUTを出力する。
インバータ21は、電圧比較部1の出力OUTを入力し、この入力の論理レベルを反転して出力する。CMOSインバータ22は、インバータ21の反転出力を入力し、この入力の論理レベルを反転して出力する。
CMOSインバータ22は、P型のMOSトランジスタM21とN型のMOSトランジスタM22からなる。MOSトランジスタM21、M22のゲートは共通接続され、共通接続部にインバータ21の出力が入力される。MOSトランジスタM21のソースと基板端子には、電源電圧VDDが印加される。MOSトランジスタM22のソースと基板端子には、電源電圧VSSが印加される。MOSトランジスタM21、M22のドレインは共通接続され、共通接続部は出力端子5に接続されている。
【0022】
次に、図1の微分回路12の抵抗Rの具体的な構成例について、図2を参照して説明する。
微分回路12の抵抗Rは、半導体基板上に配置されている。すなわち、抵抗Rは例えばポリシリコン抵抗などからなり(以下、抵抗という)、この抵抗は微分回路12の構成に必要とする抵抗値に応じて、全体が所定の幅と長さを有している。
その抵抗は、半導体基板上に配置した際に形成される寄生容量によって微分回路12としての動作を損なうことがないように、言い換えると半導体基板上に配置した際に形成される抵抗Rの一端と他端との間の寄生容量が最小化されるように、分割して配置される。
【0023】
微分回路12において、所望の微分特性を確保するためには、抵抗と並列に接続される寄生容量を最小に抑えなければならない。特に、微分回路12の抵抗Rの抵抗値が大きい程強く望まれる。抵抗Rの必要な抵抗値が単一の抵抗で実現できる場合はさほど問題ないが、分割して複数の抵抗で構成する場合は、該抵抗間の寄生容量が抵抗Rの一端と他端との間の容量成分に寄与する。分割された抵抗の平行対向長が長いほど該抵抗間の寄生容量が大きくなり、全体の抵抗の寄生容量はこれら各寄生容量の直列値となる。したがって、抵抗Rの一端と他端との間の寄生容量値を最小にするためには、許容される面積内において、できるだけ細分化した抵抗を用いた方が良い。これは、各抵抗間寄生容量を最小化できると共に該寄生容量の直列数を大きくする効果が同時に得られるため、抵抗Rの一端と他端との間の寄生容量を最小化する上で特に有効である。
【0024】
該抵抗は、図2に示すように、N個の抵抗R−1〜R−Nに分割され、かつ、この分割された抵抗R−1〜R−Nの各々は、半導体基板上(図示せず)に所定の規則にしたがって配置するようにした。
図2の例では、抵抗R−1〜R−Nは、所定の長さを有し、半導体基板上に所定間隔をおいて上下方向に規則的に並べて1列を形成するとともに、全体として3列を形成している。そして、抵抗R−1〜R−Nは直列接続されている。すなわち、抵抗R−1〜R−Nは、メタル121を介して互いに接続され、全体が電気的に直列接続されている。
【0025】
抵抗R−1〜R−Nは、同じ抵抗値の抵抗に分割するのが好ましい。つまり、図2に示すように3列になるように配置した場合、1列目と2列目を接続する箇所121−1や3列目と3列目を接続する箇所121−2も、ポリシリコン抵抗で形成せずにメタルで接続するのが好ましい。これにより、抵抗値の変更を容易に行うことができる。
なお、抵抗R−1〜R−Nは、図2に示すように3列(複数列)になるように配置する必要はない。すなわち、抵抗R−1〜R−Nの各々は、配置場所や配置可能な範囲(面積)の制約を受けるので、その制約の範囲内において全体の寄生容量を最小化できるように、半導体基板上に配置すれば良い。
【0026】
次に、図1に示す第1実施形態の電圧比較器は、各種の電子機器(例えば非接触ICカード)の構成要素の一部として適用され、半導体基板上に集積回路化されるので、この半導体基板上における構成例について、図3を参照して説明する。
図1の電圧比較器が電子機器の構成要素の一部として適用される場合には、その電子機器は図3に示すように半導体基板30上に集積回路化され、図1の電圧比較器31は半導体基板30上の一部に配置される。
【0027】
そして、電圧比較器31の外縁部には、図2に示す微分回路12の抵抗R−1〜R−Nを配置させるようにした。すなわち、電圧比較器31の周囲を抵抗R−1〜R−Nで取り囲み、抵抗R−1〜R−Nによって電圧比較器31が他の構成要素から発生するノイズ(外部雑音)の影響を防止できるようにした。言い換えると、抵抗R−1〜R−Nに対して、電圧比較器31で発生する内部雑音以外の外部雑音を遮蔽する遮蔽効果を持たせるようにした。これは、各抵抗とその対基板間寄生容量で構成されるローパスフィルタによる高周波ノイズ低減効果を積極的に利用するものである。
このような配置構成によれば、ノイズを発生または発生しやすい回路(ノイズ発生源)、例えば電圧比較器より高速にスイッチング動作する高速スイッチング回路32、33を、図3に示すように電圧比較器31に隣接して配置しても、電圧比較器31は高速スイッチング回路32、33のスイッチング動作に伴うノイズの影響を排除することができる。
【0028】
次に、第1実施形態の動作例について、図4を参照して説明する。
図1の電圧比較器において、図4(A)に示すような入力電圧VINと基準電圧VREFが入力されるものとする。この場合に、入力電圧VINが立ち上がると、その立ち上がりから所定時間後に電圧比較部1の出力OUTは立ち上がる(図4(B)の実線参照)。また、これに伴って、レベル変換部2の出力である出力端子5の出力電圧VOUTが立ち上がる(図4(C)の実線参照)。
その後、入力電圧VINが立ち下がると、その立ち下がりから所定時間後に電圧比較部1の出力OUTは立ち下がる(図4(B)の実線参照)。また、これに伴って、出力端子5の出力電圧VOUTが立ち下がる(図4(C)の実線参照)。
【0029】
ここで、第1実施形態の微分回路12による効果を比較するために、図1の電圧比較器から微分回路12を省略した回路(図14の従来回路に相当)、すなわち微分回路12のキャパシタCと抵抗Rを省略し、MOSトランジスタM5のゲートをMOSトランジスタM7のゲートに接続した電圧比較器(以下、比較用の電圧比較器という)における各部の波形について説明する。
微分回路12が省略された比較用の電圧比較器(図1参照)では、電圧比較部1の出力OUTは図4(B)の破線のようになり、出力端子5の出力電圧VOUTは図4(C)の破線のようになる。
【0030】
図4(B)(C)によれば、第1実施形態では、電圧比較部1の出力OUTの立ち下がり時間を比較用の電圧比較器に比べて大幅に短縮でき(図4(B)参照)、この結果、出力端子5の出力電圧VOUTの立ち下がり時間を比較用の電圧比較器に比べて大幅に短縮できるので(図4(C)参照)、動作の高速化を図ることができる。
次に、第1実施形態の上記の動作に伴い、電圧比較部1に流れる電流(消費電流)は、図4(D)の実線のようになる。また、入力電圧VINが立ち下がり(図5(A)の実線参照)、これに伴って電圧比較部1の出力OUTが立ち下がるときに(図5(B)の実線参照)、レベル変換部2に流れる電流(消費電流)は図5(C)の実線のようになる。
一方、比較用の電圧比較器では、電圧比較部1の消費電流は図4(D)の破線のようになり、電圧比較部1の出力OUTが立ち下がるときのレベル変換部2の消費電流は図5(C)の破線のようになる。
【0031】
図4(D)によれば、第1実施形態の電圧比較部1における消費電流の平均値は、比較用の電圧比較器の消費電流の平均値に比べて小さくすることができる。また、図5(C)によれば、比較用の電圧比較器のレベル変化部2における消費電流の方がピーク値は小さいが、電圧比較部1の出力の立ち下がり時間が第1実施形態よりも長くなる(図5(B)の破線参照)。このため、全体として、第1実施形態のレベル変化部2における消費電流の方が比較用の電圧比較器の消費電流よりも少なくなる。
従って、第1実施形態によれば、比較用の電圧比較器に比べて消費電流を減少させることができる。
【0032】
次に、第1実施形態の内部の主なノードの波形例について、図6〜図11を参照して説明する。
この波形例は、入力電圧VINおよび基準電圧VREFとして、図4(A)に示す波形を入力した場合である。図6は、そのときの第1実施形態におけるMOSトランジスタM6、M7のそれぞれのゲート電圧VG6、VG7、および電圧比較部1の出力OUTである。図7は、そのときの比較用の電圧比較器におけるMOSトランジスタM6、M7のそれぞれのゲート電圧VG6、VG7、および電圧比較部1の出力OUTである。
【0033】
図8は、図6の一点鎖線a1、a2で囲まれた部分の拡大図である。図9は、図7の一点鎖線b1、b2で囲まれた部分の拡大図である。図10は、図6の一点鎖線c1、c2で囲まれた部分の拡大図である。図11は、図7の一点鎖線d1、d2で囲まれた部分の拡大図である。
図8および図9によれば、第1実施形態におけるMOSトランジスタM7のゲート電圧VG7は、微分回路12の微分電圧が加算された状態になる(図1参照)。この時、CおよびRの値を適切に選ぶことにより、第1実施形態では、MOSトランジスタM7のゲート電圧VG7は、出力増幅回路13の出力OUTの立ち上がり時に減少してMOSトランジスタ6に流れるバイアス電流が減少し、その立ち下がり時に増加してバイアス電流が増加するようにできる。
【0034】
従って、第1実施形態によれば、比較例の電圧比較器に比べて応答速度の高速化を図ることができる。
また、第1実施形態には図示されていないが、MOSトランジスタM6とM7のドレイン、即ち電圧比較部1の出力OUT端子とVSS電源端子8の間にダイオードもしくはダイオード接続されたMOSトランジスタ等を用いた電圧リミッタ回路を挿入することも可能である。この場合には、さらなる立下り時間の短縮が可能であるため、図1の回路よりもさらに高速化することができる。
このように電圧リミッタ回路を挿入する点は、後述の第2実施形態についても適用できる。
【0035】
(第2実施形態)
本発明の電圧比較器の第2実施形態について、図12を参照して説明する。
この第2実施形態は、図1に示す第1実施形態の構成を基本にし、図12に示す定電流回路9およびカレントミラー回路10を追加したものである。
第1実施形態の構成ではカレントミラー回路14に入力される電流値がばらつくと定電流トランジスタM5およびM7に流れる電流値もそれに比例してばらつくため、その結果電圧比較器全体の動作速度(応答遅延時間)もばらつく。
そこで、第2実施形態は、第1実施形態に高精度の定電流バイアス手段を追加することによって、動作速度ばらつきの小さい電圧比較器を実現するものである。
なお、第2実施形態は、図1に示す第1実施形態の構成を基本とするので、同一構成要素には同一符号を付してその説明はできるだけ省略する。
【0036】
定電流回路9は、図12に示すように、P型のMOSトランジスタM20と、トランジスタサイズが調整自在なデプレションN型のMOSトランジスタ30と、抵抗値が調整自在な抵抗R1とを備え、これらが電源端子6とグランド端子8との間に直列に接続される。そして、定電流回路9は、MOSトランジスタM30のトランジスタサイズと抵抗R1の抵抗値とをそれぞれ調整することによって、所望の定電流が生成できるようになっている。
ここで、トランジスタサイズ調整は定電流初期値の調整、抵抗値調整は該電流値の温度係数の調整を目的とするものである。定電流初期値とは、トランジスタサイズ調整を行う前の状態で、所定の温度(例えば25℃)、所定の電圧、所定の電流を印加したときの値を言う。
【0037】
MOSトランジスタM30は、所望のトランジスタサイズが設定できるようにトランジスタサイズの異なるN個のMOSトランジスタからなり、そのN個のうちの少なくとも1つを選択して使用できるようになっている。
抵抗R1は、所望の抵抗値が設定できるように、抵抗値の異なるM個の抵抗からなり、そのM個のうちの少なくとも1つを選択して使用できるようになっている。
カレントミラー回路10は、P型のMOSトランジスタM20とP型のMOSトランジスタM21とから構成され、定電流源回路9に流れる電流に比例する電流がMOSトランジスタM21に流れるようになっている。
次に、図12に示す定電流回路9の具体的な構成例について、図13を参照して説明する。
【0038】
この定電流回路9は、図13に示すように、P型のMOSトランジスタM20と、N型のMOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nと、抵抗R1−1〜R1−4と、トランジスタ選択スイッチ91〜96と、スイッチ97と、ヒューズ98と、抵抗選択ヒューズ99−1〜99−3と、を備えている。
MOSトランジスタM20は、ダイオード接続されている。すなわち、MOSトランジスタM20のゲートは、自己のドレインに接続されている。また、MOSトランジスタM20のソースには、電源電圧VCCが印加される。
MOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nは、後述のように、トランジスタ選択スイッチ91〜96によって選択され、この選択されたMOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nは並列接続されて使用できるようになっている。
【0039】
このため、MOSトランジスタM31−1〜M31−Nは、図13に示すように直列接続され、MOSトランジスタM31−1のドレインがスイッチ91を介してMOSトランジスタM20のドレインに接続されている。同様に、MOSトランジスタM32−1〜M32−N・・・M36−1〜M36−Nは、図13に示すようにそれぞれ直列接続され、MOSトランジスタM32−1、33−1・・・M36−1の各ドレインがスイッチ92〜96を介してMOSトランジスタM20のドレインに接続されている。
MOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nのゲートのそれぞれは、グランド端子8に接続されている。また、MOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nの基板端子のそれぞれは、図13では省略されているがグランド端子8に接続されている。
【0040】
ここで、MOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nは、直列接続されるMOSトランジスタのそれぞれは同じサイズ(ゲート長とゲート幅が等しいトランジスタ)からなる。一方、その直列接続されるMOSトランジスタ単位では、その単位ごとにMOSトランジスタのサイズが異なる。従って、MOSトランジスタM31−1〜M31−Nは同じサイズとなり、MOSトランジスタM31−1、M32−1・・・M36−1はそれぞれサイズが異なる。
抵抗R1−1〜R1−3は、後述のように、抵抗選択ヒューズ99−1〜99−3によって選択され、この選択された抵抗R1−1〜R1−3と抵抗R1−4は直列接続されて使用できるようになっている。
【0041】
このため、抵抗R1−1〜R1−4は、それぞれの抵抗値が異なり、これらは図13に示すように直列接続されている。例えば、抵抗R1−1〜R1−4に比較的大きな誤差があり、抵抗値として10〔MΩ〕が必要な場合には、抵抗R1−1は1〔MΩ〕、抵抗R1−2は2.5〔MΩ〕、抵抗R1−3は5〔MΩ〕、抵抗R1−4は5〔MΩ〕である。
抵抗R1−1の一端側は、MOSトランジスタM31−N〜M36−Nのソースにそれぞれ接続されるとともに、ヒューズ98とスイッチ97を介して電源端子6に接続されている。また、抵抗R1−4の一端側は、グランド端子8に接続されている。さらに、抵抗R1−1〜R1−3の両端には、それぞれヒューズ99−1〜99−3が接続されている。
【0042】
次に、このような構成からなる定電流回路9のMOSトランジスタおよび抵抗の選択および設定の方法について、図13を参照して説明する。
まず、抵抗R1−1〜R1−4のうちの少なくとも1つを選択して設定する手順について説明する。
この場合には、図示しない選択回路(テスト回路)からの信号に基づいてスイッチ97をオンにし、抵抗R1−4の一端に電源電圧VCCを印加し、他端に電源電圧VSSを印加する。このとき、電源端子6からグランド端子8に流れる電流Iを測定すれば、電源電圧VCCと測定電流Iによって抵抗R1−4の抵抗値が求まる。この求めた抵抗値が必要とする抵抗値の許容範囲内にあるときには、抵抗R1−4を選択する。この場合には、ヒューズ99−1〜99−3は切断せずにそのままとし、ヒューズ98は切断する。
【0043】
一方、上記で求めた抵抗R1−4の抵抗値が必要とする抵抗値の許容範囲内にないときには、いったんスイッチ97をオフにし、その求めた抵抗値に応じてヒューズ99−1〜99−3のうちのいずれか1つを選択して切断する。例えばヒューズ99−1が切断された場合には、抵抗R1−1と抵抗R1−4が直列に接続された状態になる。この状態でスイッチ97をオンにし、直列接続される抵抗R1−1、R1−4の両端に電源電圧VCCを印加する。
このとき、電源端子6からグランド端子8に流れる電流Iを測定すれば、電源電圧VCCと測定電流Iによって抵抗R1−1と抵抗R1−4の直列回路の抵抗値が求まる。この求めた抵抗値が必要とする抵抗値の許容範囲内にあるときには、抵抗R1−1、R1−4を選択する。この場合には、ヒューズ99−2、99−3は切断せずにそのままとし、ヒューズ98は切断する。
【0044】
このようにして抵抗R1−1〜R1−Nのうちの少なくとも1つを選択して設定すれば、以後、この設定された抵抗を使用することができる。
次に、MOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nを選択する手順について説明する。
この場合には、図示しない選択回路(テスト回路)からの信号に基づいてスイッチ91〜96のうちの所定のスイッチをオンする。いま、例えば、スイッチ91がオンされると、MOSトランジスタM31−1〜M31−Nが選択され、この選択されたMOSトランジスタM31−1〜M31−Nの一端はMOSトランジスタM20と接続され、その他端は抵抗R1−1〜R1−4のうちの選択されたものと接続される。
【0045】
これにより、定電流回路9は選択された要素によって回路を構成し、この構成された回路に応じた電流を生成するので、その電流を測定する。測定電流が必要とする定電流の許容範囲内にあるときには、MOSトランジスタM31−1〜M31−Nが選択されることになる。この場合、定電流回路9の使用時にはスイッチ91のみがオンとなり、スイッチ92〜96はオフとなる。
一方、上記で選択したMOSトランジスタM31−1〜M31−Nでは、必要とする定電流の許容範囲内にならないときには、その測定電流の値に応じてスイッチ92〜96のうちの1つをさらに選択してオンする。例えばスイッチ96がオンされた場合には、MOSトランジスタM36−1〜M36−Nが選択され、これがすでに選択されている上記のMOSトランジスタM31−1〜M31−Nと並列接続される(図13参照)。
【0046】
この状態で、定電流回路9に流れる電流を測定する。その測定電流が必要とする定電流の許容範囲内にあるときには、MOSトランジスタM31−1〜M31−NとMOSトランジスタM36−1〜M36−Nとが選択されることになる。この場合、定電流回路9の使用時には、スイッチ91、96がオンとなり、スイッチ92〜95はオフとなる。
なお、別の実施形態として、1回目の調整でオンしたスイッチ91をオフにして、スイッチ92〜95の少なくとも1つをオンにしてもよい。
以上のように、第2実施形態では、第1実施形態の構成を基本とするので、まず第1実施形態と同様の作用、効果を実現できる。
【0047】
また、第2実施形態では、定電流回路9を備え、その定電流回路9は選択可能なMOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nと、選択可能な抵抗R−1〜R1−4と、を備えるようにした。このため、定電流回路9を構成するMOSトランジスタのサイズ誤差、抵抗誤差が比較的大きな場合であっても、必要とする定電流を高精度に生成することができるため、第1実施形態の作用、効果を、製造ばらつきや温度変動の影響を受け難く高安定に実現することができる。
なお、本実施形態においては、直列接続されたトランジスタ群をスイッチで並列接続する数を切り換えて初期電流値を調整するようにしたが、並列接続を用いずに直列接続されたトランジスタ群と、個々のトランジスタのソース−ドレイン間に設けたスイッチを用いて、直列に接続されるトランジスタの数を切り換えて初期電流値を調整するようにしても良い。
【0048】
(電子機器の実施形態)
次に、本発明の電子機器の実施形態について説明する。
電子機器の実施形態は、上記の電圧比較器を各種の電子機器に適用したものである。すなわち、この電子機器の実施形態は、上記の電圧比較器を、例えば非接触ICカード、携帯電話、カーナビゲーション、ビデオカメラ、電子スチルカメラなどに適用したものである。
このような構成の電子機器の実施形態によれば、上記の電圧比較器を使用することで、消費電流を増加することなく高速動作の電圧比較を実現できる。また、図3に示すように、電圧比較器を半導体基板上に配置構成する場合には、抵抗R―1〜R―Nによって、電圧比較器31を外部雑音から保護することができる。
【図面の簡単な説明】
【0049】
【図1】本発明の第1実施形態の構成例を示す回路図である。
【図2】微分回路の抵抗の構成例を示す模式的な図である。
【図3】第1実施形態の半導体基板上の配置例を示す図である。
【図4】第1実施形態の入出力および電圧比較部の消費電流のシミュレーション波形である。
【図5】第1実施形態の入出力およびレベル変換部の消費電流のシミュレーション波形である。
【図6】第1実施形態の内部の主なノードのシミュレーション波形である。
【図7】微分回路がない電圧比較器の内部の主なノードのシミュレーション波形であって、第1実施形態の各ノードに対応するものである。
【図8】図6の一点鎖線a1、a2で囲まれた部分の拡大図である。
【図9】図7の一点鎖線b1、2で囲まれた部分の拡大図である。
【図10】図6の一点鎖線c1、c2で囲まれた部分の拡大図である。
【図11】図7の一点鎖線d1、d2で囲まれた部分の拡大図である。
【図12】本発明の第2実施形態の構成例を示す回路図である。
【図13】定電流回路の構成例を示す回路図である。
【図14】従来の電圧比較器の構成を示す回路図である。
【図15】その従来の電圧比較器の各部の波形例を示す図である。
【符号の説明】
【0050】
1・・・電圧比較部1、2・・・レベル変換部、3、4・・・入力端子3、5・・・出力端子5、6、7・・・電源端子6、8・・・グランド端子、9・・・定電流回路、10・・・カレントミラー回路、11・・・差動増幅回路、12・・・微分回路、13・・・出力増幅回路、14・・・カレントミラー回路、21・・・インバータ、22・・・CMOSインバータ、C・・・キャパシタ、R・・・抵抗、R−1〜R−N・・・抵抗
【技術分野】
【0001】
本発明は、入力電圧を基準電圧と比較し、比較結果に応じた出力電圧を出力する電圧比較器に関する。
【背景技術】
【0002】
この種の電圧比較器としては、例えば図14に示すように、入力段の差動増幅器101と、出力段の出力増幅器102と、を備えたものが知られている(特許文献1などを参照)。
差動増幅器101は、差動対を構成するN型のMOSトランジスタM101、M102と、負荷を構成するP型のMOSトランジスタM103、M104と、電流源I1とを備えている。出力増幅器102は、P型のMOSトランジスタM105と、電流源I2とからなるドレイン接地増幅回路である。
【0003】
次に、図14の電圧比較器の動作例について、図15を参照して説明する。この例では、図14の電圧比較器の電源電圧VCCとして例えば8〔V〕が印加されているものとする。
いま、差動増幅器101に対して、図15(A)に示すような入力電圧VINと基準電圧VREFが差動入力されるものとする。この場合に、入力電圧VINが基準電圧VREF以上になると、出力増幅器102の出力OUTは0〔V〕から8〔V〕に変化する。その後、入力電圧VINが基準電圧VREF以下になると、出力増幅器102の出力OUTは8〔V〕から0〔V〕に変化する(図15(B)参照)。
【0004】
ところで、図14の電圧比較器の後段(次段)に、電圧比較器の出力をレベル変換するレベル変換回路(図示せず)が接続されている場合について考える。ここで、そのレベル変換回路の電源電圧として、例えば1.2〔V〕が印加されているものとする。
この場合には、出力増幅器102の出力OUTが、レベル変換回路を構成するインバータ回路のしきい値電圧VTH以上になると、レベル変換回路の出力は図15(C)のように0〔V〕から1.2〔V〕に変化する。その後、出力増幅器102の出力OUTがしきい値電圧VTH以下になると、レベル変換回路の出力は図15(C)のように1.2〔V〕から0〔V〕に変化する。
このように、図14の電圧比較器にレベル変換回路を含む場合であって、レベル変換回路が電圧比較器の出力OUTをこの出力OUTよりも低いレベルにレベル変換する場合には、以下の不具合がある。
【0005】
すなわち、電圧比較器の入力電圧VINの立ち上がりでは、レベル変換回路の出力が比較的短時間で立ち上がる。しかし、電圧比較器の入力電圧VINの立ち下がりでは、その入力電圧VINの立ち下がりから遅延時間tdの経過後に、レベル変換回路の出力が立ち下がる(図15(C)参照)。このため、出力応答時間が悪化して高速応答できない、という不具合がある。
このような不具合を解消して高速化するには、例えば差動増幅器101や出力増幅器102の電流源I1、I2のバイアス電流を増加することが考えられる。しかし、それを増加すると、電圧比較器の消費電流が増加するという新たな不具合が発生する。
【0006】
また、図13の電圧比較器の後段に接続するレベル変換回路としてCMOSインバータなどを使用する場合には、電圧比較器の出力OUTの遷移時間に応じた貫通電流がCMOSインバータに流れる。
このため、高速応答と低消費電流の両立が困難であった。言い換えると、電圧比較器の応答時間が長くなれば長くなるほど、レベル変換回路を構成するCMOSインバータなどの貫通電流が流れる時間が長くなり、低消費電力を重視するシステムに適用する場合においてはその解消が望まれる。
特に、上記の不具合は、電圧比較器の電源電圧が、その電圧比較器の後段に接続されるレベル変換回路(ロジック回路)の電源電圧よりも相対的に高く、その電源電圧の差が大きいほど顕著になる。
【特許文献1】特開平6−109779号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
そこで、本発明の目的は、例えば消費電流を増加することなく高速化することが可能な電圧比較器などを提供することにある。
【課題を解決するための手段】
【0008】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成からなる。
第1の発明は、差動入力された信号を差動増幅して出力する差動増幅回路と、前記差動増幅回路の出力を増幅して出力する出力増幅回路と、前記差動増幅回路の出力を微分する微分回路と、を含み、前記微分回路の微分出力を前記出力増幅回路の定電流トランジスタのバイアス電圧に加算する。
第2の発明は、第1の発明において、前記出力増幅回路は、前記差動増幅回路の出力を入力する入力トランジスタと、前記入力トランジスタに定電流を供給する定電流トランジスタと、を備える。
第3の発明は、第1または第2の発明において、前記微分回路は、キャパシタと抵抗からなる。
【0009】
第4の発明は、第3の発明において、前記抵抗は半導体基板の上方に配置されて所定の抵抗値を有する抵抗からなり、前記抵抗は、前記半導体基板上に配置した際に形成される最終端子間寄生容量が最小化されるように、N個に分割し、かつ当該N個に分割した抵抗の各々は、前記半導体基板上に所定の規則にしたがって配置した。
第5の発明は、第4の発明において、前記N個に分割した抵抗の各々は、所定の幅と所定の長さを有し、前記N個に分割した抵抗は、前記半導体基板上に所定間隔をおいて順に配置し、かつ、直列接続する。
第6の発明は、第1〜第5の発明において、前記出力増幅回路の出力のレベルを変換するレベル変換回路をさらに備え、前記レベル変換回路は、前記差動増幅回路および前記出力増幅回路の電源電圧よりも相対的に低い電源電圧で動作するようになっている。
【0010】
第7の発明は、第1〜第6の発明において、所定の電流を生成する定電流回路と、前記定電流回路が生成する電流に基づいて前記定電流トランジスタに定電流を流すためのカレントミラー回路と、をさらに備える。
第8の発明は、第7の発明において、前記定電流回路は、ダイオード接続する第1トランジスタと、ゲートに所定電位を印加するとともに、トランジスタサイズがそれぞれ異なる選択自在なn個の第2のトランジスタと、抵抗値がそれぞれ異なる選択自在なm個の抵抗と、を備えている。
第9の発明は、第8の発明において、前記n個の第2トランジスタは並列接続し、前記m個の抵抗は直列接続し、前記並列接続するn個のトランジスタのうちの少なくとも1個を選択する第1選択手段と、前記直列接続するm個の抵抗のうちの少なくとも1個を選択する第2選択手段と、を備える。
【0011】
第10の発明は、第9の発明において、前記n個のトランジスタの各々は、同一サイズのp個のトランジスタから構成し、前記p個のトランジスタは、直列接続するとともにゲートをそれぞれ共通接続して当該共通接続部に所定電位を印加し、かつ、前記直列接続するp個のトランジスタを選択するスイッチを備えている。
第11の発明は、差動入力された信号を差動増幅して出力する差動増幅回路と、定電流からバイアス電圧を生成するバイアス回路と、前記差動増幅回路の出力と前記バイアス電圧とが印加される微分回路と、前記差動増幅回路の出力と前記微分回路の出力とが印加される出力増幅回路と、を含む。
第12の発明は、第1〜第11の発明の何れかを含む、電子機器である。
本発明によれば、微分回路を設けるようにしたので、消費電流を増加することなく高速化することが可能な電圧比較器を実現できる可能性がある。
【発明を実施するための最良の形態】
【0012】
以下、本発明の実施形態について、図面を参照して説明する。
(第1実施形態)
本発明の電圧比較器の第1実施形態は、図1に示すように、入力電圧VINを基準電圧VREFと比較しこの比較結果に応じた出力OUTを出力する電圧比較部(コンパレータ部)1と、電圧比較部1の出力OUTをレベル変換して出力電圧VOUTを出力するレベル変換部(レベルシフト部)2と、を備えている。
また、第1実施形態は、基準電圧VREFが入力される入力端子3と、入力電圧VINが入力される入力端子4と、出力電圧VOUTを出力する出力端子5と、電源電圧VCCが供給される電源端子6と、電源電圧VCCよりも相対的に低い電源電圧VDDが供給される電源端子7と、電源電圧VSSが供給されるグランド端子8と、を備えている。
【0013】
さらに、この第1実施形態は半導体基板上に集積回路化され、この構成例については後述する。なお、本発明は、入力端子3に基準電圧以外の電圧が入力された場合にも適用できる。例えば、入力端子3に入力電圧VINを入力し、入力端子4に基準電圧VREFを入力するようにしても良い。また、入力端子3に入力電圧VINの反転信号等の変化する信号を入力することも可能である。
ここで、電圧比較部1は、電源電圧VCCとして0.9〜8.0〔V〕が印加され、この範囲の電源電圧で動作できるようになっている。また、レベル変換部2は、電源電圧VDDとして0.9〜1.2〔V〕が印加され、この範囲の電源電圧で動作できるようになっている。なお、ここでは、VCC≧VDDの関係が常に保たれているものとする。
【0014】
電圧比較部1は、図1に示すように、差動増幅回路11と、微分回路12と、出力増幅回路13と、カレントミラー回路14と、を備えている。
差動増幅回路11は、入力電圧VINと基準電圧VREFを差動入力し、この差動入力された電圧(信号)を差動増幅して出力するようになっている。このため、差動増幅回路11は、差動対を構成するN型のMOSトランジスタM1、M2と、負荷を構成するP型のMOSトランジスタM3、M4と、電流源用のN型のMOSトランジスタM5と、電圧正帰還用のP型のMOSトランジスタM8、M9と、を備えている。
【0015】
さらに具体的に説明すると、MOSトランジスタM1のゲートは入力端子3に接続され、そのゲートには基準電圧VREFが印加される。MOSトランジスタM2のゲートは入力端子4に接続され、そのゲートには入力電圧VINが印加される。MOSトランジスタM1、M2のソースは共通接続され、共通接続部がMOSトランジスタM5のドレインに接続されている。MOSトランジスタM1のドレインは、MOSトランジスタM3のドレインに接続されている。MOSトランジスタM2のドレインは、MOSトランジスタM4のドレインに接続されている。
MOSトランジスタM3のゲートは、自己のドレインに接続されている。MOSトランジスタM3のソースは、電源電圧VCCが印加される。MOSトランジスタM4のゲートは、自己のドレインに接続されている。MOSトランジスタM4のソースは、電源電圧VCCが印加される。
【0016】
MOSトランジスタM5のゲートは、後述のMOSトランジスタM11〜M16のゲートに接続されるとともに、微分回路12の抵抗R1の一端側に接続されている。MOSトランジスタM5のソースは、電源電圧VSSが印加される。
MOSトランジスタM8のドレインは、MOSトランジスタM2のドレインに接続されている。MOSトランジスタM8のソースは、電源電圧VCCが印加される。MOSトランジスタM8のゲートは、MOSトランジスタM1のドレインに接続されている。MOSトランジスタM9のドレインは、MOSトランジスタM1のドレインに接続されている。MOSトランジスタM9のソースは、電源電圧VCCが印加される。MOSトランジスタM9のゲートは、MOSトランジスタM2のドレインに接続されている。
【0017】
なお、MOSトランジスタM1、M2、M5の基板端子には電源電圧VSSが印加され、MOSトランジスタM3、M4、M8、M9の基板端子には電源電圧VCCが印加される。
微分回路12は、差動増幅回路11の出力電圧を微分(時間微分)し、この微分電圧を出力増幅回路13の定電流用のMOSトランジスタM7のゲートにバイアス電圧として加算(供給)するようになっている。
このため、微分回路12は、図1に示すように、キャパシタCと抵抗Rとからなる。キャパシタCの一端側の端子は、差動増幅回路11の出力端子であるMOSトランジスタM2、M4のドレインに接続されている。キャパシタCの他端側の端子は、抵抗Rの一端側の端子とMOSトランジスタM7のゲートとにそれぞれ接続されている。抵抗Rの他端側の端子は、MOSトランジスタM5のゲートに接続されている。
【0018】
出力増幅回路13は、差動増幅回路11の出力を入力し、この入力を増幅して出力するようになっている。
このため、出力増幅回路13は、差動増幅回路11の出力を入力するP型のMOSトランジスタM6と、このMOSトランジスタM6の負荷として機能する定電流源用のN型のMOSトランジスタM7とから構成されるソース接地増幅回路である。
MOSトランジスタM6のゲートには、差動増幅回路11の出力が入力される。MOSトランジスタM6のソースは、電源電圧VCCが印加される。MOSトランジスタM6のドレインは、MOSトランジスタM7のドレインおよび後述のレベル変換部2のインバータ21の入力端子にそれぞれ接続されている。MOSトランジスタM6の基板端子は、電源電圧VCCが印加される。
【0019】
MOSトランジスタM7のゲートには、MOSトランジスタM5のゲートに印加される電圧と同等の電圧(バイアス電流IVがトランジスタM11〜M16によって電圧に変換されて発生する直流バイアス電圧)の他に、微分回路12の微分電圧が加算される。MOSトランジスタM7のソースと基板端子には、電源電圧VSSが印加される。
カレントミラー回路14は、図1に示すように、直列に接続されるN型のMOSトランジスタM11〜M16と、MOSトランジスタM5、M7とから構成され、MOSトランジスタM11〜M16に流れる電流に比例する所定電流を、MOSトランジスタM5とMOSトランジスタ7にそれぞれ流すようになっている。
【0020】
そして、MOSトランジスタM11のドレインに定電流VIが供給され、MOSトランジスタM16のソースがグランド端子8に接続されている。また、MOSトランジスタM11〜M16のゲートは共通接続され、この共通接続部がMOSトランジスタM11のドレインおよびMOSトランジスタM5のゲートに接続されるとともに、MOSトランジスタM7のゲートに抵抗Rを介して接続されている。MOSトランジスタM11〜M16の基板端子は、電源電圧VSSが印加される。
なお、ここでは複数のN型MOSトランジスタを直列に接続した場合を例示したが、1個のN型MOSトランジスタで形成してもよい。
【0021】
レベル変換部2は、図1に示すように、インバータ21と、CMOSインバータ22とを備え、電圧比較部1の出力OUTを入力し、この入力をレベル変換して出力電圧VOUTを出力する。
インバータ21は、電圧比較部1の出力OUTを入力し、この入力の論理レベルを反転して出力する。CMOSインバータ22は、インバータ21の反転出力を入力し、この入力の論理レベルを反転して出力する。
CMOSインバータ22は、P型のMOSトランジスタM21とN型のMOSトランジスタM22からなる。MOSトランジスタM21、M22のゲートは共通接続され、共通接続部にインバータ21の出力が入力される。MOSトランジスタM21のソースと基板端子には、電源電圧VDDが印加される。MOSトランジスタM22のソースと基板端子には、電源電圧VSSが印加される。MOSトランジスタM21、M22のドレインは共通接続され、共通接続部は出力端子5に接続されている。
【0022】
次に、図1の微分回路12の抵抗Rの具体的な構成例について、図2を参照して説明する。
微分回路12の抵抗Rは、半導体基板上に配置されている。すなわち、抵抗Rは例えばポリシリコン抵抗などからなり(以下、抵抗という)、この抵抗は微分回路12の構成に必要とする抵抗値に応じて、全体が所定の幅と長さを有している。
その抵抗は、半導体基板上に配置した際に形成される寄生容量によって微分回路12としての動作を損なうことがないように、言い換えると半導体基板上に配置した際に形成される抵抗Rの一端と他端との間の寄生容量が最小化されるように、分割して配置される。
【0023】
微分回路12において、所望の微分特性を確保するためには、抵抗と並列に接続される寄生容量を最小に抑えなければならない。特に、微分回路12の抵抗Rの抵抗値が大きい程強く望まれる。抵抗Rの必要な抵抗値が単一の抵抗で実現できる場合はさほど問題ないが、分割して複数の抵抗で構成する場合は、該抵抗間の寄生容量が抵抗Rの一端と他端との間の容量成分に寄与する。分割された抵抗の平行対向長が長いほど該抵抗間の寄生容量が大きくなり、全体の抵抗の寄生容量はこれら各寄生容量の直列値となる。したがって、抵抗Rの一端と他端との間の寄生容量値を最小にするためには、許容される面積内において、できるだけ細分化した抵抗を用いた方が良い。これは、各抵抗間寄生容量を最小化できると共に該寄生容量の直列数を大きくする効果が同時に得られるため、抵抗Rの一端と他端との間の寄生容量を最小化する上で特に有効である。
【0024】
該抵抗は、図2に示すように、N個の抵抗R−1〜R−Nに分割され、かつ、この分割された抵抗R−1〜R−Nの各々は、半導体基板上(図示せず)に所定の規則にしたがって配置するようにした。
図2の例では、抵抗R−1〜R−Nは、所定の長さを有し、半導体基板上に所定間隔をおいて上下方向に規則的に並べて1列を形成するとともに、全体として3列を形成している。そして、抵抗R−1〜R−Nは直列接続されている。すなわち、抵抗R−1〜R−Nは、メタル121を介して互いに接続され、全体が電気的に直列接続されている。
【0025】
抵抗R−1〜R−Nは、同じ抵抗値の抵抗に分割するのが好ましい。つまり、図2に示すように3列になるように配置した場合、1列目と2列目を接続する箇所121−1や3列目と3列目を接続する箇所121−2も、ポリシリコン抵抗で形成せずにメタルで接続するのが好ましい。これにより、抵抗値の変更を容易に行うことができる。
なお、抵抗R−1〜R−Nは、図2に示すように3列(複数列)になるように配置する必要はない。すなわち、抵抗R−1〜R−Nの各々は、配置場所や配置可能な範囲(面積)の制約を受けるので、その制約の範囲内において全体の寄生容量を最小化できるように、半導体基板上に配置すれば良い。
【0026】
次に、図1に示す第1実施形態の電圧比較器は、各種の電子機器(例えば非接触ICカード)の構成要素の一部として適用され、半導体基板上に集積回路化されるので、この半導体基板上における構成例について、図3を参照して説明する。
図1の電圧比較器が電子機器の構成要素の一部として適用される場合には、その電子機器は図3に示すように半導体基板30上に集積回路化され、図1の電圧比較器31は半導体基板30上の一部に配置される。
【0027】
そして、電圧比較器31の外縁部には、図2に示す微分回路12の抵抗R−1〜R−Nを配置させるようにした。すなわち、電圧比較器31の周囲を抵抗R−1〜R−Nで取り囲み、抵抗R−1〜R−Nによって電圧比較器31が他の構成要素から発生するノイズ(外部雑音)の影響を防止できるようにした。言い換えると、抵抗R−1〜R−Nに対して、電圧比較器31で発生する内部雑音以外の外部雑音を遮蔽する遮蔽効果を持たせるようにした。これは、各抵抗とその対基板間寄生容量で構成されるローパスフィルタによる高周波ノイズ低減効果を積極的に利用するものである。
このような配置構成によれば、ノイズを発生または発生しやすい回路(ノイズ発生源)、例えば電圧比較器より高速にスイッチング動作する高速スイッチング回路32、33を、図3に示すように電圧比較器31に隣接して配置しても、電圧比較器31は高速スイッチング回路32、33のスイッチング動作に伴うノイズの影響を排除することができる。
【0028】
次に、第1実施形態の動作例について、図4を参照して説明する。
図1の電圧比較器において、図4(A)に示すような入力電圧VINと基準電圧VREFが入力されるものとする。この場合に、入力電圧VINが立ち上がると、その立ち上がりから所定時間後に電圧比較部1の出力OUTは立ち上がる(図4(B)の実線参照)。また、これに伴って、レベル変換部2の出力である出力端子5の出力電圧VOUTが立ち上がる(図4(C)の実線参照)。
その後、入力電圧VINが立ち下がると、その立ち下がりから所定時間後に電圧比較部1の出力OUTは立ち下がる(図4(B)の実線参照)。また、これに伴って、出力端子5の出力電圧VOUTが立ち下がる(図4(C)の実線参照)。
【0029】
ここで、第1実施形態の微分回路12による効果を比較するために、図1の電圧比較器から微分回路12を省略した回路(図14の従来回路に相当)、すなわち微分回路12のキャパシタCと抵抗Rを省略し、MOSトランジスタM5のゲートをMOSトランジスタM7のゲートに接続した電圧比較器(以下、比較用の電圧比較器という)における各部の波形について説明する。
微分回路12が省略された比較用の電圧比較器(図1参照)では、電圧比較部1の出力OUTは図4(B)の破線のようになり、出力端子5の出力電圧VOUTは図4(C)の破線のようになる。
【0030】
図4(B)(C)によれば、第1実施形態では、電圧比較部1の出力OUTの立ち下がり時間を比較用の電圧比較器に比べて大幅に短縮でき(図4(B)参照)、この結果、出力端子5の出力電圧VOUTの立ち下がり時間を比較用の電圧比較器に比べて大幅に短縮できるので(図4(C)参照)、動作の高速化を図ることができる。
次に、第1実施形態の上記の動作に伴い、電圧比較部1に流れる電流(消費電流)は、図4(D)の実線のようになる。また、入力電圧VINが立ち下がり(図5(A)の実線参照)、これに伴って電圧比較部1の出力OUTが立ち下がるときに(図5(B)の実線参照)、レベル変換部2に流れる電流(消費電流)は図5(C)の実線のようになる。
一方、比較用の電圧比較器では、電圧比較部1の消費電流は図4(D)の破線のようになり、電圧比較部1の出力OUTが立ち下がるときのレベル変換部2の消費電流は図5(C)の破線のようになる。
【0031】
図4(D)によれば、第1実施形態の電圧比較部1における消費電流の平均値は、比較用の電圧比較器の消費電流の平均値に比べて小さくすることができる。また、図5(C)によれば、比較用の電圧比較器のレベル変化部2における消費電流の方がピーク値は小さいが、電圧比較部1の出力の立ち下がり時間が第1実施形態よりも長くなる(図5(B)の破線参照)。このため、全体として、第1実施形態のレベル変化部2における消費電流の方が比較用の電圧比較器の消費電流よりも少なくなる。
従って、第1実施形態によれば、比較用の電圧比較器に比べて消費電流を減少させることができる。
【0032】
次に、第1実施形態の内部の主なノードの波形例について、図6〜図11を参照して説明する。
この波形例は、入力電圧VINおよび基準電圧VREFとして、図4(A)に示す波形を入力した場合である。図6は、そのときの第1実施形態におけるMOSトランジスタM6、M7のそれぞれのゲート電圧VG6、VG7、および電圧比較部1の出力OUTである。図7は、そのときの比較用の電圧比較器におけるMOSトランジスタM6、M7のそれぞれのゲート電圧VG6、VG7、および電圧比較部1の出力OUTである。
【0033】
図8は、図6の一点鎖線a1、a2で囲まれた部分の拡大図である。図9は、図7の一点鎖線b1、b2で囲まれた部分の拡大図である。図10は、図6の一点鎖線c1、c2で囲まれた部分の拡大図である。図11は、図7の一点鎖線d1、d2で囲まれた部分の拡大図である。
図8および図9によれば、第1実施形態におけるMOSトランジスタM7のゲート電圧VG7は、微分回路12の微分電圧が加算された状態になる(図1参照)。この時、CおよびRの値を適切に選ぶことにより、第1実施形態では、MOSトランジスタM7のゲート電圧VG7は、出力増幅回路13の出力OUTの立ち上がり時に減少してMOSトランジスタ6に流れるバイアス電流が減少し、その立ち下がり時に増加してバイアス電流が増加するようにできる。
【0034】
従って、第1実施形態によれば、比較例の電圧比較器に比べて応答速度の高速化を図ることができる。
また、第1実施形態には図示されていないが、MOSトランジスタM6とM7のドレイン、即ち電圧比較部1の出力OUT端子とVSS電源端子8の間にダイオードもしくはダイオード接続されたMOSトランジスタ等を用いた電圧リミッタ回路を挿入することも可能である。この場合には、さらなる立下り時間の短縮が可能であるため、図1の回路よりもさらに高速化することができる。
このように電圧リミッタ回路を挿入する点は、後述の第2実施形態についても適用できる。
【0035】
(第2実施形態)
本発明の電圧比較器の第2実施形態について、図12を参照して説明する。
この第2実施形態は、図1に示す第1実施形態の構成を基本にし、図12に示す定電流回路9およびカレントミラー回路10を追加したものである。
第1実施形態の構成ではカレントミラー回路14に入力される電流値がばらつくと定電流トランジスタM5およびM7に流れる電流値もそれに比例してばらつくため、その結果電圧比較器全体の動作速度(応答遅延時間)もばらつく。
そこで、第2実施形態は、第1実施形態に高精度の定電流バイアス手段を追加することによって、動作速度ばらつきの小さい電圧比較器を実現するものである。
なお、第2実施形態は、図1に示す第1実施形態の構成を基本とするので、同一構成要素には同一符号を付してその説明はできるだけ省略する。
【0036】
定電流回路9は、図12に示すように、P型のMOSトランジスタM20と、トランジスタサイズが調整自在なデプレションN型のMOSトランジスタ30と、抵抗値が調整自在な抵抗R1とを備え、これらが電源端子6とグランド端子8との間に直列に接続される。そして、定電流回路9は、MOSトランジスタM30のトランジスタサイズと抵抗R1の抵抗値とをそれぞれ調整することによって、所望の定電流が生成できるようになっている。
ここで、トランジスタサイズ調整は定電流初期値の調整、抵抗値調整は該電流値の温度係数の調整を目的とするものである。定電流初期値とは、トランジスタサイズ調整を行う前の状態で、所定の温度(例えば25℃)、所定の電圧、所定の電流を印加したときの値を言う。
【0037】
MOSトランジスタM30は、所望のトランジスタサイズが設定できるようにトランジスタサイズの異なるN個のMOSトランジスタからなり、そのN個のうちの少なくとも1つを選択して使用できるようになっている。
抵抗R1は、所望の抵抗値が設定できるように、抵抗値の異なるM個の抵抗からなり、そのM個のうちの少なくとも1つを選択して使用できるようになっている。
カレントミラー回路10は、P型のMOSトランジスタM20とP型のMOSトランジスタM21とから構成され、定電流源回路9に流れる電流に比例する電流がMOSトランジスタM21に流れるようになっている。
次に、図12に示す定電流回路9の具体的な構成例について、図13を参照して説明する。
【0038】
この定電流回路9は、図13に示すように、P型のMOSトランジスタM20と、N型のMOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nと、抵抗R1−1〜R1−4と、トランジスタ選択スイッチ91〜96と、スイッチ97と、ヒューズ98と、抵抗選択ヒューズ99−1〜99−3と、を備えている。
MOSトランジスタM20は、ダイオード接続されている。すなわち、MOSトランジスタM20のゲートは、自己のドレインに接続されている。また、MOSトランジスタM20のソースには、電源電圧VCCが印加される。
MOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nは、後述のように、トランジスタ選択スイッチ91〜96によって選択され、この選択されたMOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nは並列接続されて使用できるようになっている。
【0039】
このため、MOSトランジスタM31−1〜M31−Nは、図13に示すように直列接続され、MOSトランジスタM31−1のドレインがスイッチ91を介してMOSトランジスタM20のドレインに接続されている。同様に、MOSトランジスタM32−1〜M32−N・・・M36−1〜M36−Nは、図13に示すようにそれぞれ直列接続され、MOSトランジスタM32−1、33−1・・・M36−1の各ドレインがスイッチ92〜96を介してMOSトランジスタM20のドレインに接続されている。
MOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nのゲートのそれぞれは、グランド端子8に接続されている。また、MOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nの基板端子のそれぞれは、図13では省略されているがグランド端子8に接続されている。
【0040】
ここで、MOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nは、直列接続されるMOSトランジスタのそれぞれは同じサイズ(ゲート長とゲート幅が等しいトランジスタ)からなる。一方、その直列接続されるMOSトランジスタ単位では、その単位ごとにMOSトランジスタのサイズが異なる。従って、MOSトランジスタM31−1〜M31−Nは同じサイズとなり、MOSトランジスタM31−1、M32−1・・・M36−1はそれぞれサイズが異なる。
抵抗R1−1〜R1−3は、後述のように、抵抗選択ヒューズ99−1〜99−3によって選択され、この選択された抵抗R1−1〜R1−3と抵抗R1−4は直列接続されて使用できるようになっている。
【0041】
このため、抵抗R1−1〜R1−4は、それぞれの抵抗値が異なり、これらは図13に示すように直列接続されている。例えば、抵抗R1−1〜R1−4に比較的大きな誤差があり、抵抗値として10〔MΩ〕が必要な場合には、抵抗R1−1は1〔MΩ〕、抵抗R1−2は2.5〔MΩ〕、抵抗R1−3は5〔MΩ〕、抵抗R1−4は5〔MΩ〕である。
抵抗R1−1の一端側は、MOSトランジスタM31−N〜M36−Nのソースにそれぞれ接続されるとともに、ヒューズ98とスイッチ97を介して電源端子6に接続されている。また、抵抗R1−4の一端側は、グランド端子8に接続されている。さらに、抵抗R1−1〜R1−3の両端には、それぞれヒューズ99−1〜99−3が接続されている。
【0042】
次に、このような構成からなる定電流回路9のMOSトランジスタおよび抵抗の選択および設定の方法について、図13を参照して説明する。
まず、抵抗R1−1〜R1−4のうちの少なくとも1つを選択して設定する手順について説明する。
この場合には、図示しない選択回路(テスト回路)からの信号に基づいてスイッチ97をオンにし、抵抗R1−4の一端に電源電圧VCCを印加し、他端に電源電圧VSSを印加する。このとき、電源端子6からグランド端子8に流れる電流Iを測定すれば、電源電圧VCCと測定電流Iによって抵抗R1−4の抵抗値が求まる。この求めた抵抗値が必要とする抵抗値の許容範囲内にあるときには、抵抗R1−4を選択する。この場合には、ヒューズ99−1〜99−3は切断せずにそのままとし、ヒューズ98は切断する。
【0043】
一方、上記で求めた抵抗R1−4の抵抗値が必要とする抵抗値の許容範囲内にないときには、いったんスイッチ97をオフにし、その求めた抵抗値に応じてヒューズ99−1〜99−3のうちのいずれか1つを選択して切断する。例えばヒューズ99−1が切断された場合には、抵抗R1−1と抵抗R1−4が直列に接続された状態になる。この状態でスイッチ97をオンにし、直列接続される抵抗R1−1、R1−4の両端に電源電圧VCCを印加する。
このとき、電源端子6からグランド端子8に流れる電流Iを測定すれば、電源電圧VCCと測定電流Iによって抵抗R1−1と抵抗R1−4の直列回路の抵抗値が求まる。この求めた抵抗値が必要とする抵抗値の許容範囲内にあるときには、抵抗R1−1、R1−4を選択する。この場合には、ヒューズ99−2、99−3は切断せずにそのままとし、ヒューズ98は切断する。
【0044】
このようにして抵抗R1−1〜R1−Nのうちの少なくとも1つを選択して設定すれば、以後、この設定された抵抗を使用することができる。
次に、MOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nを選択する手順について説明する。
この場合には、図示しない選択回路(テスト回路)からの信号に基づいてスイッチ91〜96のうちの所定のスイッチをオンする。いま、例えば、スイッチ91がオンされると、MOSトランジスタM31−1〜M31−Nが選択され、この選択されたMOSトランジスタM31−1〜M31−Nの一端はMOSトランジスタM20と接続され、その他端は抵抗R1−1〜R1−4のうちの選択されたものと接続される。
【0045】
これにより、定電流回路9は選択された要素によって回路を構成し、この構成された回路に応じた電流を生成するので、その電流を測定する。測定電流が必要とする定電流の許容範囲内にあるときには、MOSトランジスタM31−1〜M31−Nが選択されることになる。この場合、定電流回路9の使用時にはスイッチ91のみがオンとなり、スイッチ92〜96はオフとなる。
一方、上記で選択したMOSトランジスタM31−1〜M31−Nでは、必要とする定電流の許容範囲内にならないときには、その測定電流の値に応じてスイッチ92〜96のうちの1つをさらに選択してオンする。例えばスイッチ96がオンされた場合には、MOSトランジスタM36−1〜M36−Nが選択され、これがすでに選択されている上記のMOSトランジスタM31−1〜M31−Nと並列接続される(図13参照)。
【0046】
この状態で、定電流回路9に流れる電流を測定する。その測定電流が必要とする定電流の許容範囲内にあるときには、MOSトランジスタM31−1〜M31−NとMOSトランジスタM36−1〜M36−Nとが選択されることになる。この場合、定電流回路9の使用時には、スイッチ91、96がオンとなり、スイッチ92〜95はオフとなる。
なお、別の実施形態として、1回目の調整でオンしたスイッチ91をオフにして、スイッチ92〜95の少なくとも1つをオンにしてもよい。
以上のように、第2実施形態では、第1実施形態の構成を基本とするので、まず第1実施形態と同様の作用、効果を実現できる。
【0047】
また、第2実施形態では、定電流回路9を備え、その定電流回路9は選択可能なMOSトランジスタM31−1〜M31−N、M32−1〜M32−N・・・M36−1〜M36−Nと、選択可能な抵抗R−1〜R1−4と、を備えるようにした。このため、定電流回路9を構成するMOSトランジスタのサイズ誤差、抵抗誤差が比較的大きな場合であっても、必要とする定電流を高精度に生成することができるため、第1実施形態の作用、効果を、製造ばらつきや温度変動の影響を受け難く高安定に実現することができる。
なお、本実施形態においては、直列接続されたトランジスタ群をスイッチで並列接続する数を切り換えて初期電流値を調整するようにしたが、並列接続を用いずに直列接続されたトランジスタ群と、個々のトランジスタのソース−ドレイン間に設けたスイッチを用いて、直列に接続されるトランジスタの数を切り換えて初期電流値を調整するようにしても良い。
【0048】
(電子機器の実施形態)
次に、本発明の電子機器の実施形態について説明する。
電子機器の実施形態は、上記の電圧比較器を各種の電子機器に適用したものである。すなわち、この電子機器の実施形態は、上記の電圧比較器を、例えば非接触ICカード、携帯電話、カーナビゲーション、ビデオカメラ、電子スチルカメラなどに適用したものである。
このような構成の電子機器の実施形態によれば、上記の電圧比較器を使用することで、消費電流を増加することなく高速動作の電圧比較を実現できる。また、図3に示すように、電圧比較器を半導体基板上に配置構成する場合には、抵抗R―1〜R―Nによって、電圧比較器31を外部雑音から保護することができる。
【図面の簡単な説明】
【0049】
【図1】本発明の第1実施形態の構成例を示す回路図である。
【図2】微分回路の抵抗の構成例を示す模式的な図である。
【図3】第1実施形態の半導体基板上の配置例を示す図である。
【図4】第1実施形態の入出力および電圧比較部の消費電流のシミュレーション波形である。
【図5】第1実施形態の入出力およびレベル変換部の消費電流のシミュレーション波形である。
【図6】第1実施形態の内部の主なノードのシミュレーション波形である。
【図7】微分回路がない電圧比較器の内部の主なノードのシミュレーション波形であって、第1実施形態の各ノードに対応するものである。
【図8】図6の一点鎖線a1、a2で囲まれた部分の拡大図である。
【図9】図7の一点鎖線b1、2で囲まれた部分の拡大図である。
【図10】図6の一点鎖線c1、c2で囲まれた部分の拡大図である。
【図11】図7の一点鎖線d1、d2で囲まれた部分の拡大図である。
【図12】本発明の第2実施形態の構成例を示す回路図である。
【図13】定電流回路の構成例を示す回路図である。
【図14】従来の電圧比較器の構成を示す回路図である。
【図15】その従来の電圧比較器の各部の波形例を示す図である。
【符号の説明】
【0050】
1・・・電圧比較部1、2・・・レベル変換部、3、4・・・入力端子3、5・・・出力端子5、6、7・・・電源端子6、8・・・グランド端子、9・・・定電流回路、10・・・カレントミラー回路、11・・・差動増幅回路、12・・・微分回路、13・・・出力増幅回路、14・・・カレントミラー回路、21・・・インバータ、22・・・CMOSインバータ、C・・・キャパシタ、R・・・抵抗、R−1〜R−N・・・抵抗
【特許請求の範囲】
【請求項1】
差動入力された信号を差動増幅して出力する差動増幅回路と、
前記差動増幅回路の出力を増幅して出力する出力増幅回路と、
前記差動増幅回路の出力を微分する微分回路と、を含み、
前記微分回路の微分出力を前記出力増幅回路の定電流トランジスタのバイアス電圧に加算することを特徴とする電圧比較器。
【請求項2】
前記出力増幅回路は、
前記差動増幅回路の出力を入力する入力トランジスタと、
前記入力トランジスタに定電流を供給する定電流トランジスタと、
を備えることを特徴とする請求項1に記載の電圧比較器。
【請求項3】
前記微分回路は、キャパシタと抵抗からなることを特徴とする請求項1または請求項2に記載の電圧比較器。
【請求項4】
前記抵抗は半導体基板の上方に配置されて所定の抵抗値を有する抵抗からなり、
前記抵抗は、前記半導体基板上に配置した際に形成される最終端子間寄生容量が最小化されるように、N個に分割し、かつ当該N個に分割した抵抗の各々は、前記半導体基板上に所定の規則にしたがって配置したことを特徴とする請求項3に記載の電圧比較器。
【請求項5】
前記N個に分割した抵抗の各々は、所定の幅と所定の長さを有し、
前記N個に分割した抵抗は、前記半導体基板上に所定間隔をおいて順に配置し、かつ、直列接続することを特徴とする請求項4に記載の電圧比較器。
【請求項6】
前記出力増幅回路の出力のレベルを変換するレベル変換回路をさらに備え、
前記レベル変換回路は、前記差動増幅回路および前記出力増幅回路の電源電圧よりも相対的に低い電源電圧で動作するようになっていることを特徴とする請求項1乃至請求項5のうちの何れかに記載の電圧比較器。
【請求項7】
所定の電流を生成する定電流回路と、
前記定電流回路が生成する電流に基づいて前記定電流トランジスタに定電流を流すためのカレントミラー回路と、
をさらに備えることを特徴とする請求項1乃至請求項6のうちの何れかに記載の電圧比較器。
【請求項8】
前記定電流回路は、
ダイオード接続する第1トランジスタと、
ゲートに所定電位を印加するとともに、トランジスタサイズがそれぞれ異なる選択自在なn個の第2のトランジスタと、
抵抗値がそれぞれ異なる選択自在なm個の抵抗と、
を備えていることを特徴とする請求項7に記載の電圧比較器。
【請求項9】
前記n個の第2トランジスタは並列接続し、
前記m個の抵抗は直列接続し、
前記並列接続するn個のトランジスタのうちの少なくとも1個を選択する第1選択手段と、
前記直列接続するm個の抵抗のうちの少なくとも1個を選択する第2選択手段と、
を備えることを特徴とする請求項8に記載の電圧比較器。
【請求項10】
前記n個のトランジスタの各々は、同一サイズのp個のトランジスタから構成し、
前記p個のトランジスタは、直列接続するとともにゲートをそれぞれ共通接続して当該共通接続部に所定電位を印加し、
かつ、前記直列接続するp個のトランジスタを選択するスイッチを備えていることを特徴とする請求項9に記載の電圧比較器。
【請求項11】
差動入力された信号を差動増幅して出力する差動増幅回路と、
定電流からバイアス電圧を生成するバイアス回路と、
前記差動増幅回路の出力と前記バイアス電圧とが印加される微分回路と、
前記差動増幅回路の出力と前記微分回路の出力とが印加される出力増幅回路と、を含むことを特徴とする電圧比較器。
【請求項12】
請求項1乃至請求項11のうちの何れかに記載の電圧比較器を含むことを特徴とする電子機器。
【請求項1】
差動入力された信号を差動増幅して出力する差動増幅回路と、
前記差動増幅回路の出力を増幅して出力する出力増幅回路と、
前記差動増幅回路の出力を微分する微分回路と、を含み、
前記微分回路の微分出力を前記出力増幅回路の定電流トランジスタのバイアス電圧に加算することを特徴とする電圧比較器。
【請求項2】
前記出力増幅回路は、
前記差動増幅回路の出力を入力する入力トランジスタと、
前記入力トランジスタに定電流を供給する定電流トランジスタと、
を備えることを特徴とする請求項1に記載の電圧比較器。
【請求項3】
前記微分回路は、キャパシタと抵抗からなることを特徴とする請求項1または請求項2に記載の電圧比較器。
【請求項4】
前記抵抗は半導体基板の上方に配置されて所定の抵抗値を有する抵抗からなり、
前記抵抗は、前記半導体基板上に配置した際に形成される最終端子間寄生容量が最小化されるように、N個に分割し、かつ当該N個に分割した抵抗の各々は、前記半導体基板上に所定の規則にしたがって配置したことを特徴とする請求項3に記載の電圧比較器。
【請求項5】
前記N個に分割した抵抗の各々は、所定の幅と所定の長さを有し、
前記N個に分割した抵抗は、前記半導体基板上に所定間隔をおいて順に配置し、かつ、直列接続することを特徴とする請求項4に記載の電圧比較器。
【請求項6】
前記出力増幅回路の出力のレベルを変換するレベル変換回路をさらに備え、
前記レベル変換回路は、前記差動増幅回路および前記出力増幅回路の電源電圧よりも相対的に低い電源電圧で動作するようになっていることを特徴とする請求項1乃至請求項5のうちの何れかに記載の電圧比較器。
【請求項7】
所定の電流を生成する定電流回路と、
前記定電流回路が生成する電流に基づいて前記定電流トランジスタに定電流を流すためのカレントミラー回路と、
をさらに備えることを特徴とする請求項1乃至請求項6のうちの何れかに記載の電圧比較器。
【請求項8】
前記定電流回路は、
ダイオード接続する第1トランジスタと、
ゲートに所定電位を印加するとともに、トランジスタサイズがそれぞれ異なる選択自在なn個の第2のトランジスタと、
抵抗値がそれぞれ異なる選択自在なm個の抵抗と、
を備えていることを特徴とする請求項7に記載の電圧比較器。
【請求項9】
前記n個の第2トランジスタは並列接続し、
前記m個の抵抗は直列接続し、
前記並列接続するn個のトランジスタのうちの少なくとも1個を選択する第1選択手段と、
前記直列接続するm個の抵抗のうちの少なくとも1個を選択する第2選択手段と、
を備えることを特徴とする請求項8に記載の電圧比較器。
【請求項10】
前記n個のトランジスタの各々は、同一サイズのp個のトランジスタから構成し、
前記p個のトランジスタは、直列接続するとともにゲートをそれぞれ共通接続して当該共通接続部に所定電位を印加し、
かつ、前記直列接続するp個のトランジスタを選択するスイッチを備えていることを特徴とする請求項9に記載の電圧比較器。
【請求項11】
差動入力された信号を差動増幅して出力する差動増幅回路と、
定電流からバイアス電圧を生成するバイアス回路と、
前記差動増幅回路の出力と前記バイアス電圧とが印加される微分回路と、
前記差動増幅回路の出力と前記微分回路の出力とが印加される出力増幅回路と、を含むことを特徴とする電圧比較器。
【請求項12】
請求項1乃至請求項11のうちの何れかに記載の電圧比較器を含むことを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2010−74587(P2010−74587A)
【公開日】平成22年4月2日(2010.4.2)
【国際特許分類】
【出願番号】特願2008−240395(P2008−240395)
【出願日】平成20年9月19日(2008.9.19)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成22年4月2日(2010.4.2)
【国際特許分類】
【出願日】平成20年9月19日(2008.9.19)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]