【課題】分割抵抗回路で消費される消費電力を低減することが可能な半導体装置を提供する。
【解決手段】半導体装置は、抵抗分割回路で抵抗分割された分割電圧を受けるための入力端子と、入力端子から供給される分割電圧と、所定の基準電圧と、の電圧差を検出する検出回路と、外部から入力信号を受けるための信号入力端子と、分割電圧と入力信号の電圧を比較するカレントミラー回路と、を備え、カレントミラー回路は、検出回路が検出した電位差に応じて、カレントミラー回路に入力される分割電圧を実効的に補正する電位補正回路と、を含む。 （もっと読む）

【課題】一層のノイズ低減を図ることができることはもとより、低周波ノイズの低減を図ることができる比較器、ＡＤ変換器、固体撮像装置、およびカメラシステムを提供する。
【解決手段】比較器５００Ａは、第１の入力サンプリング容量Ｃ５１１と、第２の入力サンプリング容量Ｃ５１２と、出力ノードｄと、一方の入力端子に、第１の入力サンプリング容量を介して、信号レベルが傾きをもって変化するスロープ信号を受け、他方の入力端子に、第２の入力サンプリング容量を介して入力信号を受けて、スロープ信号と入力信号との比較動作を行う差動比較部としてのトランスコンダクタンス（Ｇｍ）アンプ５１１と、Ｇｍアンプの出力部ｃと出力ノードｄとの間に配置され、Ｇｍアンプの出力部の電圧を一定に保持するアイソレータ５３０とを有する。 （もっと読む）

【課題】コンパレータ回路において、従来技術に比較して高速で消費電力を低下させる。
【解決手段】入力される２つの入力電圧に応じて、第１及び第２のＭＯＳトランジスタからなる入力差動対のいずれか１つのＭＯＳトランジスタにおいて、当該１つのＭＯＳトランジスタとスイッチトランジスタとを含むループにより適応バイアス電流を発生する入力差動対及び適応バイアス電流発生回路と、上記適応バイアス電流に対応する電流を検出してラッチ論理を変化させた後、上記スイッチトランジスタをオンからオフに切り換えることにより上記適応バイアス電流を遮断するラッチ回路とを備える。 （もっと読む）

【課題】低消費電力のＰＬＬ回路を提供する。
【解決手段】位相比較回路１１は、基準信号と、フィードバック信号の位相を比較し、比較結果に応じた２種の位相差信号（ＵＰ信号とＤＮ信号）をチャージポンプ１２に供給し、バイアス回路１６は、チャージポンプ１２にバイアス電流を供給し、制御回路１７は、２種の位相差信号のうち一方または両方が活性化状態のときにバイアス回路１６の動作を行わせ、２種の位相差信号の両方が非活性化状態のときに、バイアス回路１６を停止させる。 （もっと読む）

【課題】電圧制御発振回路の入力部でのリークに起因する定常位相誤差を防止できる位相ロックループ回路を提供する。
【解決手段】リファレンスクロック信号とフィードバッククロック信号の位相差を検出する位相比較回路と、検出された位相差に応じた電流を第１の容量に出力するチャージポンプ回路と、第１の容量に蓄積されている電荷に基づく制御電圧に応じた発振周波数の出力クロック信号を生成する電圧制御発振回路とを有する位相ロックループ回路にて、チャージポンプ回路による第１の容量への電流の出力完了後の第１の時刻に第１の電圧を保持し、保持された第１の電圧に基づき電圧制御発振回路の入力部に流れるリーク電流に応じた電流を生成し、生成された電流に応じた補正電流をカレントミラー回路を介して第１の容量に出力するようにして、リーク電流による制御電圧の変動を抑制する。 （もっと読む）

【課題】入力信号と出力信号の位相差の増大を抑制すること。
【解決手段】本発明の半導体装置は、縦続接続された複数の遅延素子を用いて、入力信号と出力信号の位相を合致させるロック調整動作を行うＤＬＬ回路と、リファレンス電位を基準として生成した出力電圧を、複数の遅延素子に供給する遅延素子用電源回路と、出力電圧がリファレンス電位の一定範囲内にあるか否かを検出し、出力電圧が一定範囲内にない場合、ロック調整動作を停止させるＤＬＬ動作信号をＤＬＬ回路に出力する検出回路と、を有する。 （もっと読む）

【課題】電流量の監視による遅延仮定なしで配線故障検出ができ、遅延故障耐性と配線故障耐性を同時に有した非同期データ転送装置を提供する。
【解決手段】ＩＰコア間に配設するＬＳＩの非同期データ転送装置１において、第１のＩＰコアに接続する第１の配線３ａと、第２のＩＰコアに接続する第２の配線３ｂと、第１の配線３ａに接続する送信器２と、第２の配線３ｂに接続する受信器４と、送信器２と受信器４とを接続する第３の配線３ｃと、を含み、送信器２は、符号器５と入力制御部６とを有する入力部２Ａと、出力部２Ｂと、を含み、受信器４は、入力部４Ｂと、復号器７と出力制御部８とを有する出力部４Ａと、を含み、送信器２の符号器５は、第３の配線３ｃのオープン故障を検出する電流ドライバ回路１１ａ，１１ｂ，１１ｃ，１１ｄを備える。 （もっと読む）

【課題】各動作モードにおいてレベルシフト回路を用いることなく所望の入力電圧範囲となる多入力差動増幅器を提供する。
【解決手段】差動部１は、バイアス部２と出力部３との間に設けられ、第一入力部１０と第二入力部２０とを有する。第一入力部１０は、ソースがバイアス部２と接続され、ドレインが出力部３と接続された１個のｎ型ＭＯＳＦＥＴ（Ｍ１１）からなる。第二入力部２０は、直列接続される２個のｎ型ＭＯＳＦＥＴ（Ｍ２１）、（Ｍ２２）と、直列接続される２個のｎ型ＭＯＳＦＥＴ（Ｍ２３）、（Ｍ２４）とが２列に並列接続される。また、入力端ＩＮａはＭ１１のゲートに接続され、入力端ＩＮｘはＭ２２とＭ２３のゲートに接続され、入力端ＩＮｙはＭ２１とＭ２４のゲートに接続される。バイアス部２は１つの定電流源２１を有し、出力部３は２つのｐ型ＭＯＳＦＥＴ（Ｑ１、Ｑ２）で構成のカレントミラー回路を有する。 （もっと読む）

【課題】ピークホールド回路及びボトムホールド回路の検出精度を高め、高温動作における当該回路の検出精度の劣化を抑制すること。
【解決手段】各ゲートに入力端子１と出力端子２が接続される第１の差動入力回路７と、第１のカレントミラー回路１０を備える第１の差動増幅回路１２と、第１のカレントミラー回路１０に流れる電流Ｉ１に比例する充電電流Ｉ２を生成する第５のトランジスタ１３と、ゲートが第１の差動増幅回路１２の出力ノード１６に接続され、ソースとドレインがそれぞれ第５のトランジスタ１３のドレインとキャパシタ１７に接続される第６のトランジスタ１４と、充電電流Ｉ２を充電するキャパシタ１７を備え、出力電圧ＶＯＵＴが入力信号ＶＩＮのピーク値に近づくに従って充電電流Ｉ２を減少させることで、ピークホールド回路の過剰の行き過ぎを抑制し、検出精度を高めた。 （もっと読む）

【課題】動作速度の速いルックアップテーブル回路およびフィールドプログラマブルゲートアレイを提供する。
【解決手段】ルックアップテーブル回路１は、入力信号に基づいて複数の抵抗変化型素子の中から一つの抵抗変化型素子を選択する抵抗変化回路２と、抵抗変化回路２の最大抵抗値と最小抵抗値との間の抵抗値を有する参照回路４と、抵抗変化回路２の他端にソースが接続された第１のｎチャネルＭＯＳＦＥＴ６と、参照回路の他端にソースが接続された第２のｎチャネルＭＯＳＦＥＴ８と、第１のｎチャネルＭＯＳＦＥＴ６のドレインを通して抵抗変化回路２に電流を供給する第１の電流供給回路１０と、第２のｎチャネルＭＯＳＦＥＴ８のドレインを通して参照回路４に電流を供給する第２の電流供給回路１２と、第１のｎチャネルＭＯＳＦＥＴ６のドレイン電位と第２のｎチャネルＭＯＳＦＥＴ８のドレイン電位を比較する比較器１４と、を備える。 （もっと読む）

【課題】ヒステリシスコンパレータの閾値の設定範囲を広げる。
【解決手段】一つの実施形態のヒステリシスコンパレータには、電流源２乃至４、比較増幅部１０、基準電圧発生部２１、カレントミラー回路２３、Ｎｃｈ ＭＯＳトランジスタＮＭＴ３、Ｎｃｈ ＭＯＳトランジスタＮＭＴ４、Ｎｃｈ ＭＯＳトランジスタＮＭＴ６、Ｎｃｈ ＭＯＳトランジスタＮＭＴ８、Ｎｃｈ ＭＯＳトランジスタＮＭＴ９、端子Ｐｖｄ、端子Ｐｖ１、端子Ｐｉｎ、端子Ｐｖｓ、及び端子Ｐｏｕｔが設けられる。 （もっと読む）

【課題】コンパレータの遅延時間分散を低減する。
【解決手段】コンパレータ１００は、入力電圧Ｖ_ＩＮと基準電圧Ｖ_ＲＥＦを比較する。入力段１０は、差動増幅器を含む。遅延回路２０は、入力段１０の出力信号Ｓ１を調節可能に遅延させる。遅延補償回路３０は、入力段１０におけるオーバードライブ電圧Ｖ_ＯＤに応じて、遅延回路２０の遅延量を制御する。遅延補償回路３０は、差動増幅器の出力電圧をオーバードライブ電圧Ｖ_ＯＤを示す信号として利用し、遅延回路２０の遅延量τを制御する。 （もっと読む）

【課題】システムの性能劣化を避けつつ、システムの消費電力を低減する。
【解決手段】コンデンサＣ１と、コンデンサＣ１の入力側及び出力側にそれぞれ設けられたスイッチＳＷ１〜ＳＷ４と、コンデンサＣ１の出力を受ける後段のオペアンプ２０４とを備え、スイッチＳＷ１〜ＳＷ４の少なくとも一つの開閉状態に応じてオペアンプ２０４へ供給される電流値を切り替える。 （もっと読む）

【課題】差動増幅回路において参照電圧と外部入力信号とを比較する方式を採用した場合においても、出力信号の立ち上がりと立ち下がりとの対称性を維持する。
【解決手段】定電流源回路は、一端が第３及び第４トランジスタのソースである第２ノードに接続され、他端が前記第１電圧とは異なる第２電圧を供給する第２電源ノードに接続される。クランプ回路は、第２ノードと第２電源ノードとの間に電流経路を形成し、第１の外部入力信号が第１の状態から第２の状態に切り替わる場合において、第２ノードを所定の電位に調整する。 （もっと読む）

【課題】簡単な構成で低消費電流化を図ることができ、しかも電源電圧の上昇に伴う消費電流の増加を抑制することのできるコンパレータ回路を提供する。
【解決手段】カレントミラー回路を構成するPMOSFET 11及びPMOSFET 12の各ソースは電源Vddに接続され、そのゲートは互いに接続される。ダイオード接続されているPMOSFET 11のドレインはNMOSFET 13のドレインに接続される。NMOSFET 13のゲートには信号V1が印加される。一方、PMOSFET 12のドレインはNMOSFET 14のドレインに接続される。またPMOSFET 12及びNMOSFET 14の各ドレインを結ぶ共通接続点から出力信号Voが導出される。NMOSFET 14のゲートには入力信号V2が印加される。そして、信号V1の値を定電圧素子によって決めることにより、電源電圧や入力信号V2が変わってもテール抵抗18の両端電圧が一定であるようにする。 （もっと読む）

【課題】電源電圧などの回路の動作条件の変動に関わらず、デューティ比の変動を抑圧、低減する。
【解決手段】差動増幅回路１と、この差動増幅回路１において差動対を構成する２つのＭＯＳトランジスタ２１，２２のソース同士の接続点における電位に基づいて閾値電圧を生成する閾値電圧生成回路２と、インバータ動作における閾値電圧を、閾値電圧生成回路２により生成された閾値電圧に設定可能に構成された閾値電圧可変インバータ回路３とが設けられることにより、インバータ動作における閾値電圧が、差動増幅回路１の出力振幅の中心電圧に設定でき、電源電圧の変動などが生じてもインバータの入出力間におけるデューティ比の変動が抑圧、低減できるものとなっている。 （もっと読む）

【課題】消費電流および回路規模をほとんど増大させることなく、容易に容量の充電時間を短くすることの出来る比較回路を提供する。
【解決手段】差動増幅回路１０の出力が入力される単相増幅回路２０の出力をＮチャネルＭＯＳトランジスタＭＮ５からなるソースフォロワによるクランプ回路４１に入力し、当該クランプ回路４１により単相増幅回路２０の入力を制限することにより、新たに定電圧源を設けることなく必要な充電電圧幅を狭めて容量Ｃｐの充電時間を短くすることができる。また、単相増幅回路１０の出力に応じて単相増幅回路１０の入力を制限するので、単相増幅回路１０の閾値電圧のばらつきや電源電圧の影響が問題にならない。 （もっと読む）

【課題】低消費電力動作を実現しつつ信号処理に向けた論理判定時間を格段に削減することができる。
【解決手段】入力電圧と参照電圧とを比較して論理判定結果の出力電圧を発生して差動増幅器を含むコンパレータ回路において、微小電流であるバイアス電流を発生して差動増幅器に供給する電流源と、差動増幅器からの差動電圧を反転して反転信号を出力する第１のインバータ回路と、電流源のバイアス電流を検出し、第１のインバータ回路の貫通電流を検出し、検出したバイアス電流及び検出した貫通電流に基づいて、差動増幅器が論理判定を行わない期間はバイアス電流で差動増幅器を動作させる一方、差動増幅器が論理判定する期間はバイアス電流を増加させてなる適応バイアス電流を用いて差動増幅器を動作させるように適応バイアス電流制御を行うための適応バイアス電流を発生して差動増幅器に供給する適応バイアス電流生成回路とを備える。 （もっと読む）

【課題】回路に設けた容量をソフトスタート機能と共用可能でき、タイマ時間の設定の自由度が高くて精度の良いタイマ機能を実現可能な信号生成回路を提供する。
【解決手段】電流供給回路11から供給する電流Issを、回路に設けた共用する容量(Css)12に供給するとともに、差動増幅器21の比較入力としてクランプ回路20に加える。クランプ回路20は、容量(Css)12の電流供給回路11側端子電圧Vssとソフトスタート完了指示電圧Vc10を比較することにより、端子電圧Vssがソフトスタート完了電圧Vc1を上回った場合に、容量(Css)12に供給される電流Issを全て引き込むようしてクランプ機能を働かせる。クランプ回路20がクランプ作動状態に入る少し前に、差動増幅器21の出力Vo1が単相増幅器31のしきい値電圧Vtaを過ぎると、電流Issの切り替え(電流値Iss1から電流値Iss2への切り替え)が行われる。 （もっと読む）

【課題】動作モードに応じた短い応答時間及び低消費電力と、レイアウト面積の削減とを実現するコンパレータを提供する。
【解決手段】コンパレータは、第１の動作モードに対応した第１の電圧と、第２の動作モードに対応した第１の電圧より低い第２の電圧とのいずれか一方を基準電圧として選択される動作モードに応じて出力する基準電圧生成回路と、第１の動作モードに対応した第１の定電流と、第２の動作モードに対応した第１の定電流より低い第２の定電流とのいずれか一方を選択される動作モードに応じて供給する定電流回路と、定電流回路により電流が供給され、外部から入力される電圧と基準電圧生成回路が出力する基準電圧とを比較した比較結果を出力する差動増幅回路とを備え、差動増幅回路が出力する比較結果に応じて、第１及び第２の動作モードのいずれか一方が動作モードに選択される。 （もっと読む）