【課題】回路面積、消費電力を低減するとともに、正しい電圧比較が可能な電圧比較回路を提供する。
【解決手段】抵抗ストリング１０は、直列に接続された複数の抵抗の接続点に設けられた各タップに電圧を発生する。セレクタ１２は、複数のスイッチを含み、ひとつのスイッチがオンした状態において、当該スイッチが接続されるタップの電圧を出力する。コンパレータ１４は、入力電圧Ｖ_ＩＮをセレクタ１２の出力電圧と比較する。メモリ１６＿ｉは、それぞれがしきい値電圧Ｖ_ＴＨｉごとに設けられ、書き込み信号ＷＲＩＴＥｉに応答してコンパレータ１４の出力Ｓ_ＣＭＰを格納して検出信号Ｓｉを生成する。シーケンサ２０は、Ｎ個のメモリ１６＿１〜１６＿Ｎからの検出信号Ｓ１〜ＳＮを受け、セレクタ１２の複数のスイッチを制御するとともに、書き込み信号を生成する。 （もっと読む）

【課題】動作速度の低下を抑えつつ、ハイレベル及びローレベルの判定精度を高めることができる二値化回路を提供する。
【解決手段】二値化回路２０は、ダイオード３１及びコンデンサ３２を有するピークホールド回路部３０と、ダイオード４１及びコンデンサ４２を有するボトムホールド回路部４０と、コンデンサ３２とダイオード３１との間のノードＮ１の電圧、及びコンデンサ４２とダイオード４１との間のノードＮ２の電圧の平均電圧ＶＡと入力信号Ｖｉｎの電圧とを比較して入力信号Ｖｉｎを二値化する比較回路部７０と、上記平均電圧ＶＡに比例する電圧を出力する基準電圧生成回路部６０とを備える。ボトムホールド回路部４０は、基準電圧生成回路部６０から出力された電圧を基準電位ＶＳとして用いる。 （もっと読む）

【課題】安定したヒステリシス特性を有するコンパレータを提供する。
【解決手段】コンパレータ１は、一対の差動入力トランジスタＴ１，Ｔ２を有する差動回路部１０と、差動回路部１０にヒステリシスを付加するためのセレクタ回路部２０と、レベル変換増幅部３０とを備える。セレクタ回路部２０は、差動入力トランジスタＴ１，Ｔ２のドレインにそれぞれ接続するトランジスタＴ３，Ｔ４を有し、トランジスタＴ３，Ｔ４の一方がオンするときオンしたトランジスタに接続する側のトランジスタＴ１，Ｔ２から一定のバイアス電流Ｉｂを吸引するように接続される。レベル変換増幅部３０の２つの増幅回路３１，３２は、セレクタ回路部２０のトランジスタＴ３，Ｔ４に対して並列に接続されており、差動回路部１０の出力に応じてトランジスタＴ３，Ｔ４の一方をオンし同時に他方をオフすることでバイアス電流Ｉｂを切り換える。 （もっと読む）

【課題】入力電圧の変化を高精度に検出できる電圧比較回路を実現する。
【解決手段】比較器の出力電圧に応じて所定のヒステリシス電圧幅を持たせて比較器の比較電圧を変化させる電圧比較回路において、一端が比較器の出力端子に接続され、他端に基準電圧に応じた電圧が印加され、比較器の出力電圧に応じてオンまたはオフするダイオードを備え、このダイオードがオフしている時は、基準電圧が比較器の比較電圧となる。 （もっと読む）

【課題】比較回路におけるメタステーブル状態による比較結果の判定時間を、劇的に改善することができる比較回路を提供する。
【解決手段】比較回路を、第１段目比較回路部と第２段目比較回路部の２段構成とする。第１段目比較回路部は、第１のクロックタイミングで動作し、入力信号のレベルと基準レベルとの比較判定結果に応じて、ハイレベルまたはローレベルの出力電圧を比較出力として出力すると共に、比較判定ができない間は、ハイレベルとローレベルの出力電圧の中間値の出力電圧を、比較出力として出力する。第２段目比較回路部は、第１のクロックタイミングより遅れた第２のクロックタイミングで動作し、第１段目比較回路部の比較出力を、前記中間値の出力電圧とは異なる値の比較用電圧と比較し、その比較判定結果に応じて比較出力を出力すると共に、その判定結果の比較出力を自己保持するようにする。 （もっと読む）

【課題】レベルシフト回路において、電源電圧が変動した場合のオフセットを抑制する。
【解決手段】レベルシフト回路１は、差動増幅回路１０、電流発生回路１１、コンデンサ１２、保持回路１３を備える。差動増幅回路１０の非反転入力端子（＋）に光ピックアップ２からの入力信号Ｖｉｎが印加される。先ず、第１のスイッチ１４ａをオンすることにより、差動増幅回路１０、電流発生回路１１、コンデンサ１２によりフィードバックループを形成してレベルシフトを行い、コンデンサ１２に充電された電圧を保持回路１３で保持する。その後、第１のスイッチ１４ａをオフし、第１のスイッチ１４ｂをオンすることにより、保持回路１３によって保持された電圧を差動増幅回路１０の非反転入力端子（＋）に印加してレベルシフトを行う。 （もっと読む）

【課題】 入力信号を２値化する２値化回路を提供する。
【解決方法】 ２値化回路１０は、入力端子２０と基本クロック端子２２とリセット端子２４と第１出力端子２６と第２出力端子２８と判定クロック端子２７とピークホールド回路３０とボトムホールド回路４０と出力信号生成回路１２０と補償信号生成回路１３０を備えている。出力信号生成回路１２０は、入力端子２０に入力される入力信号が短周期で変化する稼動期間に、ピークホールド値減少信号をピークホールド回路３０に出力し、ボトムホールド値増加信号をボトムホールド回路４０に出力する。補償信号生成回路１３０は、入力信号が短周期で変化しない停止期間に、補償信号をピークホールド回路３０とボトムホールド回路４０に出力する。これによって、入力信号の状態に関わらず入力信号を適切に２値化することができる。 （もっと読む）

【課題】入力信号からシリアル信号に重畳されたクロックパルスや同期パルスを分離するための閾値電圧を動的に調整することにより、調整の煩雑さを回避することができるパルス分離回路を提供すること。
【解決手段】シリアル信号８１にクロックパルス８０が重畳された入力信号Ｓｉｇ１と閾値電圧Ｖｔｈとを比較し、当該比較結果を出力するコンパレータ２と、入力信号Ｓｉｇ１からクロックパルス又は同期パルスを分離可能となる電圧値の電圧を閾値電圧Ｖｔｈとして出力する閾値電圧調整回路３とを備え、閾値電圧調整回路３は、コンパレータ２の出力に応じて閾値電圧Ｖｔｈの昇降を行うようにした。 （もっと読む）

【課題】消費電流を増加することなく高速化することが可能な電圧比較器の提供。
【解決手段】この発明は、差動増幅回路１１、微分回路１２、および出力増幅回路１３を備えている。差動増幅回路１１は、差動入力された信号を差動増幅して出力する。微分回路１２は、差動増幅回路１１の出力を微分し、この微分出力を出力増幅回路１３の定電流トランジスタＭ７のバイアス電圧に加算する。 （もっと読む）

【課題】差動増幅回路のゲインをアンプモードとリセットモードで切換え、リセットモード時の保持電圧を用いてオフセット電圧を圧縮する。
【解決手段】差動増幅回路と、上記差動増幅回路の一方の入力端子に接続された第１のスイッチと、上記差動増幅回路の上記一方の入力端子と他方の入力端子間に接続された第２のスイッチと、ダイオード接続された第１のトランジスタと第２のトランジスタで形成されたカレントミラー回路の該第２のトランジスタに並列に接続された第３のトランジスタと、該第３のトランジスタの入力端子と基準電位に接続された電圧保持手段と、上記第３のトランジスタの入力と上記電圧保持手段の共通接続点と、上記差動増幅回路の出力間に接続された第３のスイッチと、を設けてスイッチを切り換えオフセット電圧を圧縮する。 （もっと読む）

【課題】高速動作に適し、且つピーク検出の精度を向上できるピークホールド回路を提供する。
【解決手段】第１ピークホールド回路２０ａは、入力信号Ｖｉｎが供給される入力トランジスタＱ１と、入力信号Ｖｉｎのピーク値をホールドするコンデンサＣ１と、コンデンサＣ１の保持電圧が供給されるオペアンプ２６と、補正用トランジスタＱ２とを備える。また、入力トランジスタＱ１に流れる電流を検出する電流検出回路３０と、電流検出回路３０において検出された電流のピーク値をホールドし、電流Ｉｐとして補正用トランジスタＱ２に供給するピーク電流ホールド回路３５とを備える。 （もっと読む）

【課題】ＮＢＴＩ劣化又はＰＢＴＩ劣化による入力トランジスタの閾値のバラツキの増大化を抑制することにより、入力オフセット電圧の増大化を抑制し、例えば、Ａ／Ｄ変換器に使用する場合には、ＩＮＬやＤＮＬ等のＡ／Ｄ変換精度の劣化を抑制することができるようにした差動電圧比較器を提供する。
【解決手段】入力制御部２８は、判定結果出力期間の間は、入力電圧ＶＩＰ及び入力電圧ＶＩＭの差動回路３の非反転入力端子３Ａ及び反転入力端子３Ｂへの供給を遮断し、差動回路３の非反転入力端子３Ａ及び反転入力端子３Ｂに電源電圧ＶＤＤを供給し、差動回路３の入力トランジスタをなすＰＭＯＳトランジスタのゲート−バルク間電圧を０Ｖにする。 （もっと読む）

【課題】同符号連続耐性と応答時間の短縮と残留オフセット電圧の抑圧とを同時に実現する。
【解決手段】バースト先頭においてはフィードフォワード型オフセット補償回路により瞬時にオフセットを補償し、その後フィードバック型オフセット補償回路によりフィードフォワード型オフセット補償回路で生じる長期的なオフセット変動を補償する。フィードフォワード型オフセット補償回路によるバースト先頭でのオフセット補償時には、フィードバック型オフセット補償回路のアナログスイッチ４１をオフ、アナログスイッチ４２をオンしておき、時定数の小さいローパスフィルタ２２を必要な電圧に急速充電させる。この後オフセット補償回路のキャパシタへの瞬時的な充電が完了するタイミングで、アナログスイッチ４１をオンしてローパスフィルタ２２の出力電圧を差動増幅器１３に入力させるとともに、時定数の大きなローパスフィルタ２１を帰還ループに加える。 （もっと読む）

【課題】回路規模をより縮小することが可能なヒステリシスコンパレータ回路を提供する。
【解決手段】ヒステリシスコンパレータ回路１００は、定電流源と、定電流による電圧降下に応じた出力電圧を出力する可変抵抗回路と、入力端子に反転入力端子が接続され、定電流源と可変抵抗回路との間の第１の接点に非反転入力端子が接続され、反転入力端子に入力された入力信号と非反転入力端子に入力された第１の接点の基準電圧とを比較し、この比較結果に応じた電圧を出力するコンパレータと、スイッチ回路と、を備える。スイッチ回路は、コンパレータの非反転出力が“Ｌｏｗ”レベルの場合は、可変抵抗回路の抵抗値を第１の抵抗値に切り換え、コンパレータの非反転出力が“Ｈｉｇｈ”レベルの場合は、可変抵抗回路の抵抗値を第１の抵抗値よりも小さい第２の抵抗値に切り換える。 （もっと読む）

【課題】より高い精度をもって出力信号を出力することのできるコンパレータ装置を提供する。
【解決手段】更新回路部４０は、最初の比較実行期間の終了時まで判定信号Ｖｐの電圧レベルとして基準信号Ｖｒｅｆの電圧レベルを設定する。また、更新回路部４０は、出力信号Ｖｏｕｔの電圧レベルの立ち上がりの変化時における積分信号Ｖｐの電圧レベルが、基準信号Ｖｒｅｆの電圧レベルを上回る場合、補正済みの判定信号Ｖｒの電圧レベルとして、当該比較実行期間中の判定信号Ｖｒの電圧レベルがその上回った分だけ低く補正された電圧レベルを採用する一方、基準信号Ｖｒｅｆの電圧レベルを下回る場合、補正済みの判定信号Ｖｒの電圧レベルとして、当該比較実行期間中の判定信号Ｖｒの電圧レベルがその下回った分だけ高く補正された電圧レベルを採用する。 （もっと読む）

【課題】負荷電流を温度に依存して調節するための回路構成を提供すること。
【解決手段】差動増幅器は、負荷電流ＩＬを温度の関数として調節するために第１および第２のトランジスタ（Ｑ１、Ｑ２）を有し、回路構成（２）は、２つのトランジスタ（Ｑ１、Ｑ２）が同じコレクタ−エミッタ電圧ＵＣＥ１、ＵＣＥ２にて、および１とは異なるコレクタ静止電流ＩＣ１、ＩＣ２の一定比率にて動作するように設計され、それにより回路構成（２）は、半導体の物理的特性によって決まる温度電圧によって制御され、負荷電流ＩＬを規定された形で温度の関数として調節する。さらに、このような回路構成（２）を備える自動車用ファン、および関連する方法に関する。 （もっと読む）

【課題】ユーザの利便性を損なうことのない、ヒステリシスコンパレータ回路を用いた車両用空調装置を提供する。
【解決手段】差動対の一方の電圧入力端子に入力される入力電圧と、差動対の他方の基準電圧入力端子に入力される基準電圧とを比較し、その比較結果を出力端子から二値出力するとともに、入力電圧の変動に対し一定幅の不感帯を有したヒステリシスコンパレータ回路と、ヒステリシスコンパレータ回路の動作状態を検出する動作状態検出手段と、出力端子の出力状態を記憶する出力状態記憶手段と、ヒステリシスコンパレータ回路の駆動電圧が入力状態から遮断状態に遷移したときに、記憶された出力端子の出力状態に基づいて、当該ヒステリシスコンパレータ回路の、駆動電圧遮断時における出力端子の出力反転を阻止するためのダミー電圧を生成し、予め定められた期間、該ダミー電圧を電圧入力端子に重畳入力するダミー電圧生成入力手段と、を備えることを特徴とする車両用空調装置として提供可能である。 （もっと読む）

【課題】簡易な回路構成で消費電力の増大を抑制しつつ、受信信号からデジタル信号を再生する際のノイズの発生を抑制できる受信回路を提供する。
【解決手段】ベースバンド信号Ｓ１のレベルが参照信号Ｓ２のレベルより高くなると、コンパレータ５０において出力されるデジタル信号Ｄｏｕｔが「０」から「１」へ変化し、ヒステリシスアンプ４０のゲインが低下し、コンパレータ５０に入力される参照信号Ｓ２のレベルが低くなる。また、ベースバンド信号Ｓ１のレベルが参照信号Ｓ２のレベルより低くなると、デジタル信号Ｄｏｕｔが「０」へ変化し、ヒステリシスアンプ４０のゲインが上昇し、コンパレータ５０に入力される参照信号Ｓ２のレベルが高くなる。何れの場合も、デジタル信号Ｄｏｕｔの値を維持した状態でベースバンド信号Ｓ１と参照信号Ｓ２との電圧差が広がるため、コンパレータ５０の誤動作が起こりにくくなる。 （もっと読む）

【課題】ドライバ設計方法が開示される。
【解決手段】ドライバの設計方法は、マッチングステージでの電流変化を利用して複数のトランジスタのミスマッチした特性差によって生じるオフセットを導出するステップと、特性差を減らすように、オフセットの導出結果を利用してトランジスタの大きさを決定し、測定されたマッチング情報及び決定されたトランジスタの大きさを利用してシミュレーションによって求めたドライバのシミュレーション収率が目標収率に近似するまで大きさを再決定するステップと、最終的に決定された大きさを反映してドライバを製作し、製作されたドライバのテスト収率を求めるステップ及びテスト収率が目標収率にならない場合、測定されたマッチング情報を調整してシミュレーションによって求めたドライバの調整収率がテスト収率に近似するまでマッチング情報を調整するステップと、を備える。 （もっと読む）

【課題】ＣＭＯＳ回路と差動回路の両方の利点を生かした回路方式として擬似差動回路があるが、プロセスばらつき等を考慮すると、正・負出力のクロスポイントが一定ではなく、出力波形のデューティのばらつきも大きくなるという欠点がある。
【解決手段】本発明にかかる半導体回路は、第１の電源と出力端子との間に接続され入力信号が印加される第１導電型の第１トランジスタと、第２の電源と前記出力端子との間に接続される第２導電型の第２トランジスタと、前記第１の電源と前記出力端子との間に接続される第２導電型の第３トランジスタと、前記第２の電源と前記出力端子との間に接続される第１導電型の第４トランジスタとを有する。 （もっと読む）