２値化回路

【課題】入力信号を２値化する２値化回路を提供する。
【解決方法】２値化回路１０は、入力端子２０と基本クロック端子２２とリセット端子２４と第１出力端子２６と第２出力端子２８と判定クロック端子２７とピークホールド回路３０とボトムホールド回路４０と出力信号生成回路１２０と補償信号生成回路１３０を備えている。出力信号生成回路１２０は、入力端子２０に入力される入力信号が短周期で変化する稼動期間に、ピークホールド値減少信号をピークホールド回路３０に出力し、ボトムホールド値増加信号をボトムホールド回路４０に出力する。補償信号生成回路１３０は、入力信号が短周期で変化しない停止期間に、補償信号をピークホールド回路３０とボトムホールド回路４０に出力する。これによって、入力信号の状態に関わらず入力信号を適切に２値化することができる。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時間に対して変化する入力信号を２値化する２値化回路に関する。
【背景技術】
【０００２】
状態変化に追従して時間的に変化する入力信号を測定し、測定した入力信号の変化から、実際に生じている状態変化を検出したい局面が多く存在する。このような局面では、ピークホールド回路とボトムホールド回路等のホールド回路を利用し、測定した入力信号のピーク電圧とボトム電圧を検出する。
例えば、磁気センサ等を利用して回転体の回転数及び回転角を測定する技術が実用化されている。この技術では、回転体が磁性体で形成されており、その回転体の外周面に山部と谷部が周方向に交互に形成されている。また、磁気センサが、回転体の外周面に向かい合う位置に配置されている。回転体が回転すると、磁気センサに生じる電圧（入力信号）が、磁気センサに向かい合う位置を山部と谷部が交互に通過するのに追従して時間的に変化する。磁気センサで検出された入力信号を、例えば入力信号のピーク電圧とボトム電圧の中間値を求め、その中間値を閾値電圧に利用して測定電圧を２値化すると、その２値化信号（２値化出力と呼ぶこともある）から回転体の回転数及び回転角を検出することができる。回転体の回転数及び回転角を正確に検出するためには、入力信号のピーク電圧とボトム電圧の双方を正確に測定する技術が必要とされる。
【０００３】
入力信号の中には、短周期で変化する電圧に長周期で変化する電圧が重畳していることがある。上記の例の場合、回転体の回転に追従して短周期で変化する電圧に、環境温度の変化やロータの偏心に起因して長周期で変化する電圧が重畳した入力信号を検出する場合がある。
図１３（ａ）は、長周期で変化する電圧が低下傾向にある時に測定される入力信号を例示している。この場合、短周期で変化する入力信号のピーク電圧を検出する必要がある。
図１３（ｂ）は、長周期で変化する電圧が上昇傾向にある時に測定される入力信号を例示している。この場合でも、短周期で変化する入力信号のボトム電圧を検出する必要がある。
図１３（ａ）の場合、単純なピークホールド回路を用いると、破線で示すピーク電圧Ｖｐ’を検出していまい、短周期で変化する入力信号のピーク電圧を検出することができない。図１３（ｂ）の場合、単純なボトムホールド回路を用いると、破線で示すボトム電圧Ｖｂ’を検出していまい、短周期で変化する入力信号のボトム電圧を検出することができない。
【０００４】
特許文献１に、入力信号の各々のピーク電圧と入力信号の各々のボトム電圧の双方を適切に検出する補償技術が開示されている。
特許文献１のピークホールド回路は、第１記憶回路を備えており、第１記憶回路の記憶値よりも入力端子の電圧の方が高い間は第１記憶回路の記憶値を増加させる。また、第１記憶回路は、外部から入力されるクロック信号の入力に同期して記憶値を減少させる。特許文献１のボトムホールド回路は、第２記憶回路を備えており、第２記憶回路の記憶値よりも入力端子の電圧の方が低い間は第２記憶回路の記憶値を減少させる。また、第２記憶回路は、外部から入力されるクロック信号の入力に同期して記憶値を増加させる。
【０００５】
特許文献１の補償技術では、外部から入力されるクロック信号に基づいて第１記憶回路と第２記憶回路の記憶値を変化させて補償を行う。すなわち、図１３（ａ）に実線で示すように、長周期で変化する電圧が低下傾向にある場合には、第１記憶回路の記憶値を減少させて、短周期で変化する入力電圧のピーク電圧の下降に備える。これによって、ピークホールド回路で保持される電圧をピーク電圧の低下に合せて減少させることができる。
同様に、図１３（ｂ）に実線で示すように、長周期で変化する電圧が上昇傾向にある場合には、第２記憶回路の記憶値を増加させて、短周期で変化する入力電圧のボトム電圧の上昇に備える。これによって、ボトムホールド回路で保持される電圧をボトム電圧の上昇に合せて増加させることができる。
【０００６】
入力信号の周期は、回転体の回転速度に応じて変化する。そのため、ピークホールド回路やボトムホールド回路に入力されるクロック信号は、入力信号に同期して補償することが好ましい。そのために有用な補償技術を、本出願人らが出願した。その技術内容は、特願２００８−２４４３６９号に添付されている明細書と図面に開示されている。ただしこの出願は、本出願の出願時点ではまだ未公開である。
上記の補償技術では、第１記憶回路の記憶値と第２記憶回路の記憶値の中間閾値Ｖrefを用いて、入力信号が中間閾値Ｖrefを超えて上昇した場合と入力信号が中間閾値Ｖrefを超えて下降した場合に反転する２値化信号を出力する。上記の技術ではさらに、第１記憶回路の記憶値と中間閾値Ｖrefの中間電圧である高側オフセット閾値Ｖｕと中間閾値Ｖrefと第２記憶回路の記憶値の中間電圧である低側オフセット閾値Ｖｄを用いて、入力信号が高側オフセット閾値Ｖｕを超えて上昇した場合と入力信号が低側オフセット閾値Ｖｄを超えて下降した場合に反転する遅れ２値化信号を出力する。
特願２００８−２４４３６９号に添付されている明細書と図面に開示されている技術（以後、技術文献１と呼ぶ）では、遅れ２値化信号に同期したクロック信号をピークホールド回路やボトムホールド回路に入力する。この技術によれば、ピークホールド回路やボトムホールド回路に入力するクロック信号を入力信号に同期して補償させることができ、入力信号を適切に２値化することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１７８４９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１の技術と技術文献１の技術は非常に有用・有益であり、各種の用途に応用できる。しかし、２値化信号が短周期で変化する回転体の稼動期間と２値化信号が短周期で変化しない回転体の停止期間で、同一の補償技術を用いると入力信号を適切に２値化することができない場合が存在する。
【０００９】
（稼動期間で入力信号を適切に２値化することができない場合の説明）
図１４に、稼動期間における入力信号の一例を示す。図１４に示すように、稼動期間に長周期で変化しない入力信号が入力されている場合、特許文献１の技術を用いると、中間閾値Ｖrefが図１４に点線で示す入力信号のピーク電圧Ｖｐとボトム電圧Ｖｂの中間値である基準電圧Ｖｍからずれてしまう場合がある。そのため、中間閾値Ｖrefを用いて入力信号を２値化した２値化信号が、図１４に点線で示す基準電圧Ｖｍを用いて入力信号を２値化した２値化信号からずれてしまい、中間閾値Ｖrefを用いて入力信号を適切に２値化することができない。特許文献１の技術を用いた場合、停止後の稼動時に入力信号を２値化することができるが、入力信号を適切に２値化することができない場合がある。
【００１０】
（停止後の稼動期間で入力信号を適切に２値化することができない場合の説明）
また、図１６に、稼動後、停止、再稼動した場合の入力信号の一例を示す。停止期間では、周辺温度がＴ１℃からＴ２℃へと上昇するのに伴って、入力信号が上昇する場合がある。このような場合、入力信号が低側オフセット閾値Ｖｄを越えて低下することがない。そのため、技術文献１の技術を用いたとしても、第２記憶回路の記憶値を入力信号の上昇に合わせて上昇させることができない。停止期間から再び稼動期間に移行した際に、入力信号を適切に２値化することができない。このように、稼動期間では技術文献１の技術を用いて入力信号を適切に２値化することができる場合でも、停止期間から再び稼動期間に移行した際に同一の技術を用いて入力信号を適切に２値化することができない場合がある。
【００１１】
以上のように、稼動期間と停止期間で同一の補償技術を用いると、入力信号を適切に２値化することができない場合が存在する。入力信号の状態に関わらず入力信号を適切に２値化する技術が切望される。
【００１２】
本発明は上記の課題を解決する。すなわち本発明は、入力信号の状態に関わらず入力信号を適切に２値化することができる技術を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明では、所定時間に２値化出力が反転するか否かに基づいて稼動期間と停止期間と判断するとともに、この判断に基づいて補償方法を切換えることで、入力信号の状態に応じて入力信号を適切に２値化することに成功した。
本発明は、時間に対して変動する入力信号を２値化する２値化回路に具現化される。２値化回路は、ピークホールド回路と、ボトムホールド回路と、出力信号生成回路と、補償信号生成回路を備えている。
ピークホールド回路は、第１記憶回路を備えており、第１記憶回路の記憶値よりも入力信号の電圧の方が高い間は第１記憶回路の記憶値を増加し、出力信号生成回路と補償信号生成回路からの補償信号に基づいて決定される補償方法で第１記憶回路の記憶値を変更し、第１記憶回路の記憶値を出力信号生成回路に出力する。
ボトムホールド回路は、第２記憶回路を備えており、第２記憶回路の記憶値よりも入力信号の電圧の方が低い間は第２記憶回路の記憶値を減算し、出力信号生成回路と補償信号生成回路からの補償信号に基づいて決定される補償方法で第２記憶回路の記憶値を変更し、第２記憶回路の記憶値を出力信号生成回路に出力する。
出力信号生成回路は、第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値に基づいて入力信号を２値化する。
補償信号生成回路は、所定期間内に２値化出力が反転する場合と反転しない場合で切換わる補償信号を出力する。
【００１４】
本発明の補正信号生成回路では、所定時間内に２値化出力が反転する場合は稼動期間と判断し、反転しない場合は停止期間と判断する。また、本発明の補正信号生成回路では、この判断に基づいて補償信号を出力し、補償信号に基づいてピークホールド回路とボトムホールド回路内に記憶されている記憶値の補償方法を切換える。
本発明によれば、それぞれの期間に応じて補償方法を切換えることができる。そのため、適切な補償方法を用いて記憶値を補償することができ、適切に補償された記憶値から算出された閾値を用いて入力信号を２値化することができる。これによって、入力信号の状態に関わらず入力信号を適切に２値化することができる。
【００１５】
本発明の２値化回路は、下記のように表すことができる。本発明の２値化回路は、入力信号を入力する入力端子と、第１出力信号を出力する第１出力端子と、第２出力信号を出力する第２出力端子と、判定クロック信号を入力する判定クロック端子と、補償信号生成回路と、ピークホールド回路と、ボトムホールド回路と、出力信号生成回路を備えている。
ピークホールド回路は、入力端子と出力信号生成回路と補償信号生成回路に接続されている。また、ピークホールド回路は、第１記憶回路を備えており、少なくとも下記の４つの動作を実行する。
（１）第１記憶回路の記憶値よりも入力信号の電圧の方が高い間は第１記憶回路の記憶値を増加する。
（２）出力信号生成回路からピークホールド値減少信号を入力した時に第１記憶回路の記憶値から第１所定値を減算する。
（３）補償信号生成回路から補償信号を入力した時に第１記憶回路の記憶値から第２所定値を減算する。
（４）第１記憶回路の記憶値を出力信号生成回路に出力する。
【００１６】
ボトムホールド回路は、入力端子と出力信号生成回路と補償信号生成回路に接続されている。また、ボトムホールド回路は、第２記憶回路を備えており、少なくとも下記の４つの動作を実行する。
（１）第２記憶回路の記憶値よりも入力信号の電圧の方が低い間は第２記憶回路の記憶値を減少する。
（２）出力信号生成回路からボトムホールド値増加信号を入力した時に第２記憶回路の記憶値から第３所定値を加算する。
（３）補償信号生成回路から補償信号を入力した時に第２記憶回路の記憶値から第４所定値を加算する。
（４）第２記憶回路の記憶値を出力信号生成回路に出力する。
【００１７】
出力信号生成回路は、入力端子と第１出力端子と第２出力端子とピークホールド回路とボトムホールド回路に接続されている。出力信号生成回路は、少なくとも下記の４つの動作を実行する。
（１）第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値に基づいて入力信号を２値化した第１出力信号を第１出力端子に出力する。
（２）第１出力信号に対して所定位相遅れた第２出力信号を第２出力端子に出力する。
（３）第２出力信号が一方の状態から他方の状態に反転した時にピークホールド値減少信号をピークホールド回路に出力する。
（４）第２出力信号が他方の状態から一方の状態に反転した時にボトムホールド値増加信号をボトムホールド回路に出力する。
【００１８】
補償信号生成回路は、第１出力端子とピークホールド回路とボトムホールド回路に接続されている。補償信号生成回路は、所定期間に亘って第１出力信号が反転しない時に補償信号をピークホールド回路とボトムホールド回路に出力する。
【００１９】
本発明の出力信号生成回路では、入力信号が短周期で変化した場合に、第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値に基づいて第１出力信号が短周期に反転する。また、第１出力信号の反転に伴って第２出力信号が反転する。つまり、入力信号が短周期で変化した場合に第２出力信号が反転する。第２出力信号が反転すると、出力信号生成回路からピークホールド回路にピークホールド値減少信号が出力され、第１記憶回路の記憶値が減少する。また、出力信号生成回路からボトムホールド回路にボトムホールド値増加信号が出力され、第２記憶回路の記憶値が増加する。
【００２０】
その一方、補償信号生成回路では、第１出力信号が短周期に反転しない場合に、補償信号が出力される。つまり、入力信号が短周期で変化しない場合に補償信号が出力される。補償信号生成回路からピークホールド回路に補償信号が出力されると、第１記憶回路の記憶値が減少する。また、補償信号生成回路からボトムホールド回路に補償信号が出力されると、第２記憶回路の記憶値が増加する。
【００２１】
本発明によれば、入力信号の状態に関わらず第１記憶回路の記憶値と第２記憶回路の記憶値を適切に２値化させることができる。これによって、稼動期間及び停止期間における入力信号を適切に２値化することができる。
【００２２】
上記の２値化回路は、判定クロック端子を更に備えていることが好ましい。判定クロック端子は、判定クロック信号が入力されるとともに、補償信号生成回路に接続されている。補償信号生成回路は、判定クロック信号の周期に基づいて決められた所定期間に亘って第１出力信号が反転しない時に、補償信号を出力する。
本発明によれば、第１出力信号が反転しているか否かを判定する所定期間を、判定クロック信号を用いて設定することができる。
【００２３】
上記の２値化回路は、補償クロック端子を更に備えていることが好ましい。補償クロック端子は、補償クロック信号が入力されるとともに、補償信号生成回路に接続されている。補償信号生成回路は、判定クロック信号の周期に基づいて決められた所定期間に亘って第１出力信号が反転しない時に、補償クロック信号に同期した補償信号をピークホールド回路とボトムホールド回路に出力する。
本発明によれば、補償信号の周期を、補償クロック信号を用いて設定することができる。
【００２４】
上記した２値化回路では、出力信号生成回路が閾値演算回路と第１比較回路と第２比較回路と第１選択回路と第２選択回路と第３選択回路と第４選択回路を備えていることが好ましい。
閾値演算回路は、ピークホールド回路とボトムホールド回路と第１比較回路と第２比較回路に接続されている。閾値演算回路は、第１記憶回路の記憶値と第２記憶回路の記憶値の中間閾値と、その中間閾値と第１記憶回路の記憶値の間にある高側オフセット閾値と、その中間閾値と第２記憶回路の記憶値の間にある低側オフセット閾値を演算する。閾値演算回路は、演算した中間閾値と高側オフセット閾値を第１比較回路に出力し、演算した中間閾値と低側オフセット閾値を第２比較回路に出力する。
第１比較回路は、閾値演算回路と入力端子と第１選択回路と第２選択回路と第３選択回路に接続されている。第１比較回路は、入力端子の電圧が中間閾値を下回った時と、入力端子の電圧が高側オフセット閾値を上回った時に反転する信号を出力する。
第２比較回路は、閾値演算回路と入力端子と第１選択回路と第２選択回路と第４選択回路に接続されている。第２比較回路は、入力端子の電圧が中間閾値を上回った時と、入力端子の電圧が低側オフセット閾値を下回った時に反転する信号を出力する。
第１選択回路は、第１比較回路と第２比較回路と第１出力端子に接続されている。第１選択回路は、入力端子の電圧が低側オフセット閾値を下回った後に中間閾値を上回った時と、入力端子の電圧が高側オフセット閾値を上回った後に中間閾値を下回った時に反転する第１出力信号を第１出力端子に出力する。
第２選択回路は、第１比較回路と第２比較回路と第２出力端子に接続されている。第２選択回路は、入力端子の電圧が高側オフセット閾値を上回った時と、入力端子の電圧が低側オフセット閾値を下回った時に反転する第２出力信号を第２出力端子に出力する。
第３選択回路は、第１比較回路とピークホールド回路に接続されている。第３選択回路は、入力端子の電圧が高側オフセット閾値を上回った時に反転するピークホールド値減少信号をピークホールド回路に出力する。
第４選択回路は、第２比較回路とボトムホールド回路に接続されている。第４選択回路は、入力端子の電圧が低側オフセット閾値を下回った時に反転するボトムホールド値増加信号をボトムホールド回路に出力する。
本発明によれば、第１出力信号に対して遅れた第２出力信号を生成することができる。
【発明の効果】
【００２５】
本発明によれば、入力信号の状態に関わらず、入力信号を適切に２値化することができる。
【図面の簡単な説明】
【００２６】
【図１】２値化回路１０の回路図を示す。
【図２】ピークホールド回路３０の回路図を示す。
【図３】ボトムホールド回路４０の回路図を示す。
【図４】出力信号生成回路１２０の回路図を示す。
【図５】出力信号生成回路１２０の動作を説明する図である。
【図６】補償信号生成回路１３０の回路図を示す。
【図７】補償信号生成回路１３０の動作を説明する図である。
【図８】２値化回路１０のフローチャートを示す図である。
【図９】２値化回路１０のタイムチャートを示す図である。
【図１０】２値化回路２１０の回路図を示す。
【図１１】停止判定回路２２２の回路図を示す。
【図１２】本実施例の２値化回路の別実施例の回路図を示す。
【図１３】ピークホールド回路とボトムホールド回路の問題を示す図である。
【図１４】従来技術の問題点を説明する図である。
【図１５】本発明の効果を説明する図である。
【図１６】従来技術の問題点を説明する図である。
【図１７】本発明の効果を説明する図である。
【発明を実施するための形態】
【００２７】
以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）ピークホールド回路は、コンパレータ回路と、ピークカウンタ回路と、Ｄ／Ａ変換回路を備えている。
（特徴２）ボトムホールド回路は、コンパレータ回路と、ボトムカウンタ回路と、Ｄ／Ａ変換回路を備えている。
（特徴３）ピークホールド回路は、リセット信号が入力される端子を備えている。ピークホールド回路にリセット信号が入力されると、第１記憶回路の記憶値が初期化される。
（特徴４）ボトムホールド回路は、リセット信号が入力される端子を備えている。ボトムホールド回路にリセット信号が入力されると、第２記憶回路の記憶値が初期化される。
（特徴５）ピークホールド回路は、基本クロック信号が入力される端子を備えている。第１記憶回路の記憶値よりも入力信号の電圧の方が高い場合に、ピークホールド回路は基本クロック信号に同期して第１記憶回路の記憶値を増加させる。
（特徴６）ボトムホールド回路は、基本クロック信号が入力される端子を備えている。第２記憶回路の記憶値よりも入力信号の電圧の方が低い場合に、ボトムホールド回路は基本クロック信号に同期して第２記憶回路の記憶値を減少させる。
【実施例１】
【００２８】
図１に、２値化回路１０を示す。２値化回路１０は、入力端子２０と基本クロック端子２２とリセット端子２４と第１出力端子２６と第２出力端子２８と判定クロック端子２７とピークホールド回路３０とボトムホールド回路４０と出力信号生成回路１２０と補償信号生成回路１３０を備えている。
【００２９】
入力端子２０は、ピークホールド回路３０とボトムホールド回路４０と出力信号生成回路１２０に接続されており、例えば磁気センサなどの外部回路（図示されていない）から入力電圧が入力されている。
基本クロック端子２２は、ピークホールド回路３０とボトムホールド回路４０と補償信号生成回路１３０に接続されており、外部回路（図示されていない）から第１所定時間の間隔で変化する基本クロック信号が入力されている。
リセット端子２４は、ピークホールド回路３０とボトムホールド回路４０と補償信号生成回路１３０に接続されており、外部回路（図示されていない）からリセット信号が入力されている。
判定クロック端子２７は、補償信号生成回路１３０に接続されており、外部回路（図示されていない）から第２所定時間の間隔で変化する判定クロック信号が入力されている。
【００３０】
ピークホールド回路３０は、入力端子２０と基本クロック端子２２とリセット端子２４と出力信号生成回路１２０と補償信号生成回路１３０に接続されている。図２にピークホールド回路３０の具体的な構成を示す。ピークホールド回路３０は、コンパレータ３１と、ＡＮＤ回路３２と、カウンタ回路３３と、Ｄ／Ａ変換回路３４を備えている。コンパレータ３１の非反転入力端子３１ａが入力端子２０に接続されている。コンパレータ３１の反転入力端子３１ｂがＤ／Ａ変換回路３４の出力端子３４ａに接続されている。コンパレータ３１の出力端子３１ｃがＡＮＤ回路３２の一方の入力端子３２ａに接続されている。ＡＮＤ回路３２の他方の入力端子３２ｂが基本クロック端子２２に接続されている。ＡＮＤ回路３２の出力端子３２ｃがカウンタ回路３３のＵＰ用入力端子３３ｂに接続されている。カウンタ回路３３の第１ＤＯＷＮ用入力端子３３ｃが出力信号生成回路１２０に接続されている。カウンタ回路３３の第２ＤＯＷＮ用入力端子３３ｄが補償信号生成回路１３０に接続されている。カウンタ回路３３のリセット（ＲＥＳ）用入力端子３３ａがリセット端子２４に接続されている。カウンタ回路３３はＤ／Ａ変換回路３４に接続されている。Ｄ／Ａ変換回路３４の出力端子３４ａはコンパレータ３１の反転入力端子３１ｂに接続されているとともに、出力信号生成回路１２０に接続されている。
【００３１】
ピークホールド回路３０では、コンパレータ３１の非反転入力端子３１ａに入力される電圧（入力信号の電圧）が、反転入力端子３１ｂに入力されるピークホールド回路３０の電圧（すなわちピークホールド回路３０の記憶値）よりも高い場合に、出力端子３１ｃの電圧がハイとなる。コンパレータ３１の出力端子３１ｃの電圧がハイのときは、基本クロック信号に同期した出力信号がＡＮＤ回路３２の出力端子３２ｃからカウンタ回路３３のＵＰ用入力端子３３ｂに入力され、この信号に伴ってカウンタ回路３３に記憶されているカウンタ値が増加する。即ち、カウンタ回路３３が第１記憶回路に相当し、カウンタ回路３３に記憶されているカウンタ値が第１記憶回路の記憶値に相当する。また、カウンタ回路３３では、出力信号生成回路１２０からの信号がカウンタ回路３３の第１ＤＯＷＮ用入力端子３３ｃに入力されると、この信号に伴ってカウンタ回路３３のカウンタ値が第１所定値だけ減少する。また、補償信号生成回路１３０からの信号がカウンタ回路３３の第２ＤＯＷＮ用入力端子３３ｄに入力されると、この信号に伴ってカウンタ回路３３のカウンタ値が第２所定値だけ減少する。また、カウンタ回路３３では、リセット端子２４からリセット信号がカウンタ回路３３のＲＥＳ用入力端子３３ａに入力されると、この信号に伴ってカウンタ回路３３のカウンタ値が初期値へとリセットされる。Ｄ／Ａ変換回路３４は、カウンタ回路３３のカウンタ値を読み込み、このカウンタ値に対応するピーク電圧を生成し、このピーク電圧を出力端子３４ａから出力信号生成回路１２０に出力する。
【００３２】
ピークホールド回路３０では、出力信号生成回路１２０と補償信号生成回路１３０からの信号に伴ってカウンタ回路３３のカウンタ値を減少する。そのため、入力電圧が短周期の変動成分とともに長周期の変動成分を含んでおり、これによって入力電圧のピーク電圧が緩慢に減少していく場合でも、短周期で変化するピーク電圧をピークホールド回路３０に記憶することができる。具体的には、後述する出力信号生成回路１２０からのピークホールド値減少信号に伴ってカウンタ回路３３のカウンタ値を第１所定値だけ減少させ、補償信号生成回路１３０からの補償信号に伴ってカウンタ回路３３のカウンタ値を第２所定値だけ減少させる。
また後述するように、入力電圧が短周期で変化する場合に、ピークホールド値減少信号が入力され、入力電圧が短周期で変化しない場合に、補償信号が入力される。そのため、ピークホールド回路３０では、入力電圧の状態に伴ってカウンタ回路３３のカウンタ値を減少させる信号が切換えられる。
【００３３】
ボトムホールド回路４０は、入力端子２０と基本クロック端子２２とリセット端子２４と出力信号生成回路１２０と補償信号生成回路１３０に接続されている。図３にボトムホールド回路４０の具体的な構成を示す。ボトムホールド回路４０は、コンパレータ４１と、ＡＮＤ回路４２と、カウンタ回路４３と、Ｄ／Ａ変換回路４４を備えている。コンパレータ４１の反転入力端子４１ｂが入力端子２０に接続されている。コンパレータ４１の非反転入力端子４１ａがＤ／Ａ変換回路４４の出力端子４４ａに接続されている。コンパレータ４１の出力端子４１ｃがＡＮＤ回路４２の一方の入力端子４２ａに接続されている。ＡＮＤ回路４２の他方の入力端子４２ｂが基本クロック端子２２に接続されている。ＡＮＤ回路４２の出力端子４２ｃがカウンタ回路４３のＤＯＷＮ用入力端子４３ｂに接続されている。カウンタ回路４３の第１ＵＰ用入力端子４３ｃが出力信号生成回路１２０に接続されている。カウンタ回路４３の第２ＵＰ用入力端子４３ｄが補償信号生成回路１３０に接続されている。カウンタ回路４３のリセット（ＲＥＳ）用入力端子４３ａがリセット端子２４に接続されている。カウンタ回路４３はＤ／Ａ変換回路４４に接続されている。Ｄ／Ａ変換回路４４の出力端子４４ａはコンパレータ４１の非反転入力端子４１ａに接続されているとともに、出力信号生成回路１２０に接続されている。
【００３４】
ボトムホールド回路４０では、コンパレータ４１の反転入力端子４１ｂに入力される電圧（入力信号の電圧）が、非反転入力端子４１ａに入力されるボトムホールド回路４０の電圧（すなわちボトムホールド回路４０の記憶値）よりも低い場合に、出力端子４１ｃの電圧がハイとなる。コンパレータ４１の出力端子４１ｃの電圧がハイのときは、基本クロック信号に同期した出力信号がＡＮＤ回路４２の出力端子４２ｃからカウンタ回路４３のＤＯＷＮ用入力端子４３ｂに入力され、この信号に伴ってカウンタ回路４３に記憶されているカウンタ値が減少する。即ち、カウンタ回路４３が第２記憶回路に相当し、カウンタ回路４３に記憶されているカウンタ値が第２記憶回路の記憶値に相当する。また、カウンタ回路４３では、出力信号生成回路１２０からの信号がカウンタ回路４３の第１ＵＰ用入力端子４３ｃに入力されると、この信号に伴ってカウンタ回路４３のカウンタ値が第３所定値だけ増加する。また、補償信号生成回路１３０からの信号がカウンタ回路４３の第２ＵＰ用入力端子４３ｄに入力されると、この信号に伴ってカウンタ回路４３のカウンタ値が第４所定値だけ増加する。また、カウンタ回路４３では、リセット端子２４からリセット信号がカウンタ回路４３のＲＥＳ用入力端子４３ａに入力されると、この信号に伴ってカウンタ回路４３のカウンタ値が初期値へリセットされる。Ｄ／Ａ変換回路４４は、カウンタ回路４３のカウンタ値を読み込み、このカウンタ値に対応するボトム電圧を生成し、このボトム電圧を出力端子４４ａから出力信号生成回路１２０に出力する。
【００３５】
ボトムホールド回路４０では、出力信号生成回路１２０と補償信号生成回路１３０からの信号に伴ってカウンタ回路４３のカウンタ値を増加する。そのため、入力電圧が短周期の変動成分とともに長周期の変動成分を含んでおり、これによって入力電圧のボトム電圧が緩慢に増加していく場合でも、短周期で変化するボトム電圧をボトムホールド回路４０に記憶することができる。具体的には、後述する出力信号生成回路１２０からのボトムホールド値増加信号に伴ってカウンタ回路４３のカウント値を第３所定値だけ増加させ、補償信号生成回路１３０からの補償信号に伴ってカウンタ回路４３のカウンタ値を第４所定値だけ増加させる。
また後述するように、入力電圧が短周期で変化する場合に、ボトムホールド値増加信号が入力され、入力電圧が短周期で変化しない場合に、補償信号が入力される。ボトムホールド回路４０では、入力電圧の状態に伴ってカウンタ回路４３のカウンタ値を増加させる信号が切換えられる。
【００３６】
出力信号生成回路１２０は、入力端子２０と第１出力端子２６と第２出力端子２８とピークホールド回路３０とボトムホールド回路４０に接続されている。図４に出力信号生成回路１２０の具体的な構成を示す。出力信号生成回路１２０は、閾値演算回路５０と第１比較回路６０と第２比較回路７０と第１選択回路８０と第２選択回路９０と第３選択回路１００と第４選択回路１１０を備えている。
【００３７】
閾値演算回路５０は、ピークホールド回路３０とボトムホールド回路４０と第１比較回路６０と第２比較回路７０に接続されている。図４の左側に、閾値演算回路５０の具体的な構成を示す。図４に示すように、閾値演算回路５０では、ピークホールド回路３０との接続端子５１とボトムホールド回路４０との接続端子５５の間に、４つの抵抗Ｒ１〜Ｒ４がこの順に直列に接続されている。抵抗Ｒ１と抵抗Ｒ２の間に、第１接続端子５２が形成されている。抵抗Ｒ２と抵抗Ｒ３の間に、第２接続端子５３が形成されている。抵抗Ｒ３と抵抗Ｒ４の間に、第３接続端子５４が形成されている。
抵抗Ｒ１〜Ｒ４の抵抗値は同一である。したがって、各接続端子５２、５３、５４の電圧は、以下の値に調整される。
【００３８】
Ｖref＝（ピーク電圧−ボトム電圧）×（１／２）＋ボトム電圧
Ｖｕ＝（ピーク電圧−ボトム電圧）×（３／４）＋ボトム電圧
Ｖｄ＝（ピーク電圧−ボトム電圧）×（１／４）＋ボトム電圧
第２接続端子５３の電圧Ｖrefは、ピーク電圧とボトム電圧の平均値であり、中間閾値Ｖrefとして用いられる。第１接続端子５２の電圧Ｖｕは、ピーク電圧と中間閾値Ｖrefの平均値であり、高側オフセット閾値Ｖｕとして用いられる。第３接続端子５４の電圧Ｖｄは、中間閾値Ｖrefとボトム電圧の平均値であり、低側オフセット閾値Ｖｄとして用いられる。
【００３９】
第１比較回路６０は、入力端子２０と閾値演算回路５０と第１選択回路８０と第２選択回路９０と第３選択回路１００に接続されている。図４に示すように、第１比較回路６０は、第１トランジスタＳ１と第２トランジスタＳ２と第１コンパレータ６１とＮＯＴ回路６２を備えている。第１トランジスタＳ１の一方の端子に高側オフセット閾値Ｖｕが入力されており、他方の端子は第１コンパレータ６１の反転入力端子６１ａに接続されている。第１トランジスタＳ１のゲート電極Ｇ１にＮＯＴ回路６２の出力端子６２ｂが接続されている。第２トランジスタＳ２の一方の端子に中間閾値Ｖrefが入力されており、他方の端子は第１コンパレータ６１の反転入力端子６１ａに接続されている。第２トランジスタＳ２のゲート電極Ｇ２に第１コンパレータ６１の出力端子６１ｃが接続されている。第１コンパレータ６１の非反転入力端子６１ｂは入力端子２０に接続されている。第１コンパレータ６１の出力端子６１ｃは、第２トランジスタＳ２のゲート電極Ｇ２に接続されているとともに、ＮＯＴ回路６２の入力端子６２ａと第２選択回路９０と第３選択回路１００に接続されている。ＮＯＴ回路６２の出力端子６２ｂは、第１トランジスタＳ１のゲート電極Ｇ１に接続されているとともに、第１選択回路８０に接続されている。
【００４０】
第２比較回路７０は、入力端子２０と閾値演算回路５０と第１選択回路８０と第２選択回路９０と第４選択回路１１０に接続されている。図４に示すように、第２比較回路７０は、第３トランジスタＳ３と第４トランジスタＳ４と第２コンパレータ７１とＮＯＴ回路７２を備えている。第３トランジスタＳ３の一方の端子に中間閾値Ｖrefが入力されており、他方の端子は第２コンパレータ７１の反転入力端子７１ａに接続されている。第３トランジスタＳ３のゲート電極Ｇ３にＮＯＴ回路７２の出力端子７２ｂが接続されている。第４トランジスタＳ４の一方の端子には低側オフセット閾値Ｖｄが入力されており、他方の端子は第２コンパレータ７１の反転入力端子７１ａに接続されている。第４トランジスタＳ４のゲート電極Ｇ４に第２コンパレータ７１の出力端子７１ｃが接続されている。第２コンパレータ７１の非反転入力端子７１ｂは入力端子２０に接続されている。第２コンパレータ７１の出力端子７１ｃは、第４トランジスタＳ４のゲート電極Ｇ４に接続されているとともに、ＮＯＴ回路７２の入力端子７２ａと第１選択回路８０に接続されている。ＮＯＴ回路７２の出力端子７２ｂは、第３トランジスタＳ３のゲート電極Ｇ３に接続されているとともに、第２選択回路９０と第４選択回路１１０に接続されている。
【００４１】
図５を用いて、第１比較回路６０及び第２比較回路７０の動作を説明する。図５は、入力端子２０に入力する電圧の変化を示しており、図５では、ピーク電圧とボトム電圧が一定の場合について説明する。ピーク電圧とボトム電圧が一定の場合、高側オフセット閾値Ｖｕと中間閾値Ｖrefと低側オフセット閾値Ｖｄも一定となる。図５（Ｂ）は、第１比較回路６０が第１選択回路８０に出力している出力電圧を示す。図５（Ｃ）は、第２比較回路７０が第２選択回路９０と第４選択回路１１０に出力している出力電圧を示す。図５（Ｄ）は、第１選択回路８０が第１出力端子２６に出力している第１出力信号である２値化信号を示す。図５（Ｅ）は、第２選択回路９０が第２出力端子２８に出力している第２出力信号である遅れ２値化信号を示す。
【００４２】
第１比較回路６０の動作を説明する。図４に示す第１トランジスタＳ１と第２トランジスタＳ２は、双方ともｎ型のトランジスタであり、ゲート電極にハイ電圧が印加されることでオンする。入力電圧が高側オフセット閾値Ｖｕを上回る時（ｔ１２）までは、第１トランジスタＳ１がオンしており、第２トランジスタＳ２がオフしている。第１コンパレータ６１の反転入力端子６１ａに高側オフセット閾値Ｖｕが入力されており、図５（Ｂ）に示すように、第１選択回路８０にハイ信号が出力されている。
入力電圧が高側オフセット閾値Ｖｕを上回った時（ｔ１２）に、第１コンパレータ６１の出力端子６１ｃの電圧がハイに切換わる。これによって第２トランジスタＳ２がオンする。また、ＮＯＴ回路６２の出力端子６２ｂの電圧がローに切換わる。これによって、第１トランジスタＳ１がオフする。この結果、第１コンパレータ６１の反転入力端子６１ａの電圧が中間閾値Ｖrefへと切換わり、図５（Ｂ）に示すように、第１選択回路８０に出力される信号がローに切換わる。
次に、入力電圧が中間閾値Ｖrefを下回った時（ｔ１３）に、第１コンパレータ６１の出力端子６１ｃの電圧がローに切換わる。これによって第２トランジスタＳ２がオフする。また、ＮＯＴ回路６２の出力端子６２ｂの電圧がハイに切換わる。これによって、第１トランジスタＳ１がオンする。この結果、第１コンパレータ６１の反転入力端子６１ａの電圧が高側オフセット閾値Ｖｕへと切換わり、図５（Ｂ）に示すように、第１選択回路８０に出力される信号がハイに切換わる。以後、この動作が繰返される。
第１比較回路６０では、第１トランジスタＳ１と第２トランジスタＳ２を用いて第１コンパレータ６１の反転入力端子６１ａに入力される電圧を高側オフセット閾値Ｖｕと中間閾値Ｖrefの間で切換える。これによって、入力電圧が中間閾値Ｖrefを下回った時と、入力電圧が高側オフセット閾値Ｖｕを上回った時に反転する信号が出力される。
【００４３】
次に、第２比較回路７０の動作を説明する。図４に示す第３トランジスタＳ３と第４トランジスタＳ４は、双方ともｎ型のトランジスタであり、ゲート電極にハイ電圧が印加されることでオンする。入力電圧が中間閾値Ｖrefを上回る時（ｔ１１）までは、第３トランジスタＳ３がオンしており、第４トランジスタＳ４がオフしている。第２コンパレータ７１の反転入力端子７１ａに中間閾値Ｖrefが入力されており、図５（Ｃ）に示すように、第２選択回路９０と第４選択回路１１０にハイ信号が出力されている。
入力電圧が中間閾値Ｖrefを上回った時（ｔ１１）に、第２コンパレータ７１の出力端子７１ｃの電圧がハイに切換わる。これによって第４トランジスタＳ４がオンする。また、ＮＯＴ回路７２の出力端子７２ｂの電圧がローに切換わる。これによって、第３トランジスタＳ３がオフする。この結果、第２コンパレータ７１の反転入力端子７１ａの電圧が低側オフセット閾値Ｖｄへと切換わり、図５（Ｃ）に示すように、第２選択回路９０と第４選択回路１１０に出力される信号がローに切換わる。
次に、入力電圧が低側オフセット閾値Ｖｄを下回った時（ｔ１４）に、第２コンパレータ７１の出力端子７１ｃの電圧がローに切換わる。これによって第４トランジスタＳ４がオフする。また、ＮＯＴ回路７２の出力端子７２ｂの電圧がハイに切換わる。これによって、第３トランジスタＳ３がオンする。この結果、第２コンパレータ７１の反転入力端子７１ａの電圧が中間閾値Ｖrefへと切換わり、図５（Ｃ）に示すように、第２選択回路９０と第４選択回路１１０に出力される信号がハイに切換わる。以後、この動作が繰返される。
第２比較回路７０では、第３トランジスタＳ３と第４トランジスタＳ４を用いて第２コンパレータ７１の反転入力端子７１ａに入力される電圧を中間閾値Ｖrefと低側オフセット閾値Ｖｄの間で切り換える。これによって、入力電圧が低側オフセット閾値Ｖｄを下回った時と、入力電圧が中間閾値Ｖrefを上回った時に反転する信号が出力される。
【００４４】
第１選択回路８０は、第１比較回路６０と第２比較回路７０と第１出力端子２６に接続されている。図４に示すように、第１選択回路８０は、フリップフロップ回路８１を備えている。
フリップフロップ回路８１は、セット端子８１Ｓとリセット端子８１Ｒと出力端子８１Ｑを有している。フリップフロップ回路８１では、セット端子８１Ｓがローからハイに立ち上がった場合には、出力端子８１Ｑの電圧がハイとなり、リセット端子８１Ｒがローからハイに立ち上がった場合には、出力端子８１Ｑの電圧がローとなる。
フリップフロップ回路８１のセット端子８１Ｓは、第２比較回路７０に接続されており、図５（Ｃ）に示す信号を反転させた信号が入力されている。フリップフロップ回路８１のリセット端子８１Ｒは、第１比較回路６０に接続されており、図５（Ｂ）に示す信号が入力されている。フリップフロップ回路８１の出力端子８１Ｑは、第１出力端子２６に接続されている。上記に説明したフリップフロップ回路の入出力信号特性により、図５（Ｄ）に示すように、第１出力端子２６からは、入力電圧が中間閾値Ｖrefを下回った時（ｔ１１）と、入力電圧が中間閾値Ｖrefを上回った時（ｔ１３）に反転する第１出力信号である２値化信号が出力される。
【００４５】
第２選択回路９０は、第１比較回路６０と第２比較回路７０と第２出力端子２８に接続されている。図４に示すように、第２選択回路９０は、フリップフロップ回路９１を備えている。フリップフロップ回路９１は、フリップフロップ回路８１と同一の端子及び入出力特性を備えており、重複した説明を省略する。
フリップフロップ回路９１のセット端子９１Ｓは、第１比較回路６０に接続されており、図５（Ｂ）に示す信号を反転させた信号が入力されている。フリップフロップ回路９１のリセット端子９１Ｒは、第２比較回路７０に接続されており、図５（Ｃ）に示す信号が入力されている。フリップフロップ回路９１の出力端子９１Ｑは、第２出力端子２８に接続されている。上記に説明したフリップフロップ回路の入出力信号特性により、図５（E）に示すように、第２出力端子２８からは、入力電圧が高側オフセット閾値Ｖｕを上回った時（ｔ１２）と、入力電圧が低側オフセット閾値Ｖｄを下回った時（ｔ１４）に反転する第２出力信号である遅れ２値化信号が出力される。
【００４６】
第３選択回路１００は、第１比較回路６０とピークホールド回路３０に接続されている。図４に示すように、第３選択回路１００は、立ち上がり検出回路１０１を備えている。立ち上がり検出回路１０１の入力端子１０１ａには図５（Ｂ）に示す信号を反転させた信号が入力されており、立ち上がり検出回路１０１の出力端子１０１ｂはピークホールド回路３０に接続されている。立ち上がり検出回路１０１は、入力端子１０１ａから入力される信号が、ローからハイに立ち上がった際に出力端子１０１ｂから信号を出力する。前記したように、第３選択回路１００がピークホールド回路３０に信号を送ると、ピークホールド回路３０は、カウンタ回路３３の値から第１所定値を減算する。第３選択回路１００がピークホールド回路３０に送る信号は、ピークホールド値減少信号ということができる。
【００４７】
第４選択回路１１０は、第２比較回路７０とボトムホールド回路４０に接続されている。図４に示すように、第４選択回路１１０は、立ち下がり検出回路１１１を備えている。立ち下がり検出回路１１１の入力端子１１１ａには図５（Ｃ）に示す信号が入力されており、立ち下がり検出回路１１１の出力端子１１１ｂはボトムホールド回路４０に接続されている。立ち下がり検出回路１１１は、入力端子１１１ａから入力される信号が、ハイからローに立ち下がった際に出力端子１１１ｂから信号を出力する。前記したように、第４選択回路１１０がボトムホールド回路４０に信号を送ると、ボトムホールド回路４０は、カウンタ回路４３の値から第３所定値を加算する。第４選択回路１１０がボトムホールド回路４０に送る信号は、ボトムホールド値増加信号ということができる。
【００４８】
上記したように、ピークホールド値減少信号とボトムホールド値増加信号は、第１比較回路６０及び第２比較回路７０から出力される信号の反転に基づいて出力される。第１比較回路６０及び第２比較回路７０から出力される信号は、入力信号が短周期で変動し、その値がＶref、Ｖｕ、Ｖｄを超えて変動することによって反転する。すなわち、入力信号が短周期で変化する場合に、ピークホールド値減少信号とボトムホールド値増加信号が出力信号生成回路１２０からピークホールド回路３０とボトムホールド回路４０へと出力される。
上記では、第１比較回路６０を直接第３選択回路１００に接続しており、第２比較回路７０を直接第４選択回路１１０に接続している。これに代えて、第１比較回路６０と第２比較回路７０を、第２選択回路９０を介して第３選択回路１００と第４選択回路１１０に接続してもよい。
【００４９】
補償信号生成回路１３０は、入力端子２０と基本クロック端子２２とリセット端子２４と第１出力端子２６と判定クロック端子２７とピークホールド回路３０とボトムホールド回路４０に接続されている。図６に補償信号生成回路１３０の具体的な構成を示す。補償信号生成回路１３０は、ＮＯＴ回路１４１〜１４８とフリップフロップ回路１５１〜１６２とＡＮＤ回路１７１〜１７９とＯＲ回路１８１、１８２とＮＡＮＤ回路１９１、１９２によって構成されている。
フリップフロップ回路１５１〜１６２は、データ端子Ｄとクロック端子ＣＫと反転リセット端子Ｒ（反転セット端子Ｓ）と出力端子Ｑと反転出力端子ＱＢを有している。フリップフロップ回路１５１〜１６２は、データ端子Ｄとクロック端子ＣＫが共にハイとなった場合に、出力端子Ｑの電圧がハイとなり、反転出力端子ＱＢの電圧がローとなる。また、反転リセット端子Ｒがハイからローに立ち下がった場合に、出力端子Ｑの電圧がローになり、反転出力端子ＱＢの電圧がハイになる。反転セット端子Ｓがハイからローに立ち下がった場合に、出力端子Ｑの電圧がハイになり、反転出力端子ＱＢの電圧がローになる。
【００５０】
図６及び図７を用いて、補償信号生成回路１３０の動作を説明する。図７（Ａ）は、第１出力信号である２値化信号を示す。図７（Ｂ）は、判定クロック端子２７に入力される判定クロック信号を示す。図７（Ｃ）は、ＡＮＤ回路１７５の出力信号を示す。図７（Ｄ）は、ＡＮＤ回路１７６の出力信号を示す。図７（Ｅ）は、ＡＮＤ回路１７７の出力信号を示す。図７（Ｆ）は、ＡＮＤ回路１７８の出力信号を示す。図７（Ｇ）は、補償信号生成回路１３０から出力される補償信号を示す。
【００５１】
図７（Ａ）に示すように、２値化信号がローからハイに反転すると、フロップフリップ回路１５１，１５３のデータ端子Ｄに入力される信号が、ローからハイに反転する。その一方、フロップフリップ回路１５５，１５７のデータ端子Ｄに入力される信号が、ハイからローに反転する。また、２値化信号はＡＮＤ回路１７１，１７２の一方の入力端子に入力されている。また、２値化信号を反転させた信号がＡＮＤ回路１７３，１７４の一方の入力端子に入力されている。ＡＮＤ回路１７１〜１７４の他方の入力端子にはリセット信号を反転させた信号が入力されている。ＡＮＤ回路１７１の出力端子がフロップフリップ回路１５１の反転リセット端子Ｒに入力されている。ＡＮＤ回路１７２の出力端子がフロップフリップ回路１５３の反転リセット端子Ｒに入力されている。ＡＮＤ回路１７３の出力端子がフロップフリップ回路１５５の反転リセット端子Ｒに入力されている。ＡＮＤ回路１７４の出力端子がフロップフリップ回路１５７の反転リセット端子Ｒに入力されている。また、フロップフリップ回路１５１，１５５のクロック端子ＣＫには、判定クロック信号が入力されており、フロップフリップ回路１５３，１５７のクロック端子ＣＫには判定クロック信号を反転させた信号が入力されている。また、フロップフリップ回路１５２のデータ端子Ｄは、フロップフリップ回路１５１の出力端子Ｑに接続されている。フロップフリップ回路１５４のデータ端子Ｄは、フロップフリップ回路１５３の出力端子Ｑに接続されている。フロップフリップ回路１５６のデータ端子Ｄは、フロップフリップ回路１５５の出力端子Ｑに接続されている。フロップフリップ回路１５８のデータ端子Ｄは、フロップフリップ回路１５７の出力端子Ｑに接続されている。フロップフリップ回路１５４，１５８のクロック端子ＣＫには、判定クロック信号が入力されており、フロップフリップ回路１５２，１５６のクロック端子ＣＫには判定クロック信号を反転させた信号が入力されている。この結果、ＡＮＤ回路１７５〜１７８には、図７（Ｃ）〜（Ｆ）に示す信号が出力される。
ＡＮＤ回路１７５、１７７の出力信号がＯＲ回路１８１に入力され、ＯＲ回路１８１の出力信号がフロップフリップ回路１５９、１６０へと入力される。ＯＲ回路１８１の出力信号は、フロップフリップ回路１５９において、基本クロック信号を用いて処理され、処理された信号がＮＡＮＤ回路１９１へと入力される。ＮＡＮＤ回路１９１から出力された信号は、ＡＮＤ回路１７９の一方の入力端子へと入力される。
また、ＡＮＤ回路１７６、１７８の出力信号がＯＲ回路１８２に入力され、ＯＲ回路１８２の出力信号は、フロップフリップ回路１６１、１６２へと入力される。ＯＲ回路１８２の出力信号がフロップフリップ回路１６１、１６２において、基本クロック信号を用いて処理され、処理された信号がＮＡＮＤ回路１９２へと入力される。ＮＡＮＤ回路１９２から出力された信号は、ＡＮＤ回路１７９の他方の入力端子へと入力される。
ＡＮＤ回路１７９の出力信号がＮＯＴ回路１４８に入力される。この結果、図７（Ｇ）に示すように、判定クロック信号の半周期に亘って２値化信号が反転しない場合に反転し、判定クロック信号の半周期の間に２値化信号が反転した場合に反転しない（点線表示）補償信号がＮＯＴ回路１４８の出力端子から出力される。
【００５２】
上記したように、補償信号は、２値化信号の反転に基づいて（正式には反転しないことに基づいて）出力される。２値化信号は、入力信号が短周期で変化し、その値がＶref、Ｖｕ、Ｖｄを超えて変化することによって反転する。すなわち、入力信号が短周期で変化しない場合に、補償信号が補償信号生成回路１３０からピークホールド回路３０とボトムホールド回路４０へと出力される。
【００５３】
図８及び図９を用いて、２値化回路１０の動作を説明する。下記の説明では、ピークホールド値減少信号によるピークホールド回路３０の記憶値の補償方法及びボトムホールド値増加信号によるボトムホールド回路４０の記憶値の補償方法を第１補償方法と呼ぶ。また、補償信号によるピークホールド回路３０とボトムホールド回路４０記憶値の補償方法を第２補償方法と呼ぶ。図９のタイマー信号は、補償信号生成回路１３０に内蔵されたタイマーの経過時間の監視動作を示す信号である。タイマー信号は、反転タイミングにおいて経過時間をリセットするとともに、反転タイミングからの経過時間を監視する。また、図９のドリフト補償方法は、その時刻に２値化回路１０が選択している補償方法を示しており、第１補償方法が選択されている状態をロー状態として示す。また、第２補償方法が選択されている状態をハイ状態として示す。
【００５４】
本実施例の２値化回路１０では、時刻ｔ０に電源を投入した後、時刻ｔ１に補償方法を第１補償方法に設定するとともに、タイマー信号を反転させる（Ｓ１２）。時刻ｔ１以降、２値化回路１０は、２値化信号の反転の発生を監視するとともに、タイマー信号の経過時間を監視する（Ｓ１４）。２値化信号の反転の発生が監視されず、またタイマー信号の経過時間が判定クロック信号の半周期から決定される判定期間Ｔ１０を経過しない間は（Ｓ１４で（１）ＮＯ（２）ＮＯ）、現在の状態を保持する。
図９の時刻ｔ２に示すように、２値化信号の反転が監視されない期間が、判定クロック信号の半周期から決定される判定期間Ｔ１０を過ぎた（つまり、停止期間と判断された）場合には（Ｓ１４で（１）ＮＯ（２）ＹＥＳ）、補償方法を第２補償方法へと切換えるとともに、タイマー信号を反転させる（Ｓ１６）。その後、２値化信号の反転が監視されない期間が続く間（つまり停止期間であり、例えば図９の時刻ｔ３を含む期間）は、補償方法が第２補償方法に維持され、判定期間Ｔ１０の経過毎にタイマー信号を反転させる。
【００５５】
次に、図９の時刻ｔ４に示すように、判定期間Ｔ１０内に２値化信号の反転が監視された（つまり、停止期間から稼動期間に切換わったと判断された）場合には（Ｓ１４で（１）ＹＥＳ）、補償方法を第１補償方法へと切換えるとともに、タイマー信号を反転させる（Ｓ１２）。その後、２値化信号の反転が監視される期間が続く間（つまり稼動期間であり、例えば時刻ｔ５、ｔ６を含む期間）では、補償方法が第１補償方法に維持され、２値化信号の反転毎にタイマー信号を反転させる。時刻ｔ７、ｔ８、ｔ９におけるタイマー信号と補償方法の変化は、時刻ｔ２、ｔ３、ｔ４と同一であり、重複した説明を省略する。
【００５６】
本実施例によれば、２値化信号が判定期間Ｔ１０よりも短い周期で変化しているか否かに基づいて、第１記憶回路の記憶値と第２記憶回路の記憶値を変化させる信号を切換える。図９の時刻ｔ４、ｔ５、ｔ６、ｔ９に示すように、２値化信号が判定期間Ｔ１０よりも短い周期で変化する稼動期間には、ピークホールド値減少信号とボトムホールド値増加信号を用いた第１補償方法に基づいてピークホールド回路３０の第１記憶値とボトムホールド回路４０の第２記憶値を補償する。これによって、稼動期間において入力信号を適切に２値化することができる。また、図９の時刻ｔ２、ｔ３、ｔ７、ｔ８に示すように、２値化信号が判定期間Ｔ１０よりも短い周期で変化しない停止期間には、補償信号を用いた第２補償方法に基づいてピークホールド回路３０の第１記憶値とボトムホールド回路４０の第２記憶値を補償する。これによって、回転期間において入力信号を適切に２値化することができる。本実施例によれば、入力信号の状態に関わらず、入力信号を正確に２値化することができる。
【実施例２】
【００５７】
図１０に、２値化回路２１０を示す。２値化回路１０との違いは、補償クロック端子２９を有していることと、補償信号生成回路２３０が、停止判定回路２２２とＡＮＤ回路２２０を備えていることである。
【００５８】
補償クロック端子２９は、補償信号生成回路２３０に接続されており、外部回路（図示されていない）から第３所定時間の間隔で変化する補償クロック信号が入力されている。
ＡＮＤ回路２２０は、補償クロック端子２９とピークホールド回路３０とボトムホールド回路４０と停止判定回路２２２に接続されている。停止判定回路２２２は、基本クロック端子２２とリセット端子２４と第１出力端子２６と判定クロック端子２７とＡＮＤ回路２２０に接続されている。図１１に停止判定回路２２２の具体的な構成を示す。図６に示す補償信号生成回路１３０との違いは、ＮＯＴ回路１４７とフリップフロップ回路１６３〜１６６とＡＮＤ回路１８０とＮＡＮＤ回路１９３、１９４とセットリセット回路１６７を備えていることである。
【００５９】
図１１に示す停止判定回路２２２では、判定クロック信号の半周期に亘って２値化信号が反転しない場合にハイとなり、判定クロック信号の半周期の間に２値化信号が反転した場合にローとなる停止信号が出力される。図１０に示すように、停止判定回路２２２から出力された停止信号はＡＮＤ回路２２０の一方の入力端子に入力される。ＡＮＤ回路２２０の他方の入力端子には、補償クロック端子２９が接続されている。そのため、図１０の補償信号生成回路２３０では、補償クロック信号に同期した補償信号がピークホールド回路３０とボトムホールド回路４０に入力される。
本実施例によれば、入力信号が短周期で反転しているか否かを判定する判定クロック信号の周期と、補償信号の周期を別々に設定することができる。
【００６０】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本実施例では、補償信号生成回路を備えた２値化回路を用いて説明を行ったが、２値化回路は必ずしも補償信号生成回路を備えている必要はない。図１２に示すように、第１出力端子２６からの２値化信号に基づいて、その一部が外部に設けられた停止判定回路を用いて停止信号を生成してもよい。
【００６１】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００６２】
１０、２１０２値化回路
２０入力端子
２２基本クロック端子
２４リセット端子
２６第１出力端子
２７判定クロック端子
２８第２出力端子
２９補償クロック端子
３０ピークホールド回路
３１コンパレータ
３３カウンタ回路
３４Ａ／Ｄ変換回路
４０ボトムホールド回路
４１コンパレータ
４３カウンタ回路
４４Ａ／Ｄ変換回路
５０閾値演算回路
６０第１比較回路
７０第２比較回路
８０第１選択回路
９０第２選択回路
１００第３選択回路
１１０第４選択回路
１２０出力信号生成回路
１３０、２３０補償信号生成回路
２２０ＡＮＤ回路
２２２停止判定回路

【特許請求の範囲】
【請求項１】
時間に対して変動する入力信号を２値化する２値化回路であって、
ピークホールド回路と、ボトムホールド回路と、出力信号生成回路と、補償信号生成回路を備えており、
ピークホールド回路は、第１記憶回路を備えており、第１記憶回路の記憶値よりも入力信号の電圧の方が高い間は第１記憶回路の記憶値を増加し、出力信号生成回路と補償信号生成回路からの補償信号に基づいて決定される補償方法で第１記憶回路の記憶値を変更し、第１記憶回路の記憶値を出力信号生成回路に出力し、
ボトムホールド回路は、第２記憶回路を備えており、第２記憶回路の記憶値よりも入力信号の電圧の方が低い間は第２記憶回路の記憶値を減算し、出力信号生成回路と補償信号生成回路からの補償信号に基づいて決定される補償方法で第２記憶回路の記憶値を変更し、第２記憶回路の記憶値を出力信号生成回路に出力し、
出力信号生成回路は、第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値に基づいて入力信号を２値化し、
補償信号生成回路は、所定期間内に２値化出力が反転する場合と反転しない場合で切換わる補償信号を出力する２値化回路。
【請求項２】
時間に対して変動する入力信号を２値化する２値化回路であって、
入力信号を入力する入力端子と、第１出力信号を出力する第１出力端子と、第２出力信号を出力する第２出力端子と、ピークホールド回路と、ボトムホールド回路と、出力信号生成回路と、補償信号生成回路を備えており、
ピークホールド回路は、入力端子と出力信号生成回路と補償信号生成回路に接続されており、第１記憶回路を備えており、（１）第１記憶回路の記憶値よりも入力信号の電圧の方が高い間は第１記憶回路の記憶値を増加し、（２）出力信号生成回路からピークホールド値減少信号を入力した時に第１記憶回路の記憶値から第１所定値を減算し、（３）補償信号生成回路から補償信号を入力した時に第１記憶回路の記憶値から第２所定値を減算し、（４）第１記憶回路の記憶値を出力信号生成回路に出力し、
ボトムホールド回路は、入力端子と出力信号生成回路と補償信号生成回路に接続されており、第２記憶回路を備えており、（１）第２記憶回路の記憶値よりも入力信号の電圧の方が低い間は第２記憶回路の記憶値を減少し、（２）出力信号生成回路からボトムホールド値増加信号を入力した時に第２記憶回路の記憶値から第３所定値を加算し、（３）補償信号生成回路から補償信号を入力した時に第２記憶回路の記憶値から第４所定値を加算し、（４）第２記憶回路の記憶値を出力信号生成回路に出力し、
出力信号生成回路は、入力端子と第１出力端子と第２出力端子とピークホールド回路とボトムホールド回路に接続されており、（１）第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値に基づいて入力信号を２値化した第１出力信号を第１出力端子に出力し、（２）第１出力信号に対して所定位相遅れた第２出力信号を第２出力端子に出力し、（３）第２出力信号が一方の状態から他方の状態に反転した時にピークホールド値減少信号をピークホールド回路に出力し、（４）第２出力信号が他方の状態から一方の状態に反転した時にボトムホールド値増加信号をボトムホールド回路に出力し、
補償信号生成回路は、第１出力端子とピークホールド回路とボトムホールド回路に接続されており、所定期間に亘って第１出力信号が反転しない時に補償信号をピークホールド回路とボトムホールド回路に出力する請求項１に記載の２値化回路。
【請求項３】
判定クロック信号を入力するとともに、補償信号生成回路に接続する判定クロック端子を更に備えており、
補償信号生成回路は、判定クロック信号の周期に基づいて決められた所定期間に亘って第１出力信号が反転しない時に補償信号を出力することを特徴とする請求項１または２に記載の２値化回路。
【請求項４】
補償クロック信号を入力するとともに、補償信号生成回路に接続する補償クロック端子を更に備えており、
補償信号生成回路は、判定クロック信号の周期に基づいて決められた所定期間に亘って第１出力信号が反転しない時に、補償クロック信号に同期して補償信号を出力することを特徴とする請求項３に記載の２値化回路。
【請求項５】
出力信号生成回路は、閾値演算回路と第１比較回路と第２比較回路と第１選択回路と第２選択回路と第３選択回路と第４選択回路を備えており、
閾値演算回路は、ピークホールド回路とボトムホールド回路と第１比較回路と第２比較回路に接続されており、第１記憶回路の記憶値と第２記憶回路の記憶値の中間閾値と、その中間閾値と第１記憶回路の記憶値の間にある高側オフセット閾値と、その中間閾値と第２記憶回路の記憶値の間にある低側オフセット閾値を演算し、中間閾値と高側オフセット閾値を第１比較回路に出力し、中間閾値と低側オフセット閾値を第２比較回路に出力し、
第１比較回路は、閾値演算回路と入力端子と第１選択回路と第２選択回路と第３選択回路に接続されており、入力端子の電圧が中間閾値を下回った時と、入力端子の電圧が高側オフセット閾値を上回った時に反転する信号を出力し、
第２比較回路は、閾値演算回路と入力端子と第１選択回路と第２選択回路と第４選択回路に接続されており、入力端子の電圧が中間閾値を上回った時と、入力端子の電圧が低側オフセット閾値を下回った時に反転する信号を出力し、
第１選択回路は、第１比較回路と第２比較回路と第１出力端子に接続されており、入力端子の電圧が低側オフセット閾値を下回った後に中間閾値を上回った時と、入力端子の電圧が高側オフセット閾値を上回った後に中間閾値を下回った時に反転する第１出力信号を第１出力端子に出力し、
第２選択回路は、第１比較回路と第２比較回路と第２出力端子に接続されており、入力端子の電圧が高側オフセット閾値を上回った時と、入力端子の電圧が低側オフセット閾値を下回った時に反転する第２出力信号を第２出力端子に出力し、
第３選択回路は、第１比較回路とピークホールド回路に接続されており、入力端子の電圧が高側オフセット閾値を上回った時に反転するピークホールド値減少信号をピークホールド回路に出力し、
第４選択回路は、第２比較回路とボトムホールド回路に接続されており、入力端子の電圧が低側オフセット閾値を下回った時に反転するボトムホールド値増加信号をボトムホールド回路に出力することを特徴とする請求項１〜４に記載の２値化回路。

【図１】