【課題】一層のノイズ低減を図ることができることはもとより、低周波ノイズの低減を図ることができる比較器、ＡＤ変換器、固体撮像装置、およびカメラシステムを提供する。
【解決手段】比較器５００Ａは、第１の入力サンプリング容量Ｃ５１１と、第２の入力サンプリング容量Ｃ５１２と、出力ノードｄと、一方の入力端子に、第１の入力サンプリング容量を介して、信号レベルが傾きをもって変化するスロープ信号を受け、他方の入力端子に、第２の入力サンプリング容量を介して入力信号を受けて、スロープ信号と入力信号との比較動作を行う差動比較部としてのトランスコンダクタンス（Ｇｍ）アンプ５１１と、Ｇｍアンプの出力部ｃと出力ノードｄとの間に配置され、Ｇｍアンプの出力部の電圧を一定に保持するアイソレータ５３０とを有する。 （もっと読む）

【課題】スイッチ素子のオン抵抗の影響を排除することにより、トリミングの誤差が特定の条件において大きくなることを回避することができる抵抗分割回路、さらには精度がよい電圧検出回路を提供する。
【解決手段】直列接続した抵抗値に重み付けをした複数の抵抗素子と、抵抗素子とそれぞれ並列に接続されたスイッチ素子とを備えた抵抗分割回路で、対応する抵抗素子の抵抗値とスイッチ素子がショート状態のときの抵抗値との比を一定となるように構成した。 （もっと読む）

【課題】高速量子化器および最適化された時間遅延を提供する。
【解決手段】高速量子化器コンパレータの装置と方法は、３部を含む：プリアンプ部、再生ラッチ部、およびデータラッチ部。時間遅延は、再生ラッチ出力の最初の電圧を変えることによって減少される。電流源はコンパレータの底部に提供され、時間遅延最適化を可能にする。ＰＭＯＳ同等化スイッチが停止されたとき、クロック信号をフィードスルーにし、出力に電荷の注入を提供する。これらの電荷によって、コンパレータの時間遅延が可変となる。リセット時間が比較時間より長いために、非常に低い電流が出力電圧を決定する。 （もっと読む）

【課題】ノイズの伝搬をより抑制することが可能なシュミット回路を提供する。
【解決手段】シュミット回路１００は、入力信号が入力され、しきい値電圧を可変可能な入力論理回路と、前記入力論理回路の出力信号が入力され、第１のしきい値電圧を有する第１の論理回路Ｃ１と、前記入力論理回路の出力信号が入力され、前記第１のしきい値電圧より小さい電圧である第２のしきい値電圧を有する第２の論理回路Ｃ２と、前記第１の論理回路Ｃ１の出力信号及び前記第２の論理回路Ｃ２の出力信号に応じて、前記入力論理回路のしきい値電圧を調整する可変抵抗回路Ｒ１、Ｒ２と、前記入力信号の電位が前記第１のしきい値電圧と前記第２のしきい値電圧との間の場合はフローティングされたフローティング電位を出力し、前記入力信号の電位が前記第１のしきい値電圧以上若しくは前記第２のしきい値電圧以下の場合は固定電位を出力する第３の論理回路Ｃ３と、を備える。 （もっと読む）

【課題】車両側から車載機器に入力される二値信号の高レベル／低レベルの電位が未知の場合であっても、前記二値信号の２つの状態を正しく弁別し、高レベル及び低レベルの状態に応じてパルス状に変化する出力側二値信号を生成する。
【解決手段】入力側二値信号ＳＧ１の波形のアナログレベルをデジタル情報に変換して入力し、このデジタル情報から第１のレベル（高レベル）と第２のレベル（低レベル）とを検出し、前記第１のレベル及び第２のレベルに基づいて少なくとも１つの閾値を決定し、前記閾値に応じて基準レベル生成部の状態を自動的に調整するマイクロコンピュータ１１と、前記基準レベル生成部に配置され前記マイクロコンピュータ１１からのデジタル制御入力に従って抵抗値が決定される少なくとも１つのデジタルポテンショメータ１６、１７とを備える。 （もっと読む）

【課題】差動増幅回路において参照電圧と外部入力信号とを比較する方式を採用した場合においても、出力信号の立ち上がりと立ち下がりとの対称性を維持する。
【解決手段】定電流源回路は、一端が第３及び第４トランジスタのソースである第２ノードに接続され、他端が前記第１電圧とは異なる第２電圧を供給する第２電源ノードに接続される。クランプ回路は、第２ノードと第２電源ノードとの間に電流経路を形成し、第１の外部入力信号が第１の状態から第２の状態に切り替わる場合において、第２ノードを所定の電位に調整する。 （もっと読む）

【課題】簡単な構成で低消費電流化を図ることができ、しかも電源電圧の上昇に伴う消費電流の増加を抑制することのできるコンパレータ回路を提供する。
【解決手段】カレントミラー回路を構成するPMOSFET 11及びPMOSFET 12の各ソースは電源Vddに接続され、そのゲートは互いに接続される。ダイオード接続されているPMOSFET 11のドレインはNMOSFET 13のドレインに接続される。NMOSFET 13のゲートには信号V1が印加される。一方、PMOSFET 12のドレインはNMOSFET 14のドレインに接続される。またPMOSFET 12及びNMOSFET 14の各ドレインを結ぶ共通接続点から出力信号Voが導出される。NMOSFET 14のゲートには入力信号V2が印加される。そして、信号V1の値を定電圧素子によって決めることにより、電源電圧や入力信号V2が変わってもテール抵抗18の両端電圧が一定であるようにする。 （もっと読む）

【課題】電源電圧などの回路の動作条件の変動に関わらず、デューティ比の変動を抑圧、低減する。
【解決手段】差動増幅回路１と、この差動増幅回路１において差動対を構成する２つのＭＯＳトランジスタ２１，２２のソース同士の接続点における電位に基づいて閾値電圧を生成する閾値電圧生成回路２と、インバータ動作における閾値電圧を、閾値電圧生成回路２により生成された閾値電圧に設定可能に構成された閾値電圧可変インバータ回路３とが設けられることにより、インバータ動作における閾値電圧が、差動増幅回路１の出力振幅の中心電圧に設定でき、電源電圧の変動などが生じてもインバータの入出力間におけるデューティ比の変動が抑圧、低減できるものとなっている。 （もっと読む）

【課題】単独の動作モード信号で動作モードを切り替えるコンパレータ回路において、コンペアモードでコンパレータ回路の出力値が確定した後も、入力部から出力部に向けて不要な電流が流れてしまう。
【解決手段】本発明の集積回路では、コンパレータ回路に、入力部および出力部の間の、リーク電流が通る電流パスに含まれるトランジスタを制御する論理回路を追加する。この論理回路は、動作モード信号と、コンパレータ回路の出力信号とを入力し、コンパレータ回路の出力信号が確定した後は電流パスを遮断状態にする。 （もっと読む）

【課題】
工程を複雑にすることなく、多結晶シリコン膜に回路特性に適したｎチャネル型ＴＦＴ
とｐチャネル型ＴＦＴを形成することができる薄膜半導体装置及び差動増幅回路及び表示装置の提供。
【解決手段】
入力対に与えられた信号電圧を差動で受ける差動対（１０１、１０２）と、前記差動対の出力対と第１の電源間に接続される負荷素子対（１０３、１０４）と、前記差動対と第２の電源間に接続され、前記差動対に定電流を供給する電流源（１０６）と、を有する差動段（２３）を備えた差動増幅回路において、前記差動対、及び／又は、前記負荷素子対は、相対的に低閾値のトランジスタよりなり、前記差動段の電流パスに挿入され、前記電流パスの導通・遮断を制御するスイッチ機能として、前記低閾値のトランジスタよりも高い閾値を有し、制御端子に入力される制御信号によってオン・オフ制御される少なくとも１つのトランジスタ（５０３）を備える。 （もっと読む）

【課題】差動ペアトランジスタを用いない比較器を備えた遅延発生装置およびこの遅延発生装置を備えた半導体試験装置を提供することを目的とする。
【解決手段】入力信号に対して設定された時間だけ遅延を持たせるための静電容量を有する遅延部１１１と比較基準電圧を生成するためのＤＡコンバータ１１０と遅延部から出力される出力電圧と比較基準電圧とを比較する比較器１とを備える遅延発生装置であって、比較器１は、比較基準電圧Ｖｔｈに基づく閾値と出力電圧とを比較して反転するインバータ回路２Ａと、インバータ回路２Ａの正側電位Ｖｄ１を設定する第１の電圧源５と、インバータ回路２Ａの負側電位Ｖｓ１を設定する第２の電圧源６と、を備えている。 （もっと読む）

【課題】双方向伝送において送信信号をキャンセルする。
【解決手段】第１抵抗Ｒ１は、その第１端子に第１電圧ＶＨ’が印加され、その第２端子が入出力端子Ｐ１と接続される。第２抵抗Ｒ２は、その第１端子に第１電圧ＶＨ’が印加される。テイル電流源１２は、所定のテイル電流Ｉａ’を生成する。電流スイッチ１０は、第２デバイス１０２に送信すべきデータＰＡＴを受け、その値に応じて第１抵抗Ｒ１の第２端子と第２抵抗Ｒ２の第２端子の一方を選択し、テイル電流源１２と結合する。分圧回路ＤＩＶ１は、第１抵抗Ｒ１の第２端子と第２抵抗Ｒ２の第２端子の間に順に直列に設けられた第３抵抗Ｒ３および第４抵抗Ｒ４を含む。負荷バランサＬＢ１は、その第１端子に第２電圧ＶＬＢが印加され、その第２端子が第２抵抗Ｒ２の第２端子と接続された第５抵抗Ｒ５を含む。 （もっと読む）

【課題】
本発明の課題は差動入力信号を受けるトランジスタの特性のばらつきに伴う比較誤差を制御することが可能な比較器を提供することである。
【解決手段】
第１信号を受ける第１トランジスタと、第２信号を受ける第２トランジスタとからなる入力部と、第１電流経路と、第２電流経路と、第１電流経路中の第１ノード及び第２電流経路中の第２ノード間の電位差を増幅するラッチ回路と、第１トランジスタへの高電位の供給又はグランド電位の供給、または供給の遮断を行う第１スイッチと、第２トランジスタへの高電位の供給又はグランド電位の供給、または供給の遮断を行う第２スイッチと、第１電流経路及び前記第２電流経路にグランド電位を供給又は供給の遮断を行う第３スイッチとを有する比較動作制御部と、第１スイッチ、第２スイッチ、第３スイッチの供給又は供給の遮断を独立して制御する比較動作設定部とを備えることを特徴とする比較回路が供給される。
（もっと読む）

【課題】 入力信号を２値化する２値化回路を提供する。
【解決方法】 ２値化回路１０は、入力端子２０と基本クロック端子２２とリセット端子２４と第１出力端子２６と第２出力端子２８と判定クロック端子２７とピークホールド回路３０とボトムホールド回路４０と出力信号生成回路１２０と補償信号生成回路１３０を備えている。出力信号生成回路１２０は、入力端子２０に入力される入力信号が短周期で変化する稼動期間に、ピークホールド値減少信号をピークホールド回路３０に出力し、ボトムホールド値増加信号をボトムホールド回路４０に出力する。補償信号生成回路１３０は、入力信号が短周期で変化しない停止期間に、補償信号をピークホールド回路３０とボトムホールド回路４０に出力する。これによって、入力信号の状態に関わらず入力信号を適切に２値化することができる。 （もっと読む）

【課題】簡易な回路構成であり、かつ、レールツーレール入力の小振幅差動信号を受信して、低消費電力、低ゆがみ、高速に増幅出力することができ、電圧が異なる複数の電源が存在する系においても使用することができるレシーバ回路を提供する。
【解決手段】ＮＭＯＳ／ＰＭＯＳの差動回路を有し、それぞれの差動回路により、レールツーレールの小振幅差動入力信号を受け取ってＩＯ系電源のレールツーレールの差動出力信号を生成する差動増幅回路と、差動出力信号の同相入力電圧レベルに応じて、差動回路のテールカレントを補償する電流補償ミラー回路と、差動増幅回路によって生成されたＩＯ系電源のレールツーレールの差動出力信号を、コア系電源のレールツーレールの差動信号にレベルシフトして出力するレベルシフタとを備えている。 （もっと読む）

【課題】高速な応答性を有するラッチ機能付きのコンパレータを提供する。
【解決手段】比較増幅部２０は、正側ラインＬＰの信号および負側ラインＬＮの信号のレベルを比較し、比較結果をラッチする。第１インバータ２２は、その入力端子が正側ラインＬＰと接続され、その出力端子が負側ラインＬＮと接続される。第２インバータ２４は、その入力端子が負側ラインＬＮと接続され、その出力端子が正側ラインＬＰと接続される。
活性化スイッチ２６は、共通接続されたインバータ２２、２４の他方の電源端子に、電源電圧Ｖｄｄを出力して比較増幅部２０を不活性化する状態と、接地電圧ＶＧＮＤを出力して比較増幅部２０を活性化する状態と、を選択的に切りかえる。コンパレータＴＣは、比較増幅部２０が活性化された後のタイミングにおける正側ラインＬＰの信号ＯＰと負側ラインＬＮの信号ＯＮの少なくとも一方に応じた信号を出力する。 （もっと読む）

【課題】入力信号からシリアル信号に重畳されたクロックパルスや同期パルスを分離するための閾値電圧を動的に調整することにより、調整の煩雑さを回避することができるパルス分離回路を提供すること。
【解決手段】シリアル信号８１にクロックパルス８０が重畳された入力信号Ｓｉｇ１と閾値電圧Ｖｔｈとを比較し、当該比較結果を出力するコンパレータ２と、入力信号Ｓｉｇ１からクロックパルス又は同期パルスを分離可能となる電圧値の電圧を閾値電圧Ｖｔｈとして出力する閾値電圧調整回路３とを備え、閾値電圧調整回路３は、コンパレータ２の出力に応じて閾値電圧Ｖｔｈの昇降を行うようにした。 （もっと読む）

【課題】検波対象の信号に対応する平衡信号に混入する同相ノイズのレベルを低減して、検波精度を向上するのに好適な検波装置、無線受信装置及び検波装置の駆動方法を提供する。
【解決手段】無線受信装置１を、アンテナ１０と、検波装置１１と、帯域制限型増幅器１２と、判別部１３とを含んだ構成とし、検波装置１１を、ＬＮＡ１１ａと、整流回路１１ｂとを含んだ構成とし、ＬＮＡ１１ａにおいて、無線信号に対応する第１の交流信号及び第２の交流信号からなる平衡信号を生成すると共に、同じタイミングで、第１の交流信号を整流回路１１ｂを構成するＮＴｒ５のゲート端子とＮＴｒ６のソース端子とに入力し、第２の交流信号をＮＴｒ５のソース端子とＮＴｒ６のゲート端子とに入力して、これら交流信号に含まれる同相ノイズ成分を打ち消すようにした。 （もっと読む）

【課題】 応答の遅れおよび誤動作が発生することなく暗電流を低減することができるコンパレータ回路および電子機器を提供する。
【解決手段】 入力レベル監視回路Ａ３０が、入力電圧が予め定める範囲内の電圧であると判定すると、トランジスタ３０４がオフになるので、インバータ３１２の出力がＬＯＷレベルとなり、スイッチ回路３１３〜３１６はオフとなる。入力レベル監視回路Ａ３０が、入力電圧が予め定める範囲内の電圧でないと判定すると、トランジスタ３０４がオンになるので、インバータ３１２の出力がＨＩＧＨレベルとなり、スイッチ回路３１３〜３１６はオンとなる。コンパレータ回路１への入力信号の待機時状態での入力電圧を予め定める範囲内の電圧としておくことによって、スイッチ回路３１３〜３１６をオフにすることができ、待機状態であるときの暗電流を低減することができる （もっと読む）

【課題】低い電源電圧を使用する場合であってもラッチ状態を解消可能であり、かつ高速動作が可能なコンパレータを提供する。
【解決手段】出力ノードＮ１とＰＭＯＳトランジスタＭ３のソースとの間には、電源Ｖｄｄ側から順に、ＰＭＯＳトランジスタＭ５およびダイオードＤ１が直列に接続されて第１の電圧差解消手段を構成している。また、出力ノードＮ２とＰＭＯＳトランジスタＭ４のソースとの間には、電源Ｖｄｄ側から順に、ＰＭＯＳトランジスタＭ６およびダイオードＤ２が直列に接続されて第２の電圧差解消手段を構成している。なお、ＮＭＯＳトランジスタＭ１およびＭ２のゲートには、それぞれアナログプラス入力電圧Ｖｉｎｐおよびアナログマイナス入力電圧Ｖｉｎｎが与えられ、リセットスイッチとして機能するＰＭＯＳトランジスタＭ５およびＭ６のゲートにはリセット信号ＲＳＴＮとして接地電圧Ｖｓｓが与えられる構成となっている。 （もっと読む）