【課題】電力消費量の増大を抑制しつつ、タイミング信号のスキューを低減する。
【解決手段】第１のクロック分配回路は、タイミング信号を複数の第１の分配点に分配する。第２のクロック分配回路は、タイミング信号を複数の第２の分配点に分配する。最小遅延クロック信号出力部は、複数の第１の分配点のいずれかに分配されたタイミング信号と複数の第２の分配点のいずれかに分配されたタイミング信号とのうち遅延が小さい方の信号を最小遅延タイミング信号として出力する。同期動作回路は、最小遅延タイミング信号に同期して動作する。 （もっと読む）

【課題】広い動作電圧範囲で精度よく動作するホールド回路の提供。
【解決手段】入力信号端子と、出力電圧出力端子と、非反転入力端子に入力信号端子が接続された増幅器と、入力端子に増幅器出力端子が接続された反転増幅器と、一端に増幅器反転入力端子が接続され他端に基準電位が接続されたキャパシタと、入力端子にキャパシタの一端が接続されたバッファ回路と、ゲートに増幅器出力端子が接続されソースにバッファ回路出力端子が接続されバルクに電圧源が接続された第１トランジスタと、ゲートに反転増幅器出力端子が接続されソースおよびバルクに電圧源が接続されドレインに第１トランジスタドレイン端子が接続された第２トランジスタと、ゲートに反転増幅器出力端子が接続されソースおよびバルクに第１トランジスタドレイン端子と第２トランジスタドレインとが接続されドレインにキャパシタの一端が接続された第３トランジスタと、を有するホールド回路。 （もっと読む）

【課題】クロック信号の立ち下がりエッジで発生する消費電力を低減することができる半導体集積回路を提供することである。
【解決手段】実施の形態の半導体集積回路は、クロック信号生成部と、クロック波形整形部と、複数の機能ブロックとを有する。クロック信号生成部は、所定の周波数のクロック信号を生成する。クロック波形整形部は、クロック信号生成部で生成されたクロック信号と立ち上がりエッジの位相が同一で、かつ立ち下がりエッジの位相が異なる複数のクロック信号を生成する。複数の機能ブロックは、それぞれがクロック波形整形部で生成された複数のクロック信号のいずれかで動作する複数のフリップフロップを有する。 （もっと読む）

【課題】クロックＣが入力される入力端子２とデータＤが入力される入力端子３とを有し、クロックの立上り時または立下り時に同期してデータを取り込む従来のフリップフロップ装置では、データに混じってノイズが入って来た場合、それを真正なデータだと誤認して動作してしまっていた。
【解決手段】フリップフロップ装置１を、クロックの第１のエッジでデータを取り込む第１のエッジデータ取込み回路１１０と、第２のエッジでデータを取り込む第２のエッジデータ取込み回路１１１と、第１のエッジデータ取込み回路の出力を一時的に保持する一時保持回路１１２と、一時保持回路の出力と第２のエッジデータ取込み回路との出力を比較し出力する比較・出力判定回路１１３と、該２つの出力が異なる時に警告を出力する警告出力回路１１４とで構成する。 （もっと読む）

【課題】入力信号のパルス幅やタイミングに影響されず、且つ１つのエッジ検出に対し複数個の検出信号が出力される懸念を払拭したエッジ検出回路を提供する。
【解決手段】入力信号の立ち上がりエッジを検出するとノードＮ１をロウレベルに変化させる初期化機能付きのＤ型フリップフロップＦＦ１と、ノードＮ１がロウレベルのときノードＮ２と電源端子間をオンさせるＭＰ１と、ノードＮ１がハイレベルのときノードＮ２と接地との間をオンさせるＭＮ１と、ノードＮ２に入力側が接続されノードＮ３に出力側が接続されたインバータＩＮＶ３と、ノードＮ３に入力側が接続されノードＮ４に出力側が接続されたＩＮＶ４と、ノードＮ２とＮ４の間に接続されたＣ１とを備え、ノードＮ３がロウレベルになるとＤ型フリップフロップＦＦ１が初期化され、ノードＮ１がロウレベルになってからノードＮ３がロウレベルになるまでのパルス幅のエッジ検出信号を出力する。 （もっと読む）

【課題】ピークホールド回路及びボトムホールド回路の検出精度を高め、高温動作における当該回路の検出精度の劣化を抑制すること。
【解決手段】各ゲートに入力端子１と出力端子２が接続される第１の差動入力回路７と、第１のカレントミラー回路１０を備える第１の差動増幅回路１２と、第１のカレントミラー回路１０に流れる電流Ｉ１に比例する充電電流Ｉ２を生成する第５のトランジスタ１３と、ゲートが第１の差動増幅回路１２の出力ノード１６に接続され、ソースとドレインがそれぞれ第５のトランジスタ１３のドレインとキャパシタ１７に接続される第６のトランジスタ１４と、充電電流Ｉ２を充電するキャパシタ１７を備え、出力電圧ＶＯＵＴが入力信号ＶＩＮのピーク値に近づくに従って充電電流Ｉ２を減少させることで、ピークホールド回路の過剰の行き過ぎを抑制し、検出精度を高めた。 （もっと読む）

【課題】フレーム同期式のＤＳＰにおいて、動作クロックの異なる信号処理回路間のデータの受け渡しを簡便に実現する。
【解決手段】各々の動作クロックの異なる複数の信号処理回路のうちから送信側回路と受信側回路を定め、各信号処理回路の動作クロックの全ての立ち上がりエッジが揃うタイミングをデータ受け渡しタイミングとする。送信側回路には、当該送信側回路に与えられるタイミング信号がアクティブレベルであることを条件にデータを出力させる一方、受信側回路には、各動作クロックの周波数の約数を周波数とし、かつデータ受け渡しタイミングを跨ぐ所定期間に亘ってアクティブレベルとなるフレーム同期信号がアクティブレベルであることを条件に、送信側回路から出力されるデータを取り込む処理を実行させる。 （もっと読む）

【課題】入力信号のデータ幅がクロック周期よりも狭い場合でも入力信号のエッジを検出するという課題を解決するための技術を提供する。
【解決手段】エッジ検出回路は、デジタル信号である入力信号の論理の反転に対して直ちに論理を反転させた第１のエッジを含む出力信号を出力し、反転の後に所定のクロックと同期して読み込んだデジタル信号の論理に基づいて生成した第２のエッジを含む出力信号を出力するエッジ生成ユニットと、第１のエッジと第２のエッジとの間の時間を期間とするエッジ検出信号を生成するエッジ検出信号生成ユニットと、を備える。 （もっと読む）