【課題】広い動作電圧範囲で精度よく動作するホールド回路の提供。
【解決手段】入力信号端子と、出力電圧出力端子と、非反転入力端子に入力信号端子が接続された増幅器と、入力端子に増幅器出力端子が接続された反転増幅器と、一端に増幅器反転入力端子が接続され他端に基準電位が接続されたキャパシタと、入力端子にキャパシタの一端が接続されたバッファ回路と、ゲートに増幅器出力端子が接続されソースにバッファ回路出力端子が接続されバルクに電圧源が接続された第１トランジスタと、ゲートに反転増幅器出力端子が接続されソースおよびバルクに電圧源が接続されドレインに第１トランジスタドレイン端子が接続された第２トランジスタと、ゲートに反転増幅器出力端子が接続されソースおよびバルクに第１トランジスタドレイン端子と第２トランジスタドレインとが接続されドレインにキャパシタの一端が接続された第３トランジスタと、を有するホールド回路。 （もっと読む）

【課題】ピークホールド回路及びボトムホールド回路の検出精度を高め、高温動作における当該回路の検出精度の劣化を抑制すること。
【解決手段】各ゲートに入力端子１と出力端子２が接続される第１の差動入力回路７と、第１のカレントミラー回路１０を備える第１の差動増幅回路１２と、第１のカレントミラー回路１０に流れる電流Ｉ１に比例する充電電流Ｉ２を生成する第５のトランジスタ１３と、ゲートが第１の差動増幅回路１２の出力ノード１６に接続され、ソースとドレインがそれぞれ第５のトランジスタ１３のドレインとキャパシタ１７に接続される第６のトランジスタ１４と、充電電流Ｉ２を充電するキャパシタ１７を備え、出力電圧ＶＯＵＴが入力信号ＶＩＮのピーク値に近づくに従って充電電流Ｉ２を減少させることで、ピークホールド回路の過剰の行き過ぎを抑制し、検出精度を高めた。 （もっと読む）

【課題】一定期間内のピーク振幅を安定して保持することができるピークホールド回路を提供する。
【解決手段】変調された入力信号と該入力信号のＤＣ電位とを入力して比較する第１の比較器２と、入力信号と所定の参照電圧とを入力して比較する第２の比較器２と、第１の比較器１からの出力と第２の比較器２からの出力とを入力し、ＡＮＤ出力結果に基づいて第２のスイッチ素子７をオン・オフ制御して、保持用コンデンサ５に入力信号のピーク振幅のＤＣ電位を保持させる第２の論理回路（ＡＮＤ回路）４とを有している。 （もっと読む）

【課題】複数の被測定電圧の中の最大値又は最小値を検出する為の最大・最小検出回路に関し、最大値検出時と最小値検出時との主要回路部分を共通として切替える。
【解決手段】被測定電圧Ｖ１〜Ｖｎをそれぞれ一方の入力端子に印加し、最大電圧又は最小電圧を検出処理する制御処理部ＣＯＮＴに入力される電圧を他方の入力端子に印加して比較出力する複数の演算増幅器ＯＰＡ１〜ＯＰＡｎと、これらの演算増幅器ＯＰＡ１〜ＯＰＡｎの出力端子と制御処理部ＣＯＮＴとの間に順方向極性のダイオードＤ１２〜Ｄｎ２と逆極性のダイオードＤ１１〜Ｄｎ１又は寄生ダイオードが順方向と逆方向となるように接続した電界効果トランジスタとについて、何れか一方を選択接続するように切替制御を行う構成を備えている。 （もっと読む）

【課題】ピークホールド回路の構成を簡素化する。
【解決手段】ピークホールド回路１０は、複数の入力信号（IN1，IN2，Vref）のうち最大レベルの入力信号に応じた大きさの出力信号Voutを出力する最大レベル検出手段２０と、第１電極d1と、固定電位が供給される第２電極d2とを有する容量素子C1と、を備え、最大レベル検出手段２０は、複数の入力信号（IN1，IN2，Vref）のうち最大レベルの入力信号のレベルに応じた電位を生成する電位生成部５０と、オープンドレイン形式のトランジスタであって、電位生成部５０で生成された電位がゲートに供給され、電源電位VDDがソースに供給され、容量素子C1の第１電極d1にドレインが接続される出力トランジスタToと、を具備する。 （もっと読む）

【課題】 入力信号を２値化する２値化回路を提供する。
【解決方法】 ２値化回路１０は、入力端子２０と基本クロック端子２２と判定クロック端子２３とリセット端子２４と温度補償クロック端子２５と２値化出力端子２６と遅れ出力端子２８とピークホールド回路３０とボトムホールド回路４０と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０を備えている。２値化回路１０では、停止判定信号が入力信号の停止期間を検出し、この停止期間にピークホールド回路３０とボトムホールド回路４０が、各々の記憶値を入力信号に追従して変化させる。これによって、停止期間に、入力信号がピークホールド回路３０とボトムホールド回路４０の記憶値から算出される閾値を越えて変化することが抑制され、停止期間に２値化出力が反転することが抑制される。 （もっと読む）

【課題】 入力信号を２値化する２値化回路を提供する。
【解決方法】 ２値化回路１０は、入力端子２０と基本クロック端子２２とリセット端子２４と第１出力端子２６と第２出力端子２８と判定クロック端子２７とピークホールド回路３０とボトムホールド回路４０と出力信号生成回路１２０と補償信号生成回路１３０を備えている。出力信号生成回路１２０は、入力端子２０に入力される入力信号が短周期で変化する稼動期間に、ピークホールド値減少信号をピークホールド回路３０に出力し、ボトムホールド値増加信号をボトムホールド回路４０に出力する。補償信号生成回路１３０は、入力信号が短周期で変化しない停止期間に、補償信号をピークホールド回路３０とボトムホールド回路４０に出力する。これによって、入力信号の状態に関わらず入力信号を適切に２値化することができる。 （もっと読む）

【課題】温度、プロセス、電源電圧の変動に強く、安定したスケルチ検出信号を出力することができるスケルチ検出回路を提供する。
【解決手段】受信した差動信号ＲＸ＋，ＲＸ−の電位振幅が所定値を超えているときその検出信号Ｖｐをパルスとして出力するピーク検出回路１１と、ピーク検出回路１１から出力する検出信号Ｖｐのパルス幅を差動信号ＲＸ＋，ＲＸ−の少なくとも１周期分延長するパルス幅延長回路１２とを備える。ピーク検出回路１１は、差動信号ＲＸ＋，ＲＸ−に同一のＤＣバイアスを与えた後にその差分に対応する電圧信号Ｖｄａｔａを出力する入力差動増幅回路１１Ａと、入力差動増幅回路１１Ａのほぼレプリカ回路として構成され、参照電圧Ｖｒｅｆ’をレベルシフトしたシフト参照電圧Ｖｒｅｆを出力するレプリカ参照電圧生成回路１１Ｂと、電圧信号Ｖｄａｔａとシフト参照電圧Ｖｒｅｆとを比較して検出信号Ｖｐを出力する電圧比較回路１１Ｃと、を備える。 （もっと読む）

【課題】 低消費電力化が可能なホールド回路を提供する。
【解決方法】 ピークホールド回路２では、信号保持用のコンデンサ１０の一方の電極と入力端子２０の間に、スイッチ回路４が形成されている。スイッチ回路４は絶縁ゲート型トランジスタ５を備えており、ゲート電極５ｃが切換回路１５に接続されている。絶縁ゲート型トランジスタ５は切換回路１５によって制御され、出力電圧Voutのピーク電圧を保持する際に絶縁ゲート型トランジスタ５を遮断する。コンデンサ１０に蓄えられた電荷が変動することなく、出力電圧Voutのピーク電圧が保持される。また、切換回路１５はリセット端子１９に接続されており、出力電圧Voutをリセットする際に、絶縁ゲート型トランジスタ５を遮断する。入力端子２０からＧＮＤへと貫通電流が流れることがない。消費電力が抑制される。 （もっと読む）

【課題】高速動作に適し、且つピーク検出の精度を向上できるピークホールド回路を提供する。
【解決手段】第１ピークホールド回路２０ａは、入力信号Ｖｉｎが供給される入力トランジスタＱ１と、入力信号Ｖｉｎのピーク値をホールドするコンデンサＣ１と、コンデンサＣ１の保持電圧が供給されるオペアンプ２６と、補正用トランジスタＱ２とを備える。また、入力トランジスタＱ１に流れる電流を検出する電流検出回路３０と、電流検出回路３０において検出された電流のピーク値をホールドし、電流Ｉｐとして補正用トランジスタＱ２に供給するピーク電流ホールド回路３５とを備える。 （もっと読む）

【課題】１ビットオーディオ信号のピーク値を求めることを、低演算量かつ高精度で実現可能な装置を提供すること。
【解決手段】１ビットストリームが供給されるとディレイバッファ３０に順次データが書き込み記憶される。そして、ピーク位置検出部１０が、ディレイバッファ３０に記憶されたピーク値のアドレスである最大ピークアドレスを検出しこれをデータ読み出し部２０に送る。データ読み出し部２０は、送られてきた検出された最大ピークアドレスに応じてディレイバッファ３０の対応するデータを読み出す。そして、ＬＰＦ４０は、この読み出されたデータの低域を通過させ、最後にＡＢＳ部５０が信号を絶対値化してマルチビットピーク値を出力する。 （もっと読む）

【課題】ＲＳＳＩを使用したＡＳＫ信号の復調時においても、２値化の閾値と比較される入力信号の振幅を一定に保つ。
【解決手段】ＲＳＳＩ検波器１７にて復調されたＡＳＫ信号はピークホールド回路２３に入力され、ピークホールド回路２３は、充放電部２４に入力される入力信号のピーク値を検出し、クリップ回路２２は、充放電部２４に入力される入力信号のピーク値から一定値以下のレベルをクリップし、充放電部２４は、クリップ回路２２にてクリップされた信号を用いてコンデンサＣ２を急速充放電することで、コンパレータ２７の閾値として用いられる基準電圧Ｖｒｅｆを発生させる。 （もっと読む）

【課題】入力信号の振幅が当初の想定よりも小さい場合や入力信号の振幅変動が生じた場合でも、適正な出力信号を得ることができるヒステリシスコンパレータを提供する。
【解決手段】電圧レベルが連続的に変化する入力信号を互いに異なる電圧レベルを有する２つの閾値電圧に基づいて２値化判定し、この判定結果に応じた出力信号を生成するヒステリシスコンパレータであり、入力信号のトップピークを検出し、トップピークに応じたトップピーク検出電圧を生成するトップピーク検出部と、入力信号のボトムピークを検出し、ボトムピークに応じたボトムピーク検出電圧を生成するボトムピーク検出部と、トップピーク検出電圧の電圧レベルとボトムピーク検出電圧の電圧レベルの範囲内で第１および第２の閾値電圧を生成する閾値電圧生成部と、第１および第２の閾値電圧と入力信号の電圧レベルを比較して入力信号を２値化判定し、この判定結果に応じた出力信号を生成する電圧比較部と、を含む。 （もっと読む）

【課題】ソフトシャットダウン機能を有するパワーデバイスドライブ装置の出力端子とパワーデバイスを接続する信号線を短縮化する。
【解決手段】パワーデバイスドライブ装置５０には、光結合部１とパワーデバイスドライブ回路部２が設けられる。パワーデバイスドライブ回路部２には、ドライバ部２１、ディセイブル回路２２、Ｉ／Ｖ変換回路２３、サンプルホールド回路２４、ソフトシャットダウン回路２５、制御端子ＰＤｉｓｂ、Ｖｃｃ端子ＰＶｃｃ、Ｖｏ端子ＰＶｏ、及びＶｓｓ端子ＰＶｓｓが設けられる。ＩＧＢＴ４の短絡等の異常事態が発生したとき、制御信号Ｓｓｅｔがディセイブル状態となる。ディセイブル状態の制御信号Ｓｓｅｔがディセイブル回路２２に入力され、出力部から出力される信号がＨｚ状態となり、ソフトシャットダウン回路２５のＮｃｈ ＭＯＳトランジスタＮＭＴ３が“ＯＮ”しＩＧＢＴ４をソフトシャットダウン状態にする。 （もっと読む）

【課題】ピークホールド回路を提供する。
【解決手段】入力端子１０２は、ＣＭＯＳインバータ１０３の入力端子に接続されている。ＣＭＯＳインバータ１０３の出力端子は、ＮＭＯＳ１０７のゲートに接続されている。ＮＭＯＳ１０７のソースは接地され、ドレインは抵抗１０６の一端、コンデンサ１０８の一端、ＣＭＯＳインバータ１０５の入力端子、および出力端子１０９に接続されている。抵抗１０６の他端は、図示されていない駆動電源に接続されている。コンデンサ１０８の他端は、接地されている。ＮＭＯＳ１０７は、電圧Ｖinと電圧Ｖoutに依存してオン、オフが制御される。本発明はピークホールド回路に適用できる。 （もっと読む）

【課題】 ゲインリダクションメータとゲインメータに同じ構成のメータ駆動回路を使用しても、ゲインリダクションメータにおいて圧縮率の極小値を明確に認識できること。
【解決手段】 メータ駆動回路４０は、入力されたエンベロープ信号を反転してエンベロープフォロワ部４０ｂに入力することのできる第１の選択部ＳＷａと、エンベロープフォロワ部４０ｂの出力を反転してゲインリダクションメータに供給することのできる第２の選択部ＳＷｂを備えている。 （もっと読む）

【課題】ＩＲのような素子性能の限界に及ぶ超高周波域で良好に動作し消費電力が少なく安価で信頼性が高く且つ通常のＣＭＯＳ半導体プロセスで製造可能な新たなルス検出回路、包絡線検出回路および電子装置ならびにパルス検出方法を提供することを目的とする。
【解決手段】ゲートおよびドレインを短絡したＭＯＳトランジスタ１０３（１０８）が介挿された負帰還路を有する増幅回路２０ａ（２０ｂ）と、増幅回路の入力端に一端側が接続され他端側が被検出信号が供給される信号入力端として設定されたコンデンサ１０５（１１０）とを含み、信号入力端に供給される被検出信号（Ｖｓ）の波形をその変動における一方の極性側のピークレベルが略一定に揃い且つ他方の極性側に向けて当該変動に相応する振幅変化を呈する波形に変換する信号波形変換部と、信号波形変換部１０ａ（１０ｂ）の出力信号から被検出信号が担うパルスを検出するパルス検出部とを備える。 （もっと読む）

【課題】光センサ回路のレイアウト面積を増大させることなく、光センサ回路の消費電流を一定に保ち、熱平衡状態を維持することのできる光センサ回路および光センサアレイを提供する。
【解決手段】光センサ回路は受光した光量に応じた値の光電流を生成する光電変換手段，増幅回路，増幅回路の入出力端子間に接続されて前記光電流を積分するコンデンサおよびコンデンサの両端に接続されたリセットトランジスタを有し、リセットトランジスタを待機モードでオンさせる。また、この光センサ回路を複数有する光センサアレイについても適用できる。 （もっと読む）

【課題】温度、プロセス、電源電圧の変動に強く、安定したスケルチ検出信号を出力することができるスケルチ検出回路を提供する。
【解決手段】スケルチ検出回路は、差動信号の電位振幅が、スケルチレベルを超えているかどうかを検出し、その検出信号を出力するピーク検出回路と、検出信号のパルス幅を、そのパルス幅の時間を含めて、差動信号のデータの１周期分の時間以上の時間だけ延長するパルス幅延長回路とを備える。ここで、ピーク検出回路は、差動信号の電位振幅に応じた電位を持つ第１および第２の信号を出力する入力アンプ回路と、入力アンプ回路と同一構成であり、スケルチレベルに相当するリファレンス電圧に応じた電位を持つ第３および第４の信号を出力するレプリカアンプ回路と、第１および第２の信号に応じて流れる合成電流と第３および第４の信号に応じて流れる固定電流とを比較し、その電流差に応じて、差動信号の電位振幅がリファレンス電圧を超えているかどうかを表す検出信号を出力する電流比較回路とを備える。 （もっと読む）

【課題】 アナログ信号を２値化する際に、高周波成分が重畳していてもチャッタリングせず、アナログ信号が閾値Ｖrefを超えるタイミングで反転する２値化信号を出力する回路を提供する。
【解決手段】 アナログ信号Ｖiが閾値Ｖrefを下回った時とそれよりも高く設定されている高側オフセット閾値Ｖref1を上回った時に反転する第１比較回路１０と、アナログ信号Ｖiが閾値Ｖrefを上回った時と閾値Ｖrefよりも低く設定されている低側オフセット閾値Ｖref2を下回った時に反転する第２比較回路２０と、第１比較回路１０と第２比較回路２０の出力信号を入力し、アナログ信号値Ｖiが閾値Ｖrefを下回った時に生じた第１比較回路１０の反転現象と、アナログ信号値Ｖiが閾値Ｖrefを上回った時に生じた第２比較回路２０の反転現象を選択して出力を反転させる選択回路３０を備えている。 （もっと読む）