ホールド回路
【課題】 低消費電力化が可能なホールド回路を提供する。
【解決方法】 ピークホールド回路２では、信号保持用のコンデンサ１０の一方の電極と入力端子２０の間に、スイッチ回路４が形成されている。スイッチ回路４は絶縁ゲート型トランジスタ５を備えており、ゲート電極５ｃが切換回路１５に接続されている。絶縁ゲート型トランジスタ５は切換回路１５によって制御され、出力電圧Voutのピーク電圧を保持する際に絶縁ゲート型トランジスタ５を遮断する。コンデンサ１０に蓄えられた電荷が変動することなく、出力電圧Voutのピーク電圧が保持される。また、切換回路１５はリセット端子１９に接続されており、出力電圧Voutをリセットする際に、絶縁ゲート型トランジスタ５を遮断する。入力端子２０からＧＮＤへと貫通電流が流れることがない。消費電力が抑制される。
【解決方法】 ピークホールド回路２では、信号保持用のコンデンサ１０の一方の電極と入力端子２０の間に、スイッチ回路４が形成されている。スイッチ回路４は絶縁ゲート型トランジスタ５を備えており、ゲート電極５ｃが切換回路１５に接続されている。絶縁ゲート型トランジスタ５は切換回路１５によって制御され、出力電圧Voutのピーク電圧を保持する際に絶縁ゲート型トランジスタ５を遮断する。コンデンサ１０に蓄えられた電荷が変動することなく、出力電圧Voutのピーク電圧が保持される。また、切換回路１５はリセット端子１９に接続されており、出力電圧Voutをリセットする際に、絶縁ゲート型トランジスタ５を遮断する。入力端子２０からＧＮＤへと貫通電流が流れることがない。消費電力が抑制される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リセット機能を備えたホールド回路に関する。
【背景技術】
【０００２】
経時的に変化するアナログ電圧を入力し、そのアナログ電圧の最大電圧または最小電圧を保持するホールド回路が知られている。この種のホールド回路は、次回の測定に備えて保持している電圧をリセットする回路を内蔵している。この種のホールド回路には、リセット後に生じた最大電圧（以後、ピーク電圧という）を保持するピークホールド回路や、リセット後に生じた最小電圧（以後、ボトム電圧という）を保持するボトムホールド回路が知られている。
【０００３】
図１１に、非特許文献１に記載されているピークホールド回路９０２を示す。ピークホールド回路９０２は、経時的に変化するアナログ電圧を入力し、リセット後の最大電圧を保持する。
ピークホールド回路９０２は、アナログ電圧を入力する入力端子Ｐ１と、保持している電圧を出力する出力端子Ｐ２と、基準電圧（この場合は接地電圧）に接続する基準電圧端子Ｐ３と、リセット信号Reを入力するリセット端子Ｐ４を備えている。また、スイッチ回路Ｓ１と、切換回路ＯＰ２と、コンデンサＣと、リセット回路Ｓ２と、インピーダンス変換回路ＯＰ１を備えている。
ピークホールド回路９０２では、入力端子Ｐ１とスイッチ回路Ｓ１とコンデンサＣと基準電圧端子Ｐ３が、その順序で直列に接続されている。
切換回路ＯＰ２は、入力端子Ｐ１と出力端子Ｐ２とスイッチ回路Ｓ１とに接続されており、入力端子Ｐ１の電圧と出力端子Ｐ２の電圧の高低の関係が逆転する時にスイッチ回路Ｓ１のオン・オフを切換える。すなわち、切換回路ＯＰ２の反転入力端子ｂ１は入力端子Ｐ１に接続されており、非反転入力端子ｂ２は出力端子Ｐ２に接続されている。切換回路ＯＰ２の出力端子ｂ３は、スイッチ回路Ｓ１に接続されている。ピークホールド回路９０２では、入力端子Ｐ１の電圧が出力端子Ｐ２の電圧よりも高い間はスイッチ回路Ｓ１をオンし、入力端子Ｐ１の電圧が出力端子Ｐ２の電圧よりも低い間はスイッチ回路Ｓ１をオフする。なお、ボトム電圧を保持する回路の場合は、入力端子Ｐ１の電圧が出力端子Ｐ２の電圧よりも低い間はスイッチ回路Ｓ１をオンし、入力端子Ｐ１の電圧が出力端子Ｐ２の電圧よりも高い間はスイッチ回路Ｓ１をオフする切換回路を用いる。
ピークホールド回路９０２のリセット回路Ｓ２は、コンデンサＣと並列に接続されている。リセット端子Ｐ４にリセット信号Reが入力した時に、コンデンサＣに帯電している電荷を放電させる。
インピーダンス変換回路ＯＰ１は、スイッチ回路Ｓ１とコンデンサＣとの接続点Ｐ５と出力端子Ｐ２の間に接続されており、出力端子Ｐ２の電圧を接続点Ｐ５の電圧に等しく維持する。すなわち、インピーダンス変換回路ＯＰ１の非反転入力端子ａ２は、接続点Ｐ５に接続されており、反転入力端子ａ１は出力端子ａ３と接続されており、ボルテージフォロワ回路を形成している。
【０００４】
ピークホールド回路９０２を利用する場合、電圧を保持している間はローであり、保持している電圧をリセットする時にハイに変化するリセット信号Reをリセット端子Ｐ４に入力する。すなわち、リセット信号Reがタイミングｔ１でハイに変化するとリセット回路Ｓ２がオンとなってコンデンサＣに帯電していた電荷が放電される。この結果、コンデンサＣに保持されていた電圧がリセットされる。リセット信号Reがタイミングｔ２でローに変化すると、リセット回路Ｓ２がオフとなってコンデンサＣが充電されはじめる。コンデンサＣは、接続点Ｐ５の電圧に一致するまで充電される。
ピークホールド回路９０２では、入力端子Ｐ１に入力している入力電圧Vinと、出力端子Ｐ２が出力している出力電圧Voutが、切換回路ＯＰ２で比較され、入力電圧Vinが出力電圧Voutよりも高い間は、スイッチ回路Ｓ１が導通する。入力電圧Vinが上昇している間はスイッチ回路Ｓ１が導通し、入力電圧Vinの上昇に追従してコンデンサＣの電極間の電圧が上昇する。この電圧がインピーダンス変換回路ＯＰ１を介して出力端子Ｐ２へ出力され、出力電圧Voutが上昇する。入力電圧Vinが上昇している間は、それに追従して出力電圧Voutが上昇する。
入力電圧Vinが出力電圧Voutよりも低くなると、スイッチ回路Ｓ１がオフする。入力電圧Vinが出力電圧Voutよりも低い間は、スイッチ回路Ｓ１がオフする。入力電圧Vinが下降している間はスイッチ回路Ｓ１がオフするために、コンデンサＣの電圧は低下しない。
以上の動作によって、コンデンサＣの電圧は、リセット後に入力端子Ｐ１に入力した入力電圧Vinのうちの最大電圧に等しくなる。リセット後の最大電圧がコンデンサＣに保持される。この結果、リセット後に入力端子Ｐ１に入力した入力電圧Vinのうちの最大電圧が、出力端子Ｐ２から出力される。
リセット端子Ｐ４に再びリセット信号Reを入力することによって、上記の動作が繰返される。
【０００５】
【非特許文献１】電装技術会会報, pp26-32, Vol.39, No.2, 1995
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１１に示すピークホールド回路９０２では、リセットの際にリセット回路Ｓ２をオンする。リセット回路Ｓ２がオンするとコンデンサＣが放電し、接続点Ｐ５の電圧が低下し、出力端子Ｐ２の電圧が低下する。出力端子Ｐ２の電圧が低下して入力端子Ｐ１の電圧よりも低下すると、スイッチ回路Ｓ１がオンする。すなわち、ピークホールド回路９０２では、リセットの際に、スイッチ回路Ｓ１とリセット回路Ｓ２の両者が同時にオンする現象が生じる。スイッチ回路Ｓ１とリセット回路Ｓ２の両者が同時にオンすると、入力端子Ｐ１から基準電圧端子Ｐ３（この場合は接地点）へ電流が流れる。これを貫通電流という。
ピークホールド回路９０２に貫通電流が流れると、ピークホールド回路９０２で消費される電力が増大してしまう。ピークホールド回路９０２の消費電力を抑制するためには、リセットの際に流れる貫通電流を抑制する技術が必要とされている。
なお上記の説明では、ピークホールド回路を例にして説明したが、ボトムホールド回路でも同様の問題が存在する。また、トランジスタに代えてダイオードを利用してスイッチ回路Ｓ１を構成しても、同様の問題が発生する。
【０００７】
本発明は上記の課題を解決する。すなわち本発明は、リセットの際にホールド回路（最大電圧保持回路または最小電圧保持回路）に貫通電流が流れるのを抑制することが可能なホールド回路を提供する。
【課題を解決するための手段】
【０００８】
本発明のホールド回路は、経時的に変化するアナログ電圧を入力し、リセット後の最大電圧または最小電圧を保持する。
本発明のホールド回路は、アナログ電圧を入力する入力端子と、保持している電圧を出力する出力端子と、基準電圧に接続する基準電圧端子と、リセット信号を入力するリセット端子を備えている。その他に、スイッチ回路と、切換回路と、コンデンサと、リセット回路と、インピーダンス変換回路を備えている。
入力端子とスイッチ回路とコンデンサと基準電圧端子は、その順序で直列に接続されている。
切換回路は、入力端子と出力端子とスイッチ回路に接続されており、入力端子の電圧と出力端子の電圧の高低の関係が逆転する時にスイッチ回路のオン・オフを切換える。最大電圧を保持して出力する場合は、入力端子の電圧が出力端子の電圧よりも高い間はスイッチ回路を導通させる切換回路を用いる。最小電圧を保持して出力する場合は、入力端子の電圧が出力端子の電圧よりも低い間はスイッチ回路を導通させる切換回路を用いる。
リセット回路は、コンデンサと並列に接続されており、リセット端子にリセット信号が入力した時にコンデンサに帯電している電荷を放電する。
インピーダンス変換回路は、スイッチ回路とコンデンサとの接続点と出力端子の間に接続されており、出力端子の電圧を接続点の電圧に等しく維持する。
本発明のホールド回路の切換回路は、リセット端子にも接続されており、リセット端子にリセット信号が入力した時にスイッチ回路をオフに切換る。
【０００９】
本発明のホールド回路では、スイッチ回路が以下のように動作する。最初に、入力端子の電圧が出力端子の電圧よりも高い間はスイッチ回路を導通させる切換回路を用い、リセット後の最大電圧を保持して出力する場合を説明する。
（１）入力電圧がコンデンサ電圧を超えて上昇している間は、入力電圧の上昇に追従してコンデンサ電圧が上昇する。最大電圧が上昇するのに追従してコンデンサ電圧が上昇する。
（２）入力電圧が低下するとスイッチ回路がオフする。コンデンサ電圧は最大電圧に保持される。
（３）リセット回路がコンデンサに帯電している電荷を放電する際には、スイッチ回路をオフとし、入力端子とリセット回路間をオフとする。
前記（３）の動作によって、リセット回路が導通してもスイッチ回路が遮断しているために、貫通電流が流れることがない。
【００１０】
次に、入力端子の電圧が出力端子の電圧よりも低い間はスイッチ回路を導通させる切換回路を用い、リセット後の最小電圧を保持して出力する場合を説明する。
（１）入力電圧がコンデンサ電圧よりも下降している間は、入力電圧の下降に追従してコンデンサ電圧が下降する。最小電圧が下降するのに追従してコンデンサ電圧が下降する。
（２）入力電圧が上昇するとスイッチ回路がオフする。コンデンサ電圧は最小電圧に保持される。
（３）リセット回路がコンデンサを充電している電荷を放電する際には、スイッチ回路をオフとし、入力端子とリセット回路間をオフとする。
前記（３）の動作によって、リセット回路が導通してもスイッチ回路が遮断しているために、貫通電流が流れることがない。
【００１１】
本発明のホールド回路によると、リセット回路がコンデンサに帯電していた電荷を放電してリセットする際にはスイッチ回路をオフし、入力端子とスイッチ回路とリセット回路と基準電圧端子の直列回路が閉じないようにする。そのために、リセットの際に入力端子から基準電圧端子に貫通電流が流れることがない。貫通電流が流れるのを抑制することができ、ホールド回路の消費電力を抑えることができる。
【００１２】
一つの具体的態様では、コンパレータ回路と論理回路によって、切換回路を構成する。この場合、コンパレータ回路の一方の入力端子を入力端子に接続し、コンパレータ回路の他方の入力端子を出力端子に接続し、コンパレータ回路の出力端子を論理回路の一方の入力端子に接続する。また、論理回路の他方の入力端子をリセット端子に接続し、論理回路の出力端子をスイッチ回路に接続する。
コンパレータ回路と論理回路で切換回路を構成すると、最大電圧（または最小電圧）を保持する動作と、リセット時に貫通電流が流れるのを抑制する動作を両立させることができる。
【００１３】
最初に、最大電圧を保持する場合を説明する。この場合には、コンパレータによって入力電圧と出力電圧を比較する。その比較結果とリセット信号が論理回路に入力されることから、（４）入力電圧が出力電圧よりも低い、あるいは、（５）リセット信号が入力しているかのいずれかが成立しているときに、スイッチ回路をオフする。前記（４）によって最大電圧が保持され、前記（５）によってリセット時に貫通電流が流れるのを抑制することができる。
次に、最小電圧を保持する場合を説明する。この場合には、コンパレータによって入力電圧と出力電圧を比較する。その比較結果とリセット信号が論理回路に入力されることから、（６）入力電圧が出力電圧よりも高い、あるいは、（７）リセット信号が入力しているかのいずれかが成立しているときに、スイッチ回路をオフする。前記（６）によって最小電圧が保持され、前記（７）によってリセット時に貫通電流が流れるのを抑制することができる。
論理回路は、上記（４）と（５）、あるいは（６）と（７）を実現する任意の論理回路でよく、コンパレータ出力のハイ・ローの態様と、リセット信号のハイ・ローの態様によって、適宜変更される。
【００１４】
一方の主電極が接続点（スイッチ回路とコンデンサの接続点）に接続されている絶縁ゲート型トランジスタによってスイッチ回路を構成する場合には、その絶縁ゲート型トランジスタのウェル領域を出力端子に接続することが好ましい。
絶縁ゲート型トランジスタでは、主電極に直接的に接するコンタクト領域の導電型と、その周辺を取り囲むウェル領域の導電型が相違しており、コンタクト領域とウェル領域の間に寄生ダイオードが形成されている。コンタクト領域とウェル領域の間に大きな電位差が発生した場合、寄生ダイオードを介して電流が流れる。絶縁ゲート型トランジスタをオフしている間に、コンデンサから寄生ダイオードを介して電荷が流出してしまうと、コンデンサに保持している電圧が変動してしまう。同様に、絶縁ゲート型トランジスタをオフしている間に、寄生ダイオードを介してコンデンサが充電されても、コンデンサに保持している電圧が変動してしまう。いずれの場合も、寄生ダイオードによって、コンデンサに保持している電圧が変動してしまう可能性がある。
絶縁ゲート型トランジスタのウェル領域を出力端子に接続すると、絶縁ゲート型トランジスタのコンタクト領域がコンデンサとの接続点に接続され、ウェル領域が出力端子に接続される。コンタクト領域とウェル領域が同電位に保持される。コンタクト領域とウェル領域の間に電位差が発生しない。従って、コンデンサに充電されている電荷が寄生ダイオードを通して流れることがない。あるいは、寄生ダイオードを通過する電荷がコンデンサを充電することがない。コンデンサで保持している電圧が変動することがなく、コンデンサによってピーク電圧またはボトム電圧を確実に保持することができる。
【００１５】
本発明のスイッチ回路は、同一導電型の絶縁ゲート型トランジスタの複数個が直列に接続された多段のトランジスタを有していることが好ましい。この場合、最も接続点（コンデンサとスイッチ回路の接続点、あるいはスイッチ回路とインピーダンス変換回路の接続点）側に配置されている絶縁ゲート型トランジスタのウェル領域が出力端子に接続されており、最も入力端子側に配置されている絶縁ゲート型トランジスタのウェル領域が第２基準電圧に接続されている第２基準電圧端子に接続されていることが好ましい。基準電圧と第２基準電圧は等しい場合もあれば、異なる場合もある。
スイッチ回路の最も接続点側に配置されている絶縁ゲート型トランジスタでは、入力端子側に接続された他方の主電極に直接的に接するコンタクト領域とウェル領域の間に他方の寄生ダイオードが形成されている。この絶縁ゲート型トランジスタにおいて、ウェル領域が出力端子に接続されると、他方の寄生ダイオードのコンタクト領域に入力端子電圧が印加され、他方の寄生ダイオードのウェル領域に出力端子電圧が印加される。入力端子電圧と出力端子電圧の間に他方の寄生ダイオードの順方向電圧となる電圧が印加された場合、他方の寄生ダイオードを介して出力端子から、または出力端子に向かって多量の電流が流れ、出力電圧を安定させることができない。
本発明のスイッチ回路では、最も接続点側に配置されている絶縁ゲート型トランジスタの他方の主電極と入力端子の間に、ウェル領域が第２基準電圧端子に接続された絶縁ゲート型トランジスタが直列接続されている。この絶縁ゲート型トランジスタが接続されていると、入力端子電圧と出力端子電圧によって他方の寄生ダイオードに順方向電圧が印加されることが防止される。これによって、他方の寄生ダイオードを介して多量の電流が流れることが抑制され、出力電圧を安定させることができる。
【００１６】
本発明のスイッチ回路が、ｐ型の絶縁ゲート型トランジスタとｎ型の絶縁ゲート型トランジスタを備えており、ｐ型の絶縁ゲート型トランジスタとｎ型の絶縁ゲート型トランジスタが、入力端子と接続点との間に並列に接続されていてもよい。上記において、ｐ型の絶縁ゲート型トランジスタは、単数でもよければ、複数個のｐ型の絶縁ゲート型トランジスタが直列に接続されている多段のｐ型絶縁ゲート型トランジスタで形成されていてもよい。ｎ型についても同様である。
ｐ型の絶縁ゲート型トランジスタとｎ型の絶縁ゲート型トランジスタが並列に接続されることによって、ｐ型の絶縁ゲート型トランジスタとｎ型の絶縁ゲート型トランジスタが同時に動作する相補型のスイッチ回路が構成される。これにより、入力電圧の動作電圧範囲を拡大することができ、動作電圧範囲の広いホールド回路を実現することができる。
【００１７】
本発明のリセット回路は、一方の主電極が接続点（コンデンサとインピーダンス変換回路の接続点）に接続されているとともに、他方の主電極が基準電圧端子に接続されている絶縁ゲート型トランジスタを有しており、絶縁ゲート型トランジスタのウェル領域が出力端子に接続されていることが好ましい。
本発明のリセット回路では、絶縁ゲート型トランジスタのウェル領域が出力端子に接続されることで、接続点に接続された主電極とウェル領域の間の寄生ダイオードを通して電流が流れることがない。コンデンサの電極間の電圧が変動することがなく、スイッチ回路を遮断した時の入力電圧を確実に保持することができる。
【００１８】
本発明のリセット回路は、同一導電型の絶縁ゲート型トランジスタの複数個が直列に接続された多段のリセット用トランジスタを有していることが好ましい。その場合には、最も接続点（コンデンサとインピーダンス変換回路の接続点）側に配置されているリセット用絶縁ゲート型トランジスタのウェル領域に出力端子が接続されており、最も基準電圧端子側に配置されている絶縁ゲート型トランジスタのウェル領域が、基準電圧端子に接続されていることが好ましい。
リセット回路が上記のように構成されることで、リセット回路の最も接続点側に配置されているリセット用絶縁ゲート型トランジスタにおいて、基準電圧端子側に接続された主電極と出力端子に接続されたウェル領域の間の寄生ダイオードに順方向電圧が印加されることが防止させる。出力端子から、または出力端子に向かって多量の電流が流れることが抑制され、出力電圧を安定させることができる。
【００１９】
入力端子の電圧が出力端子の電圧よりも高い間オンするスイッチ回路を用いて最大電圧を保持する場合、リセット回路にｎ型の絶縁ゲート型トランジスタを用いることが好ましい。
リセット回路にｎ型の絶縁ゲート型トランジスタを用いると、基準電圧端子を接地電圧に接続した場合でも、基準電圧端子に接続されている絶縁ゲート型トランジスタの他方の主電極とウェル領域の間の寄生ダイオードにリーク電流が流れることが抑制される。そのため、基準電圧端子を接地電圧に接続してリセット回路を用いることができる。接続点の電圧を接地電圧付近までリセットすることができ、広い範囲の最大電圧を保持することが可能となる。
【００２０】
入力端子の電圧が出力端子の電圧よりも低い間オンするスイッチ回路を用いて最小電圧を保持する場合、リセット回路にｐ型の絶縁ゲート型トランジスタを用いることが好ましい。
リセット回路にｐ型の絶縁ゲート型トランジスタを用いると、基準電圧端子を電源電圧に接続した場合でも、基準電圧端子に接続されている絶縁ゲート型トランジスタの他方の主電極とウェル領域の間の寄生ダイオードにリーク電流が流れることが抑制される。そのため、基準電圧端子を接地電圧に接続してリセット回路を用いることができる。接続点の電圧を電源電圧付近までリセットすることができ、広い範囲の最小電圧を保持することが可能となる。
【発明の効果】
【００２１】
本発明によると、リセット回路がコンデンサに保持されている電荷を放電してリセットする際に、貫通電流が流れることを抑制できる。リセット機能を有するホールド回路の消費電力を低下させることができる。
【発明を実施するための最良の形態】
【００２２】
以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）コンパレータ回路の入力端子と出力端子の間に、ローパスフィルタが接続されている。
（特徴２）コンパレータ回路の入力端子の間には、オフセット電圧が印加されている。
【実施例】
【００２３】
（第１実施例）
図１に、ピークホールド回路２を示す。ピークホールド回路２は、アナログ電圧を入力する入力端子２０と、コンデンサ１０に保持している電圧を出力する出力端子２２と、接地して用いる基準電圧端子１７と、リセット信号Reを入力するリセット端子１９と、スイッチ回路４と、切換回路１５と、コンデンサ１０と、リセット回路１２と、ボルテージフォロワ回路（インピーダンス変換回路）８を備えている。
入力端子２０と、スイッチ回路４と、コンデンサ１０と、基準電圧端子１７は、その順序で直列に接続されている。
切換回路１５は、入力端子２０と出力端子２２とスイッチ回路４に接続されており、入力端子２０の電圧が出力端子２２の電圧よりも高い間はスイッチ回路４をオンとし、入力端子２０の電圧が出力端子２２の電圧よりも低くなるとスイッチ回路４をオフする。
リセット回路１２は、コンデンサ１０と並列に接続されており、リセット端子１９にリセット信号Reが入力した時に、コンデンサ１０に帯電していた電荷を放電する。リセット端子１９に入力している電圧は、コンデンサ１０に電圧を保持している間はローであり、ハイに切り換わっている間にコンデンサ１０に帯電していた電荷を放電する。ここでは、リセット端子１９に印加されるハイ電圧をリセット信号Reという。
ボルテージフォロワ回路８は、スイッチ回路４とコンデンサ１０との接続点１１と出力端子２２の間に接続されており、出力端子２２の電圧を接続点１１の電圧に等しく維持する。ボルテージフォロワ回路８は、接続点１１と出力端子２２との間の抵抗値を高めている。インピーダンス変換回路の一例である。
ピークホールド回路２の切換回路１５は、リセット端子１９にも接続されており、リセット端子１９にリセット信号Re（コンデンサ１０を放電させるハイ電圧）が入力した時に、スイッチ回路４をオフに切換る。
【００２４】
スイッチ回路４は、ｐ型の絶縁ゲート型トランジスタ５で構成されている。絶縁ゲート型トランジスタ５の一方の主電極５ａは入力端子２０に接続されている。絶縁ゲート型トランジスタ５の他方の主電極５ｂは、配線６を介して、コンデンサ１０の一方の電極と、ボルテージフォロワ回路８の非反転入力端子８ｂに接続されている。コンデンサ１０の他方の電極は、基準電圧端子１７に接続されており、基準電圧端子１７は接地されて用いられる。
切換回路１５は、コンパレータ回路１４とＯＲ回路１６を備えている。コンパレータ回路１４の反転入力端子１４ａは、入力端子２０に接続されている。コンパレータ回路１４の非反転入力端子１４ｂは、出力端子２２に接続されている。ＯＲ回路１６の一方の入力端子１６ａは、コンパレータ回路１４の出力端子１４ｃに接続されている。ＯＲ回路１６の他方の入力端子１６ｂは、リセット端子１９に接続されている。ＯＲ回路１６の出力端子１６ｃは、ｐ型の絶縁ゲート型トランジスタ５のゲート電極５ｃに接続されている。切換回路１５は、ＯＲ回路１６からゲート電極５ｃに送る電圧によって、絶縁ゲート型トランジスタ５の主電極５ａ、５ｂの間が導通する状態と遮断する状態を切換える。
リセット回路１２は、コンデンサ１０と並列に接続されており、ｎ型の絶縁ゲート型トランジスタ１３を有している。リセット用トランジスタ１３の一方の主電極１３ａは、スイッチ回路４とコンデンサ１０とボルテージフォロワ回路８の接続点１１に接続されている。リセット用トランジスタ１３の他方の主電極１３ｂは、基準電圧端子１７に接続されており、接地されている。
リセット端子１９は、リセット用トランジスタ１３のゲート電極１３ｃと、ＯＲ回路１６の入力端子１６ｂに接続されている。リセット端子１９にハイ電圧が印加されると、リセット用トランジスタ１３が導通し、コンデンサ１０に帯電していた電荷が放電する。
ボルテージフォロワ回路８の非反転入力端子８ｂは、スイッチ回路４とコンデンサ１０の接続点１１に接続されている。反転入力端子８ａは、出力端子８ｃに接続されている。ボルテージフォロワ回路８は、出力端子８ｃの電圧を非反転入力端子８ｂの電圧に一致させる。出力端子８ｃと非反転入力端子８ｂの間は高抵抗であり、実質的に絶縁している。出力端子８ｃに電流が流れても、非反転入力端子８ｂの電圧が低下することはなく、コンデンサ１０が放電することもない。
ボルテージフォロワ回路８の出力端子８ｃは、反転入力端子８ａと、コンパレータ回路１４に接続されている。
【００２５】
ピークホールド回路２では、コンパレータ回路１４によって、入力端子２０に入力している入力電圧Vinと、出力端子２２から出力される出力電圧Voutを比較する。入力電圧Vinが出力電圧Voutよりも高い場合には、コンパレータ回路１４の出力端子１４ｃからＯＲ回路１６の入力端子１６ａにロー電圧が印加される。リセット端子１９にリセット信号（ハイ電圧）Reが入力していなければ、ＯＲ回路１６の入力端子１６ｂにはロー電圧が印加している。このため、ＯＲ回路１６の出力端子１６ｃからスイッチ回路４のゲート電極５ｃに、ロー電圧が印加される。これによって、ｐ型の絶縁ゲート型トランジスタ５の主電極５ａと５ｂの間が導通する。コンデンサ１０に電荷が蓄えられ、コンデンサ１０の電極間の電圧が上昇し、入力電圧Vinに等しくなる。入力電圧Vinが増大すれば、コンデンサ１０の電極間の電圧も増大し、それに追従して出力電圧Voutも上昇する。
【００２６】
入力電圧Vinが低下すると、入力電圧Vinが出力電圧Voutよりも低くなる。入力電圧Vinが出力電圧Voutよりも低くなると、コンパレータ回路１４の出力端子１４ｃからＯＲ回路１６の入力端子１６ａにハイ電圧が印加される。これに伴って、ＯＲ回路１６の出力端子１６ｃからゲート電極５ｃにハイ電圧が印加される。これによって、スイッチ回路４の主電極５ａと５ｂの間が非導通となり、スイッチ回路４が遮断する。コンデンサ１０に蓄えられた電荷がスイッチ回路４を介して入力端子２０にリークすることがない。コンデンサ１０の電極間の電圧を保持することができる。
上記によって、入力電圧Vinが上昇すればそれに追従してコンデンサ１０の電圧が上昇する一方、入力電圧Vinが低下してもコンデンサ１０の電圧が低下しない現象を得ることができる。コンデンサ１０に入力電圧Vinの最大電圧が保持され、それが出力端子２２から出力される。
【００２７】
コンデンサ１０が保持しているピーク電圧をリセットする際には、リセット端子１９にハイ電圧が印加される。リセット端子１９にハイ電圧が印加されると、リセット用トランジスタ１３の主電極１３ａと１３ｂの間が導通する。すると、コンデンサ１０に蓄えられていた電荷が、リセット用トランジスタ１３を通してＧＮＤへ放電され、コンデンサ１０に保持されていた電圧が初期値にリセットされる。
本実施例のピークホールド回路２では、リセット端子１９にリセット信号Reを印加すると、ＯＲ回路１６の入力端子１６ｂにもリセット信号Reが印加される。これに伴ってＯＲ回路１６の出力端子１６ｃからスイッチ回路４のゲート電極５ｃにハイ電圧が印加される。これによって、スイッチ回路４の主電極５ａと５ｂの間が非導通となり、スイッチ回路４が入力端子２０とコンデンサ１０の間を遮断する。コンデンサ１０に帯電していた電荷を放電してピーク電圧をリセットする際に、入力端子２０からＧＮＤへ貫通電流が流れることがない。リセット時に発生する電力消費を抑えることができる。
【００２８】
（第２実施例）
本実施例の効果は、ボトムホールド回路にも有効である。
図２に、ボトムホールド回路１０２を示す。第１実施例との違いは、スイッチ回路１０４がｎ型の絶縁ゲート型トランジスタ１０５を有していることと、リセット回路１１２がｐ型の絶縁ゲート型トランジスタ１１３を備えていることと、切換回路１１５に論理回路としてＡＮＤ回路１１６が接続されていることと、コンデンサ１０とリセット回路１１２の一方の電極が定電圧電源２４に接続されていることと、リセット信号Reとしてロー信号が使用されることである。
【００２９】
ボトムホールド回路１０２では、入力電圧Vinを検出する際に、コンパレータ回路１４によって、入力電圧Vinと出力電圧Voutを比較する。入力電圧Vinが出力電圧Voutよりも低い場合には、コンパレータ回路１４の出力端子からＡＮＤ回路１１６の入力端子にハイ電圧が印加され、ＡＮＤ回路１１６の出力端子１１６ｃからゲート電極１０５ｃにハイ電圧が印加される。これによって、ｎ型の絶縁ゲート型トランジスタ１０５の主電極１０５ａと１０５ｂの間が導通し、入力端子２０とコンデンサ１０が接続される。コンデンサ１０の電荷が流出し、コンデンサ１０の電極１０ａの電圧が低下し、出力電圧Voutが低下する。入力電圧Vinが低下すると、それに追従してコンデンサ１０の電極１０ａの電圧が低下し、出力電圧Voutが低下する。
【００３０】
入力電圧Vinが上昇に転じると、入力電圧Vinが出力電圧Voutよりも高くなる。すると、コンパレータ回路１４の出力端子からＡＮＤ回路１１６の入力端子にロー電圧が印加され、ＡＮＤ回路１１６の出力端子１１６ｃからゲート電極１０５ｃにロー電圧が印加される。これによって、絶縁ゲート型トランジスタ１０５の主電極１０５ａと１０５ｂの間が非導通となり、入力端子２０とコンデンサ１０の間が遮断される。このために、入力電圧Vinによってコンデンサ１０が充電されることがない。また、コンデンサ１０の電荷が放電されることもない。
上記によって、入力電圧Vinが低下すればそれに追従してコンデンサ１０の電極１０ａの電圧が低下する一方、入力電圧Vinが上昇してもコンデンサ１０の電圧が上昇しない現象を得ることができる。コンデンサ１０に入力電圧Vinの最小電圧が保持され、それが出力端子２２から出力される。
【００３１】
コンデンサ１０が保持しているボトム電圧をリセットする際には、リセット端子１９にロー電圧が印加される。リセット端子１９にロー電圧が印加されると、リセット用トランジスタ１１３の主電極１１３ａと１１３ｂの間が導通する。すると、コンデンサ１０に貯えられていた電荷が、リセット用トランジスタ１１３を通して放電され、コンデンサ１０に保持されていた電圧が初期値にリセットされる。
本実施例のボトムホールド回路１０２では、リセット端子１９にリセット信号Reを印加すると、ＡＮＤ回路１１６の入力端子１１６ｂにもリセット信号Reが印加される。これに伴って、ＡＮＤ回路１１６の出力端子１１６ｃからゲート電極５ｃにロー電圧が印加される。これによって、スイッチ回路１０４の主電極１０５ａと１０５ｂの間が非導通となり、スイッチ回路１０４が入力端子２０とコンデンサ１０の間を遮断する。コンデンサ１０に帯電していた電荷を放電してボトム電圧をリセットする際に、定電圧電源２４から入力端子２０へ貫通電流が流れることがない。リセット時に発生する電力消費を抑えることができる。
【００３２】
（第３実施例）
図３に、第３実施例のピークホールド回路２０２を示す。第１実施例との違いは、スイッチ回路を構成する絶縁ゲート型トランジスタ５のウェル電極５ｄが配線２６を介して出力端子２２に接続されていることと、リセット用トランジスタ１３のウェル電極１３ｄも配線２６を介して出力端子２２と接続されていることである。
図４に半導体基板３２内に形成された絶縁ゲート型トランジスタ５の断面図を示す。絶縁ゲート型トランジスタ５はｐ型の絶縁ゲート型トランジスタであり、ｐ型不純物を低濃度に含んだ半導体基板３２に形成されている。半導体基板３２に、半導体基板３２の不純物濃度よりも濃いｎ型不純物を打ち込むことによって、ｎ型のウェル領域３４が形成されている。ｎ型のウェル領域３４にウェル領域３４の不純物濃度よりも濃いｐ型不純物を打ち込むことによって、ウェル領域３４を介して隔てられているｐ型の第１コンタクト領域３６とｐ型の第２コンタクト領域３８が形成されている。第１コンタクト領域３６と第２コンタクト領域３８の間のウェル領域３４に対向する位置には、絶縁膜４２を介して金属膜４０が形成されている。ウェル領域３４はウェル電極５ｄに接続されており、配線２６を介して出力端子２２に接続されている。第１コンタクト領域３６は一方の主電極５ａに接続されており、入力端子２０に接続されている。第２コンタクト領域３８は他方の主電極５ｂに接続されており、配線６を介してボルテージフォロワ回路８の非反転入力端子８ｂに接続されている。金属膜４０はゲート電極５ｃに接続されており、ＯＲ回路１６の出力端子１６ｃに接続されている。図４に示すように、絶縁ゲート型トランジスタ５では、異なる導電型の領域の間に寄生ダイオードが形成されている。すなわち、ｎ型のウェル領域３４とｐ型の第１コンタクト領域３６の間に、寄生ダイオード４６が形成されている。ｎ型のウェル領域３４とｐ型の第２コンタクト領域３８の間に、寄生ダイオード４８が形成されている。
リセット回路１２に形成されたｎ型の絶縁ゲート型トランジスタ１３についても、同様に説明される。絶縁ゲート型トランジスタ１３では、ｐ型のウェル電極１３ｄと主電極１３ａ、１３ｂに直接的に接するｎ型のコンタクト領域の間に寄生ダイオード５０、５２が形成されている。ｎ型の絶縁ゲート型トランジスタ１３については、重複説明となるため、図を用いた説明を省略する。
【００３３】
本実施例のピークホールド回路２０２では、絶縁ゲート型トランジスタ５のウェル電極５ｄが、配線２６を介して出力端子２２に接続されている。寄生ダイオード４８のアノードに相当する主電極５ｂは、配線６を介してボルテージフォロワ回路８の非反転入力端子８ｂに接続されている。寄生ダイオード４８のカソードに相当するウェル電極５ｄは、配線２６を介してボルテージフォロワ回路８の出力端子８ｃに接続される。ボルテージフォロワ回路８は、非反転入力端子８ｂの電圧と出力端子８ｃの電圧を等しく維持している。従って寄生ダイオード４８のアノード・カソード間に電位差が発生しない。コンデンサ１０に充電されている電荷が寄生ダイオード４８を通して放電されることがない。コンデンサ１０で保持している電荷が変動することがなく、コンデンサ１０によって出力電圧Voutのピーク電圧を確実に保持することができる。
【００３４】
また、本実施例のピークホールド回路２０２では、絶縁ゲート型トランジスタ１３のウェル電極１３ｄが、配線２６によって出力端子２２に接続されている。寄生ダイオード５０のカソードに相当する主電極１３ａは、配線６を介してボルテージフォロワ回路８の非反転入力端子８ｂに接続されている。寄生ダイオード５０のアノードに相当するウェル電極１３ｄは、配線２６を介してボルテージフォロワ回路８の出力端子８ｃに接続されている。ボルテージフォロワ回路８は、非反転入力端子８ｂの電圧と出力端子８ｃの電圧を等しく維持している。従って寄生ダイオード５０の電極間に電位差が発生しない。コンデンサ１０に充電されている電荷が寄生ダイオード５０を通して放電されることがない。コンデンサ１０で保持している電荷が変動することがなく、コンデンサ１０によって出力電圧Voutのピーク電圧を確実に保持することができる。
本実施例の効果は、出力電圧Voutのボトム電圧のホールド回路についても有効である。重複説明となるため、説明を省略する。
【００３５】
（第４実施例）
図５に、第４実施例のピークホールド回路３０２を示す。第３実施例との違いは、スイッチ回路３０４が直列に接続された２つのｐ型の絶縁ゲート型トランジスタ５４、６０を有していることと、リセット回路３１２が直列に接続された２つのｎ型の絶縁ゲート型トランジスタ６６、７２を備えていることである。
スイッチ回路３０４は、絶縁ゲート型トランジスタ５４の一方の主電極５４ａが入力端子２０に接続されている。絶縁ゲート型トランジスタ５４のウェル電極５４ｄが第２基準電圧端子３１７を介して定電圧電源３２４に接続されている。絶縁ゲート型トランジスタ５４の他方の主電極５４ｂが絶縁ゲート型トランジスタ６０の一方の主電極６０ａと接続されている。絶縁ゲート型トランジスタ６０のウェル電極６０ｄが配線２６を介して出力端子２２に接続されている。絶縁ゲート型トランジスタ６０の他方の主電極６０ｂが配線６を介してボルテージフォロワ回路８の非反転入力端子８ｂに接続されている。
絶縁ゲート型トランジスタ５４のゲート電極５４ｃはＯＲ回路１６の出力端子１６ｃに接続されている。絶縁ゲート型トランジスタ６０のゲート電極６０ｃはコンパレータ回路１４の出力端子１４ｃに接続されている。絶縁ゲート型トランジスタ５４のウェル電極５４ｄと主電極５４ａの間には、寄生ダイオード５６が形成されており、ウェル電極５４ｄと主電極５４ｂの間には、寄生ダイオード５８が形成されている。絶縁ゲート型トランジスタ６０のウェル電極６０ｄと主電極６０ａの間には、寄生ダイオード６２が形成されており、ウェル電極６０ｄと主電極６０ｂの間には、寄生ダイオード６４が形成されている。
【００３６】
図３に示すように、スイッチ回路４が単一の絶縁ゲート型トランジスタ５を有している場合、寄生ダイオード４６を介して出力端子２２が入力端子２０と接続される。そのため、入力電圧Vinと出力電圧Voutの間に寄生ダイオード４６の順方向電圧となる電圧が印加された場合、寄生ダイオード４６を介して入力端子２０と出力端子２２の間に多量の電流が流れる。出力端子２２から多量に電流が流出した場合、出力電圧Voutを安定させることができない。
図５に示す本実施例のスイッチ回路３０４では、絶縁ゲート型トランジスタ６０の主電極６０ａと入力端子２０の間に、ウェル電極５４ｄが第２基準電圧端子３１７に接続された絶縁ゲート型トランジスタ５４が直列接続されている。絶縁ゲート型トランジスタ５４のウェル電極５４ｄが第２基準電圧端子３１７を介して定電圧源３２４に接続されていると、入力電圧Vinと出力電圧Voutに印加される電圧によって寄生ダイオード６２に順方向電圧が印加されることが防止される。これによって、寄生ダイオード６２を介して多量の電流が流れることが抑制され、出力電圧Voutを安定させることができる。
【００３７】
リセット回路３１２は、絶縁ゲート型トランジスタ６６の一方の主電極６６ａは配線６を介してボルテージフォロワ回路８の非反転入力端子８ｂに接続されている。絶縁ゲート型トランジスタ６６のウェル電極６６ｄは配線２６を介して出力端子２２に接続されている。絶縁ゲート型トランジスタ６６の他方の主電極６６ｂは絶縁ゲート型トランジスタ７２の一方の主電極７２ａと接続されている。絶縁ゲート型トランジスタ７２のウェル電極７２ｄがＧＮＤに接続されている。絶縁ゲート型トランジスタ７２の他方の主電極７２ｂがＧＮＤに接続されている。
絶縁ゲート型トランジスタ６６のゲート電極６６ｃと絶縁ゲート型トランジスタ７２のゲート電極７２ｃはリセット端子１９に接続されている。絶縁ゲート型トランジスタ６６のウェル電極６６ｄと主電極６６ａの間には、寄生ダイオード６８が形成されており、ウェル電極６６ｄと主電極６６ｂの間には、寄生ダイオード７０が形成されている。絶縁ゲート型トランジスタ７２のウェル電極７２ｄと主電極７２ａの間には、寄生ダイオード７４が形成されており、ウェル電極７２ｄと主電極７２ｂの間には、寄生ダイオード７６が形成されている。
【００３８】
図３に示すように、リセット回路１２が単一の絶縁ゲート型トランジスタ１３を有している場合、寄生ダイオード５２を介して出力端子２２が接地電圧と接続される。そのため、出力電圧Voutに正電圧が印加された場合、寄生ダイオード５２を介して出力端子２２と接地電圧との間に多量の電流が流れる。出力端子２２から多量に電流が流出した場合、出力電圧Voutを安定させることができない。
図５に示す本実施例のリセット回路３１２では、絶縁ゲート型トランジスタ６６の主電極６６ｂと基準電圧端子１７の間に、ウェル電極７２ｄが基準電圧端子１７に接続された絶縁ゲート型トランジスタ７２が直列接続されている。絶縁ゲート型トランジスタ７２のウェル電極７２ｄが基準電圧端子１７を介して接地されていると、接地電圧と出力電圧Voutに印加される電圧によって寄生ダイオード７０に順方向電圧が印加されることが防止される。これによって、寄生ダイオード７０を介して多量の電流が流れることが抑制され、出力電圧Voutを安定させることができる。
【００３９】
図５では、ピークホールド回路３０２のスイッチ回路３０４がｐ型の絶縁ゲート型トランジスタで構成されている実施例を示したが、ｎ型の絶縁ゲート型トランジスタで構成されていてもよい。ピークホールド回路３０２のスイッチ回路３０４は何れの導電型の絶縁ゲート型トランジスタで構成されていても構わない。
これに対しピークホールド回路３０２のリセット回路３１２は、ｎ型の絶縁ゲート型トランジスタで構成されていることが好ましい。ｎ型の絶縁ゲート型トランジスタで構成されていると、基準電圧端子１７を接地した場合でも、寄生ダイオード７６に順方向電圧が印加され、リーク電流が流れることが抑制される。そのため、基準電圧端子１７を接地電圧に接続してリセット回路３１２を用いることができる。これによって、接続点１１の電圧をリセットする際に、接地電圧付近までリセットすることができ、広い範囲の最大電圧を保持することができる。
【００４０】
（第５実施例）
図６に、第５実施例のボトムホールド回路４０２を示す。ボトムホールド回路４０２のリセット回路４１２は、ｐ型の絶縁ゲート型トランジスタで構成することが好ましい。ボトムホールド回路４０２では、スイッチ回路４０４が直列に接続された２つのｎ型の絶縁ゲート型トランジスタ４５４、４６０を有している。リセット回路４１２が直列に接続された２つのｐ型の絶縁ゲート型トランジスタ４６６、４７２を備えている。絶縁ゲート型トランジスタ４６６のウェル電極４６６ｄと主電極４６６ａの間には、寄生ダイオード４６８が形成されており、ウェル電極４６６ｄと主電極４６６ｂの間には、寄生ダイオード４７０が形成されている。絶縁ゲート型トランジスタ４７２のウェル電極４７２ｄと主電極４７２ａの間には、寄生ダイオード４７４が形成されており、ウェル電極４７２ｄと主電極４７２ｂの間には、寄生ダイオード４７６が形成されている。
【００４１】
図６では、ボトムホールド回路４０２のスイッチ回路４０４がｎ型の絶縁ゲート型トランジスタで構成されている実施例を示したが、ｐ型の絶縁ゲート型トランジスタで構成されていてもよい。ボトムホールド回路４０２のスイッチ回路４０４は何れの導電型の絶縁ゲート型トランジスタで構成されていても構わない。
これに対しボトムホールド回路４０２のリセット回路４１２は、ｐ型の絶縁ゲート型トランジスタで構成されていることが好ましい。ｐ型の絶縁ゲート型トランジスタで構成されていると、基準電圧端子１７を定電圧電源４２４に接続した場合でも、寄生ダイオード４７４、４７６に順方向電圧が印加され、リーク電流が流れることが抑制される。そのため、基準電圧端子１７を定電圧電源４２４に接続してリセット回路４１２を用いることができる。これによって、リセット回路４１２を用いて接続点１１の電圧をリセットする際に、定電圧電源４２４付近までリセットすることができ、広い範囲の最小電圧を保持することができる。
【００４２】
（第６実施例）
図７に、第６実施例のピークホールド回路５０２を示す。第６実施例では、スイッチ回路５０４が、直列に接続された２つのｐ型の絶縁ゲート型トランジスタ５４、６０を備えたｐ型絶縁ゲート型トランジスタ部７８と、直列に接続された２つのｎ型の絶縁ゲート型トランジスタ８０、８２を備えたｎ型絶縁ゲート型トランジスタ部８４を有している。絶縁ゲート型トランジスタ５４のウェル領域が基準電圧端子５１７ａを介して定電圧電源５２４に接続されている。絶縁ゲート型トランジスタ８０のウェル領域が基準電圧端子５１７ｂを介して接地されている。ｐ型絶縁ゲート型トランジスタ部７８とｎ型絶縁ゲート型トランジスタ部８４が、入力端子２０と配線６の間に並列に接続されている。切換回路５１５は、ｐ型絶縁ゲート型トランジスタ部７８のためにＯＲ回路８６と、ｎ型絶縁ゲート型トランジスタ部８４のためのＮＯＴ回路８８とＡＮＤ回路９０を有している。また、コンパレータ回路１４の出力端子１４ｃをｎ型絶縁ゲート型トランジスタ部８４とＡＮＤ回路９０に接続する配線に、コンパレータ回路１４からの出力を反転させるＮＯＴ回路９２が接続されている。ＯＲ回路８６の入力端子８６ａとＮＯＴ回路８８の入力端子８８ａはリセット端子１９に接続されており、リセット信号Reが印加される。
なお、図７では、簡略化のために絶縁ゲート型トランジスタ内部の寄生ダイオードの記載を省略する。
本実施例のピークホールド回路５０２では、ｐ型絶縁ゲート型トランジスタ部７８とｎ型絶縁ゲート型トランジスタ部８４が、入力端子２０と配線６の間に並列に接続され、入力端子２０と配線６の間に相補型のスイッチ回路５０４が構成される。これにより、入力電圧Vinの動作電圧範囲を拡大することができ、動作電圧範囲の広いピークホールド回路５０２を実現することができる。
【００４３】
（第７実施例）
図８に、第７実施例のボトムホールド回路６０２を示す。第７実施例では、ボトムホールド回路６０２が、ｐ型絶縁ゲート型トランジスタ部７８とｎ型絶縁ゲート型トランジスタ部８４を備えたスイッチ回路５０４を有しており、絶縁ゲート型トランジスタ５４のウェル領域が基準電圧端子５１７ａを介して定電圧電源５２４に接続されている。絶縁ゲート型トランジスタ８０のウェル領域が基準電圧端子５１７ｂを介して接地されている。切換回路６１５は、ｐ型絶縁ゲート型トランジスタ部７８のためのＯＲ回路８６とｎ型絶縁ゲート型トランジスタ部８４のためのＮＯＴ回路８８とＡＮＤ回路９０を有している。また、コンパレータ回路１４の出力端子１４ｃをｐ型絶縁ゲート型トランジスタ部７８とＯＲ回路８６を接続する配線には、コンパレータ回路１４からの出力を反転させるＮＯＴ回路６９２が接続されている。
なお、図８では、簡略化のために絶縁ゲート型トランジスタ内部の寄生ダイオードの記載を省略する。
本実施例のボトムホールド回路６０２でも、入力端子２０と配線６の間に相補型のスイッチ回路５０４が構成される。これにより、入力電圧Vinの動作電圧範囲を拡大することができ、動作電圧範囲の広いボトムホールド回路６０２を実現することができる。
【００４４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、ピークホールド回路において、スイッチ回路がｐ型の絶縁ゲート型トランジスタを用いて形成された実施例とｐ型とｎ型の絶縁ゲート型トランジスタの両方を用いて形成された実施例を例示したが、ｎ型の絶縁ゲート型トランジスタを用いて形成されてもよい。ｎ型の絶縁ゲート型トランジスタを用いて形成される場合、第５実施例に従って、論理回路は適宜変更される。同様に、ボトムホールド回路において、スイッチ回路がｎ型の絶縁ゲート型トランジスタを用いて形成された実施例とｐ型とｎ型の絶縁ゲート型トランジスタの両方を用いて形成された実施例をしめしたが、ｐ型の絶縁ゲート型トランジスタを用いて形成されてもよい。ｐ型の絶縁ゲート型トランジスタを用いて形成される場合、第６実施例に従って、論理回路は適宜変更される。
【００４５】
また、図９に示すピークホールド回路７０２と図１０に示すボトムホールド回路８０２のように、コンパレータ回路１４の非反転入力端子１４ｂと出力端子２２の間に抵抗９４とコンデンサ９６で構成されたローパスフィルタ９８が接続されていてもよい。ローパスフィルタ９８が接続されることによって、コンパレータ回路１４の非反転入力端子１４ｂに入力される出力電圧の変化を遅延することができる。反転入力端子１４ａに変化が遅い入力電圧が入力された場合でも、正常にピーク電圧またはボトム電圧を保持することが可能となる。
また、図８のホールド回路では、コンパレータ回路１４の非反転入力端子１４ｂに入力される出力電圧が、反転入力端子１４ａに入力される入力電圧に比べて高くなる方向にオフセットされていてもよい。オフセット電圧が印加されることによって、変化が遅い入力電圧が入力された場合でも、正常にピーク電圧を保持することが可能となる。
また、図９のホールド回路では、コンパレータ回路１４の非反転入力端子１４ｂに入力される出力電圧が、反転入力端子１４ａに入力される入力電圧に比べて低くなる方向にオフセットされていてもよい。オフセット電圧が印加されることによって、変化が遅い入力電圧が入力された場合でも、正常にボトム電圧を保持することが可能となる。
【００４６】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００４７】
【図１】第１実施例のピークホールド回路２を示す。
【図２】第２実施例のボトムホールド回路１０２を示す。
【図３】第３実施例のピークホールド回路２０２を示す。
【図４】半導体基板３２に形成されたスイッチ回路４の断面図を示す。
【図５】第４実施例のピークホールド回路３０２を示す。
【図６】第５実施例のボトムホールド回路４０２を示す。
【図７】第６実施例のピークホールド回路５０２を示す。
【図８】第７実施例のボトムホールド回路６０２を示す。
【図９】第８実施例のピークホールド回路７０２を示す。
【図１０】第９実施例のボトムホールド回路８０２を示す。
【図１１】従来技術のピークホールド回路９０２を示す。
【符号の説明】
【００４８】
２、２０２、３０２、５０２、７０２、９０２・・・ピークホールド回路
１０２、４０２、６０２、８０２・・・ボトムホールド回路
４・・・・・スイッチ回路
５、１３・・・絶縁ゲート型トランジスタ
６・・・・・配線
８・・・・・ボルテージフォロワ回路
１０・・・・コンデンサ
１１・・・・接続点
１２・・・・リセット回路
１４・・・・コンパレータ回路
１５・・・・切換回路
１６・・・・ＯＲ回路
１７・・・・基準電圧端子
１９・・・・リセット端子
２０・・・・入力端子
２２・・・・出力端子
２４・・・・定電圧電源
２６・・・・配線
３２・・・・半導体基板
３４・・・・ウェル領域
３６・・・・第１コンタクト領域
３８・・・・第２コンタクト領域
４０・・・・金属膜
４２・・・・絶縁膜
４６、４８、５０，５２・・・寄生ダイオード
５４、６０、６６、７２、８０、８２・・・絶縁ゲート型トランジスタ
５６、５８、６２、６４、６８、７０、７４、７６・・・寄生ダイオード
７８・・・・ｐ型絶縁ゲート型トランジスタ部
８４・・・・ｎ型絶縁ゲート型トランジスタ部
８６・・・・ＯＲ回路
８８、９２・・・ＮＯＴ回路
９０・・・・ＡＮＤ回路
９４・・・・抵抗
９６・・・・コンデンサ
９８・・・・ローパスフィルタ
【技術分野】
【０００１】
本発明は、リセット機能を備えたホールド回路に関する。
【背景技術】
【０００２】
経時的に変化するアナログ電圧を入力し、そのアナログ電圧の最大電圧または最小電圧を保持するホールド回路が知られている。この種のホールド回路は、次回の測定に備えて保持している電圧をリセットする回路を内蔵している。この種のホールド回路には、リセット後に生じた最大電圧（以後、ピーク電圧という）を保持するピークホールド回路や、リセット後に生じた最小電圧（以後、ボトム電圧という）を保持するボトムホールド回路が知られている。
【０００３】
図１１に、非特許文献１に記載されているピークホールド回路９０２を示す。ピークホールド回路９０２は、経時的に変化するアナログ電圧を入力し、リセット後の最大電圧を保持する。
ピークホールド回路９０２は、アナログ電圧を入力する入力端子Ｐ１と、保持している電圧を出力する出力端子Ｐ２と、基準電圧（この場合は接地電圧）に接続する基準電圧端子Ｐ３と、リセット信号Reを入力するリセット端子Ｐ４を備えている。また、スイッチ回路Ｓ１と、切換回路ＯＰ２と、コンデンサＣと、リセット回路Ｓ２と、インピーダンス変換回路ＯＰ１を備えている。
ピークホールド回路９０２では、入力端子Ｐ１とスイッチ回路Ｓ１とコンデンサＣと基準電圧端子Ｐ３が、その順序で直列に接続されている。
切換回路ＯＰ２は、入力端子Ｐ１と出力端子Ｐ２とスイッチ回路Ｓ１とに接続されており、入力端子Ｐ１の電圧と出力端子Ｐ２の電圧の高低の関係が逆転する時にスイッチ回路Ｓ１のオン・オフを切換える。すなわち、切換回路ＯＰ２の反転入力端子ｂ１は入力端子Ｐ１に接続されており、非反転入力端子ｂ２は出力端子Ｐ２に接続されている。切換回路ＯＰ２の出力端子ｂ３は、スイッチ回路Ｓ１に接続されている。ピークホールド回路９０２では、入力端子Ｐ１の電圧が出力端子Ｐ２の電圧よりも高い間はスイッチ回路Ｓ１をオンし、入力端子Ｐ１の電圧が出力端子Ｐ２の電圧よりも低い間はスイッチ回路Ｓ１をオフする。なお、ボトム電圧を保持する回路の場合は、入力端子Ｐ１の電圧が出力端子Ｐ２の電圧よりも低い間はスイッチ回路Ｓ１をオンし、入力端子Ｐ１の電圧が出力端子Ｐ２の電圧よりも高い間はスイッチ回路Ｓ１をオフする切換回路を用いる。
ピークホールド回路９０２のリセット回路Ｓ２は、コンデンサＣと並列に接続されている。リセット端子Ｐ４にリセット信号Reが入力した時に、コンデンサＣに帯電している電荷を放電させる。
インピーダンス変換回路ＯＰ１は、スイッチ回路Ｓ１とコンデンサＣとの接続点Ｐ５と出力端子Ｐ２の間に接続されており、出力端子Ｐ２の電圧を接続点Ｐ５の電圧に等しく維持する。すなわち、インピーダンス変換回路ＯＰ１の非反転入力端子ａ２は、接続点Ｐ５に接続されており、反転入力端子ａ１は出力端子ａ３と接続されており、ボルテージフォロワ回路を形成している。
【０００４】
ピークホールド回路９０２を利用する場合、電圧を保持している間はローであり、保持している電圧をリセットする時にハイに変化するリセット信号Reをリセット端子Ｐ４に入力する。すなわち、リセット信号Reがタイミングｔ１でハイに変化するとリセット回路Ｓ２がオンとなってコンデンサＣに帯電していた電荷が放電される。この結果、コンデンサＣに保持されていた電圧がリセットされる。リセット信号Reがタイミングｔ２でローに変化すると、リセット回路Ｓ２がオフとなってコンデンサＣが充電されはじめる。コンデンサＣは、接続点Ｐ５の電圧に一致するまで充電される。
ピークホールド回路９０２では、入力端子Ｐ１に入力している入力電圧Vinと、出力端子Ｐ２が出力している出力電圧Voutが、切換回路ＯＰ２で比較され、入力電圧Vinが出力電圧Voutよりも高い間は、スイッチ回路Ｓ１が導通する。入力電圧Vinが上昇している間はスイッチ回路Ｓ１が導通し、入力電圧Vinの上昇に追従してコンデンサＣの電極間の電圧が上昇する。この電圧がインピーダンス変換回路ＯＰ１を介して出力端子Ｐ２へ出力され、出力電圧Voutが上昇する。入力電圧Vinが上昇している間は、それに追従して出力電圧Voutが上昇する。
入力電圧Vinが出力電圧Voutよりも低くなると、スイッチ回路Ｓ１がオフする。入力電圧Vinが出力電圧Voutよりも低い間は、スイッチ回路Ｓ１がオフする。入力電圧Vinが下降している間はスイッチ回路Ｓ１がオフするために、コンデンサＣの電圧は低下しない。
以上の動作によって、コンデンサＣの電圧は、リセット後に入力端子Ｐ１に入力した入力電圧Vinのうちの最大電圧に等しくなる。リセット後の最大電圧がコンデンサＣに保持される。この結果、リセット後に入力端子Ｐ１に入力した入力電圧Vinのうちの最大電圧が、出力端子Ｐ２から出力される。
リセット端子Ｐ４に再びリセット信号Reを入力することによって、上記の動作が繰返される。
【０００５】
【非特許文献１】電装技術会会報, pp26-32, Vol.39, No.2, 1995
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１１に示すピークホールド回路９０２では、リセットの際にリセット回路Ｓ２をオンする。リセット回路Ｓ２がオンするとコンデンサＣが放電し、接続点Ｐ５の電圧が低下し、出力端子Ｐ２の電圧が低下する。出力端子Ｐ２の電圧が低下して入力端子Ｐ１の電圧よりも低下すると、スイッチ回路Ｓ１がオンする。すなわち、ピークホールド回路９０２では、リセットの際に、スイッチ回路Ｓ１とリセット回路Ｓ２の両者が同時にオンする現象が生じる。スイッチ回路Ｓ１とリセット回路Ｓ２の両者が同時にオンすると、入力端子Ｐ１から基準電圧端子Ｐ３（この場合は接地点）へ電流が流れる。これを貫通電流という。
ピークホールド回路９０２に貫通電流が流れると、ピークホールド回路９０２で消費される電力が増大してしまう。ピークホールド回路９０２の消費電力を抑制するためには、リセットの際に流れる貫通電流を抑制する技術が必要とされている。
なお上記の説明では、ピークホールド回路を例にして説明したが、ボトムホールド回路でも同様の問題が存在する。また、トランジスタに代えてダイオードを利用してスイッチ回路Ｓ１を構成しても、同様の問題が発生する。
【０００７】
本発明は上記の課題を解決する。すなわち本発明は、リセットの際にホールド回路（最大電圧保持回路または最小電圧保持回路）に貫通電流が流れるのを抑制することが可能なホールド回路を提供する。
【課題を解決するための手段】
【０００８】
本発明のホールド回路は、経時的に変化するアナログ電圧を入力し、リセット後の最大電圧または最小電圧を保持する。
本発明のホールド回路は、アナログ電圧を入力する入力端子と、保持している電圧を出力する出力端子と、基準電圧に接続する基準電圧端子と、リセット信号を入力するリセット端子を備えている。その他に、スイッチ回路と、切換回路と、コンデンサと、リセット回路と、インピーダンス変換回路を備えている。
入力端子とスイッチ回路とコンデンサと基準電圧端子は、その順序で直列に接続されている。
切換回路は、入力端子と出力端子とスイッチ回路に接続されており、入力端子の電圧と出力端子の電圧の高低の関係が逆転する時にスイッチ回路のオン・オフを切換える。最大電圧を保持して出力する場合は、入力端子の電圧が出力端子の電圧よりも高い間はスイッチ回路を導通させる切換回路を用いる。最小電圧を保持して出力する場合は、入力端子の電圧が出力端子の電圧よりも低い間はスイッチ回路を導通させる切換回路を用いる。
リセット回路は、コンデンサと並列に接続されており、リセット端子にリセット信号が入力した時にコンデンサに帯電している電荷を放電する。
インピーダンス変換回路は、スイッチ回路とコンデンサとの接続点と出力端子の間に接続されており、出力端子の電圧を接続点の電圧に等しく維持する。
本発明のホールド回路の切換回路は、リセット端子にも接続されており、リセット端子にリセット信号が入力した時にスイッチ回路をオフに切換る。
【０００９】
本発明のホールド回路では、スイッチ回路が以下のように動作する。最初に、入力端子の電圧が出力端子の電圧よりも高い間はスイッチ回路を導通させる切換回路を用い、リセット後の最大電圧を保持して出力する場合を説明する。
（１）入力電圧がコンデンサ電圧を超えて上昇している間は、入力電圧の上昇に追従してコンデンサ電圧が上昇する。最大電圧が上昇するのに追従してコンデンサ電圧が上昇する。
（２）入力電圧が低下するとスイッチ回路がオフする。コンデンサ電圧は最大電圧に保持される。
（３）リセット回路がコンデンサに帯電している電荷を放電する際には、スイッチ回路をオフとし、入力端子とリセット回路間をオフとする。
前記（３）の動作によって、リセット回路が導通してもスイッチ回路が遮断しているために、貫通電流が流れることがない。
【００１０】
次に、入力端子の電圧が出力端子の電圧よりも低い間はスイッチ回路を導通させる切換回路を用い、リセット後の最小電圧を保持して出力する場合を説明する。
（１）入力電圧がコンデンサ電圧よりも下降している間は、入力電圧の下降に追従してコンデンサ電圧が下降する。最小電圧が下降するのに追従してコンデンサ電圧が下降する。
（２）入力電圧が上昇するとスイッチ回路がオフする。コンデンサ電圧は最小電圧に保持される。
（３）リセット回路がコンデンサを充電している電荷を放電する際には、スイッチ回路をオフとし、入力端子とリセット回路間をオフとする。
前記（３）の動作によって、リセット回路が導通してもスイッチ回路が遮断しているために、貫通電流が流れることがない。
【００１１】
本発明のホールド回路によると、リセット回路がコンデンサに帯電していた電荷を放電してリセットする際にはスイッチ回路をオフし、入力端子とスイッチ回路とリセット回路と基準電圧端子の直列回路が閉じないようにする。そのために、リセットの際に入力端子から基準電圧端子に貫通電流が流れることがない。貫通電流が流れるのを抑制することができ、ホールド回路の消費電力を抑えることができる。
【００１２】
一つの具体的態様では、コンパレータ回路と論理回路によって、切換回路を構成する。この場合、コンパレータ回路の一方の入力端子を入力端子に接続し、コンパレータ回路の他方の入力端子を出力端子に接続し、コンパレータ回路の出力端子を論理回路の一方の入力端子に接続する。また、論理回路の他方の入力端子をリセット端子に接続し、論理回路の出力端子をスイッチ回路に接続する。
コンパレータ回路と論理回路で切換回路を構成すると、最大電圧（または最小電圧）を保持する動作と、リセット時に貫通電流が流れるのを抑制する動作を両立させることができる。
【００１３】
最初に、最大電圧を保持する場合を説明する。この場合には、コンパレータによって入力電圧と出力電圧を比較する。その比較結果とリセット信号が論理回路に入力されることから、（４）入力電圧が出力電圧よりも低い、あるいは、（５）リセット信号が入力しているかのいずれかが成立しているときに、スイッチ回路をオフする。前記（４）によって最大電圧が保持され、前記（５）によってリセット時に貫通電流が流れるのを抑制することができる。
次に、最小電圧を保持する場合を説明する。この場合には、コンパレータによって入力電圧と出力電圧を比較する。その比較結果とリセット信号が論理回路に入力されることから、（６）入力電圧が出力電圧よりも高い、あるいは、（７）リセット信号が入力しているかのいずれかが成立しているときに、スイッチ回路をオフする。前記（６）によって最小電圧が保持され、前記（７）によってリセット時に貫通電流が流れるのを抑制することができる。
論理回路は、上記（４）と（５）、あるいは（６）と（７）を実現する任意の論理回路でよく、コンパレータ出力のハイ・ローの態様と、リセット信号のハイ・ローの態様によって、適宜変更される。
【００１４】
一方の主電極が接続点（スイッチ回路とコンデンサの接続点）に接続されている絶縁ゲート型トランジスタによってスイッチ回路を構成する場合には、その絶縁ゲート型トランジスタのウェル領域を出力端子に接続することが好ましい。
絶縁ゲート型トランジスタでは、主電極に直接的に接するコンタクト領域の導電型と、その周辺を取り囲むウェル領域の導電型が相違しており、コンタクト領域とウェル領域の間に寄生ダイオードが形成されている。コンタクト領域とウェル領域の間に大きな電位差が発生した場合、寄生ダイオードを介して電流が流れる。絶縁ゲート型トランジスタをオフしている間に、コンデンサから寄生ダイオードを介して電荷が流出してしまうと、コンデンサに保持している電圧が変動してしまう。同様に、絶縁ゲート型トランジスタをオフしている間に、寄生ダイオードを介してコンデンサが充電されても、コンデンサに保持している電圧が変動してしまう。いずれの場合も、寄生ダイオードによって、コンデンサに保持している電圧が変動してしまう可能性がある。
絶縁ゲート型トランジスタのウェル領域を出力端子に接続すると、絶縁ゲート型トランジスタのコンタクト領域がコンデンサとの接続点に接続され、ウェル領域が出力端子に接続される。コンタクト領域とウェル領域が同電位に保持される。コンタクト領域とウェル領域の間に電位差が発生しない。従って、コンデンサに充電されている電荷が寄生ダイオードを通して流れることがない。あるいは、寄生ダイオードを通過する電荷がコンデンサを充電することがない。コンデンサで保持している電圧が変動することがなく、コンデンサによってピーク電圧またはボトム電圧を確実に保持することができる。
【００１５】
本発明のスイッチ回路は、同一導電型の絶縁ゲート型トランジスタの複数個が直列に接続された多段のトランジスタを有していることが好ましい。この場合、最も接続点（コンデンサとスイッチ回路の接続点、あるいはスイッチ回路とインピーダンス変換回路の接続点）側に配置されている絶縁ゲート型トランジスタのウェル領域が出力端子に接続されており、最も入力端子側に配置されている絶縁ゲート型トランジスタのウェル領域が第２基準電圧に接続されている第２基準電圧端子に接続されていることが好ましい。基準電圧と第２基準電圧は等しい場合もあれば、異なる場合もある。
スイッチ回路の最も接続点側に配置されている絶縁ゲート型トランジスタでは、入力端子側に接続された他方の主電極に直接的に接するコンタクト領域とウェル領域の間に他方の寄生ダイオードが形成されている。この絶縁ゲート型トランジスタにおいて、ウェル領域が出力端子に接続されると、他方の寄生ダイオードのコンタクト領域に入力端子電圧が印加され、他方の寄生ダイオードのウェル領域に出力端子電圧が印加される。入力端子電圧と出力端子電圧の間に他方の寄生ダイオードの順方向電圧となる電圧が印加された場合、他方の寄生ダイオードを介して出力端子から、または出力端子に向かって多量の電流が流れ、出力電圧を安定させることができない。
本発明のスイッチ回路では、最も接続点側に配置されている絶縁ゲート型トランジスタの他方の主電極と入力端子の間に、ウェル領域が第２基準電圧端子に接続された絶縁ゲート型トランジスタが直列接続されている。この絶縁ゲート型トランジスタが接続されていると、入力端子電圧と出力端子電圧によって他方の寄生ダイオードに順方向電圧が印加されることが防止される。これによって、他方の寄生ダイオードを介して多量の電流が流れることが抑制され、出力電圧を安定させることができる。
【００１６】
本発明のスイッチ回路が、ｐ型の絶縁ゲート型トランジスタとｎ型の絶縁ゲート型トランジスタを備えており、ｐ型の絶縁ゲート型トランジスタとｎ型の絶縁ゲート型トランジスタが、入力端子と接続点との間に並列に接続されていてもよい。上記において、ｐ型の絶縁ゲート型トランジスタは、単数でもよければ、複数個のｐ型の絶縁ゲート型トランジスタが直列に接続されている多段のｐ型絶縁ゲート型トランジスタで形成されていてもよい。ｎ型についても同様である。
ｐ型の絶縁ゲート型トランジスタとｎ型の絶縁ゲート型トランジスタが並列に接続されることによって、ｐ型の絶縁ゲート型トランジスタとｎ型の絶縁ゲート型トランジスタが同時に動作する相補型のスイッチ回路が構成される。これにより、入力電圧の動作電圧範囲を拡大することができ、動作電圧範囲の広いホールド回路を実現することができる。
【００１７】
本発明のリセット回路は、一方の主電極が接続点（コンデンサとインピーダンス変換回路の接続点）に接続されているとともに、他方の主電極が基準電圧端子に接続されている絶縁ゲート型トランジスタを有しており、絶縁ゲート型トランジスタのウェル領域が出力端子に接続されていることが好ましい。
本発明のリセット回路では、絶縁ゲート型トランジスタのウェル領域が出力端子に接続されることで、接続点に接続された主電極とウェル領域の間の寄生ダイオードを通して電流が流れることがない。コンデンサの電極間の電圧が変動することがなく、スイッチ回路を遮断した時の入力電圧を確実に保持することができる。
【００１８】
本発明のリセット回路は、同一導電型の絶縁ゲート型トランジスタの複数個が直列に接続された多段のリセット用トランジスタを有していることが好ましい。その場合には、最も接続点（コンデンサとインピーダンス変換回路の接続点）側に配置されているリセット用絶縁ゲート型トランジスタのウェル領域に出力端子が接続されており、最も基準電圧端子側に配置されている絶縁ゲート型トランジスタのウェル領域が、基準電圧端子に接続されていることが好ましい。
リセット回路が上記のように構成されることで、リセット回路の最も接続点側に配置されているリセット用絶縁ゲート型トランジスタにおいて、基準電圧端子側に接続された主電極と出力端子に接続されたウェル領域の間の寄生ダイオードに順方向電圧が印加されることが防止させる。出力端子から、または出力端子に向かって多量の電流が流れることが抑制され、出力電圧を安定させることができる。
【００１９】
入力端子の電圧が出力端子の電圧よりも高い間オンするスイッチ回路を用いて最大電圧を保持する場合、リセット回路にｎ型の絶縁ゲート型トランジスタを用いることが好ましい。
リセット回路にｎ型の絶縁ゲート型トランジスタを用いると、基準電圧端子を接地電圧に接続した場合でも、基準電圧端子に接続されている絶縁ゲート型トランジスタの他方の主電極とウェル領域の間の寄生ダイオードにリーク電流が流れることが抑制される。そのため、基準電圧端子を接地電圧に接続してリセット回路を用いることができる。接続点の電圧を接地電圧付近までリセットすることができ、広い範囲の最大電圧を保持することが可能となる。
【００２０】
入力端子の電圧が出力端子の電圧よりも低い間オンするスイッチ回路を用いて最小電圧を保持する場合、リセット回路にｐ型の絶縁ゲート型トランジスタを用いることが好ましい。
リセット回路にｐ型の絶縁ゲート型トランジスタを用いると、基準電圧端子を電源電圧に接続した場合でも、基準電圧端子に接続されている絶縁ゲート型トランジスタの他方の主電極とウェル領域の間の寄生ダイオードにリーク電流が流れることが抑制される。そのため、基準電圧端子を接地電圧に接続してリセット回路を用いることができる。接続点の電圧を電源電圧付近までリセットすることができ、広い範囲の最小電圧を保持することが可能となる。
【発明の効果】
【００２１】
本発明によると、リセット回路がコンデンサに保持されている電荷を放電してリセットする際に、貫通電流が流れることを抑制できる。リセット機能を有するホールド回路の消費電力を低下させることができる。
【発明を実施するための最良の形態】
【００２２】
以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）コンパレータ回路の入力端子と出力端子の間に、ローパスフィルタが接続されている。
（特徴２）コンパレータ回路の入力端子の間には、オフセット電圧が印加されている。
【実施例】
【００２３】
（第１実施例）
図１に、ピークホールド回路２を示す。ピークホールド回路２は、アナログ電圧を入力する入力端子２０と、コンデンサ１０に保持している電圧を出力する出力端子２２と、接地して用いる基準電圧端子１７と、リセット信号Reを入力するリセット端子１９と、スイッチ回路４と、切換回路１５と、コンデンサ１０と、リセット回路１２と、ボルテージフォロワ回路（インピーダンス変換回路）８を備えている。
入力端子２０と、スイッチ回路４と、コンデンサ１０と、基準電圧端子１７は、その順序で直列に接続されている。
切換回路１５は、入力端子２０と出力端子２２とスイッチ回路４に接続されており、入力端子２０の電圧が出力端子２２の電圧よりも高い間はスイッチ回路４をオンとし、入力端子２０の電圧が出力端子２２の電圧よりも低くなるとスイッチ回路４をオフする。
リセット回路１２は、コンデンサ１０と並列に接続されており、リセット端子１９にリセット信号Reが入力した時に、コンデンサ１０に帯電していた電荷を放電する。リセット端子１９に入力している電圧は、コンデンサ１０に電圧を保持している間はローであり、ハイに切り換わっている間にコンデンサ１０に帯電していた電荷を放電する。ここでは、リセット端子１９に印加されるハイ電圧をリセット信号Reという。
ボルテージフォロワ回路８は、スイッチ回路４とコンデンサ１０との接続点１１と出力端子２２の間に接続されており、出力端子２２の電圧を接続点１１の電圧に等しく維持する。ボルテージフォロワ回路８は、接続点１１と出力端子２２との間の抵抗値を高めている。インピーダンス変換回路の一例である。
ピークホールド回路２の切換回路１５は、リセット端子１９にも接続されており、リセット端子１９にリセット信号Re（コンデンサ１０を放電させるハイ電圧）が入力した時に、スイッチ回路４をオフに切換る。
【００２４】
スイッチ回路４は、ｐ型の絶縁ゲート型トランジスタ５で構成されている。絶縁ゲート型トランジスタ５の一方の主電極５ａは入力端子２０に接続されている。絶縁ゲート型トランジスタ５の他方の主電極５ｂは、配線６を介して、コンデンサ１０の一方の電極と、ボルテージフォロワ回路８の非反転入力端子８ｂに接続されている。コンデンサ１０の他方の電極は、基準電圧端子１７に接続されており、基準電圧端子１７は接地されて用いられる。
切換回路１５は、コンパレータ回路１４とＯＲ回路１６を備えている。コンパレータ回路１４の反転入力端子１４ａは、入力端子２０に接続されている。コンパレータ回路１４の非反転入力端子１４ｂは、出力端子２２に接続されている。ＯＲ回路１６の一方の入力端子１６ａは、コンパレータ回路１４の出力端子１４ｃに接続されている。ＯＲ回路１６の他方の入力端子１６ｂは、リセット端子１９に接続されている。ＯＲ回路１６の出力端子１６ｃは、ｐ型の絶縁ゲート型トランジスタ５のゲート電極５ｃに接続されている。切換回路１５は、ＯＲ回路１６からゲート電極５ｃに送る電圧によって、絶縁ゲート型トランジスタ５の主電極５ａ、５ｂの間が導通する状態と遮断する状態を切換える。
リセット回路１２は、コンデンサ１０と並列に接続されており、ｎ型の絶縁ゲート型トランジスタ１３を有している。リセット用トランジスタ１３の一方の主電極１３ａは、スイッチ回路４とコンデンサ１０とボルテージフォロワ回路８の接続点１１に接続されている。リセット用トランジスタ１３の他方の主電極１３ｂは、基準電圧端子１７に接続されており、接地されている。
リセット端子１９は、リセット用トランジスタ１３のゲート電極１３ｃと、ＯＲ回路１６の入力端子１６ｂに接続されている。リセット端子１９にハイ電圧が印加されると、リセット用トランジスタ１３が導通し、コンデンサ１０に帯電していた電荷が放電する。
ボルテージフォロワ回路８の非反転入力端子８ｂは、スイッチ回路４とコンデンサ１０の接続点１１に接続されている。反転入力端子８ａは、出力端子８ｃに接続されている。ボルテージフォロワ回路８は、出力端子８ｃの電圧を非反転入力端子８ｂの電圧に一致させる。出力端子８ｃと非反転入力端子８ｂの間は高抵抗であり、実質的に絶縁している。出力端子８ｃに電流が流れても、非反転入力端子８ｂの電圧が低下することはなく、コンデンサ１０が放電することもない。
ボルテージフォロワ回路８の出力端子８ｃは、反転入力端子８ａと、コンパレータ回路１４に接続されている。
【００２５】
ピークホールド回路２では、コンパレータ回路１４によって、入力端子２０に入力している入力電圧Vinと、出力端子２２から出力される出力電圧Voutを比較する。入力電圧Vinが出力電圧Voutよりも高い場合には、コンパレータ回路１４の出力端子１４ｃからＯＲ回路１６の入力端子１６ａにロー電圧が印加される。リセット端子１９にリセット信号（ハイ電圧）Reが入力していなければ、ＯＲ回路１６の入力端子１６ｂにはロー電圧が印加している。このため、ＯＲ回路１６の出力端子１６ｃからスイッチ回路４のゲート電極５ｃに、ロー電圧が印加される。これによって、ｐ型の絶縁ゲート型トランジスタ５の主電極５ａと５ｂの間が導通する。コンデンサ１０に電荷が蓄えられ、コンデンサ１０の電極間の電圧が上昇し、入力電圧Vinに等しくなる。入力電圧Vinが増大すれば、コンデンサ１０の電極間の電圧も増大し、それに追従して出力電圧Voutも上昇する。
【００２６】
入力電圧Vinが低下すると、入力電圧Vinが出力電圧Voutよりも低くなる。入力電圧Vinが出力電圧Voutよりも低くなると、コンパレータ回路１４の出力端子１４ｃからＯＲ回路１６の入力端子１６ａにハイ電圧が印加される。これに伴って、ＯＲ回路１６の出力端子１６ｃからゲート電極５ｃにハイ電圧が印加される。これによって、スイッチ回路４の主電極５ａと５ｂの間が非導通となり、スイッチ回路４が遮断する。コンデンサ１０に蓄えられた電荷がスイッチ回路４を介して入力端子２０にリークすることがない。コンデンサ１０の電極間の電圧を保持することができる。
上記によって、入力電圧Vinが上昇すればそれに追従してコンデンサ１０の電圧が上昇する一方、入力電圧Vinが低下してもコンデンサ１０の電圧が低下しない現象を得ることができる。コンデンサ１０に入力電圧Vinの最大電圧が保持され、それが出力端子２２から出力される。
【００２７】
コンデンサ１０が保持しているピーク電圧をリセットする際には、リセット端子１９にハイ電圧が印加される。リセット端子１９にハイ電圧が印加されると、リセット用トランジスタ１３の主電極１３ａと１３ｂの間が導通する。すると、コンデンサ１０に蓄えられていた電荷が、リセット用トランジスタ１３を通してＧＮＤへ放電され、コンデンサ１０に保持されていた電圧が初期値にリセットされる。
本実施例のピークホールド回路２では、リセット端子１９にリセット信号Reを印加すると、ＯＲ回路１６の入力端子１６ｂにもリセット信号Reが印加される。これに伴ってＯＲ回路１６の出力端子１６ｃからスイッチ回路４のゲート電極５ｃにハイ電圧が印加される。これによって、スイッチ回路４の主電極５ａと５ｂの間が非導通となり、スイッチ回路４が入力端子２０とコンデンサ１０の間を遮断する。コンデンサ１０に帯電していた電荷を放電してピーク電圧をリセットする際に、入力端子２０からＧＮＤへ貫通電流が流れることがない。リセット時に発生する電力消費を抑えることができる。
【００２８】
（第２実施例）
本実施例の効果は、ボトムホールド回路にも有効である。
図２に、ボトムホールド回路１０２を示す。第１実施例との違いは、スイッチ回路１０４がｎ型の絶縁ゲート型トランジスタ１０５を有していることと、リセット回路１１２がｐ型の絶縁ゲート型トランジスタ１１３を備えていることと、切換回路１１５に論理回路としてＡＮＤ回路１１６が接続されていることと、コンデンサ１０とリセット回路１１２の一方の電極が定電圧電源２４に接続されていることと、リセット信号Reとしてロー信号が使用されることである。
【００２９】
ボトムホールド回路１０２では、入力電圧Vinを検出する際に、コンパレータ回路１４によって、入力電圧Vinと出力電圧Voutを比較する。入力電圧Vinが出力電圧Voutよりも低い場合には、コンパレータ回路１４の出力端子からＡＮＤ回路１１６の入力端子にハイ電圧が印加され、ＡＮＤ回路１１６の出力端子１１６ｃからゲート電極１０５ｃにハイ電圧が印加される。これによって、ｎ型の絶縁ゲート型トランジスタ１０５の主電極１０５ａと１０５ｂの間が導通し、入力端子２０とコンデンサ１０が接続される。コンデンサ１０の電荷が流出し、コンデンサ１０の電極１０ａの電圧が低下し、出力電圧Voutが低下する。入力電圧Vinが低下すると、それに追従してコンデンサ１０の電極１０ａの電圧が低下し、出力電圧Voutが低下する。
【００３０】
入力電圧Vinが上昇に転じると、入力電圧Vinが出力電圧Voutよりも高くなる。すると、コンパレータ回路１４の出力端子からＡＮＤ回路１１６の入力端子にロー電圧が印加され、ＡＮＤ回路１１６の出力端子１１６ｃからゲート電極１０５ｃにロー電圧が印加される。これによって、絶縁ゲート型トランジスタ１０５の主電極１０５ａと１０５ｂの間が非導通となり、入力端子２０とコンデンサ１０の間が遮断される。このために、入力電圧Vinによってコンデンサ１０が充電されることがない。また、コンデンサ１０の電荷が放電されることもない。
上記によって、入力電圧Vinが低下すればそれに追従してコンデンサ１０の電極１０ａの電圧が低下する一方、入力電圧Vinが上昇してもコンデンサ１０の電圧が上昇しない現象を得ることができる。コンデンサ１０に入力電圧Vinの最小電圧が保持され、それが出力端子２２から出力される。
【００３１】
コンデンサ１０が保持しているボトム電圧をリセットする際には、リセット端子１９にロー電圧が印加される。リセット端子１９にロー電圧が印加されると、リセット用トランジスタ１１３の主電極１１３ａと１１３ｂの間が導通する。すると、コンデンサ１０に貯えられていた電荷が、リセット用トランジスタ１１３を通して放電され、コンデンサ１０に保持されていた電圧が初期値にリセットされる。
本実施例のボトムホールド回路１０２では、リセット端子１９にリセット信号Reを印加すると、ＡＮＤ回路１１６の入力端子１１６ｂにもリセット信号Reが印加される。これに伴って、ＡＮＤ回路１１６の出力端子１１６ｃからゲート電極５ｃにロー電圧が印加される。これによって、スイッチ回路１０４の主電極１０５ａと１０５ｂの間が非導通となり、スイッチ回路１０４が入力端子２０とコンデンサ１０の間を遮断する。コンデンサ１０に帯電していた電荷を放電してボトム電圧をリセットする際に、定電圧電源２４から入力端子２０へ貫通電流が流れることがない。リセット時に発生する電力消費を抑えることができる。
【００３２】
（第３実施例）
図３に、第３実施例のピークホールド回路２０２を示す。第１実施例との違いは、スイッチ回路を構成する絶縁ゲート型トランジスタ５のウェル電極５ｄが配線２６を介して出力端子２２に接続されていることと、リセット用トランジスタ１３のウェル電極１３ｄも配線２６を介して出力端子２２と接続されていることである。
図４に半導体基板３２内に形成された絶縁ゲート型トランジスタ５の断面図を示す。絶縁ゲート型トランジスタ５はｐ型の絶縁ゲート型トランジスタであり、ｐ型不純物を低濃度に含んだ半導体基板３２に形成されている。半導体基板３２に、半導体基板３２の不純物濃度よりも濃いｎ型不純物を打ち込むことによって、ｎ型のウェル領域３４が形成されている。ｎ型のウェル領域３４にウェル領域３４の不純物濃度よりも濃いｐ型不純物を打ち込むことによって、ウェル領域３４を介して隔てられているｐ型の第１コンタクト領域３６とｐ型の第２コンタクト領域３８が形成されている。第１コンタクト領域３６と第２コンタクト領域３８の間のウェル領域３４に対向する位置には、絶縁膜４２を介して金属膜４０が形成されている。ウェル領域３４はウェル電極５ｄに接続されており、配線２６を介して出力端子２２に接続されている。第１コンタクト領域３６は一方の主電極５ａに接続されており、入力端子２０に接続されている。第２コンタクト領域３８は他方の主電極５ｂに接続されており、配線６を介してボルテージフォロワ回路８の非反転入力端子８ｂに接続されている。金属膜４０はゲート電極５ｃに接続されており、ＯＲ回路１６の出力端子１６ｃに接続されている。図４に示すように、絶縁ゲート型トランジスタ５では、異なる導電型の領域の間に寄生ダイオードが形成されている。すなわち、ｎ型のウェル領域３４とｐ型の第１コンタクト領域３６の間に、寄生ダイオード４６が形成されている。ｎ型のウェル領域３４とｐ型の第２コンタクト領域３８の間に、寄生ダイオード４８が形成されている。
リセット回路１２に形成されたｎ型の絶縁ゲート型トランジスタ１３についても、同様に説明される。絶縁ゲート型トランジスタ１３では、ｐ型のウェル電極１３ｄと主電極１３ａ、１３ｂに直接的に接するｎ型のコンタクト領域の間に寄生ダイオード５０、５２が形成されている。ｎ型の絶縁ゲート型トランジスタ１３については、重複説明となるため、図を用いた説明を省略する。
【００３３】
本実施例のピークホールド回路２０２では、絶縁ゲート型トランジスタ５のウェル電極５ｄが、配線２６を介して出力端子２２に接続されている。寄生ダイオード４８のアノードに相当する主電極５ｂは、配線６を介してボルテージフォロワ回路８の非反転入力端子８ｂに接続されている。寄生ダイオード４８のカソードに相当するウェル電極５ｄは、配線２６を介してボルテージフォロワ回路８の出力端子８ｃに接続される。ボルテージフォロワ回路８は、非反転入力端子８ｂの電圧と出力端子８ｃの電圧を等しく維持している。従って寄生ダイオード４８のアノード・カソード間に電位差が発生しない。コンデンサ１０に充電されている電荷が寄生ダイオード４８を通して放電されることがない。コンデンサ１０で保持している電荷が変動することがなく、コンデンサ１０によって出力電圧Voutのピーク電圧を確実に保持することができる。
【００３４】
また、本実施例のピークホールド回路２０２では、絶縁ゲート型トランジスタ１３のウェル電極１３ｄが、配線２６によって出力端子２２に接続されている。寄生ダイオード５０のカソードに相当する主電極１３ａは、配線６を介してボルテージフォロワ回路８の非反転入力端子８ｂに接続されている。寄生ダイオード５０のアノードに相当するウェル電極１３ｄは、配線２６を介してボルテージフォロワ回路８の出力端子８ｃに接続されている。ボルテージフォロワ回路８は、非反転入力端子８ｂの電圧と出力端子８ｃの電圧を等しく維持している。従って寄生ダイオード５０の電極間に電位差が発生しない。コンデンサ１０に充電されている電荷が寄生ダイオード５０を通して放電されることがない。コンデンサ１０で保持している電荷が変動することがなく、コンデンサ１０によって出力電圧Voutのピーク電圧を確実に保持することができる。
本実施例の効果は、出力電圧Voutのボトム電圧のホールド回路についても有効である。重複説明となるため、説明を省略する。
【００３５】
（第４実施例）
図５に、第４実施例のピークホールド回路３０２を示す。第３実施例との違いは、スイッチ回路３０４が直列に接続された２つのｐ型の絶縁ゲート型トランジスタ５４、６０を有していることと、リセット回路３１２が直列に接続された２つのｎ型の絶縁ゲート型トランジスタ６６、７２を備えていることである。
スイッチ回路３０４は、絶縁ゲート型トランジスタ５４の一方の主電極５４ａが入力端子２０に接続されている。絶縁ゲート型トランジスタ５４のウェル電極５４ｄが第２基準電圧端子３１７を介して定電圧電源３２４に接続されている。絶縁ゲート型トランジスタ５４の他方の主電極５４ｂが絶縁ゲート型トランジスタ６０の一方の主電極６０ａと接続されている。絶縁ゲート型トランジスタ６０のウェル電極６０ｄが配線２６を介して出力端子２２に接続されている。絶縁ゲート型トランジスタ６０の他方の主電極６０ｂが配線６を介してボルテージフォロワ回路８の非反転入力端子８ｂに接続されている。
絶縁ゲート型トランジスタ５４のゲート電極５４ｃはＯＲ回路１６の出力端子１６ｃに接続されている。絶縁ゲート型トランジスタ６０のゲート電極６０ｃはコンパレータ回路１４の出力端子１４ｃに接続されている。絶縁ゲート型トランジスタ５４のウェル電極５４ｄと主電極５４ａの間には、寄生ダイオード５６が形成されており、ウェル電極５４ｄと主電極５４ｂの間には、寄生ダイオード５８が形成されている。絶縁ゲート型トランジスタ６０のウェル電極６０ｄと主電極６０ａの間には、寄生ダイオード６２が形成されており、ウェル電極６０ｄと主電極６０ｂの間には、寄生ダイオード６４が形成されている。
【００３６】
図３に示すように、スイッチ回路４が単一の絶縁ゲート型トランジスタ５を有している場合、寄生ダイオード４６を介して出力端子２２が入力端子２０と接続される。そのため、入力電圧Vinと出力電圧Voutの間に寄生ダイオード４６の順方向電圧となる電圧が印加された場合、寄生ダイオード４６を介して入力端子２０と出力端子２２の間に多量の電流が流れる。出力端子２２から多量に電流が流出した場合、出力電圧Voutを安定させることができない。
図５に示す本実施例のスイッチ回路３０４では、絶縁ゲート型トランジスタ６０の主電極６０ａと入力端子２０の間に、ウェル電極５４ｄが第２基準電圧端子３１７に接続された絶縁ゲート型トランジスタ５４が直列接続されている。絶縁ゲート型トランジスタ５４のウェル電極５４ｄが第２基準電圧端子３１７を介して定電圧源３２４に接続されていると、入力電圧Vinと出力電圧Voutに印加される電圧によって寄生ダイオード６２に順方向電圧が印加されることが防止される。これによって、寄生ダイオード６２を介して多量の電流が流れることが抑制され、出力電圧Voutを安定させることができる。
【００３７】
リセット回路３１２は、絶縁ゲート型トランジスタ６６の一方の主電極６６ａは配線６を介してボルテージフォロワ回路８の非反転入力端子８ｂに接続されている。絶縁ゲート型トランジスタ６６のウェル電極６６ｄは配線２６を介して出力端子２２に接続されている。絶縁ゲート型トランジスタ６６の他方の主電極６６ｂは絶縁ゲート型トランジスタ７２の一方の主電極７２ａと接続されている。絶縁ゲート型トランジスタ７２のウェル電極７２ｄがＧＮＤに接続されている。絶縁ゲート型トランジスタ７２の他方の主電極７２ｂがＧＮＤに接続されている。
絶縁ゲート型トランジスタ６６のゲート電極６６ｃと絶縁ゲート型トランジスタ７２のゲート電極７２ｃはリセット端子１９に接続されている。絶縁ゲート型トランジスタ６６のウェル電極６６ｄと主電極６６ａの間には、寄生ダイオード６８が形成されており、ウェル電極６６ｄと主電極６６ｂの間には、寄生ダイオード７０が形成されている。絶縁ゲート型トランジスタ７２のウェル電極７２ｄと主電極７２ａの間には、寄生ダイオード７４が形成されており、ウェル電極７２ｄと主電極７２ｂの間には、寄生ダイオード７６が形成されている。
【００３８】
図３に示すように、リセット回路１２が単一の絶縁ゲート型トランジスタ１３を有している場合、寄生ダイオード５２を介して出力端子２２が接地電圧と接続される。そのため、出力電圧Voutに正電圧が印加された場合、寄生ダイオード５２を介して出力端子２２と接地電圧との間に多量の電流が流れる。出力端子２２から多量に電流が流出した場合、出力電圧Voutを安定させることができない。
図５に示す本実施例のリセット回路３１２では、絶縁ゲート型トランジスタ６６の主電極６６ｂと基準電圧端子１７の間に、ウェル電極７２ｄが基準電圧端子１７に接続された絶縁ゲート型トランジスタ７２が直列接続されている。絶縁ゲート型トランジスタ７２のウェル電極７２ｄが基準電圧端子１７を介して接地されていると、接地電圧と出力電圧Voutに印加される電圧によって寄生ダイオード７０に順方向電圧が印加されることが防止される。これによって、寄生ダイオード７０を介して多量の電流が流れることが抑制され、出力電圧Voutを安定させることができる。
【００３９】
図５では、ピークホールド回路３０２のスイッチ回路３０４がｐ型の絶縁ゲート型トランジスタで構成されている実施例を示したが、ｎ型の絶縁ゲート型トランジスタで構成されていてもよい。ピークホールド回路３０２のスイッチ回路３０４は何れの導電型の絶縁ゲート型トランジスタで構成されていても構わない。
これに対しピークホールド回路３０２のリセット回路３１２は、ｎ型の絶縁ゲート型トランジスタで構成されていることが好ましい。ｎ型の絶縁ゲート型トランジスタで構成されていると、基準電圧端子１７を接地した場合でも、寄生ダイオード７６に順方向電圧が印加され、リーク電流が流れることが抑制される。そのため、基準電圧端子１７を接地電圧に接続してリセット回路３１２を用いることができる。これによって、接続点１１の電圧をリセットする際に、接地電圧付近までリセットすることができ、広い範囲の最大電圧を保持することができる。
【００４０】
（第５実施例）
図６に、第５実施例のボトムホールド回路４０２を示す。ボトムホールド回路４０２のリセット回路４１２は、ｐ型の絶縁ゲート型トランジスタで構成することが好ましい。ボトムホールド回路４０２では、スイッチ回路４０４が直列に接続された２つのｎ型の絶縁ゲート型トランジスタ４５４、４６０を有している。リセット回路４１２が直列に接続された２つのｐ型の絶縁ゲート型トランジスタ４６６、４７２を備えている。絶縁ゲート型トランジスタ４６６のウェル電極４６６ｄと主電極４６６ａの間には、寄生ダイオード４６８が形成されており、ウェル電極４６６ｄと主電極４６６ｂの間には、寄生ダイオード４７０が形成されている。絶縁ゲート型トランジスタ４７２のウェル電極４７２ｄと主電極４７２ａの間には、寄生ダイオード４７４が形成されており、ウェル電極４７２ｄと主電極４７２ｂの間には、寄生ダイオード４７６が形成されている。
【００４１】
図６では、ボトムホールド回路４０２のスイッチ回路４０４がｎ型の絶縁ゲート型トランジスタで構成されている実施例を示したが、ｐ型の絶縁ゲート型トランジスタで構成されていてもよい。ボトムホールド回路４０２のスイッチ回路４０４は何れの導電型の絶縁ゲート型トランジスタで構成されていても構わない。
これに対しボトムホールド回路４０２のリセット回路４１２は、ｐ型の絶縁ゲート型トランジスタで構成されていることが好ましい。ｐ型の絶縁ゲート型トランジスタで構成されていると、基準電圧端子１７を定電圧電源４２４に接続した場合でも、寄生ダイオード４７４、４７６に順方向電圧が印加され、リーク電流が流れることが抑制される。そのため、基準電圧端子１７を定電圧電源４２４に接続してリセット回路４１２を用いることができる。これによって、リセット回路４１２を用いて接続点１１の電圧をリセットする際に、定電圧電源４２４付近までリセットすることができ、広い範囲の最小電圧を保持することができる。
【００４２】
（第６実施例）
図７に、第６実施例のピークホールド回路５０２を示す。第６実施例では、スイッチ回路５０４が、直列に接続された２つのｐ型の絶縁ゲート型トランジスタ５４、６０を備えたｐ型絶縁ゲート型トランジスタ部７８と、直列に接続された２つのｎ型の絶縁ゲート型トランジスタ８０、８２を備えたｎ型絶縁ゲート型トランジスタ部８４を有している。絶縁ゲート型トランジスタ５４のウェル領域が基準電圧端子５１７ａを介して定電圧電源５２４に接続されている。絶縁ゲート型トランジスタ８０のウェル領域が基準電圧端子５１７ｂを介して接地されている。ｐ型絶縁ゲート型トランジスタ部７８とｎ型絶縁ゲート型トランジスタ部８４が、入力端子２０と配線６の間に並列に接続されている。切換回路５１５は、ｐ型絶縁ゲート型トランジスタ部７８のためにＯＲ回路８６と、ｎ型絶縁ゲート型トランジスタ部８４のためのＮＯＴ回路８８とＡＮＤ回路９０を有している。また、コンパレータ回路１４の出力端子１４ｃをｎ型絶縁ゲート型トランジスタ部８４とＡＮＤ回路９０に接続する配線に、コンパレータ回路１４からの出力を反転させるＮＯＴ回路９２が接続されている。ＯＲ回路８６の入力端子８６ａとＮＯＴ回路８８の入力端子８８ａはリセット端子１９に接続されており、リセット信号Reが印加される。
なお、図７では、簡略化のために絶縁ゲート型トランジスタ内部の寄生ダイオードの記載を省略する。
本実施例のピークホールド回路５０２では、ｐ型絶縁ゲート型トランジスタ部７８とｎ型絶縁ゲート型トランジスタ部８４が、入力端子２０と配線６の間に並列に接続され、入力端子２０と配線６の間に相補型のスイッチ回路５０４が構成される。これにより、入力電圧Vinの動作電圧範囲を拡大することができ、動作電圧範囲の広いピークホールド回路５０２を実現することができる。
【００４３】
（第７実施例）
図８に、第７実施例のボトムホールド回路６０２を示す。第７実施例では、ボトムホールド回路６０２が、ｐ型絶縁ゲート型トランジスタ部７８とｎ型絶縁ゲート型トランジスタ部８４を備えたスイッチ回路５０４を有しており、絶縁ゲート型トランジスタ５４のウェル領域が基準電圧端子５１７ａを介して定電圧電源５２４に接続されている。絶縁ゲート型トランジスタ８０のウェル領域が基準電圧端子５１７ｂを介して接地されている。切換回路６１５は、ｐ型絶縁ゲート型トランジスタ部７８のためのＯＲ回路８６とｎ型絶縁ゲート型トランジスタ部８４のためのＮＯＴ回路８８とＡＮＤ回路９０を有している。また、コンパレータ回路１４の出力端子１４ｃをｐ型絶縁ゲート型トランジスタ部７８とＯＲ回路８６を接続する配線には、コンパレータ回路１４からの出力を反転させるＮＯＴ回路６９２が接続されている。
なお、図８では、簡略化のために絶縁ゲート型トランジスタ内部の寄生ダイオードの記載を省略する。
本実施例のボトムホールド回路６０２でも、入力端子２０と配線６の間に相補型のスイッチ回路５０４が構成される。これにより、入力電圧Vinの動作電圧範囲を拡大することができ、動作電圧範囲の広いボトムホールド回路６０２を実現することができる。
【００４４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、ピークホールド回路において、スイッチ回路がｐ型の絶縁ゲート型トランジスタを用いて形成された実施例とｐ型とｎ型の絶縁ゲート型トランジスタの両方を用いて形成された実施例を例示したが、ｎ型の絶縁ゲート型トランジスタを用いて形成されてもよい。ｎ型の絶縁ゲート型トランジスタを用いて形成される場合、第５実施例に従って、論理回路は適宜変更される。同様に、ボトムホールド回路において、スイッチ回路がｎ型の絶縁ゲート型トランジスタを用いて形成された実施例とｐ型とｎ型の絶縁ゲート型トランジスタの両方を用いて形成された実施例をしめしたが、ｐ型の絶縁ゲート型トランジスタを用いて形成されてもよい。ｐ型の絶縁ゲート型トランジスタを用いて形成される場合、第６実施例に従って、論理回路は適宜変更される。
【００４５】
また、図９に示すピークホールド回路７０２と図１０に示すボトムホールド回路８０２のように、コンパレータ回路１４の非反転入力端子１４ｂと出力端子２２の間に抵抗９４とコンデンサ９６で構成されたローパスフィルタ９８が接続されていてもよい。ローパスフィルタ９８が接続されることによって、コンパレータ回路１４の非反転入力端子１４ｂに入力される出力電圧の変化を遅延することができる。反転入力端子１４ａに変化が遅い入力電圧が入力された場合でも、正常にピーク電圧またはボトム電圧を保持することが可能となる。
また、図８のホールド回路では、コンパレータ回路１４の非反転入力端子１４ｂに入力される出力電圧が、反転入力端子１４ａに入力される入力電圧に比べて高くなる方向にオフセットされていてもよい。オフセット電圧が印加されることによって、変化が遅い入力電圧が入力された場合でも、正常にピーク電圧を保持することが可能となる。
また、図９のホールド回路では、コンパレータ回路１４の非反転入力端子１４ｂに入力される出力電圧が、反転入力端子１４ａに入力される入力電圧に比べて低くなる方向にオフセットされていてもよい。オフセット電圧が印加されることによって、変化が遅い入力電圧が入力された場合でも、正常にボトム電圧を保持することが可能となる。
【００４６】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００４７】
【図１】第１実施例のピークホールド回路２を示す。
【図２】第２実施例のボトムホールド回路１０２を示す。
【図３】第３実施例のピークホールド回路２０２を示す。
【図４】半導体基板３２に形成されたスイッチ回路４の断面図を示す。
【図５】第４実施例のピークホールド回路３０２を示す。
【図６】第５実施例のボトムホールド回路４０２を示す。
【図７】第６実施例のピークホールド回路５０２を示す。
【図８】第７実施例のボトムホールド回路６０２を示す。
【図９】第８実施例のピークホールド回路７０２を示す。
【図１０】第９実施例のボトムホールド回路８０２を示す。
【図１１】従来技術のピークホールド回路９０２を示す。
【符号の説明】
【００４８】
２、２０２、３０２、５０２、７０２、９０２・・・ピークホールド回路
１０２、４０２、６０２、８０２・・・ボトムホールド回路
４・・・・・スイッチ回路
５、１３・・・絶縁ゲート型トランジスタ
６・・・・・配線
８・・・・・ボルテージフォロワ回路
１０・・・・コンデンサ
１１・・・・接続点
１２・・・・リセット回路
１４・・・・コンパレータ回路
１５・・・・切換回路
１６・・・・ＯＲ回路
１７・・・・基準電圧端子
１９・・・・リセット端子
２０・・・・入力端子
２２・・・・出力端子
２４・・・・定電圧電源
２６・・・・配線
３２・・・・半導体基板
３４・・・・ウェル領域
３６・・・・第１コンタクト領域
３８・・・・第２コンタクト領域
４０・・・・金属膜
４２・・・・絶縁膜
４６、４８、５０，５２・・・寄生ダイオード
５４、６０、６６、７２、８０、８２・・・絶縁ゲート型トランジスタ
５６、５８、６２、６４、６８、７０、７４、７６・・・寄生ダイオード
７８・・・・ｐ型絶縁ゲート型トランジスタ部
８４・・・・ｎ型絶縁ゲート型トランジスタ部
８６・・・・ＯＲ回路
８８、９２・・・ＮＯＴ回路
９０・・・・ＡＮＤ回路
９４・・・・抵抗
９６・・・・コンデンサ
９８・・・・ローパスフィルタ
【特許請求の範囲】
【請求項１】
経時的に変化するアナログ電圧を入力し、リセット後の最大電圧または最小電圧を保持するホールド回路であり、
そのアナログ電圧を入力する入力端子と、保持している電圧を出力する出力端子と、基準電圧に接続する基準電圧端子と、リセット信号を入力するリセット端子と、スイッチ回路と、切換回路と、コンデンサと、リセット回路と、インピーダンス変換回路を備えており、
前記入力端子と前記スイッチ回路と前記コンデンサと前記基準電圧端子が、その順序で直列に接続されており、
前記切換回路は、前記入力端子と前記出力端子と前記スイッチ回路に接続されており、前記入力端子の電圧と前記出力端子の電圧の高低の関係が逆転する時に前記スイッチ回路のオン・オフを切換え、
前記リセット回路は、前記コンデンサと並列に接続されており、前記リセット端子にリセット信号が入力した時に前記コンデンサに帯電している電荷を放電し、
前記インピーダンス変換回路は、前記スイッチ回路と前記コンデンサとの接続点と前記出力端子の間に接続されており、前記出力端子の電圧を前記接続点の電圧に等しく維持し、
前記切換回路が前記リセット端子にも接続されており、前記リセット端子に前記リセット信号が入力した時に前記スイッチ回路をオフに切換ることを特徴とするホールド回路。
【請求項２】
前記切換回路が、コンパレータ回路と論理回路を備えており、
前記コンパレータ回路の一方の入力端子が前記入力端子に接続されており、
前記コンパレータ回路の他方の入力端子が前記出力端子に接続されており、
前記コンパレータ回路の出力端子が前記論理回路の一方の入力端子に接続されており、
前記論理回路の他方の入力端子が前記リセット端子に接続されており、
前記論理回路の出力端子が前記スイッチ回路に接続されており、前記スイッチ回路のオン・オフを切換えることを特徴とする請求項１のホールド回路。
【請求項３】
前記スイッチ回路が、一方の主電極が前記接続点に接続されている絶縁ゲート型トランジスタを有しており、
その絶縁ゲート型トランジスタのウェル領域が、前記出力端子に接続されていることを特徴とする請求項１又は２に記載のホールド回路。
【請求項４】
第２の基準電圧に接続する第２基準電圧端子を備えており、
前記スイッチ回路が、同一導電型の絶縁ゲート型トランジスタの複数個が直列に接続された多段トランジスタを有しており、
その多段のトランジスタのうちの最も前記接続点側に配置されている絶縁ゲート型トランジスタのウェル領域が、前記出力端子に接続されており、
前記多段のトランジスタのうちの最も前記入力端子側に配置されている絶縁ゲート型トランジスタのウェル領域が、前記第２基準電圧端子に接続されていることを特徴とする請求項３に記載のホールド回路。
【請求項５】
前記スイッチ回路が、ｐ型の絶縁ゲート型トランジスタとｎ型の絶縁ゲート型トランジスタを有しており、
前記ｐ型の絶縁ゲート型トランジスタと前記ｎ型の絶縁ゲート型トランジスタが、前記入力端子と前記接続点の間に並列に接続されていることを特徴とする請求項３又は４に記載のホールド回路。
【請求項６】
前記リセット回路が、一方の主電極が前記接続点に接続されているとともに他方の主電極が前記基準電圧端子に接続されている絶縁ゲート型トランジスタを有しており、
その絶縁ゲート型トランジスタのウェル領域が、前記出力端子に接続されていることを特徴とする請求項１〜５のいずれか１項に記載のホールド回路。
【請求項７】
前記リセット回路が、同一導電型の絶縁ゲート型トランジスタの複数個が直列に接続された多段のリセット用トランジスタを有しており、
その多段のリセット用トランジスタのうちの最も前記接続点側に配置されている絶縁ゲート型トランジスタのウェル領域が、前記出力端子に接続されており、
前記多段のリセット用トランジスタのうちの最も前記基準電圧端子側に配置されている絶縁ゲート型トランジスタのウェル領域が、基準電圧端子に接続されていることを特徴とする請求項６に記載のホールド回路。
【請求項８】
前記スイッチ回路が、前記入力端子の電圧が前記出力端子の電圧よりも高い間オンし、
前記リセット回路の絶縁ゲート型トランジスタがｎ型であり、
最大電圧を保持することを特徴とする請求項６又は７に記載のホールド回路。
【請求項９】
前記スイッチ回路が、前記入力端子の電圧が前記出力端子の電圧よりも低い間オンし、
前記リセット回路の絶縁ゲート型トランジスタがｐ型であり、
最小電圧を保持することを特徴とする請求項６又は７に記載のホールド回路。
【請求項１】
経時的に変化するアナログ電圧を入力し、リセット後の最大電圧または最小電圧を保持するホールド回路であり、
そのアナログ電圧を入力する入力端子と、保持している電圧を出力する出力端子と、基準電圧に接続する基準電圧端子と、リセット信号を入力するリセット端子と、スイッチ回路と、切換回路と、コンデンサと、リセット回路と、インピーダンス変換回路を備えており、
前記入力端子と前記スイッチ回路と前記コンデンサと前記基準電圧端子が、その順序で直列に接続されており、
前記切換回路は、前記入力端子と前記出力端子と前記スイッチ回路に接続されており、前記入力端子の電圧と前記出力端子の電圧の高低の関係が逆転する時に前記スイッチ回路のオン・オフを切換え、
前記リセット回路は、前記コンデンサと並列に接続されており、前記リセット端子にリセット信号が入力した時に前記コンデンサに帯電している電荷を放電し、
前記インピーダンス変換回路は、前記スイッチ回路と前記コンデンサとの接続点と前記出力端子の間に接続されており、前記出力端子の電圧を前記接続点の電圧に等しく維持し、
前記切換回路が前記リセット端子にも接続されており、前記リセット端子に前記リセット信号が入力した時に前記スイッチ回路をオフに切換ることを特徴とするホールド回路。
【請求項２】
前記切換回路が、コンパレータ回路と論理回路を備えており、
前記コンパレータ回路の一方の入力端子が前記入力端子に接続されており、
前記コンパレータ回路の他方の入力端子が前記出力端子に接続されており、
前記コンパレータ回路の出力端子が前記論理回路の一方の入力端子に接続されており、
前記論理回路の他方の入力端子が前記リセット端子に接続されており、
前記論理回路の出力端子が前記スイッチ回路に接続されており、前記スイッチ回路のオン・オフを切換えることを特徴とする請求項１のホールド回路。
【請求項３】
前記スイッチ回路が、一方の主電極が前記接続点に接続されている絶縁ゲート型トランジスタを有しており、
その絶縁ゲート型トランジスタのウェル領域が、前記出力端子に接続されていることを特徴とする請求項１又は２に記載のホールド回路。
【請求項４】
第２の基準電圧に接続する第２基準電圧端子を備えており、
前記スイッチ回路が、同一導電型の絶縁ゲート型トランジスタの複数個が直列に接続された多段トランジスタを有しており、
その多段のトランジスタのうちの最も前記接続点側に配置されている絶縁ゲート型トランジスタのウェル領域が、前記出力端子に接続されており、
前記多段のトランジスタのうちの最も前記入力端子側に配置されている絶縁ゲート型トランジスタのウェル領域が、前記第２基準電圧端子に接続されていることを特徴とする請求項３に記載のホールド回路。
【請求項５】
前記スイッチ回路が、ｐ型の絶縁ゲート型トランジスタとｎ型の絶縁ゲート型トランジスタを有しており、
前記ｐ型の絶縁ゲート型トランジスタと前記ｎ型の絶縁ゲート型トランジスタが、前記入力端子と前記接続点の間に並列に接続されていることを特徴とする請求項３又は４に記載のホールド回路。
【請求項６】
前記リセット回路が、一方の主電極が前記接続点に接続されているとともに他方の主電極が前記基準電圧端子に接続されている絶縁ゲート型トランジスタを有しており、
その絶縁ゲート型トランジスタのウェル領域が、前記出力端子に接続されていることを特徴とする請求項１〜５のいずれか１項に記載のホールド回路。
【請求項７】
前記リセット回路が、同一導電型の絶縁ゲート型トランジスタの複数個が直列に接続された多段のリセット用トランジスタを有しており、
その多段のリセット用トランジスタのうちの最も前記接続点側に配置されている絶縁ゲート型トランジスタのウェル領域が、前記出力端子に接続されており、
前記多段のリセット用トランジスタのうちの最も前記基準電圧端子側に配置されている絶縁ゲート型トランジスタのウェル領域が、基準電圧端子に接続されていることを特徴とする請求項６に記載のホールド回路。
【請求項８】
前記スイッチ回路が、前記入力端子の電圧が前記出力端子の電圧よりも高い間オンし、
前記リセット回路の絶縁ゲート型トランジスタがｎ型であり、
最大電圧を保持することを特徴とする請求項６又は７に記載のホールド回路。
【請求項９】
前記スイッチ回路が、前記入力端子の電圧が前記出力端子の電圧よりも低い間オンし、
前記リセット回路の絶縁ゲート型トランジスタがｐ型であり、
最小電圧を保持することを特徴とする請求項６又は７に記載のホールド回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−２８２１５（Ｐ２０１０−２８２１５Ａ）
【公開日】平成２２年２月４日（２０１０．２．４）
【国際特許分類】
【出願番号】特願２００８−１８３９８９（Ｐ２００８−１８３９８９）
【出願日】平成２０年７月１５日（２００８．７．１５）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２２年２月４日（２０１０．２．４）
【国際特許分類】
【出願日】平成２０年７月１５日（２００８．７．１５）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]