充放電回路および２値化回路
【課題】ＲＳＳＩを使用したＡＳＫ信号の復調時においても、２値化の閾値と比較される入力信号の振幅を一定に保つ。
【解決手段】ＲＳＳＩ検波器１７にて復調されたＡＳＫ信号はピークホールド回路２３に入力され、ピークホールド回路２３は、充放電部２４に入力される入力信号のピーク値を検出し、クリップ回路２２は、充放電部２４に入力される入力信号のピーク値から一定値以下のレベルをクリップし、充放電部２４は、クリップ回路２２にてクリップされた信号を用いてコンデンサＣ２を急速充放電することで、コンパレータ２７の閾値として用いられる基準電圧Ｖｒｅｆを発生させる。
【解決手段】ＲＳＳＩ検波器１７にて復調されたＡＳＫ信号はピークホールド回路２３に入力され、ピークホールド回路２３は、充放電部２４に入力される入力信号のピーク値を検出し、クリップ回路２２は、充放電部２４に入力される入力信号のピーク値から一定値以下のレベルをクリップし、充放電部２４は、クリップ回路２２にてクリップされた信号を用いてコンデンサＣ２を急速充放電することで、コンパレータ２７の閾値として用いられる基準電圧Ｖｒｅｆを発生させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は充放電回路および２値化回路に関し、特に、ＲＳＳＩ（Ｒｅｃｅｉｖｅｄ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ）を使用して復調されたＡＳＫ（ａｍｐｌｉｔｕｄｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）信号の２値化方法に適用して好適なものである。
【背景技術】
【０００２】
ＦＳＫ（ｆｒｅｑｕｅｎｃｙ ｓｈｉｆｔ ｋｅｙｉｎｇ）信号やＡＳＫ信号を復調する場合、これらのＦＳＫ信号やＡＳＫ信号の平均電圧を閾値として生成し、これらのＦＳＫ信号やＡＳＫ信号をその閾値と比較することで２値化することが行われている。
このようなＦＳＫ信号やＡＳＫ信号の平均電圧を生成する場合、抵抗とコンデンサとからなる１次ローパスフィルタを用いる方法がある。この１次ローパスフィルタを用いる方法では、ＦＳＫ信号やＡＳＫ信号の減衰を防止するために、カットオフ周波数を信号周波数より十分に低く設定すると、平均電圧の立ち上がりが遅くなり、２値化が完了するまでに長い時間がかかる。
このため、１次ローパスフィルタを用いる方法を電池で動作するシステムに適用すると、電池の消耗が激しくなり、電池交換を頻繁に行う必要があることから、使い勝手が悪くなる。このような問題に対処するため、１次ローパスフィルタの抵抗に双方向ダイオードを並列接続し、双方向ダイオード特性回路を介してコンデンサの充放電ができるようにすることで、コンデンサの急速充放電を実現し、平均電圧の立ち上がりを速くする方法が提案されている（特許文献１）。
【０００３】
ここで、信号振幅の立ち上がりを高速化するために、ＡＳＫ信号の復調時にＲＳＳＩを用いることがある。
しかしながら、双方向ダイオード特性回路を介してコンデンサの充放電を行う方法では、復調出力が一定である必要がある。このため、ＡＳＫ信号の復調時にＲＳＳＩが使用されると、受信信号のレベルにより復調信号のレベルが変動するため、２値化の閾値として使用される平均電圧を一定に保つのが困難になるという問題があった。
【０００４】
【特許文献１】特願２００７−１７１８２１号の明細書および図面
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、ＲＳＳＩを使用したＡＳＫ信号の復調時においても、２値化の閾値と比較される入力信号の振幅を一定に保つことが可能な充放電回路および２値化回路を提供することである。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、本発明の一態様によれば、入力信号を平滑化することができる平滑化回路の抵抗をバイパスさせることで、前記平滑化回路のコンデンサを充放電することができる充放電部と、前記充放電部に入力される入力信号の振幅を均一化することができる振幅均一化回路とを備えることを特徴とする充放電回路を提供する。
また、本発明の一態様によれば、抵抗とコンデンサとを有するフィルタを通すことで入力信号を平滑化することができる平滑化回路と、前記平滑化回路にて平滑化して得られた前記入力信号の基準電圧と前記入力信号との比較結果に基づいて、前記入力信号を２値化することができるコンパレータと、前記平滑化回路の抵抗をバイパスさせることで、前記平滑化回路のコンデンサを充放電することができる充放電部と、前記充放電部に入力される入力信号のピーク値を検出することができるピークホールド回路と、前記入力信号のピーク値から一定値以下のレベルをクリップすることができるクリップ回路とを備えることを特徴とする２値化回路を提供する。
【発明の効果】
【０００７】
以上説明したように、本発明によれば、ＲＳＳＩを使用したＡＳＫ信号の復調時においても、２値化の閾値と比較される入力信号の振幅を一定に保つことが可能となるという効果を奏する。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態に係る充放電回路について図面を参照しながら説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【０００９】
（第１実施形態）
図１は、本発明の第１実施形態に係る充放電回路が適用される受信回路の概略構成を示すブロック図である。
図１において、受信回路には、電波を受信するアンテナ１１、アンテナ１１にて受信された受信信号を増幅するローノイズアンプ１２、ローノイズアンプ１２にて増幅された受信信号の搬送波周波数を中間周波数にダウンコンバートする混合器１３、混合器１３にてダウンコンバートされた中間周波信号から不要な帯域成分を除去する中間周波フィルタ１４、中間周波フィルタ１４を通過した中間周波信号を増幅するリミッタアンプ１５、リミッタアンプ１５にて増幅されたＦＳＫ信号をＦＭ復調するＦＭ検波器１６、リミッタアンプ１５にて増幅されたＡＳＫ信号をＲＳＳＩを使用してＡＭ復調するＲＳＳＩ検波器１７、ＦＭ検波器１６およびＲＳＳＩ検波器１７にてそれぞれ復調されたＦＳＫ信号およびＡＳＫ信号を２値化する２値化回路１８が設けられている。
【００１０】
そして、アンテナ１１にてＦＳＫ信号が受信される場合、ＦＳＫ信号はローノイズアンプ１２にて増幅された後、混合器１３にて中間周波数にダウンコンバートされ、中間周波フィルタ１４に入力される。そして、中間周波フィルタ１４にて不要な帯域成分が除去された後、リミッタアンプ１５にて増幅され、ＦＭ検波器１６にてＦＭ復調された後、２値化回路１８に入力される。そして、２値化回路１８において、ＦＭ検波器１６から出力されたＦＳＫ信号が平滑化されることでＦＳＫ信号の基準電圧Ｖｒｅｆが生成され、その基準電圧ＶｒｅｆとＦＳＫ信号とが比較されることでＦＳＫ信号が２値化され、２値化データとして出力される。
【００１１】
一方、アンテナ１１にてＡＳＫ信号が受信される場合、ＡＳＫ信号はローノイズアンプ１２にて増幅された後、混合器１３にて中間周波数にダウンコンバートされ、中間周波フィルタ１４に入力される。そして、中間周波フィルタ１４にて不要な帯域成分が除去された後、リミッタアンプ１５にて増幅され、ＲＳＳＩ検波器１７にてＡＭ復調された後、２値化回路１８に入力される。そして、２値化回路１８において、ＲＳＳＩ検波器１７から出力されたＡＳＫ信号が平滑化されることでＡＳＫ信号の基準電圧Ｖｒｅｆが生成され、その基準電圧ＶｒｅｆとＡＳＫ信号とが比較されることでＡＳＫ信号が２値化され、２値化データとして出力される。
【００１２】
図２は、図１のＲＳＳＩ検波器１７のＲＳＳＩ特性を示す図である。
図２において、ＲＳＳＩ検波器１７では、入力レベルが増加するに従ってＲＳＳＩレベルが増加する。このため、２値化回路１８に入力される復調信号のレベルは、受信信号の入力レベルにより変動する。
【００１３】
ここで、２値化回路１８では、ＦＳＫ信号およびＡＳＫ信号の基準電圧Ｖｒｅｆをそれぞれ生成するために、抵抗とコンデンサとで構成されたローパスフィルタにＦＳＫ信号およびＡＳＫ信号を通すことができる。そして、そのコンデンサが充放電された時のコンデンサ電圧を基準電圧Ｖｒｅｆとして用いることができる。この場合、基準電圧Ｖｒｅｆの立ち上がりを速くするために、基準電圧Ｖｒｅｆを発生させるコンデンサを急速充放電することができ、そのコンデンサを急速充放電するために、ローパスフィルタを構成する抵抗をバイパスさせながらコンデンサを充放電することができる。このローパスフィルタを構成する抵抗をバイパスさせながらコンデンサを充放電する方法として、ローパスフィルタの抵抗に双方向ダイオード特性回路を接続する方法を用いることができる。
【００１４】
図３は、図１の２値化回路の概略構成を示すブロック図である。
図３において、２値化回路１８には、入力信号を基準電圧Ｖｒｅｆと比較することで２値化データを生成するコンパレータ２７が設けられている。そして、コンパレータ２７の一方の入力端子は、抵抗Ｒ１を介してローパスフィルタ２６の出力側に接続され、コンパレータ２７の他方の入力端子は、抵抗Ｒ２を介してローパスフィルタ２６の出力側に接続されるとともに、コンデンサＣ２に接続されている。なお、抵抗Ｒ２およびコンデンサＣ２はローパスフィルタからなる平滑化回路を構成することができ、コンデンサＣ２は、コンパレータ２７の閾値として用いられる基準電圧Ｖｒｅｆを発生させることができる。
【００１５】
また、２値化回路１８には、コンデンサＣ２を急速充放電する充放電回路２１が設けられ、充放電回路２１には、クリップ回路２２、ピークホールド回路２３および充放電部２４が設けられている。ここで、充放電部２４は、コンデンサＣ２とともに平滑化回路を構成する抵抗Ｒ２をバイパスさせることで、コンデンサＣ２を充放電することができる。
また、ピークホールド回路２３は、充放電部２４に入力される入力信号のピーク値を検出することができ、その入力信号のピーク値をホールドするコンデンサＣ１に接続されている。クリップ回路２２は、充放電部２４に入力される入力信号のピーク値から一定値以下のレベルをクリップすることができる。
【００１６】
そして、スイッチ２５の一方の入力側は、図１のＦＭ検波器１６の出力側に接続され、スイッチ２５の他方の入力側は、クリップ回路２２を介して図１のＲＳＳＩ検波器１７の出力側に接続され、スイッチ２５の出力側はローパスフィルタ２６の入力側に接続されている。
【００１７】
図４は、図３の充放電部の概略構成を示す回路図である。
図４において、充放電部２４には、ダイオードＤ１、Ｄ２が設けられている。そして、ダイオードＤ１、Ｄ２は向きが互いに逆になるようにして抵抗Ｒ２に並列接続されている。
そして、図３において、アンテナ１１にてＦＳＫ信号が受信される場合、スイッチ２５は、ＦＭ検波器１６側に切り替えられる。そして、ＦＭ検波器１６にて復調されたＦＳＫ信号は、ローパスフィルタ２６にて不要な高域成分が除去された後、抵抗Ｒ１を介してコンパレータ２７の一方の入力端子に入力されるとともに、充放電部２４に入力される。そして、充放電部２４において、ＦＳＫ信号の振幅の方が基準電圧Ｖｒｅｆより大きい場合、図４のダイオードＤ１を介してコンデンサＣ２に電流を流し込むことで、基準電圧Ｖｒｅｆを上昇させ、ＦＳＫ信号の振幅の方が基準電圧Ｖｒｅｆより小さい場合、図４のダイオードＤ２を介してコンデンサＣ２から電流を流し出すことで、基準電圧Ｖｒｅｆを下降させ、ＦＳＫ信号が平滑化された基準電圧ＶｒｅｆをコンデンサＣ２にて生成させる。
【００１８】
そして、コンデンサＣ２にて生成された基準電圧Ｖｒｅｆは、コンパレータ２７の他方の入力端子に入力され、抵抗Ｒ１を介して入力されたＦＳＫ信号と比較されることで、２値化データが生成される。
【００１９】
一方、アンテナ１１にてＡＳＫ信号が受信される場合、スイッチ２５は、クリップ回路２２側に切り替えられる。そして、クリップ回路２２を介して出力されたＡＳＫ信号は、ローパスフィルタ２６にて不要な高域成分が除去された後、抵抗Ｒ１を介してコンパレータ２７の一方の入力端子に入力されるとともに、ピークホールド回路２３および充放電部２４に入力される。
そして、ＡＳＫ信号がピークホールド回路２３に入力されると、そのＡＳＫ信号のピーク値が検出され、クリップ回路２２に出力される。そして、クリップ回路２２において、ＡＳＫ信号のピーク値からクリップレベル以下の信号がクリップされることで、ＡＳＫ信号の振幅が均一化され、ローパスフィルタ２６を介して充放電部２４に入力される。
【００２０】
そして、充放電部２４において、ＡＳＫ信号の振幅の方が基準電圧Ｖｒｅｆより大きい場合、図４のダイオードＤ１を介してコンデンサＣ２に電流を流し込むことで、基準電圧Ｖｒｅｆを上昇させ、ＡＳＫ信号の振幅の方が基準電圧Ｖｒｅｆより小さい場合、図４のダイオードＤ２を介してコンデンサＣ２から電流を流し出すことで、基準電圧Ｖｒｅｆを下降させ、ＡＳＫ信号が平滑化された基準電圧ＶｒｅｆをコンデンサＣ２にて生成させる。
そして、コンデンサＣ２にて生成された基準電圧Ｖｒｅｆは、コンパレータ２７の他方の入力端子に入力され、抵抗Ｒ１を介して入力されたＡＳＫ信号と比較されることで、２値化データが生成される。
【００２１】
ここで、クリップ回路２２にてＡＳＫ信号の振幅を均一化することにより、ＲＳＳＩを使用したＡＳＫ信号の復調時においても、基準電圧Ｖｒｅｆと比較される入力信号の振幅を一定に保つことができる。このため、充放電部２４を介してコンデンサＣ２の充放電を行った場合においても、平均電圧Ｖｒｅｆを安定に保つことが可能となり、ＲＳＳＩを使用したＡＳＫ信号の復調時においても、平均電圧Ｖｒｅｆの立ち上がりを速くすることを可能として、電池で動作するシステムにおける電池の消耗を低減することができる。
【００２２】
図５−１は、図１の充放電回路におけるクリップ処理前の弱入力時のＲＳＳＩ波形を示す図、図５−２は、図１の充放電回路におけるクリップ処理後の弱入力時のＲＳＳＩ波形を示す図、図６−１は、図１の充放電回路におけるクリップ処理前の強入力時のＲＳＳＩ波形を示す図、図６−２は、図１の充放電回路におけるクリップ処理後の強入力時のＲＳＳＩ波形を示す図である。
図５−１および図６−１において、ＲＳＳＩを使用して復調されたＡＳＫ信号の振幅は、受信信号のレベルにより変化する。ここで、図５−２および図６−２に示すように、ＡＳＫ信号のピーク値から一定値以下のレベルがクリップされるように、クリップ回路２２のクリップレベルを設定することで、ＲＳＳＩを使用したＡＳＫ信号の復調時においても、充放電部２４に入力される入力信号の振幅を一定に保つことができ、充放電部２４を介してコンデンサＣ２を急速充放電することができる。
【００２３】
また、ＡＳＫ信号のピーク値から一定値以下のレベルをクリップすることで、ベースバンドのビット情報（０，１）が搬送波の２値振幅（ＬレベルおよびＨレベル）に対応され（ＯＯＫ：ｏｎ ｏｆｆ ｋｅｙｉｎｇ）、Ｌレベルが無信号状態となる場合においても、無信号状態で発生するノイズを除去することができ、耐ノイズ性を向上させることができる。
【００２４】
（第２実施形態）
図７−１は、本発明の第２実施形態に係る充放電回路に適用されるピークホールド回路の概略構成を示す回路図である。
図７−１において、オペアンプ３１の出力端子は、ダイオードＤ１１および抵抗Ｒ１１を順次介してオペアンプ３１の非反転入力端子に接続されるとともに、ダイオードＤ１１を介してオペアンプ３１の反転入力端子に接続されている。また、ダイオードＤ１１のカソード端子はコンデンサＣ１およびバッファ３２にそれぞれ接続されている。
【００２５】
そして、入力電圧Ｖｉｎがオペアンプ３１の非反転入力端子に入力されると、コンデンサＣ１のコンデンサ電圧Ｖｐｅａｋと比較される。そして、入力電圧Ｖｉｎがコンデンサ電圧Ｖｐｅａｋより大きい場合、ダイオードＤ１１を介してコンデンサＣ１に電圧が印加され、コンデンサ電圧Ｖｐｅａｋが入力電圧Ｖｉｎのピーク値に一致するまでコンデンサＣ１が充電されることで、入力電圧Ｖｉｎのピーク値がコンデンサＣ１に保持される。
【００２６】
（第３実施形態）
図７−２は、本発明の第３実施形態に係る充放電回路に適用されるピークホールド回路の概略構成を示す回路図である。
図７−２のピークホールド回路図では、図７−１のダイオードＤ１１の代わりに電流供給回路Ｉ１１が設けられている。そして、入力電圧Ｖｉｎがコンデンサ電圧Ｖｐｅａｋより大きい場合、電流供給回路Ｉ１１を介してコンデンサＣ１に電流が供給され、コンデンサ電圧Ｖｐｅａｋが入力電圧Ｖｉｎのピーク値に一致するまでコンデンサＣ１が充電されることで、入力電圧Ｖｉｎのピーク値がコンデンサＣ１に保持される。
【００２７】
（第４実施形態）
図８は、本発明の第４実施形態に係る充放電回路に適用されるピークホールド回路の概略構成を示す回路図である。
図８において、バイポーラトランジスタＭ１１、Ｍ１２は差動アンプを構成し、バイポーラトランジスタＭ１１、Ｍ１２のコレクタには電流源Ｉ２１が共通に接続されている。また、バイポーラトランジスタＭ１３、Ｍ１４は、バイポーラトランジスタＭ１１を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ１５、Ｍ１６は、バイポーラトランジスタＭ１２を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ１７、Ｍ１８は、バイポーラトランジスタＭ１６を流れる電流に対してカレントミラーを構成している。
なお、バイポーラトランジスタＭ１１、Ｍ１２、Ｍ１７、Ｍ１８はＰＮＰ型、バイポーラトランジスタＭ１３、Ｍ１４、Ｍ１５、Ｍ１６はＮＰＮ型を用いることができる。
【００２８】
そして、入力電圧ＶｉｎがバイポーラトランジスタＭ１１のベースに入力されると、コンデンサＣ１のコンデンサ電圧Ｖｐｅａｋと比較される。そして、入力電圧Ｖｉｎがコンデンサ電圧Ｖｐｅａｋより大きい場合、バイポーラトランジスタＭ１２がオンすることで、バイポーラトランジスタＭ１２に電流が流れる。そして、バイポーラトランジスタＭ１２に電流が流れると、バイポーラトランジスタＭ１５、Ｍ１６のカレントミラー動作によってバイポーラトランジスタＭ１６に電流が流れる。そして、バイポーラトランジスタＭ１６に電流が流れると、バイポーラトランジスタＭ１７、Ｍ１８のカレントミラー動作によってバイポーラトランジスタＭ１８に電流が流れる。そして、バイポーラトランジスタＭ１８に電流が流れると、コンデンサＣ１に電流が供給され、コンデンサ電圧Ｖｐｅａｋが入力電圧Ｖｉｎのピーク値に一致するまでコンデンサＣ１が充電されることで、入力電圧Ｖｉｎのピーク値がコンデンサＣ１に保持される。
【００２９】
（第５実施形態）
図９−１は、本発明の第５実施形態に係る充放電回路に適用されるクリップ回路の概略構成を示す回路図である。
図９−１において、オペアンプ４１の出力端子は、ダイオードＤ２１を介してオペアンプ４１の反転入力端子に接続されるとともに、オペアンプ４１の非反転入力端子には可変電圧源ＶＲ１が接続されている。また、ダイオードＤ２１のカソード端子は抵抗Ｒ２１およびバッファ４２にそれぞれ接続されている。
【００３０】
そして、コンデンサＣ１のコンデンサ電圧Ｖｐｅａｋは、可変電圧源ＶＲ１にて設定される電圧だけ降下された後、オペアンプ４１の非反転入力端子に入力される。そして、入力電圧Ｖｉｎが抵抗Ｒ２１を介してオペアンプ４１の反転入力端子に入力されると、出力電圧Ｖｏｕｔが、コンデンサ電圧Ｖｐｅａｋから可変電圧源ＶＲ１にて設定される電圧だけ降下された電圧と比較される。そして、出力電圧Ｖｏｕｔが、コンデンサ電圧Ｖｐｅａｋから可変電圧源ＶＲ１にて設定される電圧だけ降下された電圧よりも小さい場合、オペアンプ４１は、出力電圧Ｖｏｕｔが、コンデンサ電圧Ｖｐｅａｋから可変電圧源ＶＲ１にて設定される電圧だけ降下された電圧に一致するように電圧出力を調整することで、出力電圧Ｖｏｕｔの振幅が一定になるように出力電圧ＶｏｕｔのＬレベルをクリップする。
【００３１】
（第６実施形態）
図９−２は、本発明の第６実施形態に係る充放電回路に適用されるクリップ回路の概略構成を示す回路図である。
図９−２のクリップ回路では、図９−１のダイオードＤ２１の代わりに電流供給回路Ｉ３１が設けられている。そして、出力電圧Ｖｏｕｔが、コンデンサ電圧Ｖｐｅａｋから可変電圧源ＶＲ１にて設定される電圧だけ降下された電圧よりも小さい場合、オペアンプ４１は、出力電圧Ｖｏｕｔが、コンデンサ電圧Ｖｐｅａｋから可変電圧源ＶＲ１にて設定される電圧だけ降下された電圧に一致するように電流出力を調整することで、出力電圧Ｖｏｕｔの振幅が一定になるように出力電圧ＶｏｕｔのＬレベルをクリップする。
【００３２】
（第７実施形態）
図１０は、本発明の第７実施形態に係る充放電回路に適用されるクリップ回路の概略構成を示す回路図である。
図１０において、バイポーラトランジスタＭ３１、Ｍ３２は差動アンプを構成し、バイポーラトランジスタＭ３１、Ｍ３２のコレクタには電流源Ｉ４１が共通に接続されている。また、バイポーラトランジスタＭ３３、Ｍ３４は、バイポーラトランジスタＭ３１を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ３５、Ｍ３６は、バイポーラトランジスタＭ３２を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ３７、Ｍ３８は、バイポーラトランジスタＭ３６を流れる電流に対してカレントミラーを構成している。また、抵抗Ｒ３１には電流源Ｉ１が接続され、抵抗Ｒ３１と電流源Ｉ１との接続点にはバイポーラトランジスタＭ３１のベースが接続されている。
なお、バイポーラトランジスタＭ３１、Ｍ３２、Ｍ３７、Ｍ３８はＰＮＰ型、バイポーラトランジスタＭ３３、Ｍ３４、Ｍ３５、Ｍ３６はＮＰＮ型を用いることができる。
【００３３】
そして、コンデンサ電圧Ｖｐｅａｋは抵抗Ｒ３１を介してバイポーラトランジスタＭ３１のベースに入力される。そして、入力電圧ＶｉｎがバイポーラトランジスタＭ３２のベースに入力されると、コンデンサ電圧Ｖｐｅａｋから抵抗Ｒ３１による電圧降下分を引いた電圧と比較される。そして、入力電圧Ｖｉｎが、コンデンサ電圧Ｖｐｅａｋから抵抗Ｒ３１による電圧降下分を引いた電圧より小さい場合、バイポーラトランジスタＭ３２がオンすることで、バイポーラトランジスタＭ３２に電流が流れる。そして、バイポーラトランジスタＭ３２に電流が流れると、バイポーラトランジスタＭ３５、Ｍ３６のカレントミラー動作によってバイポーラトランジスタＭ３６に電流が流れる。そして、バイポーラトランジスタＭ３６に電流が流れると、バイポーラトランジスタＭ３７、Ｍ３８のカレントミラー動作によってバイポーラトランジスタＭ３８に電流が流れる。そして、バイポーラトランジスタＭ３８に電流が流れると、バイポーラトランジスタＭ３１、Ｍ３２は、入力電圧Ｖｉｎが、コンデンサ電圧Ｖｐｅａｋから抵抗Ｒ３１による電圧降下分を引いた電圧に一致するように動作することで、入力電圧Ｖｉｎの振幅が一定になるように入力電圧ＶｉｎのＬレベルをクリップする。
【００３４】
一方、入力電圧Ｖｉｎが、コンデンサ電圧Ｖｐｅａｋから抵抗Ｒ３１による電圧降下分を引いた電圧より大きい場合、バイポーラトランジスタＭ３１がオフすることで、バイポーラトランジスタＭ３８に流れる電流が遮断され、入力電圧Ｖｉｎがそのまま出力される。
【００３５】
（第８実施形態）
図１１は、本発明の第８実施形態に係る充放電回路が適用される２値化回路の概略構成を示すブロック図である。
図１１において、この２値化回路には、図３の充放電回路２１の代わりに充放電回路１２１が設けられ、充放電回路１２１には、クリップ回路１２２、ピークホールド回路１２３、充放電部１２４およびＡＭ閾値可変回路１２５が設けられている。ここで、充放電部１２４は、充放電部１２４に入力される入力信号と基準電圧Ｖｒｅｆとの比較結果に応じて生成される駆動電圧または駆動電流に基づいて、コンデンサＣ２を充放電することができる。また、ピークホールド回路１２３は、充放電部１２４に入力される入力信号のピーク値を検出することができ、その入力信号のピーク値をホールドするコンデンサＣ１に接続されている。クリップ回路１２２は、充放電部１２４に入力される入力信号のピーク値から一定値以下のレベルをクリップすることができる。ＡＭ閾値可変回路１２５は、ピークホールド回路１２３にて検出された入力信号のピーク値に基づいて、クリップ回路１２２のクリップレベルを変化させることができる。
【００３６】
図１２は、図１１のＡＭ閾値可変回路１２５によるクリップレベル可変特性の一例を示す図である。
図１２において、ＡＭ閾値可変回路１２５は、入力信号のピーク値が増大するに従って信号振幅が大きくなるように、クリップレベルを変化させることができる
【００３７】
そして、図１のアンテナ１１にてＦＳＫ信号が受信される場合、スイッチ２５は、ＦＭ検波器１６側に切り替えられる。そして、ＦＭ検波器１６にて復調されたＦＳＫ信号は、ローパスフィルタ２６にて不要な高域成分が除去された後、抵抗Ｒ１を介してコンパレータ２７の一方の入力端子に入力されるとともに、充放電部１２４に入力される。そして、充放電部１２４において、ＦＳＫ信号と基準電圧Ｖｒｅｆとを比較し、その比較結果に応じた駆動電圧または駆動電流を生成する。そして、充放電部１２４は、その駆動電圧または駆動電流にてコンデンサＣ２の充放電を行うことで、ＦＳＫ信号が平滑化された基準電圧ＶｒｅｆをコンデンサＣ２にて生成させる。
そして、コンデンサＣ２にて生成された基準電圧Ｖｒｅｆは、コンパレータ２７の他方の入力端子に入力され、抵抗Ｒ１を介して入力されたＦＳＫ信号と比較されることで、２値化データが生成される。
【００３８】
一方、アンテナ１１にてＡＳＫ信号が受信される場合、スイッチ２５は、クリップ回路１２２側に切り替えられる。そして、クリップ回路１２２を介して出力されたＡＳＫ信号は、ローパスフィルタ２６にて不要な高域成分が除去された後、抵抗Ｒ１を介してコンパレータ２７の一方の入力端子に入力されるとともに、ピークホールド回路１２３および充放電部１２４に入力される。
そして、ＡＳＫ信号がピークホールド回路１２３に入力されると、そのＡＳＫ信号のピーク値が検出され、クリップ回路１２２およびＡＭ閾値可変回路１２５に出力される。そして、ＡＭ閾値可変回路１２５は、ＡＳＫ信号のピーク値に基づいて、クリップ回路１２２のクリップレベルを調整するとともに、充放電部１２４に入力されるＡＳＫ信号のレベルを調整する。
【００３９】
そして、クリップ回路１２２において、ＡＳＫ信号のピーク値からクリップレベル以下の信号がクリップされることで、ＡＳＫ信号の振幅が均一化され、ローパスフィルタ２６を介して充放電部１２４に入力される。
そして、充放電部１２４において、ＡＳＫ信号の入力レベルを調整した後、基準電圧Ｖｒｅｆと比較し、その比較結果に応じた駆動電圧または駆動電流を生成する。そして、充放電部１２４は、その駆動電圧または駆動電流にてコンデンサＣ２の充放電を行うことで、ＡＳＫ信号が平滑化された基準電圧ＶｒｅｆをコンデンサＣ２にて生成させる。
そして、コンデンサＣ２にて生成された基準電圧Ｖｒｅｆは、コンパレータ２７の他方の入力端子に入力され、抵抗Ｒ１を介して入力されたＡＳＫ信号と比較されることで、２値化データが生成される。
【００４０】
図１３−１は、図１１の充放電回路におけるクリップ処理後の弱入力時のＲＳＳＩ波形を示す図、図１３−２は、図１１の充放電回路におけるクリップ処理後の強入力時のＲＳＳＩ波形を示す図である。
図１３−１に示すように、ＡＳＫ信号の受信レベルが小さい時にはクリップレベルを小さくすることで、充放電部１２４に入力される入力信号の振幅を確保することが可能となるとともに、ＡＳＫ信号の受信レベルが大きい時にはクリップレベルを大きくすることで、充放電部１２４に入力される入力信号の振幅を拡大することを可能としつつ、ノイズを効率よく除去することができる。
【００４１】
（第９実施形態）
図１４−１は、本発明の第９実施形態に係る充放電回路に適用される充放電部の概略構成を示す回路図である。
図１４−１において、図１１の２値化回路には、充放電部１２４として充放電部１２４ａが設けられている。ここで、充放電部１２４ａにおいて、オペアンプ５１の非反転入力端子は可変電圧源ＶＲ５１の正側端子に接続され、オペアンプ５１の反転入力端子はダイオードＤ５１のアノード端子およびコンデンサＣ２に接続され、オペアンプ５１の出力端子はダイオードＤ５１のカソード端子に接続されている。また、オペアンプ５２の非反転入力端子は可変電圧源ＶＲ５２の負側端子に接続され、オペアンプ５２の反転入力端子はダイオードＤ５２のカソード端子およびコンデンサＣ２に接続され、オペアンプ５１の出力端子はダイオードＤ５２のアノード端子に接続されている。また、可変電圧源ＶＲ５１の負側端子と可変電圧源ＶＲ５２の正側端子とは、抵抗Ｒ１、Ｒ２の接続点に接続されている。
【００４２】
そして、入力電圧Ｖｉｎは、可変電圧源ＶＲ５１による電圧分だけ上昇された後、オペアンプ５１の非反転入力端子に入力されるとともに、可変電圧源ＶＲ５２による電圧分だけ降下された後、オペアンプ５２の非反転入力端子に入力される。そして、オペアンプ５１では、可変電圧源ＶＲ５１による電圧分だけ入力電圧Ｖｉｎが上昇された値が基準電圧Ｖｒｅｆと比較され、可変電圧源ＶＲ５１による電圧分だけ入力電圧Ｖｉｎが上昇された値が基準電圧Ｖｒｅｆよりも小さい場合、オペアンプ５１の電圧出力を調整し、ダイオードＤ５１を介してコンデンサＣ２から電流を流し出すことで、基準電圧Ｖｒｅｆを下降させる。
【００４３】
一方、オペアンプ５２では、可変電圧源ＶＲ５２による電圧分だけ入力電圧Ｖｉｎが下降された値が基準電圧Ｖｒｅｆと比較され、可変電圧源ＶＲ５２による電圧分だけ入力電圧Ｖｉｎが下降された値が基準電圧Ｖｒｅｆよりも大きい場合、オペアンプ５２の電圧出力を調整し、ダイオードＤ５２を介してコンデンサＣ２に電流を流し込むことで、基準電圧Ｖｒｅｆを上昇させる。
ここで、図１１のＡＭ閾値可変回路１２５は、クリップ回路１２２のクリップレベルを変化させる場合、そのクリップレベルの変化に対応して可変電圧源ＶＲ５１、ＶＲ５２の電圧を変化させることで、入力電圧Ｖｉｎのレベルを変化させることができる。
【００４４】
（第１０実施形態）
図１４−２は、本発明の第１０実施形態に係る充放電回路に適用される充放電部の概略構成を示す回路図である。
図１４−２において、図１１の２値化回路には、充放電部１２４として充放電部１２４ｂが設けられている。ここで、充放電部１２４ｂでは、図１４−１のダイオードＤ５１、Ｄ５２の代わりに電流供給回路Ｉ５１、Ｉ５２がそれぞれ設けられている。
そして、入力電圧Ｖｉｎは、可変電圧源ＶＲ５１による電圧分だけ上昇された後、オペアンプ５１の非反転入力端子に入力されるとともに、可変電圧源ＶＲ５２による電圧分だけ降下された後、オペアンプ５２の非反転入力端子に入力される。そして、オペアンプ５１では、可変電圧源ＶＲ５１による電圧分だけ入力電圧Ｖｉｎが上昇された値が基準電圧Ｖｒｅｆと比較され、可変電圧源ＶＲ５１による電圧分だけ入力電圧Ｖｉｎが上昇された値が基準電圧Ｖｒｅｆよりも小さい場合、オペアンプ５１の電流出力を調整し、電流供給回路Ｉ５１を介してコンデンサＣ２から電流を流し出すことで、基準電圧Ｖｒｅｆを下降させる。
【００４５】
一方、オペアンプ５２では、可変電圧源ＶＲ５２による電圧分だけ入力電圧Ｖｉｎが下降された値が基準電圧Ｖｒｅｆと比較され、可変電圧源ＶＲ５２による電圧分だけ入力電圧Ｖｉｎが下降された値が基準電圧Ｖｒｅｆよりも大きい場合、オペアンプ５２の電流出力を調整し、電流供給回路Ｉ５２を介してコンデンサＣ２に電流を流し込むことで、基準電圧Ｖｒｅｆを上昇させる。
【００４６】
（第１１実施形態）
図１５は、本発明の第１１実施形態に係る充放電回路に適用される充放電部の概略構成を示す回路図である。
図１５において、バイポーラトランジスタＭ６１、Ｍ６２は差動アンプを構成し、バイポーラトランジスタＭ６１、Ｍ６２のコレクタには電流源Ｉ６１が共通に接続されている。また、バイポーラトランジスタＭ６３、Ｍ６４は、バイポーラトランジスタＭ６２を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ６５、Ｍ６６は、バイポーラトランジスタＭ６１を流れる電流に対してカレントミラーを構成している。
また、バイポーラトランジスタＭ７１、Ｍ７２は差動アンプを構成し、バイポーラトランジスタＭ７１、Ｍ７２のコレクタには電流源Ｉ７１が共通に接続されている。また、バイポーラトランジスタＭ７３、Ｍ７４は、バイポーラトランジスタＭ７１を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ７５、Ｍ７６は、バイポーラトランジスタＭ７２を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ７７、Ｍ７８は、バイポーラトランジスタＭ７６を流れる電流に対してカレントミラーを構成している。
【００４７】
また、電流源Ｉ２、抵抗Ｒ６１、Ｒ７１および電流源Ｉ３は順次直列に接続され、電流源Ｉ２と抵抗Ｒ６１との接続点にはバイポーラトランジスタＭ６１のベースが接続され、電流源Ｉ３と抵抗Ｒ７１との接続点にはバイポーラトランジスタＭ７１のベースが接続されている。
なお、バイポーラトランジスタＭ６１、Ｍ６２、Ｍ７１、Ｍ７２、Ｍ７７、Ｍ７８はＰＮＰ型、バイポーラトランジスタＭ６３、Ｍ６４、Ｍ６５、Ｍ６６、Ｍ７３、Ｍ７４、Ｍ７５、Ｍ７６はＮＰＮ型を用いることができる。
【００４８】
そして、入力電圧Ｖｉｎが抵抗Ｒ６１、Ｒ７１をそれぞれ介してバイポーラトランジスタＭ６１、Ｍ７１のベースに入力されることで、バイポーラトランジスタＭ６１のベースには、入力電圧Ｖｉｎから抵抗Ｒ６１による電圧降下分だけ上昇した電圧が入力され、バイポーラトランジスタＭ７１のベースには、入力電圧Ｖｉｎから抵抗Ｒ７１による電圧降下分だけ下降した電圧が入力される。また、バイポーラトランジスタＭ６２、Ｍ７２のベースには、基準電圧Ｖｒｅｆが入力される。
【００４９】
そして、入力電圧Ｖｉｎから抵抗Ｒ６１による電圧降下分だけ上昇した電圧がバイポーラトランジスタＭ６１のベースに入力されると、バイポーラトランジスタＭ６１、Ｍ６２にて基準電圧Ｖｒｅｆと比較される。そして、入力電圧Ｖｉｎから抵抗Ｒ６１による電圧降下分だけ上昇した電圧が基準電圧Ｖｒｅｆより小さい場合、バイポーラトランジスタＭ６１がオンすることで、バイポーラトランジスタＭ６１に電流が流れる。そして、バイポーラトランジスタＭ６１に電流が流れると、バイポーラトランジスタＭ６５、Ｍ６６のカレントミラー動作によってバイポーラトランジスタＭ６６に電流が流れる。そして、バイポーラトランジスタＭ６６に電流が流れると、図１１のコンデンサＣ２から電流が引き抜かれ、基準電圧Ｖｒｅｆを下降させる。
【００５０】
一方、入力電圧Ｖｉｎから抵抗Ｒ７１による電圧降下分だけ下降した電圧がバイポーラトランジスタＭ７１のベースに入力されると、バイポーラトランジスタＭ７１、Ｍ７２にて基準電圧Ｖｒｅｆと比較される。そして、入力電圧Ｖｉｎから抵抗Ｒ７１による電圧降下分だけ下降した電圧が基準電圧Ｖｒｅｆより大きい場合、バイポーラトランジスタＭ７２がオンすることで、バイポーラトランジスタＭ７２に電流が流れる。そして、バイポーラトランジスタＭ７２に電流が流れると、バイポーラトランジスタＭ７５、Ｍ７６のカレントミラー動作によってバイポーラトランジスタＭ７６に電流が流れる。そして、バイポーラトランジスタＭ７６に電流が流れると、バイポーラトランジスタＭ７７、Ｍ７８のカレントミラー動作によってバイポーラトランジスタＭ７８に電流が流れる。そして、バイポーラトランジスタＭ７８に電流が流れると、図１１のコンデンサＣ２に電流が供給され、基準電圧Ｖｒｅｆを上昇させる。
【００５１】
ここで、図１１のＡＭ閾値可変回路１２５は、クリップ回路１２２のクリップレベルを変化させる場合、そのクリップレベルの変化に対応して電流源Ｉ２、Ｉ３の電流をそれぞれ変化させることで、抵抗Ｒ６１、Ｒ７１による電圧降下分をそれぞれ変化させ、入力電圧Ｖｉｎのレベルを変化させることができる。
【００５２】
（第１２実施形態）
図１６は、本発明の第１２実施形態に係る充放電回路に適用される閾値可変回路の概略構成を示す回路図である。
図１６において、バイポーラトランジスタＭ８１、Ｍ８２は差動アンプを構成し、バイポーラトランジスタＭ８１のコレクタには電流源Ｉａが接続され、バイポーラトランジスタＭ８２のコレクタには電流源Ｉｂが接続されている。また、バイポーラトランジスタＭ８１、Ｍ８２のコレクタ間には抵抗Ｒ８１が接続されている。
また、バイポーラトランジスタＭ８３、Ｍ８４は、バイポーラトランジスタＭ８１を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ８５、Ｍ８６は、バイポーラトランジスタＭ８２を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ９０〜Ｍ９２は、バイポーラトランジスタＭ８６を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ８７〜Ｍ８９は、バイポーラトランジスタＭ９１を流れる電流に対してカレントミラーを構成している。
【００５３】
そして、バイポーラトランジスタＭ８２のベースには電圧源Ｖｉｎｂが接続され、バイポーラトランジスタＭ９０のコレクタには電流源Ｉｃが接続されている。また、バイポーラトランジスタＭ８９のコレクタ端子は図１０の電流源Ｉ１として用いることができ、バイポーラトランジスタＭ９２のコレクタ端子は図１５の電流源Ｉ２として用いることができ、バイポーラトランジスタＭ８８のコレクタ端子は図１５の電流源Ｉ３として用いることができる。
なお、バイポーラトランジスタＭ８１、Ｍ８２、Ｍ９０〜Ｍ９２はＰＮＰ型、バイポーラトランジスタＭ８３〜Ｍ８９はＮＰＮ型を用いることができる。
【００５４】
そして、入力電圧ＶｉｎａがバイポーラトランジスタＭ８１のベースに入力されると、電圧源Ｖｉｎｂの電圧と比較される。なお、入力電圧Ｖｉｎａとしては、図１１のピークホールド回路１２３の出力を用いることができる。そして、入力電圧Ｖｉｎａが電圧源Ｖｉｎｂの電圧より大きい場合、バイポーラトランジスタＭ８２がオンすることで、バイポーラトランジスタＭ８２に電流が流れる。そして、バイポーラトランジスタＭ８２に電流が流れると、バイポーラトランジスタＭ８５、Ｍ８６のカレントミラー動作によってバイポーラトランジスタＭ８６に電流が流れる。そして、バイポーラトランジスタＭ８６に電流が流れると、バイポーラトランジスタＭ９０〜Ｍ９２のカレントミラー動作によってバイポーラトランジスタＭ９１、Ｍ９２に電流が流れる。そして、バイポーラトランジスタＭ９１に電流が流れると、バイポーラトランジスタＭ８７〜Ｍ８９のカレントミラー動作によってバイポーラトランジスタＭ８８、Ｍ８９に電流が流れる。
【００５５】
そして、バイポーラトランジスタＭ８９に電流が流れると、図１０の電流源Ｉ１に電流が流れ、抵抗Ｒ３１による電圧降下が増大することで、クリップレベルが下がり、入力電圧Ｖｉｎの振幅を増大させることができる。
また、バイポーラトランジスタＭ９２に電流が流れると、図１５の電流源Ｉ２に電流が流れ、抵抗Ｒ６１による電圧降下が増大することで、図１１のコンデンサＣ２から電流を引く抜く時の入力電圧Ｖｉｎのレベルを下げることができる。
また、バイポーラトランジスタＭ８８に電流が流れると、図１５の電流源Ｉ３に電流が流れ、抵抗Ｒ７１による電圧降下が増大することで、図１１のコンデンサＣ２に電流を流し込む時の入力電圧Ｖｉｎのレベルを上げることができる。
【００５６】
図１７は、本発明の第１３実施形態に係る充放電回路が適用される２値化回路の概略構成を示すブロック図である。
図１７において、この２値化回路には、図１０の充放電部１２４およびＡＭ閾値可変回路１２５の代わりに充放電部２２４およびＦＭ閾値可変回路２２５が設けられている。ここで、充放電部２２４は、充放電部２２４に入力される入力信号と基準電圧Ｖｒｅｆとの比較結果に応じて生成される駆動電圧または駆動電流に基づいて、コンデンサＣ２を充放電することができる。ＦＭ閾値可変回路２２５は、コンデンサＣ２の充放電を充放電部２２４に開始させる閾値を変化させることができる。
【００５７】
そして、図１のアンテナ１１にてＦＳＫ信号が受信される場合、スイッチ２５は、ＦＭ検波器１６側に切り替えられる。そして、ＦＭ検波器１６にて復調されたＦＳＫ信号は、ローパスフィルタ２６にて不要な高域成分が除去された後、抵抗Ｒ１を介してコンパレータ２７の一方の入力端子に入力されるとともに、充放電部２２４に入力される。そして、充放電部２２４において、ＦＭ閾値可変回路２２５にて設定された閾値分がＦＳＫ信号に加算またはＦＳＫ信号から減算され、その閾値分が加算または減算されたＦＳＫ信号と基準電圧Ｖｒｅｆとを比較することで、その比較結果に応じた駆動電圧または駆動電流を生成する。そして、充放電部２２４は、その駆動電圧または駆動電流にてコンデンサＣ２の充放電を行うことで、ＦＳＫ信号が平滑化された基準電圧ＶｒｅｆをコンデンサＣ２にて生成させる。
そして、コンデンサＣ２にて生成された基準電圧Ｖｒｅｆは、コンパレータ２７の他方の入力端子に入力され、抵抗Ｒ１を介して入力されたＦＳＫ信号と比較されることで、２値化データが生成される。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１実施形態に係る充放電回路が適用される受信回路の概略構成を示すブロック図。
【図２】図１のＲＳＳＩ検波器のＲＳＳＩ特性を示す図。
【図３】図１の２値化回路の概略構成を示すブロック図。
【図４】図３の充放電部の概略構成を示す回路図。
【図５−１】図１の充放電回路におけるクリップ処理前の弱入力時のＲＳＳＩ波形を示す図。
【図５−２】図１の充放電回路におけるクリップ処理後の弱入力時のＲＳＳＩ波形を示す図。
【図６−１】図１の充放電回路におけるクリップ処理前の強入力時のＲＳＳＩ波形を示す図。
【図６−２】図１の充放電回路におけるクリップ処理後の強入力時のＲＳＳＩ波形を示す図。
【図７−１】本発明の第２実施形態に係る充放電回路に適用されるピークホールド回路の概略構成を示す回路図。
【図７−２】本発明の第３実施形態に係る充放電回路に適用されるピークホールド回路の概略構成を示す回路図。
【図８】本発明の第４実施形態に係る充放電回路に適用されるピークホールド回路の概略構成を示す回路図。
【図９−１】本発明の第５実施形態に係る充放電回路に適用されるクリップ回路の概略構成を示す回路図。
【図９−２】本発明の第６実施形態に係る充放電回路に適用されるクリップ回路の概略構成を示す回路図。
【図１０】本発明の第７実施形態に係る充放電回路に適用されるクリップ回路の概略構成を示す回路図。
【図１１】本発明の第８実施形態に係る充放電回路が適用される２値化回路の概略構成を示すブロック図。
【図１２】図１１の充放電回路のクリップレベル可変特性の一例を示す図。
【図１３−１】図１１の充放電回路におけるクリップ処理後の弱入力時のＲＳＳＩ波形を示す図。
【図１３−２】図１１の充放電回路におけるクリップ処理後の強入力時のＲＳＳＩ波形を示す図。
【図１４−１】本発明の第９実施形態に係る充放電回路に適用される充放電部の概略構成を示す回路図。
【図１４−２】本発明の第１０実施形態に係る充放電回路に適用される充放電部の概略構成を示す回路図。
【図１５】本発明の第１１実施形態に係る充放電回路に適用される充放電部の概略構成を示す回路図。
【図１６】本発明の第１２実施形態に係る充放電回路に適用される閾値可変回路の概略構成を示す回路図。
【図１７】本発明の第１３実施形態に係る充放電回路が適用される２値化回路の概略構成を示すブロック図。
【符号の説明】
【００５９】
１１ アンテナ、１２ ローノイズアンプ、１３ 混合器、１４ 中間周波フィルタ、１５ リミッタアンプ、１６ ＦＭ検波器、１７ ＲＳＳＩ検波器、１８ ２値化回路、２１、１２１ 充放電回路、２２、１２２ クリップ回路、２３、１２３ ピークホールド回路、２４、１２４、１２４ａ、１２４ｂ 充放電部、２５ スイッチ、２６ ローパスフィルタ、２７ コンパレータ、１２５ 閾値可変回路、Ｒ１、Ｒ２、Ｒ１１、Ｒ２１、Ｒ３１、Ｒ６１、Ｒ７１、Ｒ８１ 抵抗、Ｃ１、Ｃ２ コンデンサ、Ｄ１、Ｄ２、Ｄ１１、Ｄ２１、Ｄ５１、Ｄ５２ ダイオード、３１、４１、５１、５２ オペアンプ、３２、４２ バッファ、Ｉ１〜Ｉ３、Ｉ２１、Ｉ４１、Ｉ６１、Ｉ７１、Ｉａ〜Ｉｃ 電流源、Ｉ１１、Ｉ３１、Ｉ５１、Ｉ５２ 電流供給回路、Ｍ１１〜Ｍ１８、Ｍ３１〜Ｍ３８、Ｍ６１〜Ｍ６６、Ｍ７１〜Ｍ７８、Ｍ８１〜Ｍ９２ バイポーラトランジスタ、ＶＲ１、ＶＲ５１、ＶＲ５２ 可変電圧源
【技術分野】
【０００１】
本発明は充放電回路および２値化回路に関し、特に、ＲＳＳＩ（Ｒｅｃｅｉｖｅｄ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ）を使用して復調されたＡＳＫ（ａｍｐｌｉｔｕｄｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）信号の２値化方法に適用して好適なものである。
【背景技術】
【０００２】
ＦＳＫ（ｆｒｅｑｕｅｎｃｙ ｓｈｉｆｔ ｋｅｙｉｎｇ）信号やＡＳＫ信号を復調する場合、これらのＦＳＫ信号やＡＳＫ信号の平均電圧を閾値として生成し、これらのＦＳＫ信号やＡＳＫ信号をその閾値と比較することで２値化することが行われている。
このようなＦＳＫ信号やＡＳＫ信号の平均電圧を生成する場合、抵抗とコンデンサとからなる１次ローパスフィルタを用いる方法がある。この１次ローパスフィルタを用いる方法では、ＦＳＫ信号やＡＳＫ信号の減衰を防止するために、カットオフ周波数を信号周波数より十分に低く設定すると、平均電圧の立ち上がりが遅くなり、２値化が完了するまでに長い時間がかかる。
このため、１次ローパスフィルタを用いる方法を電池で動作するシステムに適用すると、電池の消耗が激しくなり、電池交換を頻繁に行う必要があることから、使い勝手が悪くなる。このような問題に対処するため、１次ローパスフィルタの抵抗に双方向ダイオードを並列接続し、双方向ダイオード特性回路を介してコンデンサの充放電ができるようにすることで、コンデンサの急速充放電を実現し、平均電圧の立ち上がりを速くする方法が提案されている（特許文献１）。
【０００３】
ここで、信号振幅の立ち上がりを高速化するために、ＡＳＫ信号の復調時にＲＳＳＩを用いることがある。
しかしながら、双方向ダイオード特性回路を介してコンデンサの充放電を行う方法では、復調出力が一定である必要がある。このため、ＡＳＫ信号の復調時にＲＳＳＩが使用されると、受信信号のレベルにより復調信号のレベルが変動するため、２値化の閾値として使用される平均電圧を一定に保つのが困難になるという問題があった。
【０００４】
【特許文献１】特願２００７−１７１８２１号の明細書および図面
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、ＲＳＳＩを使用したＡＳＫ信号の復調時においても、２値化の閾値と比較される入力信号の振幅を一定に保つことが可能な充放電回路および２値化回路を提供することである。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、本発明の一態様によれば、入力信号を平滑化することができる平滑化回路の抵抗をバイパスさせることで、前記平滑化回路のコンデンサを充放電することができる充放電部と、前記充放電部に入力される入力信号の振幅を均一化することができる振幅均一化回路とを備えることを特徴とする充放電回路を提供する。
また、本発明の一態様によれば、抵抗とコンデンサとを有するフィルタを通すことで入力信号を平滑化することができる平滑化回路と、前記平滑化回路にて平滑化して得られた前記入力信号の基準電圧と前記入力信号との比較結果に基づいて、前記入力信号を２値化することができるコンパレータと、前記平滑化回路の抵抗をバイパスさせることで、前記平滑化回路のコンデンサを充放電することができる充放電部と、前記充放電部に入力される入力信号のピーク値を検出することができるピークホールド回路と、前記入力信号のピーク値から一定値以下のレベルをクリップすることができるクリップ回路とを備えることを特徴とする２値化回路を提供する。
【発明の効果】
【０００７】
以上説明したように、本発明によれば、ＲＳＳＩを使用したＡＳＫ信号の復調時においても、２値化の閾値と比較される入力信号の振幅を一定に保つことが可能となるという効果を奏する。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態に係る充放電回路について図面を参照しながら説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【０００９】
（第１実施形態）
図１は、本発明の第１実施形態に係る充放電回路が適用される受信回路の概略構成を示すブロック図である。
図１において、受信回路には、電波を受信するアンテナ１１、アンテナ１１にて受信された受信信号を増幅するローノイズアンプ１２、ローノイズアンプ１２にて増幅された受信信号の搬送波周波数を中間周波数にダウンコンバートする混合器１３、混合器１３にてダウンコンバートされた中間周波信号から不要な帯域成分を除去する中間周波フィルタ１４、中間周波フィルタ１４を通過した中間周波信号を増幅するリミッタアンプ１５、リミッタアンプ１５にて増幅されたＦＳＫ信号をＦＭ復調するＦＭ検波器１６、リミッタアンプ１５にて増幅されたＡＳＫ信号をＲＳＳＩを使用してＡＭ復調するＲＳＳＩ検波器１７、ＦＭ検波器１６およびＲＳＳＩ検波器１７にてそれぞれ復調されたＦＳＫ信号およびＡＳＫ信号を２値化する２値化回路１８が設けられている。
【００１０】
そして、アンテナ１１にてＦＳＫ信号が受信される場合、ＦＳＫ信号はローノイズアンプ１２にて増幅された後、混合器１３にて中間周波数にダウンコンバートされ、中間周波フィルタ１４に入力される。そして、中間周波フィルタ１４にて不要な帯域成分が除去された後、リミッタアンプ１５にて増幅され、ＦＭ検波器１６にてＦＭ復調された後、２値化回路１８に入力される。そして、２値化回路１８において、ＦＭ検波器１６から出力されたＦＳＫ信号が平滑化されることでＦＳＫ信号の基準電圧Ｖｒｅｆが生成され、その基準電圧ＶｒｅｆとＦＳＫ信号とが比較されることでＦＳＫ信号が２値化され、２値化データとして出力される。
【００１１】
一方、アンテナ１１にてＡＳＫ信号が受信される場合、ＡＳＫ信号はローノイズアンプ１２にて増幅された後、混合器１３にて中間周波数にダウンコンバートされ、中間周波フィルタ１４に入力される。そして、中間周波フィルタ１４にて不要な帯域成分が除去された後、リミッタアンプ１５にて増幅され、ＲＳＳＩ検波器１７にてＡＭ復調された後、２値化回路１８に入力される。そして、２値化回路１８において、ＲＳＳＩ検波器１７から出力されたＡＳＫ信号が平滑化されることでＡＳＫ信号の基準電圧Ｖｒｅｆが生成され、その基準電圧ＶｒｅｆとＡＳＫ信号とが比較されることでＡＳＫ信号が２値化され、２値化データとして出力される。
【００１２】
図２は、図１のＲＳＳＩ検波器１７のＲＳＳＩ特性を示す図である。
図２において、ＲＳＳＩ検波器１７では、入力レベルが増加するに従ってＲＳＳＩレベルが増加する。このため、２値化回路１８に入力される復調信号のレベルは、受信信号の入力レベルにより変動する。
【００１３】
ここで、２値化回路１８では、ＦＳＫ信号およびＡＳＫ信号の基準電圧Ｖｒｅｆをそれぞれ生成するために、抵抗とコンデンサとで構成されたローパスフィルタにＦＳＫ信号およびＡＳＫ信号を通すことができる。そして、そのコンデンサが充放電された時のコンデンサ電圧を基準電圧Ｖｒｅｆとして用いることができる。この場合、基準電圧Ｖｒｅｆの立ち上がりを速くするために、基準電圧Ｖｒｅｆを発生させるコンデンサを急速充放電することができ、そのコンデンサを急速充放電するために、ローパスフィルタを構成する抵抗をバイパスさせながらコンデンサを充放電することができる。このローパスフィルタを構成する抵抗をバイパスさせながらコンデンサを充放電する方法として、ローパスフィルタの抵抗に双方向ダイオード特性回路を接続する方法を用いることができる。
【００１４】
図３は、図１の２値化回路の概略構成を示すブロック図である。
図３において、２値化回路１８には、入力信号を基準電圧Ｖｒｅｆと比較することで２値化データを生成するコンパレータ２７が設けられている。そして、コンパレータ２７の一方の入力端子は、抵抗Ｒ１を介してローパスフィルタ２６の出力側に接続され、コンパレータ２７の他方の入力端子は、抵抗Ｒ２を介してローパスフィルタ２６の出力側に接続されるとともに、コンデンサＣ２に接続されている。なお、抵抗Ｒ２およびコンデンサＣ２はローパスフィルタからなる平滑化回路を構成することができ、コンデンサＣ２は、コンパレータ２７の閾値として用いられる基準電圧Ｖｒｅｆを発生させることができる。
【００１５】
また、２値化回路１８には、コンデンサＣ２を急速充放電する充放電回路２１が設けられ、充放電回路２１には、クリップ回路２２、ピークホールド回路２３および充放電部２４が設けられている。ここで、充放電部２４は、コンデンサＣ２とともに平滑化回路を構成する抵抗Ｒ２をバイパスさせることで、コンデンサＣ２を充放電することができる。
また、ピークホールド回路２３は、充放電部２４に入力される入力信号のピーク値を検出することができ、その入力信号のピーク値をホールドするコンデンサＣ１に接続されている。クリップ回路２２は、充放電部２４に入力される入力信号のピーク値から一定値以下のレベルをクリップすることができる。
【００１６】
そして、スイッチ２５の一方の入力側は、図１のＦＭ検波器１６の出力側に接続され、スイッチ２５の他方の入力側は、クリップ回路２２を介して図１のＲＳＳＩ検波器１７の出力側に接続され、スイッチ２５の出力側はローパスフィルタ２６の入力側に接続されている。
【００１７】
図４は、図３の充放電部の概略構成を示す回路図である。
図４において、充放電部２４には、ダイオードＤ１、Ｄ２が設けられている。そして、ダイオードＤ１、Ｄ２は向きが互いに逆になるようにして抵抗Ｒ２に並列接続されている。
そして、図３において、アンテナ１１にてＦＳＫ信号が受信される場合、スイッチ２５は、ＦＭ検波器１６側に切り替えられる。そして、ＦＭ検波器１６にて復調されたＦＳＫ信号は、ローパスフィルタ２６にて不要な高域成分が除去された後、抵抗Ｒ１を介してコンパレータ２７の一方の入力端子に入力されるとともに、充放電部２４に入力される。そして、充放電部２４において、ＦＳＫ信号の振幅の方が基準電圧Ｖｒｅｆより大きい場合、図４のダイオードＤ１を介してコンデンサＣ２に電流を流し込むことで、基準電圧Ｖｒｅｆを上昇させ、ＦＳＫ信号の振幅の方が基準電圧Ｖｒｅｆより小さい場合、図４のダイオードＤ２を介してコンデンサＣ２から電流を流し出すことで、基準電圧Ｖｒｅｆを下降させ、ＦＳＫ信号が平滑化された基準電圧ＶｒｅｆをコンデンサＣ２にて生成させる。
【００１８】
そして、コンデンサＣ２にて生成された基準電圧Ｖｒｅｆは、コンパレータ２７の他方の入力端子に入力され、抵抗Ｒ１を介して入力されたＦＳＫ信号と比較されることで、２値化データが生成される。
【００１９】
一方、アンテナ１１にてＡＳＫ信号が受信される場合、スイッチ２５は、クリップ回路２２側に切り替えられる。そして、クリップ回路２２を介して出力されたＡＳＫ信号は、ローパスフィルタ２６にて不要な高域成分が除去された後、抵抗Ｒ１を介してコンパレータ２７の一方の入力端子に入力されるとともに、ピークホールド回路２３および充放電部２４に入力される。
そして、ＡＳＫ信号がピークホールド回路２３に入力されると、そのＡＳＫ信号のピーク値が検出され、クリップ回路２２に出力される。そして、クリップ回路２２において、ＡＳＫ信号のピーク値からクリップレベル以下の信号がクリップされることで、ＡＳＫ信号の振幅が均一化され、ローパスフィルタ２６を介して充放電部２４に入力される。
【００２０】
そして、充放電部２４において、ＡＳＫ信号の振幅の方が基準電圧Ｖｒｅｆより大きい場合、図４のダイオードＤ１を介してコンデンサＣ２に電流を流し込むことで、基準電圧Ｖｒｅｆを上昇させ、ＡＳＫ信号の振幅の方が基準電圧Ｖｒｅｆより小さい場合、図４のダイオードＤ２を介してコンデンサＣ２から電流を流し出すことで、基準電圧Ｖｒｅｆを下降させ、ＡＳＫ信号が平滑化された基準電圧ＶｒｅｆをコンデンサＣ２にて生成させる。
そして、コンデンサＣ２にて生成された基準電圧Ｖｒｅｆは、コンパレータ２７の他方の入力端子に入力され、抵抗Ｒ１を介して入力されたＡＳＫ信号と比較されることで、２値化データが生成される。
【００２１】
ここで、クリップ回路２２にてＡＳＫ信号の振幅を均一化することにより、ＲＳＳＩを使用したＡＳＫ信号の復調時においても、基準電圧Ｖｒｅｆと比較される入力信号の振幅を一定に保つことができる。このため、充放電部２４を介してコンデンサＣ２の充放電を行った場合においても、平均電圧Ｖｒｅｆを安定に保つことが可能となり、ＲＳＳＩを使用したＡＳＫ信号の復調時においても、平均電圧Ｖｒｅｆの立ち上がりを速くすることを可能として、電池で動作するシステムにおける電池の消耗を低減することができる。
【００２２】
図５−１は、図１の充放電回路におけるクリップ処理前の弱入力時のＲＳＳＩ波形を示す図、図５−２は、図１の充放電回路におけるクリップ処理後の弱入力時のＲＳＳＩ波形を示す図、図６−１は、図１の充放電回路におけるクリップ処理前の強入力時のＲＳＳＩ波形を示す図、図６−２は、図１の充放電回路におけるクリップ処理後の強入力時のＲＳＳＩ波形を示す図である。
図５−１および図６−１において、ＲＳＳＩを使用して復調されたＡＳＫ信号の振幅は、受信信号のレベルにより変化する。ここで、図５−２および図６−２に示すように、ＡＳＫ信号のピーク値から一定値以下のレベルがクリップされるように、クリップ回路２２のクリップレベルを設定することで、ＲＳＳＩを使用したＡＳＫ信号の復調時においても、充放電部２４に入力される入力信号の振幅を一定に保つことができ、充放電部２４を介してコンデンサＣ２を急速充放電することができる。
【００２３】
また、ＡＳＫ信号のピーク値から一定値以下のレベルをクリップすることで、ベースバンドのビット情報（０，１）が搬送波の２値振幅（ＬレベルおよびＨレベル）に対応され（ＯＯＫ：ｏｎ ｏｆｆ ｋｅｙｉｎｇ）、Ｌレベルが無信号状態となる場合においても、無信号状態で発生するノイズを除去することができ、耐ノイズ性を向上させることができる。
【００２４】
（第２実施形態）
図７−１は、本発明の第２実施形態に係る充放電回路に適用されるピークホールド回路の概略構成を示す回路図である。
図７−１において、オペアンプ３１の出力端子は、ダイオードＤ１１および抵抗Ｒ１１を順次介してオペアンプ３１の非反転入力端子に接続されるとともに、ダイオードＤ１１を介してオペアンプ３１の反転入力端子に接続されている。また、ダイオードＤ１１のカソード端子はコンデンサＣ１およびバッファ３２にそれぞれ接続されている。
【００２５】
そして、入力電圧Ｖｉｎがオペアンプ３１の非反転入力端子に入力されると、コンデンサＣ１のコンデンサ電圧Ｖｐｅａｋと比較される。そして、入力電圧Ｖｉｎがコンデンサ電圧Ｖｐｅａｋより大きい場合、ダイオードＤ１１を介してコンデンサＣ１に電圧が印加され、コンデンサ電圧Ｖｐｅａｋが入力電圧Ｖｉｎのピーク値に一致するまでコンデンサＣ１が充電されることで、入力電圧Ｖｉｎのピーク値がコンデンサＣ１に保持される。
【００２６】
（第３実施形態）
図７−２は、本発明の第３実施形態に係る充放電回路に適用されるピークホールド回路の概略構成を示す回路図である。
図７−２のピークホールド回路図では、図７−１のダイオードＤ１１の代わりに電流供給回路Ｉ１１が設けられている。そして、入力電圧Ｖｉｎがコンデンサ電圧Ｖｐｅａｋより大きい場合、電流供給回路Ｉ１１を介してコンデンサＣ１に電流が供給され、コンデンサ電圧Ｖｐｅａｋが入力電圧Ｖｉｎのピーク値に一致するまでコンデンサＣ１が充電されることで、入力電圧Ｖｉｎのピーク値がコンデンサＣ１に保持される。
【００２７】
（第４実施形態）
図８は、本発明の第４実施形態に係る充放電回路に適用されるピークホールド回路の概略構成を示す回路図である。
図８において、バイポーラトランジスタＭ１１、Ｍ１２は差動アンプを構成し、バイポーラトランジスタＭ１１、Ｍ１２のコレクタには電流源Ｉ２１が共通に接続されている。また、バイポーラトランジスタＭ１３、Ｍ１４は、バイポーラトランジスタＭ１１を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ１５、Ｍ１６は、バイポーラトランジスタＭ１２を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ１７、Ｍ１８は、バイポーラトランジスタＭ１６を流れる電流に対してカレントミラーを構成している。
なお、バイポーラトランジスタＭ１１、Ｍ１２、Ｍ１７、Ｍ１８はＰＮＰ型、バイポーラトランジスタＭ１３、Ｍ１４、Ｍ１５、Ｍ１６はＮＰＮ型を用いることができる。
【００２８】
そして、入力電圧ＶｉｎがバイポーラトランジスタＭ１１のベースに入力されると、コンデンサＣ１のコンデンサ電圧Ｖｐｅａｋと比較される。そして、入力電圧Ｖｉｎがコンデンサ電圧Ｖｐｅａｋより大きい場合、バイポーラトランジスタＭ１２がオンすることで、バイポーラトランジスタＭ１２に電流が流れる。そして、バイポーラトランジスタＭ１２に電流が流れると、バイポーラトランジスタＭ１５、Ｍ１６のカレントミラー動作によってバイポーラトランジスタＭ１６に電流が流れる。そして、バイポーラトランジスタＭ１６に電流が流れると、バイポーラトランジスタＭ１７、Ｍ１８のカレントミラー動作によってバイポーラトランジスタＭ１８に電流が流れる。そして、バイポーラトランジスタＭ１８に電流が流れると、コンデンサＣ１に電流が供給され、コンデンサ電圧Ｖｐｅａｋが入力電圧Ｖｉｎのピーク値に一致するまでコンデンサＣ１が充電されることで、入力電圧Ｖｉｎのピーク値がコンデンサＣ１に保持される。
【００２９】
（第５実施形態）
図９−１は、本発明の第５実施形態に係る充放電回路に適用されるクリップ回路の概略構成を示す回路図である。
図９−１において、オペアンプ４１の出力端子は、ダイオードＤ２１を介してオペアンプ４１の反転入力端子に接続されるとともに、オペアンプ４１の非反転入力端子には可変電圧源ＶＲ１が接続されている。また、ダイオードＤ２１のカソード端子は抵抗Ｒ２１およびバッファ４２にそれぞれ接続されている。
【００３０】
そして、コンデンサＣ１のコンデンサ電圧Ｖｐｅａｋは、可変電圧源ＶＲ１にて設定される電圧だけ降下された後、オペアンプ４１の非反転入力端子に入力される。そして、入力電圧Ｖｉｎが抵抗Ｒ２１を介してオペアンプ４１の反転入力端子に入力されると、出力電圧Ｖｏｕｔが、コンデンサ電圧Ｖｐｅａｋから可変電圧源ＶＲ１にて設定される電圧だけ降下された電圧と比較される。そして、出力電圧Ｖｏｕｔが、コンデンサ電圧Ｖｐｅａｋから可変電圧源ＶＲ１にて設定される電圧だけ降下された電圧よりも小さい場合、オペアンプ４１は、出力電圧Ｖｏｕｔが、コンデンサ電圧Ｖｐｅａｋから可変電圧源ＶＲ１にて設定される電圧だけ降下された電圧に一致するように電圧出力を調整することで、出力電圧Ｖｏｕｔの振幅が一定になるように出力電圧ＶｏｕｔのＬレベルをクリップする。
【００３１】
（第６実施形態）
図９−２は、本発明の第６実施形態に係る充放電回路に適用されるクリップ回路の概略構成を示す回路図である。
図９−２のクリップ回路では、図９−１のダイオードＤ２１の代わりに電流供給回路Ｉ３１が設けられている。そして、出力電圧Ｖｏｕｔが、コンデンサ電圧Ｖｐｅａｋから可変電圧源ＶＲ１にて設定される電圧だけ降下された電圧よりも小さい場合、オペアンプ４１は、出力電圧Ｖｏｕｔが、コンデンサ電圧Ｖｐｅａｋから可変電圧源ＶＲ１にて設定される電圧だけ降下された電圧に一致するように電流出力を調整することで、出力電圧Ｖｏｕｔの振幅が一定になるように出力電圧ＶｏｕｔのＬレベルをクリップする。
【００３２】
（第７実施形態）
図１０は、本発明の第７実施形態に係る充放電回路に適用されるクリップ回路の概略構成を示す回路図である。
図１０において、バイポーラトランジスタＭ３１、Ｍ３２は差動アンプを構成し、バイポーラトランジスタＭ３１、Ｍ３２のコレクタには電流源Ｉ４１が共通に接続されている。また、バイポーラトランジスタＭ３３、Ｍ３４は、バイポーラトランジスタＭ３１を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ３５、Ｍ３６は、バイポーラトランジスタＭ３２を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ３７、Ｍ３８は、バイポーラトランジスタＭ３６を流れる電流に対してカレントミラーを構成している。また、抵抗Ｒ３１には電流源Ｉ１が接続され、抵抗Ｒ３１と電流源Ｉ１との接続点にはバイポーラトランジスタＭ３１のベースが接続されている。
なお、バイポーラトランジスタＭ３１、Ｍ３２、Ｍ３７、Ｍ３８はＰＮＰ型、バイポーラトランジスタＭ３３、Ｍ３４、Ｍ３５、Ｍ３６はＮＰＮ型を用いることができる。
【００３３】
そして、コンデンサ電圧Ｖｐｅａｋは抵抗Ｒ３１を介してバイポーラトランジスタＭ３１のベースに入力される。そして、入力電圧ＶｉｎがバイポーラトランジスタＭ３２のベースに入力されると、コンデンサ電圧Ｖｐｅａｋから抵抗Ｒ３１による電圧降下分を引いた電圧と比較される。そして、入力電圧Ｖｉｎが、コンデンサ電圧Ｖｐｅａｋから抵抗Ｒ３１による電圧降下分を引いた電圧より小さい場合、バイポーラトランジスタＭ３２がオンすることで、バイポーラトランジスタＭ３２に電流が流れる。そして、バイポーラトランジスタＭ３２に電流が流れると、バイポーラトランジスタＭ３５、Ｍ３６のカレントミラー動作によってバイポーラトランジスタＭ３６に電流が流れる。そして、バイポーラトランジスタＭ３６に電流が流れると、バイポーラトランジスタＭ３７、Ｍ３８のカレントミラー動作によってバイポーラトランジスタＭ３８に電流が流れる。そして、バイポーラトランジスタＭ３８に電流が流れると、バイポーラトランジスタＭ３１、Ｍ３２は、入力電圧Ｖｉｎが、コンデンサ電圧Ｖｐｅａｋから抵抗Ｒ３１による電圧降下分を引いた電圧に一致するように動作することで、入力電圧Ｖｉｎの振幅が一定になるように入力電圧ＶｉｎのＬレベルをクリップする。
【００３４】
一方、入力電圧Ｖｉｎが、コンデンサ電圧Ｖｐｅａｋから抵抗Ｒ３１による電圧降下分を引いた電圧より大きい場合、バイポーラトランジスタＭ３１がオフすることで、バイポーラトランジスタＭ３８に流れる電流が遮断され、入力電圧Ｖｉｎがそのまま出力される。
【００３５】
（第８実施形態）
図１１は、本発明の第８実施形態に係る充放電回路が適用される２値化回路の概略構成を示すブロック図である。
図１１において、この２値化回路には、図３の充放電回路２１の代わりに充放電回路１２１が設けられ、充放電回路１２１には、クリップ回路１２２、ピークホールド回路１２３、充放電部１２４およびＡＭ閾値可変回路１２５が設けられている。ここで、充放電部１２４は、充放電部１２４に入力される入力信号と基準電圧Ｖｒｅｆとの比較結果に応じて生成される駆動電圧または駆動電流に基づいて、コンデンサＣ２を充放電することができる。また、ピークホールド回路１２３は、充放電部１２４に入力される入力信号のピーク値を検出することができ、その入力信号のピーク値をホールドするコンデンサＣ１に接続されている。クリップ回路１２２は、充放電部１２４に入力される入力信号のピーク値から一定値以下のレベルをクリップすることができる。ＡＭ閾値可変回路１２５は、ピークホールド回路１２３にて検出された入力信号のピーク値に基づいて、クリップ回路１２２のクリップレベルを変化させることができる。
【００３６】
図１２は、図１１のＡＭ閾値可変回路１２５によるクリップレベル可変特性の一例を示す図である。
図１２において、ＡＭ閾値可変回路１２５は、入力信号のピーク値が増大するに従って信号振幅が大きくなるように、クリップレベルを変化させることができる
【００３７】
そして、図１のアンテナ１１にてＦＳＫ信号が受信される場合、スイッチ２５は、ＦＭ検波器１６側に切り替えられる。そして、ＦＭ検波器１６にて復調されたＦＳＫ信号は、ローパスフィルタ２６にて不要な高域成分が除去された後、抵抗Ｒ１を介してコンパレータ２７の一方の入力端子に入力されるとともに、充放電部１２４に入力される。そして、充放電部１２４において、ＦＳＫ信号と基準電圧Ｖｒｅｆとを比較し、その比較結果に応じた駆動電圧または駆動電流を生成する。そして、充放電部１２４は、その駆動電圧または駆動電流にてコンデンサＣ２の充放電を行うことで、ＦＳＫ信号が平滑化された基準電圧ＶｒｅｆをコンデンサＣ２にて生成させる。
そして、コンデンサＣ２にて生成された基準電圧Ｖｒｅｆは、コンパレータ２７の他方の入力端子に入力され、抵抗Ｒ１を介して入力されたＦＳＫ信号と比較されることで、２値化データが生成される。
【００３８】
一方、アンテナ１１にてＡＳＫ信号が受信される場合、スイッチ２５は、クリップ回路１２２側に切り替えられる。そして、クリップ回路１２２を介して出力されたＡＳＫ信号は、ローパスフィルタ２６にて不要な高域成分が除去された後、抵抗Ｒ１を介してコンパレータ２７の一方の入力端子に入力されるとともに、ピークホールド回路１２３および充放電部１２４に入力される。
そして、ＡＳＫ信号がピークホールド回路１２３に入力されると、そのＡＳＫ信号のピーク値が検出され、クリップ回路１２２およびＡＭ閾値可変回路１２５に出力される。そして、ＡＭ閾値可変回路１２５は、ＡＳＫ信号のピーク値に基づいて、クリップ回路１２２のクリップレベルを調整するとともに、充放電部１２４に入力されるＡＳＫ信号のレベルを調整する。
【００３９】
そして、クリップ回路１２２において、ＡＳＫ信号のピーク値からクリップレベル以下の信号がクリップされることで、ＡＳＫ信号の振幅が均一化され、ローパスフィルタ２６を介して充放電部１２４に入力される。
そして、充放電部１２４において、ＡＳＫ信号の入力レベルを調整した後、基準電圧Ｖｒｅｆと比較し、その比較結果に応じた駆動電圧または駆動電流を生成する。そして、充放電部１２４は、その駆動電圧または駆動電流にてコンデンサＣ２の充放電を行うことで、ＡＳＫ信号が平滑化された基準電圧ＶｒｅｆをコンデンサＣ２にて生成させる。
そして、コンデンサＣ２にて生成された基準電圧Ｖｒｅｆは、コンパレータ２７の他方の入力端子に入力され、抵抗Ｒ１を介して入力されたＡＳＫ信号と比較されることで、２値化データが生成される。
【００４０】
図１３−１は、図１１の充放電回路におけるクリップ処理後の弱入力時のＲＳＳＩ波形を示す図、図１３−２は、図１１の充放電回路におけるクリップ処理後の強入力時のＲＳＳＩ波形を示す図である。
図１３−１に示すように、ＡＳＫ信号の受信レベルが小さい時にはクリップレベルを小さくすることで、充放電部１２４に入力される入力信号の振幅を確保することが可能となるとともに、ＡＳＫ信号の受信レベルが大きい時にはクリップレベルを大きくすることで、充放電部１２４に入力される入力信号の振幅を拡大することを可能としつつ、ノイズを効率よく除去することができる。
【００４１】
（第９実施形態）
図１４−１は、本発明の第９実施形態に係る充放電回路に適用される充放電部の概略構成を示す回路図である。
図１４−１において、図１１の２値化回路には、充放電部１２４として充放電部１２４ａが設けられている。ここで、充放電部１２４ａにおいて、オペアンプ５１の非反転入力端子は可変電圧源ＶＲ５１の正側端子に接続され、オペアンプ５１の反転入力端子はダイオードＤ５１のアノード端子およびコンデンサＣ２に接続され、オペアンプ５１の出力端子はダイオードＤ５１のカソード端子に接続されている。また、オペアンプ５２の非反転入力端子は可変電圧源ＶＲ５２の負側端子に接続され、オペアンプ５２の反転入力端子はダイオードＤ５２のカソード端子およびコンデンサＣ２に接続され、オペアンプ５１の出力端子はダイオードＤ５２のアノード端子に接続されている。また、可変電圧源ＶＲ５１の負側端子と可変電圧源ＶＲ５２の正側端子とは、抵抗Ｒ１、Ｒ２の接続点に接続されている。
【００４２】
そして、入力電圧Ｖｉｎは、可変電圧源ＶＲ５１による電圧分だけ上昇された後、オペアンプ５１の非反転入力端子に入力されるとともに、可変電圧源ＶＲ５２による電圧分だけ降下された後、オペアンプ５２の非反転入力端子に入力される。そして、オペアンプ５１では、可変電圧源ＶＲ５１による電圧分だけ入力電圧Ｖｉｎが上昇された値が基準電圧Ｖｒｅｆと比較され、可変電圧源ＶＲ５１による電圧分だけ入力電圧Ｖｉｎが上昇された値が基準電圧Ｖｒｅｆよりも小さい場合、オペアンプ５１の電圧出力を調整し、ダイオードＤ５１を介してコンデンサＣ２から電流を流し出すことで、基準電圧Ｖｒｅｆを下降させる。
【００４３】
一方、オペアンプ５２では、可変電圧源ＶＲ５２による電圧分だけ入力電圧Ｖｉｎが下降された値が基準電圧Ｖｒｅｆと比較され、可変電圧源ＶＲ５２による電圧分だけ入力電圧Ｖｉｎが下降された値が基準電圧Ｖｒｅｆよりも大きい場合、オペアンプ５２の電圧出力を調整し、ダイオードＤ５２を介してコンデンサＣ２に電流を流し込むことで、基準電圧Ｖｒｅｆを上昇させる。
ここで、図１１のＡＭ閾値可変回路１２５は、クリップ回路１２２のクリップレベルを変化させる場合、そのクリップレベルの変化に対応して可変電圧源ＶＲ５１、ＶＲ５２の電圧を変化させることで、入力電圧Ｖｉｎのレベルを変化させることができる。
【００４４】
（第１０実施形態）
図１４−２は、本発明の第１０実施形態に係る充放電回路に適用される充放電部の概略構成を示す回路図である。
図１４−２において、図１１の２値化回路には、充放電部１２４として充放電部１２４ｂが設けられている。ここで、充放電部１２４ｂでは、図１４−１のダイオードＤ５１、Ｄ５２の代わりに電流供給回路Ｉ５１、Ｉ５２がそれぞれ設けられている。
そして、入力電圧Ｖｉｎは、可変電圧源ＶＲ５１による電圧分だけ上昇された後、オペアンプ５１の非反転入力端子に入力されるとともに、可変電圧源ＶＲ５２による電圧分だけ降下された後、オペアンプ５２の非反転入力端子に入力される。そして、オペアンプ５１では、可変電圧源ＶＲ５１による電圧分だけ入力電圧Ｖｉｎが上昇された値が基準電圧Ｖｒｅｆと比較され、可変電圧源ＶＲ５１による電圧分だけ入力電圧Ｖｉｎが上昇された値が基準電圧Ｖｒｅｆよりも小さい場合、オペアンプ５１の電流出力を調整し、電流供給回路Ｉ５１を介してコンデンサＣ２から電流を流し出すことで、基準電圧Ｖｒｅｆを下降させる。
【００４５】
一方、オペアンプ５２では、可変電圧源ＶＲ５２による電圧分だけ入力電圧Ｖｉｎが下降された値が基準電圧Ｖｒｅｆと比較され、可変電圧源ＶＲ５２による電圧分だけ入力電圧Ｖｉｎが下降された値が基準電圧Ｖｒｅｆよりも大きい場合、オペアンプ５２の電流出力を調整し、電流供給回路Ｉ５２を介してコンデンサＣ２に電流を流し込むことで、基準電圧Ｖｒｅｆを上昇させる。
【００４６】
（第１１実施形態）
図１５は、本発明の第１１実施形態に係る充放電回路に適用される充放電部の概略構成を示す回路図である。
図１５において、バイポーラトランジスタＭ６１、Ｍ６２は差動アンプを構成し、バイポーラトランジスタＭ６１、Ｍ６２のコレクタには電流源Ｉ６１が共通に接続されている。また、バイポーラトランジスタＭ６３、Ｍ６４は、バイポーラトランジスタＭ６２を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ６５、Ｍ６６は、バイポーラトランジスタＭ６１を流れる電流に対してカレントミラーを構成している。
また、バイポーラトランジスタＭ７１、Ｍ７２は差動アンプを構成し、バイポーラトランジスタＭ７１、Ｍ７２のコレクタには電流源Ｉ７１が共通に接続されている。また、バイポーラトランジスタＭ７３、Ｍ７４は、バイポーラトランジスタＭ７１を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ７５、Ｍ７６は、バイポーラトランジスタＭ７２を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ７７、Ｍ７８は、バイポーラトランジスタＭ７６を流れる電流に対してカレントミラーを構成している。
【００４７】
また、電流源Ｉ２、抵抗Ｒ６１、Ｒ７１および電流源Ｉ３は順次直列に接続され、電流源Ｉ２と抵抗Ｒ６１との接続点にはバイポーラトランジスタＭ６１のベースが接続され、電流源Ｉ３と抵抗Ｒ７１との接続点にはバイポーラトランジスタＭ７１のベースが接続されている。
なお、バイポーラトランジスタＭ６１、Ｍ６２、Ｍ７１、Ｍ７２、Ｍ７７、Ｍ７８はＰＮＰ型、バイポーラトランジスタＭ６３、Ｍ６４、Ｍ６５、Ｍ６６、Ｍ７３、Ｍ７４、Ｍ７５、Ｍ７６はＮＰＮ型を用いることができる。
【００４８】
そして、入力電圧Ｖｉｎが抵抗Ｒ６１、Ｒ７１をそれぞれ介してバイポーラトランジスタＭ６１、Ｍ７１のベースに入力されることで、バイポーラトランジスタＭ６１のベースには、入力電圧Ｖｉｎから抵抗Ｒ６１による電圧降下分だけ上昇した電圧が入力され、バイポーラトランジスタＭ７１のベースには、入力電圧Ｖｉｎから抵抗Ｒ７１による電圧降下分だけ下降した電圧が入力される。また、バイポーラトランジスタＭ６２、Ｍ７２のベースには、基準電圧Ｖｒｅｆが入力される。
【００４９】
そして、入力電圧Ｖｉｎから抵抗Ｒ６１による電圧降下分だけ上昇した電圧がバイポーラトランジスタＭ６１のベースに入力されると、バイポーラトランジスタＭ６１、Ｍ６２にて基準電圧Ｖｒｅｆと比較される。そして、入力電圧Ｖｉｎから抵抗Ｒ６１による電圧降下分だけ上昇した電圧が基準電圧Ｖｒｅｆより小さい場合、バイポーラトランジスタＭ６１がオンすることで、バイポーラトランジスタＭ６１に電流が流れる。そして、バイポーラトランジスタＭ６１に電流が流れると、バイポーラトランジスタＭ６５、Ｍ６６のカレントミラー動作によってバイポーラトランジスタＭ６６に電流が流れる。そして、バイポーラトランジスタＭ６６に電流が流れると、図１１のコンデンサＣ２から電流が引き抜かれ、基準電圧Ｖｒｅｆを下降させる。
【００５０】
一方、入力電圧Ｖｉｎから抵抗Ｒ７１による電圧降下分だけ下降した電圧がバイポーラトランジスタＭ７１のベースに入力されると、バイポーラトランジスタＭ７１、Ｍ７２にて基準電圧Ｖｒｅｆと比較される。そして、入力電圧Ｖｉｎから抵抗Ｒ７１による電圧降下分だけ下降した電圧が基準電圧Ｖｒｅｆより大きい場合、バイポーラトランジスタＭ７２がオンすることで、バイポーラトランジスタＭ７２に電流が流れる。そして、バイポーラトランジスタＭ７２に電流が流れると、バイポーラトランジスタＭ７５、Ｍ７６のカレントミラー動作によってバイポーラトランジスタＭ７６に電流が流れる。そして、バイポーラトランジスタＭ７６に電流が流れると、バイポーラトランジスタＭ７７、Ｍ７８のカレントミラー動作によってバイポーラトランジスタＭ７８に電流が流れる。そして、バイポーラトランジスタＭ７８に電流が流れると、図１１のコンデンサＣ２に電流が供給され、基準電圧Ｖｒｅｆを上昇させる。
【００５１】
ここで、図１１のＡＭ閾値可変回路１２５は、クリップ回路１２２のクリップレベルを変化させる場合、そのクリップレベルの変化に対応して電流源Ｉ２、Ｉ３の電流をそれぞれ変化させることで、抵抗Ｒ６１、Ｒ７１による電圧降下分をそれぞれ変化させ、入力電圧Ｖｉｎのレベルを変化させることができる。
【００５２】
（第１２実施形態）
図１６は、本発明の第１２実施形態に係る充放電回路に適用される閾値可変回路の概略構成を示す回路図である。
図１６において、バイポーラトランジスタＭ８１、Ｍ８２は差動アンプを構成し、バイポーラトランジスタＭ８１のコレクタには電流源Ｉａが接続され、バイポーラトランジスタＭ８２のコレクタには電流源Ｉｂが接続されている。また、バイポーラトランジスタＭ８１、Ｍ８２のコレクタ間には抵抗Ｒ８１が接続されている。
また、バイポーラトランジスタＭ８３、Ｍ８４は、バイポーラトランジスタＭ８１を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ８５、Ｍ８６は、バイポーラトランジスタＭ８２を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ９０〜Ｍ９２は、バイポーラトランジスタＭ８６を流れる電流に対してカレントミラーを構成し、バイポーラトランジスタＭ８７〜Ｍ８９は、バイポーラトランジスタＭ９１を流れる電流に対してカレントミラーを構成している。
【００５３】
そして、バイポーラトランジスタＭ８２のベースには電圧源Ｖｉｎｂが接続され、バイポーラトランジスタＭ９０のコレクタには電流源Ｉｃが接続されている。また、バイポーラトランジスタＭ８９のコレクタ端子は図１０の電流源Ｉ１として用いることができ、バイポーラトランジスタＭ９２のコレクタ端子は図１５の電流源Ｉ２として用いることができ、バイポーラトランジスタＭ８８のコレクタ端子は図１５の電流源Ｉ３として用いることができる。
なお、バイポーラトランジスタＭ８１、Ｍ８２、Ｍ９０〜Ｍ９２はＰＮＰ型、バイポーラトランジスタＭ８３〜Ｍ８９はＮＰＮ型を用いることができる。
【００５４】
そして、入力電圧ＶｉｎａがバイポーラトランジスタＭ８１のベースに入力されると、電圧源Ｖｉｎｂの電圧と比較される。なお、入力電圧Ｖｉｎａとしては、図１１のピークホールド回路１２３の出力を用いることができる。そして、入力電圧Ｖｉｎａが電圧源Ｖｉｎｂの電圧より大きい場合、バイポーラトランジスタＭ８２がオンすることで、バイポーラトランジスタＭ８２に電流が流れる。そして、バイポーラトランジスタＭ８２に電流が流れると、バイポーラトランジスタＭ８５、Ｍ８６のカレントミラー動作によってバイポーラトランジスタＭ８６に電流が流れる。そして、バイポーラトランジスタＭ８６に電流が流れると、バイポーラトランジスタＭ９０〜Ｍ９２のカレントミラー動作によってバイポーラトランジスタＭ９１、Ｍ９２に電流が流れる。そして、バイポーラトランジスタＭ９１に電流が流れると、バイポーラトランジスタＭ８７〜Ｍ８９のカレントミラー動作によってバイポーラトランジスタＭ８８、Ｍ８９に電流が流れる。
【００５５】
そして、バイポーラトランジスタＭ８９に電流が流れると、図１０の電流源Ｉ１に電流が流れ、抵抗Ｒ３１による電圧降下が増大することで、クリップレベルが下がり、入力電圧Ｖｉｎの振幅を増大させることができる。
また、バイポーラトランジスタＭ９２に電流が流れると、図１５の電流源Ｉ２に電流が流れ、抵抗Ｒ６１による電圧降下が増大することで、図１１のコンデンサＣ２から電流を引く抜く時の入力電圧Ｖｉｎのレベルを下げることができる。
また、バイポーラトランジスタＭ８８に電流が流れると、図１５の電流源Ｉ３に電流が流れ、抵抗Ｒ７１による電圧降下が増大することで、図１１のコンデンサＣ２に電流を流し込む時の入力電圧Ｖｉｎのレベルを上げることができる。
【００５６】
図１７は、本発明の第１３実施形態に係る充放電回路が適用される２値化回路の概略構成を示すブロック図である。
図１７において、この２値化回路には、図１０の充放電部１２４およびＡＭ閾値可変回路１２５の代わりに充放電部２２４およびＦＭ閾値可変回路２２５が設けられている。ここで、充放電部２２４は、充放電部２２４に入力される入力信号と基準電圧Ｖｒｅｆとの比較結果に応じて生成される駆動電圧または駆動電流に基づいて、コンデンサＣ２を充放電することができる。ＦＭ閾値可変回路２２５は、コンデンサＣ２の充放電を充放電部２２４に開始させる閾値を変化させることができる。
【００５７】
そして、図１のアンテナ１１にてＦＳＫ信号が受信される場合、スイッチ２５は、ＦＭ検波器１６側に切り替えられる。そして、ＦＭ検波器１６にて復調されたＦＳＫ信号は、ローパスフィルタ２６にて不要な高域成分が除去された後、抵抗Ｒ１を介してコンパレータ２７の一方の入力端子に入力されるとともに、充放電部２２４に入力される。そして、充放電部２２４において、ＦＭ閾値可変回路２２５にて設定された閾値分がＦＳＫ信号に加算またはＦＳＫ信号から減算され、その閾値分が加算または減算されたＦＳＫ信号と基準電圧Ｖｒｅｆとを比較することで、その比較結果に応じた駆動電圧または駆動電流を生成する。そして、充放電部２２４は、その駆動電圧または駆動電流にてコンデンサＣ２の充放電を行うことで、ＦＳＫ信号が平滑化された基準電圧ＶｒｅｆをコンデンサＣ２にて生成させる。
そして、コンデンサＣ２にて生成された基準電圧Ｖｒｅｆは、コンパレータ２７の他方の入力端子に入力され、抵抗Ｒ１を介して入力されたＦＳＫ信号と比較されることで、２値化データが生成される。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１実施形態に係る充放電回路が適用される受信回路の概略構成を示すブロック図。
【図２】図１のＲＳＳＩ検波器のＲＳＳＩ特性を示す図。
【図３】図１の２値化回路の概略構成を示すブロック図。
【図４】図３の充放電部の概略構成を示す回路図。
【図５−１】図１の充放電回路におけるクリップ処理前の弱入力時のＲＳＳＩ波形を示す図。
【図５−２】図１の充放電回路におけるクリップ処理後の弱入力時のＲＳＳＩ波形を示す図。
【図６−１】図１の充放電回路におけるクリップ処理前の強入力時のＲＳＳＩ波形を示す図。
【図６−２】図１の充放電回路におけるクリップ処理後の強入力時のＲＳＳＩ波形を示す図。
【図７−１】本発明の第２実施形態に係る充放電回路に適用されるピークホールド回路の概略構成を示す回路図。
【図７−２】本発明の第３実施形態に係る充放電回路に適用されるピークホールド回路の概略構成を示す回路図。
【図８】本発明の第４実施形態に係る充放電回路に適用されるピークホールド回路の概略構成を示す回路図。
【図９−１】本発明の第５実施形態に係る充放電回路に適用されるクリップ回路の概略構成を示す回路図。
【図９−２】本発明の第６実施形態に係る充放電回路に適用されるクリップ回路の概略構成を示す回路図。
【図１０】本発明の第７実施形態に係る充放電回路に適用されるクリップ回路の概略構成を示す回路図。
【図１１】本発明の第８実施形態に係る充放電回路が適用される２値化回路の概略構成を示すブロック図。
【図１２】図１１の充放電回路のクリップレベル可変特性の一例を示す図。
【図１３−１】図１１の充放電回路におけるクリップ処理後の弱入力時のＲＳＳＩ波形を示す図。
【図１３−２】図１１の充放電回路におけるクリップ処理後の強入力時のＲＳＳＩ波形を示す図。
【図１４−１】本発明の第９実施形態に係る充放電回路に適用される充放電部の概略構成を示す回路図。
【図１４−２】本発明の第１０実施形態に係る充放電回路に適用される充放電部の概略構成を示す回路図。
【図１５】本発明の第１１実施形態に係る充放電回路に適用される充放電部の概略構成を示す回路図。
【図１６】本発明の第１２実施形態に係る充放電回路に適用される閾値可変回路の概略構成を示す回路図。
【図１７】本発明の第１３実施形態に係る充放電回路が適用される２値化回路の概略構成を示すブロック図。
【符号の説明】
【００５９】
１１ アンテナ、１２ ローノイズアンプ、１３ 混合器、１４ 中間周波フィルタ、１５ リミッタアンプ、１６ ＦＭ検波器、１７ ＲＳＳＩ検波器、１８ ２値化回路、２１、１２１ 充放電回路、２２、１２２ クリップ回路、２３、１２３ ピークホールド回路、２４、１２４、１２４ａ、１２４ｂ 充放電部、２５ スイッチ、２６ ローパスフィルタ、２７ コンパレータ、１２５ 閾値可変回路、Ｒ１、Ｒ２、Ｒ１１、Ｒ２１、Ｒ３１、Ｒ６１、Ｒ７１、Ｒ８１ 抵抗、Ｃ１、Ｃ２ コンデンサ、Ｄ１、Ｄ２、Ｄ１１、Ｄ２１、Ｄ５１、Ｄ５２ ダイオード、３１、４１、５１、５２ オペアンプ、３２、４２ バッファ、Ｉ１〜Ｉ３、Ｉ２１、Ｉ４１、Ｉ６１、Ｉ７１、Ｉａ〜Ｉｃ 電流源、Ｉ１１、Ｉ３１、Ｉ５１、Ｉ５２ 電流供給回路、Ｍ１１〜Ｍ１８、Ｍ３１〜Ｍ３８、Ｍ６１〜Ｍ６６、Ｍ７１〜Ｍ７８、Ｍ８１〜Ｍ９２ バイポーラトランジスタ、ＶＲ１、ＶＲ５１、ＶＲ５２ 可変電圧源
【特許請求の範囲】
【請求項１】
入力信号を平滑化することができる平滑化回路の抵抗をバイパスさせることで、前記平滑化回路のコンデンサを充放電することができる充放電部と、
前記充放電部に入力される入力信号の振幅を均一化することができる振幅均一化回路とを備えることを特徴とする充放電回路。
【請求項２】
前記振幅均一化回路は、
前記入力信号のピーク値を検出することができるピークホールド回路と、
前記入力信号のピーク値から一定値以下のレベルをクリップすることができるクリップ回路とを備えることを特徴とする請求項１に記載の充放電回路。
【請求項３】
前記ピークホールド回路にて検出された前記入力信号のピーク値に基づいて、前記クリップ回路のクリップレベルを変化させることができる閾値可変回路をさらに備えることを特徴とする請求項２に記載の充放電回路。
【請求項４】
前記充放電部に入力される入力信号は、ＲＳＳＩを使用して復調されたＡＳＫ信号であることを特徴とする請求項１から３のいずれか１項に記載の充放電回路。
【請求項５】
抵抗とコンデンサとを有するフィルタを通すことで入力信号を平滑化することができる平滑化回路と、
前記平滑化回路にて平滑化して得られた前記入力信号の基準電圧と前記入力信号との比較結果に基づいて、前記入力信号を２値化することができるコンパレータと、
前記平滑化回路の抵抗をバイパスさせることで、前記平滑化回路のコンデンサを放充電することができる充放電部と、
前記充放電部に入力される入力信号のピーク値を検出することができるピークホールド回路と、
前記入力信号のピーク値から一定値以下のレベルをクリップすることができるクリップ回路とを備えることを特徴とする２値化回路。
【請求項１】
入力信号を平滑化することができる平滑化回路の抵抗をバイパスさせることで、前記平滑化回路のコンデンサを充放電することができる充放電部と、
前記充放電部に入力される入力信号の振幅を均一化することができる振幅均一化回路とを備えることを特徴とする充放電回路。
【請求項２】
前記振幅均一化回路は、
前記入力信号のピーク値を検出することができるピークホールド回路と、
前記入力信号のピーク値から一定値以下のレベルをクリップすることができるクリップ回路とを備えることを特徴とする請求項１に記載の充放電回路。
【請求項３】
前記ピークホールド回路にて検出された前記入力信号のピーク値に基づいて、前記クリップ回路のクリップレベルを変化させることができる閾値可変回路をさらに備えることを特徴とする請求項２に記載の充放電回路。
【請求項４】
前記充放電部に入力される入力信号は、ＲＳＳＩを使用して復調されたＡＳＫ信号であることを特徴とする請求項１から３のいずれか１項に記載の充放電回路。
【請求項５】
抵抗とコンデンサとを有するフィルタを通すことで入力信号を平滑化することができる平滑化回路と、
前記平滑化回路にて平滑化して得られた前記入力信号の基準電圧と前記入力信号との比較結果に基づいて、前記入力信号を２値化することができるコンパレータと、
前記平滑化回路の抵抗をバイパスさせることで、前記平滑化回路のコンデンサを放充電することができる充放電部と、
前記充放電部に入力される入力信号のピーク値を検出することができるピークホールド回路と、
前記入力信号のピーク値から一定値以下のレベルをクリップすることができるクリップ回路とを備えることを特徴とする２値化回路。
【図１】
【図２】
【図３】
【図４】
【図５−１】
【図５−２】
【図６−１】
【図６−２】
【図７−１】
【図７−２】
【図８】
【図９−１】
【図９−２】
【図１０】
【図１１】
【図１２】
【図１３−１】
【図１３−２】
【図１４−１】
【図１４−２】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５−１】
【図５−２】
【図６−１】
【図６−２】
【図７−１】
【図７−２】
【図８】
【図９−１】
【図９−２】
【図１０】
【図１１】
【図１２】
【図１３−１】
【図１３−２】
【図１４−１】
【図１４−２】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００９−２５３３０６（Ｐ２００９−２５３３０６Ａ）
【公開日】平成２１年１０月２９日（２００９．１０．２９）
【国際特許分類】
【出願番号】特願２００８−９４５９９（Ｐ２００８−９４５９９）
【出願日】平成２０年４月１日（２００８．４．１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【出願人】（３９１０１６３５８）東芝情報システム株式会社 (149)
【出願人】（５０６１０１２８５）東芝情報システムテクノロジー株式会社 (28)
【Ｆターム（参考）】
【公開日】平成２１年１０月２９日（２００９．１０．２９）
【国際特許分類】
【出願日】平成２０年４月１日（２００８．４．１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【出願人】（３９１０１６３５８）東芝情報システム株式会社 (149)
【出願人】（５０６１０１２８５）東芝情報システムテクノロジー株式会社 (28)
【Ｆターム（参考）】
[ Back to top ]