デジタル制御発振器及びこれを用いた位相同期回路
【課題】発振周波数を線形に近くかつきめ細やかに制御可能なデジタル制御発振器を提供する。
【解決手段】正相発振信号を出力する正端子２１３と、逆相発振信号を出力する負端子２１４と、センタータップ２１０とを有し、正端子とセンタータップとの間の任意の位置に第１の接点２１１を備え、負端子とセンタータップとの間の第１の接点に対応する位置に第２の接点２１２を備える差動インダクタ２００と、正端子と負端子との間に接続され、第１のデジタル制御コードによってキャパシタンスを２値に変化させる第１の可変キャパシタを複数含む第１の可変キャパシタバンク２２０と、第１の接点と第２の接点との間に接続され、第２のデジタル制御コードによってキャパシタンスを２値に変化させる第２の可変キャパシタを複数含む第２の可変キャパシタバンク２４０と、正端子と負端子との間に接続される負性抵抗２３０とを具備する
【解決手段】正相発振信号を出力する正端子２１３と、逆相発振信号を出力する負端子２１４と、センタータップ２１０とを有し、正端子とセンタータップとの間の任意の位置に第１の接点２１１を備え、負端子とセンタータップとの間の第１の接点に対応する位置に第２の接点２１２を備える差動インダクタ２００と、正端子と負端子との間に接続され、第１のデジタル制御コードによってキャパシタンスを２値に変化させる第１の可変キャパシタを複数含む第１の可変キャパシタバンク２２０と、第１の接点と第２の接点との間に接続され、第２のデジタル制御コードによってキャパシタンスを２値に変化させる第２の可変キャパシタを複数含む第２の可変キャパシタバンク２４０と、正端子と負端子との間に接続される負性抵抗２３０とを具備する
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル制御発振器及びこれを用いた位相同期回路における周波数分解能の向上に関する。
【背景技術】
【０００２】
携帯電話機に代表される無線送受信機は、（ａ）送信ベースバンド信号に対してローカル信号を用いたアップコンバートを行い、無線信号をアンテナによって送信し、また、（ｂ）アンテナによって受信した無線信号に対して上記ローカル信号を用いたダウンコンバートを行い、受信ベースバンド信号を得る。アップコンバート及びダウンコンバートには、周波数変換を行う周波数変換器と、ローカル信号を生成する局部発振器が必要とされる。
【０００３】
近年、発振周波数をデジタル制御コード（デジタル制御信号）によって離散的に制御可能なデジタル制御発振器（ＤＣＯ;Digitally Controlled Oscillator）が、局部発振器として提案されている。ＤＣＯは、デジタル制御コードによって発振周波数を離散的に切り替えるため、発振周波数に量子化誤差が発生する。量子化誤差が大きくなるほど、発振周波数と所望周波数との間の誤差が拡大し、ＣＮＲ（Carrier to Noise Ratio)が劣化する。発振周波数の量子化誤差を小さくするためには、ＤＣＯの周波数分解能を向上させる必要がある。即ち、デジタル制御コードによるＤＣＯの発振周波数の制御を、よりきめ細やかに実現する必要がある。通常、ＤＣＯはインダクタまたは伝送線路に対して並列に接続される可変キャパシタを有し、デジタル制御コードによって当該可変キャパシタのキャパシタンスを変化させることにより、発振周波数の制御が実現される。従って、可変キャパシタのキャパシタンス分解能によって、ＤＣＯの周波数分解能が決まる。
【０００４】
非特許文献１記載のＤＣＯは、伝送線路上の複数の位置において可変キャパシタを当該伝送線路に対し並列に接続している。非特許文献１記載のＤＣＯは、伝送線路における可変キャパシタの接続位置によって、当該可変キャパシタのキャパシタンスがＤＣＯの発振周波数に与える影響が異なる。従って、非特許文献１記載のＤＣＯによれば、一部の可変キャパシタのキャパシタンスがＤＣＯの発振周波数に与える影響を抑えられるため、インダクタまたは伝送線路と可変キャパシタとを単純に並列に接続する構成に比べて高い周波数分解能を実現できる。
【非特許文献１】"Fine and Wide Frequency Tuning Digital Controlled Oscillators Utilizing Capacitance Position Sensitivity in Distributed Resonators", ASSCC 2007, pp.424-427
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、非特許文献１記載のＤＣＯは、可変キャパシタの接続位置を互いに異ならせているため、各々の可変キャパシタが発振周波数に与える影響は一定でない。即ち、デジタル制御コードに対してＤＣＯの発振周波数を線形に変化させることは困難である。
【０００６】
従って、本発明は、発振周波数を線形に近くかつきめ細やかに制御可能なデジタル制御発振器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係るデジタル制御発振器は、正相発振信号を出力する正端子と、逆相発振信号を出力する負端子と、センタータップとを有し、前記正端子と前記センタータップとの間の任意の位置に第１の接点を備え、前記負端子と前記センタータップとの間の前記第１の接点に対応する位置に第２の接点を備える差動インダクタと、前記正端子と前記負端子との間に接続され、第１のデジタル制御コードによってキャパシタンスを２値に変化させる第１の可変キャパシタを複数含む第１の可変キャパシタバンクと、前記第１の接点と前記第２の接点との間に接続され、第２のデジタル制御コードによってキャパシタンスを２値に変化させる第２の可変キャパシタを複数含む第２の可変キャパシタバンクと、前記正端子と前記負端子との間に接続される負性抵抗とを具備する。
【０００８】
本発明の他の態様に係るデジタル制御発振器は、第１のインダクタの一端及び第２のインダクタの一端を短絡して構成され、前記第１のインダクタの他端から正相発振信号を出力し、前記第２のインダクタの他端から逆相発振信号を出力し、前記第１のインダクタの任意の位置に第１の接点を備え、前記第２のインダクタの前記第１の接点と対応する位置に第２の接点を備えるインダクタ対と、前記第１のインダクタの他端と前記第２のインダクタの他端との間に接続され、第１のデジタル制御コードによってキャパシタンスを２値に変化させる第１の可変キャパシタを複数含む第１の可変キャパシタバンクと、前記第１の接点と前記第２の接点との間に接続され、第２の制御コードによってキャパシタンスを２値に変化させる第２の可変キャパシタを複数含む第２の可変キャパシタバンクと、前記第１のインダクタの他端と前記第２のインダクタの他端との間に接続される負性抵抗とを具備する。
【発明の効果】
【０００９】
本発明によれば、発振周波数を線形に近くかつきめ細やかに制御可能なデジタル制御発振器を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して、本発明の実施形態について説明する。
（第１の実施形態）
図１に示すように、本発明の第１の実施形態に係るデジタル制御発振器は、インダクタ１００、粗調用可変キャパシタバンク１２０、負性抵抗１３０及び微調用可変キャパシタバンク１４０を有する。
【００１１】
インダクタ１００は、一端が出力端子Ｖoutに接続され、他端１１１がグラウンドに接地される。また、インダクタ１００の一端には、粗調用可変キャパシタバンク１２０の一端と、負性抵抗１３０の一端とが共通に接続される。インダクタ１００は、一端と他端１１１との間に接点１１０を有し、微調用キャパシタバンク１４０の一端は当該接点１１０に接続される。インダクタ１００の他端１１１には、粗調用可変キャパシタバンク１２０の他端と、負性抵抗１３０の他端と、微調用可変キャパシタバンク１４０の他端とが共通に接続される。
【００１２】
粗調用可変キャパシタバンク１２０は、図１のＤＣＯの発振周波数を粗調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。粗調用可変キャパシタバンク１２０及び後述する微調用可変キャパシタバンク１４０は、例えばスイッチに接続されたキャパシタで構成される可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記スイッチの各々のＯＮ／ＯＦＦを制御して各可変キャパシタのキャパシタンスを２値（ＯＮ／ＯＦＦ）に切り替えることにより、全体のキャパシタンスを変化させる。また、粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０は、例えばＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させるようにしてもよい。
【００１３】
粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０のキャパシタンス分解能は、当該粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０を構成する各可変キャパシタのキャパシタンス変化量によって決まる。通常、スイッチに接続されたキャパシタで構成される可変キャパシタに比べ、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタの方が、上記キャパシタンス変化量を小さくできる。
【００１４】
また、粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０の全体のキャパシタンス変化範囲は、デジタル制御コードのビット長とキャパシタンス分解能によって決まる。即ち、デジタル制御コードのビット長が長いほど、粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０の全体のキャパシタンス変化範囲は広くなる。
【００１５】
負性抵抗１３０は、ＬＣ回路によって生じる損失、即ちインダクタ１００、粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０によって生じる損失を補償し、図１のＤＣＯの発振を継続させる。負性抵抗１３０は、例えば正帰還増幅器で構成される。
【００１６】
微調用可変キャパシタバンク１４０は、前述したように、インダクタ１００の一端と他端１１１との間に設けられた接点１１０と、インダクタ１００の他端１１１との間に接続される。微調用可変キャパシタバンク１４０は、図１のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。ここで、微調とは、粗調用キャパシタバンク１２０に比べ、微調用キャパシタバンク１４０による図１の発振周波数の調整範囲が狭いことを意味している。従って、微調用可変キャパシタバンク１４０のキャパシタンス分解能は、粗調用可変キャパシタバンク１２０に比べて高いことが望ましい。
【００１７】
以下、微調用可変キャパシタバンク１４０の一端が、インダクタ１００の一端ではなく、当該インダクタ１００の一端と他端１１１との間に設けられた接点１１０に接続されることの技術的意義を説明する。
インダクタ１００の一端と他端１１１との間に生じるインダクタンスをＬ1とすると、接点１１０と他端１１１との間に生じるインダクタンスはａ×Ｌ1で表現できる。ａは、接点１１０のインダクタ１００における位置によって決まる定数（０＜ａ＜１）であって、上記位置が他端１１１に近づくほど小さな値になる。粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０のキャパシタンスを夫々Ｃ1及びＣ2とすると、図１のＤＣＯの発振周波数ｆoutは、以下に示す数式（１）で表される。
【数１】
【００１８】
一方、微調用可変キャパシタバンク１４０の一端がインダクタ１００の一端に接続される場合、ＤＣＯの発振周波数ｆout'は、以下に示す数式（２）で表される。
【数２】
【００１９】
数式（１）及び数式（２）の比較から明らかなように、微調用可変キャパシタバンク１４０の一端をインダクタ１００の接点１１０に接続することにより、キャパシタンスＣ2が発振周波数ｆoutに与える影響が相対的に小さくなる。前述したように、定数ａは接点１１０の位置をインダクタ１１０の他端に近づけるほど小さくなり、上記キャパシタンスＣ2が発振周波数ｆoutに与える影響も小さくなる。
【００２０】
ここで、粗調用可変キャパシタバンク１２０に与えられるデジタル制御コードに応じた制御信号値をＮ1、粗調用可変キャパシタバンク１２０のキャパシタンス分解能をΔＣ1、粗調用可変キャパシタバンク１２０を構成する全ての可変キャパシタがＯＦＦの場合における当該粗調用可変キャパシタバンク１２０のキャパシタンスをＣ01とすると、キャパシタンスＣ1は以下の数式（３）で表される。
【数３】
【００２１】
また、微調用可変キャパシタバンク１４０に与えられるデジタル制御コードに応じた制御信号値をＮ2、微調用可変キャパシタバンク１４０のキャパシタンス分解能をΔＣ2、微調用可変キャパシタバンク１４０を構成する全ての可変キャパシタバンクがＯＦＦの場合における当該微調用可変キャパシタバンク１４０のキャパシタンスをＣ02とすると、キャパシタンスＣ2は以下の数式（４）で表される
【数４】
【００２２】
数式（３）及び（４）を、数式（１）に代入すると、以下の数式（５）が導出される。
【数５】
【００２３】
仮に、数式（５）において粗調用可変キャパシタバンク１２０のキャパシタンス分解能ΔＣ1と、微調用可変キャパシタバンク１４０のキャパシタンス分解能ΔＣ2とが同値であったとしても、キャパシタンス分解能ΔＣ2には定数ａが乗じられているため、キャパシタンス分解能ΔＣ1に比べてキャパシタンス分解能ΔＣ2の方が発振周波数ｆoutに与える影響が小さい。即ち、キャパシタンス分解能ΔＣ1に比べ、キャパシタンス分解能ΔＣ2が高い。また、キャパシタンスＣ1及びキャパシタンスＣ2は、夫々制御信号値Ｎ1及びＮ2に対して線形に変化しており、キャパシタンス分解能ΔＣ1、ΔＣ2及び定数ａを適切に定めれば、粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０の発振周波数ｆoutに対する影響を、デジタル制御コードに対して線形に近く変化させることが可能である。
【００２４】
前述した図１のＤＣＯは、差動ＤＣＯとして構成することも可能である。本実施形態に係る差動ＤＣＯは、図２に示すように、インダクタ対２００、粗調用キャパシタバンク２２０、負性抵抗２３０、微調用キャパシタバンク２４０及び固定キャパシタ２５０を有する。
【００２５】
差動（対称型）インダクタ２００は、正端子２１３及び負端子２１４を有し、正端子２１３及び負端子２１４の略中央にセンタータップ２１０を有する。ここで、略中央とは、差動インダクタ２００においてセンタータップ２１０から正端子２１３までの２次元的な（高さを考慮しない）距離と、センタータップ２１０から負端子２１４までの２次元的な距離とが等しいことを示す。換言すれば、正端子２１３とセンタータップ２１０との間に生じるインダクタンスと、負端子２１４とセンタータップ２１０との間に生じるインダクタンスとが等しい。実際には、差動インダクタ２００は３次元的な交差を含むため、センタータップ２１０から正端子２１３までの３次元的な距離と、センタータップ２１０から負端子２１４までの３次元的な距離は必ずしも一致しない。
【００２６】
更に、差動インダクタ２００は、センタータップ２１０と正端子２１３との間に接点２１１、センタータップ２１０と負端子２１４との間に接点２１２を夫々有する。接点２１１及び接点２１２の差動インダクタ２００上の位置は、センタータップ２１０に関して対称であることが望ましい。即ち、差動インダクタ２００において、センタータップ２１０から接点２１１までの２次元的な距離と、センタータップ２１０から接点２１２までの２次元的な距離とが一致していることが望ましい。換言すれば、接点２１１とセンタータップ２１０との間に生じるインダクタンスと、接点２１２とセンタータップ２１０との間に生じるインダクタンスとが一致していることが望ましい。
【００２７】
差動インダクタ２００の正端子２１３は正相出力端子Ｖoutpに接続され、負端子２１４は逆相出力端子Ｖoutmに接続される。また、差動インダクタ２００の正端子２１３及び負端子２１４には、粗調用可変キャパシタバンク２２０、負性抵抗２３０及び固定キャパシタ２５０が並列に接続される。差動インダクタ２００中の接点２１１及び接点２１２の間には、後述する微調用可変キャパシタバンク２２０が接続される。差動インダクタ２００中のセンタータップ２１０は、例えばグラウンド、電源またはバイアス回路に接続される。
【００２８】
粗調用可変キャパシタバンク２２０は、図２のＤＣＯの発振周波数を粗調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。粗調用可変キャパシタバンク２２０及び微調用可変キャパシタバンク２４０は、例えば図１３Ｂに示すように、スイッチに接続されたキャパシタで構成される可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記スイッチの各々のＯＮ／ＯＦＦを制御して各可変キャパシタのキャパシタンスを２値（ＯＮ／ＯＦＦ）に切り替えることにより、全体のキャパシタンスを変化させる。また、粗調用可変キャパシタバンク２２０及び微調用可変キャパシタバンク２４０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させるようにしてもよい。
【００２９】
負性抵抗２３０は、ＬＣ回路によって生じる損失、即ちインダクタ対２００、粗調用可変キャパシタバンク２２０及び微調用可変キャパシタバンク２４０によって生じる損失を補償し、図２のＤＣＯによる発振を継続させる。負性抵抗２３０は、例えばＮ型ＭＯＳトランジスタ対またはＰ型ＭＯＳトランジスタ対で構成される。具体的には、ソース接地のＭＯＳトランジスタ対において、一方のドレイン端子を他方のゲート端子に短絡することにより負性抵抗２３０が実現される。固定キャパシタ２５０は、図２のＤＣＯの発振周波数に強い影響を与える。
【００３０】
微調用可変キャパシタバンク２４０は、前述したように、インダクタ対２００の正端子２１３とセンタータップ２１０との間に設けられた接点２１１と、負端子２１４とセンタータップ２１０との間に設けられた接点２１２との間に接続される。微調用可変キャパシタバンク２４０は、図２のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。図２のＤＣＯは、インダクタ対２００の正端子２１３と負端子２１４との間ではなく、接点２１１と接点２１２との間に微調用可変キャパシタバンク２４０を接続することにより、前述した図１のＤＣＯと同様に、微調用可変キャパシタバンク２４０が発振周波数に与える影響を相対的に小さくし、当該微調用可変キャパシタバンク２４０のキャパシタンス分解能を実質的に向上させている。
【００３１】
図２の差動ＤＣＯの実現例を図３に示す。図３の差動ＤＣＯは、差動インダクタ３００、粗調用可変キャパシタバンク３２０、負性抵抗３３０、微調用可変キャパシタバンク３４０、固定キャパシタ３５０、中間可変キャパシタバンク３６０及びバイアス電流源３７０を有する。
【００３２】
差動インダクタ３００は、１．７５巻きである。差動インダクタ３００は、正端子３１３及び負端子３１４を有し、正端子３１３及び負端子３１４の略中央にセンタータップ３１０を有する。更に、差動インダクタ３００は、センタータップ３１０及び正端子３１３を略３：４に内分する位置に接点３１１、センタータップ３１０及び負端子３１４を略３：４に内分する位置に接点３１２を夫々有する。
【００３３】
差動インダクタ３００の正端子３１３は正相出力端子Ｖoutpに接続され、負端子３１４は逆相出力端子Ｖoutmに接続される。また、差動インダクタ３００の正端子３１３及び負端子３１４には、粗調用可変キャパシタバンク３２０、負性抵抗３３０、固定キャパシタ３５０及び中間可変キャパシタバンク３６０が並列に接続される。差動インダクタ３００中の接点３１１及び接点３１２の間には、後述する微調用可変キャパシタバンク３４０が接続される。差動インダクタ３００中のセンタータップ３１０は、バイアス電流源３７０に接続される。
【００３４】
粗調用キャパシタバンク３２０は、図３のＤＣＯの発振周波数を粗調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。粗調用可変キャパシタバンク３２０は、例えば図１３Ｂに示すように、スイッチに接続されたキャパシタで構成される可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記スイッチの各々のＯＮ／ＯＦＦを制御して各可変キャパシタのキャパシタンスを２値（ＯＮ／ＯＦＦ）に切り替えることにより、全体のキャパシタンスを変化させる。
【００３５】
負性抵抗３３０は、ＬＣ回路によって生じる損失、即ち差動インダクタ３００、粗調用可変キャパシタバンク３２０、微調用可変キャパシタバンク３４０及び中間可変キャパシタバンク３６０によって生じる損失を補償し、図３のＤＣＯの発振を継続させる。負性抵抗３３０は、例えばＮ型ＭＯＳトランジスタ対またはＰ型ＭＯＳトランジスタ対で構成される。具体的には、ソース接地のＭＯＳトランジスタ対において、一方のドレイン端子を他方のゲート端子に短絡することにより負性抵抗３３０が実現される。固定キャパシタ３５０は、図３のＤＣＯの発振周波数に強い影響を与える。
【００３６】
微調用可変キャパシタバンク３４０は、前述したように、差動インダクタ３００の正端子３１３とセンタータップ３１０との間に設けられた接点３１１と、負端子３１４とセンタータップ３１０との間に設けられた接点３１２との間に接続される。微調用可変キャパシタバンク３４０は、図３のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。図３のＤＣＯは、差動インダクタ３００の正端子３１３と負端子３１４との間ではなく、接点３１１と接点３１２との間に微調用可変キャパシタバンク３４０を接続することにより、微調用可変キャパシタバンク３４０が発振周波数に与える影響を相対的に小さくし、当該微調用可変キャパシタバンク３４０のキャパシタンス分解能を実質的に向上させている。微調用可変キャパシタバンク３４０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００３７】
差動インダクタ３００と微調用キャパシタバンク３４０を接続する配線に生じる寄生素子による影響を最小現に抑えるためには、配線の長さをできるだけ短くすることが望ましい。従って、図３に示すように、微調用可変キャパシタバンク３４０と、中間可変キャパシタバンク３６０との間に差動インダクタ３００が挟まれて配置される。更に、微調用可変キャパシタバンク３４０の一端と差動インダクタ３００の接点３１１との間の配線形状と、微調用可変キャパシタ３４０の他端と差動インダクタ３００の接点３１２との間の配線形状とが対称関係にあることが望ましい。
【００３８】
中間可変キャパシタバンク３６０は、図３のＤＣＯの発振周波数を調整するために設けられ、デジタル制御コードによってキャパシタンスが制御される。中間可変キャパシタバンク３６０のキャパシタンス分解能は、粗調用可変キャパシタバンク３２０よりも高く、微調用可変キャパシタバンク３４０よりも低い。即ち、中間可変キャパシタバンク３６０は、粗調用可変キャパシタバンク３２０及び微調用可変キャパシタバンク３４０による発振周波数の調整範囲の隔たりを補完するために設けられる。中間可変キャパシタバンク３６０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００３９】
以下、図４に示すグラフを用いて、図３のＤＣＯの周波数分解能を説明する。図４において、図３のＤＣＯを提案例１、図３のＤＣＯにおいて微調用可変キャパシタバンク３４０の接続位置を差動インダクタ３００の接点３１１及び接点３１２の間から、正端子３１３及び負端子３１４の間へと変更し、その余は同様に構成したＤＣＯを比較例１と称している。提案例１及び比較例１のＤＣＯを構成する各可変キャパシタバンクは、６ビット（０〜６３）のデジタル制御コードによって制御される。図４は、デジタル制御コードの変化に対する提案例１及び比較例１のＤＣＯの発振周波数ｆoutの３．５ＧＨｚを基準とした周波数変化を表している。図４において、提案例１のＤＣＯの発振周波数ｆoutの周波数変化は破線、比較例１のＤＣＯの発振周波数ｆoutの周波数変化は実線で夫々表される。
【００４０】
図４から明らかなように、提案例１のＤＣＯは、比較例１のＤＣＯに比べ周波数分解能Δｆが高い。具体的には、比較例１のＤＣＯの周波数分解能Δｆは４５ｋＨｚであるのに対し、提案例１のＤＣＯの周波数分解能Δｆは１５ｋＨｚである。尚、比較例１のＤＣＯの発振周波数の周波数変化範囲は約２．９ＭＨｚ（＝６４×４５ｋＨｚ）であり、提案例１のＤＣＯの発振周波数の周波数変化範囲は約１．０ＭＨｚ（＝６４×１５ｋＨｚ）である。
【００４１】
以上説明したように、本実施形態に係るＤＣＯは、微調用可変キャパシタバンクを差動インダクタの正端子−負端子間でなく、正端子及び負端子とセンタータップとの間に設けた接点間に接続している。従って、本実施形態に係るＤＣＯによれば、微調用可変キャパシタバンクのキャパシタンス変化が発振周波数に与える影響を相対的に小さく抑えることができるので、当該発振周波数の周波数分解能が向上する。また、本実施形態に係るＤＣＯにおいて、各可変キャパシタバンクを構成する可変キャパシタはインダクタに対して同一位置で接続されるため、デジタル制御コードに対する発振周波数の変化を線形に近づけることが可能である。
【００４２】
（第２の実施形態）
図５に示すように、本発明の第２の実施形態に係るデジタル制御発振器は、前述した図３に示すデジタル制御発振器において、差動インダクタ３００を差動インダクタ４００、微調用可変キャパシタバンク３４０を微調用可変キャパシタバンク４４０に夫々置き換えている。以下の説明では、図５において図３と同一部分には同一符号を付して示し、異なる部分を中心に述べる。
【００４３】
差動インダクタ４００は、２．７５巻きである。差動インダクタ４００は、正端子３１３及び負端子３１４を有し、正端子３１３及び負端子３１４の略中央にセンタータップ３１０を有する。更に、差動インダクタ４００は、センタータップ３１０及び正端子３１３を略５：６に内分する位置に接点４１１、センタータップ３１０及び負端子３１４を略５：６に内分する位置に接点４１２を夫々有する。
【００４４】
差動インダクタ４００の正端子３１３は正相出力端子Ｖoutpに接続され、負端子３１４は逆相出力端子Ｖoutmに接続される。また、差動インダクタ４００の正端子３１３及び負端子３１４には、粗調用可変キャパシタバンク３２０、負性抵抗３３０、固定キャパシタ３５０及び中間可変キャパシタバンク３６０が並列に接続される。差動インダクタ４００中の接点４１１及び接点４１２の間には、後述する微調用可変キャパシタバンク４４０が接続される。差動インダクタ４００中のセンタータップ３１０は、バイアス電流源３７０に接続される。
【００４５】
微調用可変キャパシタバンク４４０は、前述したように、差動インダクタ４００の正端子３１３とセンタータップ３１０との間に設けられた接点４１１と、負端子３１４とセンタータップ３１０との間に設けられた接点４１２との間に接続される。微調用可変キャパシタバンク４４０は、図５のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。図５のＤＣＯは、差動インダクタ４００の正端子３１３と負端子３１４との間ではなく、接点４１１と接点４１２との間に微調用可変キャパシタバンク４４０を接続することにより、微調用可変キャパシタバンク４４０が発振周波数に与える影響を相対的に小さくし、当該微調用可変キャパシタバンク４４０のキャパシタンス分解能を実質的に向上させている。微調用可変キャパシタバンク４４０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００４６】
差動インダクタ４００と微調用キャパシタバンク４４０を接続する配線に生じる寄生素子による影響を最小現に抑えるためには、配線の長さをできるだけ短くすることが望ましい。従って、図５に示すように、差動インダクタ４００と、中間可変キャパシタバンク３６０との間に微調用可変キャパシタバンク４４０が挟まれて配置される。更に、微調用可変キャパシタバンク４４０の一端と差動インダクタ４００の接点４１１との間の配線形状と、微調用可変キャパシタ４４０の他端と差動インダクタ４００の接点４１２との間の配線形状とが対称関係にあることが望ましい。
【００４７】
以下、図６に示すグラフを用いて、図５のＤＣＯの周波数分解能を説明する。図６において、図５のＤＣＯを提案例２、図５のＤＣＯにおいて微調用可変キャパシタバンク４４０の接続位置を差動インダクタ４００の接点４１１及び接点４１２の間から、正端子３１３及び負端子３１４の間へと変更し、その余は同様に構成したＤＣＯを比較例２と称している。提案例２及び比較例２のＤＣＯを構成する各可変キャパシタバンクは、６ビット（０〜６３）のデジタル制御コードによって制御される。図６は、デジタル制御コードの変化に対する提案例２及び比較例２のＤＣＯの発振周波数ｆoutの３．５ＧＨｚを基準とした周波数変化を表している。図６において、提案例２のＤＣＯの発振周波数ｆoutの周波数変化は破線、比較例２のＤＣＯの発振周波数ｆoutの周波数変化は実線で夫々表される。
【００４８】
図６から明らかなように、提案例２のＤＣＯは、比較例２のＤＣＯに比べ周波数分解能Δｆが高い。具体的には、比較例２のＤＣＯの周波数分解能Δｆは４５ｋＨｚであるのに対し、提案例２のＤＣＯの周波数分解能Δｆは５ｋＨｚである。尚、比較例２のＤＣＯの発振周波数の周波数変化範囲は約２．９ＭＨｚ（＝６４×４５ｋＨｚ）であり、提案例２のＤＣＯの発振周波数の周波数変化範囲は約０．３ＭＨｚ（＝６４×５ｋＨｚ）である。
【００４９】
以上説明したように、本実施形態に係るＤＣＯは、差動インダクタと、中間可変キャパシタバンクとの間に微調用可変キャパシタバンクが挟まれて配置される。従って、本実施形態に係るＤＣＯによれば、微調用可変キャパシタバンクと差動インダクタの間の配線を短く構成することができるので、当該配線に生じる寄生素子による微調用可変キャパシタバンクへの影響を抑えられる。
【００５０】
（第３の実施形態）
図７に示すように、本発明の第３の実施形態に係るデジタル制御発振器は、インダクタ対５００、粗調用可変キャパシタバンク５２０、負性抵抗５３０、微調用可変キャパシタバンク５４０、固定キャパシタ５５０、中間可変キャパシタバンク５６０及びバイアス電流源５７０を有する。
【００５１】
インダクタ対５００は、２つの１．５巻きの単相インダクタの一端同士が短絡されて共通端子５１０を構成する。また、上記２つの単相インダクタの他端がインダクタ対５００の一端５１３及び他端５１４を夫々構成する。尚、上記２つの単相インダクタは、実質的に同様の特性を有するものとする。インダクタ対５００は、共通端子５１０及び一端５１３を略２等分する位置に接点５１１、共通端子５１０及び他端５１４を略２等分する位置に接点５１２を夫々有する。
【００５２】
インダクタ対５００の一端５１３は正相出力端子Ｖoutpに接続され、他端５１４は逆相出力端子Ｖoutmに接続される。また、インダクタ対５００の一端５１３及び他端５１４には、粗調用可変キャパシタバンク５２０、負性抵抗５３０、固定キャパシタ５５０及び中間可変キャパシタバンク５６０が並列に接続される。インダクタ対５００中の接点５１１及び接点５１２の間には、後述する微調用可変キャパシタバンク５４０が接続される。インダクタ対５００中の共通端子５１０は、バイアス電流源５７０に接続される。
【００５３】
粗調用可変キャパシタバンク５２０は、図５のＤＣＯの発振周波数を粗調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。粗調用可変キャパシタバンク５２０は、例えば図１３Ｂに示すように、スイッチに接続されたキャパシタで構成される可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記スイッチの各々のＯＮ／ＯＦＦを制御して各可変キャパシタのキャパシタンスを２値（ＯＮ／ＯＦＦ）に切り替えることにより、全体のキャパシタンスを変化させる。
【００５４】
負性抵抗５３０は、ＬＣ回路によって生じる損失、即ちインダクタ対５００、粗調用可変キャパシタバンク５２０、微調用可変キャパシタバンク５４０及び中間可変キャパシタバンク５６０によって生じる損失を補償し、図７のＤＣＯの発振を継続させる。負性抵抗５３０は、例えばＮ型ＭＯＳトランジスタ対またはＰ型ＭＯＳトランジスタ対で構成される。具体的には、ソース接地のＭＯＳトランジスタ対において、一方のドレイン端子を他方のゲート端子に短絡することにより負性抵抗５３０が実現される。固定キャパシタ５５０は、図７のＤＣＯの発振周波数に強い影響を与える。
【００５５】
微調用可変キャパシタバンク５４０は、前述したように、インダクタ対５００の一端５１３と共通端子５１０との間に設けられた接点５１１と、他端５１４と共通端子５１０との間に設けられた接点５１２との間に接続される。微調用可変キャパシタバンク５４０は、図７のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。図７のＤＣＯは、インダクタ対５００の一端５１３と他端５１４との間ではなく、接点５１１と接点５１２との間に微調用可変キャパシタバンク５４０を接続することにより、微調用可変キャパシタバンク５４０が発振周波数に与える影響を相対的に小さくし、当該微調用可変キャパシタバンク５４０のキャパシタンス分解能を実質的に向上させている。微調用可変キャパシタバンク５４０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００５６】
インダクタ対５００と微調用キャパシタバンク５４０を接続する配線に生じる寄生素子による影響を最小現に抑えるためには、配線の長さをできるだけ短くすることが望ましい。従って、図７に示すように、インダクタ対５００と、中間可変キャパシタバンク５６０との間に微調用可変キャパシタバンク５４０が挟まれて配置される。更に、微調用可変キャパシタバンク５４０の一端とインダクタ対５００の接点５１１との間の配線形状と、微調用可変キャパシタ５４０の他端とインダクタ対５００の接点５１２との間の配線形状とが対称関係にあることが望ましい。
【００５７】
中間可変キャパシタバンク５６０は、図７のＤＣＯの発振周波数を調整するために設けられ、デジタル制御コードによってキャパシタンスが制御される。中間可変キャパシタバンク５６０のキャパシタンス分解能は、粗調用可変キャパシタバンク５２０よりも高く、微調用可変キャパシタバンク５４０よりも低い。即ち、中間可変キャパシタバンク５６０は、粗調用可変キャパシタバンク５２０及び微調用可変キャパシタバンク５４０による発振周波数の調整範囲の隔たりを補完するために設けられる。中間可変キャパシタバンク５６０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００５８】
以下、図８に示すグラフを用いて、図７のＤＣＯの周波数分解能を説明する。図８において、図７のＤＣＯを提案例３、図７のＤＣＯにおいて微調用可変キャパシタバンク５４０の接続位置をインダクタ対５００の接点５１１及び接点５１２の間から、一端５１３及び他端５１４の間へと変更し、その余は同様に構成したＤＣＯを比較例３と称している。提案例３及び比較例３のＤＣＯを構成する各可変キャパシタバンクは、６ビット（０〜６３）のデジタル制御コードによって制御される。図８は、デジタル制御コードの変化に対する提案例３及び比較例３のＤＣＯの発振周波数ｆoutの３．５ＧＨｚを基準とした周波数変化を表している。図８において、提案例３のＤＣＯの発振周波数ｆoutの周波数変化は破線、比較例３のＤＣＯの発振周波数ｆoutの周波数変化は実線で夫々表される。
【００５９】
図８から明らかなように、提案例３のＤＣＯは、比較例３のＤＣＯに比べ周波数分解能Δｆが高い。具体的には、比較例３のＤＣＯの周波数分解能Δｆは７４ｋＨｚであるのに対し、提案例３のＤＣＯの周波数分解能Δｆは４３ｋＨｚである。尚、比較例３のＤＣＯの発振周波数の周波数変化範囲は約４．７ＭＨｚ（＝６４×７４ｋＨｚ）であり、提案例３のＤＣＯの発振周波数の周波数変化範囲は約２．８ＭＨｚ（＝６４×４３ｋＨｚ）である。
【００６０】
以上説明したように、本実施形態に係るＤＣＯは、インダクタ対と、中間可変キャパシタバンクとの間に微調用可変キャパシタバンクが挟まれて配置される。従って、本実施形態に係るＤＣＯによれば、微調用可変キャパシタバンクとインダクタ対の間の配線を短く構成することができるので、当該配線に生じる寄生素子による微調用可変キャパシタバンクへの影響を抑えられる。
【００６１】
（第４の実施形態）
図９に示すように、本発明の第４の実施形態に係るデジタル制御発振器は、前述した図７に示すデジタル制御発振器において、インダクタ対５００をインダクタ対６００、微調用可変キャパシタバンク５４０を微調用可変キャパシタバンク６４０に夫々置き換えている。以下の説明では、図９において図７と同一部分には同一符号を付して示し、異なる部分を中心に述べる。
【００６２】
インダクタ対６００は、２つの１．５巻きの単相インダクタの一端同士が短絡されて共通端子５１０を構成する。また、上記２つの単相インダクタの他端がインダクタ対６００の一端５１３及び他端５１４を夫々構成する。尚、上記２つの単相インダクタは、実質的に同様の特性を有するものとする。インダクタ対６００は、共通端子５１０及び一端５１３を略１：５に内分する位置に接点６１１、共通端子５１０及び他端５１４を略１：５に内分する位置に接点６１２を夫々有する。
【００６３】
インダクタ対６００の一端５１３は正相出力端子Ｖoutpに接続され、他端５１４は逆相出力端子Ｖoutmに接続される。また、インダクタ対６００の一端５１３及び他端５１４には、粗調用可変キャパシタバンク５２０、負性抵抗５３０、固定キャパシタ５５０及び中間可変キャパシタバンク５６０が並列に接続される。インダクタ対６００中の接点６１１及び接点６１２の間には、後述する微調用可変キャパシタバンク６４０が接続される。インダクタ対６００中の共通端子５１０は、バイアス電流源５７０に接続される。
【００６４】
微調用可変キャパシタバンク６４０は、前述したように、インダクタ対６００の一端５１３と共通端子５１０との間に設けられた接点６１１と、他端５１４と共通端子５１０との間に設けられた接点６１２との間に接続される。微調用可変キャパシタバンク６４０は、図９のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。図９のＤＣＯは、インダクタ対６００の一端５１３と他端５１４との間ではなく、接点６１１と接点６１２との間に微調用可変キャパシタバンク６４０を接続することにより、微調用可変キャパシタバンク６４０が発振周波数に与える影響を相対的に小さくし、当該微調用可変キャパシタバンク６４０のキャパシタンス分解能を実質的に向上させている。微調用可変キャパシタバンク６４０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００６５】
インダクタ対６００と微調用キャパシタバンク６４０を接続する配線に生じる寄生素子による影響を最小現に抑えるためには、配線の長さをできるだけ短くすることが望ましい。従って、図９に示すように、微調用可変キャパシタバンク６４０と、中間可変キャパシタバンク５６０との間にインダクタ対６００が挟まれて配置される。更に、微調用可変キャパシタバンク６４０の一端とインダクタ対６００の接点６１１との間の配線形状と、微調用可変キャパシタ６４０の他端とインダクタ対６００の接点６１２との間の配線形状とが対称関係にあることが望ましい。
【００６６】
以下、図１０に示すグラフを用いて、図９のＤＣＯの周波数分解能を説明する。図１０において、図９のＤＣＯを提案例４、図９のＤＣＯにおいて微調用可変キャパシタバンク６４０の接続位置をインダクタ対６００の接点６１１及び接点６１２の間から、一端５１３及び他端５１４の間へと変更し、その余は同様に構成したＤＣＯを比較例４と称している。提案例４及び比較例４のＤＣＯを構成する各可変キャパシタバンクは、６ビット（０〜６３）のデジタル制御コードによって制御される。図１０は、デジタル制御コードの変化に対する提案例４及び比較例４のＤＣＯの発振周波数ｆoutの３．５ＧＨｚを基準とした周波数変化を表している。図１０において、提案例４のＤＣＯの発振周波数ｆoutの周波数変化は破線、比較例４のＤＣＯの発振周波数ｆoutの周波数変化は実線で夫々表される。
【００６７】
図１０から明らかなように、提案例４のＤＣＯは、比較例４のＤＣＯに比べ周波数分解能Δｆが高い。具体的には、比較例４のＤＣＯの周波数分解能Δｆは７４ｋＨｚであるのに対し、提案例４のＤＣＯの周波数分解能Δｆは２６ｋＨｚである。尚、比較例４のＤＣＯの発振周波数の周波数変化範囲は約４．７ＭＨｚ（＝６４×７４ｋＨｚ）であり、提案例３のＤＣＯの発振周波数の周波数変化範囲は約１．７ＭＨｚ（＝６４×２６ｋＨｚ）である。
【００６８】
以上説明したように、本実施形態に係るＤＣＯは、微調用可変キャパシタバンクと、中間可変キャパシタバンクとの間にインダクタ対が挟まれて配置される。従って、本実施形態に係るＤＣＯによれば、微調用可変キャパシタバンクとインダクタ対の間の配線を短く構成することができるので、当該配線に生じる寄生素子による微調用可変キャパシタバンクへの影響を抑えられる。
【００６９】
（第５の実施形態）
図１１に示すように、本発明の第５の実施形態に係るデジタル制御発振器は、前述した図７に示すデジタル制御発振器において、微調用可変キャパシタバンク５４０の配置のみを変更している。以下の説明では、図１１において図７と同一部分には同一符号を付して示し、異なる部分を中心に述べる。
【００７０】
前述したように、微調用可変キャパシタバンク５４０は、粗調用可変キャパシタバンク５２０及び中間可変キャパシタバンク５６０に比べて、インダクタ対５００に近い位置に配置されることが望ましい。従って、図１１に示すように、インダクタ対５００を構成する２つの単相インダクタの間に微調用可変キャパシタバンク５４０が挟まれて配置される。更に、微調用可変キャパシタバンク５４０の一端とインダクタ対５００の接点５１１との間の配線の形状と、微調用可変キャパシタ５４０の他端とインダクタ対５００の接点５１２との間の配線の形状とは対称関係にあることが望ましい。
【００７１】
尚、図１１のＤＣＯは、微調用可変キャパシタバンク５４０の両端の接続位置が図７のＤＣＯと同じであるため、当該微調用可変キャパシタバンク５４０の両端とインダクタ対５００の接点５１１及び５１２との間に生じる寄生素子による影響を考慮しなければ、図７のＤＣＯと同一の周波数分解能を示す。
【００７２】
以上説明したように、本実施形態に係るＤＣＯは、インダクタ対に微調用可変キャパシタバンクが挟まれて配置される。従って、本実施形態に係るＤＣＯによれば、微調用可変キャパシタバンクとインダクタ対の間の配線を短く構成することができるので、当該配線に生じる寄生素子による微調用可変キャパシタバンクへの影響を抑えられる。
【００７３】
（第６の実施形態）
図１２に示すように、本発明の第６の実施形態に係るデジタル制御発振器は、前述した図３に示すデジタル制御発振器において、差動インダクタ３００を差動インダクタ８００、微調用可変キャパシタバンク３４０を微調用可変キャパシタバンク８４０、中間可変キャパシタバンク３６０を中間可変キャパシタバンク８６０に夫々置き換えている。以下の説明では、図１２において図３と同一部分には同一符号を付して示し、異なる部分を中心に述べる。
【００７４】
差動インダクタ８００は、２．７５巻きである。差動インダクタ８００は、正端子３１３及び負端子３１４を有し、正端子３１３及び負端子３１４の略中央にセンタータップ３１０を有する。更に、差動インダクタ８００は、センタータップ３１０及び正端子３１３を略５：６に内分する位置に接点８１１、センタータップ３１０及び負端子３１４を略５：６に内分する位置に接点８１２を夫々有する。また、差動インダクタ８００は、センタータップ３１０及び正端子３１３を略９：２に内分する位置に接点８１５、センタータップ３１０及び負端子３１４を略９：２に内分する位置に接点８１６を夫々有する。
【００７５】
差動インダクタ８００の正端子３１３は正相出力端子Ｖoutpに接続され、負端子３１４は逆相出力端子Ｖoutmに接続される。また、差動インダク８００の正端子３１３及び負端子３１４には、粗調用可変キャパシタバンク３２０、負性抵抗３３０及び固定キャパシタ３５０が並列に接続される。差動インダクタ８００中の接点８１１及び接点８１２の間には、後述する微調用可変キャパシタバンク８４０が接続される。差動インダクタ８００中の接点８１５及び接点８１６の間には、後述する中間可変キャパシタバンク８６０が接続される。尚、接点８１１及び接点８１２は、接点８１５及び接点８１６に比べセンタータップ３１０に近づけて設けられることが望ましい。差動インダクタ８００中のセンタータップ３１０は、バイアス電流源３７０に接続される。
【００７６】
微調用可変キャパシタバンク８４０は、前述したように、差動インダクタ８００の正端子３１３とセンタータップ３１０との間に設けられた接点８１１と、負端子３１４とセンタータップ３１０との間に設けられた接点８１２との間に接続される。微調用可変キャパシタバンク８４０は、図１２のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。図１２のＤＣＯは、差動インダクタ８００の正端子３１３と負端子３１４との間ではなく、接点８１１と接点８１２との間に微調用可変キャパシタバンク８４０を接続することにより、微調用可変キャパシタバンク８４０が発振周波数に与える影響を相対的に小さくし、当該微調用可変キャパシタバンク８４０のキャパシタンス分解能を実質的に向上させている。微調用可変キャパシタバンク８４０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００７７】
中間可変キャパシタバンク８６０は、前述したように、差動インダクタ８００の正端子３１３とセンタータップ３１０との間に設けられた接点８１５と、負端子３１４とセンタータップ３１０との間に設けられた接点８１６との間に接続される。中間可変キャパシタバンク８６０は、図１２のＤＣＯの発振周波数を調整するために設けられ、デジタル制御コードによってキャパシタンスが制御される。中間可変キャパシタバンク８６０のキャパシタンス分解能は、粗調用可変キャパシタバンク３２０よりも高く、微調用可変キャパシタバンク８４０よりも低い。即ち、中間可変キャパシタバンク８６０は、粗調用可変キャパシタバンク３２０及び微調用可変キャパシタバンク８４０による発振周波数の調整範囲の隔たりを補完するために設けられる。図１２のＤＣＯは、差動インダクタ８００の正端子３１３と負端子３１４との間ではなく、接点８１５と接点８１６との間に中間可変キャパシタバンク８６０を接続することにより、中間可変キャパシタバンク８６０が発振周波数に与える影響を相対的に小さくし、当該中間可変キャパシタバンク８６０のキャパシタンス分解能を実質的に向上させている。中間可変キャパシタバンク８６０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００７８】
差動インダクタ８００と微調用キャパシタバンク８４０および中間可変キャパシタバンク８６０を接続する配線に生じる寄生素子による影響を最小現に抑えるためには、配線の長さをできるだけ短くすることが望ましい。従って、図１２に示すように、微調用可変キャパシタバンク８４０と、中間可変キャパシタバンク８６０との間に差動インダクタ８００が挟まれて配置される。更に、微調用可変キャパシタバンク８４０の一端と差動インダクタ８００の接点８１１との間の配線形状と、微調用可変キャパシタ８４０の他端と差動インダクタ８００の接点８１２との間の配線形状とが対称関係にあることが望ましい。また、中間可変キャパシタバンク８６０の一端と差動インダクタ８００の接点８１５との間の配線形状と、中間可変キャパシタバンク８６０の他端と差動インダクタ８００の接点８１６との間の配線形状とが対称関係にあることが望ましい。
【００７９】
以上説明したように、本実施形態に係るデジタル制御発振器は、中間可変キャパシタバンクを差動インダクタの正端子−負端子間でなく、正端子及び負端子とセンタータップとの間に設けた２つの接点間に接続することを許容している。従って、本実施形態に係るＤＣＯによれば、中間用可変キャパシタバンクのキャパシタンス分解能を設定する際の自由度が向上する。
【００８０】
（第７の実施形態）
図１４に示すように、本発明の第７の実施形態に係るデジタル位相同期回路は、ＤＣＯ９００、分周器９０１、基準信号生成器９０２、カウンタ９０３、デジタル位相検出器９０４、微分器９０５、デジタル位相比較器９０６、デジタルループフィルタ９０７、可変利得回路９０８及び制御回路９０９を有する。
【００８１】
ＤＣＯ９００は、前述した第１乃至第６の実施形態のいずれかに係るＤＣＯである。ＤＣＯ９００は、微調用可変キャパシタバンク、中間可変キャパシタバンク及び粗調用可変キャパシタバンクを含む。微調用可変キャパシタバンク、中間可変キャパシタバンク及び粗調用可変キャパシタバンクは制御コードCont1、Cont2及びCont3によってキャパシタンスが夫々制御される。
【００８２】
分周器９０１は、ＤＣＯ９００からの出力信号の周波数（発振周波数）を所定の分周比（例えば１／２）で分周し、分周信号をカウンタ９０３及びデジタル位相検出器９０４に入力する。基準信号生成器９０２は、図１４の位相同期回路が位相同期の対象とする基準信号を生成し、カウンタ９０３及びデジタル位相検出器９０４に入力する。
【００８３】
カウンタ９０３は、基準信号の１周期内における分周信号の周期数をカウントし、カウント値をデジタル位相比較器９０６に入力する。デジタル位相検出器９０４は、分周信号と基準信号との間の位相差を示すデジタル値を微分器９０５に入力する。微分器９０５は
、デジタル位相検出器９０４からのデジタル値に対して微分処理を行って、デジタル制御比較器９０６に入力する。
【００８４】
カウンタ９０３の出力デジタル値を整数部、微分器９０５の出力デジタル値を小数部とすると、基準信号に対する分周信号の周波数比率を表すデジタルコードが得られる。デジタル位相比較器９０６は、周波数制御コードと上記周波数比率を表すデジタルコードとを比較する。ディジタル位相同期回路が動作を始めると、ディジタル位相比較器９０６の出力は制御回路９０９に入力され、出力周波数の粗調整が行われる（粗調モード）。粗調モードの後、ディジタル位相比較器９０６の出力はループフィルタ９０７に入力され、出力周波数の微調整が行われる（微調モード）。
【００８５】
デジタルループフィルタ９０７は、デジタル位相比較器９０７から入力されたデジタルコードにフィルタ処理を行って、可変利得回路９０８に入力する。可変利得回路９０８は、デジタルループフィルタ９０７から入力されたデジタルコードの利得を調整し、デジタル制御コードCont1としてＤＣＯ９００に入力する。制御回路９０９は、デジタル位相比較器９０７から入力されたデジタルコードからデジタル制御コードCont2及びCont3を生成し、ＤＣＯ９００に入力する。
【００８６】
以上説明したように、本実施形態に係る位相同期回路は、前述した第１乃至第６の実施形態のいずれかに係るＤＣＯを用いている。従って、本実施形態に係る位相同期回路によれば、ＤＣＯの発振周波数を線形に近くかつきめ細やかに制御し、所望の出力信号が得られる。
【００８７】
なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。
【００８８】
例えば、上記各実施形態に係るＤＣＯの可変キャパシタバンクを構成する可変キャパシタとして、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを挙げたが、バイポーラトランジスタのベースキャパシタを利用した可変キャパシタに置き換えてもよい。また、負性抵抗をＭＯＳトランジスタ対で構成したが、バイポーラトランジスタ対で構成してもよい。また、電源側でなくグラウンド側からインダクタにバイアスを与えてもよい。更に、ＤＣＯ中のインダクタを例えば伝送線路などのインダクタンスを有する他の素子に置き換えてもよい。
【００８９】
その他、本発明の要旨を逸脱しない範囲で種々の変形を施しても同様に実施可能であることはいうまでもない。
【図面の簡単な説明】
【００９０】
【図１】第１の実施形態に係るデジタル制御発振器を示すブロック図。
【図２】図１に対応する差動デジタル制御発振器を示すブロック図。
【図３】図２の差動デジタル制御発振器の実現例を示すブロック図。
【図４】図３の差動デジタル制御発振器の周波数分解能を示すグラフ図。
【図５】第２の実施形態に係る差動デジタル制御発振器を示すブロック図。
【図６】図５の差動デジタル制御発振器の周波数分解能を示すグラフ図。
【図７】第３の実施形態に係る差動デジタル制御発振器を示すブロック図。
【図８】図７の差動デジタル制御発振器の周波数分解能を示すグラフ図。
【図９】第４の実施形態に係る差動デジタル制御発振器を示すブロック図。
【図１０】図９の差動デジタル制御発振器の周波数分解能を示すグラフ図。
【図１１】第５の実施形態に係る差動デジタル制御発振器を示すブロック図。
【図１２】第６の実施形態に係る差動デジタル制御発振器を示すブロック図。
【図１３Ａ】可変キャパシタバンクの一例を示すブロック図。
【図１３Ｂ】図１３Ａの別の例を示すブロック図。
【図１４】第７の実施形態に係るデジタル位相同期回路を示すブロック図。
【符号の説明】
【００９１】
１００・・・インダクタ
１２０・・・粗調用可変キャパシタバンク
１３０・・・負性抵抗
１４０・・・微調用可変キャパシタバンク
２００・・・差動インダクタ
２２０・・・粗調用可変キャパシタバンク
２３０・・・負性抵抗
２４０・・・微調用可変キャパシタバンク
２５０・・・固定キャパシタ
３００・・・差動インダクタ
３２０・・・粗調用可変キャパシタバンク
３３０・・・負性抵抗
３４０・・・微調用可変キャパシタバンク
３５０・・・固定キャパシタ
３６０・・・中間可変キャパシタバンク
３７０・・・バイアス電流源
４００・・・差動インダクタ
４４０・・・微調用可変キャパシタバンク
５００・・・インダクタ対
５２０・・・粗調用可変キャパシタバンク
５３０・・・負性抵抗
５４０・・・微調用可変キャパシタバンク
５５０・・・固定キャパシタ
５６０・・・中間可変キャパシタバンク
５７０・・・バイアス電流源
６００・・・インダクタ対
６４０・・・微調用可変キャパシタバンク
８００・・・差動インダクタ
８４０・・・微調用可変キャパシタバンク
８６０・・・中間可変キャパシタバンク
９００・・・ＤＣＯ
９０１・・・分周器
９０２・・・基準信号生成器
９０３・・・カウンタ
９０４・・・デジタル位相検出器
９０５・・・微分器
９０６・・・デジタル位相比較器
９０７・・・デジタルループフィルタ
９０８・・・可変利得回路
９０９・・・制御回路
【技術分野】
【０００１】
本発明は、デジタル制御発振器及びこれを用いた位相同期回路における周波数分解能の向上に関する。
【背景技術】
【０００２】
携帯電話機に代表される無線送受信機は、（ａ）送信ベースバンド信号に対してローカル信号を用いたアップコンバートを行い、無線信号をアンテナによって送信し、また、（ｂ）アンテナによって受信した無線信号に対して上記ローカル信号を用いたダウンコンバートを行い、受信ベースバンド信号を得る。アップコンバート及びダウンコンバートには、周波数変換を行う周波数変換器と、ローカル信号を生成する局部発振器が必要とされる。
【０００３】
近年、発振周波数をデジタル制御コード（デジタル制御信号）によって離散的に制御可能なデジタル制御発振器（ＤＣＯ;Digitally Controlled Oscillator）が、局部発振器として提案されている。ＤＣＯは、デジタル制御コードによって発振周波数を離散的に切り替えるため、発振周波数に量子化誤差が発生する。量子化誤差が大きくなるほど、発振周波数と所望周波数との間の誤差が拡大し、ＣＮＲ（Carrier to Noise Ratio)が劣化する。発振周波数の量子化誤差を小さくするためには、ＤＣＯの周波数分解能を向上させる必要がある。即ち、デジタル制御コードによるＤＣＯの発振周波数の制御を、よりきめ細やかに実現する必要がある。通常、ＤＣＯはインダクタまたは伝送線路に対して並列に接続される可変キャパシタを有し、デジタル制御コードによって当該可変キャパシタのキャパシタンスを変化させることにより、発振周波数の制御が実現される。従って、可変キャパシタのキャパシタンス分解能によって、ＤＣＯの周波数分解能が決まる。
【０００４】
非特許文献１記載のＤＣＯは、伝送線路上の複数の位置において可変キャパシタを当該伝送線路に対し並列に接続している。非特許文献１記載のＤＣＯは、伝送線路における可変キャパシタの接続位置によって、当該可変キャパシタのキャパシタンスがＤＣＯの発振周波数に与える影響が異なる。従って、非特許文献１記載のＤＣＯによれば、一部の可変キャパシタのキャパシタンスがＤＣＯの発振周波数に与える影響を抑えられるため、インダクタまたは伝送線路と可変キャパシタとを単純に並列に接続する構成に比べて高い周波数分解能を実現できる。
【非特許文献１】"Fine and Wide Frequency Tuning Digital Controlled Oscillators Utilizing Capacitance Position Sensitivity in Distributed Resonators", ASSCC 2007, pp.424-427
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、非特許文献１記載のＤＣＯは、可変キャパシタの接続位置を互いに異ならせているため、各々の可変キャパシタが発振周波数に与える影響は一定でない。即ち、デジタル制御コードに対してＤＣＯの発振周波数を線形に変化させることは困難である。
【０００６】
従って、本発明は、発振周波数を線形に近くかつきめ細やかに制御可能なデジタル制御発振器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係るデジタル制御発振器は、正相発振信号を出力する正端子と、逆相発振信号を出力する負端子と、センタータップとを有し、前記正端子と前記センタータップとの間の任意の位置に第１の接点を備え、前記負端子と前記センタータップとの間の前記第１の接点に対応する位置に第２の接点を備える差動インダクタと、前記正端子と前記負端子との間に接続され、第１のデジタル制御コードによってキャパシタンスを２値に変化させる第１の可変キャパシタを複数含む第１の可変キャパシタバンクと、前記第１の接点と前記第２の接点との間に接続され、第２のデジタル制御コードによってキャパシタンスを２値に変化させる第２の可変キャパシタを複数含む第２の可変キャパシタバンクと、前記正端子と前記負端子との間に接続される負性抵抗とを具備する。
【０００８】
本発明の他の態様に係るデジタル制御発振器は、第１のインダクタの一端及び第２のインダクタの一端を短絡して構成され、前記第１のインダクタの他端から正相発振信号を出力し、前記第２のインダクタの他端から逆相発振信号を出力し、前記第１のインダクタの任意の位置に第１の接点を備え、前記第２のインダクタの前記第１の接点と対応する位置に第２の接点を備えるインダクタ対と、前記第１のインダクタの他端と前記第２のインダクタの他端との間に接続され、第１のデジタル制御コードによってキャパシタンスを２値に変化させる第１の可変キャパシタを複数含む第１の可変キャパシタバンクと、前記第１の接点と前記第２の接点との間に接続され、第２の制御コードによってキャパシタンスを２値に変化させる第２の可変キャパシタを複数含む第２の可変キャパシタバンクと、前記第１のインダクタの他端と前記第２のインダクタの他端との間に接続される負性抵抗とを具備する。
【発明の効果】
【０００９】
本発明によれば、発振周波数を線形に近くかつきめ細やかに制御可能なデジタル制御発振器を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して、本発明の実施形態について説明する。
（第１の実施形態）
図１に示すように、本発明の第１の実施形態に係るデジタル制御発振器は、インダクタ１００、粗調用可変キャパシタバンク１２０、負性抵抗１３０及び微調用可変キャパシタバンク１４０を有する。
【００１１】
インダクタ１００は、一端が出力端子Ｖoutに接続され、他端１１１がグラウンドに接地される。また、インダクタ１００の一端には、粗調用可変キャパシタバンク１２０の一端と、負性抵抗１３０の一端とが共通に接続される。インダクタ１００は、一端と他端１１１との間に接点１１０を有し、微調用キャパシタバンク１４０の一端は当該接点１１０に接続される。インダクタ１００の他端１１１には、粗調用可変キャパシタバンク１２０の他端と、負性抵抗１３０の他端と、微調用可変キャパシタバンク１４０の他端とが共通に接続される。
【００１２】
粗調用可変キャパシタバンク１２０は、図１のＤＣＯの発振周波数を粗調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。粗調用可変キャパシタバンク１２０及び後述する微調用可変キャパシタバンク１４０は、例えばスイッチに接続されたキャパシタで構成される可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記スイッチの各々のＯＮ／ＯＦＦを制御して各可変キャパシタのキャパシタンスを２値（ＯＮ／ＯＦＦ）に切り替えることにより、全体のキャパシタンスを変化させる。また、粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０は、例えばＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させるようにしてもよい。
【００１３】
粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０のキャパシタンス分解能は、当該粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０を構成する各可変キャパシタのキャパシタンス変化量によって決まる。通常、スイッチに接続されたキャパシタで構成される可変キャパシタに比べ、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタの方が、上記キャパシタンス変化量を小さくできる。
【００１４】
また、粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０の全体のキャパシタンス変化範囲は、デジタル制御コードのビット長とキャパシタンス分解能によって決まる。即ち、デジタル制御コードのビット長が長いほど、粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０の全体のキャパシタンス変化範囲は広くなる。
【００１５】
負性抵抗１３０は、ＬＣ回路によって生じる損失、即ちインダクタ１００、粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０によって生じる損失を補償し、図１のＤＣＯの発振を継続させる。負性抵抗１３０は、例えば正帰還増幅器で構成される。
【００１６】
微調用可変キャパシタバンク１４０は、前述したように、インダクタ１００の一端と他端１１１との間に設けられた接点１１０と、インダクタ１００の他端１１１との間に接続される。微調用可変キャパシタバンク１４０は、図１のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。ここで、微調とは、粗調用キャパシタバンク１２０に比べ、微調用キャパシタバンク１４０による図１の発振周波数の調整範囲が狭いことを意味している。従って、微調用可変キャパシタバンク１４０のキャパシタンス分解能は、粗調用可変キャパシタバンク１２０に比べて高いことが望ましい。
【００１７】
以下、微調用可変キャパシタバンク１４０の一端が、インダクタ１００の一端ではなく、当該インダクタ１００の一端と他端１１１との間に設けられた接点１１０に接続されることの技術的意義を説明する。
インダクタ１００の一端と他端１１１との間に生じるインダクタンスをＬ1とすると、接点１１０と他端１１１との間に生じるインダクタンスはａ×Ｌ1で表現できる。ａは、接点１１０のインダクタ１００における位置によって決まる定数（０＜ａ＜１）であって、上記位置が他端１１１に近づくほど小さな値になる。粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０のキャパシタンスを夫々Ｃ1及びＣ2とすると、図１のＤＣＯの発振周波数ｆoutは、以下に示す数式（１）で表される。
【数１】
【００１８】
一方、微調用可変キャパシタバンク１４０の一端がインダクタ１００の一端に接続される場合、ＤＣＯの発振周波数ｆout'は、以下に示す数式（２）で表される。
【数２】
【００１９】
数式（１）及び数式（２）の比較から明らかなように、微調用可変キャパシタバンク１４０の一端をインダクタ１００の接点１１０に接続することにより、キャパシタンスＣ2が発振周波数ｆoutに与える影響が相対的に小さくなる。前述したように、定数ａは接点１１０の位置をインダクタ１１０の他端に近づけるほど小さくなり、上記キャパシタンスＣ2が発振周波数ｆoutに与える影響も小さくなる。
【００２０】
ここで、粗調用可変キャパシタバンク１２０に与えられるデジタル制御コードに応じた制御信号値をＮ1、粗調用可変キャパシタバンク１２０のキャパシタンス分解能をΔＣ1、粗調用可変キャパシタバンク１２０を構成する全ての可変キャパシタがＯＦＦの場合における当該粗調用可変キャパシタバンク１２０のキャパシタンスをＣ01とすると、キャパシタンスＣ1は以下の数式（３）で表される。
【数３】
【００２１】
また、微調用可変キャパシタバンク１４０に与えられるデジタル制御コードに応じた制御信号値をＮ2、微調用可変キャパシタバンク１４０のキャパシタンス分解能をΔＣ2、微調用可変キャパシタバンク１４０を構成する全ての可変キャパシタバンクがＯＦＦの場合における当該微調用可変キャパシタバンク１４０のキャパシタンスをＣ02とすると、キャパシタンスＣ2は以下の数式（４）で表される
【数４】
【００２２】
数式（３）及び（４）を、数式（１）に代入すると、以下の数式（５）が導出される。
【数５】
【００２３】
仮に、数式（５）において粗調用可変キャパシタバンク１２０のキャパシタンス分解能ΔＣ1と、微調用可変キャパシタバンク１４０のキャパシタンス分解能ΔＣ2とが同値であったとしても、キャパシタンス分解能ΔＣ2には定数ａが乗じられているため、キャパシタンス分解能ΔＣ1に比べてキャパシタンス分解能ΔＣ2の方が発振周波数ｆoutに与える影響が小さい。即ち、キャパシタンス分解能ΔＣ1に比べ、キャパシタンス分解能ΔＣ2が高い。また、キャパシタンスＣ1及びキャパシタンスＣ2は、夫々制御信号値Ｎ1及びＮ2に対して線形に変化しており、キャパシタンス分解能ΔＣ1、ΔＣ2及び定数ａを適切に定めれば、粗調用可変キャパシタバンク１２０及び微調用可変キャパシタバンク１４０の発振周波数ｆoutに対する影響を、デジタル制御コードに対して線形に近く変化させることが可能である。
【００２４】
前述した図１のＤＣＯは、差動ＤＣＯとして構成することも可能である。本実施形態に係る差動ＤＣＯは、図２に示すように、インダクタ対２００、粗調用キャパシタバンク２２０、負性抵抗２３０、微調用キャパシタバンク２４０及び固定キャパシタ２５０を有する。
【００２５】
差動（対称型）インダクタ２００は、正端子２１３及び負端子２１４を有し、正端子２１３及び負端子２１４の略中央にセンタータップ２１０を有する。ここで、略中央とは、差動インダクタ２００においてセンタータップ２１０から正端子２１３までの２次元的な（高さを考慮しない）距離と、センタータップ２１０から負端子２１４までの２次元的な距離とが等しいことを示す。換言すれば、正端子２１３とセンタータップ２１０との間に生じるインダクタンスと、負端子２１４とセンタータップ２１０との間に生じるインダクタンスとが等しい。実際には、差動インダクタ２００は３次元的な交差を含むため、センタータップ２１０から正端子２１３までの３次元的な距離と、センタータップ２１０から負端子２１４までの３次元的な距離は必ずしも一致しない。
【００２６】
更に、差動インダクタ２００は、センタータップ２１０と正端子２１３との間に接点２１１、センタータップ２１０と負端子２１４との間に接点２１２を夫々有する。接点２１１及び接点２１２の差動インダクタ２００上の位置は、センタータップ２１０に関して対称であることが望ましい。即ち、差動インダクタ２００において、センタータップ２１０から接点２１１までの２次元的な距離と、センタータップ２１０から接点２１２までの２次元的な距離とが一致していることが望ましい。換言すれば、接点２１１とセンタータップ２１０との間に生じるインダクタンスと、接点２１２とセンタータップ２１０との間に生じるインダクタンスとが一致していることが望ましい。
【００２７】
差動インダクタ２００の正端子２１３は正相出力端子Ｖoutpに接続され、負端子２１４は逆相出力端子Ｖoutmに接続される。また、差動インダクタ２００の正端子２１３及び負端子２１４には、粗調用可変キャパシタバンク２２０、負性抵抗２３０及び固定キャパシタ２５０が並列に接続される。差動インダクタ２００中の接点２１１及び接点２１２の間には、後述する微調用可変キャパシタバンク２２０が接続される。差動インダクタ２００中のセンタータップ２１０は、例えばグラウンド、電源またはバイアス回路に接続される。
【００２８】
粗調用可変キャパシタバンク２２０は、図２のＤＣＯの発振周波数を粗調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。粗調用可変キャパシタバンク２２０及び微調用可変キャパシタバンク２４０は、例えば図１３Ｂに示すように、スイッチに接続されたキャパシタで構成される可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記スイッチの各々のＯＮ／ＯＦＦを制御して各可変キャパシタのキャパシタンスを２値（ＯＮ／ＯＦＦ）に切り替えることにより、全体のキャパシタンスを変化させる。また、粗調用可変キャパシタバンク２２０及び微調用可変キャパシタバンク２４０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させるようにしてもよい。
【００２９】
負性抵抗２３０は、ＬＣ回路によって生じる損失、即ちインダクタ対２００、粗調用可変キャパシタバンク２２０及び微調用可変キャパシタバンク２４０によって生じる損失を補償し、図２のＤＣＯによる発振を継続させる。負性抵抗２３０は、例えばＮ型ＭＯＳトランジスタ対またはＰ型ＭＯＳトランジスタ対で構成される。具体的には、ソース接地のＭＯＳトランジスタ対において、一方のドレイン端子を他方のゲート端子に短絡することにより負性抵抗２３０が実現される。固定キャパシタ２５０は、図２のＤＣＯの発振周波数に強い影響を与える。
【００３０】
微調用可変キャパシタバンク２４０は、前述したように、インダクタ対２００の正端子２１３とセンタータップ２１０との間に設けられた接点２１１と、負端子２１４とセンタータップ２１０との間に設けられた接点２１２との間に接続される。微調用可変キャパシタバンク２４０は、図２のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。図２のＤＣＯは、インダクタ対２００の正端子２１３と負端子２１４との間ではなく、接点２１１と接点２１２との間に微調用可変キャパシタバンク２４０を接続することにより、前述した図１のＤＣＯと同様に、微調用可変キャパシタバンク２４０が発振周波数に与える影響を相対的に小さくし、当該微調用可変キャパシタバンク２４０のキャパシタンス分解能を実質的に向上させている。
【００３１】
図２の差動ＤＣＯの実現例を図３に示す。図３の差動ＤＣＯは、差動インダクタ３００、粗調用可変キャパシタバンク３２０、負性抵抗３３０、微調用可変キャパシタバンク３４０、固定キャパシタ３５０、中間可変キャパシタバンク３６０及びバイアス電流源３７０を有する。
【００３２】
差動インダクタ３００は、１．７５巻きである。差動インダクタ３００は、正端子３１３及び負端子３１４を有し、正端子３１３及び負端子３１４の略中央にセンタータップ３１０を有する。更に、差動インダクタ３００は、センタータップ３１０及び正端子３１３を略３：４に内分する位置に接点３１１、センタータップ３１０及び負端子３１４を略３：４に内分する位置に接点３１２を夫々有する。
【００３３】
差動インダクタ３００の正端子３１３は正相出力端子Ｖoutpに接続され、負端子３１４は逆相出力端子Ｖoutmに接続される。また、差動インダクタ３００の正端子３１３及び負端子３１４には、粗調用可変キャパシタバンク３２０、負性抵抗３３０、固定キャパシタ３５０及び中間可変キャパシタバンク３６０が並列に接続される。差動インダクタ３００中の接点３１１及び接点３１２の間には、後述する微調用可変キャパシタバンク３４０が接続される。差動インダクタ３００中のセンタータップ３１０は、バイアス電流源３７０に接続される。
【００３４】
粗調用キャパシタバンク３２０は、図３のＤＣＯの発振周波数を粗調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。粗調用可変キャパシタバンク３２０は、例えば図１３Ｂに示すように、スイッチに接続されたキャパシタで構成される可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記スイッチの各々のＯＮ／ＯＦＦを制御して各可変キャパシタのキャパシタンスを２値（ＯＮ／ＯＦＦ）に切り替えることにより、全体のキャパシタンスを変化させる。
【００３５】
負性抵抗３３０は、ＬＣ回路によって生じる損失、即ち差動インダクタ３００、粗調用可変キャパシタバンク３２０、微調用可変キャパシタバンク３４０及び中間可変キャパシタバンク３６０によって生じる損失を補償し、図３のＤＣＯの発振を継続させる。負性抵抗３３０は、例えばＮ型ＭＯＳトランジスタ対またはＰ型ＭＯＳトランジスタ対で構成される。具体的には、ソース接地のＭＯＳトランジスタ対において、一方のドレイン端子を他方のゲート端子に短絡することにより負性抵抗３３０が実現される。固定キャパシタ３５０は、図３のＤＣＯの発振周波数に強い影響を与える。
【００３６】
微調用可変キャパシタバンク３４０は、前述したように、差動インダクタ３００の正端子３１３とセンタータップ３１０との間に設けられた接点３１１と、負端子３１４とセンタータップ３１０との間に設けられた接点３１２との間に接続される。微調用可変キャパシタバンク３４０は、図３のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。図３のＤＣＯは、差動インダクタ３００の正端子３１３と負端子３１４との間ではなく、接点３１１と接点３１２との間に微調用可変キャパシタバンク３４０を接続することにより、微調用可変キャパシタバンク３４０が発振周波数に与える影響を相対的に小さくし、当該微調用可変キャパシタバンク３４０のキャパシタンス分解能を実質的に向上させている。微調用可変キャパシタバンク３４０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００３７】
差動インダクタ３００と微調用キャパシタバンク３４０を接続する配線に生じる寄生素子による影響を最小現に抑えるためには、配線の長さをできるだけ短くすることが望ましい。従って、図３に示すように、微調用可変キャパシタバンク３４０と、中間可変キャパシタバンク３６０との間に差動インダクタ３００が挟まれて配置される。更に、微調用可変キャパシタバンク３４０の一端と差動インダクタ３００の接点３１１との間の配線形状と、微調用可変キャパシタ３４０の他端と差動インダクタ３００の接点３１２との間の配線形状とが対称関係にあることが望ましい。
【００３８】
中間可変キャパシタバンク３６０は、図３のＤＣＯの発振周波数を調整するために設けられ、デジタル制御コードによってキャパシタンスが制御される。中間可変キャパシタバンク３６０のキャパシタンス分解能は、粗調用可変キャパシタバンク３２０よりも高く、微調用可変キャパシタバンク３４０よりも低い。即ち、中間可変キャパシタバンク３６０は、粗調用可変キャパシタバンク３２０及び微調用可変キャパシタバンク３４０による発振周波数の調整範囲の隔たりを補完するために設けられる。中間可変キャパシタバンク３６０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００３９】
以下、図４に示すグラフを用いて、図３のＤＣＯの周波数分解能を説明する。図４において、図３のＤＣＯを提案例１、図３のＤＣＯにおいて微調用可変キャパシタバンク３４０の接続位置を差動インダクタ３００の接点３１１及び接点３１２の間から、正端子３１３及び負端子３１４の間へと変更し、その余は同様に構成したＤＣＯを比較例１と称している。提案例１及び比較例１のＤＣＯを構成する各可変キャパシタバンクは、６ビット（０〜６３）のデジタル制御コードによって制御される。図４は、デジタル制御コードの変化に対する提案例１及び比較例１のＤＣＯの発振周波数ｆoutの３．５ＧＨｚを基準とした周波数変化を表している。図４において、提案例１のＤＣＯの発振周波数ｆoutの周波数変化は破線、比較例１のＤＣＯの発振周波数ｆoutの周波数変化は実線で夫々表される。
【００４０】
図４から明らかなように、提案例１のＤＣＯは、比較例１のＤＣＯに比べ周波数分解能Δｆが高い。具体的には、比較例１のＤＣＯの周波数分解能Δｆは４５ｋＨｚであるのに対し、提案例１のＤＣＯの周波数分解能Δｆは１５ｋＨｚである。尚、比較例１のＤＣＯの発振周波数の周波数変化範囲は約２．９ＭＨｚ（＝６４×４５ｋＨｚ）であり、提案例１のＤＣＯの発振周波数の周波数変化範囲は約１．０ＭＨｚ（＝６４×１５ｋＨｚ）である。
【００４１】
以上説明したように、本実施形態に係るＤＣＯは、微調用可変キャパシタバンクを差動インダクタの正端子−負端子間でなく、正端子及び負端子とセンタータップとの間に設けた接点間に接続している。従って、本実施形態に係るＤＣＯによれば、微調用可変キャパシタバンクのキャパシタンス変化が発振周波数に与える影響を相対的に小さく抑えることができるので、当該発振周波数の周波数分解能が向上する。また、本実施形態に係るＤＣＯにおいて、各可変キャパシタバンクを構成する可変キャパシタはインダクタに対して同一位置で接続されるため、デジタル制御コードに対する発振周波数の変化を線形に近づけることが可能である。
【００４２】
（第２の実施形態）
図５に示すように、本発明の第２の実施形態に係るデジタル制御発振器は、前述した図３に示すデジタル制御発振器において、差動インダクタ３００を差動インダクタ４００、微調用可変キャパシタバンク３４０を微調用可変キャパシタバンク４４０に夫々置き換えている。以下の説明では、図５において図３と同一部分には同一符号を付して示し、異なる部分を中心に述べる。
【００４３】
差動インダクタ４００は、２．７５巻きである。差動インダクタ４００は、正端子３１３及び負端子３１４を有し、正端子３１３及び負端子３１４の略中央にセンタータップ３１０を有する。更に、差動インダクタ４００は、センタータップ３１０及び正端子３１３を略５：６に内分する位置に接点４１１、センタータップ３１０及び負端子３１４を略５：６に内分する位置に接点４１２を夫々有する。
【００４４】
差動インダクタ４００の正端子３１３は正相出力端子Ｖoutpに接続され、負端子３１４は逆相出力端子Ｖoutmに接続される。また、差動インダクタ４００の正端子３１３及び負端子３１４には、粗調用可変キャパシタバンク３２０、負性抵抗３３０、固定キャパシタ３５０及び中間可変キャパシタバンク３６０が並列に接続される。差動インダクタ４００中の接点４１１及び接点４１２の間には、後述する微調用可変キャパシタバンク４４０が接続される。差動インダクタ４００中のセンタータップ３１０は、バイアス電流源３７０に接続される。
【００４５】
微調用可変キャパシタバンク４４０は、前述したように、差動インダクタ４００の正端子３１３とセンタータップ３１０との間に設けられた接点４１１と、負端子３１４とセンタータップ３１０との間に設けられた接点４１２との間に接続される。微調用可変キャパシタバンク４４０は、図５のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。図５のＤＣＯは、差動インダクタ４００の正端子３１３と負端子３１４との間ではなく、接点４１１と接点４１２との間に微調用可変キャパシタバンク４４０を接続することにより、微調用可変キャパシタバンク４４０が発振周波数に与える影響を相対的に小さくし、当該微調用可変キャパシタバンク４４０のキャパシタンス分解能を実質的に向上させている。微調用可変キャパシタバンク４４０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００４６】
差動インダクタ４００と微調用キャパシタバンク４４０を接続する配線に生じる寄生素子による影響を最小現に抑えるためには、配線の長さをできるだけ短くすることが望ましい。従って、図５に示すように、差動インダクタ４００と、中間可変キャパシタバンク３６０との間に微調用可変キャパシタバンク４４０が挟まれて配置される。更に、微調用可変キャパシタバンク４４０の一端と差動インダクタ４００の接点４１１との間の配線形状と、微調用可変キャパシタ４４０の他端と差動インダクタ４００の接点４１２との間の配線形状とが対称関係にあることが望ましい。
【００４７】
以下、図６に示すグラフを用いて、図５のＤＣＯの周波数分解能を説明する。図６において、図５のＤＣＯを提案例２、図５のＤＣＯにおいて微調用可変キャパシタバンク４４０の接続位置を差動インダクタ４００の接点４１１及び接点４１２の間から、正端子３１３及び負端子３１４の間へと変更し、その余は同様に構成したＤＣＯを比較例２と称している。提案例２及び比較例２のＤＣＯを構成する各可変キャパシタバンクは、６ビット（０〜６３）のデジタル制御コードによって制御される。図６は、デジタル制御コードの変化に対する提案例２及び比較例２のＤＣＯの発振周波数ｆoutの３．５ＧＨｚを基準とした周波数変化を表している。図６において、提案例２のＤＣＯの発振周波数ｆoutの周波数変化は破線、比較例２のＤＣＯの発振周波数ｆoutの周波数変化は実線で夫々表される。
【００４８】
図６から明らかなように、提案例２のＤＣＯは、比較例２のＤＣＯに比べ周波数分解能Δｆが高い。具体的には、比較例２のＤＣＯの周波数分解能Δｆは４５ｋＨｚであるのに対し、提案例２のＤＣＯの周波数分解能Δｆは５ｋＨｚである。尚、比較例２のＤＣＯの発振周波数の周波数変化範囲は約２．９ＭＨｚ（＝６４×４５ｋＨｚ）であり、提案例２のＤＣＯの発振周波数の周波数変化範囲は約０．３ＭＨｚ（＝６４×５ｋＨｚ）である。
【００４９】
以上説明したように、本実施形態に係るＤＣＯは、差動インダクタと、中間可変キャパシタバンクとの間に微調用可変キャパシタバンクが挟まれて配置される。従って、本実施形態に係るＤＣＯによれば、微調用可変キャパシタバンクと差動インダクタの間の配線を短く構成することができるので、当該配線に生じる寄生素子による微調用可変キャパシタバンクへの影響を抑えられる。
【００５０】
（第３の実施形態）
図７に示すように、本発明の第３の実施形態に係るデジタル制御発振器は、インダクタ対５００、粗調用可変キャパシタバンク５２０、負性抵抗５３０、微調用可変キャパシタバンク５４０、固定キャパシタ５５０、中間可変キャパシタバンク５６０及びバイアス電流源５７０を有する。
【００５１】
インダクタ対５００は、２つの１．５巻きの単相インダクタの一端同士が短絡されて共通端子５１０を構成する。また、上記２つの単相インダクタの他端がインダクタ対５００の一端５１３及び他端５１４を夫々構成する。尚、上記２つの単相インダクタは、実質的に同様の特性を有するものとする。インダクタ対５００は、共通端子５１０及び一端５１３を略２等分する位置に接点５１１、共通端子５１０及び他端５１４を略２等分する位置に接点５１２を夫々有する。
【００５２】
インダクタ対５００の一端５１３は正相出力端子Ｖoutpに接続され、他端５１４は逆相出力端子Ｖoutmに接続される。また、インダクタ対５００の一端５１３及び他端５１４には、粗調用可変キャパシタバンク５２０、負性抵抗５３０、固定キャパシタ５５０及び中間可変キャパシタバンク５６０が並列に接続される。インダクタ対５００中の接点５１１及び接点５１２の間には、後述する微調用可変キャパシタバンク５４０が接続される。インダクタ対５００中の共通端子５１０は、バイアス電流源５７０に接続される。
【００５３】
粗調用可変キャパシタバンク５２０は、図５のＤＣＯの発振周波数を粗調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。粗調用可変キャパシタバンク５２０は、例えば図１３Ｂに示すように、スイッチに接続されたキャパシタで構成される可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記スイッチの各々のＯＮ／ＯＦＦを制御して各可変キャパシタのキャパシタンスを２値（ＯＮ／ＯＦＦ）に切り替えることにより、全体のキャパシタンスを変化させる。
【００５４】
負性抵抗５３０は、ＬＣ回路によって生じる損失、即ちインダクタ対５００、粗調用可変キャパシタバンク５２０、微調用可変キャパシタバンク５４０及び中間可変キャパシタバンク５６０によって生じる損失を補償し、図７のＤＣＯの発振を継続させる。負性抵抗５３０は、例えばＮ型ＭＯＳトランジスタ対またはＰ型ＭＯＳトランジスタ対で構成される。具体的には、ソース接地のＭＯＳトランジスタ対において、一方のドレイン端子を他方のゲート端子に短絡することにより負性抵抗５３０が実現される。固定キャパシタ５５０は、図７のＤＣＯの発振周波数に強い影響を与える。
【００５５】
微調用可変キャパシタバンク５４０は、前述したように、インダクタ対５００の一端５１３と共通端子５１０との間に設けられた接点５１１と、他端５１４と共通端子５１０との間に設けられた接点５１２との間に接続される。微調用可変キャパシタバンク５４０は、図７のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。図７のＤＣＯは、インダクタ対５００の一端５１３と他端５１４との間ではなく、接点５１１と接点５１２との間に微調用可変キャパシタバンク５４０を接続することにより、微調用可変キャパシタバンク５４０が発振周波数に与える影響を相対的に小さくし、当該微調用可変キャパシタバンク５４０のキャパシタンス分解能を実質的に向上させている。微調用可変キャパシタバンク５４０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００５６】
インダクタ対５００と微調用キャパシタバンク５４０を接続する配線に生じる寄生素子による影響を最小現に抑えるためには、配線の長さをできるだけ短くすることが望ましい。従って、図７に示すように、インダクタ対５００と、中間可変キャパシタバンク５６０との間に微調用可変キャパシタバンク５４０が挟まれて配置される。更に、微調用可変キャパシタバンク５４０の一端とインダクタ対５００の接点５１１との間の配線形状と、微調用可変キャパシタ５４０の他端とインダクタ対５００の接点５１２との間の配線形状とが対称関係にあることが望ましい。
【００５７】
中間可変キャパシタバンク５６０は、図７のＤＣＯの発振周波数を調整するために設けられ、デジタル制御コードによってキャパシタンスが制御される。中間可変キャパシタバンク５６０のキャパシタンス分解能は、粗調用可変キャパシタバンク５２０よりも高く、微調用可変キャパシタバンク５４０よりも低い。即ち、中間可変キャパシタバンク５６０は、粗調用可変キャパシタバンク５２０及び微調用可変キャパシタバンク５４０による発振周波数の調整範囲の隔たりを補完するために設けられる。中間可変キャパシタバンク５６０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００５８】
以下、図８に示すグラフを用いて、図７のＤＣＯの周波数分解能を説明する。図８において、図７のＤＣＯを提案例３、図７のＤＣＯにおいて微調用可変キャパシタバンク５４０の接続位置をインダクタ対５００の接点５１１及び接点５１２の間から、一端５１３及び他端５１４の間へと変更し、その余は同様に構成したＤＣＯを比較例３と称している。提案例３及び比較例３のＤＣＯを構成する各可変キャパシタバンクは、６ビット（０〜６３）のデジタル制御コードによって制御される。図８は、デジタル制御コードの変化に対する提案例３及び比較例３のＤＣＯの発振周波数ｆoutの３．５ＧＨｚを基準とした周波数変化を表している。図８において、提案例３のＤＣＯの発振周波数ｆoutの周波数変化は破線、比較例３のＤＣＯの発振周波数ｆoutの周波数変化は実線で夫々表される。
【００５９】
図８から明らかなように、提案例３のＤＣＯは、比較例３のＤＣＯに比べ周波数分解能Δｆが高い。具体的には、比較例３のＤＣＯの周波数分解能Δｆは７４ｋＨｚであるのに対し、提案例３のＤＣＯの周波数分解能Δｆは４３ｋＨｚである。尚、比較例３のＤＣＯの発振周波数の周波数変化範囲は約４．７ＭＨｚ（＝６４×７４ｋＨｚ）であり、提案例３のＤＣＯの発振周波数の周波数変化範囲は約２．８ＭＨｚ（＝６４×４３ｋＨｚ）である。
【００６０】
以上説明したように、本実施形態に係るＤＣＯは、インダクタ対と、中間可変キャパシタバンクとの間に微調用可変キャパシタバンクが挟まれて配置される。従って、本実施形態に係るＤＣＯによれば、微調用可変キャパシタバンクとインダクタ対の間の配線を短く構成することができるので、当該配線に生じる寄生素子による微調用可変キャパシタバンクへの影響を抑えられる。
【００６１】
（第４の実施形態）
図９に示すように、本発明の第４の実施形態に係るデジタル制御発振器は、前述した図７に示すデジタル制御発振器において、インダクタ対５００をインダクタ対６００、微調用可変キャパシタバンク５４０を微調用可変キャパシタバンク６４０に夫々置き換えている。以下の説明では、図９において図７と同一部分には同一符号を付して示し、異なる部分を中心に述べる。
【００６２】
インダクタ対６００は、２つの１．５巻きの単相インダクタの一端同士が短絡されて共通端子５１０を構成する。また、上記２つの単相インダクタの他端がインダクタ対６００の一端５１３及び他端５１４を夫々構成する。尚、上記２つの単相インダクタは、実質的に同様の特性を有するものとする。インダクタ対６００は、共通端子５１０及び一端５１３を略１：５に内分する位置に接点６１１、共通端子５１０及び他端５１４を略１：５に内分する位置に接点６１２を夫々有する。
【００６３】
インダクタ対６００の一端５１３は正相出力端子Ｖoutpに接続され、他端５１４は逆相出力端子Ｖoutmに接続される。また、インダクタ対６００の一端５１３及び他端５１４には、粗調用可変キャパシタバンク５２０、負性抵抗５３０、固定キャパシタ５５０及び中間可変キャパシタバンク５６０が並列に接続される。インダクタ対６００中の接点６１１及び接点６１２の間には、後述する微調用可変キャパシタバンク６４０が接続される。インダクタ対６００中の共通端子５１０は、バイアス電流源５７０に接続される。
【００６４】
微調用可変キャパシタバンク６４０は、前述したように、インダクタ対６００の一端５１３と共通端子５１０との間に設けられた接点６１１と、他端５１４と共通端子５１０との間に設けられた接点６１２との間に接続される。微調用可変キャパシタバンク６４０は、図９のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。図９のＤＣＯは、インダクタ対６００の一端５１３と他端５１４との間ではなく、接点６１１と接点６１２との間に微調用可変キャパシタバンク６４０を接続することにより、微調用可変キャパシタバンク６４０が発振周波数に与える影響を相対的に小さくし、当該微調用可変キャパシタバンク６４０のキャパシタンス分解能を実質的に向上させている。微調用可変キャパシタバンク６４０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００６５】
インダクタ対６００と微調用キャパシタバンク６４０を接続する配線に生じる寄生素子による影響を最小現に抑えるためには、配線の長さをできるだけ短くすることが望ましい。従って、図９に示すように、微調用可変キャパシタバンク６４０と、中間可変キャパシタバンク５６０との間にインダクタ対６００が挟まれて配置される。更に、微調用可変キャパシタバンク６４０の一端とインダクタ対６００の接点６１１との間の配線形状と、微調用可変キャパシタ６４０の他端とインダクタ対６００の接点６１２との間の配線形状とが対称関係にあることが望ましい。
【００６６】
以下、図１０に示すグラフを用いて、図９のＤＣＯの周波数分解能を説明する。図１０において、図９のＤＣＯを提案例４、図９のＤＣＯにおいて微調用可変キャパシタバンク６４０の接続位置をインダクタ対６００の接点６１１及び接点６１２の間から、一端５１３及び他端５１４の間へと変更し、その余は同様に構成したＤＣＯを比較例４と称している。提案例４及び比較例４のＤＣＯを構成する各可変キャパシタバンクは、６ビット（０〜６３）のデジタル制御コードによって制御される。図１０は、デジタル制御コードの変化に対する提案例４及び比較例４のＤＣＯの発振周波数ｆoutの３．５ＧＨｚを基準とした周波数変化を表している。図１０において、提案例４のＤＣＯの発振周波数ｆoutの周波数変化は破線、比較例４のＤＣＯの発振周波数ｆoutの周波数変化は実線で夫々表される。
【００６７】
図１０から明らかなように、提案例４のＤＣＯは、比較例４のＤＣＯに比べ周波数分解能Δｆが高い。具体的には、比較例４のＤＣＯの周波数分解能Δｆは７４ｋＨｚであるのに対し、提案例４のＤＣＯの周波数分解能Δｆは２６ｋＨｚである。尚、比較例４のＤＣＯの発振周波数の周波数変化範囲は約４．７ＭＨｚ（＝６４×７４ｋＨｚ）であり、提案例３のＤＣＯの発振周波数の周波数変化範囲は約１．７ＭＨｚ（＝６４×２６ｋＨｚ）である。
【００６８】
以上説明したように、本実施形態に係るＤＣＯは、微調用可変キャパシタバンクと、中間可変キャパシタバンクとの間にインダクタ対が挟まれて配置される。従って、本実施形態に係るＤＣＯによれば、微調用可変キャパシタバンクとインダクタ対の間の配線を短く構成することができるので、当該配線に生じる寄生素子による微調用可変キャパシタバンクへの影響を抑えられる。
【００６９】
（第５の実施形態）
図１１に示すように、本発明の第５の実施形態に係るデジタル制御発振器は、前述した図７に示すデジタル制御発振器において、微調用可変キャパシタバンク５４０の配置のみを変更している。以下の説明では、図１１において図７と同一部分には同一符号を付して示し、異なる部分を中心に述べる。
【００７０】
前述したように、微調用可変キャパシタバンク５４０は、粗調用可変キャパシタバンク５２０及び中間可変キャパシタバンク５６０に比べて、インダクタ対５００に近い位置に配置されることが望ましい。従って、図１１に示すように、インダクタ対５００を構成する２つの単相インダクタの間に微調用可変キャパシタバンク５４０が挟まれて配置される。更に、微調用可変キャパシタバンク５４０の一端とインダクタ対５００の接点５１１との間の配線の形状と、微調用可変キャパシタ５４０の他端とインダクタ対５００の接点５１２との間の配線の形状とは対称関係にあることが望ましい。
【００７１】
尚、図１１のＤＣＯは、微調用可変キャパシタバンク５４０の両端の接続位置が図７のＤＣＯと同じであるため、当該微調用可変キャパシタバンク５４０の両端とインダクタ対５００の接点５１１及び５１２との間に生じる寄生素子による影響を考慮しなければ、図７のＤＣＯと同一の周波数分解能を示す。
【００７２】
以上説明したように、本実施形態に係るＤＣＯは、インダクタ対に微調用可変キャパシタバンクが挟まれて配置される。従って、本実施形態に係るＤＣＯによれば、微調用可変キャパシタバンクとインダクタ対の間の配線を短く構成することができるので、当該配線に生じる寄生素子による微調用可変キャパシタバンクへの影響を抑えられる。
【００７３】
（第６の実施形態）
図１２に示すように、本発明の第６の実施形態に係るデジタル制御発振器は、前述した図３に示すデジタル制御発振器において、差動インダクタ３００を差動インダクタ８００、微調用可変キャパシタバンク３４０を微調用可変キャパシタバンク８４０、中間可変キャパシタバンク３６０を中間可変キャパシタバンク８６０に夫々置き換えている。以下の説明では、図１２において図３と同一部分には同一符号を付して示し、異なる部分を中心に述べる。
【００７４】
差動インダクタ８００は、２．７５巻きである。差動インダクタ８００は、正端子３１３及び負端子３１４を有し、正端子３１３及び負端子３１４の略中央にセンタータップ３１０を有する。更に、差動インダクタ８００は、センタータップ３１０及び正端子３１３を略５：６に内分する位置に接点８１１、センタータップ３１０及び負端子３１４を略５：６に内分する位置に接点８１２を夫々有する。また、差動インダクタ８００は、センタータップ３１０及び正端子３１３を略９：２に内分する位置に接点８１５、センタータップ３１０及び負端子３１４を略９：２に内分する位置に接点８１６を夫々有する。
【００７５】
差動インダクタ８００の正端子３１３は正相出力端子Ｖoutpに接続され、負端子３１４は逆相出力端子Ｖoutmに接続される。また、差動インダク８００の正端子３１３及び負端子３１４には、粗調用可変キャパシタバンク３２０、負性抵抗３３０及び固定キャパシタ３５０が並列に接続される。差動インダクタ８００中の接点８１１及び接点８１２の間には、後述する微調用可変キャパシタバンク８４０が接続される。差動インダクタ８００中の接点８１５及び接点８１６の間には、後述する中間可変キャパシタバンク８６０が接続される。尚、接点８１１及び接点８１２は、接点８１５及び接点８１６に比べセンタータップ３１０に近づけて設けられることが望ましい。差動インダクタ８００中のセンタータップ３１０は、バイアス電流源３７０に接続される。
【００７６】
微調用可変キャパシタバンク８４０は、前述したように、差動インダクタ８００の正端子３１３とセンタータップ３１０との間に設けられた接点８１１と、負端子３１４とセンタータップ３１０との間に設けられた接点８１２との間に接続される。微調用可変キャパシタバンク８４０は、図１２のＤＣＯの発振周波数を微調するために設けられ、デジタル制御コードによってキャパシタンスが制御される。図１２のＤＣＯは、差動インダクタ８００の正端子３１３と負端子３１４との間ではなく、接点８１１と接点８１２との間に微調用可変キャパシタバンク８４０を接続することにより、微調用可変キャパシタバンク８４０が発振周波数に与える影響を相対的に小さくし、当該微調用可変キャパシタバンク８４０のキャパシタンス分解能を実質的に向上させている。微調用可変キャパシタバンク８４０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００７７】
中間可変キャパシタバンク８６０は、前述したように、差動インダクタ８００の正端子３１３とセンタータップ３１０との間に設けられた接点８１５と、負端子３１４とセンタータップ３１０との間に設けられた接点８１６との間に接続される。中間可変キャパシタバンク８６０は、図１２のＤＣＯの発振周波数を調整するために設けられ、デジタル制御コードによってキャパシタンスが制御される。中間可変キャパシタバンク８６０のキャパシタンス分解能は、粗調用可変キャパシタバンク３２０よりも高く、微調用可変キャパシタバンク８４０よりも低い。即ち、中間可変キャパシタバンク８６０は、粗調用可変キャパシタバンク３２０及び微調用可変キャパシタバンク８４０による発振周波数の調整範囲の隔たりを補完するために設けられる。図１２のＤＣＯは、差動インダクタ８００の正端子３１３と負端子３１４との間ではなく、接点８１５と接点８１６との間に中間可変キャパシタバンク８６０を接続することにより、中間可変キャパシタバンク８６０が発振周波数に与える影響を相対的に小さくし、当該中間可変キャパシタバンク８６０のキャパシタンス分解能を実質的に向上させている。中間可変キャパシタバンク８６０は、例えば図１３Ａに示すように、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを複数並列に接続して実現され、デジタル制御コードによって上記可変キャパシタの各々のキャパシタンスを２値に切り替えることにより、全体のキャパシタンスを変化させる。
【００７８】
差動インダクタ８００と微調用キャパシタバンク８４０および中間可変キャパシタバンク８６０を接続する配線に生じる寄生素子による影響を最小現に抑えるためには、配線の長さをできるだけ短くすることが望ましい。従って、図１２に示すように、微調用可変キャパシタバンク８４０と、中間可変キャパシタバンク８６０との間に差動インダクタ８００が挟まれて配置される。更に、微調用可変キャパシタバンク８４０の一端と差動インダクタ８００の接点８１１との間の配線形状と、微調用可変キャパシタ８４０の他端と差動インダクタ８００の接点８１２との間の配線形状とが対称関係にあることが望ましい。また、中間可変キャパシタバンク８６０の一端と差動インダクタ８００の接点８１５との間の配線形状と、中間可変キャパシタバンク８６０の他端と差動インダクタ８００の接点８１６との間の配線形状とが対称関係にあることが望ましい。
【００７９】
以上説明したように、本実施形態に係るデジタル制御発振器は、中間可変キャパシタバンクを差動インダクタの正端子−負端子間でなく、正端子及び負端子とセンタータップとの間に設けた２つの接点間に接続することを許容している。従って、本実施形態に係るＤＣＯによれば、中間用可変キャパシタバンクのキャパシタンス分解能を設定する際の自由度が向上する。
【００８０】
（第７の実施形態）
図１４に示すように、本発明の第７の実施形態に係るデジタル位相同期回路は、ＤＣＯ９００、分周器９０１、基準信号生成器９０２、カウンタ９０３、デジタル位相検出器９０４、微分器９０５、デジタル位相比較器９０６、デジタルループフィルタ９０７、可変利得回路９０８及び制御回路９０９を有する。
【００８１】
ＤＣＯ９００は、前述した第１乃至第６の実施形態のいずれかに係るＤＣＯである。ＤＣＯ９００は、微調用可変キャパシタバンク、中間可変キャパシタバンク及び粗調用可変キャパシタバンクを含む。微調用可変キャパシタバンク、中間可変キャパシタバンク及び粗調用可変キャパシタバンクは制御コードCont1、Cont2及びCont3によってキャパシタンスが夫々制御される。
【００８２】
分周器９０１は、ＤＣＯ９００からの出力信号の周波数（発振周波数）を所定の分周比（例えば１／２）で分周し、分周信号をカウンタ９０３及びデジタル位相検出器９０４に入力する。基準信号生成器９０２は、図１４の位相同期回路が位相同期の対象とする基準信号を生成し、カウンタ９０３及びデジタル位相検出器９０４に入力する。
【００８３】
カウンタ９０３は、基準信号の１周期内における分周信号の周期数をカウントし、カウント値をデジタル位相比較器９０６に入力する。デジタル位相検出器９０４は、分周信号と基準信号との間の位相差を示すデジタル値を微分器９０５に入力する。微分器９０５は
、デジタル位相検出器９０４からのデジタル値に対して微分処理を行って、デジタル制御比較器９０６に入力する。
【００８４】
カウンタ９０３の出力デジタル値を整数部、微分器９０５の出力デジタル値を小数部とすると、基準信号に対する分周信号の周波数比率を表すデジタルコードが得られる。デジタル位相比較器９０６は、周波数制御コードと上記周波数比率を表すデジタルコードとを比較する。ディジタル位相同期回路が動作を始めると、ディジタル位相比較器９０６の出力は制御回路９０９に入力され、出力周波数の粗調整が行われる（粗調モード）。粗調モードの後、ディジタル位相比較器９０６の出力はループフィルタ９０７に入力され、出力周波数の微調整が行われる（微調モード）。
【００８５】
デジタルループフィルタ９０７は、デジタル位相比較器９０７から入力されたデジタルコードにフィルタ処理を行って、可変利得回路９０８に入力する。可変利得回路９０８は、デジタルループフィルタ９０７から入力されたデジタルコードの利得を調整し、デジタル制御コードCont1としてＤＣＯ９００に入力する。制御回路９０９は、デジタル位相比較器９０７から入力されたデジタルコードからデジタル制御コードCont2及びCont3を生成し、ＤＣＯ９００に入力する。
【００８６】
以上説明したように、本実施形態に係る位相同期回路は、前述した第１乃至第６の実施形態のいずれかに係るＤＣＯを用いている。従って、本実施形態に係る位相同期回路によれば、ＤＣＯの発振周波数を線形に近くかつきめ細やかに制御し、所望の出力信号が得られる。
【００８７】
なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。
【００８８】
例えば、上記各実施形態に係るＤＣＯの可変キャパシタバンクを構成する可変キャパシタとして、ＭＯＳトランジスタのゲートキャパシタを利用した可変キャパシタを挙げたが、バイポーラトランジスタのベースキャパシタを利用した可変キャパシタに置き換えてもよい。また、負性抵抗をＭＯＳトランジスタ対で構成したが、バイポーラトランジスタ対で構成してもよい。また、電源側でなくグラウンド側からインダクタにバイアスを与えてもよい。更に、ＤＣＯ中のインダクタを例えば伝送線路などのインダクタンスを有する他の素子に置き換えてもよい。
【００８９】
その他、本発明の要旨を逸脱しない範囲で種々の変形を施しても同様に実施可能であることはいうまでもない。
【図面の簡単な説明】
【００９０】
【図１】第１の実施形態に係るデジタル制御発振器を示すブロック図。
【図２】図１に対応する差動デジタル制御発振器を示すブロック図。
【図３】図２の差動デジタル制御発振器の実現例を示すブロック図。
【図４】図３の差動デジタル制御発振器の周波数分解能を示すグラフ図。
【図５】第２の実施形態に係る差動デジタル制御発振器を示すブロック図。
【図６】図５の差動デジタル制御発振器の周波数分解能を示すグラフ図。
【図７】第３の実施形態に係る差動デジタル制御発振器を示すブロック図。
【図８】図７の差動デジタル制御発振器の周波数分解能を示すグラフ図。
【図９】第４の実施形態に係る差動デジタル制御発振器を示すブロック図。
【図１０】図９の差動デジタル制御発振器の周波数分解能を示すグラフ図。
【図１１】第５の実施形態に係る差動デジタル制御発振器を示すブロック図。
【図１２】第６の実施形態に係る差動デジタル制御発振器を示すブロック図。
【図１３Ａ】可変キャパシタバンクの一例を示すブロック図。
【図１３Ｂ】図１３Ａの別の例を示すブロック図。
【図１４】第７の実施形態に係るデジタル位相同期回路を示すブロック図。
【符号の説明】
【００９１】
１００・・・インダクタ
１２０・・・粗調用可変キャパシタバンク
１３０・・・負性抵抗
１４０・・・微調用可変キャパシタバンク
２００・・・差動インダクタ
２２０・・・粗調用可変キャパシタバンク
２３０・・・負性抵抗
２４０・・・微調用可変キャパシタバンク
２５０・・・固定キャパシタ
３００・・・差動インダクタ
３２０・・・粗調用可変キャパシタバンク
３３０・・・負性抵抗
３４０・・・微調用可変キャパシタバンク
３５０・・・固定キャパシタ
３６０・・・中間可変キャパシタバンク
３７０・・・バイアス電流源
４００・・・差動インダクタ
４４０・・・微調用可変キャパシタバンク
５００・・・インダクタ対
５２０・・・粗調用可変キャパシタバンク
５３０・・・負性抵抗
５４０・・・微調用可変キャパシタバンク
５５０・・・固定キャパシタ
５６０・・・中間可変キャパシタバンク
５７０・・・バイアス電流源
６００・・・インダクタ対
６４０・・・微調用可変キャパシタバンク
８００・・・差動インダクタ
８４０・・・微調用可変キャパシタバンク
８６０・・・中間可変キャパシタバンク
９００・・・ＤＣＯ
９０１・・・分周器
９０２・・・基準信号生成器
９０３・・・カウンタ
９０４・・・デジタル位相検出器
９０５・・・微分器
９０６・・・デジタル位相比較器
９０７・・・デジタルループフィルタ
９０８・・・可変利得回路
９０９・・・制御回路
【特許請求の範囲】
【請求項１】
正相発振信号を出力する正端子と、逆相発振信号を出力する負端子と、センタータップとを有し、前記正端子と前記センタータップとの間の任意の位置に第１の接点を備え、前記負端子と前記センタータップとの間の前記第１の接点に対応する位置に第２の接点を備える差動インダクタと、
前記正端子と前記負端子との間に接続され、第１のデジタル制御コードによってキャパシタンスを２値に変化させる第１の可変キャパシタを複数含む第１の可変キャパシタバンクと、
前記第１の接点と前記第２の接点との間に接続され、第２のデジタル制御コードによってキャパシタンスを２値に変化させる第２の可変キャパシタを複数含む第２の可変キャパシタバンクと、
前記正端子と前記負端子との間に接続される負性抵抗と
を具備することを特徴とするデジタル制御発振器。
【請求項２】
前記第２の可変キャパシタバンクの一端と前記第１の接点との間を接続する第１の配線の形状と、前記第２の可変キャパシタバンクの他端と前記第２の接点との間を接続する第２の配線の形状とが略対称であって、
前記差動インダクタは、前記第１の可変キャパシタバンクと前記第２の可変キャパシタバンクとに挟まれて配置されることを特徴とする請求項１記載のデジタル制御発振器。
【請求項３】
前記第２の可変キャパシタバンクの一端と前記第１の接点との間を接続する第１の配線の形状と、前記第２の可変キャパシタバンクの他端と前記第２の接点との間を接続する第２の配線の形状とが略対称であって、
前記第２の可変キャパシタバンクは、前記差動インダクタと前記第１の可変キャパシタバンクとに挟まれて配置されることを特徴とする請求項１記載のデジタル制御発振器。
【請求項４】
前記複数の第２の可変キャパシタの各々のキャパシタンス変化範囲は、前記複数の第１の可変キャパシタの各々のキャパシタンス変化範囲に比べて小さいことを特徴とする請求項１記載のデジタル制御発振器。
【請求項５】
第１のインダクタの一端及び第２のインダクタの一端を短絡して構成され、前記第１のインダクタの他端から正相発振信号を出力し、前記第２のインダクタの他端から逆相発振信号を出力し、前記第１のインダクタの任意の位置に第１の接点を備え、前記第２のインダクタの前記第１の接点と対応する位置に第２の接点を備えるインダクタ対と、
前記第１のインダクタの他端と前記第２のインダクタの他端との間に接続され、第１のデジタル制御コードによってキャパシタンスを２値に変化させる第１の可変キャパシタを複数含む第１の可変キャパシタバンクと、
前記第１の接点と前記第２の接点との間に接続され、第２の制御コードによってキャパシタンスを２値に変化させる第２の可変キャパシタを複数含む第２の可変キャパシタバンクと、
前記第１のインダクタの他端と前記第２のインダクタの他端との間に接続される負性抵抗と
を具備することを特徴とするデジタル制御発振器。
【請求項６】
前記第２の可変キャパシタバンクの一端と前記第１の接点との間を接続する第１の配線の形状と、前記第２の可変キャパシタバンクの他端と前記第２の接点との間を接続する第２の配線の形状とが略対称であって、
前記第２の可変キャパシタバンクは、前記第１の可変キャパシタバンクと前記インダクタ対とに挟まれて配置されることを特徴とする請求項５記載のデジタル制御発振器。
【請求項７】
前記第２の可変キャパシタバンクの一端と前記第１の接点との間を接続する第１の配線の形状と、前記第２の可変キャパシタバンクの他端と前記第２の接点との間を接続する第２の配線の形状とが略対称であって、
前記インダクタ対は、前記第１の可変キャパシタバンクと前記第２の可変キャパシタバンクとに挟まれて配置されることを特徴とする請求項５記載のデジタル制御発振器。
【請求項８】
前記第２の可変キャパシタバンクの一端と前記第１の接点との間を接続する第１の配線の形状と、前記第２の可変キャパシタバンクの他端と前記第２の接点との間を接続する第２の配線の形状とが略対称であって、
前記第２の可変キャパシタバンクは、前記第１のインダクタと前記第２のインダクタとに挟まれて配置されることを特徴とする請求項５記載のデジタル制御発振器。
【請求項９】
前記複数の第２の可変キャパシタの各々のキャパシタンス変化範囲は、前記複数の第１の可変キャパシタの各々のキャパシタンス変化範囲に比べて小さいことを特徴とする請求項５記載のデジタル制御発振器。
【請求項１０】
請求項１記載のデジタル制御発振器と、
前記デジタル制御発振器の出力信号の周波数を分周して分周信号を得る分周器と、
前記分周信号と所望信号との間の周波数差が減少するように、前記第１のデジタル制御コードを生成する第１の生成部と、
前記分周信号と前記所望信号との間の位相差が減少するように、前記第２のデジタル制御コードを生成する第２の生成部と
を具備することを特徴とする位相同期回路。
【請求項１】
正相発振信号を出力する正端子と、逆相発振信号を出力する負端子と、センタータップとを有し、前記正端子と前記センタータップとの間の任意の位置に第１の接点を備え、前記負端子と前記センタータップとの間の前記第１の接点に対応する位置に第２の接点を備える差動インダクタと、
前記正端子と前記負端子との間に接続され、第１のデジタル制御コードによってキャパシタンスを２値に変化させる第１の可変キャパシタを複数含む第１の可変キャパシタバンクと、
前記第１の接点と前記第２の接点との間に接続され、第２のデジタル制御コードによってキャパシタンスを２値に変化させる第２の可変キャパシタを複数含む第２の可変キャパシタバンクと、
前記正端子と前記負端子との間に接続される負性抵抗と
を具備することを特徴とするデジタル制御発振器。
【請求項２】
前記第２の可変キャパシタバンクの一端と前記第１の接点との間を接続する第１の配線の形状と、前記第２の可変キャパシタバンクの他端と前記第２の接点との間を接続する第２の配線の形状とが略対称であって、
前記差動インダクタは、前記第１の可変キャパシタバンクと前記第２の可変キャパシタバンクとに挟まれて配置されることを特徴とする請求項１記載のデジタル制御発振器。
【請求項３】
前記第２の可変キャパシタバンクの一端と前記第１の接点との間を接続する第１の配線の形状と、前記第２の可変キャパシタバンクの他端と前記第２の接点との間を接続する第２の配線の形状とが略対称であって、
前記第２の可変キャパシタバンクは、前記差動インダクタと前記第１の可変キャパシタバンクとに挟まれて配置されることを特徴とする請求項１記載のデジタル制御発振器。
【請求項４】
前記複数の第２の可変キャパシタの各々のキャパシタンス変化範囲は、前記複数の第１の可変キャパシタの各々のキャパシタンス変化範囲に比べて小さいことを特徴とする請求項１記載のデジタル制御発振器。
【請求項５】
第１のインダクタの一端及び第２のインダクタの一端を短絡して構成され、前記第１のインダクタの他端から正相発振信号を出力し、前記第２のインダクタの他端から逆相発振信号を出力し、前記第１のインダクタの任意の位置に第１の接点を備え、前記第２のインダクタの前記第１の接点と対応する位置に第２の接点を備えるインダクタ対と、
前記第１のインダクタの他端と前記第２のインダクタの他端との間に接続され、第１のデジタル制御コードによってキャパシタンスを２値に変化させる第１の可変キャパシタを複数含む第１の可変キャパシタバンクと、
前記第１の接点と前記第２の接点との間に接続され、第２の制御コードによってキャパシタンスを２値に変化させる第２の可変キャパシタを複数含む第２の可変キャパシタバンクと、
前記第１のインダクタの他端と前記第２のインダクタの他端との間に接続される負性抵抗と
を具備することを特徴とするデジタル制御発振器。
【請求項６】
前記第２の可変キャパシタバンクの一端と前記第１の接点との間を接続する第１の配線の形状と、前記第２の可変キャパシタバンクの他端と前記第２の接点との間を接続する第２の配線の形状とが略対称であって、
前記第２の可変キャパシタバンクは、前記第１の可変キャパシタバンクと前記インダクタ対とに挟まれて配置されることを特徴とする請求項５記載のデジタル制御発振器。
【請求項７】
前記第２の可変キャパシタバンクの一端と前記第１の接点との間を接続する第１の配線の形状と、前記第２の可変キャパシタバンクの他端と前記第２の接点との間を接続する第２の配線の形状とが略対称であって、
前記インダクタ対は、前記第１の可変キャパシタバンクと前記第２の可変キャパシタバンクとに挟まれて配置されることを特徴とする請求項５記載のデジタル制御発振器。
【請求項８】
前記第２の可変キャパシタバンクの一端と前記第１の接点との間を接続する第１の配線の形状と、前記第２の可変キャパシタバンクの他端と前記第２の接点との間を接続する第２の配線の形状とが略対称であって、
前記第２の可変キャパシタバンクは、前記第１のインダクタと前記第２のインダクタとに挟まれて配置されることを特徴とする請求項５記載のデジタル制御発振器。
【請求項９】
前記複数の第２の可変キャパシタの各々のキャパシタンス変化範囲は、前記複数の第１の可変キャパシタの各々のキャパシタンス変化範囲に比べて小さいことを特徴とする請求項５記載のデジタル制御発振器。
【請求項１０】
請求項１記載のデジタル制御発振器と、
前記デジタル制御発振器の出力信号の周波数を分周して分周信号を得る分周器と、
前記分周信号と所望信号との間の周波数差が減少するように、前記第１のデジタル制御コードを生成する第１の生成部と、
前記分周信号と前記所望信号との間の位相差が減少するように、前記第２のデジタル制御コードを生成する第２の生成部と
を具備することを特徴とする位相同期回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１４】
【公開番号】特開２００９−２９６３７５（Ｐ２００９−２９６３７５Ａ）
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願番号】特願２００８−１４８４３５（Ｐ２００８−１４８４３５）
【出願日】平成２０年６月５日（２００８．６．５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願日】平成２０年６月５日（２００８．６．５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]