【課題】クロック信号にジッタ成分が重畳している場合であってもＤＬＬ回路を正しくロックさせる。
【解決手段】カウンタ部１０２のカウント値に応じてクロック信号ＬＣＬＫを生成するディレイライン１０１と、クロック信号ＬＣＬＫを反転させるか否かを制御する反転制御部１０３とを備える。カウンタ部１０２のカウント値を第１の初期値にリセットした後、反転制御部１０３はクロック信号ＬＣＬＫを反転させ又は反転させることなく出力する。次に、カウンタ部１０２のカウント値を第２の初期値にリセットする。本発明によれば、ジッタなどの影響によってクロック信号ＬＣＬＫを誤って反転させ、或いは誤って反転させなかった場合であっても、ダウンカウント（またはアップカウント）が多数回連続することがなくなる。これにより、第１及び第２の初期値としてオフセットした値を用いることが可能となる。 （もっと読む）

【課題】アルカリ金属原子に対するＥＩＴ現象の発現効率を高めることができる量子干渉装置及び量子干渉方法を提供すること。
【解決手段】光源１０は、互いに周波数が異なる複数の第１の光と互いに周波数が異なる複数の第２の光とを発生させてアルカリ金属原子２０に照射する。光検出部３０は、アルカリ金属原子を透過した光の強度を検出する。制御部４０は、光検出部が検出した光の強度に基づいて、第１の光の各々と第２の光の各々との周波数差が^２Ｓ_１/２の第１の基底準位と第２の基底準位とのエネルギー差に相当する周波数にそれぞれ一致するように制御し、かつ、第１の光の各々の波長が^２Ｐ_１/２のいずれかの励起準位又はその近傍の準位と第１の基底準位とのエネルギー差に相当する波長と一致するように制御するとともに、第２の光の各々の波長が当該励起準位又はその近傍の準位と第２の基底準位とのエネルギー差に相当する波長と一致するように制御する。 （もっと読む）

【課題】検出可能範囲の拡大と分解能の向上とを両立可能なＴＤＣ回路を提供する。
【解決手段】２ｎ個の遅延量の異なる反転遅延素子を直列接続して形成されたループをそれぞれ含む第１の遅延回路および第２の遅延回路に、第１パルス信号駆動回路および第２のパルス信号駆動回路により、第１の遅延回路および第２の遅延回路にそれぞれ検出対象エッジとリセットエッジを有するパルス信号伝搬させる構成を持つバーニアディレイに、第１の遅延回路の反転遅延素子のいずれかと第２の遅延回路の反転遅延素子のいずれかに対して、伝搬されるリセットエッジの入力に対応する論理反転を選択的に遮断する操作をそれぞれ行う遮断回路と、第１の遅延回路および第２の遅延回路に含まれる遮断対象の反転遅延素子に対して、伝搬された検出対象エッジの入力に応じて反転した論理をリセットする操作をそれぞれ行うリセット回路とを備える。 （もっと読む）

【課題】変調度が安定しない。
【解決手段】周波数変調した出力発振信号を出力するＰＬＬ回路を有するスペクトラム拡散信号生成回路であって、前記ＰＬＬ回路は、入力した発振制御信号の値に応じた周波数で前記出力発振信号を出力する発振回路を備え、前記ＰＬＬ回路によりフィードバックされたＰＬＬ信号の周波数を変調させる前記発振制御信号を生成し、この前記発振制御信号の最大値と最小値をモニタし、そのモニタ結果により前記発振制御信号の最大値と最小値を調整し、前記出力発振信号の変調度を所定の値に制御する周波数変調部を、有するスペクトラム拡散クロック生成回路。 （もっと読む）

【課題】使用する周波数帯域で、温度変化による送受信の振幅値の偏差を抑えることができる通信装置を提供すること。
【解決手段】送信信号の信号路に介在して設けられると共に制御電圧の印加により容量が変化する可変容量素子とインダクタンスとを含む共振回路を有し、この共振回路の共振点に応じて高周波の入力信号の振幅を調整する振幅調整回路と、前記信号路が置かれている雰囲気の温度を検出する温度検出部と、一のチャンネルにおける周波数帯域において、送信信号の振幅値が予め設定した値になるようにまたは近づくように、前記振幅調整回路の制御電圧値と温度検出値との関係データを記憶する記憶部と、前記温度検出部の温度検出値と前記関係データとに基づいて振幅調整回路の制御電圧を出力する制御電圧出力部と、を備えるように装置を構成する。 （もっと読む）

【課題】受信特性を向上させることのできる受信装置を提供する。
【解決手段】受信装置は、受信データＤ１に基づいて抽出クロックＣＬＫを生成するクロックデータリカバリ回路２と、受信データＤ１のジッタ量に応じて、上記クロックデータリカバリ回路２内のフィルタ回路１１のゲインパラメータＧ１を設定するゲイン設定部３とを有する。 （もっと読む）

【課題】位相同期ループ回路において、制御応答の改善や消費電力の低減を図る。
【解決手段】発振器制御部２５５と分周器制御部２５７は、発振制御信号と分周制御信号が、引込み過程およびロック時の双方において、ループフィルタ電圧に基づいて比例関係を持って連動して変化するようにする。発振部２１０と分周部２２０が引込み過程およびロック時の双方において連動した動作をする。引込み過程およびロック時の双方における任意のループフィルタ電圧に対応する分周部２２０の最高動作周波数が発振部２１０の発振出力信号の周波数よりも常に高くなるように各制御信号の関係を設定する。ロック時の分周制御信号は、引込み過程における発振部２１０の発振出力信号の最高周波数と対応するループフィルタ信号に基づくバイアス電流よりも小さなバイアス電流を分周部２２０に自動的に設定するようになる。このことにより、ロック時の電力消費を低減できる。 （もっと読む）

【課題】データ信号とクロック信号との位相関係を適応的に制御できる信号多重化回路を提供する。
【解決手段】信号多重化回路は、第１のクロック信号の第１の位相位置に同期したデータ遷移をする第１のデータ信号と第１のクロック信号の第１の位相位置から１８０度位相がずれた第２の位相位置に同期したデータ遷移をする第２のデータ信号とを受け取り、第２のクロック信号に応じて第１及び第２のデータ信号を順次選択して出力するセレクタ回路と、第１及び第２のデータ信号と第１及び第２のクロック信号とに基づいて、第２のクロック信号とデータ遷移との位相関係を示す位相制御信号を出力する位相検出器と、位相制御信号に応じて位相関係を制御する位相制御器とを含む （もっと読む）

【課題】入力信号の周波数が変化するようなモータの駆動制御において、ステップ入力などのように入力信号の位相が急激に変化した場合でも、オーバーシュートやスリップによる振動などの過渡的な振動の発生を抑制することができる多重ＰＬＬ回路の構成を得る。
【解決手段】第２ＰＬＬ２１の第２位相比較回路２４によって検出される位相差が所定範囲外である場合には、ループ加算器２６を介さずに、第１ＰＬＬ１１を用いて第２ＰＬＬ２１のモータ部２２を制御する一方、上記位相差が所定範囲内である場合には、上記ループ加算器２６を介して上記第１ＰＬＬ１１と上記第２ＰＬＬ２１とを接続して多重ＰＬＬ回路を構成するように、信号経路切換部３３によって、該第１及び第２ＰＬＬ１１，１２の信号経路を切り換える。 （もっと読む）

【課題】受信機特性の固体差や時間変動に応じて適切なループゲインを設定することができるようにする。
【解決手段】周波数・位相同期回路においては、主PLL回路３１−１によって同期検波を継続しながら、副PLL回路３１−２によって、ループゲインを順次変化させて制御誤差値の計測が行われる。２系統のPLL回路である主PLL回路３１−１と副PLL回路３１−２は、同じ特性を有する部材を用い、同じ回路構成を有するようにして作成された回路である。また、主PLL回路３１−１に設定しているループゲインよりも小さい制御誤差値を求めることができるループゲインが見つかる度に、主PLL回路３１−１のループゲインを副PLL回路３１−２のループゲインで置き換えていくことが行われる。本発明は、デジタルテレビジョン放送を受信するテレビジョン受像機、録画機器に適用することができる。 （もっと読む）

【課題】簡単な構成でＰＬＬ回路がロック時にオフリーク電流が生じるのを低減することが可能なチャージポンプ回路及びそのチャージポンプ回路を用いたＰＬＬ回路を提供することを課題とする。
【解決手段】Ｐ型トランジスタＭＰ１及びＮ型トランジスタＭＮ１と並列に常にオフにしたＰ型トランジスタＭＰ２及びＮ型トランジスタＭＮ２を設ける。Ｐ型トランジスタＭＰ１とＮ型トランジスタＭＮ２が共にＯＦＦのときオフリーク電流はＰ型トランジスタＭＰ２及びＮ型トランジスタＭＮ２を介して逃げる。また常にオフにしたＰ型トランジスタＭＰ２及びＮ型トランジスタＭＮ２の代りに動的にオン／オフを切替えるＰ型トランジスタやＮ型トランジスタを設けたり、Ｐ型トランジスタＭＰ１及びＮ型トランジスタＭＮ１のオフ抵抗と同じ抵抗値の抵抗器を設けても良い。 （もっと読む）

【課題】ドップラー拡がりによる光共鳴波長分布を持つ原子集団に対しＥＩＴ現象を効率
よく発生させる原子発振器を提供する。
【解決手段】各共鳴光を出射するＬＤ２と、ＬＤ２の中心波長を発生する中心波長発生手
段１と、二つの異なる基底状態のエネルギー差（ΔＥ１２）に相当する周波数の１／２の
周波数を発振する発振器９と、ドップラー拡がりに対して十分小さい周波数を発振する発
振器１０と、電気信号によりＬＤ２から出射された共鳴光１１に周波数変調を与えるＥＯ
Ｍ（電気光学変調素子）３、４と、ＥＯＭ４により変調された光１２の波長により光の吸
収量を変化させる、気体状アルカリ金属（セシウム）原子を封入したガスセル５と、ガス
セル５から透過する光１３を検出する光検出器（光検出手段）６と、光検出器６の出力に
基づきガスセル５のＥＩＴ状態を検出して出力電圧を制御する周波数制御手段７と、を備
えて構成されている。 （もっと読む）

【課題】動作信頼性を向上させるクロックリカバリ回路、及びそれを備えるクロックデータリカバリ回路を提供すること。
【解決手段】受信信号を再生するタイミング情報が重畳された前記受信信号とリカバリクロックとの位相差に基づいて、前記受信信号とリファレンスクロックとの周波数オフセット情報を検知する周波数差検知部３４と、前記周波数検知部３４が検知した前記周波数オフセット情報に基づいて、前記受信信号と前記リカバリクロックとの位相差を補正する補正部３０とを具備する。 （もっと読む）

【課題】位相比較回路と、チャージポンプと、ループフィルタと、電圧制御発振回路とがこの順に接続されてなるＰＬＬ回路において、ループ帯域幅に変動が起こっても容易に対応できるＰＬＬ回路を提供する。
【解決手段】位相比較回路は、電圧制御発振回路から出力される帰還信号と、外部より入力される基準信号とが接続される２入力を備え、チャージポンプは種々の利得に対応した電流源を備え、基準信号と位相比較回路の出力からＰＬＬがロックしたときのロック信号を出力するＰＬＬロック検出回路と、基準信号をカウントするカウント回路と、ロック信号とカウンタ回路のカウンタ信号からロック時のカウンタ信号をラッチするラッチ回路と、基準信号を入力する前に一定の利得に対応した電流源のコードに設定され、基準信号を入力後ロック信号及びラッチされたカウンタ信号から適切な利得に対応した電流源のコードを選択して出力する選択手段とを備えている。 （もっと読む）

【課題】 本発明の目的は、入力される２つの信号の位相差だけでなく周波数の差まで検出することができるタイム/デジタルコンバーター及びこれを用いるデジタル位相ロックループを提供することを目的とする。
【解決手段】 タイム/デジタルコンバーターが開示される。本タイム/デジタルコンバーターは、第１信号及び第２信号を受信し、直列接続された複数の遅延素子を用いて第２信号を段階的に遅延させ、遅延された第２信号と第１信号とを比較して第１信号に対する第２信号の位相エラーを出力するコンバーターと、第１信号及び複数の遅延素子のノードのうち一つのノードから第３信号を受信し、第１信号及び第３信号に対する位相差を出力する位相周波数検出器と、位相周波数検出器の出力信号と第２信号を用いて、第１信号に対する第２信号の周波数エラーをデジタルコードに出力する周波数検出器と、を含む。これにより、本タイム/デジタルコンバーターは入力される２つの信号間の位相差だけでなく周波数の差まで検出することができる。 （もっと読む）

【課題】本発明は、アップデート条件を緩和させて効率的なアップデートを行い、位相比較感知結果値が不規則に変化しても内部クロックの位相をより正確に制御することができるＤＬＬ回路、ＤＬＬ回路のアップデート制御装置、及びＤＬＬ回路のアップデート方法を提供する。
【解決手段】本発明のＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路は、基準クロックとフィードバッククロックの位相を比較感知して位相感知信号を生成する位相感知手段；前記基準クロックに応答して前記位相感知信号が有する第１論理値と第２論理値の個数の差を判別して有効区間信号とアップデート制御信号を生成するアップデート制御装置；及び前記有効区間信号のイネーブル時に前記アップデート制御信号に応答して遅延ラインに付与する遅延値をアップデートするシフトレジスタ；を備える。 （もっと読む）

【課題】使用する無線通信の周波数帯が変更された場合に、基準信号の周波数の精度を容易且つ適切に変更することである。
【解決手段】ＧＰＳ信号を受信してＵＴＣに同期した時間信号を取得するＧＰＳユニット５２と、基準信号を発振する基準信号ユニット４０と、基準信号ユニット４０により発生された基準信号のパルス数を測定する測定時間、又は基準信号の周波数の精度の操作入力を受け付ける操作ユニット５３と、ＧＰＳユニット５２により取得された前記時間信号に基づいて、操作ユニット５３により入力された測定時間、又は前記入力された精度に対応する測定時間をカウントするとともに、当該測定時間内の前記基準信号のパルス数を測定し、正確なパルス数からの前記測定したパルス数の誤差をなくすように基準信号ユニット４０が発生する基準信号の周波数を補正する制御ユニット５１と、を備える。 （もっと読む）

【課題】複雑な定電流源を使用せずに簡単な回路構成で制御電圧がゲートしきい値電圧以下でも制御電流を流すことができる電圧変換回路及び電圧制御型発振回路を提供すること。
【解決手段】電圧−電圧変換回路１０１は、制御電圧ＶＩＮをゲート端子に受けるｎ型ＭＯＳトランジスタＮ１１０と、基準電圧ＶＲをゲート端子に受けるｎ型ＭＯＳトランジスタＮ１１１と、ｎ型ＭＯＳトランジスタＮ１１０，Ｎ１１１の共通ドレイン端子をドレイン端子に接続し、ソース端子を高電位電源ＶＤＤに接続するｐ型ＭＯＳトランジスタＰ１１０と、ｎ型ＭＯＳトランジスタＮ１１０，Ｎ１１１の共通ソース端子と接地ＧＮＤ間に接続される抵抗体Ｒ１００とを備える。電圧電流変換回路１００は、さらに生成された制御電流に対応する動作電流が流されて電流値に応じた周波数で発振するリングオシレータ２０１と、基準電圧ＶＲを印加するバイアス電圧発生回路３０１とを備える。 （もっと読む）

【課題】大規模なＰＬＣシステムに用いても、ＰＬＬの受信ダイナミックレンジ拡大、雑音耐力向上が実現でき、アナログ素子の特性のバラツキなどに影響されずに安定して動作し、広範囲な安定したジッタ特性が得られるようにする。
【解決手段】ＰＬＬ制御装置は、入力信号からタイミング位相ベクトル信号を抽出するタイミング抽出回路と、供給される制御係数に基づき基準信号の位相及び／又は発振周波数を制御するＶＣＸＯと、タイミング位相ベクトル信号の位相及び位相差に基づき制御係数を出力する２次ＰＬＬ回路とを備える。この２次ＰＬＬ回路は、タイミング位相ベクトル信号に基づき制御係数を発生する制御係数発生回路と、制御計数発生回路からの制御係数につき６ｄＢ単位での対数軸上におけるレベル調整を行う第１のレベル調整回路と、第１のレベル調整回路からの制御係数について±６ｄＢレベルの微調整を行う第２のレベル調整回路とを有する。 （もっと読む）