位相情報が、特に少なくとも１つのアナログ入力信号（５０，５０’）の少なくとも１つの立ち上がりエッジおよび／または立ち下がりエッジの到着に続いて、少なくとも１つの位相検出器（４４）によって検出され、少なくとも１つの増分値（２４）が、位相検出器（４４）によって出力された出力信号（５６）が供給される少なくとも１つのループフィルタ（３０）によって決定され、少なくとも１つのランプ発振器（４６）に、ループフィルタ（３０）によって出力された増分値（２４）が供給され、特に、回路装置（１００，１０２，１０４，１０６）およびその動作方法が、様々な要求に容易に適合され得るように、回路装置（１００，１０２，１０４，１０６）およびデータ、特に音声、ＴＶ（television）および／または画像データを、少なくとも１つの位相ロックループ（４０）によってロックオンおよび／または処理する方法を、さらに展開するために、位相ロックループ（４０）が、本質的にデジタルであり、入力信号（５０，５０’）、特に入力信号（５０，５０’）の位相を、少なくとも１つのシステムクロック（５２）が供給される、少なくとも１つの時間−デジタルコンバータ（４２）によってデジタル化することができ、位相検出器（４４）に、時間−デジタルコンバータ（４２）の出力信号（５４）、特に追加的な位相情報、およびランプ発振器（４６）の少なくとも１つの第１の出力信号（６２ａ）、特に少なくとも１つの状態信号が供給され、少なくとも１つの周波数検出器（４８）が、ランプ発振器（４６）の少なくとも１つの第２の出力信号（６４）、特に少なくとも１つのオーバーフローパルスの供給を受け、周波数情報（５８）をループフィルタ（３０）に出力し、ループフィルタ（３０）は、特に少なくとも１つの周波数ロックループ（１０）にも割り当てられている、ことが提案される。
（もっと読む）

本発明の半導体装置は、瞬時にクロックを切り替えるのではなく、前基準信号の位相状態と現基準信号の位相状態が一致するようにディレイセルを１段ずつ移動させて、最大Ｎ＋１／Ｎクロック（Ｎは２以上の整数）かけて切り替えて、正確に基準信号にクロックを同期させ、出力されるクロックのＤＵＴＹを一定に保つようにした。 このような本発明の半導体装置によれば、基準信号がクロックに同期していない様な信号が入
力され、この基準信号の立ち上がりに対してリセットをかけた場合に、クロックのＤＵＴＹが不連続になるのを防ぐことができる。 （もっと読む）

【課題】 入力したＹ信号の３フレーム分、Ｃ信号の２フレーム分を画像メモリに書き込み、画像メモリから１、２、３フレーム遅延のＹ信号（Ｙ−１Ｆ〜Ｙ−３Ｆ）、１、２フレーム遅延のＣ信号（Ｃ−１Ｆ、Ｃ−２Ｆ）を読み出して出力するものにおいて、画像メモリの数を１つとして低価格化を図ること。
【解決手段】 画像メモリをＤＲＡＭ３４で構成し、このＤＲＡＭ３４のメモリ領域をアドレスのカラム方向を５等分割した５個のメモリ領域Ｍ１〜Ｍ５で構成し、入力Ｙ、Ｃ信号をデータ長変換部２０でデータ長を長くする変換をした後にＤＲＡＭ３４内のＭ１〜Ｍ５に循環的に書き込むとともに、循環的に読み出し、読出データ制御部３４でＤＲＡＭ３４から読み出したＹ、Ｃ信号を１、２、３フレーム遅延のＹ信号（Ｙ−１Ｆ〜Ｙ−３Ｆ）、１、２フレーム遅延のＣ信号（Ｃ−１Ｆ、Ｃ−２Ｆ）に仕分けるとともに、元のデータ長に変換して出力する。 （もっと読む）

【目的】 周囲の明るさの変化に対する応答が速く、しかも明るさ調整の精度が良い撮像装置を提供することを目的とする。
【構成】 撮像素子１から出力される被写体の映像信号は、可変ゲインアンプ２で増幅される。このとき、抵抗器６とコンデンサ５から成る時定数の速い低域通過フィルタを介してマイクロコンピュータ４にその映像の平均値を取り込む。マイクロコンピュータ４では、撮像された映像を上部と下部に分け、下部の値のみを累積加算して基準値と比較してＤ／Ａ変換器３に出力し、Ｄ／Ａ変換器３を介して可変ゲインアンプ２の利得を制御する。 （もっと読む）

【目的】 自動的に接続している信号源の機種を判別し、その機種に対応する分周比の設定を行い必要なクロック信号を再生することにより、分周比の切替の繁雑さをなくすことを目的とする。
【構成】 水平同期信号の周波数測定部６および極性判定部７およびパルス幅測定部８と、垂直同期信号の周波数測定部９および極性判定部１０およびパルス幅測定部１１と、上記６つの測定項目より信号源の機種を判定して分周器４の分周比の設定を行う判定部１２と、ＰＬＬ回路１、２、３で構成するものである。 （もっと読む）