【課題】同期信号の送受信を効率的に行う。
【解決手段】映像送信側ＩＣ１０には、映像信号の他に、映像信号に同期する画素クロック、水平同期信号、垂直同期信号が供給される。画素クロック、水平同期信号、垂直同期信号は、水平同期変調回路に入力され、ここで、垂直帰線期間においてデューティー比が異なる変調水平同期信号を生成する。そして、表示パネルなどの映像信号受信側には、変調水平同期信号のみを同期信号として送信する。受信側では、この変調水平同期信号から画素クロック、垂直同期信号を生成する。 （もっと読む）

【課題】 音声帯域内の周波数に対応する周期で送信されてくる情報を利用して、送信側で利用されているクロックを再生するとき、音質を低下させる場合がある。
【解決手段】 第１分周器１１０は、所定の伝送規格にしたがい受信したビデオクロックを同様に受信した比率情報を用いて分周し、基準クロックを生成する。位相比較器１２０は、基準クロックと本クロック生成回路１００の出力を起点とする帰還クロックとを比較し、それらの誤差を打ち消すための制御信号を出力する。電圧制御発振器１４０は、制御信号に応じた発振周波数でクロックを出力する。第２分周器１５０は、電圧制御発振器１４０の出力クロックを比率情報を用いて分周し、分周したクロックを位相比較器１２０に入力する。位相比較器１２０の基準クロックは、音声帯域外の周波数に設定される。 （もっと読む）

【課題】 位相調整回路の位相調整を比較的容量の小さなメモリを用いて実現することができ、しかも位相調整範囲を１（Ｈ）弱ないしはｎ’（Ｈ）（ｎ’はｎより小さな整数）にした場合にも、所望の特定の位相を位相調整範囲に含むことが可能な映像信号の位相調整回路の提供。
【解決手段】 ２フィールドメモリまたは２フレームメモリ４を設け、このメモリ４により、フィールド遅延ないしはフレーム遅延と、１（Ｈ）の任意の整数倍の遅延とを一度に実現する。また、位相調整用の第一のラインメモリ１のほかに第二のラインメモリ７を追加し、１（Ｈ）以下の基準クロック信号単位の任意の固定遅延を実現する。 （もっと読む）

【課題】ビデオ同期信号のチップを完全に除去するための装置及び方法を与える。
【解決手段】ビデオ同期信号除去回路であって、入力ビデオ信号の同期信号成分が検出されると、実質的に同期信号間隔の間は、ビデオブラックレベルに対応する基準信号で置換される、ところの回路。 （もっと読む）

【課題】 位相調整をせずとも自動的に外部同期をとり，撮像装置と撮像制御装置間の伝送路を無制限に延長できる。
【解決手段】 被写体を撮像し，画像信号を生成する撮像装置１００と，該撮像装置に伝送路を介して接続される撮像制御装置１１０とからなる撮像システムであって，上記撮像装置は，上記撮像装置における撮像に利用される内部垂直同期信号を生成する垂直同期生成回路２００を備え，上記撮像制御装置は，上記撮像装置に出力した試験信号と，上記撮像装置で折り返して伝送路を往復した該試験信号との遅延量を測定する遅延測定回路２１０と，外部垂直同期信号の位相を上記遅延量だけ進めて，上記撮像装置に出力する垂直同期進相回路２１４と，を備え，上記垂直同期生成回路は，上記垂直同期進相回路から出力された信号によりリセットされる撮像システムが提供される。 （もっと読む）

【課題】ＰＬＬ回路が発生するクロックを基準クロックとし、入力信号であるアナログ信号をデジタル変換してデジタル処理を施し、処理結果をアナログ変換して出力するデジタルシステムにおいて、ＰＬＬ回路が発生するクロックに含まれるジッタの影響を最小限に抑制すること。
【解決手段】遅延器４の遅延時間は、デジタル処理回路３と遅延器４の合計遅延時間がクロックのジッタの周期と等しくなるように調整してある。これによって、基準クロックに含まれるジッタ周期の倍数の時間分だけデジタル処理した信号を遅延させてからアナログ変換するので、入力段のＡ／Ｄ変換器２から出力段のＤ／Ａ変換器５までの遅延時間をジッタ周期と合致させることができ、出力アナログ信号に対するクロックに含まれるジッタの影響を最小限に抑えることができる。 （もっと読む）

【課題】映像信号等の入力信号の劣化状況により、１次ＰＬＬ回路と２次ＰＬＬ回路の自走／ロック方法をフレキシブルに変更でき、劣化した入力信号に対しても、正常なクロック再生を可能とする。
【解決手段】１次ＰＬＬ回路１０及び２次ＰＬＬ回路２０を有する２段ＰＬＬ回路において、１次ＰＬＬ自走検出回路３０は、入力信号の異常状態を検出して１次ＰＬＬ回路１０をアンロック状態に切り替えるための第１切替信号ＦＤ１を出力する。これにより、切替ＳＷ１３が切り替えられ、定電圧発生器１５から出力された定電圧がＶＣＯ１４に与えられる。２次ＰＬＬ自走検出回路４０は、ＶＣＯ１４が自走状態で動作してしていることを検出して２次ＰＬＬ回路２０をアンロック状態に切り替えるための第２切替信号ＦＤ２を出力する。これにより、切替ＳＷ２３が切り替えられ、定電圧発生器２５から出力された定電圧がＶＣＯ２４に与えられる。 （もっと読む）

【課題】例えばマルチスキャンディスプレイにおいて高い精度での水平周波数検出を可能とする。
【解決手段】水平同期信号をカウントするｎ進カウンタ２と、同じく水平同期信号をカウントするｍ進カウンタ３とを用いて、両カウンタ２，３を同時に水平同期信号のカウント動作を開始させ、両カウンタ２，３出力の時間差を計測して水平周波数を検出可能とした構成。 （もっと読む）

【課題】 同期信号判定の誤動作を減少させることができ、誤動作に起因して発生する不具合を回避することが可能な同期判定装置を提供する。
【解決手段】 同期信号のパルス数の計測を行う際に、同期信号の電圧レベルが基準レベルを超える同期信号のパルス数を計測するように構成され、また、信号分離回路３３ａにより分離された同期信号の電圧レベルを電圧レベル検出回路３３ｂにより検出するとともに検出された電圧レベルをマイコン３３ｃに入力し、マイコン３３ｃは、入力された電圧レベルが基準レベルを下回っている場合には、その電圧レベルに基づいて、同期信号の電圧レベルを増幅させるためのスライス電圧の電圧値を決定する。 （もっと読む）

【課題】映像クロックの総累積値を制御入力としながら、送信側から伝送するクロック情報を小さくすることができるクロック再生情報生成回路及びクロック再生回路を提供する。
【解決手段】送信側のクロック再生情報生成回路は、伝送クロックから基準期間パルスを作成するカウンタ１と、映像クロックを０から自然数Ｃ−１又はＩ−１までカウントするカウンタ２と、カウンタ２の値を基準期間パルス毎に保持するレジスタ３と、コントロールパルスによりＣ又はＩの値を切り替えるセレクタ４と、カウンタ２のカウント値を比較してカウンタを０に戻すクリア部５と、レジスタ３の値よりクロック再生情報データを演算により算出し、コントロールパルスを出力するクロック再生情報データ演算部６とから構成される。 （もっと読む）