アクティブマトリクスディスプレイパネルを駆動する方法および装置
アクティブマトリクスディスプレイパネルは、基板と、該基板上の少なくとも一つの列と複数の行とのマトリクスに配置された、それぞれがそこを流れる電流の値によって決定される強度の光を発することのできる発光素子を有しているピクセル回路の配列と、当該パネルに接続されたときにそれぞれが電流駆動回路によって与えられる参照電流を流すよう構成されている少なくとも一つの列導線とを有している。ある列中のピクセル回路は少なくとも一つのピクセル回路からなる複数のグループに分けられている。当該アクティブマトリクスディスプレイパネルは第一のグループと対応付けられた少なくとも一つの電流ミラー回路を有しており、該電流ミラー回路は列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成された第一の電流ミラーを有している。前記第一のグループ中の各ピクセル回路は前記発光素子に接続された出力端子をもつ少なくとも第一の電流記憶段を有し、前記第一の電流記憶段は少なくとも部分的には前記第一の電流ミラー出力にミラーされた電流によって決定される電流を前記出力端子を通じて引き出すことができる。各電流ミラー回路は少なくとも一つの追加的電流ミラーを有しており、該追加的電流ミラーは付随する列導線を流れる参照電流を追加的電流ミラー出力にミラーするよう構成されており、各追加的電流ミラー出力は前記第一の電流ミラー出力と並列に接続されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、アクティブマトリクスディスプレイパネルであって、基板と、該基板上の少なくとも一つの列と複数の行とのマトリクスに配置された、それぞれがそこを流れる電流の値によって決定される強度の光を発することのできる発光素子を有しているピクセル回路の配列と、当該パネルに接続されたときにそれぞれが電流駆動回路によって与えられる参照電流を流すよう構成されている少なくとも一つの列導線とを有しており、ある列中のピクセル回路は少なくとも一つのピクセル回路からなる複数のグループに分けられており、当該アクティブマトリクスディスプレイパネルが第一のグループと対応付けられた少なくとも一つの電流ミラー回路を有しており、該電流ミラー回路は列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成された第一の電流ミラーを有しており、前記第一のグループ中の各ピクセル回路は前記発光素子に接続された出力端子をもつ少なくとも第一の電流記憶段を有し、前記第一の電流記憶段は少なくとも部分的には前記第一の電流ミラー出力にミラーされた電流によって決定される電流を前記出力端子を通じて引き出すことができることを特徴とする、アクティブマトリクスディスプレイパネルに関するものである。
【0002】
本発明はさらに、あるフレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取り、前記フレーム期間内に前記第一の電流ミラーに接続できる列導線を通じて流れる参照電流を第一のレベルに設定することを含む、そのようなアクティブマトリクスディスプレイパネルを駆動する方法に関するものである。
【0003】
本発明はまた、そのようなアクティブマトリクスディスプレイパネルを有する表示装置に関するものでもある。
【0004】
本発明はまた、そのようなアクティブマトリクスディスプレイパネルを駆動するデバイスに関するものでもある。
【背景技術】
【0005】
上に規定したようなアクティブマトリクスディスプレイパネルの例は、たとえばUS5,903,246から知られている。既知のパネルでは、列内に配列された複数のアクティブ有機発光ダイオード(OLED:organic light emitting diode)を所定の輝度で駆動するための一つの電流源に一つの回路が結合されている。該回路は、アクティブOLEDを駆動するための参照電流を確立するための電流ミラーの入力足と、複数のアクティブOLEDから一つのOLEDを個別に選択するための行選択信号に反応する複数の選択手段と、前記選択されたOLEDに確立された参照電流のミラーを供給するための電流ミラーの出力足と、前記選択されたOLEDを継続的に駆動するための確立された参照電流のミラーを供給する複数の充電手段とを有している。既知の技術は、当該配列の各列導線上に別個の、デジタル的に調整できる複数の電流源を含んでいる。各列について、デジタル的にプログラムされた電流の流れは、参照OLEDおよび分散型電流ミラーの入力足を形成する直列トランジスタを端としている。参照電流は、列内のアクティブOLEDピクセルのいずれをも駆動する分散型電流ミラー回路によって適正な電流を確立するのに使われる。特に、デジタル的にプログラムできる電流源に結合されている列選択導体は、ともに当該列の最後のピクセルに結合したトランジスタおよび参照ピクセルに電流を供給する。
【発明の開示】
【発明が解決しようとする課題】
【0006】
既知の回路では、パネルのスケールが大きくなると、列選択導体の長さとともに増大する寄生容量のため、列内で相続いて選択されるピクセルそれぞれについてデジタル電流源が新しい電流レベルを動かせるスピードに制限が課される。特に、行を指定するのに利用可能な時間内では大きな電流変化を正確に加えることができない。さらに、分散型電流ミラー内のトランジスタどうしを整合させることも互いに離れているため困難になり、そのため、発光素子によって放出される光の強度を決める電流レベルも行を指定するのに利用可能な時間内で設定できる精度がさらに低下する。
【0007】
アクティブマトリクスディスプレイパネル、そのようなディスプレイパネルを駆動する方法および装置、ならびに表示装置であって、ピクセル回路内の発光素子を通じて引き出される電流が、各ピクセルに利用可能な時間内で、行間の強度レベル変動がより大きくてもより高精度で設定できるようなものを提供することが本発明の目的の一つである。
【課題を解決するための手段】
【0008】
この目的は、本発明に基づくアクティブマトリクスディスプレイパネルによって達成される。それは、各電流ミラー回路が少なくとも一つの追加的電流ミラーを有しており、該追加的電流ミラーが付随する列導線を流れる参照電流を追加的電流ミラー出力にミラーするよう構成されており、各追加的電流ミラー出力が第一の電流ミラー出力と並列に接続されていることを特徴とするものである。
【0009】
第一の電流ミラーおよび追加的電流ミラーが電流ミラー回路内に含まれているため、参照電流または複数の参照電流がミラーされる精度が向上する。トランジスタなどの電流ミラーの構成要素は互いに接近して配されているほど整合をとりやすいからである。二つ以上の電流ミラーが使われており、その出力が並列に接続されているため、ミラーされた電流は足し合わされる。こうして、列導線上の参照電流の値の振れを大きくしなくてもある行と次の行との間のより大きな強度変動が達成される。よって、寄生容量の影響も小さく、正しい参照電流値にもより迅速に到達され、列内の各ピクセルを駆動できる精度も向上する。参照電流値は列導線(一つまたは複数)を通じて与えられ、放出される光の強度はミラーされた電流の和によって決定されるので、ある行と次の行の間の列導線上での電圧降下は列導線上で参照値を設定するときには考慮する必要がない。こうして精度を維持するために駆動アルゴリズムにおいてそのような電圧降下を考慮する必要は除かれる。
【0010】
好ましくは、当該アクティブマトリクスディスプレイパネルはピクセル回路の各行のための行選択導線を有しており、少なくとも第一の電流記憶段は、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチは行選択信号を前記保存要素に与える回路部分に含まれている。
【0011】
これにより、前記第一の電流記憶段に異なる参照信号値をプログラムし、行によって参照電流を変えることが可能となる。各行のピクセル回路は、行選択信号を与え、列導線を通る電流を適切なレベルに設定することによって個別にアドレッシングすることができる。
【0012】
前記アクティブマトリクスディスプレイパネルの第一の変形は、ピクセル回路の各列について少なくともN本の(Nは1より大きい)列導線を有し、前記電流ミラー回路は、それぞれが列導線のうち対応するものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成された少なくともN個の電流ミラーと、前記電流ミラー出力を流れる電流を足し合わせる加算器とを有している。
【0013】
これにより、各電流ミラーについて意図される参照電流を別個にかつ同時に設定することが可能になる。このことは、各列導線上の電圧および電流が同時に落ち着くという利点がある。ミラーされ、前記加算器に供給される参照電流は、それぞれが放出される光の強度を決定する電流への寄与を定義しており、ほぼ同時に設定される。フレーム期間のうち、前記寄与のそれぞれがピクセル回路内での加算および前記一つまたは複数の電流記憶段への供給のために利用可能である期間の割合は、この場合比較的大きい。この変形の好ましい実施形態では、電流ミラー回路は、対応付けられている電流ミラーの電流ミラー出力と列導線との間の接続を中断し、少なくとも一つのフィード選択信号の一つに反応する少なくとも一つのフィード選択スイッチを有しており、当該アクティブマトリクスディスプレイパネルは、駆動情報を受信するためにディスプレイドライバに接続でき、各フィード選択信号を前記電流ミラーの一つに対応付けられたフィード選択スイッチに供給するよう構成された、アドレッシング回路を有する。
【0014】
これにより、加算器によって加算されるべき電流寄与をフィード選択信号によって選択することにより、当該アクティブマトリクスディスプレイパネルをデジタル式に駆動することが可能となる。こうして、N個の参照電流値をフレーム期間の間一定値に設定し、各行のピクセルを、当該ピクセルによって放出されるべき光の強度に基づいてフィード選択信号の適切な組み合わせを供給することによって順に駆動することができる。このことはさらに、各列導線における参照電流値の変動をさらに低減させ、それによりピクセルの正確な駆動のためより時間がとれるようになる。
【0015】
好ましくは、アドレッシング回路は少なくとも一つのアドレッシング導線および少なくとも一つのデコーダを有しており、該デコーダは別個の入力によって前記アドレッシング導線に、そして各電流ミラーについての別個の出力により各電流ミラーと対応付けられた電流ミラースイッチのそれぞれに接続されており、アドレッシング導線を通じて伝達されたデジタル値を該デジタル値によってエンコードされたフィード選択信号の組み合わせに変換するよう構成されている。
【0016】
これは、N個の電流ミラースイッチにN個のフィード選択信号を与えるのに必要なアクティブマトリクスディスプレイパネル基板上の導線の数をNからより小さな値に減少させる。各デジタル値はフィード選択信号の組み合わせを表す。デコーダは入力に与えられたデジタル値に基づいて適切な組み合わせを生成するよう構成される。
【0017】
本発明のある実施形態では、第一のグループはM個のピクセル回路を有している(Mは1より大きい)。ここで、アクティブマトリクスディスプレイパネルは第一のグループのための局部列導線を有しており、該局部列導線は電流ミラー回路中の加算器の出力を第一の電流記憶段を有するM個のピクセル回路のそれぞれの中の電流ミラーの入力につなぐ。
【0018】
これにより、参照電流によって定義される寄与を足し合わせる加算器のついた電流ミラー回路は、M個のピクセル回路によって共有される。M個のピクセル回路のそれぞれにN個の電流ミラー回路を用意する必要がなくなるので、これは基板上の回路の量の著しい節約となる。局部列導線上の電流をミラーするのには、ピクセル回路一つあたり一つの電流ミラー回路で十分である。ピクセル回路の列は複数のグループを含んでおり、局部列導線が参照電流を提供しているのはその列内のピクセル回路のサブセットにのみであることを注意しておく。したがって、局部列導線は、ピクセル回路のすべてに接続できる列導線よりも短く、そのため局部列導線上の寄生容量の問題は比較的小さい。局部列導線は列内の隣接しあうピクセル回路に接続されるはずであるから、参照電流値の変動は普通の画像を表示するディスプレイパネルにとってはあまり起こりそうもない。さらに、ピクセル回路の各行のための行選択導線が存在することは、局部列導線上の参照電流値がグループ内の各ピクセル回路の電流記憶段に同時に提供されてしまうことを防止する。したがって、グループ内のピクセルはやはり個別に駆動できる。
【0019】
好ましくは、アクティブマトリクスディスプレイパネルは少なくともN個の電流廃棄回路段を有している。そのそれぞれはスイッチによってN本の列導線のうちの一本に接続でき、対応付けられた電流ミラーを制御するフィード選択スイッチに供給されるN個のフィード選択信号の一つに反応する。列導線と電流廃棄回路段との間の接続が確立されるのは、列導線と各電流ミラー出力との間の接続が中断されたときとなるようにする。
【0020】
こうした手段によって、列導線を通じて提供されている電流が電流ミラーによって引き出されているかどうかにかかわりなく、各列導線へのインピーダンスが実質一定になることが保証される。このように、参照電流が対応付けられた電流ミラーによってミラーされるよう電流ミラースイッチがオンにされるときには電流廃棄回路段は切断され、電流ミラースイッチがオフにされるときには電流廃棄回路段はつながれる。これは列導線の電圧および電流の変動を抑え、落ち着くまでの時間を短くできることの助けとなる。
【0021】
アクティブマトリクスディスプレイパネルのさらなる変形は、上に述べた変形の諸実施形態のいずれとも組み合わせられるものであるが、そこでは、第一のグループ内の各ピクセル回路はK個の電流ミラーを有している(Kは1より大きい)。そのそれぞれは、入力と電流記憶段とを有し、該電流記憶段は、発光素子に接続された出力と、該出力を流れる電流を決定する信号値を保存する保存要素と、K個のサブフレーム選択信号のうちの一つに反応するサブフレーム選択スイッチとを有している。ここで、各サブフレーム選択スイッチは電流ミラーの入力と保存要素との間の回路部分に含まれている。ここで、アクティブマトリクスディスプレイパネルはアドレッシング回路を有しており、該アドレッシング回路は当該アクティブマトリクスディスプレイパネルに接続されているディスプレイドライバから駆動情報を受け取る少なくとも一つの入力端子をもち、各サブフレーム選択信号をK個のサブフレーム選択スイッチのうち対応付けられているものに供給するよう構成されている。
【0022】
この変形によって、K個の電流記憶段のそれぞれは出力が発光素子に接続されているので、前述した変形と同様に、電流寄与が足し合わされるようなアクティブマトリクスディスプレイパネルの駆動法が実現される。しかし、各電流記憶段が保存要素を有しているため、そしてプログラムされている電流記憶段のみにサブフレーム選択信号を供給することによって各電流記憶段が別個にプログラムできるため、さまざまな電流寄与を逐次的にプログラムすることが可能になる。よって、第一のサブフレーム期間の間は第一の寄与を決定する第一の参照電流を、第二のサブフレーム期間の間は第二の寄与を決定する第二の参照電流を供給することが可能である。第一の寄与は保存要素のおかげで維持され、第二の寄与に加えられる。両方の電流記憶段が発光素子に接続された一つの出力をなすからである。寄与が足し合わせられるので、供給する参照電流を小さくし、それにより上述した列導線の寄生容量によって引き起こされる問題を回避することが可能になる。
【0023】
この変形の一つの実施形態は、少なくとも一つのリセット導線を有しており、少なくとも一つの電流記憶段がリセット導線上のリセット信号に反応して保存要素に保存される信号値をデフォルト値に直すリセットスイッチを有している。
【0024】
これにより、発光素子を流れる電流を増加させる寄与をプログラムしたのち、全電流への寄与を除去し、発光素子を流れる全電流を減らすことも可能である。これは電流寄与のそれぞれがフレーム時間の異なる部分周期の間存在するようにできるので有用である。観測される光の強度は、発光素子を流れる電流のみならず光が放出される時間の長さにも依存するため(観測者の目は積分器としてはたらく)、異なる強度レベルの数が有効に増加される。このアクティブマトリクスディスプレイパネルは列導線に加えてリセット導線を有し、該リセット導線はスイッチを制御するので、リセットはデジタル信号によって有効に実施される。これは、列導線上の参照電流をデフォルト値に設定するよりもずっと高速である。
【0025】
本発明の別の側面によると、本発明に基づくアクティブマトリクスディスプレイパネルを駆動する方法は、フレーム期間内に、電流ミラー回路内に含まれ、列導線を流れる参照電流を第一の電流ミラー出力に並列に接続された追加的電流ミラー出力にミラーするよう構成された追加的な電流ミラーに接続できる列導線を流れる参照電流をある第二のレベルに設定することを特徴としている。
【0026】
第一と第二のレベルは同じでもよい。この方法のもつ利点は、光の強度を決定する電流が二つのレベルの和によって決定されるということで、そのため各レベルは比較的低くてもよい。よって、あるピクセルが大強度で、隣のピクセルが非常に低強度で光を発する場合に起こる、列導線上での電流および電圧の大きな振れが防止される。よって、列容量の負の影響が防止される。この方法によって、各参照電流が意図されたレベルに落ち着くのに必要な時間が短くなるため、より大きな強度差、あるいはより長い列導線すなわち列内におけるピクセル回路数の増加が可能になる。
【0027】
この方法のある変形によれば、アクティブマトリクスディスプレイパネルはピクセルの各行について少なくともN本の(Nは1より大きい)列導線を有しており、前記電流ミラー回路はそれぞれがN本の列導線のうち対応付けられたものに接続でき、N本の列導線のうち対応するものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成されたN個の電流ミラーを有しており、前記電流ミラー回路は前記N個の電流ミラー出力を流れる電流を足し合わせる加算器を有しており、前記列導線のそれぞれの上で参照電流が設定される。
【0028】
これにより、各電流ミラーについて意図される参照電流を別個にかつ同時に設定することが可能になる。このことは、各列導線上の電圧および電流が同時に落ち着くという利点がある。ミラーされ、前記加算器に供給される参照電流は、それぞれが放出される光の強度を決定する電流への寄与を定義しており、ほぼ同時に設定される。フレーム期間のうち、前記寄与のそれぞれがピクセル回路内における加算および前記一つまたは複数の電流記憶段への供給のために利用可能である期間の割合は、このように比較的大きい。
【0029】
好ましくは、この方法は、受け取った情報に基づいてN個の電流ミラーを対応付けられたN本の列導線に選択的に接続することを有する。
【0030】
これにより、N個の電流ミラーが選択的に接続されるので、発光素子を流れる全電流への特定の寄与を選択することが可能になる。こうして、列導線を流れる電流はわずかしか、あるいは全く変えずに、各ピクセルに対して異なる全電流を設定することが可能である。これは、参照電流が落ち着くまでにかかる時間が短くなるということを意味し、フレーム時間のより多くの部分が実際にピクセル回路を駆動するのに利用できることになる。
【0031】
本発明の方法の別の変形は、上に述べた諸実施形態とも組み合わせられるものであるが、そこでは、アクティブマトリクスディスプレイパネルはピクセル回路の各行について行選択導線を有しており、少なくとも第一の電流記憶段は、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチは信号を前記保存要素に与える回路部分に含まれており、フレーム期間が複数のサブフレーム期間を有しており、当該方法が、各サブフレーム期間内に順に各行選択導線上の行選択スイッチを閉じる行選択信号を提供する。
【0032】
これにより、各ピクセル回路は各フレーム期間ごとに少なくとも二度指定され、それにより異なる強度レベルの数が増大する。
【0033】
ある好ましい実施形態では、各ピクセル回路がそれぞれ電流記憶段を有するK個の電流ミラーを有しており(Kは1より大きい)、それぞれの電流記憶段は発光素子に接続された出力と出力を流れる電流を決定する信号値を保存する保存要素とをもっているが、この実施形態は前記行選択信号を用いて前記K個の電流記憶段のうちの異なるものに実質同時に保存要素内での保存のための信号値を選択的に提供することを有している。
【0034】
これにより、知覚される強度が光が放出される時間の長さにも依存するという事実を利用することができる。フレーム期間の一部分だけの間発光素子を流れる電流をある値にセットできることにより、表示できる知覚可能な異なる強度の数は有効に増大する。
【0035】
本発明に基づく方法の別の実施形態は、電流記憶段のうちの少なくとも一つに、フレーム期間内に、保存要素に保存されている信号値をデフォルト値に直すためのリセット信号を与えることを有している。
【0036】
このように、発光素子を流れる電流を増加させる寄与をプログラムしたのち、そのフレーム期間中に全電流への寄与が除去され、発光素子を流れる全電流が減らされる。これは電流寄与のそれぞれがフレーム時間の異なる部分周期の間存在するようにできるので有用である。観測される光の強度は、発光素子を流れる電流のみならず光が放出される時間の長さにも依存するため(観測者の目は積分器としてはたらく)、異なる強度レベルの数が有効に増加される。
【0037】
好ましくは、当該方法は、少なくとも一つのさらなるリセット信号を前記K個の電流記憶段のうちの少なくともさらなる一つに、該さらなる電流記憶段の保存要素によって保存されている信号値をフレーム期間内にデフォルト値に直すために、提供することを有する。
【0038】
これにより、フレーム期間中にピクセルによって放出される光の強度は段階的に増加させられ、当該フレーム期間が終わる前に強度を決める全電流への寄与のうちの少なくとも二つが全体から再度差し引かれる。
【0039】
好ましい実施形態では、当該方法は各リセット信号を別個の時点において提供することを有する。さらに好ましい実施形態では、各サブフレーム期間中に保存要素内での保存のための信号値がK個の数の電流記憶段のうちの異なるものに順に選択的に提供され、リセット信号は前記数の電流記憶段のそれぞれに逆順に提供される。
【0040】
これにより、段階的リセット方式が実現される。この方式は、特に当該アクティブマトリクスディスプレイが動画表示に用いられ、電流記憶段が急激にリセットされたときに生じる不自然さを除去するという利点がある。
【0041】
本発明の別の側面によると、本発明に基づくアクティブマトリクスディスプレイパネルを有する表示装置が提供される。
【0042】
そのような表示装置は、テレビ画面やコンピュータモニタの形で実装しうるものであるが、与えられた列の大きさ(1列あたりのピクセル数)に対してより高い周波数でアドレッシングができる。もちろん、本発明は与えられた周波数に対して、1つの列導線に接続される列内のピクセル回路を増やすという利点を実現するのに使うこともできる。この場合、効果はピクセル回路の列あたりの列導線の数を減らすことである。各列導線に対して別個の電流駆動回路が必要なのでこれにより駆動回路の量が減少する。
【0043】
本発明のさらなる側面によれば、フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取る入力をもち、本発明に基づく方法を実行するよう構成された、本発明に基づくアクティブマトリクスディスプレイパネルを駆動するデバイスが提供される。
【0044】
これらのことを含む本発明のさまざまな側面は、以下に記載される実施形態を参照することで明らかとなり、明快に示されるであろう。
【発明を実施するための最良の形態】
【0045】
図1において、本発明に基づくアクティブマトリクスディスプレイパネルの第一の実施形態におけるある列の大幅に単純化された区画が示されている。4つのピクセル回路1a〜1dは当該アクティブマトリクスディスプレイパネルの基板上の列内に配列されている。前記基板はガラスまたはその他スチールなどの好適な無機材料であって、そこにたとえばエッチングや蒸着によってピクセル回路1a〜1dが形成されたのでもよい。あるいはまた、前記基板は好適な光学的性質を有する有機材料からできていてもよい。簡単のため、各ピクセル回路は有機発光ダイオード(OLED)2a〜2dを有しているものとする。ピクセルによって放出される光の強度が当該ピクセル内の発光素子を流れる電流の値によって決定される他の種類の発光ディスプレイパネル内であっても本発明が実装しうることを指摘しておく。例としては、電界発光ディスプレイパネルや電界放出ディスプレイパネルが含まれる。もちろん、低分子量のOLED2a〜2dに代わってポリマーLED(PLED)を使うこともできる。PLEDおよびOLEDは当業界においては既知であり、ここではこれ以上の詳細には立ち入らない。ここでいうピクセル回路の用語は、一つの発光素子を有する単位を指す。他の文献ではそのような単位のことをサブピクセル回路と称する場合がある。各発光素子はしばしば一色の光を発するよう構成され、そのような単位が3つ集まったものをカラーディスプレイパネルにおけるピクセルと称するからである。
【0046】
本発明の実施形態のそれぞれは、アクティブマトリクスディスプレイパネル上にフレームのシーケンスを表示するのに使われる。本発明の説明は、アクティブマトリクスディスプレイパネル上にいかにしてフレームが構築されるかに焦点を当てることになる。ある列内のあるグループ内のピクセル回路を駆動する駆動回路は、ある時点において、該グループにおける各ピクセル回路のための強度値を含むデータの組を受け取る。これは、本説明のコンテキストにおいて理解されるところの、フレームをエンコードする情報である。前記シーケンス内の次のフレームについて前記駆動回路は別のデータの組を受け取り、該フレームは時間的に次の期間に表示される。これらの期間の間の間隔がフレーム期間と呼ばれる。すなわち、各ピクセル回路内の発光素子を流れる電流を受け取ったデータの組に従って調整するために利用可能な時間である。
【0047】
図1に示した実施形態は、純粋に逐次的に駆動されるよう構成されており、その仕方は以下にさらに詳細に説明する。逐次的駆動であるから、図1では列導線3は1本しか示されていない。列導線は隣接するピクセル回路列(図示せず)と共有されていてもよい。列導線3は、電流駆動回路によって与えられる参照電流Irefを導くよう構成されている。列導線3は、基板上または基板内に埋め込まれており、端子(図示せず)を有し、それによって電流駆動回路に接続されうる。電流駆動回路は、接続されたとき、参照電流Irefを課す。電流駆動回路はピクセル回路が配置される基板上の領域の外にあり、アクティブマトリクスディスプレイパネルの外にあってもよい。すなわち、前記基板上に位置してなくてもいいのである。その場合、列導線3は前記基板の縁まで、あるいはピクセル回路1a〜1dが配置されている面とは反対側の表面まで行き、外部駆動回路との接続のための端子接点で終わる。ピクセル回路1a〜1dのそれぞれは4つの電流ミラー4a〜4pを有している。各電流ミラーは、前記参照電流Irefを出力にミラーするように構成されているが、それは必ずしもフレーム期間全体にわたってではない。各ピクセル回路1内において、4つの電流ミラー4はOLED2に接続された出力端子をもつ電流記憶段を有している。ここで、前記出力端子が接続される点は加算器5a〜5dをなす。前記出力端子を通る電流の合計が発光素子を流れるからである。この実施形態では、OLED2は共通の電源線(図1には示さず)によって給電されており、電流ミラー4のそれぞれは加算器5を通して電流を引き出している。ここでいう引き出すという語は電流が流れる特定の方向を示唆するものではないことは理解されることであろう。これとは逆に、OLED2が共通ポテンシャル(たとえば接地電位)に逆極性で接続され、電流が各電流ミラー4から加算器5およびOLED2を通ってたとえば接地電位に流れるという状況をも含むことが意図されている。
【0048】
こうして、各電流ミラー4は、OLED2によって放出される光の強度を決定する電流への寄与を決定する。このこと自体がすでに、ピクセル回路1が電流ミラー4を一つしか含まない場合に比べて参照電流Irefが約4分の1になるとい利点をもたらす。そのため、完全にオンのピクセルと完全にオフのピクセルの間の電流Irefの差がずっと小さくなり、列導線3の寄生容量がOLED2を流れる電流を設定できる精度に及ぼす影響もずっと小さくなる。しかし、逐次的な駆動を可能にするために電流ミラー4の電流記憶段はさらに、その電流記憶段の出力から流れる電流を、よって電流ミラー4の出力を決定する信号値を保存しておくための保存要素を有している。ピクセル回路1a〜1dの各行に対して、行選択導線6a〜6dも設けられている。ピクセル回路1a〜1dのそれぞれにおける各電流記憶段は、前記行選択導線6a〜6dのうちの対応付けられた一つの信号に反応する行選択スイッチを有する。前記行選択スイッチは保存要素に信号を与える回路部分に含まれている。電流ミラー4のそれぞれはさらに、K個のサブフレーム選択信号skの一つに結び付けられており、反応するサブフレーム選択スイッチを有する。該サブフレーム選択スイッチは、電流ミラーの入力と保存要素の間の回路部分に含まれている。これにより、K個の電流記憶段に保存されている信号値のそれぞれを、サブフレーム選択スイッチを順に閉じていき、列導線3に適切な参照電流Irefを与えることによって順に設定していくことができる。その後サブフレーム選択スイッチが再び開かれたときには、前記の信号値は維持され、よってその後のIrefがどうなろうとも電流ミラー4の出力を通じては同じ電流が引き出される。
【0049】
図1の実施形態においては、サブフレーム選択信号skは、データビット選択導線7a〜7dによってドライバ回路(図示せず)から直接与えられている。したがって、データビット選択導線7a〜7dはアドレッシング回路を形成しており、当該アクティブマトリクスディスプレイパネルに接続されたディスプレイドライバからの駆動情報を受け取るための4つの端子をもち、前記情報をサブフレーム選択信号skに変換して該サブフレーム選択信号skを電流ミラー4内のサブフレーム選択スイッチに入力するよう構成されている。この場合の対応が一対一対応であることを注意しておく。すなわち、この例でいうディスプレイドライバから受け取った信号にはいっさい変更が加えられない。
【0050】
ピクセル回路1はさまざまな方法で実装することができる。図2は単純化したピクセル回路の例を示している。このピクセル回路は図1のものに比べて、第一および第二の電流ミラー8a、8bしかないという意味で単純化されている。各電流ミラーは電流記憶段を含み、列導線9を流れる参照電流Irefをミラーするよう構成されている。したがって、データビット選択導線も10a、10bの2本のみである。電流ミラー8a、8bの出力はノード11において並列に接続されている。第一および第二の電流ミラー8a,8bはOLED12およびノード11を通って引き出される電流に寄与する。図1に示したピクセル回路にするには、ノード11と列導線9の間の回路を一度複製するだけでよい。
【0051】
電流ミラー8の構成を第一の電流ミラー8aを参照しつつ説明する。第二の電流ミラー8bの構成も実質的に同じである。第一の電流ミラー8aは整合の取れた入力トランジスタ13および出力トランジスタ14を有している。入力トランジスタ13および出力トランジスタ14がいずれもピクセル回路内に位置しているため、両者は基板上で近接しており、整合を達成するのは比較的容易である。本発明のすべての実施形態について、入力トランジスタ13と出力トランジスタ14の間で性質のよい整合比が存在し、電流ミラー8aおよび8bの間でその整合比が規定の仕方で変化するような変形が可能であることを注意しておく。この変形においては、列導線9を通じて与えられる参照電流値は一つでも、ノード11を通じて引き出される電流は、該参照電流Irefをミラーするのに選択される電流ミラー8によって変わる。よって、OLED12を通じて引き出される電流は、駆動情報に基づいて選択された各寄与の重みをかけた合計になる。
【0052】
第一の電流ミラー8aは電流記憶段を含み、該電流記憶段は出力トランジスタ14および保存コンデンサ15によって形成される。行選択スイッチ16および第一のサブフレーム選択スイッチ17は入力トランジスタ13と保存コンデンサ15の間に接続されている。保存コンデンサ15の代わりに別の種類のアナログ保存素子または回路を使うこともできるが、ここで示す実施形態は簡単という長所がある。第二のサブフレーム選択スイッチ18は第一の電流ミラー8aの入力と入力トランジスタ13との間に接続されている。行選択スイッチ16は行選択導線19上の信号に反応し、一方、第一および第二のサブフレーム選択スイッチ17、18は第一のデータビット選択導線10a上のサブフレーム選択信号に反応する。行選択スイッチ16ならびに第一および第二のサブフレーム選択スイッチ17、18がいずれも閉じられているときには、列導線9を流れる参照電流Irefは第一の電流ミラー8aの出力にミラーされる。同時に、保存コンデンサ15は出力トランジスタ14のゲートとソースの間の電圧差まで充電される。16〜18のいずれかのスイッチが開かれたときには、電圧差は保存コンデンサ15によって維持され、したがって第一の電流ミラー8aがアドレッシングを受けていないときには保存コンデンサ15が前記第一の電流ミラー8aによって引き出される電流を決定することになる。OLED12は各ピクセル回路に共通の電源20に接続されている。当業者は、図2に示したピクセル回路は、図示したようなNFETトランジスタではなくPFETトランジスタを使った実装にもすぐ適用できることがわかるであろう。その場合、単に共通電源20は入力トランジスタ13、出力トランジスタ14のドレインより低い電圧レベルに保たれ、OLED12は図2に示したのとは逆向きに接続される。同じことは、ここで解説する他のすべての実施形態についてもあてはまる。
【0053】
前述したように、ディスプレイドライバは通例基板の外部にあるか、少なくともピクセル回路が配置されている表面領域の周辺部にある。よって、データビット選択導線7(図1)はピクセル回路1の列の長さいっぱい走る。このことは、ピクセル回路のレイアウトを簡単にするという利点がある。
【0054】
図3の実施形態では、列の長さにわたって走るアドレッシング回路のために確保しておく必要のあるスペースが少なくなる。導体の間のスペースもより多くなっており、漏話の危険が低下する。この実施形態では、アドレッシング回路は二つのアドレッシング導線21a、21bおよび4つのピクセル回路23a〜23dのそれぞれに含まれるデコーダ22a〜22dからなる。各デコーダ22はアドレッシング導線21の数、すなわち今の例では2に等しい数の入力をもつ。各デコーダ22は、電流記憶段をなすピクセル回路23内の電流ミラー24a〜24pの数、すなわち今の例では4に等しい数の出力をもつ。電流ミラー24a〜24pの構成は好ましくは先述した図2の第一の電流ミラー8aの構成と同一であることを注意しておく。デコーダ22は2本のアドレッシング導線21を通じて伝達されたデジタル値をサブフレーム選択信号に変換する。これが電流ミラー24内のサブフレーム選択スイッチに入力される。これにより実質列の全長にわたって走る線の数の低減が実現されることが理解されるであろう。アドレッシング導線21a、21bを用いて、サブフレーム選択信号の4つの異なる組み合わせが実現できるのである。これは、電流ミラー24のいずれも、電流ミラー24a〜24pのそれぞれが接続されている単一の列導線25を流れる参照電流Irefを同時にミラーすることはないとすれば十分である。
【0055】
デコーダ22を二つ以上のピクセル回路23が共有することによってデコーダ22の数を減らし、それによってアクティブマトリクスディスプレイパネルの複雑さをも軽減しうることに注意しておく。同じ列にあるピクセル回路23が参照電流Irefによって同時にプログラムされる危険はない。各電流ミラー24は行選択スイッチを有しており、4つの行選択導線26a〜26dのうちの別々のものに接続されているからである。図3は二値コーディングを使った場合の例を図解している。一般には多値論理を使うことで、より多くのデコーダ22制御やアドレッシング導線21の数のさらなる削減が可能になる。
【0056】
図3のアクティブマトリクスディスプレイパネルはその他の点では図1のものと同一であり、やはり純粋に逐次的に駆動されることが意図されている。これは各電流ミラー24中の電流メモリが順に選択されて参照電流Irefをミラーし、選択が次に移ったときは最後にミラーされた参照電流を維持するということを意味する。電流ミラー24の出力を流れる電流はピクセル回路23内のノード27a〜27dで足し合わされ、電流ミラー24によって引き出される電流の総和がピクセル回路23内のOLED28a〜28dから引き出される。アクティブマトリクスディスプレイパネルを駆動する仕方についてのちにより詳細に説明する。
【0057】
図4は、純粋に並列的に駆動されるよう意図されている本発明の変形を示している。これは、この変形の概念を解説する目的で示している4つのピクセル回路29a〜29dのそれぞれにおいて、そのピクセル回路29がアドレッシングされたときに、複数の参照電流が同時に、しかし選択的にミラーされるということを意味している。
【0058】
図示した実施形態では、4本の列導線30a〜30dがあり、そこに同一または異なる値をもつ参照電流Iref1〜Iref4がディスプレイドライバによって供給されうる。ピクセル回路29は図1に示した実施形態のものと同一である。それぞれは4つの電流ミラー31a〜31pによって形成される電流ミラー回路を有している。しかし、本応用分野では、並列的に駆動されるアクティブマトリクスディスプレイパネルと逐次的に駆動されるものとの間で微妙に異なる用語を使う。そのため、サブフレーム選択信号の代わりに、この分野では、並列的なアクティブマトリクスディスプレイパネル駆動に使われるときはフィード選択信号という言い方をする。こうした使い分けをするのは、フィード選択信号は、逐次的に駆動されるディスプレイパネルの場合のようにサブフレーム周期ごとに毎回与えられるのではなく、好ましくは各電流ミラー回路にフレーム周期ごとに一回にまとめて提供されるものだからである。それでも使われる原理は同じである。列導線30a〜30d上の4つの参照電流Iref1〜Iref4のそれぞれはピクセル回路29内のOLED32a〜32dから引き出される電流へのある寄与を定義しており、各ピクセル回路29内の4つの電流ミラー31が並列に接続されているノード33a〜33dによって形成される加算器を使ってそれらの寄与が足し合わされるのである。図1〜図3の逐次的に駆動される実施形態の場合と同様、ノード33を通じて引き出される電流は電流ミラー31の(可能性としては重みをかけた)出力であり、当該パネルは電流駆動である。図1〜図3の実施形態の場合と同様、加算器を使ってミラーされた電流寄与を足し合わせるため、参照電流Iref1〜Iref4は小さくてすむ。ビット選択導線34a〜34dを通じて供給されるフィード選択信号によって制御される電流ミラースイッチを使うことにより、電流寄与はディスプレイドライバから受け取る駆動情報に基づいて選択的に足し合わされるので、参照電流の変動はほとんどあるいは全くなくてもよい。
【0059】
図1〜図3の実施形態の場合と同様、ピクセル回路29a〜29dのそれぞれは4つの行選択導線35a〜35dのうちの対応付けられた一つに接続されていることに注意しておく。列導線30a〜30dを流れる参照電流が電流ミラー31によってミラーされ、ミラーされた電流を決定する信号値が電流ミラー31に保存されるのは、対応する行選択導線35の行選択信号に反応してのみである。
【0060】
サブフレーム選択信号とフィード選択信号との間の類似性を考えれば、図3のデコーダ22が図4の実施形態においても用いうることは当業者にとっては驚きではないであろう。すなわち、駆動情報をN個のフィード選択信号に変換して各フィード選択信号を電流ミラースイッチのうちの対応する一つに供給するよう構成されたアドレッシング回路では、含まれるアドレッシング導線の数をフィード選択スイッチの数よりも小さくできる。アドレッシング導線に別個の入力によって接続され、電流ミラーに対応付けられた各フィード選択スイッチに各電流ミラーごとの別個の出力によって接続されたデコーダは、アドレッシング導線を通じて伝達されたデジタル値を該デジタル値によってエンコードされるフィード選択信号の組み合わせに変更するよう構成される。ここでもまた、電流ミラー回路のそれぞれに対して別個のデコーダがあってもよいし、デコーダを複数の電流ミラー回路で共有してもよい。
【0061】
図5は、別の種類のデコーダ37を有するピクセル回路36a〜36dを示している。これらのデコーダ37a〜37dはシフトレジスタを有しており、クロック導線38上の信号によって制御される。ここで、ディスプレイドライバからピクセル回路36a〜36dを通過して走るクロック導線37は1本だけでよい。この場合、フィード選択信号の組み合わせに変換されるべきデジタル値は、デコーダ37に対して逐次的な形で有効に与えられる。当業者は、より低いクロック周波数を使えるようにするため、クロック導線38と並んで追加的なアドレッシング導線を使うこともできることを理解することであろう。
【0062】
使用上は、参照電流Iref1〜Iref4は列導線39a〜39dを流れる。フレーム周期内に、ピクセル回路36に4本の行選択導線40a〜40dのうちの一本を通じて行選択信号が与えられる。同時に、二値コードがデコーダ37にクロック導線38を通じてシリアル的に与えられる。シフトレジスタによって、二値コードはフィード選択信号の組み合わせに変換されうる。これがピクセル回路36内の電流ミラー41a〜41pに与えられる。ピクセル回路36のアドレッシングが行選択導線40を通じて行われる場合、参照電流Iref1〜Iref4はデコーダ37によって与えられるフィード選択信号に基づいて電流ミラー41a〜41pによって選択的にミラーされる。ピクセル回路36の選択が解除されたのちもミラー電流は維持される。ピクセル回路36内の電流ミラー41の出力はピクセル回路36内のノード42において並列に接続されており、ミラーされたあるいは維持された電流の総和がピクセル回路36内のOLED43を通じて引き出される。
【0063】
図6は、図2のピクセル回路の代替構成を示しており、図4および図5のようなアクティブマトリクスディスプレイパネルの実施形態での用途に好適なものであるが、列導線は4本ではなく44a、44bの2本となっている。このピクセル回路は第一および第二の電流ミラー45a、45bを有し、その出力がノード46において並列に接続されている。第一の電流ミラー45aは入力トランジスタ47および出力トランジスタ48を有しており、これらは性質のよい整合比、たとえば1対1で整合がとれている。第一の電流ミラー45aは、第一のビット選択導線50a上のフィード選択信号に反応するフィード選択スイッチ49を有している。ノード46において足し合わされる電流寄与の合計が第三の電流ミラー51に入力される。該第三の電流ミラー51は入力トランジスタ52および出力トランジスタ53を有しており、それらの整合はとれている。該第三の電流ミラー51は電流記憶段を有しており、それは出力トランジスタ53および保存コンデンサ54によって形成される。行選択スイッチ55は、ノード46を通じて引き出される電流が第三の電流ミラー51の出力にミラーされ、それによりOLED56から引き出されるか、あるいは保存コンデンサ54によって保存されている電圧によって決められる最後にミラーされた電流が引き出されるかを決定する。行選択スイッチ55は行選択線57上の行選択信号に反応する。
【0064】
記載されているすべての実施形態において、電流ミラー回路内の電流ミラーは、付随する列導線(純粋に逐次的)に、あるいは複数の列導線に(並列的)、電流駆動回路によって供給される駆動情報に基づいて選択的に接続されることが想起されるであろう。よって、ある行のピクセル回路が対応付けられた行選択導線上の信号によって選択されているときは常に、列導線を流れる参照電流は加算器にミラーされるかされないかのいずれかである。それは駆動情報がいくつかの二値のフィード選択信号(並列的の場合)またはサブフレーム選択信号(純粋に逐次的に駆動されるディスプレイパネルの場合)に翻訳されたものによって決まる。特に工夫を施されなければ、参照電流を供給する電流駆動回路は、該参照電流がミラーされている場合とそうでない場合とで異なる入力インピーダンスを「見る」ことになる。入力インピーダンスを実質一定に保つため、本発明のさまざまな実施形態は、少なくとも列導線の数に対応するいくつかの電流廃棄回路段を有している。各電流廃棄回路段は、付随する電流ミラーを制御する電流ミラースイッチに供給されるフィード選択信号の一つに反応するスイッチによって列導線の対応付けられた一本に接続され,列導線と各電流ミラー出力の間の接続が中断されたときに列導線と電流廃棄回路段との間の接続が確立されるようになっている。
【0065】
図6は、本発明の有益な効果に寄与する二つの機能、すなわち参照電流のコピーと電流値の保存との分離を明確に示している。適正な動作のためには、電流ミラー45、51の極性を、たとえば第一および第二の電流ミラー45a、45b内に含めるトランジスタの種類を第三の電流ミラー51に対して相補的な種類にすることによって、しかるべく選ぶ必要がある。
【0066】
図7は、ピクセル回路内に電流廃棄回路段が含まれるような、図2のピクセル回路の変形を示している。以前と同様、ピクセル回路は第一の電流ミラー58aおよび第二の電流ミラー58bを有している。第一の電流ミラー58aは入力トランジスタ59および出力トランジスタ60を有している。さらに、第一の電流ミラー58aは、出力トランジスタ60と保存コンデンサ64によって形成される電流記憶段を有する。ここで、フィード選択スイッチ63は、二つの列導線65a、65bの一方を流れる参照電流をミラーした電流を第一の電流ミラー58aが供給するのを、二つのビット選択導線66a、66bのうちの対応付けられた一つの信号に反応して制御する。フィード選択スイッチ63が閉じられていたら、参照電流はミラーされ、第一および第二の電流ミラー58a、58bが並列に接続されているノード67に供給される。ノード67を通じて、電流ミラー58a、58bの出力はOLED68にも接続されている。フィード選択スイッチ63または行選択スイッチ61、62が閉じられていなければ、出力トランジスタは保存コンデンサ64に保存されている電圧によって決定される電流を引き出す。
【0067】
使用上は、ピクセル回路が該ピクセル回路に対応付けられている行選択導線69上の信号によってアドレッシングされているときは常に、第一および第二の行選択スイッチ61、62は閉じる。こうして入力トランジスタ59および第一の列導線65aの間の接続が確立される。さらに第一のビット選択導線66aによってフィード選択信号が供給された場合には、フィード選択スイッチ63が閉じられ、参照電流がミラーされる。そうでなければ参照電流はミラーされないが、入力トランジスタ59は第一の列導線65aに接続されたままであり、入力トランジスタ59によって決定される入力インピーダンスはフィード選択スイッチ63の状態にはよらない。このように、入力トランジスタ59は局部電流廃棄場所として機能するのである。
【0068】
図8は、本発明に基づくアクティブマトリクスディスプレイパネルの一般化された実施形態を示している。これは、図1および図3の純粋に逐次的に駆動される実施形態ならびに図4および図5の並列的でしか駆動されない実施形態の組み合わせになっている。さらに、図8は図1、3、4、5の実施形態の変形において実装しうるいくつかの特徴を示している。
【0069】
図8の実施形態では、列内のピクセル回路70a、70bはまたグループに分けられる。ただし、各グループはM個のピクセル回路を有し、M>1とする。図示した例では、M=2であり、よって図示したピクセル回路70a、70bは同じグループに属している。両ピクセル回路70はOLED71a、71bを有している。アクティブマトリクスディスプレイパネルは各列についてN本の列導線72a〜72dを有しており、そのそれぞれが当該パネルに接続されたときに電流駆動回路(図示せず)によって提供される参照電流In(n=1…N)を流すよう構成されている。この例では、N=4である。M個のピクセル回路70が属するグループには一つの局部電流加算器73が対応付けられている。局部電流加算器73は、N個の電流ミラー74a〜74dを有する電流ミラー回路を有しており、各電流ミラーはN本の列導線72のうちの一本を流れる電流を電流ミラー出力にミラーするよう構成されている。図からわかるように、電流ミラー74は並列に接続されており、N個の電流ミラー出力を流れる電流はノード75において足し合わされる。
【0070】
図9は、N=2の場合について、局部電流加算器において使うのに好適な電流ミラー回路の実施形態を示している。それは第一の電流ミラー76aおよび第二の電流ミラー76bを有している。電流ミラー出力はノード77において並列に接続され、このノードが加算器を形成している。第一および第二の列導線78aおよび78bを通る参照電流は、それぞれ第一および第二の電流ミラー76a,76bによって選択的にミラーされる。これは、第一および第二のフィード選択スイッチ79a、79bがそれぞれ第一および第二のビット選択導線80a、80bによって与えられるフィード選択信号に反応して閉じられるかどうかによっている。そうなるのは、第一および第二の行選択スイッチ81a、81bが、M個のピクセル回路のうちの一つにそれぞれ対応付けられているM本の行選択導線82a、82bのうちの一本の行選択信号にそれぞれ反応して閉じられる場合についてのみである。図9の第一および第二の電流ミラー76a、76bは実質的に図6に示した第一および第二の電流ミラー45a、45bに対応していることに注目しておく。
【0071】
図8に戻ると、M個のピクセル回路70a、70bのそれぞれは、K>1としてK個の電流ミラー83a〜83fを有している。この例ではK=3である。図10はK=2の場合のピクセル回路の例を示している。このピクセル回路は、第一および第二の電流ミラー84a、84bを有している。第一の電流ミラーは入力トランジスタ85および出力トランジスタ86、ならびに第一および第二のサブフレーム選択スイッチ87、88ならびに第一および第二の行選択スイッチ89、90を有している。それはさらに保存コンデンサ91を有している。第二の電流ミラー84bは構成上は第一の電流ミラー84aに対応している。第一および第二の電流ミラー84a、84bの出力はノード92において並列に接続されている。このノード92によってそれらはまたOLED93にも接続されている。第一および第二の電流ミラー84a、84bの入力は局部列導線94に接続されている。
【0072】
第一および第二の電流ミラー84a、84bの構成は実質的に図2に示した第一および第二の電流ミラー8a,8bの構成に対応していることを注意しておく。よって、第一および第二の電流ミラー84a、84bのそれぞれは、電流記憶段も有している。第一の電流ミラー84aにおいては、この電流記憶段は保存コンデンサ91および出力トランジスタ86を有している。第一および第二の電流ミラー84a,84bに含まれる電流記憶段は、ノード92を通じてOLED93に接続されている出力をなす。図2に関連して述べたように、保存コンデンサ91は第一の電流ミラー84aの出力を通じて流れる電流を決定する電圧を保存するよう構成されている。第一および第二のサブフレーム選択スイッチ87、88が第一および第二のデータビット選択導線95a、95b上のサブフレーム選択信号に反応するもので、第一の電流ミラー84aの入力と保存コンデンサ91との間に位置していることにも注意しておく。第一および第二のサブフレーム選択スイッチ87、88が閉じられ、第一および第二の行選択スイッチ89、90も――行選択導線96上の信号に反応して――閉じられているとき、局部列導線94上の電流からミラーされる電流を決定する新たな電圧値が保存コンデンサ91に設定される。
【0073】
図8に戻ると、M個のピクセル回路のグループ内で第一のピクセル回路70aをアドレッシングするためには、2本の行選択導線97a、97bのうちの第一の線上で行選択信号が与えられることが見て取れるであろう。列導線72a〜72dを通じて4つの参照電流が与えられている。ビット選択導線98a〜98dを通じてはフィード選択信号が与えられる。このようにして、列導線72a〜72dを流れる参照電流は、電流ミラー74a〜74dの出力に選択的にミラーされる。ミラーされた電流は足し合わされ、その合計が局部列導線99を流れる。データビット選択導線100a〜100cによって与えられるK個のサブフレーム選択信号によって、局部列導線99を流れる参照電流は、電流記憶段をなすK個の電流ミラー83によって選択的にミラーされる。電流記憶段の出力電流の合計は、このように少なくとも部分的には局部電流加算器73内の電流ミラー74のそれぞれによってミラーされた電流によって決定されるものであり、それがOLED71を通じて引き出される。電流記憶段をなす電流ミラー83のそれぞれにおいて、出力を通じて引き出される電流を決定する値が、電流記憶段に含まれる保存要素に保存される。これにより、行選択導線97上に行選択信号がないとき、あるいは電流ミラー83の一つにサブフレーム選択信号が与えられていないとき、電流ミラー83内の電流記憶段が、最後にミラーされた電流が引き続きOLED71から引き出されることを保証する。
【0074】
局部列導線99の寄生容量はM個のピクセル回路70をアドレッシングしうるスピードに影響するかもしれないが、局部列導線99はずっと短くできることを指摘しておく。局部電流加算器73の位置からはディスプレイパネルの縁までよりもM個のピクセル回路70までの距離が短く、各ピクセル回路70の電流ミラー83の入力を局部電流加算器73の出力につなぐだけでいいだろうからである。
【0075】
さらに、この実施形態は、M個のピクセル回路の各グループにさらに局部電流加算器を設け、局部列導線の数に対応する数の局部列導線を設けることによってさらに洗練することができる。これにより、値の異なる参照電流を並列的にM個のピクセル回路に与えることができる。そのような実施形態では、局部列導線を通じて提供される参照電流を選択的にミラーするために、ピクセル回路の電流ミラーにおける局部アドレッシング回路および追加のフィード選択スイッチも用いられる。
【0076】
局部加算器73内の電流ミラー74は電流廃棄回路段を有していてもよい。その場合、前記局部加算器は、図7の第一の電流ミラー58aの変形を有する。図8は、M個のピクセル回路のグループに対し、独立した電流廃棄回路101が設けられている代替形を示している。電流廃棄回路101はN個の電流破棄回路段102a〜102dを有している。第一の電流破棄回路段102aは、スイッチ103によって第一の列導線72aに接続されうる。第一の電流破棄回路段102aは第一のビット選択導線98a上のフィード選択信号に反応するが、この信号はまず反転回路104を通るようになっている。このため、スイッチ103は、第一のビット選択導線98a上にフィード選択信号が存在しないときに閉じ、存在するときに開く。第一の電流破棄回路段102aはトランジスタ105を有しており、これは第一の電流ミラー74aの入力トランジスタと整合されている。このため、第一の列導線72aに接続されている電流駆動回路は、第一のビット選択導線98aを通じてフィード選択信号が与えられているかどうかにかかわりなく、常に同じ入力インピーダンスを「見る」ことになる。
【0077】
ビット選択導線98a〜98dの数Nならびにデータビット選択導線100a〜100cの数Kを、図2との関連で説明したデコーダ22や図5との関連で説明したデコーダ37のようなデコーダを使うことによって減らせることは理解されることであろう。
【0078】
図11は、ピクセル回路のさらなる実施形態を示している。これは純粋に逐次的に駆動されることを意図されており、よって図1、3、8において示されているピクセル回路の代わりに用いることができる。図12、13は、このピクセル回路の二種類のアドレッシング回路に接続された変形を示している。
【0079】
図11では、ピクセル回路は第一、第二、第三の電流ミラー106a、106b、106cを有する。第一、第二、第三の電流ミラー106a〜106cは列導線107を流れる参照電流をそれぞれの電流ミラー出力にミラーするよう構成されている。各電流ミラー出力は電流ミラーに含まれる電流記憶段の出力と一致する。第一の電流ミラー106aの場合、電流記憶段は、第一の電流ミラー106aの出力トランジスタ108および保存コンデンサ109を有する。第一、第二、第三の電流ミラー106a〜106cの出力は、並列にされて、ピクセル回路中のノード111を通じてOLED110に接続される。こうして、各電流記憶段は、少なくとも部分的には第一の電流ミラー出力にミラーされた電流によって決定される電流を出力端子を通じて、したがってOLED110を通じて引き出すことができる。
【0080】
第一の電流ミラー106aは、第一のデータビット選択導線114a上のサブフレーム選択信号に反応する第一および第二のサブフレーム選択スイッチ112、113を有している。第二および第三のデータビット選択導線114b、114cはそれぞれ第二および第三の電流ミラー106b、106cにサブフレーム選択信号を伝える。第一の電流ミラー106aはさらに、行選択導線117上の行選択信号に反応する第一および第二の行選択スイッチ115、116を有している。行選択スイッチ115、116はいずれも、第一の電流ミラーのうちの保存コンデンサ109に電圧を供給する回路部分に含まれている。保存コンデンサ109に保存されている電圧が第一の電流ミラー106aに含まれる電流記憶段の出力を通じて引き出される電流の値を決定することに注意しておく。
【0081】
第一の電流ミラー106aに含まれる電流記憶段はさらに、リセット導線119上のリセット信号に反応するリセットスイッチ118を有する。リセット導線119を通じてリセット信号が与えられたときには、保存コンデンサ109は放電される。こうして、電圧値はデフォルト値の0Vに調整される。出力トランジスタ108上でのゲートとソースの電圧差もしたがってデフォルト値の0Vに設定され、電流記憶段の出力を通じて実質的に電流は流れない。もちろん、デフォルトのリセット値は別の値とすることも可能である。
【0082】
リセットスイッチ118にリセット信号が与えられていないときには、入力トランジスタ120と第二のサブフレーム選択スイッチ113と第二の行選択スイッチ116との間に接続が維持され、そのため電流記憶段は前述したような通常の仕方でプログラムされうる。
【0083】
第二および第三の電流ミラー106b、106cは構成上、第一の電流ミラー106aに対応する。
【0084】
図12は、リセット導線122上のリセット信号によってリセットされうる電流記憶段をもつピクセル回路121の別の実施形態を単純化して示すものである。ピクセル回路121は4つの電流ミラー123a〜123dを有しており、これらは図11の第一、第二、第三の電流ミラー106a〜106cとレイアウト上同様である。それぞれはOLED124に接続されている出力をもち、OLEDは電源電圧に接続されている。電流ミラー123a〜123dは共通の電位線を介して接地電位に接続されている。ここでもやはり、逆の構成で、電流ミラー123が共通の電位線125を介して電源電圧に接続されておりOLED124が逆向きに接地電位に接続されているとすることも可能である。
【0085】
電流ミラー123a〜123dのそれぞれは電流記憶段を有し、その出力は実質的に電流ミラー出力と一致し、OLED124に接続されている。各電流記憶段は、出力を通じて流れる電流を決定する信号値を保存しておくための保存要素を有する。各電流記憶段はさらに、4つのサブフレーム選択信号のうちの一つに反応するサブフレーム選択スイッチを有している。図12では、サブフレーム選択信号はデータビット選択導線126a〜126dを通じて提供され、このそれぞれは4つの電流ミラー123a〜123dのうちの対応付けられた一つに接続されている。前述した諸実施形態の場合と同様に、サブフレーム選択信号は、行選択導線127によって与えられる行選択信号とともに、列導線128を流れる参照電流が接続されている電流ミラー123によってミラーされるかどうかを決定する。電流ミラー123内のそれぞれの行選択スイッチおよびサブフレーム選択スイッチがオンのときは、列導線128上の電流は電流ミラー出力にミラーされる。そうでない場合には、電流記憶段の保存要素に保存されている信号値によって決定される電流が電流ミラー出力を通じて流れる。
【0086】
各電流ミラー123はさらに、リセット導線122上のリセット信号に反応して保存要素に保存されている信号値をデフォルト値に調整するリセットスイッチを有している。デフォルト値は、たとえば電流ミラー出力を通じて引き出される電流が実質0になるよう決定する値である。リセットスイッチは、当該電流ミラーが同時にサブフレーム選択信号も与えられているときにのみ動作する。
【0087】
図13では、ピクセル回路129にフィード選択信号を供給するアドレッシング回路がデコーダ130によって簡略化されている。デコーダは付随する入力によって二つのアドレッシング導線131a、131bのそれぞれに接続されている。デコーダはさらに、4つの別個の出力によって、4つの電流ミラー132a〜132dに、特にそこに含まれるサブフレーム選択スイッチに接続されている。デコーダ130は二つのアドレッシング導線131a、131bを通じて伝達されるデジタル値をサブフレーム選択信号の組み合わせに変換し、そのサブフレーム選択信号が対応付けられているサブフレーム選択スイッチに入力される。図示した実施形態では、サブフレーム選択信号は別個に、すなわち時間的間隔をあけて、対応付けられている電流ミラーに供給されるようになっているので、選択信号の可能な組み合わせは4通りだけである。そのため、これら4つの組み合わせをエンコードするには二つのアドレッシング導線131で十分である。デコーダ130はピクセル回路129の近傍の基板上に位置される(実際には図示した実施形態ではピクセル回路129の中に含まれている)。このため、ピクセル列の実質全長にわたって走る導線の数の削減が達成される(4から2に)。
【0088】
図13は、スイッチング・トランジスタ133a〜133hを使ったデコーダ130の実装の例を示している。これらはN型およびP型トランジスタを含む。図13の例は、ここに示す発明のすべての実施形態において使われるようなスイッチの実装の例を与えるために用意されたものである。よって、概略的に示されたサブフレーム選択スイッチ、フィード選択スイッチ、行選択スイッチ、リセットスイッチはスイッチング・トランジスタによって実装することができる。もちろん、他の実装も当業者には明らかであろう。
【0089】
デコーダ130を別とすれば、図13のピクセル回路129は図12のものと同一である。前述した諸実施形態の場合と同様に、サブフレーム選択信号は、行選択導線134によって与えられる行選択信号とともに、列導線135を流れる参照電流が接続されている電流ミラー132によってミラーされるかどうかを決定する。電流ミラー132内のそれぞれの行選択スイッチおよびサブフレーム選択スイッチがオンのときは、列導線135上の電流は電流ミラー出力にミラーされる。電流ミラー出力を通って引き出される電流もまたピクセル回路129内のOLED136を通じて引き出される。行選択信号および関係するフィード/サブフレーム選択信号がない場合には、電流記憶段の保存要素に保存されている信号値によって決定される電流が電流ミラー出力を通じて流れる。
【0090】
各電流ミラー132はさらに、リセット導線137上のリセット信号に反応して保存要素に保存されている信号値をデフォルト値に調整するリセットスイッチを有している。デフォルト値は、たとえば電流ミラー出力を通じて引き出される電流が実質0になるよう決定する値である。リセットスイッチは、当該電流ミラー132が同時にサブフレーム選択信号も与えられているときにのみ動作する。
【0091】
議論してきたアクティブマトリクスディスプレイパネルのさまざまな実施形態を駆動するのに使われうる方法について、これからさらに詳細に説明する。各実施形態において、各ピクセル回路について、列導線を流れる参照電流があるフレーム期間中にある第一のレベルに設定され、第一の電流ミラーによってミラーされ、該電流がそのピクセル回路中の発光素子を通じて引き出され、同じフレーム期間中に参照電流は第一の電流ミラーに並列に接続された少なくとも一つのさらなる電流ミラーによってミラーされ、ミラーされた電流どうしが足し合わされる。各実施形態において、動きのある時の像の乱れを避けるために、フレーム時間内に発光のない期間を設けることが有益でありうる。この場合、タイムチャートはこの可能性を組み込むよう調整されるべきである。
【0092】
本発明の純粋に逐次的な場合にアクティブマトリクスディスプレイパネルを駆動する方法を説明するため、図1を参照する。4つのピクセル回路1a〜1dが完全な列をなしているものとする。図14は、データビット選択導線7a〜7dによって与えられるサブフレーム(subframe)選択信号sk(k=1…4)および行選択導線6a〜6dによって与えられる行(row)選択信号r1〜r4の時間変化をちょうど1フレーム期間にわたって示している。
【0093】
図示した実施形態では、フレーム期間はK個のサブフレーム期間ΔtkおよびK個の電流安定化期間に分割されている。図14では、フレーム期間内のサブフレーム期間Δtkは同じ長さである。各サブフレーム期間Δtk内では、行選択信号r1〜r4が各行選択導線6a〜6d上で与えられている。図示した実施形態では、K個の電流安定化期間があるが、これは列導線3を流れる参照電流Irefが各サブフレーム期間Δtkの開始前には異なる値に設定されているためである。参照電流Irefが2つの相続くサブフレーム期間にわたって一定であるような実施形態では、これらの2つのサブフレーム期間の間に電流安定化期間が存在する必要はない。電流安定化期間の間は、行選択導線6a〜6dには行選択信号は与えられず、電流ミラー4a〜4pはいずれも動作していない。このことは、列導線3の寄生容量のため電流安定化期間中は参照電流Irefはきちんと定まらないので、有益である。
【0094】
図示した実施形態では、各サブフレーム期間Δtkについて異なる値の参照電流Irefが設定されている。それらの値は二進で重みがかけられたもので、最上位の値が最初にくる、すなわち第一のサブフレーム期間Δt1の間に選択的にミラーされる。第二の参照電流の値は第一のものの半分で、第三のものはその半分、などである。このため、意図されているレベルに適切に落ち着くための電流安定化期間は異なりうる。
【0095】
図示した実施形態では、OLED2a〜2dを通じて引き出される電流はデジタル値によってプログラムしうる。たとえば、第一のピクセル回路1aにおいてOLED2aに与えられる値は「1100」、第二のOLED2bを流れる電流の値は「0000」、第三のOLED2cを流れる電流の値は「1010」、四番目のOLED2dは「0001」とプログラムされるなどである。
【0096】
各電流ミラー4に電流記憶段を含めているため、あるフレーム期間の第一のサブフレーム期間の間にミラーされた電流は、少なくとも次のフレーム期間の第一のサブフレーム期間まで、すなわち1フレーム期間の間維持される。ただし、リセット導線を有する図11〜図13の実施形態の駆動では、のちに説明するように、これは必ずしも成り立たない。
【0097】
図示されているフレーム期間の開始の時点では、第一のピクセル回路1aのOLED2aを通じて電流は流れていないものとする。最下位ビットに対応する電流レベルが10nAであるとすれば、当該フレーム期間の終了時点においてOLED2aを流れる電流は、1×80nA+1×40nA+0×20nA+0×10nA=120nA となる。
【0098】
図15は、純粋に並列的に駆動される図4に示した実施形態の場合に、同じ電圧レベルがどのようにプログラムされるかを示す。各列導線30a〜30d上の4つの参照電流Iref1〜Iref4は同時に設定されるので、1フレーム期間内には電流安定化期間は一つしかない。電流安定化期間の長さは、最下位ビットに対応する電流が落ち着くのに必要とされる時間に等しい。フレーム期間の残りは4つの区間Δt1〜Δt4に分割される。図14に比べ、フレーム期間のうち電流安定化のために留保されている部分が短いことに注意しておく。各区間の間、フィード選択信号は図4に示した4つのピクセル回路29a〜29dのうちの一つに提供され、行選択信号がピクセル回路29に対応付けられている行選択導線35を通じて与えられている。このようにして、参照電流Iref1〜Iref4は、Δt1と記した期間の間は、第一のピクセル回路29a内の電流ミラー31a〜31dによって、その期間の間のフィード選択信号b1〜b4の値に基づいて選択的にミラーされる。
【0099】
図16は、一つの列が図12で示したピクセル回路121のような4つのピクセル回路を有するアクティブマトリクスディスプレイパネルを駆動する一つの方法を図解するものである。この実施形態でも、ピクセル回路は逐次的に駆動される。しかし、参照電流Irefを列導線128を通じて二進で重みづけられた値の間で変化させる代わりに、参照電流Irefはフレーム期間を通じて(そしてあるフレーム期間と次のフレーム期間の間でも)一定に保たれる。このため、参照電流Irefがその意図されている値に落ち着くのを待つための時間を留保しておく必要はない。同じ効果、すなわちプログラムしうる強度値の数の増加を実現するため、4つのサブフレーム期間Δt1〜Δt4は二進で重みづけられた値に従って長さを変化させてある。別の実施形態では、長さの変化は別のパターンに従ったものでもよい。図示した実施例では、第一のサブフレーム期間が最長で、サブフレーム期間の長さは対応するサブフレーム選択信号s1〜s4が与えられる順に減少していく。これと同じようにしてサブフレーム期間Δt1〜Δt4の長さは図14で図示した方法の変形においても変化させてもよく、図12のピクセル回路121を組み込んでいるアクティブマトリクスディスプレイパネルを駆動する際に参照電流値も変化させることができることを注意しておく。この場合には、フレーム期間はさらに図14で示したような電流安定化期間を有する。
【0100】
図16では、フレーム期間はさらにリセット期間Δtrを有している。リセット期間Δtrの間、列内の各ピクセル回路は、行選択信号を当該ピクセル回路に与えることによって順にアドレッシングされる。同時に、リセット信号が、電流記憶段を含むピクセル回路の電流ミラー内の各電流記憶段に与えられる。リセット信号は、電流ミラー内でサブフレーム選択スイッチを閉じるサブフレーム選択信号と同時に与えられる。こうして、電流記憶段内の保存要素によって保存されている信号値はデフォルト値にリセットされる。デフォルト値は、電流記憶段の出力を通じて、よってそれに接続されている発光素子を通じて流れる電流が0になるよう決定する値である。
【0101】
たとえば、図12のピクセル回路121がそのような4つのピクセル回路からなる列における第一のピクセル回路であり、図16に示されたアドレッシング信号が与えられる場合、OLED124を流れる電流の時間変化は、列導線128を流れる参照電流をI0に等しいとすると、図16でIpと記されたようなものになる。第一のサブフレーム期間Δt1の開始の時点において、行選択導線127を通じて行選択信号が与えられ、第一のデータビット選択導線126aを通じて第一のサブフレーム選択信号が与えられる。そこで、列導線128を流れる参照電流は第一の電流ミラー123aによってミラーされる。該電流ミラーは電流記憶段を有しており、第一の電流ミラー123a内の電流記憶段の保存要素には、当該記憶段の出力を通じて流れる電流がI0のままとなるような値が保持される。
【0102】
第二のサブフレーム期間Δt2の開始の時点において、ピクセル回路121内の第二の電流ミラー123bについて前記プロセスが繰り返される。第二の電流ミラー123bによってミラーされた(そしてその後維持されている)電流が第一の電流ミラー123aによって引き出されている電流に加わるため、OLED124を流れる電流は今では2I0である。第三および第四のサブフレーム期間Δt3、Δt4の開始の時点においてはサブフレーム選択信号は与えられない。プログラムすべき値が今の例ではたまたま「1100」であるためである。
【0103】
サブフレームリセット期間Δtrの開始の時点において、サブフレームリセット信号がリセット導線122を通じて与えられる。それとともに行選択導線127を通じて行選択信号が、そして4つのデータビット選択導線126a〜126dの全部を通じてサブフレーム選択信号が与えられる。こうして、電流記憶段を構成する4つの電流ミラーのそれぞれによって引き出される電流を決定する値が、リセットスイッチを用いて0というデフォルト値にリセットされる。これでOLED124を通じて電流は引き出されなくなる。サブフレーム期間の長さがさまざまであるという事実のため、この場合にも「1100」という値における最上位のビットは全体としての知覚される強度に対して最大の貢献に対応する。電流寄与I0がOLED124から引き出されるのは、全フレーム期間からリセット期間Δtrを差し引いた時間の間だからである。
【0104】
図16に図示されたアクティブマトリクスディスプレイパネルを駆動する方法を使うと、4つの電流ミラー123はすべて、サブフレームリセット期間Δtrの開始の時点において突然オフにされる。これは、OLED124がフレーム期間の比較的長い部分にわたって光を放出でき、そのためより高い強度値あるいはより高い知覚される強度値がより少ない電流によって実現できるという利点がある(光はディスプレイパネルを見る者の知覚において実質的に積分される)。しかし、行ごとに突然ピクセルをオフにするのはこの方法で駆動されるアクティブマトリクスディスプレイパネルによって表示される画像の不自然さを生じる。図17は、アクティブマトリクスディスプレイパネルを駆動する代替的な方法を図解するもので、ここではピクセル回路における電流記憶段の少なくとも一つがリセットスイッチを有している。
【0105】
駆動方法のこの変形では、保存要素において保存する信号値は、各サブフレーム期間内にいくつかの電流記憶段のうちの異なる一つに順番に選択的に与えられ、リセット信号は前記数の電流記憶段のそれぞれに逆順に与えられる。図17に示したように、リセット期間Δtr1〜Δtr3は、ピクセル回路中の各電流記憶段にリセット信号が与えられる時点の間の間隔を定義している。リセット期間Δtr1〜Δtr3の長さは実質的にサブフレーム期間Δt1〜Δt3の長さに対応しているが、逆順で、すなわちΔtr1=Δt3、Δtr2=Δt2、Δtr3=Δt1となっている。このため、ピクセル回路における発光素子を流れる電流の増加と減少は実質対称的である。これは、特に動きの速い画像が表示されるときの目に見える不自然さを防止する。
【0106】
ここでまた図12のピクセル回路121がそのような4つのピクセル回路からなる列における第一のピクセル回路であるとし、図17に示されたアドレッシング信号が与えられる場合を考える。ピクセル回路121に元来プログラムされているデジタル値は「1100」である。OLED124を流れる電流の時間変化は、列導線128を流れる参照電流をI0に等しいとすると、図17でIpと記されたようなものになる。破線は、最大のデジタル値「1111」がプログラムされたときに電流の時間変化がどのようになるかを示したものである。
【0107】
第一のサブフレーム期間Δt1の間、行選択導線127上に行選択信号が与えられている。同時に、第一のデータビット選択導線126a上に、プログラムすべき元来のデジタル値の最上位ビットに対応するサブフレーム選択信号が与えられる。これによって活性化されて第一の電流ミラー123aがI0に等しい参照電流をその出力にミラーし、それによりOLED124から電流を引き出す。第一の電流ミラー123a内の保存要素は、該第一の電流ミラー123aがもはや選択されていないときに電流I0が維持されるよう決定する信号値を保存する。第一のフレーム期間Δt1の間、第一のサブフレーム選択信号はまた、他の3つのピクセル回路にも選択的に与えられる。第二のサブフレーム期間Δt2の開始の時点において、第二のデータビット選択導線126b上でサブフレーム選択信号が与えられており、同時に行選択導線127上に行選択信号が与えられている。これが第二の電流ミラー123bを活性化し、I0の値をもつ参照電流が該第二の電流ミラー123bによってミラーされる。これでOLED124を流れる全電流は2I0となる。第三および第四のサブフレーム期間Δt3、Δt4の開始時点においては、第三および第四のデータビット選択導線126c、126d上ではサブフレーム選択信号は与えられない。第四のサブフレーム選択期間Δt4に対応する時間が過ぎたのち、行選択導線127上に行選択信号が与えられ、リセット導線122上にリセット信号が与えられ、第四のデータビット選択導線126d上にはサブフレーム選択信号が与えられて、第四の電流ミラー123d内の電流記憶段をリセットする。今の特別の例ではこれは何の影響も起こさないことを注意しておく。もともと第四の電流ミラー123dによって引き出される電流が0だったからである。この方法については、リセット信号が非デフォルト値の電流を引き出している活動中のミラーに対してのみ与えられるという変形も可能だが、それはディスプレイドライバにおいて余計な論理とメモリを要求することになる。第二のリセット期間Δtr2の開始の時点において、ピクセル回路121にはやはりリセット信号および行選択信号が与えられる。サブフレーム選択信号は第三のデータビット選択導線126c上に与えられている。第三のリセット期間Δtr3の開始の時点において、行選択導線127上には行選択信号が、リセット導線122上にはリセット信号が与えられ、サブフレーム選択信号は第二のデータビット選択導線126b上に与えられている。これにより、OLED124を流れる電流は2I0からI0に減少する。図示した変形では、第一の電流ミラー123aにはリセット信号は与えられていないが、それをするような変形もまた本発明の範囲内である。
【0108】
本記載を通じて、列導線を流れる電流は少なくともサブフレーム期間の間一定であるという前提に立ってきたが、列導線を流れる参照電流が変調されるような本発明の実施形態も可能である。このことは利用可能な中間階調レベルの範囲をさらに増加させる。変調が保存すべき全電流のある一定割合に限定されていたら、電流参照線の対応する電圧の振れは小さく、高速の安定化が実現できる。変調の割合は、中間階調レベルの数、回路の複雑さ、安定化時間の間の兼ね合いを考えて選ばれる。
【0109】
上述した実施形態は本発明を限定するものではなく解説するものであり、当業者は付属の特許請求の範囲から逸脱することなく多くの代替的な実施形態を設計することができるであろうことを注意しておくべきである。請求項において、括弧内に参照符号があったとしても、それは当該請求項を限定するものと解釈してはならない。「有する」の語は請求項において挙げられている以外の要素やステップの存在を排除するものではない。要素の単数形の表現はそのような要素の複数の存在を排除するものではない。本発明は、いくつかの異なる要素が集まったハードウェアによっても、あるいは好適にプログラミングされたコンピュータによっても実装されうる。いくつかの手段を列挙している装置請求項においては、それらの手段のうちのいくつかは同じ一つのハードウェア要素によって実施することもできる。ある種の施策が互いに異なる従属請求項に引用されているという事実だけでそれらの施策の組み合わせが好適に用いられないことを示すものではない。
【図面の簡単な説明】
【0110】
【図1】本発明に基づくアクティブマトリクスディスプレイの第一の実施形態の一区画を概略的に示す図である。
【図2】図1で概略的に示したアクティブマトリクスディスプレイの実施形態の単純化版におけるピクセル回路の実施形態を概略的に示す図である。
【図3】本発明に基づくアクティブマトリクスディスプレイの第二の実施形態の一区画を概略的に示す図である。
【図4】本発明に基づくアクティブマトリクスディスプレイの第三の実施形態の一区画を概略的に示す図である。
【図5】本発明に基づくアクティブマトリクスディスプレイの第四の実施形態の一区画を概略的に示す図である。
【図6】図4で示したアクティブマトリクスディスプレイの実施形態の単純化版における使用に好適なピクセル回路の実施形態を概略的に示す図である。
【図7】図4で示したアクティブマトリクスディスプレイの実施形態の単純化版における使用に好適なピクセル回路の別の実施形態を概略的に示す図である。
【図8】本発明に基づくアクティブマトリクスディスプレイパネルの一般化された第五の実施形態の一区画を概略的に示す図である。
【図9】本発明のアクティブマトリクスディスプレイパネルのさまざまな実施形態において使われる電流ミラー回路の実施形態を概略的に示す図である。
【図10】本発明のアクティブマトリクスディスプレイパネルのさまざまな実施形態において使われる二つの電流記憶段を有するピクセル回路の実施形態を概略的に示す図である。
【図11】本発明に基づくアクティブマトリクスディスプレイパネルの第六の実施形態において使われるピクセル回路の実施形態を概略的に示す図である。
【図12】図11で示した第六の実施形態と同様に機能するピクセル回路の単純化された実施形態を概略的に示す図である。
【図13】図11で示した第六の実施形態の変形を概略的に示す図である。
【図14】図1で示した実施形態を駆動するために与えられる信号のタイムチャートを概略的に示す図である。
【図15】図4で示した実施形態を駆動するために与えられる信号のタイムチャートを概略的に示す図である。
【図16】本発明に基づく方法の第一の実施形態に基づく図12で示したピクセル回路を有するアクティブマトリクスディスプレイパネルを駆動するために与えられる信号のタイムチャートを概略的に示す図である。
【図17】本発明に基づく方法の第二の実施形態に基づく図12で示したピクセル回路を有するアクティブマトリクスディスプレイパネルを駆動するために与えられる信号のタイムチャートを概略的に示す図である。
【技術分野】
【0001】
本発明は、アクティブマトリクスディスプレイパネルであって、基板と、該基板上の少なくとも一つの列と複数の行とのマトリクスに配置された、それぞれがそこを流れる電流の値によって決定される強度の光を発することのできる発光素子を有しているピクセル回路の配列と、当該パネルに接続されたときにそれぞれが電流駆動回路によって与えられる参照電流を流すよう構成されている少なくとも一つの列導線とを有しており、ある列中のピクセル回路は少なくとも一つのピクセル回路からなる複数のグループに分けられており、当該アクティブマトリクスディスプレイパネルが第一のグループと対応付けられた少なくとも一つの電流ミラー回路を有しており、該電流ミラー回路は列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成された第一の電流ミラーを有しており、前記第一のグループ中の各ピクセル回路は前記発光素子に接続された出力端子をもつ少なくとも第一の電流記憶段を有し、前記第一の電流記憶段は少なくとも部分的には前記第一の電流ミラー出力にミラーされた電流によって決定される電流を前記出力端子を通じて引き出すことができることを特徴とする、アクティブマトリクスディスプレイパネルに関するものである。
【0002】
本発明はさらに、あるフレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取り、前記フレーム期間内に前記第一の電流ミラーに接続できる列導線を通じて流れる参照電流を第一のレベルに設定することを含む、そのようなアクティブマトリクスディスプレイパネルを駆動する方法に関するものである。
【0003】
本発明はまた、そのようなアクティブマトリクスディスプレイパネルを有する表示装置に関するものでもある。
【0004】
本発明はまた、そのようなアクティブマトリクスディスプレイパネルを駆動するデバイスに関するものでもある。
【背景技術】
【0005】
上に規定したようなアクティブマトリクスディスプレイパネルの例は、たとえばUS5,903,246から知られている。既知のパネルでは、列内に配列された複数のアクティブ有機発光ダイオード(OLED:organic light emitting diode)を所定の輝度で駆動するための一つの電流源に一つの回路が結合されている。該回路は、アクティブOLEDを駆動するための参照電流を確立するための電流ミラーの入力足と、複数のアクティブOLEDから一つのOLEDを個別に選択するための行選択信号に反応する複数の選択手段と、前記選択されたOLEDに確立された参照電流のミラーを供給するための電流ミラーの出力足と、前記選択されたOLEDを継続的に駆動するための確立された参照電流のミラーを供給する複数の充電手段とを有している。既知の技術は、当該配列の各列導線上に別個の、デジタル的に調整できる複数の電流源を含んでいる。各列について、デジタル的にプログラムされた電流の流れは、参照OLEDおよび分散型電流ミラーの入力足を形成する直列トランジスタを端としている。参照電流は、列内のアクティブOLEDピクセルのいずれをも駆動する分散型電流ミラー回路によって適正な電流を確立するのに使われる。特に、デジタル的にプログラムできる電流源に結合されている列選択導体は、ともに当該列の最後のピクセルに結合したトランジスタおよび参照ピクセルに電流を供給する。
【発明の開示】
【発明が解決しようとする課題】
【0006】
既知の回路では、パネルのスケールが大きくなると、列選択導体の長さとともに増大する寄生容量のため、列内で相続いて選択されるピクセルそれぞれについてデジタル電流源が新しい電流レベルを動かせるスピードに制限が課される。特に、行を指定するのに利用可能な時間内では大きな電流変化を正確に加えることができない。さらに、分散型電流ミラー内のトランジスタどうしを整合させることも互いに離れているため困難になり、そのため、発光素子によって放出される光の強度を決める電流レベルも行を指定するのに利用可能な時間内で設定できる精度がさらに低下する。
【0007】
アクティブマトリクスディスプレイパネル、そのようなディスプレイパネルを駆動する方法および装置、ならびに表示装置であって、ピクセル回路内の発光素子を通じて引き出される電流が、各ピクセルに利用可能な時間内で、行間の強度レベル変動がより大きくてもより高精度で設定できるようなものを提供することが本発明の目的の一つである。
【課題を解決するための手段】
【0008】
この目的は、本発明に基づくアクティブマトリクスディスプレイパネルによって達成される。それは、各電流ミラー回路が少なくとも一つの追加的電流ミラーを有しており、該追加的電流ミラーが付随する列導線を流れる参照電流を追加的電流ミラー出力にミラーするよう構成されており、各追加的電流ミラー出力が第一の電流ミラー出力と並列に接続されていることを特徴とするものである。
【0009】
第一の電流ミラーおよび追加的電流ミラーが電流ミラー回路内に含まれているため、参照電流または複数の参照電流がミラーされる精度が向上する。トランジスタなどの電流ミラーの構成要素は互いに接近して配されているほど整合をとりやすいからである。二つ以上の電流ミラーが使われており、その出力が並列に接続されているため、ミラーされた電流は足し合わされる。こうして、列導線上の参照電流の値の振れを大きくしなくてもある行と次の行との間のより大きな強度変動が達成される。よって、寄生容量の影響も小さく、正しい参照電流値にもより迅速に到達され、列内の各ピクセルを駆動できる精度も向上する。参照電流値は列導線(一つまたは複数)を通じて与えられ、放出される光の強度はミラーされた電流の和によって決定されるので、ある行と次の行の間の列導線上での電圧降下は列導線上で参照値を設定するときには考慮する必要がない。こうして精度を維持するために駆動アルゴリズムにおいてそのような電圧降下を考慮する必要は除かれる。
【0010】
好ましくは、当該アクティブマトリクスディスプレイパネルはピクセル回路の各行のための行選択導線を有しており、少なくとも第一の電流記憶段は、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチは行選択信号を前記保存要素に与える回路部分に含まれている。
【0011】
これにより、前記第一の電流記憶段に異なる参照信号値をプログラムし、行によって参照電流を変えることが可能となる。各行のピクセル回路は、行選択信号を与え、列導線を通る電流を適切なレベルに設定することによって個別にアドレッシングすることができる。
【0012】
前記アクティブマトリクスディスプレイパネルの第一の変形は、ピクセル回路の各列について少なくともN本の(Nは1より大きい)列導線を有し、前記電流ミラー回路は、それぞれが列導線のうち対応するものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成された少なくともN個の電流ミラーと、前記電流ミラー出力を流れる電流を足し合わせる加算器とを有している。
【0013】
これにより、各電流ミラーについて意図される参照電流を別個にかつ同時に設定することが可能になる。このことは、各列導線上の電圧および電流が同時に落ち着くという利点がある。ミラーされ、前記加算器に供給される参照電流は、それぞれが放出される光の強度を決定する電流への寄与を定義しており、ほぼ同時に設定される。フレーム期間のうち、前記寄与のそれぞれがピクセル回路内での加算および前記一つまたは複数の電流記憶段への供給のために利用可能である期間の割合は、この場合比較的大きい。この変形の好ましい実施形態では、電流ミラー回路は、対応付けられている電流ミラーの電流ミラー出力と列導線との間の接続を中断し、少なくとも一つのフィード選択信号の一つに反応する少なくとも一つのフィード選択スイッチを有しており、当該アクティブマトリクスディスプレイパネルは、駆動情報を受信するためにディスプレイドライバに接続でき、各フィード選択信号を前記電流ミラーの一つに対応付けられたフィード選択スイッチに供給するよう構成された、アドレッシング回路を有する。
【0014】
これにより、加算器によって加算されるべき電流寄与をフィード選択信号によって選択することにより、当該アクティブマトリクスディスプレイパネルをデジタル式に駆動することが可能となる。こうして、N個の参照電流値をフレーム期間の間一定値に設定し、各行のピクセルを、当該ピクセルによって放出されるべき光の強度に基づいてフィード選択信号の適切な組み合わせを供給することによって順に駆動することができる。このことはさらに、各列導線における参照電流値の変動をさらに低減させ、それによりピクセルの正確な駆動のためより時間がとれるようになる。
【0015】
好ましくは、アドレッシング回路は少なくとも一つのアドレッシング導線および少なくとも一つのデコーダを有しており、該デコーダは別個の入力によって前記アドレッシング導線に、そして各電流ミラーについての別個の出力により各電流ミラーと対応付けられた電流ミラースイッチのそれぞれに接続されており、アドレッシング導線を通じて伝達されたデジタル値を該デジタル値によってエンコードされたフィード選択信号の組み合わせに変換するよう構成されている。
【0016】
これは、N個の電流ミラースイッチにN個のフィード選択信号を与えるのに必要なアクティブマトリクスディスプレイパネル基板上の導線の数をNからより小さな値に減少させる。各デジタル値はフィード選択信号の組み合わせを表す。デコーダは入力に与えられたデジタル値に基づいて適切な組み合わせを生成するよう構成される。
【0017】
本発明のある実施形態では、第一のグループはM個のピクセル回路を有している(Mは1より大きい)。ここで、アクティブマトリクスディスプレイパネルは第一のグループのための局部列導線を有しており、該局部列導線は電流ミラー回路中の加算器の出力を第一の電流記憶段を有するM個のピクセル回路のそれぞれの中の電流ミラーの入力につなぐ。
【0018】
これにより、参照電流によって定義される寄与を足し合わせる加算器のついた電流ミラー回路は、M個のピクセル回路によって共有される。M個のピクセル回路のそれぞれにN個の電流ミラー回路を用意する必要がなくなるので、これは基板上の回路の量の著しい節約となる。局部列導線上の電流をミラーするのには、ピクセル回路一つあたり一つの電流ミラー回路で十分である。ピクセル回路の列は複数のグループを含んでおり、局部列導線が参照電流を提供しているのはその列内のピクセル回路のサブセットにのみであることを注意しておく。したがって、局部列導線は、ピクセル回路のすべてに接続できる列導線よりも短く、そのため局部列導線上の寄生容量の問題は比較的小さい。局部列導線は列内の隣接しあうピクセル回路に接続されるはずであるから、参照電流値の変動は普通の画像を表示するディスプレイパネルにとってはあまり起こりそうもない。さらに、ピクセル回路の各行のための行選択導線が存在することは、局部列導線上の参照電流値がグループ内の各ピクセル回路の電流記憶段に同時に提供されてしまうことを防止する。したがって、グループ内のピクセルはやはり個別に駆動できる。
【0019】
好ましくは、アクティブマトリクスディスプレイパネルは少なくともN個の電流廃棄回路段を有している。そのそれぞれはスイッチによってN本の列導線のうちの一本に接続でき、対応付けられた電流ミラーを制御するフィード選択スイッチに供給されるN個のフィード選択信号の一つに反応する。列導線と電流廃棄回路段との間の接続が確立されるのは、列導線と各電流ミラー出力との間の接続が中断されたときとなるようにする。
【0020】
こうした手段によって、列導線を通じて提供されている電流が電流ミラーによって引き出されているかどうかにかかわりなく、各列導線へのインピーダンスが実質一定になることが保証される。このように、参照電流が対応付けられた電流ミラーによってミラーされるよう電流ミラースイッチがオンにされるときには電流廃棄回路段は切断され、電流ミラースイッチがオフにされるときには電流廃棄回路段はつながれる。これは列導線の電圧および電流の変動を抑え、落ち着くまでの時間を短くできることの助けとなる。
【0021】
アクティブマトリクスディスプレイパネルのさらなる変形は、上に述べた変形の諸実施形態のいずれとも組み合わせられるものであるが、そこでは、第一のグループ内の各ピクセル回路はK個の電流ミラーを有している(Kは1より大きい)。そのそれぞれは、入力と電流記憶段とを有し、該電流記憶段は、発光素子に接続された出力と、該出力を流れる電流を決定する信号値を保存する保存要素と、K個のサブフレーム選択信号のうちの一つに反応するサブフレーム選択スイッチとを有している。ここで、各サブフレーム選択スイッチは電流ミラーの入力と保存要素との間の回路部分に含まれている。ここで、アクティブマトリクスディスプレイパネルはアドレッシング回路を有しており、該アドレッシング回路は当該アクティブマトリクスディスプレイパネルに接続されているディスプレイドライバから駆動情報を受け取る少なくとも一つの入力端子をもち、各サブフレーム選択信号をK個のサブフレーム選択スイッチのうち対応付けられているものに供給するよう構成されている。
【0022】
この変形によって、K個の電流記憶段のそれぞれは出力が発光素子に接続されているので、前述した変形と同様に、電流寄与が足し合わされるようなアクティブマトリクスディスプレイパネルの駆動法が実現される。しかし、各電流記憶段が保存要素を有しているため、そしてプログラムされている電流記憶段のみにサブフレーム選択信号を供給することによって各電流記憶段が別個にプログラムできるため、さまざまな電流寄与を逐次的にプログラムすることが可能になる。よって、第一のサブフレーム期間の間は第一の寄与を決定する第一の参照電流を、第二のサブフレーム期間の間は第二の寄与を決定する第二の参照電流を供給することが可能である。第一の寄与は保存要素のおかげで維持され、第二の寄与に加えられる。両方の電流記憶段が発光素子に接続された一つの出力をなすからである。寄与が足し合わせられるので、供給する参照電流を小さくし、それにより上述した列導線の寄生容量によって引き起こされる問題を回避することが可能になる。
【0023】
この変形の一つの実施形態は、少なくとも一つのリセット導線を有しており、少なくとも一つの電流記憶段がリセット導線上のリセット信号に反応して保存要素に保存される信号値をデフォルト値に直すリセットスイッチを有している。
【0024】
これにより、発光素子を流れる電流を増加させる寄与をプログラムしたのち、全電流への寄与を除去し、発光素子を流れる全電流を減らすことも可能である。これは電流寄与のそれぞれがフレーム時間の異なる部分周期の間存在するようにできるので有用である。観測される光の強度は、発光素子を流れる電流のみならず光が放出される時間の長さにも依存するため(観測者の目は積分器としてはたらく)、異なる強度レベルの数が有効に増加される。このアクティブマトリクスディスプレイパネルは列導線に加えてリセット導線を有し、該リセット導線はスイッチを制御するので、リセットはデジタル信号によって有効に実施される。これは、列導線上の参照電流をデフォルト値に設定するよりもずっと高速である。
【0025】
本発明の別の側面によると、本発明に基づくアクティブマトリクスディスプレイパネルを駆動する方法は、フレーム期間内に、電流ミラー回路内に含まれ、列導線を流れる参照電流を第一の電流ミラー出力に並列に接続された追加的電流ミラー出力にミラーするよう構成された追加的な電流ミラーに接続できる列導線を流れる参照電流をある第二のレベルに設定することを特徴としている。
【0026】
第一と第二のレベルは同じでもよい。この方法のもつ利点は、光の強度を決定する電流が二つのレベルの和によって決定されるということで、そのため各レベルは比較的低くてもよい。よって、あるピクセルが大強度で、隣のピクセルが非常に低強度で光を発する場合に起こる、列導線上での電流および電圧の大きな振れが防止される。よって、列容量の負の影響が防止される。この方法によって、各参照電流が意図されたレベルに落ち着くのに必要な時間が短くなるため、より大きな強度差、あるいはより長い列導線すなわち列内におけるピクセル回路数の増加が可能になる。
【0027】
この方法のある変形によれば、アクティブマトリクスディスプレイパネルはピクセルの各行について少なくともN本の(Nは1より大きい)列導線を有しており、前記電流ミラー回路はそれぞれがN本の列導線のうち対応付けられたものに接続でき、N本の列導線のうち対応するものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成されたN個の電流ミラーを有しており、前記電流ミラー回路は前記N個の電流ミラー出力を流れる電流を足し合わせる加算器を有しており、前記列導線のそれぞれの上で参照電流が設定される。
【0028】
これにより、各電流ミラーについて意図される参照電流を別個にかつ同時に設定することが可能になる。このことは、各列導線上の電圧および電流が同時に落ち着くという利点がある。ミラーされ、前記加算器に供給される参照電流は、それぞれが放出される光の強度を決定する電流への寄与を定義しており、ほぼ同時に設定される。フレーム期間のうち、前記寄与のそれぞれがピクセル回路内における加算および前記一つまたは複数の電流記憶段への供給のために利用可能である期間の割合は、このように比較的大きい。
【0029】
好ましくは、この方法は、受け取った情報に基づいてN個の電流ミラーを対応付けられたN本の列導線に選択的に接続することを有する。
【0030】
これにより、N個の電流ミラーが選択的に接続されるので、発光素子を流れる全電流への特定の寄与を選択することが可能になる。こうして、列導線を流れる電流はわずかしか、あるいは全く変えずに、各ピクセルに対して異なる全電流を設定することが可能である。これは、参照電流が落ち着くまでにかかる時間が短くなるということを意味し、フレーム時間のより多くの部分が実際にピクセル回路を駆動するのに利用できることになる。
【0031】
本発明の方法の別の変形は、上に述べた諸実施形態とも組み合わせられるものであるが、そこでは、アクティブマトリクスディスプレイパネルはピクセル回路の各行について行選択導線を有しており、少なくとも第一の電流記憶段は、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチは信号を前記保存要素に与える回路部分に含まれており、フレーム期間が複数のサブフレーム期間を有しており、当該方法が、各サブフレーム期間内に順に各行選択導線上の行選択スイッチを閉じる行選択信号を提供する。
【0032】
これにより、各ピクセル回路は各フレーム期間ごとに少なくとも二度指定され、それにより異なる強度レベルの数が増大する。
【0033】
ある好ましい実施形態では、各ピクセル回路がそれぞれ電流記憶段を有するK個の電流ミラーを有しており(Kは1より大きい)、それぞれの電流記憶段は発光素子に接続された出力と出力を流れる電流を決定する信号値を保存する保存要素とをもっているが、この実施形態は前記行選択信号を用いて前記K個の電流記憶段のうちの異なるものに実質同時に保存要素内での保存のための信号値を選択的に提供することを有している。
【0034】
これにより、知覚される強度が光が放出される時間の長さにも依存するという事実を利用することができる。フレーム期間の一部分だけの間発光素子を流れる電流をある値にセットできることにより、表示できる知覚可能な異なる強度の数は有効に増大する。
【0035】
本発明に基づく方法の別の実施形態は、電流記憶段のうちの少なくとも一つに、フレーム期間内に、保存要素に保存されている信号値をデフォルト値に直すためのリセット信号を与えることを有している。
【0036】
このように、発光素子を流れる電流を増加させる寄与をプログラムしたのち、そのフレーム期間中に全電流への寄与が除去され、発光素子を流れる全電流が減らされる。これは電流寄与のそれぞれがフレーム時間の異なる部分周期の間存在するようにできるので有用である。観測される光の強度は、発光素子を流れる電流のみならず光が放出される時間の長さにも依存するため(観測者の目は積分器としてはたらく)、異なる強度レベルの数が有効に増加される。
【0037】
好ましくは、当該方法は、少なくとも一つのさらなるリセット信号を前記K個の電流記憶段のうちの少なくともさらなる一つに、該さらなる電流記憶段の保存要素によって保存されている信号値をフレーム期間内にデフォルト値に直すために、提供することを有する。
【0038】
これにより、フレーム期間中にピクセルによって放出される光の強度は段階的に増加させられ、当該フレーム期間が終わる前に強度を決める全電流への寄与のうちの少なくとも二つが全体から再度差し引かれる。
【0039】
好ましい実施形態では、当該方法は各リセット信号を別個の時点において提供することを有する。さらに好ましい実施形態では、各サブフレーム期間中に保存要素内での保存のための信号値がK個の数の電流記憶段のうちの異なるものに順に選択的に提供され、リセット信号は前記数の電流記憶段のそれぞれに逆順に提供される。
【0040】
これにより、段階的リセット方式が実現される。この方式は、特に当該アクティブマトリクスディスプレイが動画表示に用いられ、電流記憶段が急激にリセットされたときに生じる不自然さを除去するという利点がある。
【0041】
本発明の別の側面によると、本発明に基づくアクティブマトリクスディスプレイパネルを有する表示装置が提供される。
【0042】
そのような表示装置は、テレビ画面やコンピュータモニタの形で実装しうるものであるが、与えられた列の大きさ(1列あたりのピクセル数)に対してより高い周波数でアドレッシングができる。もちろん、本発明は与えられた周波数に対して、1つの列導線に接続される列内のピクセル回路を増やすという利点を実現するのに使うこともできる。この場合、効果はピクセル回路の列あたりの列導線の数を減らすことである。各列導線に対して別個の電流駆動回路が必要なのでこれにより駆動回路の量が減少する。
【0043】
本発明のさらなる側面によれば、フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取る入力をもち、本発明に基づく方法を実行するよう構成された、本発明に基づくアクティブマトリクスディスプレイパネルを駆動するデバイスが提供される。
【0044】
これらのことを含む本発明のさまざまな側面は、以下に記載される実施形態を参照することで明らかとなり、明快に示されるであろう。
【発明を実施するための最良の形態】
【0045】
図1において、本発明に基づくアクティブマトリクスディスプレイパネルの第一の実施形態におけるある列の大幅に単純化された区画が示されている。4つのピクセル回路1a〜1dは当該アクティブマトリクスディスプレイパネルの基板上の列内に配列されている。前記基板はガラスまたはその他スチールなどの好適な無機材料であって、そこにたとえばエッチングや蒸着によってピクセル回路1a〜1dが形成されたのでもよい。あるいはまた、前記基板は好適な光学的性質を有する有機材料からできていてもよい。簡単のため、各ピクセル回路は有機発光ダイオード(OLED)2a〜2dを有しているものとする。ピクセルによって放出される光の強度が当該ピクセル内の発光素子を流れる電流の値によって決定される他の種類の発光ディスプレイパネル内であっても本発明が実装しうることを指摘しておく。例としては、電界発光ディスプレイパネルや電界放出ディスプレイパネルが含まれる。もちろん、低分子量のOLED2a〜2dに代わってポリマーLED(PLED)を使うこともできる。PLEDおよびOLEDは当業界においては既知であり、ここではこれ以上の詳細には立ち入らない。ここでいうピクセル回路の用語は、一つの発光素子を有する単位を指す。他の文献ではそのような単位のことをサブピクセル回路と称する場合がある。各発光素子はしばしば一色の光を発するよう構成され、そのような単位が3つ集まったものをカラーディスプレイパネルにおけるピクセルと称するからである。
【0046】
本発明の実施形態のそれぞれは、アクティブマトリクスディスプレイパネル上にフレームのシーケンスを表示するのに使われる。本発明の説明は、アクティブマトリクスディスプレイパネル上にいかにしてフレームが構築されるかに焦点を当てることになる。ある列内のあるグループ内のピクセル回路を駆動する駆動回路は、ある時点において、該グループにおける各ピクセル回路のための強度値を含むデータの組を受け取る。これは、本説明のコンテキストにおいて理解されるところの、フレームをエンコードする情報である。前記シーケンス内の次のフレームについて前記駆動回路は別のデータの組を受け取り、該フレームは時間的に次の期間に表示される。これらの期間の間の間隔がフレーム期間と呼ばれる。すなわち、各ピクセル回路内の発光素子を流れる電流を受け取ったデータの組に従って調整するために利用可能な時間である。
【0047】
図1に示した実施形態は、純粋に逐次的に駆動されるよう構成されており、その仕方は以下にさらに詳細に説明する。逐次的駆動であるから、図1では列導線3は1本しか示されていない。列導線は隣接するピクセル回路列(図示せず)と共有されていてもよい。列導線3は、電流駆動回路によって与えられる参照電流Irefを導くよう構成されている。列導線3は、基板上または基板内に埋め込まれており、端子(図示せず)を有し、それによって電流駆動回路に接続されうる。電流駆動回路は、接続されたとき、参照電流Irefを課す。電流駆動回路はピクセル回路が配置される基板上の領域の外にあり、アクティブマトリクスディスプレイパネルの外にあってもよい。すなわち、前記基板上に位置してなくてもいいのである。その場合、列導線3は前記基板の縁まで、あるいはピクセル回路1a〜1dが配置されている面とは反対側の表面まで行き、外部駆動回路との接続のための端子接点で終わる。ピクセル回路1a〜1dのそれぞれは4つの電流ミラー4a〜4pを有している。各電流ミラーは、前記参照電流Irefを出力にミラーするように構成されているが、それは必ずしもフレーム期間全体にわたってではない。各ピクセル回路1内において、4つの電流ミラー4はOLED2に接続された出力端子をもつ電流記憶段を有している。ここで、前記出力端子が接続される点は加算器5a〜5dをなす。前記出力端子を通る電流の合計が発光素子を流れるからである。この実施形態では、OLED2は共通の電源線(図1には示さず)によって給電されており、電流ミラー4のそれぞれは加算器5を通して電流を引き出している。ここでいう引き出すという語は電流が流れる特定の方向を示唆するものではないことは理解されることであろう。これとは逆に、OLED2が共通ポテンシャル(たとえば接地電位)に逆極性で接続され、電流が各電流ミラー4から加算器5およびOLED2を通ってたとえば接地電位に流れるという状況をも含むことが意図されている。
【0048】
こうして、各電流ミラー4は、OLED2によって放出される光の強度を決定する電流への寄与を決定する。このこと自体がすでに、ピクセル回路1が電流ミラー4を一つしか含まない場合に比べて参照電流Irefが約4分の1になるとい利点をもたらす。そのため、完全にオンのピクセルと完全にオフのピクセルの間の電流Irefの差がずっと小さくなり、列導線3の寄生容量がOLED2を流れる電流を設定できる精度に及ぼす影響もずっと小さくなる。しかし、逐次的な駆動を可能にするために電流ミラー4の電流記憶段はさらに、その電流記憶段の出力から流れる電流を、よって電流ミラー4の出力を決定する信号値を保存しておくための保存要素を有している。ピクセル回路1a〜1dの各行に対して、行選択導線6a〜6dも設けられている。ピクセル回路1a〜1dのそれぞれにおける各電流記憶段は、前記行選択導線6a〜6dのうちの対応付けられた一つの信号に反応する行選択スイッチを有する。前記行選択スイッチは保存要素に信号を与える回路部分に含まれている。電流ミラー4のそれぞれはさらに、K個のサブフレーム選択信号skの一つに結び付けられており、反応するサブフレーム選択スイッチを有する。該サブフレーム選択スイッチは、電流ミラーの入力と保存要素の間の回路部分に含まれている。これにより、K個の電流記憶段に保存されている信号値のそれぞれを、サブフレーム選択スイッチを順に閉じていき、列導線3に適切な参照電流Irefを与えることによって順に設定していくことができる。その後サブフレーム選択スイッチが再び開かれたときには、前記の信号値は維持され、よってその後のIrefがどうなろうとも電流ミラー4の出力を通じては同じ電流が引き出される。
【0049】
図1の実施形態においては、サブフレーム選択信号skは、データビット選択導線7a〜7dによってドライバ回路(図示せず)から直接与えられている。したがって、データビット選択導線7a〜7dはアドレッシング回路を形成しており、当該アクティブマトリクスディスプレイパネルに接続されたディスプレイドライバからの駆動情報を受け取るための4つの端子をもち、前記情報をサブフレーム選択信号skに変換して該サブフレーム選択信号skを電流ミラー4内のサブフレーム選択スイッチに入力するよう構成されている。この場合の対応が一対一対応であることを注意しておく。すなわち、この例でいうディスプレイドライバから受け取った信号にはいっさい変更が加えられない。
【0050】
ピクセル回路1はさまざまな方法で実装することができる。図2は単純化したピクセル回路の例を示している。このピクセル回路は図1のものに比べて、第一および第二の電流ミラー8a、8bしかないという意味で単純化されている。各電流ミラーは電流記憶段を含み、列導線9を流れる参照電流Irefをミラーするよう構成されている。したがって、データビット選択導線も10a、10bの2本のみである。電流ミラー8a、8bの出力はノード11において並列に接続されている。第一および第二の電流ミラー8a,8bはOLED12およびノード11を通って引き出される電流に寄与する。図1に示したピクセル回路にするには、ノード11と列導線9の間の回路を一度複製するだけでよい。
【0051】
電流ミラー8の構成を第一の電流ミラー8aを参照しつつ説明する。第二の電流ミラー8bの構成も実質的に同じである。第一の電流ミラー8aは整合の取れた入力トランジスタ13および出力トランジスタ14を有している。入力トランジスタ13および出力トランジスタ14がいずれもピクセル回路内に位置しているため、両者は基板上で近接しており、整合を達成するのは比較的容易である。本発明のすべての実施形態について、入力トランジスタ13と出力トランジスタ14の間で性質のよい整合比が存在し、電流ミラー8aおよび8bの間でその整合比が規定の仕方で変化するような変形が可能であることを注意しておく。この変形においては、列導線9を通じて与えられる参照電流値は一つでも、ノード11を通じて引き出される電流は、該参照電流Irefをミラーするのに選択される電流ミラー8によって変わる。よって、OLED12を通じて引き出される電流は、駆動情報に基づいて選択された各寄与の重みをかけた合計になる。
【0052】
第一の電流ミラー8aは電流記憶段を含み、該電流記憶段は出力トランジスタ14および保存コンデンサ15によって形成される。行選択スイッチ16および第一のサブフレーム選択スイッチ17は入力トランジスタ13と保存コンデンサ15の間に接続されている。保存コンデンサ15の代わりに別の種類のアナログ保存素子または回路を使うこともできるが、ここで示す実施形態は簡単という長所がある。第二のサブフレーム選択スイッチ18は第一の電流ミラー8aの入力と入力トランジスタ13との間に接続されている。行選択スイッチ16は行選択導線19上の信号に反応し、一方、第一および第二のサブフレーム選択スイッチ17、18は第一のデータビット選択導線10a上のサブフレーム選択信号に反応する。行選択スイッチ16ならびに第一および第二のサブフレーム選択スイッチ17、18がいずれも閉じられているときには、列導線9を流れる参照電流Irefは第一の電流ミラー8aの出力にミラーされる。同時に、保存コンデンサ15は出力トランジスタ14のゲートとソースの間の電圧差まで充電される。16〜18のいずれかのスイッチが開かれたときには、電圧差は保存コンデンサ15によって維持され、したがって第一の電流ミラー8aがアドレッシングを受けていないときには保存コンデンサ15が前記第一の電流ミラー8aによって引き出される電流を決定することになる。OLED12は各ピクセル回路に共通の電源20に接続されている。当業者は、図2に示したピクセル回路は、図示したようなNFETトランジスタではなくPFETトランジスタを使った実装にもすぐ適用できることがわかるであろう。その場合、単に共通電源20は入力トランジスタ13、出力トランジスタ14のドレインより低い電圧レベルに保たれ、OLED12は図2に示したのとは逆向きに接続される。同じことは、ここで解説する他のすべての実施形態についてもあてはまる。
【0053】
前述したように、ディスプレイドライバは通例基板の外部にあるか、少なくともピクセル回路が配置されている表面領域の周辺部にある。よって、データビット選択導線7(図1)はピクセル回路1の列の長さいっぱい走る。このことは、ピクセル回路のレイアウトを簡単にするという利点がある。
【0054】
図3の実施形態では、列の長さにわたって走るアドレッシング回路のために確保しておく必要のあるスペースが少なくなる。導体の間のスペースもより多くなっており、漏話の危険が低下する。この実施形態では、アドレッシング回路は二つのアドレッシング導線21a、21bおよび4つのピクセル回路23a〜23dのそれぞれに含まれるデコーダ22a〜22dからなる。各デコーダ22はアドレッシング導線21の数、すなわち今の例では2に等しい数の入力をもつ。各デコーダ22は、電流記憶段をなすピクセル回路23内の電流ミラー24a〜24pの数、すなわち今の例では4に等しい数の出力をもつ。電流ミラー24a〜24pの構成は好ましくは先述した図2の第一の電流ミラー8aの構成と同一であることを注意しておく。デコーダ22は2本のアドレッシング導線21を通じて伝達されたデジタル値をサブフレーム選択信号に変換する。これが電流ミラー24内のサブフレーム選択スイッチに入力される。これにより実質列の全長にわたって走る線の数の低減が実現されることが理解されるであろう。アドレッシング導線21a、21bを用いて、サブフレーム選択信号の4つの異なる組み合わせが実現できるのである。これは、電流ミラー24のいずれも、電流ミラー24a〜24pのそれぞれが接続されている単一の列導線25を流れる参照電流Irefを同時にミラーすることはないとすれば十分である。
【0055】
デコーダ22を二つ以上のピクセル回路23が共有することによってデコーダ22の数を減らし、それによってアクティブマトリクスディスプレイパネルの複雑さをも軽減しうることに注意しておく。同じ列にあるピクセル回路23が参照電流Irefによって同時にプログラムされる危険はない。各電流ミラー24は行選択スイッチを有しており、4つの行選択導線26a〜26dのうちの別々のものに接続されているからである。図3は二値コーディングを使った場合の例を図解している。一般には多値論理を使うことで、より多くのデコーダ22制御やアドレッシング導線21の数のさらなる削減が可能になる。
【0056】
図3のアクティブマトリクスディスプレイパネルはその他の点では図1のものと同一であり、やはり純粋に逐次的に駆動されることが意図されている。これは各電流ミラー24中の電流メモリが順に選択されて参照電流Irefをミラーし、選択が次に移ったときは最後にミラーされた参照電流を維持するということを意味する。電流ミラー24の出力を流れる電流はピクセル回路23内のノード27a〜27dで足し合わされ、電流ミラー24によって引き出される電流の総和がピクセル回路23内のOLED28a〜28dから引き出される。アクティブマトリクスディスプレイパネルを駆動する仕方についてのちにより詳細に説明する。
【0057】
図4は、純粋に並列的に駆動されるよう意図されている本発明の変形を示している。これは、この変形の概念を解説する目的で示している4つのピクセル回路29a〜29dのそれぞれにおいて、そのピクセル回路29がアドレッシングされたときに、複数の参照電流が同時に、しかし選択的にミラーされるということを意味している。
【0058】
図示した実施形態では、4本の列導線30a〜30dがあり、そこに同一または異なる値をもつ参照電流Iref1〜Iref4がディスプレイドライバによって供給されうる。ピクセル回路29は図1に示した実施形態のものと同一である。それぞれは4つの電流ミラー31a〜31pによって形成される電流ミラー回路を有している。しかし、本応用分野では、並列的に駆動されるアクティブマトリクスディスプレイパネルと逐次的に駆動されるものとの間で微妙に異なる用語を使う。そのため、サブフレーム選択信号の代わりに、この分野では、並列的なアクティブマトリクスディスプレイパネル駆動に使われるときはフィード選択信号という言い方をする。こうした使い分けをするのは、フィード選択信号は、逐次的に駆動されるディスプレイパネルの場合のようにサブフレーム周期ごとに毎回与えられるのではなく、好ましくは各電流ミラー回路にフレーム周期ごとに一回にまとめて提供されるものだからである。それでも使われる原理は同じである。列導線30a〜30d上の4つの参照電流Iref1〜Iref4のそれぞれはピクセル回路29内のOLED32a〜32dから引き出される電流へのある寄与を定義しており、各ピクセル回路29内の4つの電流ミラー31が並列に接続されているノード33a〜33dによって形成される加算器を使ってそれらの寄与が足し合わされるのである。図1〜図3の逐次的に駆動される実施形態の場合と同様、ノード33を通じて引き出される電流は電流ミラー31の(可能性としては重みをかけた)出力であり、当該パネルは電流駆動である。図1〜図3の実施形態の場合と同様、加算器を使ってミラーされた電流寄与を足し合わせるため、参照電流Iref1〜Iref4は小さくてすむ。ビット選択導線34a〜34dを通じて供給されるフィード選択信号によって制御される電流ミラースイッチを使うことにより、電流寄与はディスプレイドライバから受け取る駆動情報に基づいて選択的に足し合わされるので、参照電流の変動はほとんどあるいは全くなくてもよい。
【0059】
図1〜図3の実施形態の場合と同様、ピクセル回路29a〜29dのそれぞれは4つの行選択導線35a〜35dのうちの対応付けられた一つに接続されていることに注意しておく。列導線30a〜30dを流れる参照電流が電流ミラー31によってミラーされ、ミラーされた電流を決定する信号値が電流ミラー31に保存されるのは、対応する行選択導線35の行選択信号に反応してのみである。
【0060】
サブフレーム選択信号とフィード選択信号との間の類似性を考えれば、図3のデコーダ22が図4の実施形態においても用いうることは当業者にとっては驚きではないであろう。すなわち、駆動情報をN個のフィード選択信号に変換して各フィード選択信号を電流ミラースイッチのうちの対応する一つに供給するよう構成されたアドレッシング回路では、含まれるアドレッシング導線の数をフィード選択スイッチの数よりも小さくできる。アドレッシング導線に別個の入力によって接続され、電流ミラーに対応付けられた各フィード選択スイッチに各電流ミラーごとの別個の出力によって接続されたデコーダは、アドレッシング導線を通じて伝達されたデジタル値を該デジタル値によってエンコードされるフィード選択信号の組み合わせに変更するよう構成される。ここでもまた、電流ミラー回路のそれぞれに対して別個のデコーダがあってもよいし、デコーダを複数の電流ミラー回路で共有してもよい。
【0061】
図5は、別の種類のデコーダ37を有するピクセル回路36a〜36dを示している。これらのデコーダ37a〜37dはシフトレジスタを有しており、クロック導線38上の信号によって制御される。ここで、ディスプレイドライバからピクセル回路36a〜36dを通過して走るクロック導線37は1本だけでよい。この場合、フィード選択信号の組み合わせに変換されるべきデジタル値は、デコーダ37に対して逐次的な形で有効に与えられる。当業者は、より低いクロック周波数を使えるようにするため、クロック導線38と並んで追加的なアドレッシング導線を使うこともできることを理解することであろう。
【0062】
使用上は、参照電流Iref1〜Iref4は列導線39a〜39dを流れる。フレーム周期内に、ピクセル回路36に4本の行選択導線40a〜40dのうちの一本を通じて行選択信号が与えられる。同時に、二値コードがデコーダ37にクロック導線38を通じてシリアル的に与えられる。シフトレジスタによって、二値コードはフィード選択信号の組み合わせに変換されうる。これがピクセル回路36内の電流ミラー41a〜41pに与えられる。ピクセル回路36のアドレッシングが行選択導線40を通じて行われる場合、参照電流Iref1〜Iref4はデコーダ37によって与えられるフィード選択信号に基づいて電流ミラー41a〜41pによって選択的にミラーされる。ピクセル回路36の選択が解除されたのちもミラー電流は維持される。ピクセル回路36内の電流ミラー41の出力はピクセル回路36内のノード42において並列に接続されており、ミラーされたあるいは維持された電流の総和がピクセル回路36内のOLED43を通じて引き出される。
【0063】
図6は、図2のピクセル回路の代替構成を示しており、図4および図5のようなアクティブマトリクスディスプレイパネルの実施形態での用途に好適なものであるが、列導線は4本ではなく44a、44bの2本となっている。このピクセル回路は第一および第二の電流ミラー45a、45bを有し、その出力がノード46において並列に接続されている。第一の電流ミラー45aは入力トランジスタ47および出力トランジスタ48を有しており、これらは性質のよい整合比、たとえば1対1で整合がとれている。第一の電流ミラー45aは、第一のビット選択導線50a上のフィード選択信号に反応するフィード選択スイッチ49を有している。ノード46において足し合わされる電流寄与の合計が第三の電流ミラー51に入力される。該第三の電流ミラー51は入力トランジスタ52および出力トランジスタ53を有しており、それらの整合はとれている。該第三の電流ミラー51は電流記憶段を有しており、それは出力トランジスタ53および保存コンデンサ54によって形成される。行選択スイッチ55は、ノード46を通じて引き出される電流が第三の電流ミラー51の出力にミラーされ、それによりOLED56から引き出されるか、あるいは保存コンデンサ54によって保存されている電圧によって決められる最後にミラーされた電流が引き出されるかを決定する。行選択スイッチ55は行選択線57上の行選択信号に反応する。
【0064】
記載されているすべての実施形態において、電流ミラー回路内の電流ミラーは、付随する列導線(純粋に逐次的)に、あるいは複数の列導線に(並列的)、電流駆動回路によって供給される駆動情報に基づいて選択的に接続されることが想起されるであろう。よって、ある行のピクセル回路が対応付けられた行選択導線上の信号によって選択されているときは常に、列導線を流れる参照電流は加算器にミラーされるかされないかのいずれかである。それは駆動情報がいくつかの二値のフィード選択信号(並列的の場合)またはサブフレーム選択信号(純粋に逐次的に駆動されるディスプレイパネルの場合)に翻訳されたものによって決まる。特に工夫を施されなければ、参照電流を供給する電流駆動回路は、該参照電流がミラーされている場合とそうでない場合とで異なる入力インピーダンスを「見る」ことになる。入力インピーダンスを実質一定に保つため、本発明のさまざまな実施形態は、少なくとも列導線の数に対応するいくつかの電流廃棄回路段を有している。各電流廃棄回路段は、付随する電流ミラーを制御する電流ミラースイッチに供給されるフィード選択信号の一つに反応するスイッチによって列導線の対応付けられた一本に接続され,列導線と各電流ミラー出力の間の接続が中断されたときに列導線と電流廃棄回路段との間の接続が確立されるようになっている。
【0065】
図6は、本発明の有益な効果に寄与する二つの機能、すなわち参照電流のコピーと電流値の保存との分離を明確に示している。適正な動作のためには、電流ミラー45、51の極性を、たとえば第一および第二の電流ミラー45a、45b内に含めるトランジスタの種類を第三の電流ミラー51に対して相補的な種類にすることによって、しかるべく選ぶ必要がある。
【0066】
図7は、ピクセル回路内に電流廃棄回路段が含まれるような、図2のピクセル回路の変形を示している。以前と同様、ピクセル回路は第一の電流ミラー58aおよび第二の電流ミラー58bを有している。第一の電流ミラー58aは入力トランジスタ59および出力トランジスタ60を有している。さらに、第一の電流ミラー58aは、出力トランジスタ60と保存コンデンサ64によって形成される電流記憶段を有する。ここで、フィード選択スイッチ63は、二つの列導線65a、65bの一方を流れる参照電流をミラーした電流を第一の電流ミラー58aが供給するのを、二つのビット選択導線66a、66bのうちの対応付けられた一つの信号に反応して制御する。フィード選択スイッチ63が閉じられていたら、参照電流はミラーされ、第一および第二の電流ミラー58a、58bが並列に接続されているノード67に供給される。ノード67を通じて、電流ミラー58a、58bの出力はOLED68にも接続されている。フィード選択スイッチ63または行選択スイッチ61、62が閉じられていなければ、出力トランジスタは保存コンデンサ64に保存されている電圧によって決定される電流を引き出す。
【0067】
使用上は、ピクセル回路が該ピクセル回路に対応付けられている行選択導線69上の信号によってアドレッシングされているときは常に、第一および第二の行選択スイッチ61、62は閉じる。こうして入力トランジスタ59および第一の列導線65aの間の接続が確立される。さらに第一のビット選択導線66aによってフィード選択信号が供給された場合には、フィード選択スイッチ63が閉じられ、参照電流がミラーされる。そうでなければ参照電流はミラーされないが、入力トランジスタ59は第一の列導線65aに接続されたままであり、入力トランジスタ59によって決定される入力インピーダンスはフィード選択スイッチ63の状態にはよらない。このように、入力トランジスタ59は局部電流廃棄場所として機能するのである。
【0068】
図8は、本発明に基づくアクティブマトリクスディスプレイパネルの一般化された実施形態を示している。これは、図1および図3の純粋に逐次的に駆動される実施形態ならびに図4および図5の並列的でしか駆動されない実施形態の組み合わせになっている。さらに、図8は図1、3、4、5の実施形態の変形において実装しうるいくつかの特徴を示している。
【0069】
図8の実施形態では、列内のピクセル回路70a、70bはまたグループに分けられる。ただし、各グループはM個のピクセル回路を有し、M>1とする。図示した例では、M=2であり、よって図示したピクセル回路70a、70bは同じグループに属している。両ピクセル回路70はOLED71a、71bを有している。アクティブマトリクスディスプレイパネルは各列についてN本の列導線72a〜72dを有しており、そのそれぞれが当該パネルに接続されたときに電流駆動回路(図示せず)によって提供される参照電流In(n=1…N)を流すよう構成されている。この例では、N=4である。M個のピクセル回路70が属するグループには一つの局部電流加算器73が対応付けられている。局部電流加算器73は、N個の電流ミラー74a〜74dを有する電流ミラー回路を有しており、各電流ミラーはN本の列導線72のうちの一本を流れる電流を電流ミラー出力にミラーするよう構成されている。図からわかるように、電流ミラー74は並列に接続されており、N個の電流ミラー出力を流れる電流はノード75において足し合わされる。
【0070】
図9は、N=2の場合について、局部電流加算器において使うのに好適な電流ミラー回路の実施形態を示している。それは第一の電流ミラー76aおよび第二の電流ミラー76bを有している。電流ミラー出力はノード77において並列に接続され、このノードが加算器を形成している。第一および第二の列導線78aおよび78bを通る参照電流は、それぞれ第一および第二の電流ミラー76a,76bによって選択的にミラーされる。これは、第一および第二のフィード選択スイッチ79a、79bがそれぞれ第一および第二のビット選択導線80a、80bによって与えられるフィード選択信号に反応して閉じられるかどうかによっている。そうなるのは、第一および第二の行選択スイッチ81a、81bが、M個のピクセル回路のうちの一つにそれぞれ対応付けられているM本の行選択導線82a、82bのうちの一本の行選択信号にそれぞれ反応して閉じられる場合についてのみである。図9の第一および第二の電流ミラー76a、76bは実質的に図6に示した第一および第二の電流ミラー45a、45bに対応していることに注目しておく。
【0071】
図8に戻ると、M個のピクセル回路70a、70bのそれぞれは、K>1としてK個の電流ミラー83a〜83fを有している。この例ではK=3である。図10はK=2の場合のピクセル回路の例を示している。このピクセル回路は、第一および第二の電流ミラー84a、84bを有している。第一の電流ミラーは入力トランジスタ85および出力トランジスタ86、ならびに第一および第二のサブフレーム選択スイッチ87、88ならびに第一および第二の行選択スイッチ89、90を有している。それはさらに保存コンデンサ91を有している。第二の電流ミラー84bは構成上は第一の電流ミラー84aに対応している。第一および第二の電流ミラー84a、84bの出力はノード92において並列に接続されている。このノード92によってそれらはまたOLED93にも接続されている。第一および第二の電流ミラー84a、84bの入力は局部列導線94に接続されている。
【0072】
第一および第二の電流ミラー84a、84bの構成は実質的に図2に示した第一および第二の電流ミラー8a,8bの構成に対応していることを注意しておく。よって、第一および第二の電流ミラー84a、84bのそれぞれは、電流記憶段も有している。第一の電流ミラー84aにおいては、この電流記憶段は保存コンデンサ91および出力トランジスタ86を有している。第一および第二の電流ミラー84a,84bに含まれる電流記憶段は、ノード92を通じてOLED93に接続されている出力をなす。図2に関連して述べたように、保存コンデンサ91は第一の電流ミラー84aの出力を通じて流れる電流を決定する電圧を保存するよう構成されている。第一および第二のサブフレーム選択スイッチ87、88が第一および第二のデータビット選択導線95a、95b上のサブフレーム選択信号に反応するもので、第一の電流ミラー84aの入力と保存コンデンサ91との間に位置していることにも注意しておく。第一および第二のサブフレーム選択スイッチ87、88が閉じられ、第一および第二の行選択スイッチ89、90も――行選択導線96上の信号に反応して――閉じられているとき、局部列導線94上の電流からミラーされる電流を決定する新たな電圧値が保存コンデンサ91に設定される。
【0073】
図8に戻ると、M個のピクセル回路のグループ内で第一のピクセル回路70aをアドレッシングするためには、2本の行選択導線97a、97bのうちの第一の線上で行選択信号が与えられることが見て取れるであろう。列導線72a〜72dを通じて4つの参照電流が与えられている。ビット選択導線98a〜98dを通じてはフィード選択信号が与えられる。このようにして、列導線72a〜72dを流れる参照電流は、電流ミラー74a〜74dの出力に選択的にミラーされる。ミラーされた電流は足し合わされ、その合計が局部列導線99を流れる。データビット選択導線100a〜100cによって与えられるK個のサブフレーム選択信号によって、局部列導線99を流れる参照電流は、電流記憶段をなすK個の電流ミラー83によって選択的にミラーされる。電流記憶段の出力電流の合計は、このように少なくとも部分的には局部電流加算器73内の電流ミラー74のそれぞれによってミラーされた電流によって決定されるものであり、それがOLED71を通じて引き出される。電流記憶段をなす電流ミラー83のそれぞれにおいて、出力を通じて引き出される電流を決定する値が、電流記憶段に含まれる保存要素に保存される。これにより、行選択導線97上に行選択信号がないとき、あるいは電流ミラー83の一つにサブフレーム選択信号が与えられていないとき、電流ミラー83内の電流記憶段が、最後にミラーされた電流が引き続きOLED71から引き出されることを保証する。
【0074】
局部列導線99の寄生容量はM個のピクセル回路70をアドレッシングしうるスピードに影響するかもしれないが、局部列導線99はずっと短くできることを指摘しておく。局部電流加算器73の位置からはディスプレイパネルの縁までよりもM個のピクセル回路70までの距離が短く、各ピクセル回路70の電流ミラー83の入力を局部電流加算器73の出力につなぐだけでいいだろうからである。
【0075】
さらに、この実施形態は、M個のピクセル回路の各グループにさらに局部電流加算器を設け、局部列導線の数に対応する数の局部列導線を設けることによってさらに洗練することができる。これにより、値の異なる参照電流を並列的にM個のピクセル回路に与えることができる。そのような実施形態では、局部列導線を通じて提供される参照電流を選択的にミラーするために、ピクセル回路の電流ミラーにおける局部アドレッシング回路および追加のフィード選択スイッチも用いられる。
【0076】
局部加算器73内の電流ミラー74は電流廃棄回路段を有していてもよい。その場合、前記局部加算器は、図7の第一の電流ミラー58aの変形を有する。図8は、M個のピクセル回路のグループに対し、独立した電流廃棄回路101が設けられている代替形を示している。電流廃棄回路101はN個の電流破棄回路段102a〜102dを有している。第一の電流破棄回路段102aは、スイッチ103によって第一の列導線72aに接続されうる。第一の電流破棄回路段102aは第一のビット選択導線98a上のフィード選択信号に反応するが、この信号はまず反転回路104を通るようになっている。このため、スイッチ103は、第一のビット選択導線98a上にフィード選択信号が存在しないときに閉じ、存在するときに開く。第一の電流破棄回路段102aはトランジスタ105を有しており、これは第一の電流ミラー74aの入力トランジスタと整合されている。このため、第一の列導線72aに接続されている電流駆動回路は、第一のビット選択導線98aを通じてフィード選択信号が与えられているかどうかにかかわりなく、常に同じ入力インピーダンスを「見る」ことになる。
【0077】
ビット選択導線98a〜98dの数Nならびにデータビット選択導線100a〜100cの数Kを、図2との関連で説明したデコーダ22や図5との関連で説明したデコーダ37のようなデコーダを使うことによって減らせることは理解されることであろう。
【0078】
図11は、ピクセル回路のさらなる実施形態を示している。これは純粋に逐次的に駆動されることを意図されており、よって図1、3、8において示されているピクセル回路の代わりに用いることができる。図12、13は、このピクセル回路の二種類のアドレッシング回路に接続された変形を示している。
【0079】
図11では、ピクセル回路は第一、第二、第三の電流ミラー106a、106b、106cを有する。第一、第二、第三の電流ミラー106a〜106cは列導線107を流れる参照電流をそれぞれの電流ミラー出力にミラーするよう構成されている。各電流ミラー出力は電流ミラーに含まれる電流記憶段の出力と一致する。第一の電流ミラー106aの場合、電流記憶段は、第一の電流ミラー106aの出力トランジスタ108および保存コンデンサ109を有する。第一、第二、第三の電流ミラー106a〜106cの出力は、並列にされて、ピクセル回路中のノード111を通じてOLED110に接続される。こうして、各電流記憶段は、少なくとも部分的には第一の電流ミラー出力にミラーされた電流によって決定される電流を出力端子を通じて、したがってOLED110を通じて引き出すことができる。
【0080】
第一の電流ミラー106aは、第一のデータビット選択導線114a上のサブフレーム選択信号に反応する第一および第二のサブフレーム選択スイッチ112、113を有している。第二および第三のデータビット選択導線114b、114cはそれぞれ第二および第三の電流ミラー106b、106cにサブフレーム選択信号を伝える。第一の電流ミラー106aはさらに、行選択導線117上の行選択信号に反応する第一および第二の行選択スイッチ115、116を有している。行選択スイッチ115、116はいずれも、第一の電流ミラーのうちの保存コンデンサ109に電圧を供給する回路部分に含まれている。保存コンデンサ109に保存されている電圧が第一の電流ミラー106aに含まれる電流記憶段の出力を通じて引き出される電流の値を決定することに注意しておく。
【0081】
第一の電流ミラー106aに含まれる電流記憶段はさらに、リセット導線119上のリセット信号に反応するリセットスイッチ118を有する。リセット導線119を通じてリセット信号が与えられたときには、保存コンデンサ109は放電される。こうして、電圧値はデフォルト値の0Vに調整される。出力トランジスタ108上でのゲートとソースの電圧差もしたがってデフォルト値の0Vに設定され、電流記憶段の出力を通じて実質的に電流は流れない。もちろん、デフォルトのリセット値は別の値とすることも可能である。
【0082】
リセットスイッチ118にリセット信号が与えられていないときには、入力トランジスタ120と第二のサブフレーム選択スイッチ113と第二の行選択スイッチ116との間に接続が維持され、そのため電流記憶段は前述したような通常の仕方でプログラムされうる。
【0083】
第二および第三の電流ミラー106b、106cは構成上、第一の電流ミラー106aに対応する。
【0084】
図12は、リセット導線122上のリセット信号によってリセットされうる電流記憶段をもつピクセル回路121の別の実施形態を単純化して示すものである。ピクセル回路121は4つの電流ミラー123a〜123dを有しており、これらは図11の第一、第二、第三の電流ミラー106a〜106cとレイアウト上同様である。それぞれはOLED124に接続されている出力をもち、OLEDは電源電圧に接続されている。電流ミラー123a〜123dは共通の電位線を介して接地電位に接続されている。ここでもやはり、逆の構成で、電流ミラー123が共通の電位線125を介して電源電圧に接続されておりOLED124が逆向きに接地電位に接続されているとすることも可能である。
【0085】
電流ミラー123a〜123dのそれぞれは電流記憶段を有し、その出力は実質的に電流ミラー出力と一致し、OLED124に接続されている。各電流記憶段は、出力を通じて流れる電流を決定する信号値を保存しておくための保存要素を有する。各電流記憶段はさらに、4つのサブフレーム選択信号のうちの一つに反応するサブフレーム選択スイッチを有している。図12では、サブフレーム選択信号はデータビット選択導線126a〜126dを通じて提供され、このそれぞれは4つの電流ミラー123a〜123dのうちの対応付けられた一つに接続されている。前述した諸実施形態の場合と同様に、サブフレーム選択信号は、行選択導線127によって与えられる行選択信号とともに、列導線128を流れる参照電流が接続されている電流ミラー123によってミラーされるかどうかを決定する。電流ミラー123内のそれぞれの行選択スイッチおよびサブフレーム選択スイッチがオンのときは、列導線128上の電流は電流ミラー出力にミラーされる。そうでない場合には、電流記憶段の保存要素に保存されている信号値によって決定される電流が電流ミラー出力を通じて流れる。
【0086】
各電流ミラー123はさらに、リセット導線122上のリセット信号に反応して保存要素に保存されている信号値をデフォルト値に調整するリセットスイッチを有している。デフォルト値は、たとえば電流ミラー出力を通じて引き出される電流が実質0になるよう決定する値である。リセットスイッチは、当該電流ミラーが同時にサブフレーム選択信号も与えられているときにのみ動作する。
【0087】
図13では、ピクセル回路129にフィード選択信号を供給するアドレッシング回路がデコーダ130によって簡略化されている。デコーダは付随する入力によって二つのアドレッシング導線131a、131bのそれぞれに接続されている。デコーダはさらに、4つの別個の出力によって、4つの電流ミラー132a〜132dに、特にそこに含まれるサブフレーム選択スイッチに接続されている。デコーダ130は二つのアドレッシング導線131a、131bを通じて伝達されるデジタル値をサブフレーム選択信号の組み合わせに変換し、そのサブフレーム選択信号が対応付けられているサブフレーム選択スイッチに入力される。図示した実施形態では、サブフレーム選択信号は別個に、すなわち時間的間隔をあけて、対応付けられている電流ミラーに供給されるようになっているので、選択信号の可能な組み合わせは4通りだけである。そのため、これら4つの組み合わせをエンコードするには二つのアドレッシング導線131で十分である。デコーダ130はピクセル回路129の近傍の基板上に位置される(実際には図示した実施形態ではピクセル回路129の中に含まれている)。このため、ピクセル列の実質全長にわたって走る導線の数の削減が達成される(4から2に)。
【0088】
図13は、スイッチング・トランジスタ133a〜133hを使ったデコーダ130の実装の例を示している。これらはN型およびP型トランジスタを含む。図13の例は、ここに示す発明のすべての実施形態において使われるようなスイッチの実装の例を与えるために用意されたものである。よって、概略的に示されたサブフレーム選択スイッチ、フィード選択スイッチ、行選択スイッチ、リセットスイッチはスイッチング・トランジスタによって実装することができる。もちろん、他の実装も当業者には明らかであろう。
【0089】
デコーダ130を別とすれば、図13のピクセル回路129は図12のものと同一である。前述した諸実施形態の場合と同様に、サブフレーム選択信号は、行選択導線134によって与えられる行選択信号とともに、列導線135を流れる参照電流が接続されている電流ミラー132によってミラーされるかどうかを決定する。電流ミラー132内のそれぞれの行選択スイッチおよびサブフレーム選択スイッチがオンのときは、列導線135上の電流は電流ミラー出力にミラーされる。電流ミラー出力を通って引き出される電流もまたピクセル回路129内のOLED136を通じて引き出される。行選択信号および関係するフィード/サブフレーム選択信号がない場合には、電流記憶段の保存要素に保存されている信号値によって決定される電流が電流ミラー出力を通じて流れる。
【0090】
各電流ミラー132はさらに、リセット導線137上のリセット信号に反応して保存要素に保存されている信号値をデフォルト値に調整するリセットスイッチを有している。デフォルト値は、たとえば電流ミラー出力を通じて引き出される電流が実質0になるよう決定する値である。リセットスイッチは、当該電流ミラー132が同時にサブフレーム選択信号も与えられているときにのみ動作する。
【0091】
議論してきたアクティブマトリクスディスプレイパネルのさまざまな実施形態を駆動するのに使われうる方法について、これからさらに詳細に説明する。各実施形態において、各ピクセル回路について、列導線を流れる参照電流があるフレーム期間中にある第一のレベルに設定され、第一の電流ミラーによってミラーされ、該電流がそのピクセル回路中の発光素子を通じて引き出され、同じフレーム期間中に参照電流は第一の電流ミラーに並列に接続された少なくとも一つのさらなる電流ミラーによってミラーされ、ミラーされた電流どうしが足し合わされる。各実施形態において、動きのある時の像の乱れを避けるために、フレーム時間内に発光のない期間を設けることが有益でありうる。この場合、タイムチャートはこの可能性を組み込むよう調整されるべきである。
【0092】
本発明の純粋に逐次的な場合にアクティブマトリクスディスプレイパネルを駆動する方法を説明するため、図1を参照する。4つのピクセル回路1a〜1dが完全な列をなしているものとする。図14は、データビット選択導線7a〜7dによって与えられるサブフレーム(subframe)選択信号sk(k=1…4)および行選択導線6a〜6dによって与えられる行(row)選択信号r1〜r4の時間変化をちょうど1フレーム期間にわたって示している。
【0093】
図示した実施形態では、フレーム期間はK個のサブフレーム期間ΔtkおよびK個の電流安定化期間に分割されている。図14では、フレーム期間内のサブフレーム期間Δtkは同じ長さである。各サブフレーム期間Δtk内では、行選択信号r1〜r4が各行選択導線6a〜6d上で与えられている。図示した実施形態では、K個の電流安定化期間があるが、これは列導線3を流れる参照電流Irefが各サブフレーム期間Δtkの開始前には異なる値に設定されているためである。参照電流Irefが2つの相続くサブフレーム期間にわたって一定であるような実施形態では、これらの2つのサブフレーム期間の間に電流安定化期間が存在する必要はない。電流安定化期間の間は、行選択導線6a〜6dには行選択信号は与えられず、電流ミラー4a〜4pはいずれも動作していない。このことは、列導線3の寄生容量のため電流安定化期間中は参照電流Irefはきちんと定まらないので、有益である。
【0094】
図示した実施形態では、各サブフレーム期間Δtkについて異なる値の参照電流Irefが設定されている。それらの値は二進で重みがかけられたもので、最上位の値が最初にくる、すなわち第一のサブフレーム期間Δt1の間に選択的にミラーされる。第二の参照電流の値は第一のものの半分で、第三のものはその半分、などである。このため、意図されているレベルに適切に落ち着くための電流安定化期間は異なりうる。
【0095】
図示した実施形態では、OLED2a〜2dを通じて引き出される電流はデジタル値によってプログラムしうる。たとえば、第一のピクセル回路1aにおいてOLED2aに与えられる値は「1100」、第二のOLED2bを流れる電流の値は「0000」、第三のOLED2cを流れる電流の値は「1010」、四番目のOLED2dは「0001」とプログラムされるなどである。
【0096】
各電流ミラー4に電流記憶段を含めているため、あるフレーム期間の第一のサブフレーム期間の間にミラーされた電流は、少なくとも次のフレーム期間の第一のサブフレーム期間まで、すなわち1フレーム期間の間維持される。ただし、リセット導線を有する図11〜図13の実施形態の駆動では、のちに説明するように、これは必ずしも成り立たない。
【0097】
図示されているフレーム期間の開始の時点では、第一のピクセル回路1aのOLED2aを通じて電流は流れていないものとする。最下位ビットに対応する電流レベルが10nAであるとすれば、当該フレーム期間の終了時点においてOLED2aを流れる電流は、1×80nA+1×40nA+0×20nA+0×10nA=120nA となる。
【0098】
図15は、純粋に並列的に駆動される図4に示した実施形態の場合に、同じ電圧レベルがどのようにプログラムされるかを示す。各列導線30a〜30d上の4つの参照電流Iref1〜Iref4は同時に設定されるので、1フレーム期間内には電流安定化期間は一つしかない。電流安定化期間の長さは、最下位ビットに対応する電流が落ち着くのに必要とされる時間に等しい。フレーム期間の残りは4つの区間Δt1〜Δt4に分割される。図14に比べ、フレーム期間のうち電流安定化のために留保されている部分が短いことに注意しておく。各区間の間、フィード選択信号は図4に示した4つのピクセル回路29a〜29dのうちの一つに提供され、行選択信号がピクセル回路29に対応付けられている行選択導線35を通じて与えられている。このようにして、参照電流Iref1〜Iref4は、Δt1と記した期間の間は、第一のピクセル回路29a内の電流ミラー31a〜31dによって、その期間の間のフィード選択信号b1〜b4の値に基づいて選択的にミラーされる。
【0099】
図16は、一つの列が図12で示したピクセル回路121のような4つのピクセル回路を有するアクティブマトリクスディスプレイパネルを駆動する一つの方法を図解するものである。この実施形態でも、ピクセル回路は逐次的に駆動される。しかし、参照電流Irefを列導線128を通じて二進で重みづけられた値の間で変化させる代わりに、参照電流Irefはフレーム期間を通じて(そしてあるフレーム期間と次のフレーム期間の間でも)一定に保たれる。このため、参照電流Irefがその意図されている値に落ち着くのを待つための時間を留保しておく必要はない。同じ効果、すなわちプログラムしうる強度値の数の増加を実現するため、4つのサブフレーム期間Δt1〜Δt4は二進で重みづけられた値に従って長さを変化させてある。別の実施形態では、長さの変化は別のパターンに従ったものでもよい。図示した実施例では、第一のサブフレーム期間が最長で、サブフレーム期間の長さは対応するサブフレーム選択信号s1〜s4が与えられる順に減少していく。これと同じようにしてサブフレーム期間Δt1〜Δt4の長さは図14で図示した方法の変形においても変化させてもよく、図12のピクセル回路121を組み込んでいるアクティブマトリクスディスプレイパネルを駆動する際に参照電流値も変化させることができることを注意しておく。この場合には、フレーム期間はさらに図14で示したような電流安定化期間を有する。
【0100】
図16では、フレーム期間はさらにリセット期間Δtrを有している。リセット期間Δtrの間、列内の各ピクセル回路は、行選択信号を当該ピクセル回路に与えることによって順にアドレッシングされる。同時に、リセット信号が、電流記憶段を含むピクセル回路の電流ミラー内の各電流記憶段に与えられる。リセット信号は、電流ミラー内でサブフレーム選択スイッチを閉じるサブフレーム選択信号と同時に与えられる。こうして、電流記憶段内の保存要素によって保存されている信号値はデフォルト値にリセットされる。デフォルト値は、電流記憶段の出力を通じて、よってそれに接続されている発光素子を通じて流れる電流が0になるよう決定する値である。
【0101】
たとえば、図12のピクセル回路121がそのような4つのピクセル回路からなる列における第一のピクセル回路であり、図16に示されたアドレッシング信号が与えられる場合、OLED124を流れる電流の時間変化は、列導線128を流れる参照電流をI0に等しいとすると、図16でIpと記されたようなものになる。第一のサブフレーム期間Δt1の開始の時点において、行選択導線127を通じて行選択信号が与えられ、第一のデータビット選択導線126aを通じて第一のサブフレーム選択信号が与えられる。そこで、列導線128を流れる参照電流は第一の電流ミラー123aによってミラーされる。該電流ミラーは電流記憶段を有しており、第一の電流ミラー123a内の電流記憶段の保存要素には、当該記憶段の出力を通じて流れる電流がI0のままとなるような値が保持される。
【0102】
第二のサブフレーム期間Δt2の開始の時点において、ピクセル回路121内の第二の電流ミラー123bについて前記プロセスが繰り返される。第二の電流ミラー123bによってミラーされた(そしてその後維持されている)電流が第一の電流ミラー123aによって引き出されている電流に加わるため、OLED124を流れる電流は今では2I0である。第三および第四のサブフレーム期間Δt3、Δt4の開始の時点においてはサブフレーム選択信号は与えられない。プログラムすべき値が今の例ではたまたま「1100」であるためである。
【0103】
サブフレームリセット期間Δtrの開始の時点において、サブフレームリセット信号がリセット導線122を通じて与えられる。それとともに行選択導線127を通じて行選択信号が、そして4つのデータビット選択導線126a〜126dの全部を通じてサブフレーム選択信号が与えられる。こうして、電流記憶段を構成する4つの電流ミラーのそれぞれによって引き出される電流を決定する値が、リセットスイッチを用いて0というデフォルト値にリセットされる。これでOLED124を通じて電流は引き出されなくなる。サブフレーム期間の長さがさまざまであるという事実のため、この場合にも「1100」という値における最上位のビットは全体としての知覚される強度に対して最大の貢献に対応する。電流寄与I0がOLED124から引き出されるのは、全フレーム期間からリセット期間Δtrを差し引いた時間の間だからである。
【0104】
図16に図示されたアクティブマトリクスディスプレイパネルを駆動する方法を使うと、4つの電流ミラー123はすべて、サブフレームリセット期間Δtrの開始の時点において突然オフにされる。これは、OLED124がフレーム期間の比較的長い部分にわたって光を放出でき、そのためより高い強度値あるいはより高い知覚される強度値がより少ない電流によって実現できるという利点がある(光はディスプレイパネルを見る者の知覚において実質的に積分される)。しかし、行ごとに突然ピクセルをオフにするのはこの方法で駆動されるアクティブマトリクスディスプレイパネルによって表示される画像の不自然さを生じる。図17は、アクティブマトリクスディスプレイパネルを駆動する代替的な方法を図解するもので、ここではピクセル回路における電流記憶段の少なくとも一つがリセットスイッチを有している。
【0105】
駆動方法のこの変形では、保存要素において保存する信号値は、各サブフレーム期間内にいくつかの電流記憶段のうちの異なる一つに順番に選択的に与えられ、リセット信号は前記数の電流記憶段のそれぞれに逆順に与えられる。図17に示したように、リセット期間Δtr1〜Δtr3は、ピクセル回路中の各電流記憶段にリセット信号が与えられる時点の間の間隔を定義している。リセット期間Δtr1〜Δtr3の長さは実質的にサブフレーム期間Δt1〜Δt3の長さに対応しているが、逆順で、すなわちΔtr1=Δt3、Δtr2=Δt2、Δtr3=Δt1となっている。このため、ピクセル回路における発光素子を流れる電流の増加と減少は実質対称的である。これは、特に動きの速い画像が表示されるときの目に見える不自然さを防止する。
【0106】
ここでまた図12のピクセル回路121がそのような4つのピクセル回路からなる列における第一のピクセル回路であるとし、図17に示されたアドレッシング信号が与えられる場合を考える。ピクセル回路121に元来プログラムされているデジタル値は「1100」である。OLED124を流れる電流の時間変化は、列導線128を流れる参照電流をI0に等しいとすると、図17でIpと記されたようなものになる。破線は、最大のデジタル値「1111」がプログラムされたときに電流の時間変化がどのようになるかを示したものである。
【0107】
第一のサブフレーム期間Δt1の間、行選択導線127上に行選択信号が与えられている。同時に、第一のデータビット選択導線126a上に、プログラムすべき元来のデジタル値の最上位ビットに対応するサブフレーム選択信号が与えられる。これによって活性化されて第一の電流ミラー123aがI0に等しい参照電流をその出力にミラーし、それによりOLED124から電流を引き出す。第一の電流ミラー123a内の保存要素は、該第一の電流ミラー123aがもはや選択されていないときに電流I0が維持されるよう決定する信号値を保存する。第一のフレーム期間Δt1の間、第一のサブフレーム選択信号はまた、他の3つのピクセル回路にも選択的に与えられる。第二のサブフレーム期間Δt2の開始の時点において、第二のデータビット選択導線126b上でサブフレーム選択信号が与えられており、同時に行選択導線127上に行選択信号が与えられている。これが第二の電流ミラー123bを活性化し、I0の値をもつ参照電流が該第二の電流ミラー123bによってミラーされる。これでOLED124を流れる全電流は2I0となる。第三および第四のサブフレーム期間Δt3、Δt4の開始時点においては、第三および第四のデータビット選択導線126c、126d上ではサブフレーム選択信号は与えられない。第四のサブフレーム選択期間Δt4に対応する時間が過ぎたのち、行選択導線127上に行選択信号が与えられ、リセット導線122上にリセット信号が与えられ、第四のデータビット選択導線126d上にはサブフレーム選択信号が与えられて、第四の電流ミラー123d内の電流記憶段をリセットする。今の特別の例ではこれは何の影響も起こさないことを注意しておく。もともと第四の電流ミラー123dによって引き出される電流が0だったからである。この方法については、リセット信号が非デフォルト値の電流を引き出している活動中のミラーに対してのみ与えられるという変形も可能だが、それはディスプレイドライバにおいて余計な論理とメモリを要求することになる。第二のリセット期間Δtr2の開始の時点において、ピクセル回路121にはやはりリセット信号および行選択信号が与えられる。サブフレーム選択信号は第三のデータビット選択導線126c上に与えられている。第三のリセット期間Δtr3の開始の時点において、行選択導線127上には行選択信号が、リセット導線122上にはリセット信号が与えられ、サブフレーム選択信号は第二のデータビット選択導線126b上に与えられている。これにより、OLED124を流れる電流は2I0からI0に減少する。図示した変形では、第一の電流ミラー123aにはリセット信号は与えられていないが、それをするような変形もまた本発明の範囲内である。
【0108】
本記載を通じて、列導線を流れる電流は少なくともサブフレーム期間の間一定であるという前提に立ってきたが、列導線を流れる参照電流が変調されるような本発明の実施形態も可能である。このことは利用可能な中間階調レベルの範囲をさらに増加させる。変調が保存すべき全電流のある一定割合に限定されていたら、電流参照線の対応する電圧の振れは小さく、高速の安定化が実現できる。変調の割合は、中間階調レベルの数、回路の複雑さ、安定化時間の間の兼ね合いを考えて選ばれる。
【0109】
上述した実施形態は本発明を限定するものではなく解説するものであり、当業者は付属の特許請求の範囲から逸脱することなく多くの代替的な実施形態を設計することができるであろうことを注意しておくべきである。請求項において、括弧内に参照符号があったとしても、それは当該請求項を限定するものと解釈してはならない。「有する」の語は請求項において挙げられている以外の要素やステップの存在を排除するものではない。要素の単数形の表現はそのような要素の複数の存在を排除するものではない。本発明は、いくつかの異なる要素が集まったハードウェアによっても、あるいは好適にプログラミングされたコンピュータによっても実装されうる。いくつかの手段を列挙している装置請求項においては、それらの手段のうちのいくつかは同じ一つのハードウェア要素によって実施することもできる。ある種の施策が互いに異なる従属請求項に引用されているという事実だけでそれらの施策の組み合わせが好適に用いられないことを示すものではない。
【図面の簡単な説明】
【0110】
【図1】本発明に基づくアクティブマトリクスディスプレイの第一の実施形態の一区画を概略的に示す図である。
【図2】図1で概略的に示したアクティブマトリクスディスプレイの実施形態の単純化版におけるピクセル回路の実施形態を概略的に示す図である。
【図3】本発明に基づくアクティブマトリクスディスプレイの第二の実施形態の一区画を概略的に示す図である。
【図4】本発明に基づくアクティブマトリクスディスプレイの第三の実施形態の一区画を概略的に示す図である。
【図5】本発明に基づくアクティブマトリクスディスプレイの第四の実施形態の一区画を概略的に示す図である。
【図6】図4で示したアクティブマトリクスディスプレイの実施形態の単純化版における使用に好適なピクセル回路の実施形態を概略的に示す図である。
【図7】図4で示したアクティブマトリクスディスプレイの実施形態の単純化版における使用に好適なピクセル回路の別の実施形態を概略的に示す図である。
【図8】本発明に基づくアクティブマトリクスディスプレイパネルの一般化された第五の実施形態の一区画を概略的に示す図である。
【図9】本発明のアクティブマトリクスディスプレイパネルのさまざまな実施形態において使われる電流ミラー回路の実施形態を概略的に示す図である。
【図10】本発明のアクティブマトリクスディスプレイパネルのさまざまな実施形態において使われる二つの電流記憶段を有するピクセル回路の実施形態を概略的に示す図である。
【図11】本発明に基づくアクティブマトリクスディスプレイパネルの第六の実施形態において使われるピクセル回路の実施形態を概略的に示す図である。
【図12】図11で示した第六の実施形態と同様に機能するピクセル回路の単純化された実施形態を概略的に示す図である。
【図13】図11で示した第六の実施形態の変形を概略的に示す図である。
【図14】図1で示した実施形態を駆動するために与えられる信号のタイムチャートを概略的に示す図である。
【図15】図4で示した実施形態を駆動するために与えられる信号のタイムチャートを概略的に示す図である。
【図16】本発明に基づく方法の第一の実施形態に基づく図12で示したピクセル回路を有するアクティブマトリクスディスプレイパネルを駆動するために与えられる信号のタイムチャートを概略的に示す図である。
【図17】本発明に基づく方法の第二の実施形態に基づく図12で示したピクセル回路を有するアクティブマトリクスディスプレイパネルを駆動するために与えられる信号のタイムチャートを概略的に示す図である。
【特許請求の範囲】
【請求項1】
アクティブマトリクスディスプレイパネルであって、基板と、該基板上の少なくとも一つの列と複数の行とのマトリクスに配置された、それぞれがそこを流れる電流の値によって決定される強度の光を発することのできる発光素子を有しているピクセル回路の配列と、当該パネルに接続されたときにそれぞれが電流駆動回路によって与えられる参照電流を流すよう構成されている少なくとも一つの列導線とを有しており、ある列中のピクセル回路は少なくとも一つのピクセル回路からなる複数のグループに分けられており、当該アクティブマトリクスディスプレイパネルが第一のグループと対応付けられた少なくとも一つの電流ミラー回路を有しており、該電流ミラー回路は列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成された第一の電流ミラーを有しており、前記第一のグループ中の各ピクセル回路は前記発光素子に接続された出力端子をもつ少なくとも第一の電流記憶段を有し、前記第一の電流記憶段は少なくとも部分的には前記第一の電流ミラー出力にミラーされた電流によって決定される電流を前記出力端子を通じて引き出すことができるものであって、各電流ミラー回路が少なくとも一つの追加的電流ミラーを有しており、該追加的電流ミラーが付随する列導線を流れる参照電流を追加的電流ミラー出力にミラーするよう構成されており、各追加的電流ミラー出力が前記第一の電流ミラー出力と並列に接続されていることを特徴とする、アクティブマトリクスディスプレイパネル。
【請求項2】
ピクセル回路の各行のための行選択導線を有しており、少なくとも前記第一の電流記憶段が、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチが信号を前記保存要素に与える回路部分に含まれていることを特徴とする、請求項1記載のアクティブマトリクスディスプレイパネル。
【請求項3】
ピクセル回路の各列について少なくともN本の(Nは1より大きい)列導線を有し、前記電流ミラー回路が、それぞれが列導線のうち対応するものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成された少なくともN個の電流ミラーと、前記電流ミラー出力を流れる電流を足し合わせる加算器とを有していることを特徴とする、請求項1または2記載のアクティブマトリクスディスプレイパネル。
【請求項4】
前記電流ミラー回路が、対応付けられている電流ミラーの電流ミラー出力と列導線との間の接続を中断し、少なくとも一つのフィード選択信号の一つに反応する少なくとも一つのフィード選択スイッチを有しており、当該アクティブマトリクスディスプレイパネルが、駆動情報を受信するためにディスプレイドライバに接続でき、各フィード選択信号を前記電流ミラーの一つに対応付けられたフィード選択スイッチに供給するよう構成された、アドレッシング回路を有することを特徴とする、請求項3記載のアクティブマトリクスディスプレイパネル。
【請求項5】
前記アドレッシング回路が少なくとも一つのアドレッシング導線および少なくとも一つのデコーダを有しており、該デコーダは別個の入力によって前記アドレッシング導線に、そして各電流ミラーについての別個の出力により各電流ミラーと対応付けられたフィード選択スイッチのそれぞれに接続されており、該デコーダがアドレッシング導線を通じて伝達されたデジタル値を該デジタル値によってエンコードされたフィード選択信号の組み合わせに変換するよう構成されていることを特徴とする、請求項4記載のアクティブマトリクスディスプレイパネル。
【請求項6】
前記少なくとも一つのアドレッシング導線がクロック導線であり、前記デコーダがシフトレジスタであって前記クロック導線上の信号によって制御され、出力にフィード選択信号を供給するよう構成されていることを特徴とする、請求項4記載のアクティブマトリクスディスプレイパネル。
【請求項7】
前記第一のグループがM個のピクセル回路を有しており(Mは1より大きい)、当該アクティブマトリクスディスプレイパネルが前記第一のグループのための局部列導線を有しており、該局部列導線は前記電流ミラー回路中の加算器の出力を第一の電流記憶段を有するM個のピクセル回路のそれぞれの中の電流ミラーの入力につなぐことを特徴とする、請求項2ないし6のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項8】
少なくともN個の電流廃棄回路段を有しており、そのそれぞれがスイッチによってN本の列導線のうちの一本に接続でき、対応付けられた電流ミラーを制御するフィード選択スイッチに供給されるN個のフィード選択信号の一つに反応するものであり、列導線と電流廃棄回路段との間の接続が確立されるのが該列導線と各電流ミラー出力との間の接続が中断されたときであることを特徴とする、請求項4ないし7のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項9】
第一のグループ内の各ピクセル回路がK個の電流ミラーを有しており(Kは1より大きい)、そのそれぞれが入力と電流記憶段とを有し、該電流記憶段は前記発光素子に接続された出力と、該出力を流れる電流を決定する信号値を保存する保存要素と、K個のサブフレーム選択信号のうちの一つに反応するサブフレーム選択スイッチとを有しており、各サブフレーム選択スイッチは前記電流ミラーの入力と前記保存要素との間の回路部分に含まれており、当該アクティブマトリクスディスプレイパネルはアドレッシング回路を有しており、該アドレッシング回路は当該アクティブマトリクスディスプレイパネルに接続されているディスプレイドライバから駆動情報を受け取る少なくとも一つの入力端子をもち、各サブフレーム選択信号をK個のサブフレーム選択スイッチのうち対応付けられているものに供給するよう構成されていることを特徴とする、請求項1ないし8のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項10】
前記アドレッシング回路が、各列について少なくともY本のアドレッシング導線(Yは1またはそれより大きい)ならびに、基板上に位置し、Y個の入力のうちの関連付けられた一つによって前記アドレッシング導線のそれぞれに、またK個の出力のうちの別個の一つによってK個のサブフレーム選択スイッチのそれぞれに接続されている少なくとも一つのデコーダを有し、該デコーダはY本のアドレッシング導線を通じて伝達されるデジタル値をK個のサブフレーム選択信号に変換し、各サブフレーム選択信号をK個のサブフレーム選択スイッチのうちの対応付けられた一つに供給するよう構成されていることを特徴とする、請求項8記載のアクティブマトリクスディスプレイパネル。
【請求項11】
前記Y本のアドレッシング導線がクロック導線であり、デコーダがKシフトレジスタであって前記クロック導線上の信号によって制御され、K個の出力にK個のサブフレーム選択信号を供給するよう構成されていることを特徴とする、請求項10記載のアクティブマトリクスディスプレイパネル。
【請求項12】
少なくとも一つのリセット導線を有しており、少なくとも一つの電流記憶段が前記リセット導線上のリセット信号に反応して前記保存要素によって保存される信号値をデフォルト値に直すリセットスイッチを有していることを特徴とする、請求項9ないし11のうちいずれか記載のアクティブマトリクスディスプレイパネル。
【請求項13】
前記デフォルト値が、前記電流記憶段の出力を通じて実質的に電流が流れないよう決定するようなものであることを特徴とする、請求項12記載のアクティブマトリクス。
【請求項14】
前記ピクセル回路の前記第一のグループに関連した回路の実質同一のコピーを有し、その他のピクセル回路のグループのそれぞれが前記コピーの一つと対応付けられていることを特徴とする、請求項1ないし13のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項15】
ピクセル回路のさらなる列を少なくとも一つ有し、さらなる列のそれぞれにおける該ピクセル回路は少なくとも一つのピクセル回路を含む複数のグループに分けられ、当該アクティブマトリクスディスプレイパネルはさらなる列の第一のグループに対応付けられた少なくとも一つの電流ミラー回路を有し、該電流ミラー回路は第一の電流ミラーおよび少なくとも一つの追加的な電流ミラーを出力が並列に接続された形で有し、それぞれのミラーが列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成されており、前記さらなる列の第一のグループ内の各ピクセル回路は出力端子が前記発光素子に接続された少なくとも第一の電流記憶段を有し、該第一の電流記憶段は少なくとも部分的に第一の電流ミラー出力にミラーされた電流によって決定される電流を出力端子を通じて引き出すことができ、当該列の第一のグループ内の前記少なくとも一つの電流ミラーおよびさらなる列の第一のグループ内の少なくとも一つの電流ミラーが、共有されている列導線を流れる参照電流をミラーするよう構成されていることを特徴とする、請求項1ないし14のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項16】
請求項1のプリアンブルに基づくアクティブマトリクスディスプレイパネルを駆動する方法であって、フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取り、該フレーム期間内に前記第一の電流ミラーに接続できる列導線を流れる参照電流をある第一のレベルに設定することを有する方法であって、さらに前記フレーム期間内に電流ミラー回路内に含まれ、列導線を流れる参照電流を前記第一の電流ミラー出力に並列に接続された追加的電流ミラー出力にミラーするよう構成された追加的な電流ミラーに接続できる列導線を流れる参照電流をある第二のレベルに設定することを特徴とする方法。
【請求項17】
当該アクティブマトリクスディスプレイパネルがピクセルの各行について少なくともN本の(Nは1より大きい)列導線を有しており、前記電流ミラー回路はそれぞれがN本の列導線のうち対応付けられたものに接続でき、N本の列導線のうち対応付けられたものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成されたN個の電流ミラーを有しており、前記電流ミラー回路は前記N個の電流ミラー出力を流れる電流を足し合わせる加算器を有しており、前記列導線のそれぞれの上で参照電流が設定されることを特徴とする、請求項16記載のアクティブマトリクスディスプレイパネルを駆動する方法。
【請求項18】
受け取った情報に基づいてN個の電流ミラーを対応付けられたN本の列導線に選択的に接続することを有することを特徴とする、請求項17記載の方法。
【請求項19】
参照電流がN本の列導線のそれぞれに実質同時に設定されることを特徴とする、請求項17または18記載の方法。
【請求項20】
当該アクティブマトリクスディスプレイパネルがピクセル回路の各行について行選択導線を有しており、少なくとも第一の電流記憶段は、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチは信号を前記保存要素に与える回路部分に含まれており、フレーム期間が複数のサブフレーム期間を有しており、当該方法が、各サブフレーム期間内に順に各行選択導線上の行選択スイッチを閉じる行選択信号を提供することを特徴とする、請求項17ないし19のうちいずれか一項記載の方法。
【請求項21】
各ピクセル回路が、それぞれ電流記憶段を有するK個の電流ミラーを有しており(Kは1より大きい)、各電流記憶段は発光素子に接続された出力と出力を流れる電流を決定する信号値を保存する保存要素とをもっており、前記行選択信号を用いて前記K個の電流記憶段のうちの異なるものに実質同時に前記保存要素内での保存のための信号値を選択的に提供することを特徴とする、請求項20記載の方法。
【請求項22】
前記信号値が提供されるのが、前記電流ミラーの入力と前記保存要素との間の回路部分に含まれるサブフレーム選択スイッチを閉じて電流記憶段にサブフレーム選択信号を選択的に提供することによって行われることを特徴とする、請求項21記載の方法。
【請求項23】
フレーム期間内に、電流記憶段を有するK個の電流ミラーのうち少なくとも二つに異なる参照電流値が選択的に提供されることを特徴とする、請求項21または22記載の方法。
【請求項24】
前記フレーム期間内に、より高い入力値がより低い入力値よりに先立って選択的に提供されることを特徴とする、請求項23記載の方法。
【請求項25】
前記異なる入力値が二進で重みがかけられていることを特徴とする、請求項23または24記載の方法。
【請求項26】
前記フレーム期間が長さの異なる複数のサブフレーム期間を有することを特徴とする、請求項12ないし25のうちいずれか一項記載の方法。
【請求項27】
前記サブフレーム期間の長さが二進で重みがかけられていることを特徴とする、請求項26記載の方法。
【請求項28】
より長いサブフレーム期間がより短いサブフレーム期間に先行することを特徴とする、請求項26または27記載の方法。
【請求項29】
電流記憶段のうちの少なくとも一つに、フレーム期間内に、保存要素に保存されている信号値をデフォルト値に直すためのリセット信号を与えることを有することを特徴とする、請求項20ないし28のうちいずれか一項記載の方法。
【請求項30】
少なくとも一つのさらなるリセット信号を前記K個の電流記憶段のうちの少なくともさらなる一つに、該さらなる電流記憶段の保存要素によって保存されている信号値をフレーム期間内にデフォルト値に直すために、提供することを有することを特徴とする、請求項21および29のうちいずれか一項記載の方法。
【請求項31】
各リセット信号を異なる時点において提供することを有することを特徴とする、請求項30記載の方法。
【請求項32】
前記異なる時点の間隔が不均等であることを特徴とする、請求項31記載の方法。
【請求項33】
前記時点の間隔が二進で重みがかけられていることを特徴とする、請求項32記載の方法。
【請求項34】
各サブフレーム期間中に保存要素内での保存のための信号値がK個の数の電流記憶段のうちの異なるものに順に選択的に提供され、リセット信号は前記数の電流記憶段のそれぞれに逆順に提供されることを特徴とする、請求項30ないし33のうちいずれか一項記載の方法。
【請求項35】
前記時点の間隔が実質的に前記サブフレーム期間の長さに対応することを特徴とする、請求項31および34記載のうちいずれか一項記載の方法。
【請求項36】
前記フレーム期間がさらに少なくとも一つの安定化期間を有しており、該安定化期間の間は行選択信号が全く与えられないことを特徴とする、請求項16ないし35のうちいずれか一項記載の方法。
【請求項37】
前記フレーム期間の間に少なくとも一つの参照電流値を変調することを有することを特徴とする、請求項16ないし36のうちいずれか一項記載の方法。
【請求項38】
保存要素内で保存する各信号値が当該電流記憶段が含まれている電流ミラーの入力に参照電流を与えることによって提供されることを特徴とする、請求項21ないし37のうちいずれか一項記載の方法。
【請求項39】
請求項1ないし15のうちいずれか一項記載のアクティブマトリクスディスプレイパネルを有することを特徴とする、表示装置。
【請求項40】
フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取る入力をもち、請求項16ないし38のうちいずれか一項記載の方法を実行するよう構成された駆動回路を有することを特徴とする、請求項39記載の表示装置。
【請求項41】
フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取る入力をもち、請求項16ないし38のうちいずれか一項記載の方法を実行するよう構成されていることを特徴とする、請求項1ないし15のうちいずれか一項記載のアクティブマトリクスディスプレイパネルを駆動する装置。
【特許請求の範囲】
【請求項1】
アクティブマトリクスディスプレイパネルであって、基板と、該基板上の少なくとも一つの列と複数の行とのマトリクスに配置された、それぞれがそこを流れる電流の値によって決定される強度の光を発することのできる発光素子を有しているピクセル回路の配列と、当該パネルに接続されたときにそれぞれが電流駆動回路によって与えられる参照電流を流すよう構成されている少なくとも一つの列導線とを有しており、ある列中のピクセル回路は少なくとも一つのピクセル回路からなる複数のグループに分けられており、当該アクティブマトリクスディスプレイパネルが第一のグループと対応付けられた少なくとも一つの電流ミラー回路を有しており、該電流ミラー回路は列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成された第一の電流ミラーを有しており、前記第一のグループ中の各ピクセル回路は前記発光素子に接続された出力端子をもつ少なくとも第一の電流記憶段を有し、前記第一の電流記憶段は少なくとも部分的には前記第一の電流ミラー出力にミラーされた電流によって決定される電流を前記出力端子を通じて引き出すことができるものであって、各電流ミラー回路が少なくとも一つの追加的電流ミラーを有しており、該追加的電流ミラーが付随する列導線を流れる参照電流を追加的電流ミラー出力にミラーするよう構成されており、各追加的電流ミラー出力が前記第一の電流ミラー出力と並列に接続されていることを特徴とする、アクティブマトリクスディスプレイパネル。
【請求項2】
ピクセル回路の各行のための行選択導線を有しており、少なくとも前記第一の電流記憶段が、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチが信号を前記保存要素に与える回路部分に含まれていることを特徴とする、請求項1記載のアクティブマトリクスディスプレイパネル。
【請求項3】
ピクセル回路の各列について少なくともN本の(Nは1より大きい)列導線を有し、前記電流ミラー回路が、それぞれが列導線のうち対応するものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成された少なくともN個の電流ミラーと、前記電流ミラー出力を流れる電流を足し合わせる加算器とを有していることを特徴とする、請求項1または2記載のアクティブマトリクスディスプレイパネル。
【請求項4】
前記電流ミラー回路が、対応付けられている電流ミラーの電流ミラー出力と列導線との間の接続を中断し、少なくとも一つのフィード選択信号の一つに反応する少なくとも一つのフィード選択スイッチを有しており、当該アクティブマトリクスディスプレイパネルが、駆動情報を受信するためにディスプレイドライバに接続でき、各フィード選択信号を前記電流ミラーの一つに対応付けられたフィード選択スイッチに供給するよう構成された、アドレッシング回路を有することを特徴とする、請求項3記載のアクティブマトリクスディスプレイパネル。
【請求項5】
前記アドレッシング回路が少なくとも一つのアドレッシング導線および少なくとも一つのデコーダを有しており、該デコーダは別個の入力によって前記アドレッシング導線に、そして各電流ミラーについての別個の出力により各電流ミラーと対応付けられたフィード選択スイッチのそれぞれに接続されており、該デコーダがアドレッシング導線を通じて伝達されたデジタル値を該デジタル値によってエンコードされたフィード選択信号の組み合わせに変換するよう構成されていることを特徴とする、請求項4記載のアクティブマトリクスディスプレイパネル。
【請求項6】
前記少なくとも一つのアドレッシング導線がクロック導線であり、前記デコーダがシフトレジスタであって前記クロック導線上の信号によって制御され、出力にフィード選択信号を供給するよう構成されていることを特徴とする、請求項5記載のアクティブマトリクスディスプレイパネル。
【請求項7】
前記第一のグループがM個のピクセル回路を有しており(Mは1より大きい)、当該アクティブマトリクスディスプレイパネルが前記第一のグループのための局部列導線を有しており、該局部列導線は前記電流ミラー回路中の加算器の出力を第一の電流記憶段を有するM個のピクセル回路のそれぞれの中の電流ミラーの入力につなぐことを特徴とする、請求項2ないし6のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項8】
少なくともN個の電流廃棄回路段を有しており、そのそれぞれがスイッチによってN本の列導線のうちの一本に接続でき、対応付けられた電流ミラーを制御するフィード選択スイッチに供給されるN個のフィード選択信号の一つに反応するものであり、列導線と電流廃棄回路段との間の接続が確立されるのが該列導線と各電流ミラー出力との間の接続が中断されたときであることを特徴とする、請求項4ないし7のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項9】
第一のグループ内の各ピクセル回路がK個の電流ミラーを有しており(Kは1より大きい)、そのそれぞれが入力と電流記憶段とを有し、該電流記憶段は前記発光素子に接続された出力と、該出力を流れる電流を決定する信号値を保存する保存要素と、K個のサブフレーム選択信号のうちの一つに反応するサブフレーム選択スイッチとを有しており、各サブフレーム選択スイッチは前記電流ミラーの入力と前記保存要素との間の回路部分に含まれており、当該アクティブマトリクスディスプレイパネルはアドレッシング回路を有しており、該アドレッシング回路は当該アクティブマトリクスディスプレイパネルに接続されているディスプレイドライバから駆動情報を受け取る少なくとも一つの入力端子をもち、各サブフレーム選択信号をK個のサブフレーム選択スイッチのうち対応付けられているものに供給するよう構成されていることを特徴とする、請求項1ないし8のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項10】
前記アドレッシング回路が、各列について少なくともY本のアドレッシング導線(Yは1またはそれより大きい)ならびに、基板上に位置し、Y個の入力のうちの関連付けられた一つによって前記アドレッシング導線のそれぞれに、またK個の出力のうちの別個の一つによってK個のサブフレーム選択スイッチのそれぞれに接続されている少なくとも一つのデコーダを有し、該デコーダはY本のアドレッシング導線を通じて伝達されるデジタル値をK個のサブフレーム選択信号に変換し、各サブフレーム選択信号をK個のサブフレーム選択スイッチのうちの対応付けられた一つに供給するよう構成されていることを特徴とする、請求項8記載のアクティブマトリクスディスプレイパネル。
【請求項11】
前記Y本のアドレッシング導線がクロック導線であり、デコーダがKシフトレジスタであって前記クロック導線上の信号によって制御され、K個の出力にK個のサブフレーム選択信号を供給するよう構成されていることを特徴とする、請求項10記載のアクティブマトリクスディスプレイパネル。
【請求項12】
少なくとも一つのリセット導線を有しており、少なくとも一つの電流記憶段が前記リセット導線上のリセット信号に反応して前記保存要素によって保存される信号値をデフォルト値に直すリセットスイッチを有していることを特徴とする、請求項9ないし11のうちいずれか記載のアクティブマトリクスディスプレイパネル。
【請求項13】
前記デフォルト値が、前記電流記憶段の出力を通じて実質的に電流が流れないよう決定するようなものであることを特徴とする、請求項12記載のアクティブマトリクスディスプレイパネル。
【請求項14】
前記ピクセル回路の前記第一のグループに関連した回路の実質同一のコピーを有し、その他のピクセル回路のグループのそれぞれが前記コピーの一つと対応付けられていることを特徴とする、請求項1ないし13のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項15】
ピクセル回路のさらなる列を少なくとも一つ有し、さらなる列のそれぞれにおける該ピクセル回路は少なくとも一つのピクセル回路を含む複数のグループに分けられ、当該アクティブマトリクスディスプレイパネルはさらなる列の第一のグループに対応付けられた少なくとも一つの電流ミラー回路を有し、該電流ミラー回路は第一の電流ミラーおよび少なくとも一つの追加的な電流ミラーを出力が並列に接続された形で有し、それぞれのミラーが列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成されており、前記さらなる列の第一のグループ内の各ピクセル回路は出力端子が前記発光素子に接続された少なくとも第一の電流記憶段を有し、該第一の電流記憶段は少なくとも部分的に第一の電流ミラー出力にミラーされた電流によって決定される電流を出力端子を通じて引き出すことができ、当該列の第一のグループ内の前記少なくとも一つの電流ミラーおよびさらなる列の第一のグループ内の少なくとも一つの電流ミラーが、共有されている列導線を流れる参照電流をミラーするよう構成されていることを特徴とする、請求項1ないし14のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項16】
請求項1のプリアンブルに基づくアクティブマトリクスディスプレイパネルを駆動する方法であって、フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取り、該フレーム期間内に前記第一の電流ミラーに接続できる列導線を流れる参照電流をある第一のレベルに設定することを有する方法であって、さらに前記フレーム期間内に電流ミラー回路内に含まれ、列導線を流れる参照電流を前記第一の電流ミラー出力に並列に接続された追加的電流ミラー出力にミラーするよう構成された追加的な電流ミラーに接続できる列導線を流れる参照電流をある第二のレベルに設定することを特徴とする方法。
【請求項17】
当該アクティブマトリクスディスプレイパネルがピクセルの各列について少なくともN本の(Nは1より大きい)列導線を有しており、前記電流ミラー回路はそれぞれがN本の列導線のうち対応付けられたものに接続でき、N本の列導線のうち対応付けられたものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成されたN個の電流ミラーを有しており、前記電流ミラー回路は前記N個の電流ミラー出力を流れる電流を足し合わせる加算器を有しており、前記列導線のそれぞれの上で参照電流が設定されることを特徴とする、請求項16記載のアクティブマトリクスディスプレイパネルを駆動する方法。
【請求項18】
受け取った情報に基づいてN個の電流ミラーを対応付けられたN本の列導線に選択的に接続することを有することを特徴とする、請求項17記載の方法。
【請求項19】
参照電流がN本の列導線のそれぞれに実質同時に設定されることを特徴とする、請求項17または18記載の方法。
【請求項20】
当該アクティブマトリクスディスプレイパネルがピクセル回路の各行について行選択導線を有しており、少なくとも第一の電流記憶段は、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチは信号を前記保存要素に与える回路部分に含まれており、フレーム期間が複数のサブフレーム期間を有しており、当該方法が、各サブフレーム期間内に順に各行選択導線上の行選択スイッチを閉じる行選択信号を提供することを特徴とする、請求項17ないし19のうちいずれか一項記載の方法。
【請求項21】
各ピクセル回路が、それぞれ電流記憶段を有するK個の電流ミラーを有しており(Kは1より大きい)、各電流記憶段は発光素子に接続された出力と出力を流れる電流を決定する信号値を保存する保存要素とをもっており、前記行選択信号を用いて前記K個の電流記憶段のうちの異なるものに実質同時に前記保存要素内での保存のための信号値を選択的に提供することを特徴とする、請求項20記載の方法。
【請求項22】
前記信号値が提供されるのが、前記電流ミラーの入力と前記保存要素との間の回路部分に含まれるサブフレーム選択スイッチを閉じて電流記憶段にサブフレーム選択信号を選択的に提供することによって行われることを特徴とする、請求項21記載の方法。
【請求項23】
フレーム期間内に、電流記憶段を有するK個の電流ミラーのうち少なくとも二つに異なる参照電流値が選択的に提供されることを特徴とする、請求項21または22記載の方法。
【請求項24】
前記フレーム期間内に、より高い入力値がより低い入力値よりに先立って選択的に提供されることを特徴とする、請求項23記載の方法。
【請求項25】
前記異なる入力値が二進で重みがかけられていることを特徴とする、請求項23または24記載の方法。
【請求項26】
前記フレーム期間が長さの異なる複数のサブフレーム期間を有することを特徴とする、請求項16ないし25のうちいずれか一項記載の方法。
【請求項27】
前記サブフレーム期間の長さが二進で重みがかけられていることを特徴とする、請求項26記載の方法。
【請求項28】
より長いサブフレーム期間がより短いサブフレーム期間に先行することを特徴とする、請求項26または27記載の方法。
【請求項29】
電流記憶段のうちの少なくとも一つに、フレーム期間内に、保存要素に保存されている信号値をデフォルト値に直すためのリセット信号を与えることを有することを特徴とする、請求項20ないし28のうちいずれか一項記載の方法。
【請求項30】
少なくとも一つのさらなるリセット信号を前記K個の電流記憶段のうちの少なくともさらなる一つに、該さらなる電流記憶段の保存要素によって保存されている信号値をフレーム期間内にデフォルト値に直すために、提供することを有することを特徴とする、請求項21および29のうちいずれか一項記載の方法。
【請求項31】
各リセット信号を異なる時点において提供することを有することを特徴とする、請求項30記載の方法。
【請求項32】
前記異なる時点の間隔が不均等であることを特徴とする、請求項31記載の方法。
【請求項33】
前記時点の間隔が二進で重みがかけられていることを特徴とする、請求項32記載の方法。
【請求項34】
各サブフレーム期間中に保存要素内での保存のための信号値がK個の数の電流記憶段のうちの異なるものに順に選択的に提供され、リセット信号は前記数の電流記憶段のそれぞれに逆順に提供されることを特徴とする、請求項30ないし33のうちいずれか一項記載の方法。
【請求項35】
前記時点の間隔が実質的に前記サブフレーム期間の長さに対応することを特徴とする、請求項31および34記載のうちいずれか一項記載の方法。
【請求項36】
前記フレーム期間がさらに少なくとも一つの安定化期間を有しており、該安定化期間の間は行選択信号が全く与えられないことを特徴とする、請求項16ないし35のうちいずれか一項記載の方法。
【請求項37】
前記フレーム期間の間に少なくとも一つの参照電流値を変調することを有することを特徴とする、請求項16ないし36のうちいずれか一項記載の方法。
【請求項38】
保存要素内で保存する各信号値が当該電流記憶段が含まれている電流ミラーの入力に参照電流を与えることによって提供されることを特徴とする、請求項21ないし37のうちいずれか一項記載の方法。
【請求項39】
請求項1ないし15のうちいずれか一項記載のアクティブマトリクスディスプレイパネルを有することを特徴とする、表示装置。
【請求項40】
フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取る入力をもち、請求項16ないし38のうちいずれか一項記載の方法を実行するよう構成された駆動回路を有することを特徴とする、請求項39記載の表示装置。
【請求項41】
フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取る入力をもち、請求項16ないし38のうちいずれか一項記載の方法を実行するよう構成されていることを特徴とする、請求項1ないし15のうちいずれか一項記載のアクティブマトリクスディスプレイパネルを駆動する装置。
【請求項1】
アクティブマトリクスディスプレイパネルであって、基板と、該基板上の少なくとも一つの列と複数の行とのマトリクスに配置された、それぞれがそこを流れる電流の値によって決定される強度の光を発することのできる発光素子を有しているピクセル回路の配列と、当該パネルに接続されたときにそれぞれが電流駆動回路によって与えられる参照電流を流すよう構成されている少なくとも一つの列導線とを有しており、ある列中のピクセル回路は少なくとも一つのピクセル回路からなる複数のグループに分けられており、当該アクティブマトリクスディスプレイパネルが第一のグループと対応付けられた少なくとも一つの電流ミラー回路を有しており、該電流ミラー回路は列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成された第一の電流ミラーを有しており、前記第一のグループ中の各ピクセル回路は前記発光素子に接続された出力端子をもつ少なくとも第一の電流記憶段を有し、前記第一の電流記憶段は少なくとも部分的には前記第一の電流ミラー出力にミラーされた電流によって決定される電流を前記出力端子を通じて引き出すことができるものであって、各電流ミラー回路が少なくとも一つの追加的電流ミラーを有しており、該追加的電流ミラーが付随する列導線を流れる参照電流を追加的電流ミラー出力にミラーするよう構成されており、各追加的電流ミラー出力が前記第一の電流ミラー出力と並列に接続されていることを特徴とする、アクティブマトリクスディスプレイパネル。
【請求項2】
ピクセル回路の各行のための行選択導線を有しており、少なくとも前記第一の電流記憶段が、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチが信号を前記保存要素に与える回路部分に含まれていることを特徴とする、請求項1記載のアクティブマトリクスディスプレイパネル。
【請求項3】
ピクセル回路の各列について少なくともN本の(Nは1より大きい)列導線を有し、前記電流ミラー回路が、それぞれが列導線のうち対応するものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成された少なくともN個の電流ミラーと、前記電流ミラー出力を流れる電流を足し合わせる加算器とを有していることを特徴とする、請求項1または2記載のアクティブマトリクスディスプレイパネル。
【請求項4】
前記電流ミラー回路が、対応付けられている電流ミラーの電流ミラー出力と列導線との間の接続を中断し、少なくとも一つのフィード選択信号の一つに反応する少なくとも一つのフィード選択スイッチを有しており、当該アクティブマトリクスディスプレイパネルが、駆動情報を受信するためにディスプレイドライバに接続でき、各フィード選択信号を前記電流ミラーの一つに対応付けられたフィード選択スイッチに供給するよう構成された、アドレッシング回路を有することを特徴とする、請求項3記載のアクティブマトリクスディスプレイパネル。
【請求項5】
前記アドレッシング回路が少なくとも一つのアドレッシング導線および少なくとも一つのデコーダを有しており、該デコーダは別個の入力によって前記アドレッシング導線に、そして各電流ミラーについての別個の出力により各電流ミラーと対応付けられたフィード選択スイッチのそれぞれに接続されており、該デコーダがアドレッシング導線を通じて伝達されたデジタル値を該デジタル値によってエンコードされたフィード選択信号の組み合わせに変換するよう構成されていることを特徴とする、請求項4記載のアクティブマトリクスディスプレイパネル。
【請求項6】
前記少なくとも一つのアドレッシング導線がクロック導線であり、前記デコーダがシフトレジスタであって前記クロック導線上の信号によって制御され、出力にフィード選択信号を供給するよう構成されていることを特徴とする、請求項4記載のアクティブマトリクスディスプレイパネル。
【請求項7】
前記第一のグループがM個のピクセル回路を有しており(Mは1より大きい)、当該アクティブマトリクスディスプレイパネルが前記第一のグループのための局部列導線を有しており、該局部列導線は前記電流ミラー回路中の加算器の出力を第一の電流記憶段を有するM個のピクセル回路のそれぞれの中の電流ミラーの入力につなぐことを特徴とする、請求項2ないし6のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項8】
少なくともN個の電流廃棄回路段を有しており、そのそれぞれがスイッチによってN本の列導線のうちの一本に接続でき、対応付けられた電流ミラーを制御するフィード選択スイッチに供給されるN個のフィード選択信号の一つに反応するものであり、列導線と電流廃棄回路段との間の接続が確立されるのが該列導線と各電流ミラー出力との間の接続が中断されたときであることを特徴とする、請求項4ないし7のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項9】
第一のグループ内の各ピクセル回路がK個の電流ミラーを有しており(Kは1より大きい)、そのそれぞれが入力と電流記憶段とを有し、該電流記憶段は前記発光素子に接続された出力と、該出力を流れる電流を決定する信号値を保存する保存要素と、K個のサブフレーム選択信号のうちの一つに反応するサブフレーム選択スイッチとを有しており、各サブフレーム選択スイッチは前記電流ミラーの入力と前記保存要素との間の回路部分に含まれており、当該アクティブマトリクスディスプレイパネルはアドレッシング回路を有しており、該アドレッシング回路は当該アクティブマトリクスディスプレイパネルに接続されているディスプレイドライバから駆動情報を受け取る少なくとも一つの入力端子をもち、各サブフレーム選択信号をK個のサブフレーム選択スイッチのうち対応付けられているものに供給するよう構成されていることを特徴とする、請求項1ないし8のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項10】
前記アドレッシング回路が、各列について少なくともY本のアドレッシング導線(Yは1またはそれより大きい)ならびに、基板上に位置し、Y個の入力のうちの関連付けられた一つによって前記アドレッシング導線のそれぞれに、またK個の出力のうちの別個の一つによってK個のサブフレーム選択スイッチのそれぞれに接続されている少なくとも一つのデコーダを有し、該デコーダはY本のアドレッシング導線を通じて伝達されるデジタル値をK個のサブフレーム選択信号に変換し、各サブフレーム選択信号をK個のサブフレーム選択スイッチのうちの対応付けられた一つに供給するよう構成されていることを特徴とする、請求項8記載のアクティブマトリクスディスプレイパネル。
【請求項11】
前記Y本のアドレッシング導線がクロック導線であり、デコーダがKシフトレジスタであって前記クロック導線上の信号によって制御され、K個の出力にK個のサブフレーム選択信号を供給するよう構成されていることを特徴とする、請求項10記載のアクティブマトリクスディスプレイパネル。
【請求項12】
少なくとも一つのリセット導線を有しており、少なくとも一つの電流記憶段が前記リセット導線上のリセット信号に反応して前記保存要素によって保存される信号値をデフォルト値に直すリセットスイッチを有していることを特徴とする、請求項9ないし11のうちいずれか記載のアクティブマトリクスディスプレイパネル。
【請求項13】
前記デフォルト値が、前記電流記憶段の出力を通じて実質的に電流が流れないよう決定するようなものであることを特徴とする、請求項12記載のアクティブマトリクス。
【請求項14】
前記ピクセル回路の前記第一のグループに関連した回路の実質同一のコピーを有し、その他のピクセル回路のグループのそれぞれが前記コピーの一つと対応付けられていることを特徴とする、請求項1ないし13のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項15】
ピクセル回路のさらなる列を少なくとも一つ有し、さらなる列のそれぞれにおける該ピクセル回路は少なくとも一つのピクセル回路を含む複数のグループに分けられ、当該アクティブマトリクスディスプレイパネルはさらなる列の第一のグループに対応付けられた少なくとも一つの電流ミラー回路を有し、該電流ミラー回路は第一の電流ミラーおよび少なくとも一つの追加的な電流ミラーを出力が並列に接続された形で有し、それぞれのミラーが列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成されており、前記さらなる列の第一のグループ内の各ピクセル回路は出力端子が前記発光素子に接続された少なくとも第一の電流記憶段を有し、該第一の電流記憶段は少なくとも部分的に第一の電流ミラー出力にミラーされた電流によって決定される電流を出力端子を通じて引き出すことができ、当該列の第一のグループ内の前記少なくとも一つの電流ミラーおよびさらなる列の第一のグループ内の少なくとも一つの電流ミラーが、共有されている列導線を流れる参照電流をミラーするよう構成されていることを特徴とする、請求項1ないし14のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項16】
請求項1のプリアンブルに基づくアクティブマトリクスディスプレイパネルを駆動する方法であって、フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取り、該フレーム期間内に前記第一の電流ミラーに接続できる列導線を流れる参照電流をある第一のレベルに設定することを有する方法であって、さらに前記フレーム期間内に電流ミラー回路内に含まれ、列導線を流れる参照電流を前記第一の電流ミラー出力に並列に接続された追加的電流ミラー出力にミラーするよう構成された追加的な電流ミラーに接続できる列導線を流れる参照電流をある第二のレベルに設定することを特徴とする方法。
【請求項17】
当該アクティブマトリクスディスプレイパネルがピクセルの各行について少なくともN本の(Nは1より大きい)列導線を有しており、前記電流ミラー回路はそれぞれがN本の列導線のうち対応付けられたものに接続でき、N本の列導線のうち対応付けられたものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成されたN個の電流ミラーを有しており、前記電流ミラー回路は前記N個の電流ミラー出力を流れる電流を足し合わせる加算器を有しており、前記列導線のそれぞれの上で参照電流が設定されることを特徴とする、請求項16記載のアクティブマトリクスディスプレイパネルを駆動する方法。
【請求項18】
受け取った情報に基づいてN個の電流ミラーを対応付けられたN本の列導線に選択的に接続することを有することを特徴とする、請求項17記載の方法。
【請求項19】
参照電流がN本の列導線のそれぞれに実質同時に設定されることを特徴とする、請求項17または18記載の方法。
【請求項20】
当該アクティブマトリクスディスプレイパネルがピクセル回路の各行について行選択導線を有しており、少なくとも第一の電流記憶段は、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチは信号を前記保存要素に与える回路部分に含まれており、フレーム期間が複数のサブフレーム期間を有しており、当該方法が、各サブフレーム期間内に順に各行選択導線上の行選択スイッチを閉じる行選択信号を提供することを特徴とする、請求項17ないし19のうちいずれか一項記載の方法。
【請求項21】
各ピクセル回路が、それぞれ電流記憶段を有するK個の電流ミラーを有しており(Kは1より大きい)、各電流記憶段は発光素子に接続された出力と出力を流れる電流を決定する信号値を保存する保存要素とをもっており、前記行選択信号を用いて前記K個の電流記憶段のうちの異なるものに実質同時に前記保存要素内での保存のための信号値を選択的に提供することを特徴とする、請求項20記載の方法。
【請求項22】
前記信号値が提供されるのが、前記電流ミラーの入力と前記保存要素との間の回路部分に含まれるサブフレーム選択スイッチを閉じて電流記憶段にサブフレーム選択信号を選択的に提供することによって行われることを特徴とする、請求項21記載の方法。
【請求項23】
フレーム期間内に、電流記憶段を有するK個の電流ミラーのうち少なくとも二つに異なる参照電流値が選択的に提供されることを特徴とする、請求項21または22記載の方法。
【請求項24】
前記フレーム期間内に、より高い入力値がより低い入力値よりに先立って選択的に提供されることを特徴とする、請求項23記載の方法。
【請求項25】
前記異なる入力値が二進で重みがかけられていることを特徴とする、請求項23または24記載の方法。
【請求項26】
前記フレーム期間が長さの異なる複数のサブフレーム期間を有することを特徴とする、請求項12ないし25のうちいずれか一項記載の方法。
【請求項27】
前記サブフレーム期間の長さが二進で重みがかけられていることを特徴とする、請求項26記載の方法。
【請求項28】
より長いサブフレーム期間がより短いサブフレーム期間に先行することを特徴とする、請求項26または27記載の方法。
【請求項29】
電流記憶段のうちの少なくとも一つに、フレーム期間内に、保存要素に保存されている信号値をデフォルト値に直すためのリセット信号を与えることを有することを特徴とする、請求項20ないし28のうちいずれか一項記載の方法。
【請求項30】
少なくとも一つのさらなるリセット信号を前記K個の電流記憶段のうちの少なくともさらなる一つに、該さらなる電流記憶段の保存要素によって保存されている信号値をフレーム期間内にデフォルト値に直すために、提供することを有することを特徴とする、請求項21および29のうちいずれか一項記載の方法。
【請求項31】
各リセット信号を異なる時点において提供することを有することを特徴とする、請求項30記載の方法。
【請求項32】
前記異なる時点の間隔が不均等であることを特徴とする、請求項31記載の方法。
【請求項33】
前記時点の間隔が二進で重みがかけられていることを特徴とする、請求項32記載の方法。
【請求項34】
各サブフレーム期間中に保存要素内での保存のための信号値がK個の数の電流記憶段のうちの異なるものに順に選択的に提供され、リセット信号は前記数の電流記憶段のそれぞれに逆順に提供されることを特徴とする、請求項30ないし33のうちいずれか一項記載の方法。
【請求項35】
前記時点の間隔が実質的に前記サブフレーム期間の長さに対応することを特徴とする、請求項31および34記載のうちいずれか一項記載の方法。
【請求項36】
前記フレーム期間がさらに少なくとも一つの安定化期間を有しており、該安定化期間の間は行選択信号が全く与えられないことを特徴とする、請求項16ないし35のうちいずれか一項記載の方法。
【請求項37】
前記フレーム期間の間に少なくとも一つの参照電流値を変調することを有することを特徴とする、請求項16ないし36のうちいずれか一項記載の方法。
【請求項38】
保存要素内で保存する各信号値が当該電流記憶段が含まれている電流ミラーの入力に参照電流を与えることによって提供されることを特徴とする、請求項21ないし37のうちいずれか一項記載の方法。
【請求項39】
請求項1ないし15のうちいずれか一項記載のアクティブマトリクスディスプレイパネルを有することを特徴とする、表示装置。
【請求項40】
フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取る入力をもち、請求項16ないし38のうちいずれか一項記載の方法を実行するよう構成された駆動回路を有することを特徴とする、請求項39記載の表示装置。
【請求項41】
フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取る入力をもち、請求項16ないし38のうちいずれか一項記載の方法を実行するよう構成されていることを特徴とする、請求項1ないし15のうちいずれか一項記載のアクティブマトリクスディスプレイパネルを駆動する装置。
【特許請求の範囲】
【請求項1】
アクティブマトリクスディスプレイパネルであって、基板と、該基板上の少なくとも一つの列と複数の行とのマトリクスに配置された、それぞれがそこを流れる電流の値によって決定される強度の光を発することのできる発光素子を有しているピクセル回路の配列と、当該パネルに接続されたときにそれぞれが電流駆動回路によって与えられる参照電流を流すよう構成されている少なくとも一つの列導線とを有しており、ある列中のピクセル回路は少なくとも一つのピクセル回路からなる複数のグループに分けられており、当該アクティブマトリクスディスプレイパネルが第一のグループと対応付けられた少なくとも一つの電流ミラー回路を有しており、該電流ミラー回路は列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成された第一の電流ミラーを有しており、前記第一のグループ中の各ピクセル回路は前記発光素子に接続された出力端子をもつ少なくとも第一の電流記憶段を有し、前記第一の電流記憶段は少なくとも部分的には前記第一の電流ミラー出力にミラーされた電流によって決定される電流を前記出力端子を通じて引き出すことができるものであって、各電流ミラー回路が少なくとも一つの追加的電流ミラーを有しており、該追加的電流ミラーが付随する列導線を流れる参照電流を追加的電流ミラー出力にミラーするよう構成されており、各追加的電流ミラー出力が前記第一の電流ミラー出力と並列に接続されていることを特徴とする、アクティブマトリクスディスプレイパネル。
【請求項2】
ピクセル回路の各行のための行選択導線を有しており、少なくとも前記第一の電流記憶段が、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチが信号を前記保存要素に与える回路部分に含まれていることを特徴とする、請求項1記載のアクティブマトリクスディスプレイパネル。
【請求項3】
ピクセル回路の各列について少なくともN本の(Nは1より大きい)列導線を有し、前記電流ミラー回路が、それぞれが列導線のうち対応するものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成された少なくともN個の電流ミラーと、前記電流ミラー出力を流れる電流を足し合わせる加算器とを有していることを特徴とする、請求項1または2記載のアクティブマトリクスディスプレイパネル。
【請求項4】
前記電流ミラー回路が、対応付けられている電流ミラーの電流ミラー出力と列導線との間の接続を中断し、少なくとも一つのフィード選択信号の一つに反応する少なくとも一つのフィード選択スイッチを有しており、当該アクティブマトリクスディスプレイパネルが、駆動情報を受信するためにディスプレイドライバに接続でき、各フィード選択信号を前記電流ミラーの一つに対応付けられたフィード選択スイッチに供給するよう構成された、アドレッシング回路を有することを特徴とする、請求項3記載のアクティブマトリクスディスプレイパネル。
【請求項5】
前記アドレッシング回路が少なくとも一つのアドレッシング導線および少なくとも一つのデコーダを有しており、該デコーダは別個の入力によって前記アドレッシング導線に、そして各電流ミラーについての別個の出力により各電流ミラーと対応付けられたフィード選択スイッチのそれぞれに接続されており、該デコーダがアドレッシング導線を通じて伝達されたデジタル値を該デジタル値によってエンコードされたフィード選択信号の組み合わせに変換するよう構成されていることを特徴とする、請求項4記載のアクティブマトリクスディスプレイパネル。
【請求項6】
前記少なくとも一つのアドレッシング導線がクロック導線であり、前記デコーダがシフトレジスタであって前記クロック導線上の信号によって制御され、出力にフィード選択信号を供給するよう構成されていることを特徴とする、請求項5記載のアクティブマトリクスディスプレイパネル。
【請求項7】
前記第一のグループがM個のピクセル回路を有しており(Mは1より大きい)、当該アクティブマトリクスディスプレイパネルが前記第一のグループのための局部列導線を有しており、該局部列導線は前記電流ミラー回路中の加算器の出力を第一の電流記憶段を有するM個のピクセル回路のそれぞれの中の電流ミラーの入力につなぐことを特徴とする、請求項2ないし6のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項8】
少なくともN個の電流廃棄回路段を有しており、そのそれぞれがスイッチによってN本の列導線のうちの一本に接続でき、対応付けられた電流ミラーを制御するフィード選択スイッチに供給されるN個のフィード選択信号の一つに反応するものであり、列導線と電流廃棄回路段との間の接続が確立されるのが該列導線と各電流ミラー出力との間の接続が中断されたときであることを特徴とする、請求項4ないし7のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項9】
第一のグループ内の各ピクセル回路がK個の電流ミラーを有しており(Kは1より大きい)、そのそれぞれが入力と電流記憶段とを有し、該電流記憶段は前記発光素子に接続された出力と、該出力を流れる電流を決定する信号値を保存する保存要素と、K個のサブフレーム選択信号のうちの一つに反応するサブフレーム選択スイッチとを有しており、各サブフレーム選択スイッチは前記電流ミラーの入力と前記保存要素との間の回路部分に含まれており、当該アクティブマトリクスディスプレイパネルはアドレッシング回路を有しており、該アドレッシング回路は当該アクティブマトリクスディスプレイパネルに接続されているディスプレイドライバから駆動情報を受け取る少なくとも一つの入力端子をもち、各サブフレーム選択信号をK個のサブフレーム選択スイッチのうち対応付けられているものに供給するよう構成されていることを特徴とする、請求項1ないし8のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項10】
前記アドレッシング回路が、各列について少なくともY本のアドレッシング導線(Yは1またはそれより大きい)ならびに、基板上に位置し、Y個の入力のうちの関連付けられた一つによって前記アドレッシング導線のそれぞれに、またK個の出力のうちの別個の一つによってK個のサブフレーム選択スイッチのそれぞれに接続されている少なくとも一つのデコーダを有し、該デコーダはY本のアドレッシング導線を通じて伝達されるデジタル値をK個のサブフレーム選択信号に変換し、各サブフレーム選択信号をK個のサブフレーム選択スイッチのうちの対応付けられた一つに供給するよう構成されていることを特徴とする、請求項8記載のアクティブマトリクスディスプレイパネル。
【請求項11】
前記Y本のアドレッシング導線がクロック導線であり、デコーダがKシフトレジスタであって前記クロック導線上の信号によって制御され、K個の出力にK個のサブフレーム選択信号を供給するよう構成されていることを特徴とする、請求項10記載のアクティブマトリクスディスプレイパネル。
【請求項12】
少なくとも一つのリセット導線を有しており、少なくとも一つの電流記憶段が前記リセット導線上のリセット信号に反応して前記保存要素によって保存される信号値をデフォルト値に直すリセットスイッチを有していることを特徴とする、請求項9ないし11のうちいずれか記載のアクティブマトリクスディスプレイパネル。
【請求項13】
前記デフォルト値が、前記電流記憶段の出力を通じて実質的に電流が流れないよう決定するようなものであることを特徴とする、請求項12記載のアクティブマトリクスディスプレイパネル。
【請求項14】
前記ピクセル回路の前記第一のグループに関連した回路の実質同一のコピーを有し、その他のピクセル回路のグループのそれぞれが前記コピーの一つと対応付けられていることを特徴とする、請求項1ないし13のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項15】
ピクセル回路のさらなる列を少なくとも一つ有し、さらなる列のそれぞれにおける該ピクセル回路は少なくとも一つのピクセル回路を含む複数のグループに分けられ、当該アクティブマトリクスディスプレイパネルはさらなる列の第一のグループに対応付けられた少なくとも一つの電流ミラー回路を有し、該電流ミラー回路は第一の電流ミラーおよび少なくとも一つの追加的な電流ミラーを出力が並列に接続された形で有し、それぞれのミラーが列導線を流れる参照電流を第一の電流ミラー出力にミラーするよう構成されており、前記さらなる列の第一のグループ内の各ピクセル回路は出力端子が前記発光素子に接続された少なくとも第一の電流記憶段を有し、該第一の電流記憶段は少なくとも部分的に第一の電流ミラー出力にミラーされた電流によって決定される電流を出力端子を通じて引き出すことができ、当該列の第一のグループ内の前記少なくとも一つの電流ミラーおよびさらなる列の第一のグループ内の少なくとも一つの電流ミラーが、共有されている列導線を流れる参照電流をミラーするよう構成されていることを特徴とする、請求項1ないし14のうちいずれか一項記載のアクティブマトリクスディスプレイパネル。
【請求項16】
請求項1のプリアンブルに基づくアクティブマトリクスディスプレイパネルを駆動する方法であって、フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取り、該フレーム期間内に前記第一の電流ミラーに接続できる列導線を流れる参照電流をある第一のレベルに設定することを有する方法であって、さらに前記フレーム期間内に電流ミラー回路内に含まれ、列導線を流れる参照電流を前記第一の電流ミラー出力に並列に接続された追加的電流ミラー出力にミラーするよう構成された追加的な電流ミラーに接続できる列導線を流れる参照電流をある第二のレベルに設定することを特徴とする方法。
【請求項17】
当該アクティブマトリクスディスプレイパネルがピクセルの各列について少なくともN本の(Nは1より大きい)列導線を有しており、前記電流ミラー回路はそれぞれがN本の列導線のうち対応付けられたものに接続でき、N本の列導線のうち対応付けられたものを流れる参照電流を電流ミラーの電流ミラー出力にミラーするよう構成されたN個の電流ミラーを有しており、前記電流ミラー回路は前記N個の電流ミラー出力を流れる電流を足し合わせる加算器を有しており、前記列導線のそれぞれの上で参照電流が設定されることを特徴とする、請求項16記載のアクティブマトリクスディスプレイパネルを駆動する方法。
【請求項18】
受け取った情報に基づいてN個の電流ミラーを対応付けられたN本の列導線に選択的に接続することを有することを特徴とする、請求項17記載の方法。
【請求項19】
参照電流がN本の列導線のそれぞれに実質同時に設定されることを特徴とする、請求項17または18記載の方法。
【請求項20】
当該アクティブマトリクスディスプレイパネルがピクセル回路の各行について行選択導線を有しており、少なくとも第一の電流記憶段は、前記行選択導線上の信号に反応する行選択スイッチと、出力端子を流れる電流を決定する信号値を保存する保存要素とを有しており、前記行選択スイッチは信号を前記保存要素に与える回路部分に含まれており、フレーム期間が複数のサブフレーム期間を有しており、当該方法が、各サブフレーム期間内に順に各行選択導線上の行選択スイッチを閉じる行選択信号を提供することを特徴とする、請求項17ないし19のうちいずれか一項記載の方法。
【請求項21】
各ピクセル回路が、それぞれ電流記憶段を有するK個の電流ミラーを有しており(Kは1より大きい)、各電流記憶段は発光素子に接続された出力と出力を流れる電流を決定する信号値を保存する保存要素とをもっており、前記行選択信号を用いて前記K個の電流記憶段のうちの異なるものに実質同時に前記保存要素内での保存のための信号値を選択的に提供することを特徴とする、請求項20記載の方法。
【請求項22】
前記信号値が提供されるのが、前記電流ミラーの入力と前記保存要素との間の回路部分に含まれるサブフレーム選択スイッチを閉じて電流記憶段にサブフレーム選択信号を選択的に提供することによって行われることを特徴とする、請求項21記載の方法。
【請求項23】
フレーム期間内に、電流記憶段を有するK個の電流ミラーのうち少なくとも二つに異なる参照電流値が選択的に提供されることを特徴とする、請求項21または22記載の方法。
【請求項24】
前記フレーム期間内に、より高い入力値がより低い入力値よりに先立って選択的に提供されることを特徴とする、請求項23記載の方法。
【請求項25】
前記異なる入力値が二進で重みがかけられていることを特徴とする、請求項23または24記載の方法。
【請求項26】
前記フレーム期間が長さの異なる複数のサブフレーム期間を有することを特徴とする、請求項16ないし25のうちいずれか一項記載の方法。
【請求項27】
前記サブフレーム期間の長さが二進で重みがかけられていることを特徴とする、請求項26記載の方法。
【請求項28】
より長いサブフレーム期間がより短いサブフレーム期間に先行することを特徴とする、請求項26または27記載の方法。
【請求項29】
電流記憶段のうちの少なくとも一つに、フレーム期間内に、保存要素に保存されている信号値をデフォルト値に直すためのリセット信号を与えることを有することを特徴とする、請求項20ないし28のうちいずれか一項記載の方法。
【請求項30】
少なくとも一つのさらなるリセット信号を前記K個の電流記憶段のうちの少なくともさらなる一つに、該さらなる電流記憶段の保存要素によって保存されている信号値をフレーム期間内にデフォルト値に直すために、提供することを有することを特徴とする、請求項21および29のうちいずれか一項記載の方法。
【請求項31】
各リセット信号を異なる時点において提供することを有することを特徴とする、請求項30記載の方法。
【請求項32】
前記異なる時点の間隔が不均等であることを特徴とする、請求項31記載の方法。
【請求項33】
前記時点の間隔が二進で重みがかけられていることを特徴とする、請求項32記載の方法。
【請求項34】
各サブフレーム期間中に保存要素内での保存のための信号値がK個の数の電流記憶段のうちの異なるものに順に選択的に提供され、リセット信号は前記数の電流記憶段のそれぞれに逆順に提供されることを特徴とする、請求項30ないし33のうちいずれか一項記載の方法。
【請求項35】
前記時点の間隔が実質的に前記サブフレーム期間の長さに対応することを特徴とする、請求項31および34記載のうちいずれか一項記載の方法。
【請求項36】
前記フレーム期間がさらに少なくとも一つの安定化期間を有しており、該安定化期間の間は行選択信号が全く与えられないことを特徴とする、請求項16ないし35のうちいずれか一項記載の方法。
【請求項37】
前記フレーム期間の間に少なくとも一つの参照電流値を変調することを有することを特徴とする、請求項16ないし36のうちいずれか一項記載の方法。
【請求項38】
保存要素内で保存する各信号値が当該電流記憶段が含まれている電流ミラーの入力に参照電流を与えることによって提供されることを特徴とする、請求項21ないし37のうちいずれか一項記載の方法。
【請求項39】
請求項1ないし15のうちいずれか一項記載のアクティブマトリクスディスプレイパネルを有することを特徴とする、表示装置。
【請求項40】
フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取る入力をもち、請求項16ないし38のうちいずれか一項記載の方法を実行するよう構成された駆動回路を有することを特徴とする、請求項39記載の表示装置。
【請求項41】
フレーム期間内に表示されるべき複数の発光素子の強度値を指定する情報を受け取る入力をもち、請求項16ないし38のうちいずれか一項記載の方法を実行するよう構成されていることを特徴とする、請求項1ないし15のうちいずれか一項記載のアクティブマトリクスディスプレイパネルを駆動する装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公表番号】特表2006−524835(P2006−524835A)
【公表日】平成18年11月2日(2006.11.2)
【国際特許分類】
【出願番号】特願2006−506509(P2006−506509)
【出願日】平成16年4月15日(2004.4.15)
【国際出願番号】PCT/IB2004/001227
【国際公開番号】WO2004/097781
【国際公開日】平成16年11月11日(2004.11.11)
【出願人】(590000248)コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【氏名又は名称原語表記】Koninklijke Philips Electronics N.V.
【住所又は居所原語表記】Groenewoudseweg 1,5621 BA Eindhoven, The Netherlands
【Fターム(参考)】
【公表日】平成18年11月2日(2006.11.2)
【国際特許分類】
【出願日】平成16年4月15日(2004.4.15)
【国際出願番号】PCT/IB2004/001227
【国際公開番号】WO2004/097781
【国際公開日】平成16年11月11日(2004.11.11)
【出願人】(590000248)コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【氏名又は名称原語表記】Koninklijke Philips Electronics N.V.
【住所又は居所原語表記】Groenewoudseweg 1,5621 BA Eindhoven, The Netherlands
【Fターム(参考)】
[ Back to top ]