アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法
【課題】 良好な表示動作を行なうことができるとともに、電力消費を抑制することが可能なアクティブマトリクス型表示装置、およびその駆動方法を提供する。
【解決手段】複数の画素部は、表示素子１６、駆動トランジスタ２２、第１スイッチ２４をそれぞれ含み、基板上の表示領域にマトリクス状に配置されている。複数の映像信号配線Ｘ（１〜ｎ）と、各映像信号配線に信号配線電流を供給する信号線駆動回路１５とが設けられている。各映像信号配線には定電流回路４０が接続されている。各定電流回路は、映像信号配線と定電圧電源との間に接続されたトランジスタ４２と、トランジスタのドレインとゲートとの間に接続された第２スイッチ４５と、を有している。走査線駆動回路は、第２スイッチをオン状態として定電流回路から定電流を供給し映像信号配線を所定の電位とした後、第１スイッチをオン状態とし映像信号駆動回路から映像信号配線に供給された信号配線電流を画素部に書き込む。
【解決手段】複数の画素部は、表示素子１６、駆動トランジスタ２２、第１スイッチ２４をそれぞれ含み、基板上の表示領域にマトリクス状に配置されている。複数の映像信号配線Ｘ（１〜ｎ）と、各映像信号配線に信号配線電流を供給する信号線駆動回路１５とが設けられている。各映像信号配線には定電流回路４０が接続されている。各定電流回路は、映像信号配線と定電圧電源との間に接続されたトランジスタ４２と、トランジスタのドレインとゲートとの間に接続された第２スイッチ４５と、を有している。走査線駆動回路は、第２スイッチをオン状態として定電流回路から定電流を供給し映像信号配線を所定の電位とした後、第１スイッチをオン状態とし映像信号駆動回路から映像信号配線に供給された信号配線電流を画素部に書き込む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置に関し、特に電流信号にて信号書き込みを行なうアクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
有機ＥＬ表示装置は、各画素に表示素子として有機ＥＬ素子と、表示素子へ駆動電流を供給する画素回路とを含み、発光輝度を制御することにより表示動作を行なう。画素回路への画像情報の供給には、電流信号により行なう方式（例えば、特許文献１）が知られている。
【０００５】
電流信号により信号供給を行なう表示装置では、書き込む電流値が小さい場合、信号供給を行なう配線の配線容量に起因して、書き込み不足を生じるという問題がある。また、多階調表示を行なう場合には、設定電流量の小さい低階調側で書き込みが困難となり、表示上不具合が生じていた。そこで、上記特許文献１に開示された表示装置は、データ駆動手段から供給されるデータ線電流を、画素回路の各々に対する輝度情報を書き込むデータ電流と、残りのバイパス電流とに分割して駆動する電流制御手段と、を備えている。バイパス電流は、データ電流と等しいか、データ電流よりも大きく設定されている。
【特許文献１】特開２００３−５０５６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のように構成された表示装置によれば、データ線に対して、データ電流にバイパス電流を加算して供給することにより、データ線電流を大きくし配線容量に起因する書き込み不足を低減することが可能となる。
【０００７】
しかしながら、上記表示装置では、データ電流およびバイパス電流を一度にデータ線に供給する構成であるため、データ電流のみを供給する場合に比較かくして、電力消費が増加するという問題がある。また、データ線駆動回路の負担が増大するため、データ線駆動回路の容量を大きくする必要があり、製造コスト増大の要因となる。
【０００８】
本発明は、上記課題に鑑みなされたもので、その目的は、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、電力消費を抑制することが可能なアクティブマトリクス型表示装置、およびアクティブマトリクス型表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続された第１スイッチと、を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、前記画素部の列毎に接続された複数の映像信号配線と、前記映像信号配線に信号配線電流を供給する信号線駆動回路と、前記各映像信号配線と定電圧電源との間に接続されたトランジスタと、前記トランジスタのドレインとゲートとの間に接続された第２スイッチと、をそれぞれ有した複数の定電流回路と、前記画素部の行毎に接続された複数の走査信号線と、前記走査信号線を通して前記第１および第２スイッチをオンオフ制御し、前記第２スイッチをオン状態として前記定電流回路から定電流を供給し前記映像信号配線を所定の電位とした後、前記第１スイッチをオン状態とし前記映像信号駆動回路から映像信号配線に供給された信号配線電流を前記画素部に書き込む走査線駆動回路と、を備えている。
【００１０】
この発明の他の態様に係るアクティブマトリクス型表示装置の駆動方法は、表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続された第１スイッチと、を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、前記画素部の列毎に接続された複数の映像信号配線と、前記映像信号配線に信号配線電流を供給する信号線駆動回路と、前記各映像信号配線と定電圧電源との間に接続されたトランジスタと、前記トランジスタのドレインとゲートとの間に接続された第２スイッチと、をそれぞれ有した複数の定電流回路と、前記画素部の行毎に接続された複数の走査信号線と、前記走査信号線を通して前記第１および第２スイッチをオンオフ制御する走査線駆動回路と、を備えたアクティブマトリクス型表示装置の駆動方法において、
前記第２スイッチをオン状態として前記定電流回路から定電流を供給し前記映像信号配線を所定の電位とし、前記映像信号配線を所定の電位に維持した状態で、前記第１スイッチをオン状態とし、前記映像信号駆動回路から映像信号配線に供給された信号配線電流を前記画素部に書き込み、前記書き込まれた信号配線電流を前記表示素子に供給する。
【発明の効果】
【００１１】
本発明によれば、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、電力消費を抑制することが可能なアクティブマトリクス型表示装置、およびアクティブマトリクス型表示装置の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照しながら、この発明の第１の実施形態として、有機ＥＬ表示装置を例にとり詳細に説明する。
図１に示すように、有機ＥＬ表示装置は、例えば、１０型以上の大型アクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。
【００１３】
有機ＥＬパネル１０は、ガラス板等の絶縁基板８上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）および第２走査線Ｓｇｂ（１〜ｍ）、後述する定電流回路に接続された走査線Ｓｇａ０、表示画素ＰＸの列毎にそれぞれ接続されたｎ本の映像信号配線Ｘ（１〜ｎ）、第１、第２走査線Ｓｇａ、Ｓｇｂを表示画素の行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、および複数の映像信号配線Ｘ１〜Ｘｎを駆動する信号線駆動回路１５を備えている。走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成されている。各映像信号配線Ｘ（１〜ｎ）の一端部には定電流回路４０がそれぞれ接続され、表示領域１１の外側で絶縁基板８上に設けられている。
【００１４】
画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１５】
図２に表示画素ＰＸ、および定電流回路４０の等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、出力スイッチ２６、および保持容量Ｃｓを備えている。画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、出力スイッチ２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、画素回路１８を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００１６】
駆動トランジスタ２２、出力スイッチ２６、および有機ＥＬ素子１６は、第１電圧電源線Ｖｄｄ１と基準電圧電源線Ｖｓｓとの間でこの順で直列に接続されている。基準電圧電源線Ｖｓｓおよび第１電圧電源線Ｖｄｄ１は、例えば、−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。駆動トランジスタ２２は、その第１端子、ここではソースが第１電圧電源線Ｖｄｄ１に接続されている。有機ＥＬ素子１６は、一方の電極、ここではカソードが基準電圧電源線Ｖｓｓに接続されている。出力スイッチ２６は、そのソースが駆動トランジスタ２２の第２端子、ここではドレインに接続されている。出力スイッチ２６は、ドレインが有機ＥＬ素子１６のアノードに接続され、更に、ゲートが第２走査線Ｓｇｂに接続されている。
【００１７】
駆動トランジスタ２２は、映像信号に応じた電流量を有機ＥＬ素子１６に出力する。出力スイッチ２６は、第２走査線Ｓｇｂからの制御信号Ｓｂによりオン（導通状態）、オフ（非導通状態）が制御され、駆動トランジスタ２２と有機ＥＬ素子１６との接続、非接続を制御する。
【００１８】
保持容量Ｃｓは、駆動トランジスタ２２の第１端子、制御端子間、ここではソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ２２のゲート制御電位を保持する。画素スイッチ２０は、対応する映像信号配線Ｘ（１〜ｎ）と駆動トランジスタ２２のドレインとの間に接続され、そのゲートは第１走査線Ｓｇａに接続されている。画素スイッチ２０は、第１走査線Ｓｇａから供給される制御信号Ｓａに応答して対応の映像信号配線Ｘ（１〜ｎ）から階調電流としての信号配線電流を取り込む。
【００１９】
第１スイッチ２４は、駆動トランジスタ２２のドレイン、ゲート間に接続され、そのゲートが第１走査線Ｓｇａに接続されている。第１スイッチ２４は、第１走査線Ｓｇａからの制御信号Ｓａに応じてオン、オフされ、駆動トランジスタ２２のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Ｃｓからの電流リークを規制する。
【００２０】
図１および図２に示すように、各映像信号配線Ｘ（１〜ｎ）の一端部に接続された定電流回路４０は、トランジスタ４２として、例えば、Ｐチャネル型の薄膜トランジスタを有している。トランジスタ４２は、そのソースが第２電源電圧線Ｖｄｄ２に接続されている。第２電圧電源線Ｖｄｄ２は、例えば、８Ｖの電位に設定される。
【００２１】
定電流回路４０は、例えば、Ｐチャネル型の薄膜トランジスタからなる第２スイッチ４５および保持容量Ｃｓ２を有している。第２スイッチ４５は、トランジスタ４２のドレインとゲートとの間に接続され、そのゲートは走査線Ｓｇａ０に接続されている。第２スイッチ４５は、第１走査線Ｓｇａ０からの制御信号Ｓａｏによりオン（導通状態）、オフ（非導通状態）が制御され、トランジスタ４２と映像信号配線Ｘ（１〜ｎ）との接続、非接続を制御する。保持容量Ｃｓ２は、トランジスタ４２のソース、ゲート間に接続され、第２定電圧電源Ｖｄｄ２により決定されるトランジスタ４２のゲート制御電位を保持する。
【００２２】
本実施形態において、トランジスタ４２および第２スイッチ４５は、画素回路１８を構成する薄膜トランジスタと同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタとして構成されている。
【００２３】
図１に示すコントローラ１２は、有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００２４】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して信号配線電流ＩＡ（１〜ｎ）とし、複数の映像信号配線Ｘ（１〜ｎ）に並列的に供給する。走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに２種類の制御信号、すなわち、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）を供給するとともに、定電流回路４０に制御信号Ｓａ０を供給する。これにより、各第１、第２走査線Ｓｇａ、Ｓｇｂは、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ、制御信号Ｓｂにより駆動される。
【００２５】
図３に走査線駆動回路１４ａ、１４ｂのタイミングチャートを示す。走査線駆動回路１４ａ、１４ｂは、例えば、スタート信号（ＳＴＶ１、ＳＴＶ２）とクロック（ＣＫＶ１、ＣＫＶ２）とから各水平走査期間に対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号Ｓａおよび制御信号Ｓｂとして出力する。また、走査線駆動回路１４ａは、クロック（ＣＫＶ１）に同期した制御したパルスを生成し、制御信号Ｓａ０として出力する。
【００２６】
上記のように構成された有機ＥＬ表示装置において、画素回路１８の動作は、２段階の映像信号書込み動作および発光動作に分けられる。図２に示すように、例えば、１行目の定電流回路４０に第２スイッチ４５をオン状態とするレベル（オン電位）、ここではローレベルの制御信号Ｓａ０が出力される。これにより、第２スイッチ４５がオン（導通状態）に切換えられ、１段階目の書き込み動作として、プリチャージ動作が開始される。
【００２７】
プリチャージ期間において、定電流回路４０のトランジスタ４２が書き込み状態となり、第２電圧電源線Ｖｄｄ２からトランジスタ４２を通して映像信号配線Ｘ１にプリチャージ電流ＩＢが流れる。このように、映像信号配線Ｘ１にはプリチャージ電流ＩＢを供給することにより、映像信号配線Ｘ１の電位は後述する信号配線電流ＩＡ１を流すのに必要な所望の電位まで短時間で変化させることができる。
【００２８】
プリチャージ電流ＩＢは、トランジスタ４２に応じて所定値に設定される定電流信号であり、一水平走査期間（ｔ）の、映像信号線Ｘの配線容量（Ｃｐ）に最高階調表示から最低階調表示までの電位変化分（最大電圧変化ΔＶ）を掛けた値に相当する電荷量よりも大きな値に設定される（ＩＢ＞Ｃｐ×ΔＶ／ｔ）。プリチャージ電流ＩＢは、例えば、有機ＥＬ表示装置の最高階調表示を行なう駆動電流と同程度の大きさに設定される。一例として、フルカラー表示を行なう場合、赤色発光を行なう表示画素ＰＸにおいて、最高階調表示時の駆動電流は２μＡ程度である。
【００２９】
映像信号配線Ｘ１を所望の電位に設定した後、第１走査線駆動回路１４ａは、１行目の表示画素ＰＸの画素スイッチ２０および第１スイッチ２４をオン状態とするレベル（オン電位）、ここではローレベルの制御信号Ｓａ１を出力し、第１走査線駆動回路１４ｂは、出力スイッチ２６をオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号Ｓｂ１を出力する。これにより、画素スイッチ２０および第１スイッチ２４がオン（導通状態）、出力スイッチ２６がオフ（非導通状態）に切換えられ、２段階目の映像信号書込み動作が開始される。
【００３０】
映像信号書込み期間において、信号線駆動回路１５から対応する映像信号配線Ｘ１に供給された信号配線電流ＩＡ１は、選択された表示画素ＰＸに供給される。表示画素ＰＸにおいて、画素スイッチ２０および第１スイッチ２４はオン状態にあり、取り込まれた信号配線電流ＩＡ１は駆動トランジスタ２２に供給され駆動トランジスタ２２を書き込み状態とする。これにより、図４に示すように、第１電圧電源線Ｖｄｄ１から駆動トランジスタ２２を通して映像信号配線Ｘ１に書き込み電流が流れ、信号配線電流ＩＡ１の電流量に対応した駆動トランジスタ２２のゲート、ソース間電位が保持容量Ｃｓに書き込まれる。映像信号書込み時、映像信号配線Ｘ１の電位は信号配線電流ＩＡ１を流すのに必要な所望の電位に維持されているため、表示画素ＰＸに対して信号配線電流ＩＡ１を容易に書き込むことができる。
【００３１】
次に、制御信号Ｓａ１がハイレベル（オフ電位）となり、画素スイッチ２０および第１スイッチ２４がオフとなる。これにより、映像信号書込み動作が終了する。続いて、制御信号Ｓｂ１がローレベルとなり、出力スイッチ２６がオンとなる。これにより、発光動作が開始する。図５に示すように、発光期間において、駆動トランジスタ２２は、保持容量Ｃｓに書き込まれたゲート制御電圧によりオン状態に維持され、第１電圧電源線Ｖｄｄ１から信号配線電流ＩＡ１に対応した電流量を有機ＥＬ素子１６に供給する。これにより有機ＥＬ素子１６が発光し、発光動作が開始される。そして、有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｓｂ１がオフ電位となるまで発光状態を維持する。
【００３２】
上記のように構成された有機ＥＬ表示装置によれば、映像信号電流書き込みにおいて、映像信号配線に接続された定電流回路４０からプリチャージ電流を供給し、映像信号配線電位を必要な電位まで変化させた後、信号線駆動回路から映像信号配線を通して供給された信号配線電流を各表示画素ＰＸに書き込む構成としている。そのため、表示画素ＰＸへ低階調の小さな映像信号を書き込む場合においても、配線容量に影響されることなく、充分にかつ短時間で書き込むことが可能となる。従って、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を行うことが可能となる。
【００３３】
映像信号配線への高電流の書き込みを行なった後、低電流の書き込みを行なう場合でも、低電流の映像信号の書き込み不足を解消することがきる。例えば、従来では、最高階調表示（白表示）の映像信号の書き込みを行なった後、最低階調表示（黒表示）の書き込みを行なう場合、後者の映像信号の書き込み不足により、高階調側の書き込み状態となり、表示上、白表示が尾を引いたような画像となる恐れがある。本実施形態によれば、このような書き込み不足に起因する表示不良を解消することができる。
【００３４】
また、信号配線電流として、映像信号電流にバイパス電流を加算して供給する場合に比較して、信号線駆動回路から映像信号配線に一度に供給する電流量を低減することができ、電力消費の増大を抑制することが可能となる。同時に、信号線駆動回路の負担が低減し、信号線駆動回路の容量低減を図り、製造コストの増加を防止することができる。
【００３５】
定電流回路４０は、有機ＥＬ素子１６を形成した絶縁基板８と同一基板上に設けられ、画素回路１８を構成する配線や薄膜トランジスタと同時に同一工程にて形成することができる。定電流回路４０を表示装置に内蔵することにより、電流信号を供給する配線の長さを縮小でき、容量性負荷を低減し、安定した電流信号の供給が可能となる。また、外部回路との接続点数を削減することができ、機械的な信頼性を向上させることができる。画素回路１８と定電流回路４０とを同一基板上に同一工程にて形成することにより、それぞれ特性の近似された素子を用いて構成することが可能となり、表示素子への駆動電流のばらつきを低減することができる。
【００３６】
以上のように、本実施形態によれば、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、電力消費を抑制することが可能なアクティブマトリクス型表示装置、およびアクティブマトリクス型表示装置の駆動方法が得られる。
【００３７】
次に、図６を参照して、この発明の第２の実施形態に係る有機ＥＬ表示装置について説明する。
第２の実施形態によれば、映像信号配線Ｘ（１〜ｎ）の一端部に定電流回路４０が接続されている。各定電流回路４０は、例えば、Ｐチャネル型の薄膜トランジスタで形成されたトランジスタ４２、保持容量Ｃｓ２、第２スイッチ４５を備えている。トランジスタ４２は、そのソースが第２電源電圧線Ｖｄｄ２に接続されている。第２スイッチ４５は、トランジスタ４２のゲートおよびドレインに接続され、そのゲートは、走査線Ｓａｇ０に接続されている。第２スイッチ４５は、第１走査線Ｓｇａ０からの制御信号Ｓａｏによりオン（導通状態）、オフ（非導通状態）が制御され、トランジスタ４２と映像信号配線Ｘ（１〜ｎ）との接続、非接続を制御する。保持容量Ｃｓ２は、トランジスタ４２のソース、ゲート間に接続され、第２定電圧電源Ｖｄｄ２により決定されるトランジスタ４２のゲート制御電位を保持する。
【００３８】
定電流回路４０は、例えば、Ｐチャネル型の薄膜トランジスタで形成された第３スイッチ４７を更に備えている。第３スイッチ４７は、トランジスタ４２のドレインと映像信号配線Ｘ（１〜ｎ）との間に接続されている。第３スイッチ４７は、そのゲートが第２電圧電源線Ｖｄｄ２に接続され、常時、オン状態に維持されている。
【００３９】
本実施形態において、トランジスタ４２、第２および第３スイッチ４５、４７は、画素回路１８を構成する薄膜トランジスタと同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタとして構成されている。
第２の実施形態において、有機ＥＬ表示装置の他の構成は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
上記構成の第２の実施形態によれば、前述した第１の実施形態と同様の作用効果を得ることができる。また、各定電流制御回路４０は、トランジスタ４２および第２スイッチ４５に加えて第３スイッチ４７を備え、映像信号書き込み時、プリチャージ電流はトランジスタ４２、第３スイッチ４７を通ってながれる。これは、駆動トランジスタ２２および画素スイッチ２０を備えた画素回路１８の構成および電流経路とほぼ対応している。そのため、定電流回路４０を設けたことによる発光電流のバラツキを抑制し、安定した画像表示を実現することができる。
【００４０】
本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００４１】
前述した実施形態において、書き込み動作毎にプリチャージ電流を供給する構成としたが、例えば、高階調時は第２スイッチ４５をオフ状態とし、定電流回路４０を映像信号線と非接続状態としてもよい。映像信号に応じて定電流回路の接続状態を制御することで、不所望な電力消費を抑制することが可能となる。
【００４２】
前述した実施形態では、画素回路を構成する薄膜トランジスタおよび定電流回路の薄膜トランジスタを全て同一の導電型、ここではＰチャネル型で構成する場合について説明したが、これに限定されず、全てをＮチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、第１スイッチをＮチャネル型の薄膜トランジスタ、駆動トランジスタおよび第２スイッチをＰチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
【００４３】
また、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【図面の簡単な説明】
【００４４】
【図１】図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図２】図２は、前記有機ＥＬ表示装置の画素および定電流回路の等価回路を示す平面図である。
【図３】図３は、前記有機ＥＬ表示装置の走査線駆動回路における供給信号のタイミングチャートである。
【図４】図４は、前記有機ＥＬ表示装置の画素および定電流回路の等価回路を示す平面図である。
【図５】図５は、前記有機ＥＬ表示装置の画素および定電流回路の等価回路を示す平面図である。
【図６】図６は、この発明の第２の実施形態に係る有機ＥＬ表示装置の画素および定電流回路の等価回路を示す平面図である。
【符号の説明】
【００４５】
８…絶縁基板、 １０…有機ＥＬパネル、１２…コントローラ、
１４ａ、１４ｂ…走査線駆動回路、 １５…信号線駆動回路、 １６…有機ＥＬ素子、
１８…画素回路、 ２０…画素スイッチ、 ２２…駆動トランジスタ、
２４…第１スイッチ、 ２６…出力スイッチ、 ４０…定電流回路、
４２…トランジスタ、 ４５…第２スイッチ、 ４７…第３スイッチ
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置に関し、特に電流信号にて信号書き込みを行なうアクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
有機ＥＬ表示装置は、各画素に表示素子として有機ＥＬ素子と、表示素子へ駆動電流を供給する画素回路とを含み、発光輝度を制御することにより表示動作を行なう。画素回路への画像情報の供給には、電流信号により行なう方式（例えば、特許文献１）が知られている。
【０００５】
電流信号により信号供給を行なう表示装置では、書き込む電流値が小さい場合、信号供給を行なう配線の配線容量に起因して、書き込み不足を生じるという問題がある。また、多階調表示を行なう場合には、設定電流量の小さい低階調側で書き込みが困難となり、表示上不具合が生じていた。そこで、上記特許文献１に開示された表示装置は、データ駆動手段から供給されるデータ線電流を、画素回路の各々に対する輝度情報を書き込むデータ電流と、残りのバイパス電流とに分割して駆動する電流制御手段と、を備えている。バイパス電流は、データ電流と等しいか、データ電流よりも大きく設定されている。
【特許文献１】特開２００３−５０５６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のように構成された表示装置によれば、データ線に対して、データ電流にバイパス電流を加算して供給することにより、データ線電流を大きくし配線容量に起因する書き込み不足を低減することが可能となる。
【０００７】
しかしながら、上記表示装置では、データ電流およびバイパス電流を一度にデータ線に供給する構成であるため、データ電流のみを供給する場合に比較かくして、電力消費が増加するという問題がある。また、データ線駆動回路の負担が増大するため、データ線駆動回路の容量を大きくする必要があり、製造コスト増大の要因となる。
【０００８】
本発明は、上記課題に鑑みなされたもので、その目的は、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、電力消費を抑制することが可能なアクティブマトリクス型表示装置、およびアクティブマトリクス型表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続された第１スイッチと、を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、前記画素部の列毎に接続された複数の映像信号配線と、前記映像信号配線に信号配線電流を供給する信号線駆動回路と、前記各映像信号配線と定電圧電源との間に接続されたトランジスタと、前記トランジスタのドレインとゲートとの間に接続された第２スイッチと、をそれぞれ有した複数の定電流回路と、前記画素部の行毎に接続された複数の走査信号線と、前記走査信号線を通して前記第１および第２スイッチをオンオフ制御し、前記第２スイッチをオン状態として前記定電流回路から定電流を供給し前記映像信号配線を所定の電位とした後、前記第１スイッチをオン状態とし前記映像信号駆動回路から映像信号配線に供給された信号配線電流を前記画素部に書き込む走査線駆動回路と、を備えている。
【００１０】
この発明の他の態様に係るアクティブマトリクス型表示装置の駆動方法は、表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続された第１スイッチと、を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、前記画素部の列毎に接続された複数の映像信号配線と、前記映像信号配線に信号配線電流を供給する信号線駆動回路と、前記各映像信号配線と定電圧電源との間に接続されたトランジスタと、前記トランジスタのドレインとゲートとの間に接続された第２スイッチと、をそれぞれ有した複数の定電流回路と、前記画素部の行毎に接続された複数の走査信号線と、前記走査信号線を通して前記第１および第２スイッチをオンオフ制御する走査線駆動回路と、を備えたアクティブマトリクス型表示装置の駆動方法において、
前記第２スイッチをオン状態として前記定電流回路から定電流を供給し前記映像信号配線を所定の電位とし、前記映像信号配線を所定の電位に維持した状態で、前記第１スイッチをオン状態とし、前記映像信号駆動回路から映像信号配線に供給された信号配線電流を前記画素部に書き込み、前記書き込まれた信号配線電流を前記表示素子に供給する。
【発明の効果】
【００１１】
本発明によれば、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、電力消費を抑制することが可能なアクティブマトリクス型表示装置、およびアクティブマトリクス型表示装置の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照しながら、この発明の第１の実施形態として、有機ＥＬ表示装置を例にとり詳細に説明する。
図１に示すように、有機ＥＬ表示装置は、例えば、１０型以上の大型アクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。
【００１３】
有機ＥＬパネル１０は、ガラス板等の絶縁基板８上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）および第２走査線Ｓｇｂ（１〜ｍ）、後述する定電流回路に接続された走査線Ｓｇａ０、表示画素ＰＸの列毎にそれぞれ接続されたｎ本の映像信号配線Ｘ（１〜ｎ）、第１、第２走査線Ｓｇａ、Ｓｇｂを表示画素の行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、および複数の映像信号配線Ｘ１〜Ｘｎを駆動する信号線駆動回路１５を備えている。走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成されている。各映像信号配線Ｘ（１〜ｎ）の一端部には定電流回路４０がそれぞれ接続され、表示領域１１の外側で絶縁基板８上に設けられている。
【００１４】
画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１５】
図２に表示画素ＰＸ、および定電流回路４０の等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、出力スイッチ２６、および保持容量Ｃｓを備えている。画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、出力スイッチ２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、画素回路１８を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００１６】
駆動トランジスタ２２、出力スイッチ２６、および有機ＥＬ素子１６は、第１電圧電源線Ｖｄｄ１と基準電圧電源線Ｖｓｓとの間でこの順で直列に接続されている。基準電圧電源線Ｖｓｓおよび第１電圧電源線Ｖｄｄ１は、例えば、−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。駆動トランジスタ２２は、その第１端子、ここではソースが第１電圧電源線Ｖｄｄ１に接続されている。有機ＥＬ素子１６は、一方の電極、ここではカソードが基準電圧電源線Ｖｓｓに接続されている。出力スイッチ２６は、そのソースが駆動トランジスタ２２の第２端子、ここではドレインに接続されている。出力スイッチ２６は、ドレインが有機ＥＬ素子１６のアノードに接続され、更に、ゲートが第２走査線Ｓｇｂに接続されている。
【００１７】
駆動トランジスタ２２は、映像信号に応じた電流量を有機ＥＬ素子１６に出力する。出力スイッチ２６は、第２走査線Ｓｇｂからの制御信号Ｓｂによりオン（導通状態）、オフ（非導通状態）が制御され、駆動トランジスタ２２と有機ＥＬ素子１６との接続、非接続を制御する。
【００１８】
保持容量Ｃｓは、駆動トランジスタ２２の第１端子、制御端子間、ここではソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ２２のゲート制御電位を保持する。画素スイッチ２０は、対応する映像信号配線Ｘ（１〜ｎ）と駆動トランジスタ２２のドレインとの間に接続され、そのゲートは第１走査線Ｓｇａに接続されている。画素スイッチ２０は、第１走査線Ｓｇａから供給される制御信号Ｓａに応答して対応の映像信号配線Ｘ（１〜ｎ）から階調電流としての信号配線電流を取り込む。
【００１９】
第１スイッチ２４は、駆動トランジスタ２２のドレイン、ゲート間に接続され、そのゲートが第１走査線Ｓｇａに接続されている。第１スイッチ２４は、第１走査線Ｓｇａからの制御信号Ｓａに応じてオン、オフされ、駆動トランジスタ２２のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Ｃｓからの電流リークを規制する。
【００２０】
図１および図２に示すように、各映像信号配線Ｘ（１〜ｎ）の一端部に接続された定電流回路４０は、トランジスタ４２として、例えば、Ｐチャネル型の薄膜トランジスタを有している。トランジスタ４２は、そのソースが第２電源電圧線Ｖｄｄ２に接続されている。第２電圧電源線Ｖｄｄ２は、例えば、８Ｖの電位に設定される。
【００２１】
定電流回路４０は、例えば、Ｐチャネル型の薄膜トランジスタからなる第２スイッチ４５および保持容量Ｃｓ２を有している。第２スイッチ４５は、トランジスタ４２のドレインとゲートとの間に接続され、そのゲートは走査線Ｓｇａ０に接続されている。第２スイッチ４５は、第１走査線Ｓｇａ０からの制御信号Ｓａｏによりオン（導通状態）、オフ（非導通状態）が制御され、トランジスタ４２と映像信号配線Ｘ（１〜ｎ）との接続、非接続を制御する。保持容量Ｃｓ２は、トランジスタ４２のソース、ゲート間に接続され、第２定電圧電源Ｖｄｄ２により決定されるトランジスタ４２のゲート制御電位を保持する。
【００２２】
本実施形態において、トランジスタ４２および第２スイッチ４５は、画素回路１８を構成する薄膜トランジスタと同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタとして構成されている。
【００２３】
図１に示すコントローラ１２は、有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００２４】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して信号配線電流ＩＡ（１〜ｎ）とし、複数の映像信号配線Ｘ（１〜ｎ）に並列的に供給する。走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに２種類の制御信号、すなわち、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）を供給するとともに、定電流回路４０に制御信号Ｓａ０を供給する。これにより、各第１、第２走査線Ｓｇａ、Ｓｇｂは、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ、制御信号Ｓｂにより駆動される。
【００２５】
図３に走査線駆動回路１４ａ、１４ｂのタイミングチャートを示す。走査線駆動回路１４ａ、１４ｂは、例えば、スタート信号（ＳＴＶ１、ＳＴＶ２）とクロック（ＣＫＶ１、ＣＫＶ２）とから各水平走査期間に対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号Ｓａおよび制御信号Ｓｂとして出力する。また、走査線駆動回路１４ａは、クロック（ＣＫＶ１）に同期した制御したパルスを生成し、制御信号Ｓａ０として出力する。
【００２６】
上記のように構成された有機ＥＬ表示装置において、画素回路１８の動作は、２段階の映像信号書込み動作および発光動作に分けられる。図２に示すように、例えば、１行目の定電流回路４０に第２スイッチ４５をオン状態とするレベル（オン電位）、ここではローレベルの制御信号Ｓａ０が出力される。これにより、第２スイッチ４５がオン（導通状態）に切換えられ、１段階目の書き込み動作として、プリチャージ動作が開始される。
【００２７】
プリチャージ期間において、定電流回路４０のトランジスタ４２が書き込み状態となり、第２電圧電源線Ｖｄｄ２からトランジスタ４２を通して映像信号配線Ｘ１にプリチャージ電流ＩＢが流れる。このように、映像信号配線Ｘ１にはプリチャージ電流ＩＢを供給することにより、映像信号配線Ｘ１の電位は後述する信号配線電流ＩＡ１を流すのに必要な所望の電位まで短時間で変化させることができる。
【００２８】
プリチャージ電流ＩＢは、トランジスタ４２に応じて所定値に設定される定電流信号であり、一水平走査期間（ｔ）の、映像信号線Ｘの配線容量（Ｃｐ）に最高階調表示から最低階調表示までの電位変化分（最大電圧変化ΔＶ）を掛けた値に相当する電荷量よりも大きな値に設定される（ＩＢ＞Ｃｐ×ΔＶ／ｔ）。プリチャージ電流ＩＢは、例えば、有機ＥＬ表示装置の最高階調表示を行なう駆動電流と同程度の大きさに設定される。一例として、フルカラー表示を行なう場合、赤色発光を行なう表示画素ＰＸにおいて、最高階調表示時の駆動電流は２μＡ程度である。
【００２９】
映像信号配線Ｘ１を所望の電位に設定した後、第１走査線駆動回路１４ａは、１行目の表示画素ＰＸの画素スイッチ２０および第１スイッチ２４をオン状態とするレベル（オン電位）、ここではローレベルの制御信号Ｓａ１を出力し、第１走査線駆動回路１４ｂは、出力スイッチ２６をオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号Ｓｂ１を出力する。これにより、画素スイッチ２０および第１スイッチ２４がオン（導通状態）、出力スイッチ２６がオフ（非導通状態）に切換えられ、２段階目の映像信号書込み動作が開始される。
【００３０】
映像信号書込み期間において、信号線駆動回路１５から対応する映像信号配線Ｘ１に供給された信号配線電流ＩＡ１は、選択された表示画素ＰＸに供給される。表示画素ＰＸにおいて、画素スイッチ２０および第１スイッチ２４はオン状態にあり、取り込まれた信号配線電流ＩＡ１は駆動トランジスタ２２に供給され駆動トランジスタ２２を書き込み状態とする。これにより、図４に示すように、第１電圧電源線Ｖｄｄ１から駆動トランジスタ２２を通して映像信号配線Ｘ１に書き込み電流が流れ、信号配線電流ＩＡ１の電流量に対応した駆動トランジスタ２２のゲート、ソース間電位が保持容量Ｃｓに書き込まれる。映像信号書込み時、映像信号配線Ｘ１の電位は信号配線電流ＩＡ１を流すのに必要な所望の電位に維持されているため、表示画素ＰＸに対して信号配線電流ＩＡ１を容易に書き込むことができる。
【００３１】
次に、制御信号Ｓａ１がハイレベル（オフ電位）となり、画素スイッチ２０および第１スイッチ２４がオフとなる。これにより、映像信号書込み動作が終了する。続いて、制御信号Ｓｂ１がローレベルとなり、出力スイッチ２６がオンとなる。これにより、発光動作が開始する。図５に示すように、発光期間において、駆動トランジスタ２２は、保持容量Ｃｓに書き込まれたゲート制御電圧によりオン状態に維持され、第１電圧電源線Ｖｄｄ１から信号配線電流ＩＡ１に対応した電流量を有機ＥＬ素子１６に供給する。これにより有機ＥＬ素子１６が発光し、発光動作が開始される。そして、有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｓｂ１がオフ電位となるまで発光状態を維持する。
【００３２】
上記のように構成された有機ＥＬ表示装置によれば、映像信号電流書き込みにおいて、映像信号配線に接続された定電流回路４０からプリチャージ電流を供給し、映像信号配線電位を必要な電位まで変化させた後、信号線駆動回路から映像信号配線を通して供給された信号配線電流を各表示画素ＰＸに書き込む構成としている。そのため、表示画素ＰＸへ低階調の小さな映像信号を書き込む場合においても、配線容量に影響されることなく、充分にかつ短時間で書き込むことが可能となる。従って、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を行うことが可能となる。
【００３３】
映像信号配線への高電流の書き込みを行なった後、低電流の書き込みを行なう場合でも、低電流の映像信号の書き込み不足を解消することがきる。例えば、従来では、最高階調表示（白表示）の映像信号の書き込みを行なった後、最低階調表示（黒表示）の書き込みを行なう場合、後者の映像信号の書き込み不足により、高階調側の書き込み状態となり、表示上、白表示が尾を引いたような画像となる恐れがある。本実施形態によれば、このような書き込み不足に起因する表示不良を解消することができる。
【００３４】
また、信号配線電流として、映像信号電流にバイパス電流を加算して供給する場合に比較して、信号線駆動回路から映像信号配線に一度に供給する電流量を低減することができ、電力消費の増大を抑制することが可能となる。同時に、信号線駆動回路の負担が低減し、信号線駆動回路の容量低減を図り、製造コストの増加を防止することができる。
【００３５】
定電流回路４０は、有機ＥＬ素子１６を形成した絶縁基板８と同一基板上に設けられ、画素回路１８を構成する配線や薄膜トランジスタと同時に同一工程にて形成することができる。定電流回路４０を表示装置に内蔵することにより、電流信号を供給する配線の長さを縮小でき、容量性負荷を低減し、安定した電流信号の供給が可能となる。また、外部回路との接続点数を削減することができ、機械的な信頼性を向上させることができる。画素回路１８と定電流回路４０とを同一基板上に同一工程にて形成することにより、それぞれ特性の近似された素子を用いて構成することが可能となり、表示素子への駆動電流のばらつきを低減することができる。
【００３６】
以上のように、本実施形態によれば、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、電力消費を抑制することが可能なアクティブマトリクス型表示装置、およびアクティブマトリクス型表示装置の駆動方法が得られる。
【００３７】
次に、図６を参照して、この発明の第２の実施形態に係る有機ＥＬ表示装置について説明する。
第２の実施形態によれば、映像信号配線Ｘ（１〜ｎ）の一端部に定電流回路４０が接続されている。各定電流回路４０は、例えば、Ｐチャネル型の薄膜トランジスタで形成されたトランジスタ４２、保持容量Ｃｓ２、第２スイッチ４５を備えている。トランジスタ４２は、そのソースが第２電源電圧線Ｖｄｄ２に接続されている。第２スイッチ４５は、トランジスタ４２のゲートおよびドレインに接続され、そのゲートは、走査線Ｓａｇ０に接続されている。第２スイッチ４５は、第１走査線Ｓｇａ０からの制御信号Ｓａｏによりオン（導通状態）、オフ（非導通状態）が制御され、トランジスタ４２と映像信号配線Ｘ（１〜ｎ）との接続、非接続を制御する。保持容量Ｃｓ２は、トランジスタ４２のソース、ゲート間に接続され、第２定電圧電源Ｖｄｄ２により決定されるトランジスタ４２のゲート制御電位を保持する。
【００３８】
定電流回路４０は、例えば、Ｐチャネル型の薄膜トランジスタで形成された第３スイッチ４７を更に備えている。第３スイッチ４７は、トランジスタ４２のドレインと映像信号配線Ｘ（１〜ｎ）との間に接続されている。第３スイッチ４７は、そのゲートが第２電圧電源線Ｖｄｄ２に接続され、常時、オン状態に維持されている。
【００３９】
本実施形態において、トランジスタ４２、第２および第３スイッチ４５、４７は、画素回路１８を構成する薄膜トランジスタと同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタとして構成されている。
第２の実施形態において、有機ＥＬ表示装置の他の構成は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
上記構成の第２の実施形態によれば、前述した第１の実施形態と同様の作用効果を得ることができる。また、各定電流制御回路４０は、トランジスタ４２および第２スイッチ４５に加えて第３スイッチ４７を備え、映像信号書き込み時、プリチャージ電流はトランジスタ４２、第３スイッチ４７を通ってながれる。これは、駆動トランジスタ２２および画素スイッチ２０を備えた画素回路１８の構成および電流経路とほぼ対応している。そのため、定電流回路４０を設けたことによる発光電流のバラツキを抑制し、安定した画像表示を実現することができる。
【００４０】
本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００４１】
前述した実施形態において、書き込み動作毎にプリチャージ電流を供給する構成としたが、例えば、高階調時は第２スイッチ４５をオフ状態とし、定電流回路４０を映像信号線と非接続状態としてもよい。映像信号に応じて定電流回路の接続状態を制御することで、不所望な電力消費を抑制することが可能となる。
【００４２】
前述した実施形態では、画素回路を構成する薄膜トランジスタおよび定電流回路の薄膜トランジスタを全て同一の導電型、ここではＰチャネル型で構成する場合について説明したが、これに限定されず、全てをＮチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、第１スイッチをＮチャネル型の薄膜トランジスタ、駆動トランジスタおよび第２スイッチをＰチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
【００４３】
また、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【図面の簡単な説明】
【００４４】
【図１】図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図２】図２は、前記有機ＥＬ表示装置の画素および定電流回路の等価回路を示す平面図である。
【図３】図３は、前記有機ＥＬ表示装置の走査線駆動回路における供給信号のタイミングチャートである。
【図４】図４は、前記有機ＥＬ表示装置の画素および定電流回路の等価回路を示す平面図である。
【図５】図５は、前記有機ＥＬ表示装置の画素および定電流回路の等価回路を示す平面図である。
【図６】図６は、この発明の第２の実施形態に係る有機ＥＬ表示装置の画素および定電流回路の等価回路を示す平面図である。
【符号の説明】
【００４５】
８…絶縁基板、 １０…有機ＥＬパネル、１２…コントローラ、
１４ａ、１４ｂ…走査線駆動回路、 １５…信号線駆動回路、 １６…有機ＥＬ素子、
１８…画素回路、 ２０…画素スイッチ、 ２２…駆動トランジスタ、
２４…第１スイッチ、 ２６…出力スイッチ、 ４０…定電流回路、
４２…トランジスタ、 ４５…第２スイッチ、 ４７…第３スイッチ
【特許請求の範囲】
【請求項１】
表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続された第１スイッチと、を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号配線と、
前記映像信号配線に信号配線電流を供給する信号線駆動回路と、
前記各映像信号配線と定電圧電源との間に接続されたトランジスタと、前記トランジスタのドレインとゲートとの間に接続された第２スイッチと、をそれぞれ有する複数の定電流回路と、
前記画素部の行毎に接続された複数の走査信号線と、
前記走査信号線を通して前記第１および第２スイッチをオンオフ制御し、前記第２スイッチをオン状態として前記定電流回路から定電流を供給し前記映像信号配線を所定の電位とした後、前記第１スイッチをオン状態とし前記映像信号駆動回路から映像信号配線に供給された信号配線電流を前記画素部に書き込む走査線駆動回路と、
を備えたアクティブマトリクス型表示装置。
【請求項２】
前記定電流回路は、前記表示領域の外側で前記基板上に設けられている請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記各定電流回路は、前記トランジスタのゲートとソースとの電位差を一定に保持する保持容量を有している請求項１に記載のアクティブマトリクス型表示装置。
【請求項４】
前記各画素部は、一定電圧電源間に前記表示素子および駆動トランジスタと直列に接続された出力スイッチと、前記駆動トランジスタのゲートとソースとの電位差を一定に保持する保持容量と、画素の選択および非選択を制御する画素スイッチと、を有し、前記駆動トランジスタのドレインは前記画素スイッチを介して前記映像信号配線に接続される請求項１に記載のアクティブマトリクス型表示装置。
【請求項５】
前記各定電流回路は、前記第２スイッチおよび前記トランジスタのドレインと前記映像信号配線との間に接続されているとともに、定電圧電源に接続されたゲートを有し、オン状態に維持された第３スイッチと、を備えている請求項４に記載のアクティブマトリクス型表示装置。
【請求項６】
前記定電流回路のトランジスタおよび前記駆動トランジスタは、半導体層にポリシリコンを用いた薄膜トランジスタで構成されている請求項１ないし５のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項７】
前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項１ないし５のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項８】
表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続された第１スイッチと、を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号配線と、
前記映像信号配線に信号配線電流を供給する信号線駆動回路と、
前記各映像信号配線と定電圧電源との間に接続されたトランジスタと、前記トランジスタのドレインとゲートとの間に接続された第２スイッチと、をそれぞれ有する複数の定電流回路と、
前記画素部の行毎に接続された複数の走査信号線と、
前記走査信号線を通して前記第１および第２スイッチをオンオフ制御する走査線駆動回路と、を備えたアクティブマトリクス型表示装置の駆動方法において、
前記第２スイッチをオン状態として前記定電流回路から定電流を供給し前記映像信号配線を所定の電位とし、
前記映像信号配線を所定の電位とした後、前記第１スイッチをオン状態とし、前記映像信号駆動回路から映像信号配線に供給された信号配線電流を前記画素部に書き込み、
前記書き込まれた信号配線電流に対応する電流量の駆動電流を前記表示素子に供給するアクティブマトリクス型表示装置の駆動方法。
【請求項１】
表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続された第１スイッチと、を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号配線と、
前記映像信号配線に信号配線電流を供給する信号線駆動回路と、
前記各映像信号配線と定電圧電源との間に接続されたトランジスタと、前記トランジスタのドレインとゲートとの間に接続された第２スイッチと、をそれぞれ有する複数の定電流回路と、
前記画素部の行毎に接続された複数の走査信号線と、
前記走査信号線を通して前記第１および第２スイッチをオンオフ制御し、前記第２スイッチをオン状態として前記定電流回路から定電流を供給し前記映像信号配線を所定の電位とした後、前記第１スイッチをオン状態とし前記映像信号駆動回路から映像信号配線に供給された信号配線電流を前記画素部に書き込む走査線駆動回路と、
を備えたアクティブマトリクス型表示装置。
【請求項２】
前記定電流回路は、前記表示領域の外側で前記基板上に設けられている請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記各定電流回路は、前記トランジスタのゲートとソースとの電位差を一定に保持する保持容量を有している請求項１に記載のアクティブマトリクス型表示装置。
【請求項４】
前記各画素部は、一定電圧電源間に前記表示素子および駆動トランジスタと直列に接続された出力スイッチと、前記駆動トランジスタのゲートとソースとの電位差を一定に保持する保持容量と、画素の選択および非選択を制御する画素スイッチと、を有し、前記駆動トランジスタのドレインは前記画素スイッチを介して前記映像信号配線に接続される請求項１に記載のアクティブマトリクス型表示装置。
【請求項５】
前記各定電流回路は、前記第２スイッチおよび前記トランジスタのドレインと前記映像信号配線との間に接続されているとともに、定電圧電源に接続されたゲートを有し、オン状態に維持された第３スイッチと、を備えている請求項４に記載のアクティブマトリクス型表示装置。
【請求項６】
前記定電流回路のトランジスタおよび前記駆動トランジスタは、半導体層にポリシリコンを用いた薄膜トランジスタで構成されている請求項１ないし５のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項７】
前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項１ないし５のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項８】
表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続された第１スイッチと、を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号配線と、
前記映像信号配線に信号配線電流を供給する信号線駆動回路と、
前記各映像信号配線と定電圧電源との間に接続されたトランジスタと、前記トランジスタのドレインとゲートとの間に接続された第２スイッチと、をそれぞれ有する複数の定電流回路と、
前記画素部の行毎に接続された複数の走査信号線と、
前記走査信号線を通して前記第１および第２スイッチをオンオフ制御する走査線駆動回路と、を備えたアクティブマトリクス型表示装置の駆動方法において、
前記第２スイッチをオン状態として前記定電流回路から定電流を供給し前記映像信号配線を所定の電位とし、
前記映像信号配線を所定の電位とした後、前記第１スイッチをオン状態とし、前記映像信号駆動回路から映像信号配線に供給された信号配線電流を前記画素部に書き込み、
前記書き込まれた信号配線電流に対応する電流量の駆動電流を前記表示素子に供給するアクティブマトリクス型表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００６−２８４９４０（Ｐ２００６−２８４９４０Ａ）
【公開日】平成１８年１０月１９日（２００６．１０．１９）
【国際特許分類】
【出願番号】特願２００５−１０５０９５（Ｐ２００５−１０５０９５）
【出願日】平成１７年３月３１日（２００５．３．３１）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成１８年１０月１９日（２００６．１０．１９）
【国際特許分類】
【出願日】平成１７年３月３１日（２００５．３．３１）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]