インクジェット記録ヘッド
【課題】ノイズの影響によるロジック回路の誤動作が抑制された記録ヘッドを提供する。
【解決手段】クロックを伝送するクロック配線および第１のロジック信号を伝送する第１のロジック信号配線に沿って、第１のロジック信号よりも低周波の周波数成分をもつ第２のロジック信号を伝送する第２のロジック信号配線、ロジック回路に電源電圧を供給するロジック電源配線、または、ロジックグランド配線のいずれかが隣接するように配線レイアウトする。
【解決手段】クロックを伝送するクロック配線および第１のロジック信号を伝送する第１のロジック信号配線に沿って、第１のロジック信号よりも低周波の周波数成分をもつ第２のロジック信号を伝送する第２のロジック信号配線、ロジック回路に電源電圧を供給するロジック電源配線、または、ロジックグランド配線のいずれかが隣接するように配線レイアウトする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インク等の記録液を被記録媒体に吐出させることで記録動作を行うインクジェット記録装置に適用されるインクジェット記録ヘッドに関するものである。
【背景技術】
【０００２】
インクジェット記録装置は、いわゆるノンインパクト記録方式の記録装置であり、高速な記録とさまざまな記録メディアに対する記録が可能であるといった特徴や、記録時における騒音がほとんど生じないといった特徴を有する。このような特徴を有することから、インクジェット記録装置は、プリンタ、ワードプロセッサ、ファクシミリ、および複写機などの記録機構を担う装置として広く採用されている。
【０００３】
インクジェット記録装置における代表的なインク吐出方式に、記録素子としてヒータを用いた方式がある。この方式に適用されるインクジェット記録ヘッド（以下、「記録ヘッド」ともいう）は、ヒータを記録液室内に設け、このヒータに記録信号となる電気パルスを与える。それによってヒータが吐出エネルギ（熱エネルギ）を発生し、その吐出エネルギを記録液に与え、その時の記録液の相変化により生じる記録液の発泡時（沸騰時）の気泡圧力を記録液滴の吐出に利用している。
【０００４】
このような記録ヘッドの一例が、特許文献１に開示されている。図１６はその記録ヘッドの斜視図である。
【０００５】
図１６に示した記録ヘッド１においては、記録素子基板２，３には多数の記録素子が配列され、多数の記録素子にそれぞれ対応してインクが吐出される多数の吐出口が形成されている。そして、ロジック信号および電源電圧が、インクジェット記録装置本体（以下、「記録装置本体」ともいう）から電気コンタクト基板５および電気配線部材４を介して記録素子基板２，３に入力、供給される。これにより、記録素子基板２，３内部に形成される駆動回路（ロジック回路および電圧変換回路）が作動し、所定の記録素子が所定時間駆動されることで、これら記録素子に対応する吐出口からインクが吐出される。
【０００６】
ロジック信号には、ロジック回路の動作基準となる「クロック」と、駆動する記録素子を決定する「記録データ」と、ロジック回路の一構成要素であるラッチ回路で一時的に記録データを記憶するための「ラッチ信号」と、記録素子の駆動時間を決定する「ヒートイネーブル信号」と、が含まれる。
【０００７】
近年では、更なる高速印字を実現するために、多数の記録素子基板を千鳥状に配置して、あらかじめ被記録媒体以上の印字幅を持たせたフルライン型の記録ヘッドの例も開示されている。図１６に示した記録ヘッドの場合は、記録ヘッドを被記録媒体に対してスキャンさせながら印字を行う。これに対し、フルライン型の記録ヘッドの場合は、記録ヘッドをスキャンする必要がなく、１パスで印字を行うために高速印字が可能であり、ビジネス用途や産業用途の記録装置に用いられるようになってきている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２-１９１４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
フルライン型の記録ヘッドにおいては、多数の記録素子基板が搭載されるだけでなく、１パスで印字を行うため、不吐による画像劣化を防ぐために多数の吐出口を設けておく必要があり、そのためにロジック信号を入出力する多数のロジック信号端子が形成される。これに伴い、電気配線部材内部には、ロジック信号を伝送する多数のロジック信号配線が引き回されることとなるが、そうするとロジック信号配線にノイズがのる可能性がある。
【００１０】
例えば、ロジック信号配線同士を平行に引き回す場合、容量結合によって互いの配線に対してノイズ影響を及ぼす可能性がある。一般に、配線が長くなるほど、配線が近接するほど、容量結合力は強くなるため、フルライン型のような大型の記録ヘッドにおいては、ノイズの影響を受ける可能性が高くなる。
【００１１】
また、ロジック信号配線が、大きな電流が流れる電源系配線に近接している場合、誘導ノイズの影響を受ける可能性もある。フルライン型の記録ヘッドにおいては、多数の吐出口が形成されるために、同時に駆動する記録素子の数も多くなり、記録素子を駆動する電源系配線に流れる電流は大きくなる傾向にあり、誘導ノイズの影響を受けやすくなる。
【００１２】
ロジック信号にノイズがのると、ロジック信号によって作動するロジック回路が誤動作を起す可能性があり、所定の位置、タイミング以外で記録素子が駆動してインクが吐出されてしまうことにより印字品位が劣化する恐れがある。高周波のロジック信号を扱う回路は応答性が速く、ノイズに反応する可能性が高くなるため、特に、高周波のロジック信号がノイズの影響を受けないようにする必要がある。
【００１３】
ノイズの影響を低減するためには、高周波のロジック信号配線が、その他の高周波のロジック信号配線や大きな電流の流れる電源系配線に隣接しないように、配線をレイアウトする必要がある。しかし、上述したように、フルライン型の記録ヘッドにおいては、ロジック信号配線が多数形成されるため、高周波のロジック信号配線のすべてをそのようにレイアウトすることは困難である。したがって、ノイズの影響を低減するためには、高周波のロジック信号配線に隣接する配線との距離をなるべく大きくする必要があるが、その場合、電気配線部材が大型化され、結果として記録ヘッドのサイズも大きくなってしまう。
【００１４】
本発明は、上述のような問題に鑑みてなされたものであって、フルライン型の記録ヘッドのように多数のロジック信号配線が形成される大型の記録ヘッドにおいても、ノイズの影響によってロジック回路が誤動作することのない、信頼性の高いインクジェット記録ヘッドを提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明のインクジェット記録ヘッドは、
インクが吐出される吐出口と、前記吐出口からインクを吐出するための吐出エネルギを発生する記録素子と、記録装置本体から伝送されてくるロジック信号により作動するロジック回路と、が形成された複数の記録素子基板と、
前記記録装置本体と電気的に接続される第１の端子と、前記記録素子基板と電気的に接続される第２の端子と、が形成され、内部に１つまたは複数の配線層が形成される電気配線部材と、を有するインクジェット記録ヘッドであって、
前記電気配線部材の少なくとも１つの配線層において、クロックを伝送するクロック配線および第１のロジック信号を伝送する第１のロジック信号配線に沿って隣接する配線は、前記第１のロジック信号よりも低周波の周波数成分をもつ第２のロジック信号を伝送する第２のロジック信号配線、前記ロジック回路に電源電圧を供給するロジック電源配線、または、ロジックグランド配線のいずれかであることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、インクジェット記録ヘッドにおいて、多数のロジック信号配線が形成され、かつ、ヘッドサイズが大型化される場合であっても、ノイズの影響によるロジック回路の誤動作を抑制し、信頼性の高い記録ヘッドを実現することが可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明が適用されるインクジェット記録ヘッドの概略斜視図である。
【図２】図１に示したインクジェット記録ヘッドの概略分解斜視図である。
【図３】図１および図２に示した記録素子基板の構成を説明する概略図である。
【図４】図１および図２に示した記録素子基板に形成された回路構成を説明する概略図である。
【図５】本発明の実施例１の電気配線部材の一態様の上層の配線レイアウトを表面からの透過図で示す概略図である。
【図６】本発明の実施例１の電気配線部材の一態様の下層の配線レイアウトを表面からの透過図で示す概略図である。
【図７】図５のＢ部の一部を拡大した概略図である。
【図８】図５のＣ部の一部を拡大した概略図である。
【図９】図５のＤ−Ｄ断面の一部を示す概略図である。
【図１０】本発明の実施例１の電気配線部材の他の態様の上層の配線レイアウトの一部を拡大して表面からの透過図で示す概略図である。
【図１１】本発明の実施例１の電気配線部材のさらに他の態様の上層の配線レイアウトを表面からの透過図で示す概略図である。
【図１２】本発明の実施例１の電気配線部材のさらに他の態様の下層の配線レイアウトを表面からの透過図で示す概略図である。
【図１３】図１１のＦ部における電気配線部材の上層の配線および下層の配線を表面からの透過図で示す図である。
【図１４】本発明の実施例２の電気配線部材の一態様の配線レイアウトを示す概略断面図である。
【図１５】本発明の実施例２の電気配線部材の他の態様の配線レイアウトを示す概略断面図である。
【図１６】従来のインクジェット記録ヘッドにおける課題を説明する図である。
【発明を実施するための形態】
【００１８】
以下に、本発明を実施するための形態について図面を参照して説明する。
【００１９】
最初に、本発明が好適に適用されるインクジェット記録ヘッドについて図面を参照して説明する。
【００２０】
図１は、記録ヘッドの斜視図、図２は、図１に示した記録ヘッドの分解斜視図、図３は、図１および図２に示した記録素子基板１０の構成を説明する概略図、図４は、図１および図２に示した記録素子基板１０に形成された回路構成を説明する概略図である。
【００２１】
図１および図２を参照すると、記録ヘッド２００は、記録素子基板１０、支持部材２０、電気配線部材３０、およびインク供給部材４０で構成されている。
【００２２】
記録ヘッド２００は、記録素子基板１０が８個千鳥状に配置され、全体で６インチ程度の印字幅を持っている。また、８つの記録素子基板１０はそれぞれ重複領域Ｎが設けられるようにして配置されており、記録素子基板１０の搭載位置ズレ等による画像劣化を補正できるようになっている。なお、搭載する記録素子基板１０の数を増やすことで記録ヘッド２００の印字幅をさらに大きくすることが可能である。
【００２３】
記録素子基板１０はインクを吐出するためのデバイスであり、図３に示すように、厚さ０．０５〜０．６２５ｍｍのＳｉ基板１１に長溝状のインク供給口１２がウェットエッチングやドライエッチング等によって高精度に形成されている。
【００２４】
Ｓｉ基板１１の表面には、インク供給口１２を挟んで記録素子である複数のヒータ１３と、所定位置のヒータ１３を所定時間駆動するための駆動回路と、が成膜技術によって形成されている。また、記録素子基板１０の長手方向両端部には、電気配線部材３０と電気的に接続するための端子１４が形成されている。また、Ｓｉ基板１１の上には、樹脂材料でできた吐出口形成部材１５が形成されている。さらに、Ｓｉ基板１１の上には、対応するヒータ１３が発生した吐出エネルギによりインクを吐出する複数の吐出口１６と、それらの吐出口１６に連通するインク貯蔵室１７と、がフォトリソ技術によって形成されている。
【００２５】
図４には、記録素子基板１０に形成された回路構成の詳細が示されている。図４において、５０３は各ヒータ１３を駆動するスイッチング素子、５０６は記録データを一時的に格納するためのＭビットのシフトレジスタ（Ｓ／Ｒ）、５０５はシフトレジスタ（Ｓ／Ｒ）５０６に格納された記録データを一括して保持するラッチ回路、５０４はヒータ１３およびスイッチング素子５０３が形成するＮ個のブロックから所望のブロックを選択するデコーダ（ブロック選択回路）、５１５は任意のヒータ１３を一義的に選択するためのヒータ選択回路である。以下でロジック回路と記載する場合には、これらを総称したものとする。また、５０７はヒータ選択回路５１５の出力信号の電圧を、スイッチング素子５０３を駆動する電圧にまで変換するための電圧変換回路である。ここで、ヒータ１３、スイッチング素子５０３、ヒータ選択回路５１５は、Ｎ個ずつで１つのグループを形成し、このＮ個ずつの素子で形成されるグループ１〜ＭのＭ個のグループに分割される。記録装置本体から供給されるクロック（ＣＬＫ）が端子５０９に入力され、これに同期してシリアル転送されるＭビットの記録データ（ＤＡＴＡ）が端子５１０から入力され、シフトレジスタ５０６に順次格納される。このＭビットの記録データが、ラッチ端子５０８から入力されるラッチ信号（ＬＴ）に従って、ラッチ回路５０５に保持される。このとき、デコーダ５０４に入力される信号は、記録データに続いて、ラッチ回路５０５からシリアル転送され、デコーダ５０４によりＮ本のブロック選択信号５１８に変換されてグループ１〜Ｍへ入力される。以上のような構成により、ヒート回路５１６からのＭ本の記録データ信号５１７と、デコーダ５０４からのＮ本のブロック選択信号５１８と、がヒータ選択回路５１５によりマトリクス状に論理和をとられてＭ×Ｎ個のヒータ１３が任意に一義的に選択される。選択されたヒータ１３には、ヒート回路５１６により、ヒートイネーブル（ＨＥ）端子５１１からのヒートイネーブル信号（ＨＥ）とラッチ回路５０５からの信号とのＡＮＤをとった記録データ信号５１７に従って所定時間電流が流れ、ヒータ１３が駆動される。以下でロジック信号と記載する場合には、クロック（ＣＬＫ）、記録データ（ＤＡＴＡ）、ラッチ信号（ＬＴ）、ヒートイネーブル信号（ＨＥ）を総称したものとする。
【００２６】
さらに、図４において、５３０は記録素子であるヒータ１３に加える電圧（２４〜３０Ｖ程度）を供給する記録素子駆動電源（ＶＨ）端子、５４０はＶＨ端子５３０をヒータ１３へ接続するＶＨ電源配線、５３１および５４１はヒータ１３に流れた電流を回収するための記録素子ＧＮＤ（ＧＮＤＨ）端子およびＧＮＤＨ配線である。さらに、５１３は電圧変換回路５０７の電源となる駆動電圧発生回路（ＶＨＴバッファ）であり、５３２は駆動電圧発生回路（ＶＨＴバッファ）５１３の電圧（１２〜１４Ｖ程度）を供給するドライバ駆動電源（ＶＨＴ）端子である。また、５３３はロジック回路を作動させる電圧（３〜５Ｖ程度）を供給するロジック回路駆動電源（ＶＤＤ）端子であり、５３４はロジック回路駆動電源（ＶＤＤ）端子５３３に対応したロジックＧＮＤ（ＶＳＳ）端子である。
【００２７】
端子１４は１つの記録素子基板１０につき３０〜６０個（片側１５〜３０個）程度形成されており、そのうち、ロジック信号の端子は６〜２０個形成されている。
【００２８】
再度図１および図２を参照すると、支持部材２０は、記録素子基板１０を支持固定するための部材であり、例えば、厚さ０．５〜１０mmのアルミナ（Ａｌ2Ｏ3）で形成されている。なお、支持部材２０の材料はアルミナに限られることはなく、記録素子基板１０と同等の線膨張率を有し、剛性の高い材料で形成されていても良い。これらの材料としては、例えば、シリコン（Ｓｉ）、窒化アルミニウム（ＡｌＮ）、ジルコニア、窒化珪素（Ｓｉ3Ｎ4）、炭化珪素（ＳｉＣ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などが挙げられる。
【００２９】
支持部材２０には、記録素子基板１０のインク供給口１２に対応する位置にインク供給口２１が形成されており、記録素子基板１０が第１の接着剤によって支持部材２０に位置精度良く接着固定される。
【００３０】
電気配線部材３０は、記録素子基板１０に対して、インクを吐出するための電気信号および電源電圧を入力、供給するための部材であり、内部に１つまたは複数の配線層が形成される。例えば、電気配線部材３０としては、基材の両面に配線層が形成され、上層の配線層が保護フィルムで覆われた二層構造のフレキシブル配線基板が使用される。
【００３１】
電気配線部材３０は、図２に示すように、記録素子基板１０を組み込むための開口部３１が形成されている。また、電気配線部材３０は、記録素子基板１０の対応する端子１４と電気的に接続される端子（第２の端子）３２と、記録装置本体と電気的に接続される外部接続端子（第１の端子）３３と、を有している。
【００３２】
端子３２は、計１６０〜４８０個形成されており、そのうち、ロジック信号を入出力するロジック信号端子は全部で４０〜１６０個形成されている。また、共通の配線は電気配線部材３０内部でまとめられ、外部接続端子３３が計１００〜２００個形成されている。
【００３３】
電気配線部材３０は、支持部材２０の記録素子基板１０が接着される面と同一面に、第２の接着剤によって接着固定される。また、開口部３１と記録素子基板１０の隙間は第１の封止剤で封止されている。また、電気配線部材３０の端子３２と記録素子基板１０の端子１４とが、金ワイヤーを用いたワイヤーボンディング技術等によって電気的に接続され、この電気接続部は封止剤７０で封止される。また、電気配線部材３０は記録装置本体との電気接続を容易に行えるよう、支持部材２０の両側面で折り曲げられ、固定される。
【００３４】
インク供給部材４０は、インクタンクから記録素子基板１０にインクを供給するための部品であり、例えば、樹脂材料を用いた射出成形によって形成される。インク供給部材４０には、複数の記録素子基板１０にインクを供給するインク貯蔵室４１が形成されている。インク貯蔵室４１には、インクタンクからインク供給チューブを介し、開口部４２からインクが導入される。インク供給部材４０は支持部材２０と接合される。
【００３５】
以下に、本発明の特徴である、電気配線部材３０の配線レイアウトを、実施例を用いて説明する。
【実施例１】
【００３６】
本実施例の電気配線部材３０の配線レイアウトについて、図５〜図９を参照して説明する。なお、図５〜図８は、配線レイアウトを説明するために、電気配線部材３０の表面側からの透視図として示されている。
【００３７】
本実施例の電気配線部材３０は、基材の両面に配線層が形成されており、このうちの上層の配線レイアウトの概略図を図５に、下層の配線レイアウトの概略図を図６に、それぞれ示す。両図において、３４はロジック信号配線群であり、それぞれの配線は端子３２と外部接続端子３３につながっている。３５ａ，３５ｂはロジック電源のロジックグランド配線（ＶＳＳ配線）であり、互いにビアを介してつながっている。さらに３５ｂは端子３２とつながっており、３５ａは外部接続端子３３とつながっている。３６ｂ，３６ｃはロジック信号とは異なる非ロジック信号を伝送する配線群であり、例えば、記録素子駆動電源や記録素子電源グランド、ドライバ駆動電源、ロジック回路駆動電源などの配線がレイアウトされている。これら非ロジック信号を伝送する各配線は端子３２と外部接続端子３３につながっている。
【００３８】
図７は、図５に示したＢ部の拡大図であり、端子３２の近傍の配線レイアウトを詳細に示した図であり、図８は、図５に示したＣ部の拡大図であり、外部接続端子３３の近傍の配線レイアウトを詳細に示した図である。両図において、３７は電気配線部材３０の基材、３８は配線保護層、３８ａは配線保護層３８の端部である。端子３２と外部接続端子３３は、図７および図８に示した信号の端子に割り当てられており、共に外部に露出している。
【００３９】
ＣＬＫを伝送するＣＬＫ配線（クロック配線）３４Ｅと、ＤＡＴＡを伝送するＤＡＴＡ配線（記録データ配線）３４Ｆは、数ＭＨｚと比較的高周波の配線である。そこで、本実施例では、図７および図８に示すように、ＣＬＫ配線３４ＥとＤＡＴＡ配線３４Ｆは、端子３２および外部接続端子３３の近傍までの配線領域において、それぞれの配線に沿ってＶＳＳ配線３５が隣接して配線されている。ＣＬＫ配線３４ＥとＤＡＴＡ配線３４Ｆの配線幅およびＶＳＳ配線の最小配線幅は２５〜１００μｍで互いの配線ギャップは２５〜５０μｍである。
【００４０】
このように、電気配線部材３０内の高周波のＣＬＫ配線と高周波の第１のロジック信号配線であるＤＡＴＡ配線は、外部接続端子３３から端子３２に至るまでの間は互いに隣接せずにＶＳＳ配線が隣接され配線されている。そのため、ロジック信号配線同士の容量結合を防ぐことができ、ノイズの発生を防止することができる。
【００４１】
そして、ＶＳＳ配線３５ｂのうち、端子３２や外部接続端子３３と接続しているのは、本来必要とされる、少なくとも１つのＶＳＳ配線だけであり、他のＶＳＳ配線はすべて、端子３２や外部接続端子３３とは接続されず、その直前までとされている。これにより、端子３２や、それに対応して記録素子基板１０に形成されている端子１４にＶＳＳ端子を増加させることがなく、すなわち記録ヘッドを大型化することなくノイズ抑制効果が実現されている。
【００４２】
なお、本実施例では、上記の構成に加えて、図９に示すように、ロジック信号配線層の下層にＶＳＳ配線のベタ領域（ＶＳＳ配線を全面に配した領域）３５ｃを設けている。これにより、比較的大きい電流が流れる記録素子駆動電源配線等によるノイズの影響を防ぐことができ、より効果的である。
【００４３】
また、本実施例では、ＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆには、ＶＳＳ配線３５のみが隣接された構成であった。しかし、本発明はこれに限定されず、図１０に示すように、ロジック回路に一定の電源電圧ＶＤＤを供給しかつ比較的低電流密度のロジック電源配線（ＶＤＤ配線）３６Ｃが隣接する構成でも良い。その場合も同様に、ＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆにノイズの影響を及ぼす可能性は低い。
【００４４】
また、ＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆに、ＤＡＴＡよりも低周波の周波数成分をもつ第２のロジック信号であるＬＴ（一時的に記録データを記憶するためのラッチ信号）やＨＥ（記録素子の駆動時間を決定するヒートイネーブル信号）を伝送する第２のロジック信号配線であるＬＴ配線（ラッチ信号配線）やＨＥ配線（ヒートイネーブル信号配線）が隣接する構成でも良い。その場合も同様に、ＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆにノイズの影響を及ぼす可能性は低い。
【００４５】
また、本実施例では、ロジック信号配線のうちＤＡＴＡ配線３４ＦにのみＶＳＳ配線が隣接する構成であった。しかし、本発明はこれに限定されず、クロックと同一または１／２の周波数成分をもつロジック信号を伝送するロジック信号配線に、ＶＳＳ配線が隣接する構成でも良い。さらには、すべてのロジック信号配線にＶＳＳ配線が隣接する構成でも良い。特に、後者の場合、よりノイズの影響を受けにくくなり、より信頼性の高い記録ヘッドを提供することができる。
【００４６】
また、ロジック信号配線の他にも、ノイズの影響を避けたい配線、例えば、記録素子基板の温度をセンシングする配線等などがある場合には、そのような配線に上述のようにＶＳＳ配線を隣接させる構成としても良い。その場合も、ノイズの影響を受けることなく高精度に温度を検知することが可能となる。
【００４７】
図１１および図１２に、本実施例の電気配線部材３０のさらに別の配線レイアウトを示す。本配線レイアウトでは、記録ヘッドのコネクト方式の関係から、外部接続端子３３が下層に形成されており、また、記録装置本体での配線引き回しを容易にするために、ロジック信号配線と電源系配線がそれぞれ下層の外部接続端子３３でまとめられている。３４は先の配線レイアウトと同様にロジック信号配線であり、３６ｂ，３６ｃは電源系の配線群である。それぞれの配線群の間には、外部接続端子３３と接続されるＶＳＳ配線３５ａが配置されている。
【００４８】
上層のロジック信号配線３４ｂと下層のロジック信号配線３４ｃはＥ部でビアを介して接続されており、図７〜図９と同様に、ＣＬＫ配線およびＤＡＴＡ配線にはＶＳＳ配線が隣接されている。また、下層のＶＳＳ配線３５ｃがビアを介して上層のＶＳＳ配線３５ｄに接続され、このＶＳＳ配線３５ｄが外部接続端子３３と接続する下層のＶＳＳ配線３５ａとビアを介して接続されることにより、すべてのＶＳＳ配線３５が接続されている。
【００４９】
本配線レイアウトでは、ロジック信号配線が形成されている位置に対し、積層方向において隣接する他の配線層における対応する位置には概ねＶＳＳ配線３５が形成されているが、一部（図１１または図１２に示すＦ部）は、電源系の配線が形成されている。しかし、このような領域が最小限になるようにレイアウトされており、かつ、このような領域においては図１３に示すように、ロジック信号配線３４ｂと電源系の配線３６Ａおよび３６Ｂが直交するようになっているために磁界の向きが異なる。そのため、誘導ノイズの影響は受けにくい。したがって、本配線レイアウトにおいても、ロジック回路がノイズにより誤動作することを抑制することができ、信頼性の高い記録ヘッドを提供することができる。
【００５０】
本配線レイアウトでも、低周波のロジック信号配線や、その他のノイズを避けたい配線に、ＶＳＳ配線が隣接されていて良い。
【実施例２】
【００５１】
本実施例の電気配線部材３０の配線レイアウトを図１４に示す。本実施例は、更なる記録素子基板数の増大や、記録ヘッドの小型化などの理由から、上層および下層の両層にロジック信号配線を形成する場合の例である。
【００５２】
図１４に示した配線レイアウトにおいては、ＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆは、同一配線層において、ＶＳＳ配線と隣接しており、かつ、積層方向においても、その積層方向において隣接する他の配線層に形成されたＶＳＳ配線と隣接している。これにより、複数層にわたってＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆを引き回す場合においても、ノイズの影響を受けにくくすることができる。
【００５３】
また、図１５に示した配線レイアウトにおいては、ＶＳＳ配線の配線幅をＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆの配線幅よりも大きくしている。このような配線構成とすることで、ロジック信号配線同士の配線層間での容量結合を弱めることができ、更にノイズの影響を受けにくくすることができる。
【００５４】
なお、本実施例においても、ＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４ＦにＶＤＤ配線や低周波のロジック信号配線が隣接していても良く、また、他のロジック信号配線にＶＳＳ配線が隣接していても良い。
【００５５】
さらにまた、本実施例は、２層の配線構成に限ることはなく、多層の配線基板にも適応することが可能であり、同様にノイズの影響を受けにくい、信頼性の高い記録ヘッドを提供することができる。
【符号の説明】
【００５６】
１０ 記録素子基板
２０ 支持部材
３０ 電気配線部材
３２ 端子
３３ 外部接続端子
３４ ロジック信号配線
３５ ＶＳＳ配線
４０ インク供給部材
【技術分野】
【０００１】
本発明は、インク等の記録液を被記録媒体に吐出させることで記録動作を行うインクジェット記録装置に適用されるインクジェット記録ヘッドに関するものである。
【背景技術】
【０００２】
インクジェット記録装置は、いわゆるノンインパクト記録方式の記録装置であり、高速な記録とさまざまな記録メディアに対する記録が可能であるといった特徴や、記録時における騒音がほとんど生じないといった特徴を有する。このような特徴を有することから、インクジェット記録装置は、プリンタ、ワードプロセッサ、ファクシミリ、および複写機などの記録機構を担う装置として広く採用されている。
【０００３】
インクジェット記録装置における代表的なインク吐出方式に、記録素子としてヒータを用いた方式がある。この方式に適用されるインクジェット記録ヘッド（以下、「記録ヘッド」ともいう）は、ヒータを記録液室内に設け、このヒータに記録信号となる電気パルスを与える。それによってヒータが吐出エネルギ（熱エネルギ）を発生し、その吐出エネルギを記録液に与え、その時の記録液の相変化により生じる記録液の発泡時（沸騰時）の気泡圧力を記録液滴の吐出に利用している。
【０００４】
このような記録ヘッドの一例が、特許文献１に開示されている。図１６はその記録ヘッドの斜視図である。
【０００５】
図１６に示した記録ヘッド１においては、記録素子基板２，３には多数の記録素子が配列され、多数の記録素子にそれぞれ対応してインクが吐出される多数の吐出口が形成されている。そして、ロジック信号および電源電圧が、インクジェット記録装置本体（以下、「記録装置本体」ともいう）から電気コンタクト基板５および電気配線部材４を介して記録素子基板２，３に入力、供給される。これにより、記録素子基板２，３内部に形成される駆動回路（ロジック回路および電圧変換回路）が作動し、所定の記録素子が所定時間駆動されることで、これら記録素子に対応する吐出口からインクが吐出される。
【０００６】
ロジック信号には、ロジック回路の動作基準となる「クロック」と、駆動する記録素子を決定する「記録データ」と、ロジック回路の一構成要素であるラッチ回路で一時的に記録データを記憶するための「ラッチ信号」と、記録素子の駆動時間を決定する「ヒートイネーブル信号」と、が含まれる。
【０００７】
近年では、更なる高速印字を実現するために、多数の記録素子基板を千鳥状に配置して、あらかじめ被記録媒体以上の印字幅を持たせたフルライン型の記録ヘッドの例も開示されている。図１６に示した記録ヘッドの場合は、記録ヘッドを被記録媒体に対してスキャンさせながら印字を行う。これに対し、フルライン型の記録ヘッドの場合は、記録ヘッドをスキャンする必要がなく、１パスで印字を行うために高速印字が可能であり、ビジネス用途や産業用途の記録装置に用いられるようになってきている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２-１９１４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
フルライン型の記録ヘッドにおいては、多数の記録素子基板が搭載されるだけでなく、１パスで印字を行うため、不吐による画像劣化を防ぐために多数の吐出口を設けておく必要があり、そのためにロジック信号を入出力する多数のロジック信号端子が形成される。これに伴い、電気配線部材内部には、ロジック信号を伝送する多数のロジック信号配線が引き回されることとなるが、そうするとロジック信号配線にノイズがのる可能性がある。
【００１０】
例えば、ロジック信号配線同士を平行に引き回す場合、容量結合によって互いの配線に対してノイズ影響を及ぼす可能性がある。一般に、配線が長くなるほど、配線が近接するほど、容量結合力は強くなるため、フルライン型のような大型の記録ヘッドにおいては、ノイズの影響を受ける可能性が高くなる。
【００１１】
また、ロジック信号配線が、大きな電流が流れる電源系配線に近接している場合、誘導ノイズの影響を受ける可能性もある。フルライン型の記録ヘッドにおいては、多数の吐出口が形成されるために、同時に駆動する記録素子の数も多くなり、記録素子を駆動する電源系配線に流れる電流は大きくなる傾向にあり、誘導ノイズの影響を受けやすくなる。
【００１２】
ロジック信号にノイズがのると、ロジック信号によって作動するロジック回路が誤動作を起す可能性があり、所定の位置、タイミング以外で記録素子が駆動してインクが吐出されてしまうことにより印字品位が劣化する恐れがある。高周波のロジック信号を扱う回路は応答性が速く、ノイズに反応する可能性が高くなるため、特に、高周波のロジック信号がノイズの影響を受けないようにする必要がある。
【００１３】
ノイズの影響を低減するためには、高周波のロジック信号配線が、その他の高周波のロジック信号配線や大きな電流の流れる電源系配線に隣接しないように、配線をレイアウトする必要がある。しかし、上述したように、フルライン型の記録ヘッドにおいては、ロジック信号配線が多数形成されるため、高周波のロジック信号配線のすべてをそのようにレイアウトすることは困難である。したがって、ノイズの影響を低減するためには、高周波のロジック信号配線に隣接する配線との距離をなるべく大きくする必要があるが、その場合、電気配線部材が大型化され、結果として記録ヘッドのサイズも大きくなってしまう。
【００１４】
本発明は、上述のような問題に鑑みてなされたものであって、フルライン型の記録ヘッドのように多数のロジック信号配線が形成される大型の記録ヘッドにおいても、ノイズの影響によってロジック回路が誤動作することのない、信頼性の高いインクジェット記録ヘッドを提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明のインクジェット記録ヘッドは、
インクが吐出される吐出口と、前記吐出口からインクを吐出するための吐出エネルギを発生する記録素子と、記録装置本体から伝送されてくるロジック信号により作動するロジック回路と、が形成された複数の記録素子基板と、
前記記録装置本体と電気的に接続される第１の端子と、前記記録素子基板と電気的に接続される第２の端子と、が形成され、内部に１つまたは複数の配線層が形成される電気配線部材と、を有するインクジェット記録ヘッドであって、
前記電気配線部材の少なくとも１つの配線層において、クロックを伝送するクロック配線および第１のロジック信号を伝送する第１のロジック信号配線に沿って隣接する配線は、前記第１のロジック信号よりも低周波の周波数成分をもつ第２のロジック信号を伝送する第２のロジック信号配線、前記ロジック回路に電源電圧を供給するロジック電源配線、または、ロジックグランド配線のいずれかであることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、インクジェット記録ヘッドにおいて、多数のロジック信号配線が形成され、かつ、ヘッドサイズが大型化される場合であっても、ノイズの影響によるロジック回路の誤動作を抑制し、信頼性の高い記録ヘッドを実現することが可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明が適用されるインクジェット記録ヘッドの概略斜視図である。
【図２】図１に示したインクジェット記録ヘッドの概略分解斜視図である。
【図３】図１および図２に示した記録素子基板の構成を説明する概略図である。
【図４】図１および図２に示した記録素子基板に形成された回路構成を説明する概略図である。
【図５】本発明の実施例１の電気配線部材の一態様の上層の配線レイアウトを表面からの透過図で示す概略図である。
【図６】本発明の実施例１の電気配線部材の一態様の下層の配線レイアウトを表面からの透過図で示す概略図である。
【図７】図５のＢ部の一部を拡大した概略図である。
【図８】図５のＣ部の一部を拡大した概略図である。
【図９】図５のＤ−Ｄ断面の一部を示す概略図である。
【図１０】本発明の実施例１の電気配線部材の他の態様の上層の配線レイアウトの一部を拡大して表面からの透過図で示す概略図である。
【図１１】本発明の実施例１の電気配線部材のさらに他の態様の上層の配線レイアウトを表面からの透過図で示す概略図である。
【図１２】本発明の実施例１の電気配線部材のさらに他の態様の下層の配線レイアウトを表面からの透過図で示す概略図である。
【図１３】図１１のＦ部における電気配線部材の上層の配線および下層の配線を表面からの透過図で示す図である。
【図１４】本発明の実施例２の電気配線部材の一態様の配線レイアウトを示す概略断面図である。
【図１５】本発明の実施例２の電気配線部材の他の態様の配線レイアウトを示す概略断面図である。
【図１６】従来のインクジェット記録ヘッドにおける課題を説明する図である。
【発明を実施するための形態】
【００１８】
以下に、本発明を実施するための形態について図面を参照して説明する。
【００１９】
最初に、本発明が好適に適用されるインクジェット記録ヘッドについて図面を参照して説明する。
【００２０】
図１は、記録ヘッドの斜視図、図２は、図１に示した記録ヘッドの分解斜視図、図３は、図１および図２に示した記録素子基板１０の構成を説明する概略図、図４は、図１および図２に示した記録素子基板１０に形成された回路構成を説明する概略図である。
【００２１】
図１および図２を参照すると、記録ヘッド２００は、記録素子基板１０、支持部材２０、電気配線部材３０、およびインク供給部材４０で構成されている。
【００２２】
記録ヘッド２００は、記録素子基板１０が８個千鳥状に配置され、全体で６インチ程度の印字幅を持っている。また、８つの記録素子基板１０はそれぞれ重複領域Ｎが設けられるようにして配置されており、記録素子基板１０の搭載位置ズレ等による画像劣化を補正できるようになっている。なお、搭載する記録素子基板１０の数を増やすことで記録ヘッド２００の印字幅をさらに大きくすることが可能である。
【００２３】
記録素子基板１０はインクを吐出するためのデバイスであり、図３に示すように、厚さ０．０５〜０．６２５ｍｍのＳｉ基板１１に長溝状のインク供給口１２がウェットエッチングやドライエッチング等によって高精度に形成されている。
【００２４】
Ｓｉ基板１１の表面には、インク供給口１２を挟んで記録素子である複数のヒータ１３と、所定位置のヒータ１３を所定時間駆動するための駆動回路と、が成膜技術によって形成されている。また、記録素子基板１０の長手方向両端部には、電気配線部材３０と電気的に接続するための端子１４が形成されている。また、Ｓｉ基板１１の上には、樹脂材料でできた吐出口形成部材１５が形成されている。さらに、Ｓｉ基板１１の上には、対応するヒータ１３が発生した吐出エネルギによりインクを吐出する複数の吐出口１６と、それらの吐出口１６に連通するインク貯蔵室１７と、がフォトリソ技術によって形成されている。
【００２５】
図４には、記録素子基板１０に形成された回路構成の詳細が示されている。図４において、５０３は各ヒータ１３を駆動するスイッチング素子、５０６は記録データを一時的に格納するためのＭビットのシフトレジスタ（Ｓ／Ｒ）、５０５はシフトレジスタ（Ｓ／Ｒ）５０６に格納された記録データを一括して保持するラッチ回路、５０４はヒータ１３およびスイッチング素子５０３が形成するＮ個のブロックから所望のブロックを選択するデコーダ（ブロック選択回路）、５１５は任意のヒータ１３を一義的に選択するためのヒータ選択回路である。以下でロジック回路と記載する場合には、これらを総称したものとする。また、５０７はヒータ選択回路５１５の出力信号の電圧を、スイッチング素子５０３を駆動する電圧にまで変換するための電圧変換回路である。ここで、ヒータ１３、スイッチング素子５０３、ヒータ選択回路５１５は、Ｎ個ずつで１つのグループを形成し、このＮ個ずつの素子で形成されるグループ１〜ＭのＭ個のグループに分割される。記録装置本体から供給されるクロック（ＣＬＫ）が端子５０９に入力され、これに同期してシリアル転送されるＭビットの記録データ（ＤＡＴＡ）が端子５１０から入力され、シフトレジスタ５０６に順次格納される。このＭビットの記録データが、ラッチ端子５０８から入力されるラッチ信号（ＬＴ）に従って、ラッチ回路５０５に保持される。このとき、デコーダ５０４に入力される信号は、記録データに続いて、ラッチ回路５０５からシリアル転送され、デコーダ５０４によりＮ本のブロック選択信号５１８に変換されてグループ１〜Ｍへ入力される。以上のような構成により、ヒート回路５１６からのＭ本の記録データ信号５１７と、デコーダ５０４からのＮ本のブロック選択信号５１８と、がヒータ選択回路５１５によりマトリクス状に論理和をとられてＭ×Ｎ個のヒータ１３が任意に一義的に選択される。選択されたヒータ１３には、ヒート回路５１６により、ヒートイネーブル（ＨＥ）端子５１１からのヒートイネーブル信号（ＨＥ）とラッチ回路５０５からの信号とのＡＮＤをとった記録データ信号５１７に従って所定時間電流が流れ、ヒータ１３が駆動される。以下でロジック信号と記載する場合には、クロック（ＣＬＫ）、記録データ（ＤＡＴＡ）、ラッチ信号（ＬＴ）、ヒートイネーブル信号（ＨＥ）を総称したものとする。
【００２６】
さらに、図４において、５３０は記録素子であるヒータ１３に加える電圧（２４〜３０Ｖ程度）を供給する記録素子駆動電源（ＶＨ）端子、５４０はＶＨ端子５３０をヒータ１３へ接続するＶＨ電源配線、５３１および５４１はヒータ１３に流れた電流を回収するための記録素子ＧＮＤ（ＧＮＤＨ）端子およびＧＮＤＨ配線である。さらに、５１３は電圧変換回路５０７の電源となる駆動電圧発生回路（ＶＨＴバッファ）であり、５３２は駆動電圧発生回路（ＶＨＴバッファ）５１３の電圧（１２〜１４Ｖ程度）を供給するドライバ駆動電源（ＶＨＴ）端子である。また、５３３はロジック回路を作動させる電圧（３〜５Ｖ程度）を供給するロジック回路駆動電源（ＶＤＤ）端子であり、５３４はロジック回路駆動電源（ＶＤＤ）端子５３３に対応したロジックＧＮＤ（ＶＳＳ）端子である。
【００２７】
端子１４は１つの記録素子基板１０につき３０〜６０個（片側１５〜３０個）程度形成されており、そのうち、ロジック信号の端子は６〜２０個形成されている。
【００２８】
再度図１および図２を参照すると、支持部材２０は、記録素子基板１０を支持固定するための部材であり、例えば、厚さ０．５〜１０mmのアルミナ（Ａｌ2Ｏ3）で形成されている。なお、支持部材２０の材料はアルミナに限られることはなく、記録素子基板１０と同等の線膨張率を有し、剛性の高い材料で形成されていても良い。これらの材料としては、例えば、シリコン（Ｓｉ）、窒化アルミニウム（ＡｌＮ）、ジルコニア、窒化珪素（Ｓｉ3Ｎ4）、炭化珪素（ＳｉＣ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などが挙げられる。
【００２９】
支持部材２０には、記録素子基板１０のインク供給口１２に対応する位置にインク供給口２１が形成されており、記録素子基板１０が第１の接着剤によって支持部材２０に位置精度良く接着固定される。
【００３０】
電気配線部材３０は、記録素子基板１０に対して、インクを吐出するための電気信号および電源電圧を入力、供給するための部材であり、内部に１つまたは複数の配線層が形成される。例えば、電気配線部材３０としては、基材の両面に配線層が形成され、上層の配線層が保護フィルムで覆われた二層構造のフレキシブル配線基板が使用される。
【００３１】
電気配線部材３０は、図２に示すように、記録素子基板１０を組み込むための開口部３１が形成されている。また、電気配線部材３０は、記録素子基板１０の対応する端子１４と電気的に接続される端子（第２の端子）３２と、記録装置本体と電気的に接続される外部接続端子（第１の端子）３３と、を有している。
【００３２】
端子３２は、計１６０〜４８０個形成されており、そのうち、ロジック信号を入出力するロジック信号端子は全部で４０〜１６０個形成されている。また、共通の配線は電気配線部材３０内部でまとめられ、外部接続端子３３が計１００〜２００個形成されている。
【００３３】
電気配線部材３０は、支持部材２０の記録素子基板１０が接着される面と同一面に、第２の接着剤によって接着固定される。また、開口部３１と記録素子基板１０の隙間は第１の封止剤で封止されている。また、電気配線部材３０の端子３２と記録素子基板１０の端子１４とが、金ワイヤーを用いたワイヤーボンディング技術等によって電気的に接続され、この電気接続部は封止剤７０で封止される。また、電気配線部材３０は記録装置本体との電気接続を容易に行えるよう、支持部材２０の両側面で折り曲げられ、固定される。
【００３４】
インク供給部材４０は、インクタンクから記録素子基板１０にインクを供給するための部品であり、例えば、樹脂材料を用いた射出成形によって形成される。インク供給部材４０には、複数の記録素子基板１０にインクを供給するインク貯蔵室４１が形成されている。インク貯蔵室４１には、インクタンクからインク供給チューブを介し、開口部４２からインクが導入される。インク供給部材４０は支持部材２０と接合される。
【００３５】
以下に、本発明の特徴である、電気配線部材３０の配線レイアウトを、実施例を用いて説明する。
【実施例１】
【００３６】
本実施例の電気配線部材３０の配線レイアウトについて、図５〜図９を参照して説明する。なお、図５〜図８は、配線レイアウトを説明するために、電気配線部材３０の表面側からの透視図として示されている。
【００３７】
本実施例の電気配線部材３０は、基材の両面に配線層が形成されており、このうちの上層の配線レイアウトの概略図を図５に、下層の配線レイアウトの概略図を図６に、それぞれ示す。両図において、３４はロジック信号配線群であり、それぞれの配線は端子３２と外部接続端子３３につながっている。３５ａ，３５ｂはロジック電源のロジックグランド配線（ＶＳＳ配線）であり、互いにビアを介してつながっている。さらに３５ｂは端子３２とつながっており、３５ａは外部接続端子３３とつながっている。３６ｂ，３６ｃはロジック信号とは異なる非ロジック信号を伝送する配線群であり、例えば、記録素子駆動電源や記録素子電源グランド、ドライバ駆動電源、ロジック回路駆動電源などの配線がレイアウトされている。これら非ロジック信号を伝送する各配線は端子３２と外部接続端子３３につながっている。
【００３８】
図７は、図５に示したＢ部の拡大図であり、端子３２の近傍の配線レイアウトを詳細に示した図であり、図８は、図５に示したＣ部の拡大図であり、外部接続端子３３の近傍の配線レイアウトを詳細に示した図である。両図において、３７は電気配線部材３０の基材、３８は配線保護層、３８ａは配線保護層３８の端部である。端子３２と外部接続端子３３は、図７および図８に示した信号の端子に割り当てられており、共に外部に露出している。
【００３９】
ＣＬＫを伝送するＣＬＫ配線（クロック配線）３４Ｅと、ＤＡＴＡを伝送するＤＡＴＡ配線（記録データ配線）３４Ｆは、数ＭＨｚと比較的高周波の配線である。そこで、本実施例では、図７および図８に示すように、ＣＬＫ配線３４ＥとＤＡＴＡ配線３４Ｆは、端子３２および外部接続端子３３の近傍までの配線領域において、それぞれの配線に沿ってＶＳＳ配線３５が隣接して配線されている。ＣＬＫ配線３４ＥとＤＡＴＡ配線３４Ｆの配線幅およびＶＳＳ配線の最小配線幅は２５〜１００μｍで互いの配線ギャップは２５〜５０μｍである。
【００４０】
このように、電気配線部材３０内の高周波のＣＬＫ配線と高周波の第１のロジック信号配線であるＤＡＴＡ配線は、外部接続端子３３から端子３２に至るまでの間は互いに隣接せずにＶＳＳ配線が隣接され配線されている。そのため、ロジック信号配線同士の容量結合を防ぐことができ、ノイズの発生を防止することができる。
【００４１】
そして、ＶＳＳ配線３５ｂのうち、端子３２や外部接続端子３３と接続しているのは、本来必要とされる、少なくとも１つのＶＳＳ配線だけであり、他のＶＳＳ配線はすべて、端子３２や外部接続端子３３とは接続されず、その直前までとされている。これにより、端子３２や、それに対応して記録素子基板１０に形成されている端子１４にＶＳＳ端子を増加させることがなく、すなわち記録ヘッドを大型化することなくノイズ抑制効果が実現されている。
【００４２】
なお、本実施例では、上記の構成に加えて、図９に示すように、ロジック信号配線層の下層にＶＳＳ配線のベタ領域（ＶＳＳ配線を全面に配した領域）３５ｃを設けている。これにより、比較的大きい電流が流れる記録素子駆動電源配線等によるノイズの影響を防ぐことができ、より効果的である。
【００４３】
また、本実施例では、ＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆには、ＶＳＳ配線３５のみが隣接された構成であった。しかし、本発明はこれに限定されず、図１０に示すように、ロジック回路に一定の電源電圧ＶＤＤを供給しかつ比較的低電流密度のロジック電源配線（ＶＤＤ配線）３６Ｃが隣接する構成でも良い。その場合も同様に、ＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆにノイズの影響を及ぼす可能性は低い。
【００４４】
また、ＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆに、ＤＡＴＡよりも低周波の周波数成分をもつ第２のロジック信号であるＬＴ（一時的に記録データを記憶するためのラッチ信号）やＨＥ（記録素子の駆動時間を決定するヒートイネーブル信号）を伝送する第２のロジック信号配線であるＬＴ配線（ラッチ信号配線）やＨＥ配線（ヒートイネーブル信号配線）が隣接する構成でも良い。その場合も同様に、ＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆにノイズの影響を及ぼす可能性は低い。
【００４５】
また、本実施例では、ロジック信号配線のうちＤＡＴＡ配線３４ＦにのみＶＳＳ配線が隣接する構成であった。しかし、本発明はこれに限定されず、クロックと同一または１／２の周波数成分をもつロジック信号を伝送するロジック信号配線に、ＶＳＳ配線が隣接する構成でも良い。さらには、すべてのロジック信号配線にＶＳＳ配線が隣接する構成でも良い。特に、後者の場合、よりノイズの影響を受けにくくなり、より信頼性の高い記録ヘッドを提供することができる。
【００４６】
また、ロジック信号配線の他にも、ノイズの影響を避けたい配線、例えば、記録素子基板の温度をセンシングする配線等などがある場合には、そのような配線に上述のようにＶＳＳ配線を隣接させる構成としても良い。その場合も、ノイズの影響を受けることなく高精度に温度を検知することが可能となる。
【００４７】
図１１および図１２に、本実施例の電気配線部材３０のさらに別の配線レイアウトを示す。本配線レイアウトでは、記録ヘッドのコネクト方式の関係から、外部接続端子３３が下層に形成されており、また、記録装置本体での配線引き回しを容易にするために、ロジック信号配線と電源系配線がそれぞれ下層の外部接続端子３３でまとめられている。３４は先の配線レイアウトと同様にロジック信号配線であり、３６ｂ，３６ｃは電源系の配線群である。それぞれの配線群の間には、外部接続端子３３と接続されるＶＳＳ配線３５ａが配置されている。
【００４８】
上層のロジック信号配線３４ｂと下層のロジック信号配線３４ｃはＥ部でビアを介して接続されており、図７〜図９と同様に、ＣＬＫ配線およびＤＡＴＡ配線にはＶＳＳ配線が隣接されている。また、下層のＶＳＳ配線３５ｃがビアを介して上層のＶＳＳ配線３５ｄに接続され、このＶＳＳ配線３５ｄが外部接続端子３３と接続する下層のＶＳＳ配線３５ａとビアを介して接続されることにより、すべてのＶＳＳ配線３５が接続されている。
【００４９】
本配線レイアウトでは、ロジック信号配線が形成されている位置に対し、積層方向において隣接する他の配線層における対応する位置には概ねＶＳＳ配線３５が形成されているが、一部（図１１または図１２に示すＦ部）は、電源系の配線が形成されている。しかし、このような領域が最小限になるようにレイアウトされており、かつ、このような領域においては図１３に示すように、ロジック信号配線３４ｂと電源系の配線３６Ａおよび３６Ｂが直交するようになっているために磁界の向きが異なる。そのため、誘導ノイズの影響は受けにくい。したがって、本配線レイアウトにおいても、ロジック回路がノイズにより誤動作することを抑制することができ、信頼性の高い記録ヘッドを提供することができる。
【００５０】
本配線レイアウトでも、低周波のロジック信号配線や、その他のノイズを避けたい配線に、ＶＳＳ配線が隣接されていて良い。
【実施例２】
【００５１】
本実施例の電気配線部材３０の配線レイアウトを図１４に示す。本実施例は、更なる記録素子基板数の増大や、記録ヘッドの小型化などの理由から、上層および下層の両層にロジック信号配線を形成する場合の例である。
【００５２】
図１４に示した配線レイアウトにおいては、ＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆは、同一配線層において、ＶＳＳ配線と隣接しており、かつ、積層方向においても、その積層方向において隣接する他の配線層に形成されたＶＳＳ配線と隣接している。これにより、複数層にわたってＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆを引き回す場合においても、ノイズの影響を受けにくくすることができる。
【００５３】
また、図１５に示した配線レイアウトにおいては、ＶＳＳ配線の配線幅をＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４Ｆの配線幅よりも大きくしている。このような配線構成とすることで、ロジック信号配線同士の配線層間での容量結合を弱めることができ、更にノイズの影響を受けにくくすることができる。
【００５４】
なお、本実施例においても、ＣＬＫ配線３４ＥおよびＤＡＴＡ配線３４ＦにＶＤＤ配線や低周波のロジック信号配線が隣接していても良く、また、他のロジック信号配線にＶＳＳ配線が隣接していても良い。
【００５５】
さらにまた、本実施例は、２層の配線構成に限ることはなく、多層の配線基板にも適応することが可能であり、同様にノイズの影響を受けにくい、信頼性の高い記録ヘッドを提供することができる。
【符号の説明】
【００５６】
１０ 記録素子基板
２０ 支持部材
３０ 電気配線部材
３２ 端子
３３ 外部接続端子
３４ ロジック信号配線
３５ ＶＳＳ配線
４０ インク供給部材
【特許請求の範囲】
【請求項１】
インクが吐出される吐出口と、前記吐出口からインクを吐出するための吐出エネルギを発生する記録素子と、記録装置本体から伝送されてくるロジック信号により作動するロジック回路と、が形成された複数の記録素子基板と、
前記記録装置本体と電気的に接続される第１の端子と、前記記録素子基板と電気的に接続される第２の端子と、が形成され、内部に１つまたは複数の配線層が形成される電気配線部材と、を有するインクジェット記録ヘッドであって、
前記電気配線部材の少なくとも１つの配線層において、クロックを伝送するクロック配線および第１のロジック信号を伝送する第１のロジック信号配線に沿って隣接する配線は、前記第１のロジック信号よりも低周波の周波数成分をもつ第２のロジック信号を伝送する第２のロジック信号配線、前記ロジック回路に電源電圧を供給するロジック電源配線、または、ロジックグランド配線のいずれかであることを特徴とするインクジェット記録ヘッド。
【請求項２】
前記第１のロジック信号配線は、クロックと同一または１／２の周波数成分をもつ第１のロジック信号を伝送するロジック信号配線であることを特徴する請求項１に記載のインクジェット記録ヘッド。
【請求項３】
前記第１のロジック信号配線は、記録データを伝送する記録データ配線であり、
前記第２のロジック信号配線は、記録データを一時的に記憶するためのラッチ信号を伝送するラッチ信号配線、または、前記記録素子の駆動時間を決定するヒートイネーブル信号を伝送するヒートイネーブル信号配線であることを特徴する請求項１または２に記載のインクジェット記録ヘッド。
【請求項４】
前記クロック配線および前記第１のロジック信号配線に沿って隣接する配線は、前記ロジックグランド配線のみであることを特徴とする請求項１〜３のいずれか１項に記載のインクジェット記録ヘッド。
【請求項５】
前記クロック配線および前記第１のロジック信号配線に沿って隣接する前記ロジックグランド配線のうち少なくとも１つのロジックグランド配線のみが、前記第１の端子および前記第２の端子と接続されており、他のロジックグランド配線は、前記第１の端子および前記第２の端子とは接続されず、積層方向において隣接する他の配線層に形成されたロジックグランド配線とビアを介して接続されていることを特徴とする請求項４に記載のインクジェット記録ヘッド。
【請求項６】
前記電気配線部材は、内部に複数の配線層が形成されており、
前記クロック配線および前記第１のロジック信号配線は、同一配線層において、前記第２のロジック信号配線、前記ロジック電源配線、または、前記ロジックグランド配線のいずれかと隣接し、かつ、積層方向においても、該積層方向において隣接する他の配線層に形成された、前記第２のロジック信号配線、前記ロジック電源配線、または、前記ロジックグランド配線のいずれかと隣接していることを特徴する請求項１〜３のいずれか１項に記載のインクジェット記録ヘッド。
【請求項７】
前記クロック配線および前記第１のロジック信号配線は、積層方向において、該積層方向において隣接する他の配線層に形成された、前記クロック配線および前記第１のロジック信号配線よりも配線幅の大きな前記ロジックグランド配線と隣接していることを特徴する請求項６に記載のインクジェット記録ヘッド。
【請求項１】
インクが吐出される吐出口と、前記吐出口からインクを吐出するための吐出エネルギを発生する記録素子と、記録装置本体から伝送されてくるロジック信号により作動するロジック回路と、が形成された複数の記録素子基板と、
前記記録装置本体と電気的に接続される第１の端子と、前記記録素子基板と電気的に接続される第２の端子と、が形成され、内部に１つまたは複数の配線層が形成される電気配線部材と、を有するインクジェット記録ヘッドであって、
前記電気配線部材の少なくとも１つの配線層において、クロックを伝送するクロック配線および第１のロジック信号を伝送する第１のロジック信号配線に沿って隣接する配線は、前記第１のロジック信号よりも低周波の周波数成分をもつ第２のロジック信号を伝送する第２のロジック信号配線、前記ロジック回路に電源電圧を供給するロジック電源配線、または、ロジックグランド配線のいずれかであることを特徴とするインクジェット記録ヘッド。
【請求項２】
前記第１のロジック信号配線は、クロックと同一または１／２の周波数成分をもつ第１のロジック信号を伝送するロジック信号配線であることを特徴する請求項１に記載のインクジェット記録ヘッド。
【請求項３】
前記第１のロジック信号配線は、記録データを伝送する記録データ配線であり、
前記第２のロジック信号配線は、記録データを一時的に記憶するためのラッチ信号を伝送するラッチ信号配線、または、前記記録素子の駆動時間を決定するヒートイネーブル信号を伝送するヒートイネーブル信号配線であることを特徴する請求項１または２に記載のインクジェット記録ヘッド。
【請求項４】
前記クロック配線および前記第１のロジック信号配線に沿って隣接する配線は、前記ロジックグランド配線のみであることを特徴とする請求項１〜３のいずれか１項に記載のインクジェット記録ヘッド。
【請求項５】
前記クロック配線および前記第１のロジック信号配線に沿って隣接する前記ロジックグランド配線のうち少なくとも１つのロジックグランド配線のみが、前記第１の端子および前記第２の端子と接続されており、他のロジックグランド配線は、前記第１の端子および前記第２の端子とは接続されず、積層方向において隣接する他の配線層に形成されたロジックグランド配線とビアを介して接続されていることを特徴とする請求項４に記載のインクジェット記録ヘッド。
【請求項６】
前記電気配線部材は、内部に複数の配線層が形成されており、
前記クロック配線および前記第１のロジック信号配線は、同一配線層において、前記第２のロジック信号配線、前記ロジック電源配線、または、前記ロジックグランド配線のいずれかと隣接し、かつ、積層方向においても、該積層方向において隣接する他の配線層に形成された、前記第２のロジック信号配線、前記ロジック電源配線、または、前記ロジックグランド配線のいずれかと隣接していることを特徴する請求項１〜３のいずれか１項に記載のインクジェット記録ヘッド。
【請求項７】
前記クロック配線および前記第１のロジック信号配線は、積層方向において、該積層方向において隣接する他の配線層に形成された、前記クロック配線および前記第１のロジック信号配線よりも配線幅の大きな前記ロジックグランド配線と隣接していることを特徴する請求項６に記載のインクジェット記録ヘッド。
【図１】
【図２】
【図３】
【図４】
【図７】
【図８】
【図９】
【図１０】
【図１３】
【図１４】
【図１５】
【図１６】
【図５】
【図６】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図７】
【図８】
【図９】
【図１０】
【図１３】
【図１４】
【図１５】
【図１６】
【図５】
【図６】
【図１１】
【図１２】
【公開番号】特開２０１１−２３５５２１（Ｐ２０１１−２３５５２１Ａ）
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願番号】特願２０１０−１０８４０６（Ｐ２０１０−１０８４０６）
【出願日】平成２２年５月１０日（２０１０．５．１０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願日】平成２２年５月１０日（２０１０．５．１０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]