インターフェース回路およびＡＳＩＣおよび電子機器
【課題】 ＣＰＵによる選択が不可能となる場合であっても、システムデバックの用途への選択を行なうことの可能なインターフェース回路を提供する。
【解決手段】 カード型メモリおよび／またはカード型Ｉ／Ｏ２００９に対してデータの読み出しと書き込みを行なうカードアクセス制御手段３００１と、カード型メモリおよび／またはカード型Ｉ／Ｏ２００９からの転送データに基づいて電子機器本体のシステム起動を制御する起動制御手段３００３と、カード型メモリおよび／またはカード型Ｉ／Ｏ２００９と電子機器本体のメモリとの間のデータ転送を制御する転送制御手段３００２と、起動制御手段３００３と転送制御手段３００２との選択を所定の信号に基づいて行なう選択手段３００４とを備えており、選択手段３００４には外部信号３０１１が入力可能となっており、選択手段３００４は、外部信号３０１１が入力されたときには、システム起動を制御する制御手段３００３を選択する。
【解決手段】 カード型メモリおよび／またはカード型Ｉ／Ｏ２００９に対してデータの読み出しと書き込みを行なうカードアクセス制御手段３００１と、カード型メモリおよび／またはカード型Ｉ／Ｏ２００９からの転送データに基づいて電子機器本体のシステム起動を制御する起動制御手段３００３と、カード型メモリおよび／またはカード型Ｉ／Ｏ２００９と電子機器本体のメモリとの間のデータ転送を制御する転送制御手段３００２と、起動制御手段３００３と転送制御手段３００２との選択を所定の信号に基づいて行なう選択手段３００４とを備えており、選択手段３００４には外部信号３０１１が入力可能となっており、選択手段３００４は、外部信号３０１１が入力されたときには、システム起動を制御する制御手段３００３を選択する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＤ（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ）カードのように着脱可能でデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリまたはカード型Ｉ／Ｏのインターフェース回路およびＡＳＩＣおよび電子機器に関する。
【背景技術】
【０００２】
プリンタや複写機、ＭＦＰ（マルチ・ファンクション・ペリフェラル）といった画像形成装置では、ＳＤカード等のカード型メモリが着脱可能で、データの読み出しや書き込みが行なえるメディアカードインターフェースを搭載するものが多くなってきている。このような、メディアカードインターフェースを搭載する第１の理由は、ソフトウェアのアップデートや画像形成装置のシステムデバックを行なうことであり、第２の理由は、メディアカードを蓄積媒体として利用することであった。
【０００３】
そこで、上記した画像形成装置などのシステム起動時には、ソフトウェアのアップデートや画像形成装置のシステムデバックが行なえるようにメディアカードインターフェースを設定しておき、これらの用途が済んだ後はメディアカードを蓄積媒体として利用できるようにメディアカードインターフェースを切り替える必要があった。
【０００４】
この種の従来例としては、プログラムとそのバージョン情報が記憶されたメモリカードを外部コネクタを介して接続し、プログラムをプリント回路基板（ＰＣＢ）上のフラッシュＲＯＭに短時間でダウンロードする電子装置があった（例えば、特許文献１）。
【特許文献１】特開平１１−２４２５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の画像形成装置にあっては、システム起動時にソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部を制御するためのシステムデバック）が行なえるようメディアカードインターフェースを設定し、その後、メディアカードを蓄積媒体として利用するためにメディアカードインターフェースを切り替えると、再びソフトウェアのアップデートや画像形成装置のシステムデバックの行なえる設定に戻すことができなくなるという課題があった。すなわち、メディアカードを蓄積媒体として利用している最中にシステム異常が発生すると、そのシステム内部を観測するためのシステムデバックが使えなくなるという課題があった。
【０００６】
なお、上記特許文献１は、メモリカードに記憶されたプログラムデータをプリント回路基板側に無駄なくダウンロードするものであって、上記課題を解決することに関して何ら記述されていない。
【０００７】
上記課題を解決するため、本願出願人は、本願の先願である特願２００４−７３３３４号において、ソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）を目的として利用する用途とメディアカードを蓄積媒体として利用する用途とを切り替えるメディアカードのインターフェース回路を提案している。すなわち、上記先願では、ソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）を目的として利用する場合は、ＣＰＵ（ソフトウェア）によるインターフェース初期化を必要とせずに、ハード的な初期化機構により、システムの起動後、直ちにメディアカードへのアクセスを可能とし、また、メディアカードを蓄積媒体として利用する用途の場合は、通常のメディアカードへ画像データアクセスすることを特徴としている。そして、システム起動時、メディアカードのインターフェース回路は、ソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）の用途に選択されており、ソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）の用途を済ませた後、ＣＰＵによってメディアカードを蓄積媒体として利用する用途に切り替える。再度、ソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）の用途に切り替えたい場合は、ＣＰＵによってソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）の用途を選択する。このように、上記先願では、システム動作中でもソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）の用途とメディアカードを蓄積媒体として利用する用途とを切り替えることが可能になっている。
【０００８】
しかし、メディアカードを蓄積媒体として利用する用途で使用している時、何らかのシステム異常でシステムデバックの用途で使用したいがために、インターフェース回路を切り替えようとするが、何らかの原因で例えばＣＰＵがハングアップし、ＣＰＵによる選択が効かない場合がある。システム内部を観測するためにシステムデバックの用途への選択は重要となるが、上記先願によるシステムの場合、ＣＰＵが例えばハングアップすると、ＣＰＵによる選択が不可能となってしまう。
【０００９】
本発明は、ＣＰＵによる選択が不可能となる場合であっても、システムデバックの用途への選択を行なうことの可能なインターフェース回路およびＡＳＩＣおよび電子機器を提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１記載の発明は、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏと電子機器本体とを接続するインターフェース回路において、前記カード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段との選択を所定の信号に基づいて行なう選択手段とを備えており、前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
【００１１】
また、請求項２記載の発明は、請求項１記載のインターフェース回路において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴としている。
【００１２】
また、請求項３記載の発明は、請求項１または請求項２記載のインターフェース回路において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴としている。
【００１３】
また、請求項４記載の発明は、請求項１乃至請求項３のいずれか一項に記載のインターフェース回路において、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっていることを特徴としている。
【００１４】
また、請求項５記載の発明は、請求項１乃至請求項４のいずれか一項に記載のインターフェース回路において、前記外部信号は、リセット信号であることを特徴としている。
【００１５】
また、請求項６記載の発明は、請求項５記載のインターフェース回路において、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であることを特徴としている。
【００１６】
また、請求項７記載の発明は、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有し、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣにおいて、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
【００１７】
また、請求項８記載の発明は、請求項７記載のＡＳＩＣにおいて、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴としている。
【００１８】
また、請求項９記載の発明は、請求項７または請求項８記載のＡＳＩＣにおいて、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴としている。
【００１９】
また、請求項１０記載の発明は、請求項７乃至請求項９のいずれか一項に記載のＡＳＩＣにおいて、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっていることを特徴としている。
【００２０】
また、請求項１１記載の発明は、請求項７乃至請求項１０のいずれか一項に記載のＡＳＩＣにおいて、前記外部信号は、リセット信号であることを特徴としている。
【００２１】
また、請求項１２記載の発明は、請求項１１記載のＡＳＩＣにおいて、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であることを特徴としている。
【００２２】
また、請求項１３記載の発明は、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有する電子機器において、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣを備え、前記ＡＳＩＣは、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
【００２３】
また、請求項１４記載の発明は、請求項１３記載の電子機器において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴としている。
【００２４】
また、請求項１５記載の発明は、請求項１３または請求項１４記載の電子機器において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴としている。
【００２５】
また、請求項１６記載の発明は、請求項１３乃至請求項１５のいずれか一項に記載の電子機器において、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっていることを特徴としている。
【００２６】
また、請求項１７記載の発明は、請求項１３乃至請求項１６のいずれか一項に記載の電子機器において、前記外部信号は、リセット信号であることを特徴としている。
【００２７】
また、請求項１８記載の発明は、請求項１７記載の電子機器において、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であることを特徴としている。
【発明の効果】
【００２８】
請求項１記載の発明によれば、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏと電子機器本体とを接続するインターフェース回路において、前記カード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段との選択を所定の信号に基づいて行なう選択手段とを備えており、前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択するので、ＣＰＵを含むシステム異常が発生した場合でもシステムデバックが可能となる。
【００２９】
また、請求項２記載の発明によれば、請求項１記載のインターフェース回路において、前記選択手段はさらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうので、カード型メモリまたはカード型Ｉ／Ｏのデータ転送中にインターフェース回路が切り替わるのを防止できる。
【００３０】
また、請求項３記載の発明によれば、請求項１または請求項２記載のインターフェース回路において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっており、システム異常が発生してシステム再起動をした時、かならず、前記システム起動を制御する制御手段を選択するので、システムデバックが可能となる。
【００３１】
また、請求項４乃至請求項６記載の発明によれば、請求項１乃至請求項３のいずれか一項に記載のインターフェース回路において、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっているので、ＣＰＵが例えばハングアップしても、ＣＰＵを例えばリセットすることができる。
【００３２】
特に、請求項６記載の発明では、請求項５記載のインターフェース回路において、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であるので、システム異常が発生した時の内部情報を観測することが可能である。
【００３３】
また、請求項７記載の発明によれば、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有し、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣにおいて、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択するので、ＣＰＵを含むシステム異常が発生した場合でもシステムデバックが可能となる。
【００３４】
また、請求項８記載の発明によれば、請求項７記載のＡＳＩＣにおいて、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうので、カード型メモリまたはカード型Ｉ／Ｏのデータ転送中にインターフェース回路が切り替わるのを防止できる。
【００３５】
また、請求項９記載の発明によれば、請求項７または請求項８記載のＡＳＩＣにおいて、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっており、システム異常が発生してシステム再起動をした時、かならず、前記システム起動を制御する制御手段を選択するので、システムデバックが可能となる。
【００３６】
また、請求項１０乃至請求項１２記載の発明によれば、請求項７乃至請求項９のいずれか一項に記載のＡＳＩＣにおいて、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっているので、ＣＰＵが例えばハングアップしても、ＣＰＵを例えばリセットすることができる。
【００３７】
特に、請求項１２記載の発明では、請求項１１記載のＡＳＩＣにおいて、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であるので、システム異常が発生した時の内部情報を観測することが可能である。
【００３８】
また、請求項１３記載の発明によれば、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有する電子機器において、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣを備え、前記ＡＳＩＣは、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択するので、ＣＰＵを含むシステム異常が発生した場合でもシステムデバックが可能となる。
【００３９】
また、請求項１４記載の発明によれば、請求項１３記載の電子機器において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうので、カード型メモリまたはカード型Ｉ／Ｏのデータ転送中にインターフェース回路が切り替わるのを防止できる。
【００４０】
また、請求項１５記載の発明によれば、請求項１３または請求項１４記載の電子機器において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっており、システム異常が発生してシステム再起動をした時、かならず、前記システム起動を制御する制御手段を選択するので、システムデバックが可能となる。
【００４１】
また、請求項１６乃至請求項１８記載の発明によれば、請求項１３乃至請求項１５のいずれか一項に記載の電子機器において、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっているので、ＣＰＵが例えばハングアップしても、ＣＰＵを例えばリセットすることができる。
【００４２】
特に、請求項１８記載の発明では、請求項１７記載の電子機器において、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であるので、システム異常が発生した時の内部情報を観測することが可能である。
【発明を実施するための最良の形態】
【００４３】
以下、本発明を実施するための最良の形態を説明する。
【００４４】
（第１の形態）
本発明の第１の形態は、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏと電子機器本体とを接続するインターフェース回路において、前記カード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段との選択を所定の信号に基づいて行なう選択手段とを備えており、前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
【００４５】
このように、選択手段には外部信号が入力可能となっており、外部信号が入力されたときには、選択手段は、システム起動を制御する制御手段を選択するので、ＣＰＵを含むシステム異常が発生した場合でもシステムデバックが可能となる。
【００４６】
ここで、上記インターフェース回路において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうようになっていても良い。
【００４７】
このように、選択手段が、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なう場合には、カード型メモリまたはカード型Ｉ／Ｏのデータ転送中にインターフェース回路が切り替わるのを防止できる。
【００４８】
また、上記インターフェース回路において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっていても良い。
【００４９】
このように、選択手段が、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっている場合には、システム異常が発生してシステム再起動をした時、かならず、前記システム起動を制御する制御手段を選択するので、システムデバックが可能となる。
【００５０】
また、上記のインターフェース回路において、該インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっているのが好ましい。
【００５１】
ここで、前記外部信号は、具体的には、リセット信号である。
【００５２】
より好ましくは、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号である。
【００５３】
具体的に、外部信号としては、ＮＭＩ（Ｎｏｎ−Ｍａｓｋａｌａｂｌｅ−Ｉｎｔｅｒｒｕｐｔ）などを用いることができる。ＮＭＩは、ＣＰＵへのリセット信号ではあるが、ＣＰＵの内部情報を保持できるリセット信号であり、ＮＭＩを用いれば、システム異常が発生した時の内部情報を観測することが可能となる。
【００５４】
このように、前記外部信号が電子機器本体のＣＰＵにも入力するようになっている場合には、ＣＰＵが例えばハングアップしても、ＣＰＵを例えばリセットすることができる。
【００５５】
特に、前記外部信号がＣＰＵの内部情報を保持できるリセット信号である場合には、システム異常が発生した時の内部情報を観測することが可能となる。
【００５６】
（第２の形態）
本発明の第２の形態は、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有し、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣにおいて、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
【００５７】
このように、選択手段には外部信号が入力可能となっており、外部信号が入力されたときには、選択手段は、システム起動を制御する制御手段を選択するので、ＣＰＵを含むシステム異常が発生した場合でもシステムデバックが可能となる。
【００５８】
ここで、上記ＡＳＩＣにおいて、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうようになっていても良い。
【００５９】
このように、選択手段が、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なう場合には、カード型メモリまたはカード型Ｉ／Ｏのデータ転送中にインターフェース回路が切り替わるのを防止できる。
【００６０】
また、上記ＡＳＩＣにおいて、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっていても良い。
【００６１】
このように、選択手段が、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっている場合には、システム異常が発生してシステム再起動をした時、かならず、前記システム起動を制御する制御手段を選択するので、システムデバックが可能となる。
【００６２】
また、上記ＡＳＩＣにおいて、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっているのが好ましい。
【００６３】
ここで、前記外部信号は、具体的には、リセット信号である。
【００６４】
より好ましくは、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号である。
【００６５】
具体的に、外部信号としては、ＮＭＩ（Ｎｏｎ−Ｍａｓｋａｌａｂｌｅ−Ｉｎｔｅｒｒｕｐｔ）などを用いることができる。ＮＭＩは、ＣＰＵへのリセット信号ではあるが、ＣＰＵの内部情報を保持できるリセット信号であり、ＮＭＩを用いれば、システム異常が発生した時の内部情報を観測することが可能となる。
【００６６】
このように、前記外部信号が、電子機器本体のＣＰＵにも入力するようになっている場合には、ＣＰＵが例えばハングアップしても、ＣＰＵを例えばリセットすることができる。
【００６７】
特に、前記外部信号がＣＰＵの内部情報を保持できるリセット信号である場合には、システム異常が発生した時の内部情報を観測することが可能となる。
【００６８】
（第３の形態）
本発明の第３の形態は、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有する電子機器において、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣを備え、前記ＡＳＩＣは、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
【００６９】
ここで、電子機器は、プリンタ，複写機，ファクシミリなどの画像形成装置や、ＤＶＤプレーヤ，デジカメ，携帯電話などであっても良いし、あるいは、これらの複合機であっても良い。
【００７０】
このように、選択手段には外部信号が入力可能となっており、外部信号が入力されたときには、選択手段は、システム起動を制御する制御手段を選択するので、ＣＰＵを含むシステム異常が発生した場合でもシステムデバックが可能となる。
【００７１】
ここで、上記電子機器において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうようになっていても良い。
【００７２】
このように、選択手段が、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なう場合には、カード型メモリまたはカード型Ｉ／Ｏのデータ転送中にインターフェース回路が切り替わるのを防止できる。
【００７３】
また、上記電子機器において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっていても良い。
【００７４】
このように、選択手段が、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっている場合には、システム異常が発生してシステム再起動をした時、かならず、前記システム起動を制御する制御手段を選択するので、システムデバックが可能となる。
【００７５】
また、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっているのが好ましい。
【００７６】
ここで、前記外部信号は、具体的には、リセット信号である。
【００７７】
より好ましくは、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号である。
【００７８】
具体的に、外部信号としては、ＮＭＩ（Ｎｏｎ−Ｍａｓｋａｌａｂｌｅ−Ｉｎｔｅｒｒｕｐｔ）などを用いることができる。ＮＭＩは、ＣＰＵへのリセット信号ではあるが、ＣＰＵの内部情報を保持できるリセット信号であり、ＮＭＩを用いれば、システム異常が発生した時の内部情報を観測することが可能となる。
【００７９】
このように、前記外部信号が電子機器本体のＣＰＵにも入力するようになって場合には、ＣＰＵが例えばハングアップしても、ＣＰＵを例えばリセットすることができる。
【００８０】
特に、前記外部信号がＣＰＵの内部情報を保持できるリセット信号である場合には、システム異常が発生した時の内部情報を観測することが可能となる。
【００８１】
次に、より具体的に説明する。
【００８２】
図１は、本発明に係るインターフェース回路（カードインターフェース）を内蔵したＡＳＩＣを備えた電子機器の構成例を示す図であり、図２は、図１のインターフェース回路（カードインターフェース）を構成するカードコントローラの構成例を示す図である。
【００８３】
なお、図１の例では、電子機器は、プリンタ，複写機，ファクシミリ，あるいはそれらの複合機の画像形成装置として構成されており、このため、図１には、エンジン２０１１が設けられている。従って、電子機器が画像形成装置以外のもの（例えばＤＶＤプレーヤ，デジカメ，携帯電話など）である場合には、エンジン２０１１は不要となる。以下では、説明の便宜上、電子機器は画像形成装置であるとして説明する。
【００８４】
図１に示すコントローラ２００１は、本発明の電子機器（画像形成装置）を構成するシステム全体のコントロールを司るボードであり、その中のＡＳＩＣ（特定用途向けＩＣ）４００２は、電子機器（画像形成装置）における例えば画像入出力機能、画像処理機能及びデータ通信等の複数のアプリケーション機能を有しており、後述するＲＯＭ２００４、ローカルメモリ（ＭＥＭ−Ｃ）２００５、操作部２００７、ＨＤＤ２００８、カード（例えばＳＤカード）２００９、ＰＣＩパス２０１０などの制御を行なうものである。本発明では、このＡＳＩＣ４００２内に、プログラム，データ，フォントデータ等を記憶するカード型メモリまたはカード型Ｉ／Ｏとしてのカード（ＳＤカード）２００９との間で、特徴的なメディアアクセス制御を可能とする固有の構成から成るカードコントローラ（ＳＤコントローラ）２０１２が搭載されている。
【００８５】
また、コントローラ２００１には、上記以外にもＡＳＩＣ４００２や画像形成装置全体を制御するＣＰＵ２００３、画像形成装置の動作プログラム，画像データ，フォントデータ等を格納するＲＯＭ２００４、アプリケーションプログラムやイメージデータ等を格納するローカルメモリ２００５、インターネットなどのネットワークと接続され外部装置と通信するネットワークインターフェース２００６、データ入力を行なう入力キーやタッチパネル及び表示用液晶ディスプレイなどからなる操作部２００７、及びイメージや各種データ等を保存するＨＤＤ２００８などを備えている。
【００８６】
そして、画像形成装置のスキャナやプロッタなどを有するエンジン２０１１と上記コントローラ２００１のＡＳＩＣ４００２とは、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔｓ Ｉｎｔｅｒｃｏｎｎｅｃｔ）パス２０１０を介して接続されている。
【００８７】
次に、図２を用いて、本発明のインターフェース回路（カードインターフェース）としてのカードコントローラ（例えば、ＳＤカードコントローラ）２０１２の構成例について説明する、図２に示すカードコントローラ２０１２は、着脱可能なカード（例えば、ＳＤカード）Ａ２００９ａやカード（例えば、ＳＤカード）Ｂ２００９ｂとの間でカードアクセス制御を行なうものである。
【００８８】
図２に示すように、カードコントローラ２０１２は、ＤＭＡ（ダイレクト・メモリ・アクセス）コントローラ３００２、ＢＯＯＴコントローラ３００３、カードアクセスコントローラ３００１、セレクタ３００４、及び切替制御部３００５などにより構成されている。
【００８９】
このカードコントローラ２０１２は、カードを着脱可能とし、カードアクセス制御を行なうことで、画像形成装置本体との間でデータ転送を行なうインターフェース回路を構成している。また、図２の画像形成装置を制御するコントローラ２００１のＣＰＵ２００３は、ＤＭＡコントローラ３００２、カードアクセスコントローラ３００１、ＢＯＯＴコントローラ３００３に対して、図示しない内部レジスタにアクセスを行なうものである。さらに、図２に示したカードＡ２００９ａは、ここでは画像データの蓄積用などに利用するカード型メモリまたはカード型Ｉ／Ｏであり、カードＢ２００９ｂは、ブートプログラムデータなどを読み出すためのシステムカード（カード型メモリまたはカード型Ｉ／Ｏ）とする。
【００９０】
ＤＭＡコントローラ３００２は、カードＡ２００９ａを使用する場合に利用するコントローラであり、カードＡ２００９ａの転送データを図１のローカルメモリ２００５へ転送するものである。
【００９１】
ＢＯＯＴコントローラ３００３は、カードＢ２００９ｂを使用する場合に利用するコントローラであり、図示しないカードＢ２００９ｂの初期化回路、カードＢ２００９ｂのリードデータをキャッシュするキャッシュメモリなどが実装されている。
【００９２】
カードアクセスコントローラ３００１は、カードに対してパス制御やカード選択を行なう機構である。なお、このカードアクセスコントローラ３００１は、カードＡ２００９ａとカードＢ２００９ｂに同時にアクセスすることができないようになっている。
【００９３】
セレクタ３００４は、ＤＭＡコントローラ３００２、ＢＯＯＴコントローラ３００３の切り替えを行なうものである。セレクタ３００４に入力されるＳＥＬＯＵＴ信号３００８が「０」か「１」かによって、ＤＭＡコントローラ３００２とＢＯＯＴコントローラ３００３の何れかを選択するものである。図２の例では、ＳＥＬＯＵＴ信号３００８が「０」の場合に、ＤＭＡコントローラ３００２を選択して、カードＡ２００９ａにアクセスするようにし、「１」の場合は、ＢＯＯＴコントローラ３００３を選択して、カードＢ２００９ｂにアクセスするようにする。
【００９４】
切替制御部３００５は、ＣＰＵ２００３から入力されるＳＥＬ信号３００７とカードアクセスコントローラ３００１から入力されるＢＵＳＹ信号３００６と、外部信号ＮＭＩ３０１１とに基づいて、切り替え制御信号であるＳＥＬＯＵＴ信号３００８を生成し、これをセレクタ３００４に入力することで、ＤＭＡコントローラ３００２とＢＯＯＴコントローラ３００３の切り替え制御を行なっている。図２に示す切替制御部３００５の一回路構成例は、２つのアンドゲート１１５１，１１５２と、それらの出力および外部信号ＮＭＩを入力とするオアゲート１１５３と、そのオアゲート１１５３の出力をフリップフロップ１１５４のＤ端子に入力し、そのＱ出力が切替制御部３００５の出力（ＳＥＬＯＵＴ信号３００８）としている。なお、切替制御部３００５の回路構成は、これに限定されない。
【００９５】
続いて、ＢＵＳＹ信号３００６は、カードがデータ転送中であることを示すステータス（状態）信号であり、カードアクセスコントローラ３００１がカードＡ２００９ａかカードＢ２００９ｂの何れかにアクセス中である時はアサート（有効）となり、アクセスが終了するとネゲート（無効）となる。
【００９６】
ＳＥＬ信号３００７は、ＢＯＯＴコントローラ３００３とＤＭＡコントローラ３００２とを切り替える信号であり、ＣＰＵ２００３によって制御される。ここでは、ＳＥＬ信号が「１」の時は、ＢＯＯＴコントローラ３００３を選択し、ＳＥＬ信号が「０」の時は、ＤＭＡコントローラ３００２を選択するものとしている。本発明の特徴的な構成としては、画像形成装置のシステム起動時にＣＰＵ２００３によるカードＢ２００９ｂのブートプログラムデータのアクセスをＢＯＯＴコントローラ３００３を介して行なうため、システム起動直後にＣＰＵ２００３がＳＥＬ信号「１」を必ず選択するようにする。
【００９７】
ＳＥＬＯＵＴ信号３００８は、上記した切替制御部３００５に入力されるＢＵＳＹ信号３００６とＳＥＬ信号３００７と外部信号ＮＭＩ３０１１とに基づいて生成される信号である。また、このＳＥＬＯＵＴ信号３００８は、図２に示すように、ＢＯＯＴコントローラ３００３に入力され、ＢＯＯＴコントローラ３００３が選択されていない状態（「０」の場合）で、ＣＰＵ２００３からのＳＥＬ信号が「１」になったとしても、ＢＵＳＹ信号３００６がアサート中はコントローラの切り替えが行なわれないため、その間ＢＯＯＴコントローラ３００３は、ＣＰＵ２００３に対して、ダミーデータを返すか、ＷＡＩＴ（待機）させる機構を採用している。
【００９８】
また、外部信号ＮＭＩ３０１１が発生すると、セレクタ３００４は、強制的にＢＯＯＴコントローラ３００３を選択し、これにより、強制的にカードＢ２００９ｂが選択されるようになっている。
【００９９】
また、本発明では、外部信号ＮＭＩ３０１１は、ＣＰＵ２００３にも入力されており、ＣＰＵ２００３をリセットするようになっている。
【０１００】
なお、外部信号ＮＭＩ３０１１は、コントローラ２００１上にボタン形式になっており、このＮＭＩボタンを押下するとＮＭＩが発生するヒューマンインターフェースとなっている。
【０１０１】
そして、ＮＭＩボタンが押下された場合には、ＣＰＵ２００３にはリセットがかかるようになっている。
【０１０２】
本発明のカード型メモリのインターフェース回路と、そのインターフェース回路を搭載したＡＳＩＣと、そのＡＳＩＣを搭載した画像形成装置は上記のように構成されており、以下、その動作を図３を用いて、図２を参照しながら説明する。
【０１０３】
図３は本発明のインターフェース回路の動作を説明するための図である。
【０１０４】
先ず、画像形成装置のシステム起動時は、ＣＰＵ２００３はＳＥＬ信号を「１」にし、これにより、セレクタ３００４は、ＢＯＯＴコントローラ３００３を選択する。そして、この場合、カードアクセスコントローラ３００１は、ブートプログラムデータを読み込むためにカードＢ２００９ｂに対してアクセスを開始する（図３の（１）の区間）。
【０１０５】
ＣＰＵ２００３がＢＯＯＴコントローラ３００３を介してカードＢ２００９ｂにアクセスしている間は、ＢＵＳＹ信号３００６がアサートされている（図３の（２）の区間）。
【０１０６】
ブートプログラムへのアクセスが終了すると（カードＢ２００９ｂへのアクセスが終了すると）、ＢＵＳＹ信号３００６はネゲートされる。そして、ＣＰＵ２００３は、ＳＥＬ信号３００７を「０」に選択し、カードＡ２００９ａにアクセスを開始する（図３の（３）の区間）。
【０１０７】
そして、ＣＰＵ２００３がＤＭＡコントローラ３００２を介して、カードＡ２００９ａにアクセスしている間、ＢＵＳＹ信号３００６がアサートされている（図３の（４）の区間）。この時、ＣＰＵ２００３は、データアクセスに介在していない。
【０１０８】
そして再度、カードＡ２００９ａにアクセスを開始する（図３の（５）の区間）。
【０１０９】
そして、ＣＰＵ２００３がＤＭＡコントローラ３００２を介して、カードＡ２００９ａにアクセスしている間、ＢＵＳＹ信号３００６がアサートされている（図３の（６）の区間）。この時、ＣＰＵ２００３は、ＳＥＬ信号３００７を「１」にするが、ＢＵＳＹ信号３００６がアサート中なので、ＳＥＬＯＵＴ信号３００８は「０」（ＤＭＡコントローラ３００２）選択のままである。ＣＰＵ２００３は、ＳＥＬ信号３００７を「１」にしたので、ＢＯＯＴコントローラ３００３を介して、カードＢ２００９ｂにアクセスしようとするが、ＢＯＯＴコントローラ３００３は、ＳＥＬＯＵＴ信号３００８を観測して自分が選択されていないことを確認して、ＣＰＵ２００３にダミーデータを返すか、ＣＰＵ２００３をＷＡＩＴさせる。
【０１１０】
カードＡ２００９ａへのアクセスが終了すると、ＢＵＳＹ信号３００６がネゲートされる（図３の（７）の区間）。（６）の区間の時、ＣＰＵ２００３はＳＥＬ信号３００７を「１」に設定したが、この時、初めてＳＥＬＯＵＴ信号３００８が「１」に設定され、ＣＰＵ２００３のアクセスが可能となる。
【０１１１】
ＣＰＵ２００３がＢＯＯＴコントローラ３００３を介してカードＢ２００９ｂにアクセスしている間、ＢＵＳＹ信号３００６がアサートされている（図３の（８）の区間）。ＣＰＵ２００３が仮に、ＳＥＬ信号３００７を「０」に設定したとしても、ＢＵＳＹ信号３００６がアサート中なので、ＳＥＬＯＵＴ信号３００８には反映されない。
【０１１２】
ブートプログラムへのアクセスが終了すると（カードＢ２００９ｂへのアクセスが終了すると）、ＢＵＳＹ信号３００６はネゲートされる。（８）の区間の時に、ＣＰＵ２００３は、ＳＥＬ信号３００７を「０」に選択したので、カードＡ２００９ａにアクセスを開始する（図３の（９）の区間）。
【０１１３】
ところで、ＣＰＵ２００３がＤＭＡコントローラ３００２を介して、カードＡ２００９ａにアクセスしているとき、ＢＵＳＹ信号３００６がアサートしたまま、システムがハングアップしてしまったとする（図３の（１０）の区間）。この場合、ＳＥＬ信号３００７による選択も制御不能となる。
【０１１４】
このように、システムがハングアップしてしまった場合、外部信号ＮＭＩ３０１１を入力することにより（例えばＮＭＩボタンを押下することにより）、ＳＥＬＯＵＴ信号３００８を「１」することができる。また、同時にＣＰＵ２００３にもリセットがかかり、デバックが可能となる。これにより、ＣＰＵ２００３はＢＯＯＴコントローラ３００３を介してカードＢ２００９ｂへアクセスを開始する（図３の（１１）の区間）。
【０１１５】
本発明により、ＣＰＵを含むシステムがハングアップした場合、外部信号ＮＭＩ３０１１をアサートすることにより、デバックが可能となる。ＮＭＩはＣＰＵへのリセットであるが、ＣＰＵ内部レジスタの情報を保持することができる。よって、システムがハングアップした時点のシステム状態をデバックすることが可能となる。
【０１１６】
なお、上述の例では、カードとしてＳＤカードを用いて説明したが、必ずしもこれに限定されず、データ転送可能なメディアカードであれば同様に適用が可能であり、その場合も同様の好適な効果を得ることができる。
【図面の簡単な説明】
【０１１７】
【図１】本発明に係るインターフェース回路（カードインターフェース）を内蔵したＡＳＩＣを備えた電子機器の構成例を示す図である。
【図２】図１のインターフェース回路（カードインターフェース）を構成するカードコントローラの構成例を示す図である。
【図３】本発明のインターフェース回路の動作を説明するための図である。
【符号の説明】
【０１１８】
２００１ コントローラ
４００２ ＡＳＩＣ
２００３ ＣＰＵ
２００４ ＲＯＭ
２００５ ローカルメモリ
２００６ ネットワークインターフェース
２００７ 操作部
２００８ ＨＤＤ
２００９ カード
２０１０ ＰＣＩパス
２０１１ エンジン
２０１２ カードコントローラ
３００１ カードアクセスコントローラ
３００２ ＤＭＡコントローラ
３００３ ＢＯＯＴコントローラ
３００４ セレクタ
３００５ 切替制御部
３００６ ＢＵＳＹ信号
３００７ ＳＥＬ信号
３００８ ＳＥＬＯＵＴ信号
３０１１ 外部信号ＮＭＩ
１１５１，１１５２ アンドゲート
１１５３ オアゲート
１１５４ フリップフロップ
【技術分野】
【０００１】
本発明は、ＳＤ（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ）カードのように着脱可能でデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリまたはカード型Ｉ／Ｏのインターフェース回路およびＡＳＩＣおよび電子機器に関する。
【背景技術】
【０００２】
プリンタや複写機、ＭＦＰ（マルチ・ファンクション・ペリフェラル）といった画像形成装置では、ＳＤカード等のカード型メモリが着脱可能で、データの読み出しや書き込みが行なえるメディアカードインターフェースを搭載するものが多くなってきている。このような、メディアカードインターフェースを搭載する第１の理由は、ソフトウェアのアップデートや画像形成装置のシステムデバックを行なうことであり、第２の理由は、メディアカードを蓄積媒体として利用することであった。
【０００３】
そこで、上記した画像形成装置などのシステム起動時には、ソフトウェアのアップデートや画像形成装置のシステムデバックが行なえるようにメディアカードインターフェースを設定しておき、これらの用途が済んだ後はメディアカードを蓄積媒体として利用できるようにメディアカードインターフェースを切り替える必要があった。
【０００４】
この種の従来例としては、プログラムとそのバージョン情報が記憶されたメモリカードを外部コネクタを介して接続し、プログラムをプリント回路基板（ＰＣＢ）上のフラッシュＲＯＭに短時間でダウンロードする電子装置があった（例えば、特許文献１）。
【特許文献１】特開平１１−２４２５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の画像形成装置にあっては、システム起動時にソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部を制御するためのシステムデバック）が行なえるようメディアカードインターフェースを設定し、その後、メディアカードを蓄積媒体として利用するためにメディアカードインターフェースを切り替えると、再びソフトウェアのアップデートや画像形成装置のシステムデバックの行なえる設定に戻すことができなくなるという課題があった。すなわち、メディアカードを蓄積媒体として利用している最中にシステム異常が発生すると、そのシステム内部を観測するためのシステムデバックが使えなくなるという課題があった。
【０００６】
なお、上記特許文献１は、メモリカードに記憶されたプログラムデータをプリント回路基板側に無駄なくダウンロードするものであって、上記課題を解決することに関して何ら記述されていない。
【０００７】
上記課題を解決するため、本願出願人は、本願の先願である特願２００４−７３３３４号において、ソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）を目的として利用する用途とメディアカードを蓄積媒体として利用する用途とを切り替えるメディアカードのインターフェース回路を提案している。すなわち、上記先願では、ソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）を目的として利用する場合は、ＣＰＵ（ソフトウェア）によるインターフェース初期化を必要とせずに、ハード的な初期化機構により、システムの起動後、直ちにメディアカードへのアクセスを可能とし、また、メディアカードを蓄積媒体として利用する用途の場合は、通常のメディアカードへ画像データアクセスすることを特徴としている。そして、システム起動時、メディアカードのインターフェース回路は、ソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）の用途に選択されており、ソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）の用途を済ませた後、ＣＰＵによってメディアカードを蓄積媒体として利用する用途に切り替える。再度、ソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）の用途に切り替えたい場合は、ＣＰＵによってソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）の用途を選択する。このように、上記先願では、システム動作中でもソフトウェアのアップデートや画像形成装置のシステムデバック（システム内部の観測）の用途とメディアカードを蓄積媒体として利用する用途とを切り替えることが可能になっている。
【０００８】
しかし、メディアカードを蓄積媒体として利用する用途で使用している時、何らかのシステム異常でシステムデバックの用途で使用したいがために、インターフェース回路を切り替えようとするが、何らかの原因で例えばＣＰＵがハングアップし、ＣＰＵによる選択が効かない場合がある。システム内部を観測するためにシステムデバックの用途への選択は重要となるが、上記先願によるシステムの場合、ＣＰＵが例えばハングアップすると、ＣＰＵによる選択が不可能となってしまう。
【０００９】
本発明は、ＣＰＵによる選択が不可能となる場合であっても、システムデバックの用途への選択を行なうことの可能なインターフェース回路およびＡＳＩＣおよび電子機器を提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１記載の発明は、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏと電子機器本体とを接続するインターフェース回路において、前記カード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段との選択を所定の信号に基づいて行なう選択手段とを備えており、前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
【００１１】
また、請求項２記載の発明は、請求項１記載のインターフェース回路において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴としている。
【００１２】
また、請求項３記載の発明は、請求項１または請求項２記載のインターフェース回路において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴としている。
【００１３】
また、請求項４記載の発明は、請求項１乃至請求項３のいずれか一項に記載のインターフェース回路において、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっていることを特徴としている。
【００１４】
また、請求項５記載の発明は、請求項１乃至請求項４のいずれか一項に記載のインターフェース回路において、前記外部信号は、リセット信号であることを特徴としている。
【００１５】
また、請求項６記載の発明は、請求項５記載のインターフェース回路において、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であることを特徴としている。
【００１６】
また、請求項７記載の発明は、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有し、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣにおいて、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
【００１７】
また、請求項８記載の発明は、請求項７記載のＡＳＩＣにおいて、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴としている。
【００１８】
また、請求項９記載の発明は、請求項７または請求項８記載のＡＳＩＣにおいて、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴としている。
【００１９】
また、請求項１０記載の発明は、請求項７乃至請求項９のいずれか一項に記載のＡＳＩＣにおいて、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっていることを特徴としている。
【００２０】
また、請求項１１記載の発明は、請求項７乃至請求項１０のいずれか一項に記載のＡＳＩＣにおいて、前記外部信号は、リセット信号であることを特徴としている。
【００２１】
また、請求項１２記載の発明は、請求項１１記載のＡＳＩＣにおいて、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であることを特徴としている。
【００２２】
また、請求項１３記載の発明は、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有する電子機器において、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣを備え、前記ＡＳＩＣは、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
【００２３】
また、請求項１４記載の発明は、請求項１３記載の電子機器において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴としている。
【００２４】
また、請求項１５記載の発明は、請求項１３または請求項１４記載の電子機器において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴としている。
【００２５】
また、請求項１６記載の発明は、請求項１３乃至請求項１５のいずれか一項に記載の電子機器において、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっていることを特徴としている。
【００２６】
また、請求項１７記載の発明は、請求項１３乃至請求項１６のいずれか一項に記載の電子機器において、前記外部信号は、リセット信号であることを特徴としている。
【００２７】
また、請求項１８記載の発明は、請求項１７記載の電子機器において、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であることを特徴としている。
【発明の効果】
【００２８】
請求項１記載の発明によれば、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏと電子機器本体とを接続するインターフェース回路において、前記カード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段との選択を所定の信号に基づいて行なう選択手段とを備えており、前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択するので、ＣＰＵを含むシステム異常が発生した場合でもシステムデバックが可能となる。
【００２９】
また、請求項２記載の発明によれば、請求項１記載のインターフェース回路において、前記選択手段はさらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうので、カード型メモリまたはカード型Ｉ／Ｏのデータ転送中にインターフェース回路が切り替わるのを防止できる。
【００３０】
また、請求項３記載の発明によれば、請求項１または請求項２記載のインターフェース回路において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっており、システム異常が発生してシステム再起動をした時、かならず、前記システム起動を制御する制御手段を選択するので、システムデバックが可能となる。
【００３１】
また、請求項４乃至請求項６記載の発明によれば、請求項１乃至請求項３のいずれか一項に記載のインターフェース回路において、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっているので、ＣＰＵが例えばハングアップしても、ＣＰＵを例えばリセットすることができる。
【００３２】
特に、請求項６記載の発明では、請求項５記載のインターフェース回路において、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であるので、システム異常が発生した時の内部情報を観測することが可能である。
【００３３】
また、請求項７記載の発明によれば、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有し、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣにおいて、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択するので、ＣＰＵを含むシステム異常が発生した場合でもシステムデバックが可能となる。
【００３４】
また、請求項８記載の発明によれば、請求項７記載のＡＳＩＣにおいて、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうので、カード型メモリまたはカード型Ｉ／Ｏのデータ転送中にインターフェース回路が切り替わるのを防止できる。
【００３５】
また、請求項９記載の発明によれば、請求項７または請求項８記載のＡＳＩＣにおいて、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっており、システム異常が発生してシステム再起動をした時、かならず、前記システム起動を制御する制御手段を選択するので、システムデバックが可能となる。
【００３６】
また、請求項１０乃至請求項１２記載の発明によれば、請求項７乃至請求項９のいずれか一項に記載のＡＳＩＣにおいて、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっているので、ＣＰＵが例えばハングアップしても、ＣＰＵを例えばリセットすることができる。
【００３７】
特に、請求項１２記載の発明では、請求項１１記載のＡＳＩＣにおいて、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であるので、システム異常が発生した時の内部情報を観測することが可能である。
【００３８】
また、請求項１３記載の発明によれば、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有する電子機器において、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣを備え、前記ＡＳＩＣは、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択するので、ＣＰＵを含むシステム異常が発生した場合でもシステムデバックが可能となる。
【００３９】
また、請求項１４記載の発明によれば、請求項１３記載の電子機器において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうので、カード型メモリまたはカード型Ｉ／Ｏのデータ転送中にインターフェース回路が切り替わるのを防止できる。
【００４０】
また、請求項１５記載の発明によれば、請求項１３または請求項１４記載の電子機器において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっており、システム異常が発生してシステム再起動をした時、かならず、前記システム起動を制御する制御手段を選択するので、システムデバックが可能となる。
【００４１】
また、請求項１６乃至請求項１８記載の発明によれば、請求項１３乃至請求項１５のいずれか一項に記載の電子機器において、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっているので、ＣＰＵが例えばハングアップしても、ＣＰＵを例えばリセットすることができる。
【００４２】
特に、請求項１８記載の発明では、請求項１７記載の電子機器において、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であるので、システム異常が発生した時の内部情報を観測することが可能である。
【発明を実施するための最良の形態】
【００４３】
以下、本発明を実施するための最良の形態を説明する。
【００４４】
（第１の形態）
本発明の第１の形態は、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏと電子機器本体とを接続するインターフェース回路において、前記カード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段との選択を所定の信号に基づいて行なう選択手段とを備えており、前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
【００４５】
このように、選択手段には外部信号が入力可能となっており、外部信号が入力されたときには、選択手段は、システム起動を制御する制御手段を選択するので、ＣＰＵを含むシステム異常が発生した場合でもシステムデバックが可能となる。
【００４６】
ここで、上記インターフェース回路において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうようになっていても良い。
【００４７】
このように、選択手段が、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なう場合には、カード型メモリまたはカード型Ｉ／Ｏのデータ転送中にインターフェース回路が切り替わるのを防止できる。
【００４８】
また、上記インターフェース回路において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっていても良い。
【００４９】
このように、選択手段が、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっている場合には、システム異常が発生してシステム再起動をした時、かならず、前記システム起動を制御する制御手段を選択するので、システムデバックが可能となる。
【００５０】
また、上記のインターフェース回路において、該インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっているのが好ましい。
【００５１】
ここで、前記外部信号は、具体的には、リセット信号である。
【００５２】
より好ましくは、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号である。
【００５３】
具体的に、外部信号としては、ＮＭＩ（Ｎｏｎ−Ｍａｓｋａｌａｂｌｅ−Ｉｎｔｅｒｒｕｐｔ）などを用いることができる。ＮＭＩは、ＣＰＵへのリセット信号ではあるが、ＣＰＵの内部情報を保持できるリセット信号であり、ＮＭＩを用いれば、システム異常が発生した時の内部情報を観測することが可能となる。
【００５４】
このように、前記外部信号が電子機器本体のＣＰＵにも入力するようになっている場合には、ＣＰＵが例えばハングアップしても、ＣＰＵを例えばリセットすることができる。
【００５５】
特に、前記外部信号がＣＰＵの内部情報を保持できるリセット信号である場合には、システム異常が発生した時の内部情報を観測することが可能となる。
【００５６】
（第２の形態）
本発明の第２の形態は、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有し、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣにおいて、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
【００５７】
このように、選択手段には外部信号が入力可能となっており、外部信号が入力されたときには、選択手段は、システム起動を制御する制御手段を選択するので、ＣＰＵを含むシステム異常が発生した場合でもシステムデバックが可能となる。
【００５８】
ここで、上記ＡＳＩＣにおいて、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうようになっていても良い。
【００５９】
このように、選択手段が、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なう場合には、カード型メモリまたはカード型Ｉ／Ｏのデータ転送中にインターフェース回路が切り替わるのを防止できる。
【００６０】
また、上記ＡＳＩＣにおいて、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっていても良い。
【００６１】
このように、選択手段が、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっている場合には、システム異常が発生してシステム再起動をした時、かならず、前記システム起動を制御する制御手段を選択するので、システムデバックが可能となる。
【００６２】
また、上記ＡＳＩＣにおいて、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっているのが好ましい。
【００６３】
ここで、前記外部信号は、具体的には、リセット信号である。
【００６４】
より好ましくは、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号である。
【００６５】
具体的に、外部信号としては、ＮＭＩ（Ｎｏｎ−Ｍａｓｋａｌａｂｌｅ−Ｉｎｔｅｒｒｕｐｔ）などを用いることができる。ＮＭＩは、ＣＰＵへのリセット信号ではあるが、ＣＰＵの内部情報を保持できるリセット信号であり、ＮＭＩを用いれば、システム異常が発生した時の内部情報を観測することが可能となる。
【００６６】
このように、前記外部信号が、電子機器本体のＣＰＵにも入力するようになっている場合には、ＣＰＵが例えばハングアップしても、ＣＰＵを例えばリセットすることができる。
【００６７】
特に、前記外部信号がＣＰＵの内部情報を保持できるリセット信号である場合には、システム異常が発生した時の内部情報を観測することが可能となる。
【００６８】
（第３の形態）
本発明の第３の形態は、画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有する電子機器において、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣを備え、前記ＡＳＩＣは、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴としている。
【００６９】
ここで、電子機器は、プリンタ，複写機，ファクシミリなどの画像形成装置や、ＤＶＤプレーヤ，デジカメ，携帯電話などであっても良いし、あるいは、これらの複合機であっても良い。
【００７０】
このように、選択手段には外部信号が入力可能となっており、外部信号が入力されたときには、選択手段は、システム起動を制御する制御手段を選択するので、ＣＰＵを含むシステム異常が発生した場合でもシステムデバックが可能となる。
【００７１】
ここで、上記電子機器において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうようになっていても良い。
【００７２】
このように、選択手段が、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なう場合には、カード型メモリまたはカード型Ｉ／Ｏのデータ転送中にインターフェース回路が切り替わるのを防止できる。
【００７３】
また、上記電子機器において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっていても良い。
【００７４】
このように、選択手段が、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択するようになっている場合には、システム異常が発生してシステム再起動をした時、かならず、前記システム起動を制御する制御手段を選択するので、システムデバックが可能となる。
【００７５】
また、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっているのが好ましい。
【００７６】
ここで、前記外部信号は、具体的には、リセット信号である。
【００７７】
より好ましくは、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号である。
【００７８】
具体的に、外部信号としては、ＮＭＩ（Ｎｏｎ−Ｍａｓｋａｌａｂｌｅ−Ｉｎｔｅｒｒｕｐｔ）などを用いることができる。ＮＭＩは、ＣＰＵへのリセット信号ではあるが、ＣＰＵの内部情報を保持できるリセット信号であり、ＮＭＩを用いれば、システム異常が発生した時の内部情報を観測することが可能となる。
【００７９】
このように、前記外部信号が電子機器本体のＣＰＵにも入力するようになって場合には、ＣＰＵが例えばハングアップしても、ＣＰＵを例えばリセットすることができる。
【００８０】
特に、前記外部信号がＣＰＵの内部情報を保持できるリセット信号である場合には、システム異常が発生した時の内部情報を観測することが可能となる。
【００８１】
次に、より具体的に説明する。
【００８２】
図１は、本発明に係るインターフェース回路（カードインターフェース）を内蔵したＡＳＩＣを備えた電子機器の構成例を示す図であり、図２は、図１のインターフェース回路（カードインターフェース）を構成するカードコントローラの構成例を示す図である。
【００８３】
なお、図１の例では、電子機器は、プリンタ，複写機，ファクシミリ，あるいはそれらの複合機の画像形成装置として構成されており、このため、図１には、エンジン２０１１が設けられている。従って、電子機器が画像形成装置以外のもの（例えばＤＶＤプレーヤ，デジカメ，携帯電話など）である場合には、エンジン２０１１は不要となる。以下では、説明の便宜上、電子機器は画像形成装置であるとして説明する。
【００８４】
図１に示すコントローラ２００１は、本発明の電子機器（画像形成装置）を構成するシステム全体のコントロールを司るボードであり、その中のＡＳＩＣ（特定用途向けＩＣ）４００２は、電子機器（画像形成装置）における例えば画像入出力機能、画像処理機能及びデータ通信等の複数のアプリケーション機能を有しており、後述するＲＯＭ２００４、ローカルメモリ（ＭＥＭ−Ｃ）２００５、操作部２００７、ＨＤＤ２００８、カード（例えばＳＤカード）２００９、ＰＣＩパス２０１０などの制御を行なうものである。本発明では、このＡＳＩＣ４００２内に、プログラム，データ，フォントデータ等を記憶するカード型メモリまたはカード型Ｉ／Ｏとしてのカード（ＳＤカード）２００９との間で、特徴的なメディアアクセス制御を可能とする固有の構成から成るカードコントローラ（ＳＤコントローラ）２０１２が搭載されている。
【００８５】
また、コントローラ２００１には、上記以外にもＡＳＩＣ４００２や画像形成装置全体を制御するＣＰＵ２００３、画像形成装置の動作プログラム，画像データ，フォントデータ等を格納するＲＯＭ２００４、アプリケーションプログラムやイメージデータ等を格納するローカルメモリ２００５、インターネットなどのネットワークと接続され外部装置と通信するネットワークインターフェース２００６、データ入力を行なう入力キーやタッチパネル及び表示用液晶ディスプレイなどからなる操作部２００７、及びイメージや各種データ等を保存するＨＤＤ２００８などを備えている。
【００８６】
そして、画像形成装置のスキャナやプロッタなどを有するエンジン２０１１と上記コントローラ２００１のＡＳＩＣ４００２とは、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔｓ Ｉｎｔｅｒｃｏｎｎｅｃｔ）パス２０１０を介して接続されている。
【００８７】
次に、図２を用いて、本発明のインターフェース回路（カードインターフェース）としてのカードコントローラ（例えば、ＳＤカードコントローラ）２０１２の構成例について説明する、図２に示すカードコントローラ２０１２は、着脱可能なカード（例えば、ＳＤカード）Ａ２００９ａやカード（例えば、ＳＤカード）Ｂ２００９ｂとの間でカードアクセス制御を行なうものである。
【００８８】
図２に示すように、カードコントローラ２０１２は、ＤＭＡ（ダイレクト・メモリ・アクセス）コントローラ３００２、ＢＯＯＴコントローラ３００３、カードアクセスコントローラ３００１、セレクタ３００４、及び切替制御部３００５などにより構成されている。
【００８９】
このカードコントローラ２０１２は、カードを着脱可能とし、カードアクセス制御を行なうことで、画像形成装置本体との間でデータ転送を行なうインターフェース回路を構成している。また、図２の画像形成装置を制御するコントローラ２００１のＣＰＵ２００３は、ＤＭＡコントローラ３００２、カードアクセスコントローラ３００１、ＢＯＯＴコントローラ３００３に対して、図示しない内部レジスタにアクセスを行なうものである。さらに、図２に示したカードＡ２００９ａは、ここでは画像データの蓄積用などに利用するカード型メモリまたはカード型Ｉ／Ｏであり、カードＢ２００９ｂは、ブートプログラムデータなどを読み出すためのシステムカード（カード型メモリまたはカード型Ｉ／Ｏ）とする。
【００９０】
ＤＭＡコントローラ３００２は、カードＡ２００９ａを使用する場合に利用するコントローラであり、カードＡ２００９ａの転送データを図１のローカルメモリ２００５へ転送するものである。
【００９１】
ＢＯＯＴコントローラ３００３は、カードＢ２００９ｂを使用する場合に利用するコントローラであり、図示しないカードＢ２００９ｂの初期化回路、カードＢ２００９ｂのリードデータをキャッシュするキャッシュメモリなどが実装されている。
【００９２】
カードアクセスコントローラ３００１は、カードに対してパス制御やカード選択を行なう機構である。なお、このカードアクセスコントローラ３００１は、カードＡ２００９ａとカードＢ２００９ｂに同時にアクセスすることができないようになっている。
【００９３】
セレクタ３００４は、ＤＭＡコントローラ３００２、ＢＯＯＴコントローラ３００３の切り替えを行なうものである。セレクタ３００４に入力されるＳＥＬＯＵＴ信号３００８が「０」か「１」かによって、ＤＭＡコントローラ３００２とＢＯＯＴコントローラ３００３の何れかを選択するものである。図２の例では、ＳＥＬＯＵＴ信号３００８が「０」の場合に、ＤＭＡコントローラ３００２を選択して、カードＡ２００９ａにアクセスするようにし、「１」の場合は、ＢＯＯＴコントローラ３００３を選択して、カードＢ２００９ｂにアクセスするようにする。
【００９４】
切替制御部３００５は、ＣＰＵ２００３から入力されるＳＥＬ信号３００７とカードアクセスコントローラ３００１から入力されるＢＵＳＹ信号３００６と、外部信号ＮＭＩ３０１１とに基づいて、切り替え制御信号であるＳＥＬＯＵＴ信号３００８を生成し、これをセレクタ３００４に入力することで、ＤＭＡコントローラ３００２とＢＯＯＴコントローラ３００３の切り替え制御を行なっている。図２に示す切替制御部３００５の一回路構成例は、２つのアンドゲート１１５１，１１５２と、それらの出力および外部信号ＮＭＩを入力とするオアゲート１１５３と、そのオアゲート１１５３の出力をフリップフロップ１１５４のＤ端子に入力し、そのＱ出力が切替制御部３００５の出力（ＳＥＬＯＵＴ信号３００８）としている。なお、切替制御部３００５の回路構成は、これに限定されない。
【００９５】
続いて、ＢＵＳＹ信号３００６は、カードがデータ転送中であることを示すステータス（状態）信号であり、カードアクセスコントローラ３００１がカードＡ２００９ａかカードＢ２００９ｂの何れかにアクセス中である時はアサート（有効）となり、アクセスが終了するとネゲート（無効）となる。
【００９６】
ＳＥＬ信号３００７は、ＢＯＯＴコントローラ３００３とＤＭＡコントローラ３００２とを切り替える信号であり、ＣＰＵ２００３によって制御される。ここでは、ＳＥＬ信号が「１」の時は、ＢＯＯＴコントローラ３００３を選択し、ＳＥＬ信号が「０」の時は、ＤＭＡコントローラ３００２を選択するものとしている。本発明の特徴的な構成としては、画像形成装置のシステム起動時にＣＰＵ２００３によるカードＢ２００９ｂのブートプログラムデータのアクセスをＢＯＯＴコントローラ３００３を介して行なうため、システム起動直後にＣＰＵ２００３がＳＥＬ信号「１」を必ず選択するようにする。
【００９７】
ＳＥＬＯＵＴ信号３００８は、上記した切替制御部３００５に入力されるＢＵＳＹ信号３００６とＳＥＬ信号３００７と外部信号ＮＭＩ３０１１とに基づいて生成される信号である。また、このＳＥＬＯＵＴ信号３００８は、図２に示すように、ＢＯＯＴコントローラ３００３に入力され、ＢＯＯＴコントローラ３００３が選択されていない状態（「０」の場合）で、ＣＰＵ２００３からのＳＥＬ信号が「１」になったとしても、ＢＵＳＹ信号３００６がアサート中はコントローラの切り替えが行なわれないため、その間ＢＯＯＴコントローラ３００３は、ＣＰＵ２００３に対して、ダミーデータを返すか、ＷＡＩＴ（待機）させる機構を採用している。
【００９８】
また、外部信号ＮＭＩ３０１１が発生すると、セレクタ３００４は、強制的にＢＯＯＴコントローラ３００３を選択し、これにより、強制的にカードＢ２００９ｂが選択されるようになっている。
【００９９】
また、本発明では、外部信号ＮＭＩ３０１１は、ＣＰＵ２００３にも入力されており、ＣＰＵ２００３をリセットするようになっている。
【０１００】
なお、外部信号ＮＭＩ３０１１は、コントローラ２００１上にボタン形式になっており、このＮＭＩボタンを押下するとＮＭＩが発生するヒューマンインターフェースとなっている。
【０１０１】
そして、ＮＭＩボタンが押下された場合には、ＣＰＵ２００３にはリセットがかかるようになっている。
【０１０２】
本発明のカード型メモリのインターフェース回路と、そのインターフェース回路を搭載したＡＳＩＣと、そのＡＳＩＣを搭載した画像形成装置は上記のように構成されており、以下、その動作を図３を用いて、図２を参照しながら説明する。
【０１０３】
図３は本発明のインターフェース回路の動作を説明するための図である。
【０１０４】
先ず、画像形成装置のシステム起動時は、ＣＰＵ２００３はＳＥＬ信号を「１」にし、これにより、セレクタ３００４は、ＢＯＯＴコントローラ３００３を選択する。そして、この場合、カードアクセスコントローラ３００１は、ブートプログラムデータを読み込むためにカードＢ２００９ｂに対してアクセスを開始する（図３の（１）の区間）。
【０１０５】
ＣＰＵ２００３がＢＯＯＴコントローラ３００３を介してカードＢ２００９ｂにアクセスしている間は、ＢＵＳＹ信号３００６がアサートされている（図３の（２）の区間）。
【０１０６】
ブートプログラムへのアクセスが終了すると（カードＢ２００９ｂへのアクセスが終了すると）、ＢＵＳＹ信号３００６はネゲートされる。そして、ＣＰＵ２００３は、ＳＥＬ信号３００７を「０」に選択し、カードＡ２００９ａにアクセスを開始する（図３の（３）の区間）。
【０１０７】
そして、ＣＰＵ２００３がＤＭＡコントローラ３００２を介して、カードＡ２００９ａにアクセスしている間、ＢＵＳＹ信号３００６がアサートされている（図３の（４）の区間）。この時、ＣＰＵ２００３は、データアクセスに介在していない。
【０１０８】
そして再度、カードＡ２００９ａにアクセスを開始する（図３の（５）の区間）。
【０１０９】
そして、ＣＰＵ２００３がＤＭＡコントローラ３００２を介して、カードＡ２００９ａにアクセスしている間、ＢＵＳＹ信号３００６がアサートされている（図３の（６）の区間）。この時、ＣＰＵ２００３は、ＳＥＬ信号３００７を「１」にするが、ＢＵＳＹ信号３００６がアサート中なので、ＳＥＬＯＵＴ信号３００８は「０」（ＤＭＡコントローラ３００２）選択のままである。ＣＰＵ２００３は、ＳＥＬ信号３００７を「１」にしたので、ＢＯＯＴコントローラ３００３を介して、カードＢ２００９ｂにアクセスしようとするが、ＢＯＯＴコントローラ３００３は、ＳＥＬＯＵＴ信号３００８を観測して自分が選択されていないことを確認して、ＣＰＵ２００３にダミーデータを返すか、ＣＰＵ２００３をＷＡＩＴさせる。
【０１１０】
カードＡ２００９ａへのアクセスが終了すると、ＢＵＳＹ信号３００６がネゲートされる（図３の（７）の区間）。（６）の区間の時、ＣＰＵ２００３はＳＥＬ信号３００７を「１」に設定したが、この時、初めてＳＥＬＯＵＴ信号３００８が「１」に設定され、ＣＰＵ２００３のアクセスが可能となる。
【０１１１】
ＣＰＵ２００３がＢＯＯＴコントローラ３００３を介してカードＢ２００９ｂにアクセスしている間、ＢＵＳＹ信号３００６がアサートされている（図３の（８）の区間）。ＣＰＵ２００３が仮に、ＳＥＬ信号３００７を「０」に設定したとしても、ＢＵＳＹ信号３００６がアサート中なので、ＳＥＬＯＵＴ信号３００８には反映されない。
【０１１２】
ブートプログラムへのアクセスが終了すると（カードＢ２００９ｂへのアクセスが終了すると）、ＢＵＳＹ信号３００６はネゲートされる。（８）の区間の時に、ＣＰＵ２００３は、ＳＥＬ信号３００７を「０」に選択したので、カードＡ２００９ａにアクセスを開始する（図３の（９）の区間）。
【０１１３】
ところで、ＣＰＵ２００３がＤＭＡコントローラ３００２を介して、カードＡ２００９ａにアクセスしているとき、ＢＵＳＹ信号３００６がアサートしたまま、システムがハングアップしてしまったとする（図３の（１０）の区間）。この場合、ＳＥＬ信号３００７による選択も制御不能となる。
【０１１４】
このように、システムがハングアップしてしまった場合、外部信号ＮＭＩ３０１１を入力することにより（例えばＮＭＩボタンを押下することにより）、ＳＥＬＯＵＴ信号３００８を「１」することができる。また、同時にＣＰＵ２００３にもリセットがかかり、デバックが可能となる。これにより、ＣＰＵ２００３はＢＯＯＴコントローラ３００３を介してカードＢ２００９ｂへアクセスを開始する（図３の（１１）の区間）。
【０１１５】
本発明により、ＣＰＵを含むシステムがハングアップした場合、外部信号ＮＭＩ３０１１をアサートすることにより、デバックが可能となる。ＮＭＩはＣＰＵへのリセットであるが、ＣＰＵ内部レジスタの情報を保持することができる。よって、システムがハングアップした時点のシステム状態をデバックすることが可能となる。
【０１１６】
なお、上述の例では、カードとしてＳＤカードを用いて説明したが、必ずしもこれに限定されず、データ転送可能なメディアカードであれば同様に適用が可能であり、その場合も同様の好適な効果を得ることができる。
【図面の簡単な説明】
【０１１７】
【図１】本発明に係るインターフェース回路（カードインターフェース）を内蔵したＡＳＩＣを備えた電子機器の構成例を示す図である。
【図２】図１のインターフェース回路（カードインターフェース）を構成するカードコントローラの構成例を示す図である。
【図３】本発明のインターフェース回路の動作を説明するための図である。
【符号の説明】
【０１１８】
２００１ コントローラ
４００２ ＡＳＩＣ
２００３ ＣＰＵ
２００４ ＲＯＭ
２００５ ローカルメモリ
２００６ ネットワークインターフェース
２００７ 操作部
２００８ ＨＤＤ
２００９ カード
２０１０ ＰＣＩパス
２０１１ エンジン
２０１２ カードコントローラ
３００１ カードアクセスコントローラ
３００２ ＤＭＡコントローラ
３００３ ＢＯＯＴコントローラ
３００４ セレクタ
３００５ 切替制御部
３００６ ＢＵＳＹ信号
３００７ ＳＥＬ信号
３００８ ＳＥＬＯＵＴ信号
３０１１ 外部信号ＮＭＩ
１１５１，１１５２ アンドゲート
１１５３ オアゲート
１１５４ フリップフロップ
【特許請求の範囲】
【請求項１】
着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏと電子機器本体とを接続するインターフェース回路において、前記カード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段との選択を所定の信号に基づいて行なう選択手段とを備えており、前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴とするインターフェース回路。
【請求項２】
請求項１記載のインターフェース回路において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴とするインターフェース回路。
【請求項３】
請求項１または請求項２記載のインターフェース回路において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴とするインターフェース回路。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載のインターフェース回路において、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっていることを特徴とするインターフェース回路。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載のインターフェース回路において、前記外部信号は、リセット信号であることを特徴とするインターフェース回路。
【請求項６】
請求項５記載のインターフェース回路において、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であることを特徴とするインターフェース回路。
【請求項７】
画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有し、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣにおいて、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴とするＡＳＩＣ。
【請求項８】
請求項７記載のＡＳＩＣにおいて、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴とするＡＳＩＣ。
【請求項９】
請求項７または請求項８記載のＡＳＩＣにおいて、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴とするＡＳＩＣ。
【請求項１０】
請求項７乃至請求項９のいずれか一項に記載のＡＳＩＣにおいて、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっていることを特徴とするＡＳＩＣ。
【請求項１１】
請求項７乃至請求項１０のいずれか一項に記載のＡＳＩＣにおいて、前記外部信号は、リセット信号であることを特徴とするＡＳＩＣ。
【請求項１２】
請求項１１記載のＡＳＩＣにおいて、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であることを特徴とするＡＳＩＣ。
【請求項１３】
画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有する電子機器において、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣを備え、前記ＡＳＩＣは、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴とする電子機器。
【請求項１４】
請求項１３記載の電子機器において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴とする電子機器。
【請求項１５】
請求項１３または請求項１４記載の電子機器において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴とする電子機器。
【請求項１６】
請求項１３乃至請求項１５のいずれか一項に記載の電子機器において、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっていることを特徴とする電子機器。
【請求項１７】
請求項１３乃至請求項１６のいずれか一項に記載の電子機器において、前記外部信号は、リセット信号であることを特徴とする電子機器。
【請求項１８】
請求項１７記載の電子機器において、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であることを特徴とする電子機器。
【請求項１】
着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏと電子機器本体とを接続するインターフェース回路において、前記カード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段との選択を所定の信号に基づいて行なう選択手段とを備えており、前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴とするインターフェース回路。
【請求項２】
請求項１記載のインターフェース回路において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴とするインターフェース回路。
【請求項３】
請求項１または請求項２記載のインターフェース回路において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴とするインターフェース回路。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載のインターフェース回路において、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっていることを特徴とするインターフェース回路。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載のインターフェース回路において、前記外部信号は、リセット信号であることを特徴とするインターフェース回路。
【請求項６】
請求項５記載のインターフェース回路において、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であることを特徴とするインターフェース回路。
【請求項７】
画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有し、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣにおいて、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴とするＡＳＩＣ。
【請求項８】
請求項７記載のＡＳＩＣにおいて、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴とするＡＳＩＣ。
【請求項９】
請求項７または請求項８記載のＡＳＩＣにおいて、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴とするＡＳＩＣ。
【請求項１０】
請求項７乃至請求項９のいずれか一項に記載のＡＳＩＣにおいて、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっていることを特徴とするＡＳＩＣ。
【請求項１１】
請求項７乃至請求項１０のいずれか一項に記載のＡＳＩＣにおいて、前記外部信号は、リセット信号であることを特徴とするＡＳＩＣ。
【請求項１２】
請求項１１記載のＡＳＩＣにおいて、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であることを特徴とするＡＳＩＣ。
【請求項１３】
画像処理機能、画像入出力機能及びデータ通信機能のうちの少なくとも１つのアプリケーション機能を有する電子機器において、各アプリケーション機能が電子機器本体のメモリ及びハードディスクのうちの少なくとも１つを共有資源として利用可能に構成され設計されたＡＳＩＣを備え、前記ＡＳＩＣは、着脱可能であってデータの読み出しと書き込みの少なくとも一方が可能なカード型メモリおよび／またはカード型Ｉ／Ｏに対してデータの読み出しと書き込みを行なうカードアクセス制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏからの転送データに基づいて前記電子機器本体のシステム起動を制御する起動制御手段と、前記カード型メモリおよび／またはカード型Ｉ／Ｏと前記電子機器本体のメモリとの間のデータ転送を制御する転送制御手段と、前記起動制御手段と前記転送制御手段の選択を所定の信号に基づいて行なう選択手段とを有するインターフェース回路を備えており、インターフェース回路の前記選択手段には外部信号が入力可能となっており、前記選択手段は、外部信号が入力されたときには、前記システム起動を制御する制御手段を選択することを特徴とする電子機器。
【請求項１４】
請求項１３記載の電子機器において、前記選択手段は、さらに前記カードアクセス制御手段のデータ転送状態に基づいて、前記起動制御手段と前記転送制御手段との選択を行なうことを特徴とする電子機器。
【請求項１５】
請求項１３または請求項１４記載の電子機器において、前記選択手段は、前記電子機器本体のシステム起動時には、常に前記起動制御手段を選択することを特徴とする電子機器。
【請求項１６】
請求項１３乃至請求項１５のいずれか一項に記載の電子機器において、前記インターフェース回路は、電子機器本体のＣＰＵによって全体が制御されており、前記外部信号は、電子機器本体のＣＰＵにも入力するようになっていることを特徴とする電子機器。
【請求項１７】
請求項１３乃至請求項１６のいずれか一項に記載の電子機器において、前記外部信号は、リセット信号であることを特徴とする電子機器。
【請求項１８】
請求項１７記載の電子機器において、前記外部信号は、ＣＰＵの内部情報を保持できるリセット信号であることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００６−３１４９６（Ｐ２００６−３１４９６Ａ）
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願番号】特願２００４−２１０９５１（Ｐ２００４−２１０９５１）
【出願日】平成１６年７月２０日（２００４．７．２０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願日】平成１６年７月２０日（２００４．７．２０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]