インターリーブ制御力率改善回路用チョークコイル
【目的】 インターリーブ制御力率改善回路用のチョークコイルの提供を目的とする。
【構成】 本発明のインターリーブ制御力率改善回路用チョークコイルは、同一線上に位置する２つのコイル用巻芯コア１１，２１と閉磁路コア３０が組み合い、該閉磁路コア３０の中央部３０ａに対し、巻芯コア１１，２１がギャップＧ１またはＧ２を介して対向し、巻芯コア１１，２１には、それぞれチョークコイルとして電流を通過させるコイル１４，２４と、コイル１４および２４の電流値を検出する検出コイル１５，２５が巻回設置され、前記コイル１４，２４によって、略一体として組み合う巻芯コア１１，２１と閉磁路コア３０に、相互干渉がない磁束磁路１３，２３の発生が可能となり、１個のコイル部品としてインターリーブ力率改善回路に対応した２個のチョークコイルを具備することができた。
【構成】 本発明のインターリーブ制御力率改善回路用チョークコイルは、同一線上に位置する２つのコイル用巻芯コア１１，２１と閉磁路コア３０が組み合い、該閉磁路コア３０の中央部３０ａに対し、巻芯コア１１，２１がギャップＧ１またはＧ２を介して対向し、巻芯コア１１，２１には、それぞれチョークコイルとして電流を通過させるコイル１４，２４と、コイル１４および２４の電流値を検出する検出コイル１５，２５が巻回設置され、前記コイル１４，２４によって、略一体として組み合う巻芯コア１１，２１と閉磁路コア３０に、相互干渉がない磁束磁路１３，２３の発生が可能となり、１個のコイル部品としてインターリーブ力率改善回路に対応した２個のチョークコイルを具備することができた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源高調波を低減する力率改善回路用チョークコイルに関するものである。
【背景技術】
【０００２】
各種電子電気機器の高調波対策として、力率改善（Power Factor
Correction）回路が使用されている。力率改善回路とは、機器の電源内における入力電流を入力電圧と同様の波形に制御することにより、無効な電力の発生を抑制するものである。
【０００３】
力率改善回路には色々な方式があり、インターリーブ方式もそのひとつである。図６にインターリーブ制御の力率改善回路例の簡略図を示す。インターリーブ方式とは、チョークコイルＬ１，Ｌ２を高いピーク電流が流れ、チョークコイルＬ１，Ｌ２に設けた検出コイルＬ１ｃ，Ｌ２ｃにより、電流ｉ１またはｉ２の電流値０（ゼロ）を検出した制御ＩＣにより、半導体素子からなるスイッチＳＷ１，ＳＷ２でデュアル制御することにより、従来のシングル制御等の力率改善回路に比べ、ダイオードＤ１，Ｄ２などのロス低減により無効電力を抑制して更なる効率の改善ができるとともに、リップルの低減による出力コンデンサＣ１の小型化、低ノイズ化によるノイズフィルタＮＦの小型化などが図れ、電源の薄型化を可能としたものである。
【０００４】
しかしながら、その一方で、チョークコイルＬ１，Ｌ２には、ピーク電流の大きな電流が流れることになり、そのために高飽和磁束密度である軟磁性合金からなる圧粉コアを使用したチョークコイルが主に使用されている。（特許文献１）
【０００５】
【特許文献１】特開２００１−６８３６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
軟磁性合金圧粉コアは、主にリング形状が用いられており、巻線作業の完全自動化が難しく、常に生産性に問題を抱えている。また、軟磁性合金圧粉からなるＥＥ，ＥＩ形状などの組み合わせコアでは、リング形状に比べ、高圧力下でのプレス成形が必要となり、どうしても価格が高いものとなっていた。
【０００７】
本発明は、上記問題を鑑み、生産性に優れ、インターリーブ制御力率改善回路に最適なチョークコイルを提供するものである。
【課題を解決するための手段】
【０００８】
本発明は、同一線上に位置する２つのコイル用巻芯コアは、それぞれの巻芯コアに設けるギャップによって、前記巻芯コアに巻回設置するコイルにより２つの開磁路が形成され、該開磁路は前記ギャップと巻芯コアを除く磁路が閉磁路コアで構成され、かつ、２つの巻芯コアと前記閉磁路コアは略一体として組み合い、それぞれの巻芯コアにコイルが設けられ、どちらか一方のコイルにより磁束磁路が発生しても、他方のコイルに変成作用を起こす磁束磁路が発生しないことを特徴とするインターリーブ制御力率改善回路用チョークコイルである。
【０００９】
また、本発明の上記コイル用巻芯コアは、コイル巻回方向の両端部、片端部、あるいは、巻芯コア分割部のいずれかにギャップを設けることを特徴とし、さらに、上述の本発明のコイル用巻芯コアは、該巻芯コアに組み合い開磁路を構成する閉磁路コアに使用する軟磁性材より飽和磁束密度が高い、Ｆｅ−Ａｌ−Ｓｉ，Ｆｅ−Ｓｉ，アモルファス，超微結晶軟磁性などの金属系軟磁性合金からなり、圧粉体，積層体，磁性樹脂体のコア形体であることを特徴とするインターリーブ制御力率改善回路用チョークコイルである。
【発明の効果】
【００１０】
本発明のチョークコイルは、インターリーブ制御力率改善回路に対応した２回路のチョークコイルを１個のチョークコイルで対応でき、また、飽和磁束密度の高い軟磁性合金材をコイル巻回設置の巻芯コアのみに用いることにより、生産性および価格の低減化を可能とし、インターリーブ制御力率改善回路の小型化を可能とするものである。
【発明を実施するための最良の形態】
【００１１】
本発明のインターリーブ制御力率改善回路用チョークコイルの実施形態を図を用いて説明する。図１は、本発明のインターリーブ制御力率改善回路用チョークコイルの実施形態の作用を説明する簡略図である。
【００１２】
図１に示す本発明のチョークコイルは、同一線上に位置する２つのコイル用巻芯コア１１，２１が、単体で閉磁路を具備したコア３０と組み合い、また、該閉磁路コア３０の中央部３０ａに対し、巻芯コア１１，２１がギャップＧ１またはＧ２を介して対向する。
【００１３】
巻芯コア１１，２１には、それぞれチョークコイルとして電流を通過させるコイル１４，２４と、コイル１４および２４の電流値０Ａを検出する検出コイル１５，２５が巻回設置し、前記コイル１４，２４により、略一体として組み合う巻芯コア１１，２１と閉磁路コア３０に磁束磁路１３，２３が発生可能となる。
【００１４】
上記図１のチョークコイルを、図６のインターリーブ制御力率改善回路のチョークコイルＬ１，Ｌ２として使用した場合の作用は、電流ｉ１が流れるコイル１４により、磁束磁路１３が発生し、コイル１４に所定のインダクタンス値が発生する。
【００１５】
また、磁束磁路１３は磁路内にギャップＧ１を有すため、電流ｉ１に対して磁気飽和を発生させることなく、電流ｉ１に応じたインダクタンス値を得ることができる。
【００１６】
さらに本発明のチョークコイルは、電流ｉ１が流れるコイル１４よって発生する磁束磁路１３は、他方のコイル２４を設ける磁芯コア２１片端部のギャップＧ２により、コイル２４に変成作用を起こす磁束磁路２８を発生させることはなく、コイル１４のみに作用する磁束磁路１３が発生するため、他のコイル２４を流れる電流ｉ２の０Ａ検出が、検出コイル２５で容易に検出できる。
【００１７】
また、図６の電流ｉ２がコイル２４に流れると、磁束磁路２３が発生し、コイル２４に所定のインダクタンス値が発生する。また、磁束磁路２３は磁路内にギャップＧ２を有すため、電流ｉ２に対して磁気飽和を発生させることなく、電流ｉ２に応じたインダクタンス値を得ることができる。
【００１８】
さらに本発明のチョークコイルは、電流ｉ２が流れるコイル２４よって発生する磁束磁路２３は、他方のコイル１４を設ける磁芯コア１１片端部のギャップＧ１により、コイル１４に変成作用を起こす磁束磁路２８を発生させることはなく、コイル２４のみに作用する磁束磁路２３が発生するため、他のコイル１４を流れる電流ｉ１の０Ａ検出が、検出コイル１５で容易に検出できる。。
【００１９】
すなわち、本発明のチョークコイルは、どちらかのコイル１４および２４によって発生する磁束磁路は、他方のコイル１４あるいは２４に変成作用を起こす磁束磁路２８を発生させることはなく、各コイル１４および２４を流れる電流ｉ１あるいはｉ２の０Ａ時、すなわち、磁束磁路１３または磁束磁路２３が発生しない状態を造り出すことができ、検出コイル１５，２５により、前記状態が容易に検出することができ、しかも、見掛け上１つに組み合うコアに対して２つのコイルが設けられ、１個のコイル部品としてインターリーブ力率改善回路に対応した２個のチョークコイルを具備することができたものである。
【００２０】
図２は、本発明のインターリーブ制御力率改善回路用チョークコイルの別の実施形態に使用する開磁路を構成する組み合わせコアを示したものである。
【００２１】
図２（ａ）は、それぞれの巻芯コア３１ａ，３１ｂの両端部にギャップＧ３を設け、コア３２を組み合わせて、コイル間の干渉を発生させない個別の磁束磁路３３ａ，３３ｂを構成することができた。
【００２２】
図２（ｂ）は、巻芯コア４１ａ，４１ｂを分割するギャップＧ４を設け、コア４２を組み合わせて、コイル間の干渉を発生させない個別の磁束磁路４３ａ，４３ｂを構成することができた。
【００２３】
図２（ｃ）は、巻芯コア５１ａ，５１ｂの片端部にギャップＧ５を設け、コア５２を組み合わせて、コイル間の干渉を発生させない個別の磁束磁路５３ａ，５３ｂを構成することができた。なお、コア５２は、図２（ａ），（ｂ）と異なり、そのコア形状のみで閉磁路を構成するものではないが、本明細書中では、本発明に係る巻芯コアと組み合うことにより開磁路を形成するコアを閉磁路コアとして明示するものであり、従って、図２（ｃ）のコア５２も本明細書中に明示する閉磁路コアに含まれる。
【００２４】
図２（ａ）から（ｃ）に説明の通り、本発明のインターリーブ制御力率改善回路用チョークコイルに用いるコアは、コイルを巻回する２つの巻芯コアは、少なくとも２カ所のギャップを含んで同一線上に配置することにより、それぞれの巻芯コアに巻回設置したコイルによって発生した磁束磁路が、他方の巻芯コアを通る磁束磁路が発生することはなく、相互干渉が発生しない個別の磁束磁路を有すコアにより、本発明のチョークコイルを達成できたものである。
【００２５】
図１から図２に示す本発明のチョークコイルに使用する各コアの形態は、以下の通りである。巻芯コアは飽和磁束密度が高く、磁気飽和の変動が緩慢な軟磁性合金材を使用するのが最も好ましく、Ｆｅ−Ｓｉ合金，Ｆｅ−Ａｌ−Ｓｉ合金，アモルファス合金，超微結晶軟磁性合金などを使用すればよく、これらの軟磁性合金材より、粉体成形の圧粉体，板片を重ねた積層体，樹脂と軟磁性合金粉体からなる磁性樹脂体等を本発明の巻芯コアとして使用するものである。
【００２６】
また、巻芯コアと組み合う閉磁路コアは、比較的安価で購入も容易なソフトフェライト材を使用するのが最も好ましく、図１から図２に示すコア３０，３２，４２，５２は、単体あるいは複数コアの組み合わせでその形状を成せばよい。
【００２７】
図３と図４は、本発明のインターリーブ制御力率改善回路用チョークコイルの実施例を示したものであり、図３は実施例のチョークコイルの斜視外観図、図４は実施例のチョークコイルの側面断面図である。
【００２８】
実施例として、本発明のインターリーブ制御力率改善回路用チョークコイルを実際に設計した。設計条件は、インダクタンス：２００μH、電流：２Ａｒｍｓ（ピーク電流：６Ａ）、高さ：８ｍｍＭａｘ．とした。
【００２９】
また、コイルの巻芯コアは、Ｆｅ−Ｓｉ軟磁性合金の圧粉体を用い、その他は、Ｍｎ−Ｚｎソフトフェライトコアを使用した。
【００３０】
上記条件により作製したチョークコイルの仕様は、図３および図４に示す容姿，構造とし、平面寸法：７０ｍｍ−４０ｍｍ，高さ：８ｍｍ、コイルはそれぞれ０．５５ｍｍφ−５５ターン、検出コイルは、０．２５ｍｍφ−６ターンとなった。
【００３１】
このチョークコイルは、図１に示したコアおよびコイル形態を成し、同一の部位に対して図１と同じ符号を付した。コイル１４およびコイル２４の巻芯コア１１，２１を軟磁性合金であるＦｅ−Ｓｉ合金圧粉体より得、その他の閉磁路コア（日字型コア）３０は、Ｍｎ−Ｚｎソフトフェライトより１個体として構成した。
【００３２】
端子６２を有すボビン６１に巻回するコイル１４，検出コイル１５と、端子６７を有すボビン６６に巻回するコイル２４、検出コイル２５は、巻芯コア１１，２１としてＦｅ−Ｓｉ合金圧粉体を各ボビン６１，６６に挿入設置し、ソフトフェライトコアからなる日字型コア４９を図示の通り組み合わせた。
【００３３】
Ｆｅ−Ｓｉ合金圧粉体からなる巻芯コア１１，２１の先端は、ソフトフェライトからなる日字型コア３０の中央部３０ａに対して、ギャップＧ１，Ｇ２を介して対向し、他方の先端はソフトフェライトからなる日字型コア３０に対向する。
【００３４】
コイル１４，２４の巻芯コア１１，２１は、ソフトフェライトより飽和磁束密度が高いＦｅ−Ｓｉ合金よりなり、コイル１１，２１を流れる電流に対して磁気飽和の到達点が高く、また、電流の変動に応じたインダクタンスの低下も緩慢とすることができた。
【００３５】
ギャップＧ１，Ｇ２は、各ボビン６１、６６と一体として設ける，スペーサを使用する、空間として設ける等、必要とするギャップ長を得ることができるものであれば特に制限するものでない。なお、本実施例では、ギャップＧ１，Ｇ２を１ｍｍが最適となった。
【００３６】
チョークコイルとしての電気的特性は、各コイル１４，２４の１００ｋＨｚにおける直流重畳特性は、図５に示す通り０Ａ：２２０μＨ、２Ａ：２１５μＨ、６Ａ：１９３μＨと、各電流に対して高いインダクタンス値を得ることができた。また、コイル１４あるいはコイル２４のコイル端末を繋げて短絡状態にした時、他方のコイル１４または２４のインダクタンス値を確認すると、２２０μＨを発生しており、一方のコイルによって発生する磁束が、他方のコイルに対して影響を与えないことを確認した。
【図面の簡単な説明】
【００３７】
【図１】本発明のインターリーブ制御力率改善回路用チョークコイルの実施形態の作用を説明する簡略図である。
【図２】本発明のインターリーブ制御力率改善回路用チョークコイルの別の実施形態に使用する開磁路を構成する組み合わせコアを説明する図である。
【図３】本発明のインターリーブ制御力率改善回路用チョークコイルの実施例の斜視外観図である。
【図４】本発明のインターリーブ制御力率改善回路用チョークコイルの実施例の側面断面図である。
【図５】本発明のインターリーブ制御力率改善回路用チョークコイルの実施例の直流重畳特性図である。
【図６】インターリーブ制御力率改善回路の簡略図である
【符号の説明】
【００３８】
１１：巻芯コア
１３：磁束磁路
１４：コイル
１５：検出コイル
２０：共通コア部
２１：巻芯コア
２３：磁束磁路
２４：コイル
２５：検出コイル
２８：磁束磁路
３０：閉磁路コア
３０ａ：閉磁路コアの中央部
Ｇ１，Ｇ２：ギャップ
ｉ１，ｉ２：電流
【技術分野】
【０００１】
本発明は、電源高調波を低減する力率改善回路用チョークコイルに関するものである。
【背景技術】
【０００２】
各種電子電気機器の高調波対策として、力率改善（Power Factor
Correction）回路が使用されている。力率改善回路とは、機器の電源内における入力電流を入力電圧と同様の波形に制御することにより、無効な電力の発生を抑制するものである。
【０００３】
力率改善回路には色々な方式があり、インターリーブ方式もそのひとつである。図６にインターリーブ制御の力率改善回路例の簡略図を示す。インターリーブ方式とは、チョークコイルＬ１，Ｌ２を高いピーク電流が流れ、チョークコイルＬ１，Ｌ２に設けた検出コイルＬ１ｃ，Ｌ２ｃにより、電流ｉ１またはｉ２の電流値０（ゼロ）を検出した制御ＩＣにより、半導体素子からなるスイッチＳＷ１，ＳＷ２でデュアル制御することにより、従来のシングル制御等の力率改善回路に比べ、ダイオードＤ１，Ｄ２などのロス低減により無効電力を抑制して更なる効率の改善ができるとともに、リップルの低減による出力コンデンサＣ１の小型化、低ノイズ化によるノイズフィルタＮＦの小型化などが図れ、電源の薄型化を可能としたものである。
【０００４】
しかしながら、その一方で、チョークコイルＬ１，Ｌ２には、ピーク電流の大きな電流が流れることになり、そのために高飽和磁束密度である軟磁性合金からなる圧粉コアを使用したチョークコイルが主に使用されている。（特許文献１）
【０００５】
【特許文献１】特開２００１−６８３６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
軟磁性合金圧粉コアは、主にリング形状が用いられており、巻線作業の完全自動化が難しく、常に生産性に問題を抱えている。また、軟磁性合金圧粉からなるＥＥ，ＥＩ形状などの組み合わせコアでは、リング形状に比べ、高圧力下でのプレス成形が必要となり、どうしても価格が高いものとなっていた。
【０００７】
本発明は、上記問題を鑑み、生産性に優れ、インターリーブ制御力率改善回路に最適なチョークコイルを提供するものである。
【課題を解決するための手段】
【０００８】
本発明は、同一線上に位置する２つのコイル用巻芯コアは、それぞれの巻芯コアに設けるギャップによって、前記巻芯コアに巻回設置するコイルにより２つの開磁路が形成され、該開磁路は前記ギャップと巻芯コアを除く磁路が閉磁路コアで構成され、かつ、２つの巻芯コアと前記閉磁路コアは略一体として組み合い、それぞれの巻芯コアにコイルが設けられ、どちらか一方のコイルにより磁束磁路が発生しても、他方のコイルに変成作用を起こす磁束磁路が発生しないことを特徴とするインターリーブ制御力率改善回路用チョークコイルである。
【０００９】
また、本発明の上記コイル用巻芯コアは、コイル巻回方向の両端部、片端部、あるいは、巻芯コア分割部のいずれかにギャップを設けることを特徴とし、さらに、上述の本発明のコイル用巻芯コアは、該巻芯コアに組み合い開磁路を構成する閉磁路コアに使用する軟磁性材より飽和磁束密度が高い、Ｆｅ−Ａｌ−Ｓｉ，Ｆｅ−Ｓｉ，アモルファス，超微結晶軟磁性などの金属系軟磁性合金からなり、圧粉体，積層体，磁性樹脂体のコア形体であることを特徴とするインターリーブ制御力率改善回路用チョークコイルである。
【発明の効果】
【００１０】
本発明のチョークコイルは、インターリーブ制御力率改善回路に対応した２回路のチョークコイルを１個のチョークコイルで対応でき、また、飽和磁束密度の高い軟磁性合金材をコイル巻回設置の巻芯コアのみに用いることにより、生産性および価格の低減化を可能とし、インターリーブ制御力率改善回路の小型化を可能とするものである。
【発明を実施するための最良の形態】
【００１１】
本発明のインターリーブ制御力率改善回路用チョークコイルの実施形態を図を用いて説明する。図１は、本発明のインターリーブ制御力率改善回路用チョークコイルの実施形態の作用を説明する簡略図である。
【００１２】
図１に示す本発明のチョークコイルは、同一線上に位置する２つのコイル用巻芯コア１１，２１が、単体で閉磁路を具備したコア３０と組み合い、また、該閉磁路コア３０の中央部３０ａに対し、巻芯コア１１，２１がギャップＧ１またはＧ２を介して対向する。
【００１３】
巻芯コア１１，２１には、それぞれチョークコイルとして電流を通過させるコイル１４，２４と、コイル１４および２４の電流値０Ａを検出する検出コイル１５，２５が巻回設置し、前記コイル１４，２４により、略一体として組み合う巻芯コア１１，２１と閉磁路コア３０に磁束磁路１３，２３が発生可能となる。
【００１４】
上記図１のチョークコイルを、図６のインターリーブ制御力率改善回路のチョークコイルＬ１，Ｌ２として使用した場合の作用は、電流ｉ１が流れるコイル１４により、磁束磁路１３が発生し、コイル１４に所定のインダクタンス値が発生する。
【００１５】
また、磁束磁路１３は磁路内にギャップＧ１を有すため、電流ｉ１に対して磁気飽和を発生させることなく、電流ｉ１に応じたインダクタンス値を得ることができる。
【００１６】
さらに本発明のチョークコイルは、電流ｉ１が流れるコイル１４よって発生する磁束磁路１３は、他方のコイル２４を設ける磁芯コア２１片端部のギャップＧ２により、コイル２４に変成作用を起こす磁束磁路２８を発生させることはなく、コイル１４のみに作用する磁束磁路１３が発生するため、他のコイル２４を流れる電流ｉ２の０Ａ検出が、検出コイル２５で容易に検出できる。
【００１７】
また、図６の電流ｉ２がコイル２４に流れると、磁束磁路２３が発生し、コイル２４に所定のインダクタンス値が発生する。また、磁束磁路２３は磁路内にギャップＧ２を有すため、電流ｉ２に対して磁気飽和を発生させることなく、電流ｉ２に応じたインダクタンス値を得ることができる。
【００１８】
さらに本発明のチョークコイルは、電流ｉ２が流れるコイル２４よって発生する磁束磁路２３は、他方のコイル１４を設ける磁芯コア１１片端部のギャップＧ１により、コイル１４に変成作用を起こす磁束磁路２８を発生させることはなく、コイル２４のみに作用する磁束磁路２３が発生するため、他のコイル１４を流れる電流ｉ１の０Ａ検出が、検出コイル１５で容易に検出できる。。
【００１９】
すなわち、本発明のチョークコイルは、どちらかのコイル１４および２４によって発生する磁束磁路は、他方のコイル１４あるいは２４に変成作用を起こす磁束磁路２８を発生させることはなく、各コイル１４および２４を流れる電流ｉ１あるいはｉ２の０Ａ時、すなわち、磁束磁路１３または磁束磁路２３が発生しない状態を造り出すことができ、検出コイル１５，２５により、前記状態が容易に検出することができ、しかも、見掛け上１つに組み合うコアに対して２つのコイルが設けられ、１個のコイル部品としてインターリーブ力率改善回路に対応した２個のチョークコイルを具備することができたものである。
【００２０】
図２は、本発明のインターリーブ制御力率改善回路用チョークコイルの別の実施形態に使用する開磁路を構成する組み合わせコアを示したものである。
【００２１】
図２（ａ）は、それぞれの巻芯コア３１ａ，３１ｂの両端部にギャップＧ３を設け、コア３２を組み合わせて、コイル間の干渉を発生させない個別の磁束磁路３３ａ，３３ｂを構成することができた。
【００２２】
図２（ｂ）は、巻芯コア４１ａ，４１ｂを分割するギャップＧ４を設け、コア４２を組み合わせて、コイル間の干渉を発生させない個別の磁束磁路４３ａ，４３ｂを構成することができた。
【００２３】
図２（ｃ）は、巻芯コア５１ａ，５１ｂの片端部にギャップＧ５を設け、コア５２を組み合わせて、コイル間の干渉を発生させない個別の磁束磁路５３ａ，５３ｂを構成することができた。なお、コア５２は、図２（ａ），（ｂ）と異なり、そのコア形状のみで閉磁路を構成するものではないが、本明細書中では、本発明に係る巻芯コアと組み合うことにより開磁路を形成するコアを閉磁路コアとして明示するものであり、従って、図２（ｃ）のコア５２も本明細書中に明示する閉磁路コアに含まれる。
【００２４】
図２（ａ）から（ｃ）に説明の通り、本発明のインターリーブ制御力率改善回路用チョークコイルに用いるコアは、コイルを巻回する２つの巻芯コアは、少なくとも２カ所のギャップを含んで同一線上に配置することにより、それぞれの巻芯コアに巻回設置したコイルによって発生した磁束磁路が、他方の巻芯コアを通る磁束磁路が発生することはなく、相互干渉が発生しない個別の磁束磁路を有すコアにより、本発明のチョークコイルを達成できたものである。
【００２５】
図１から図２に示す本発明のチョークコイルに使用する各コアの形態は、以下の通りである。巻芯コアは飽和磁束密度が高く、磁気飽和の変動が緩慢な軟磁性合金材を使用するのが最も好ましく、Ｆｅ−Ｓｉ合金，Ｆｅ−Ａｌ−Ｓｉ合金，アモルファス合金，超微結晶軟磁性合金などを使用すればよく、これらの軟磁性合金材より、粉体成形の圧粉体，板片を重ねた積層体，樹脂と軟磁性合金粉体からなる磁性樹脂体等を本発明の巻芯コアとして使用するものである。
【００２６】
また、巻芯コアと組み合う閉磁路コアは、比較的安価で購入も容易なソフトフェライト材を使用するのが最も好ましく、図１から図２に示すコア３０，３２，４２，５２は、単体あるいは複数コアの組み合わせでその形状を成せばよい。
【００２７】
図３と図４は、本発明のインターリーブ制御力率改善回路用チョークコイルの実施例を示したものであり、図３は実施例のチョークコイルの斜視外観図、図４は実施例のチョークコイルの側面断面図である。
【００２８】
実施例として、本発明のインターリーブ制御力率改善回路用チョークコイルを実際に設計した。設計条件は、インダクタンス：２００μH、電流：２Ａｒｍｓ（ピーク電流：６Ａ）、高さ：８ｍｍＭａｘ．とした。
【００２９】
また、コイルの巻芯コアは、Ｆｅ−Ｓｉ軟磁性合金の圧粉体を用い、その他は、Ｍｎ−Ｚｎソフトフェライトコアを使用した。
【００３０】
上記条件により作製したチョークコイルの仕様は、図３および図４に示す容姿，構造とし、平面寸法：７０ｍｍ−４０ｍｍ，高さ：８ｍｍ、コイルはそれぞれ０．５５ｍｍφ−５５ターン、検出コイルは、０．２５ｍｍφ−６ターンとなった。
【００３１】
このチョークコイルは、図１に示したコアおよびコイル形態を成し、同一の部位に対して図１と同じ符号を付した。コイル１４およびコイル２４の巻芯コア１１，２１を軟磁性合金であるＦｅ−Ｓｉ合金圧粉体より得、その他の閉磁路コア（日字型コア）３０は、Ｍｎ−Ｚｎソフトフェライトより１個体として構成した。
【００３２】
端子６２を有すボビン６１に巻回するコイル１４，検出コイル１５と、端子６７を有すボビン６６に巻回するコイル２４、検出コイル２５は、巻芯コア１１，２１としてＦｅ−Ｓｉ合金圧粉体を各ボビン６１，６６に挿入設置し、ソフトフェライトコアからなる日字型コア４９を図示の通り組み合わせた。
【００３３】
Ｆｅ−Ｓｉ合金圧粉体からなる巻芯コア１１，２１の先端は、ソフトフェライトからなる日字型コア３０の中央部３０ａに対して、ギャップＧ１，Ｇ２を介して対向し、他方の先端はソフトフェライトからなる日字型コア３０に対向する。
【００３４】
コイル１４，２４の巻芯コア１１，２１は、ソフトフェライトより飽和磁束密度が高いＦｅ−Ｓｉ合金よりなり、コイル１１，２１を流れる電流に対して磁気飽和の到達点が高く、また、電流の変動に応じたインダクタンスの低下も緩慢とすることができた。
【００３５】
ギャップＧ１，Ｇ２は、各ボビン６１、６６と一体として設ける，スペーサを使用する、空間として設ける等、必要とするギャップ長を得ることができるものであれば特に制限するものでない。なお、本実施例では、ギャップＧ１，Ｇ２を１ｍｍが最適となった。
【００３６】
チョークコイルとしての電気的特性は、各コイル１４，２４の１００ｋＨｚにおける直流重畳特性は、図５に示す通り０Ａ：２２０μＨ、２Ａ：２１５μＨ、６Ａ：１９３μＨと、各電流に対して高いインダクタンス値を得ることができた。また、コイル１４あるいはコイル２４のコイル端末を繋げて短絡状態にした時、他方のコイル１４または２４のインダクタンス値を確認すると、２２０μＨを発生しており、一方のコイルによって発生する磁束が、他方のコイルに対して影響を与えないことを確認した。
【図面の簡単な説明】
【００３７】
【図１】本発明のインターリーブ制御力率改善回路用チョークコイルの実施形態の作用を説明する簡略図である。
【図２】本発明のインターリーブ制御力率改善回路用チョークコイルの別の実施形態に使用する開磁路を構成する組み合わせコアを説明する図である。
【図３】本発明のインターリーブ制御力率改善回路用チョークコイルの実施例の斜視外観図である。
【図４】本発明のインターリーブ制御力率改善回路用チョークコイルの実施例の側面断面図である。
【図５】本発明のインターリーブ制御力率改善回路用チョークコイルの実施例の直流重畳特性図である。
【図６】インターリーブ制御力率改善回路の簡略図である
【符号の説明】
【００３８】
１１：巻芯コア
１３：磁束磁路
１４：コイル
１５：検出コイル
２０：共通コア部
２１：巻芯コア
２３：磁束磁路
２４：コイル
２５：検出コイル
２８：磁束磁路
３０：閉磁路コア
３０ａ：閉磁路コアの中央部
Ｇ１，Ｇ２：ギャップ
ｉ１，ｉ２：電流
【特許請求の範囲】
【請求項１】
同一線上に位置する２つのコイル用巻芯コアは、それぞれの巻芯コアに設けるギャップによって、前記巻芯コアに巻回設置するコイルにより２つの開磁路が形成され、該開磁路は前記ギャップと巻芯コアを除く磁路が閉磁路コアで構成され、かつ、２つの巻芯コアと前記閉磁路コアは略一体として組み合い、それぞれの巻芯コアにコイルが設けられ、どちらか一方のコイルにより磁束磁路が発生しても、他方のコイルに変成作用を起こす磁束磁路が発生しないことを特徴とするインターリーブ制御力率改善回路用チョークコイル。
【請求項２】
コイル用巻芯コアは、コイル巻回方向の両端部、片端部、あるいは、巻芯コア分割部のいずれかにギャップを設けることを特徴とする請求項１記載のインターリーブ制御力率改善回路用チョークコイル。
【請求項３】
コイル用巻芯コアは、該巻芯コアに組み合い開磁路を構成する閉磁路コアに使用する軟磁性材より飽和磁束密度が高い、Ｆｅ−Ａｌ−Ｓｉ，Ｆｅ−Ｓｉ，アモルファス，超微結晶軟磁性などの金属系軟磁性合金からなり、圧粉体，積層体，磁性樹脂体のコア形体であることを特徴とする請求項１および請求項２記載のインターリーブ制御力率改善回路用チョークコイル。
【請求項１】
同一線上に位置する２つのコイル用巻芯コアは、それぞれの巻芯コアに設けるギャップによって、前記巻芯コアに巻回設置するコイルにより２つの開磁路が形成され、該開磁路は前記ギャップと巻芯コアを除く磁路が閉磁路コアで構成され、かつ、２つの巻芯コアと前記閉磁路コアは略一体として組み合い、それぞれの巻芯コアにコイルが設けられ、どちらか一方のコイルにより磁束磁路が発生しても、他方のコイルに変成作用を起こす磁束磁路が発生しないことを特徴とするインターリーブ制御力率改善回路用チョークコイル。
【請求項２】
コイル用巻芯コアは、コイル巻回方向の両端部、片端部、あるいは、巻芯コア分割部のいずれかにギャップを設けることを特徴とする請求項１記載のインターリーブ制御力率改善回路用チョークコイル。
【請求項３】
コイル用巻芯コアは、該巻芯コアに組み合い開磁路を構成する閉磁路コアに使用する軟磁性材より飽和磁束密度が高い、Ｆｅ−Ａｌ−Ｓｉ，Ｆｅ−Ｓｉ，アモルファス，超微結晶軟磁性などの金属系軟磁性合金からなり、圧粉体，積層体，磁性樹脂体のコア形体であることを特徴とする請求項１および請求項２記載のインターリーブ制御力率改善回路用チョークコイル。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−１６２３４（Ｐ２０１０−１６２３４Ａ）
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願番号】特願２００８−１７５７２１（Ｐ２００８−１７５７２１）
【出願日】平成２０年７月４日（２００８．７．４）
【出願人】（０００１１０２４０）日立フェライト電子株式会社 (19)
【出願人】（０００００５０８３）日立金属株式会社 (2,051)
【Ｆターム（参考）】
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願日】平成２０年７月４日（２００８．７．４）
【出願人】（０００１１０２４０）日立フェライト電子株式会社 (19)
【出願人】（０００００５０８３）日立金属株式会社 (2,051)
【Ｆターム（参考）】
[ Back to top ]