キャパシタ部品及びその製造方法とキャパシタ内蔵基板
【課題】誘電体層と上部電極との接触面積の設計値からのずれが抑制されて所望の静電容量が得られると共に、静電容量を小さく設定する場合であってもレーザビアプロセスを使用して容易に配線基板に内蔵させることができるキャパシタ部品を提供する。
【解決手段】基板10aと、基板10aの上に形成された下部電極14と、下部電極14上にパターン化されて形成された誘電体層16と、誘電体層16の内側から外側にかけて形成され、誘電体層16の領域内に開口部20xが設けられた保護絶縁層20と、開口部20x内から保護絶縁層20の上面にかけて形成された上部電極18とを含み、保護絶縁層20の開口部20xによって誘電体層16と上部電極18との接触面積が画定されている。
【解決手段】基板10aと、基板10aの上に形成された下部電極14と、下部電極14上にパターン化されて形成された誘電体層16と、誘電体層16の内側から外側にかけて形成され、誘電体層16の領域内に開口部20xが設けられた保護絶縁層20と、開口部20x内から保護絶縁層20の上面にかけて形成された上部電極18とを含み、保護絶縁層20の開口部20xによって誘電体層16と上部電極18との接触面積が画定されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はキャパシタ部品及びその製造方法とキャパシタ内蔵基板に係り、さらに詳しくは、基板の上に下部電極、誘電体層及び上部電極が形成されて構成され、絶縁層に埋設させた状態で配線基板に容易に内蔵できるキャパシタ部品及びその製造方法とキャパシタ内蔵基板に関する。
【背景技術】
【0002】
従来、基板の上に薄膜からなる下部電極、誘電体層及び上部電極が順に形成されて構成されるキャパシタ部品がある。近年では、そのようなキャパシタ部品を絶縁層に埋設させた状態で配線基板に内蔵させる技術について報告されている。
【0003】
特許文献1には、キャパシタなどの電子部品の接続端子を被覆するパシベージョン膜を全面に形成しておき、電子部品を配線基板の絶縁層に埋設させて実装するときに、絶縁層及びパシベーション膜にビアホールを形成して接続端子を露出させる方法が記載されている。
【0004】
また、特許文献2には、静電容量が異なる複数のキャパシタが基板の上に1チップ化されて構成されるキャパシタ装置を絶縁膜で埋設した状態で配線基板に内蔵させることが記載されている。
【0005】
また、特許文献3には、貫通する開口部が設けられたキャパシタを配線基板の上に形成し、開口部を絶縁層で埋設し、開口部内の絶縁層を貫通するビアホールを形成した後に、ビア配線を形成する方法が記載されている。
【特許文献1】特開2005−327984号公報
【特許文献2】特開2005−191266号公報
【特許文献3】特開2006−173494号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
ところで、従来のキャパシタ部品には、下部電極上に形成された誘電体層のパターン領域内に上部電極の全体が接触して配置されて構成されるものがある。キャパシタ部品では、誘電体層と上部電極との接触面積がキャパシタ部品の静電容量を決めるファクターの一つとなる。しかしながら、上部電極を形成する際にはエッチングシフトが発生するので、誘電体層と上部電極との接触面積が設計値よりも小さくなり、これに伴ってキャパシタ部品の静電容量が設計値よりも小さくなってしまう問題がある。
【0007】
また、特許文献2に記載されているように、キャパシタ部品を配線基板に内蔵させる際には、キャパシタ部品を絶縁層で被覆した後に、絶縁層をレーザで加工することによりキャパシタ部品の上部電極及び下部電極に接続されるビアホールを形成する必要がある。しかしながら、比較的小さな静電容量のキャパシタ部品を設計すると、上部電極の面積がレーザのビーム径より小さくなる場合があり、配線基板にキャパシタ部品を内蔵させる際にレーザビアプロセスを使用することが困難になる。
【0008】
本発明は以上の課題を鑑みて創作されたものであり、誘電体層と上部電極との接触面積の設計値からのずれが抑制されて所望の静電容量が得られると共に、静電容量を小さく設定する場合であってもレーザビアプロセスを使用して容易に配線基板に内蔵させることができるキャパシタ部品及びその製造方法とキャパシタ内蔵基板を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記課題を解決するため、本発明はキャパシタ部品に係り、基板と、前記基板の上に形成された下部電極と、前記下部電極に電気的に結合されて、パターン化されて形成された誘電体層と、前記誘電体層の上に形成され、前記誘電体層のパターン領域内に第1開口部が設けられた保護絶縁層と、前記誘電体層に電気的に結合されて、前記第1開口部内から前記保護絶縁層の上面にかけて形成された上部電極とを有し、前記保護絶縁層の前記第1開口部によって前記誘電体層と前記上部電極との接触面積が画定されていることを特徴とする。
【0010】
本発明では、基板(シリコンや樹脂など)の上に下部電極が形成され、下部電極に電気的に結合された誘電体層がパターン化されて形成されている。誘電体層はバルブ金属層を陽極酸化して形成してもよいし、あるいは各種の誘電体層を下部電極上に形成した後にパターニングしてもよい。さらに、誘電体層のパターン領域内に第1開口部が設けられた保護絶縁層(ポリイミド樹脂など)が形成され、その第1開口部内から保護絶縁層の上面にかけて上部電極が形成されている。つまり、保護絶縁層の第1開口部によって誘電体層と上部電極との接触面積が画定されている。
【0011】
このため、例えばセミアディティブ法で上部電極が形成される際に、ウェットエッチングによって上部電極の外形が設計寸法から小さくなって形成されるとしても、上部電極のパターンエッジは保護絶縁層の上に配置されるので、誘電体層と上部電極との接触面積に何ら影響を及ぼすことはなく、所望の静電容量をもつキャパシタ素子が得られる。
【0012】
上記した発明において、保護絶縁層の第1開口部の面積はキャパシタ素子の静電容量に合わせて調整され、上部電極の全体の面積は、前記キャパシタ部品を配線基板に内蔵する際のレーザビアプロセスで使用されるレーザのビーム径に合わせて調整される。本発明のキャパシタ部品では、小さな静電容量のキャパシタ素子を得るために誘電体層と上部電極との接触面積を小さくする場合であっても、上部電極の全体面積は静電容量とは関係なく大きく設定することが可能となる。
【0013】
従って、上部電極の全体面積をレーザのビーム径に合わせて大きく確保できるので、レーザが上部電極からはみ出すことはなく、接続不良が発生するおそれがない。これにより、小さな静電容量のキャパシタ部品であっても、レーザビアプロセスを使用して配線基板に容易に内蔵させることができる。
【0014】
上記した発明において、基板は、下部電極側に絶縁層が設けられたシリコン基板、又は樹脂層からなることを特徴とする。基板を樹脂層から形成する場合は、樹脂層がガラス基板で支持された状態で、樹脂層の上にキャパシタ素子が形成され、その後にガラス基板が樹脂層から剥離されて除去される。そのような製造方法を採用することにより、薄膜の樹脂層を基板として使用できるので、キャパシタ部品の薄型化が可能になる。
【発明の効果】
【0015】
以上説明したように、本発明のキャパシタ部品は、所望の静電容量が得られると共に、小さな静電容量のキャパシタ部品であってもレーザビアプロセスを使用して容易に配線基板に内蔵させることができる
【発明を実施するための最良の形態】
【0016】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【0017】
本実施形態のキャパシタ部品を説明する前に、関連技術のキャパシタ部品の問題点について説明する。図1に示すように、関連技術のキャパシタ部品では、基板100の上にタンタル層からなる下部電極200が形成され、下部電極200の一部にはタンタル酸化層からなる誘電体層300が形成されている。タンタル酸化層はタンタル層が膜厚方向の途中まで陽極酸化されて形成される。
【0018】
また、誘電体層300の上にはシード層420及び金属パターン層440から構成される上部電極500が形成されている。上部電極500はその全体が誘電体層300に接触して形成されている。
【0019】
さらに、下部電極200の上にはシード層420及び金属パターン層440から構成される下部電極引き出し部600が形成され、下部電極200の接続部が上部電極500の高さと同一になるように調整されている。
【0020】
本願発明者は、上記した関連技術のキャパシタ部品において、静電容量が1.1〜10pFになるように上部電極の寸法を設計した複数のキャパシタをそれぞれ作成し、各キャパシタの静電容量を測定した。各キャパシタの誘電体層300(タンタル酸化層)の膜厚を300nmに設定した。この場合の静電容量密度は70nF/cm2となる。
【0021】
例えば、キャパシタ部品の静電容量を10pFに設定するときは上部電極500の面積が120×120μm2(設計値)となる。また、キャパシタ部品の静電容量を1.1pFに下げて設定する場合は、上部電極500の面積は40×40μm2(設計値)となる。
【0022】
その結果によれば、図2に示すように、各キャパシタ部品の設計容量値をx、測定容量値をyとすると、それらの関係を示す近似式はy=0.89xとなり、平均して−11%の誤差が生じることが分った。そして、図3に示すように、キャパシタ部品の設計容量値が小さくなるにつれて設計容量値からの誤差率が大きくなる傾向があり、最小の静電容量(1.1pF)の場合、設計容量値に対して−35%となり、最も大きな誤差率が発生した。
【0023】
測定容量値が設計容量値に対して小さくなった理由は、上部電極500を形成する際にその実際の出来上がりの面積が設計面積よりも小さくなったためである。上部電極500と誘電体層300との接触面積は、キャパシタ部品の静電容量を決めるファクターの一つとなる。
【0024】
上記した図1のキャパシタ部品の上部電極500の形成方法(セミアディティブ法)を説明すると、まず、誘電体層300の上にシード層420が形成され、その上に所要の開口部が設けられたレジスト(不図示)が形成される。続いて、レジストの開口部に電解めっきによって金属パターン層440が形成される。さらに、レジストが除去された後に、金属パターン層440をマスクにしてシード層420がエッチングされて上部電極500が得られる。
【0025】
関連技術のキャパシタ部品では、誘電体層300の上に上部電極500の全体が接触する構造であり、セミアディティブ法において特にシード層420をエッチングする工程でかなりのエッチングシフトが生じるので、実際に得られる上部電極500の寸法が設計値より小さくなる。
【0026】
本願発明者の実験では、設計容量値が1.1pFの場合、上部電極500の設計寸法は40μm□であるが、実際には34〜37μm□と小さくなった。このように、関連技術のキャパシタ部品では、上部電極の寸法が設計値より小さくなってキャパシタの静電容量が設計値からずれてしまう問題がある。
【0027】
また、キャパシタ部品を配線基板に内蔵する際には、キャパシタ部品が絶縁層で被覆された後に、絶縁層がレーザで加工されて、キャパシタ部品の上部電極及び下部電極に接続されるビアホールが形成される。このとき、レーザのビーム径が50μm以上であるので、上部電極の寸法をそれ以上に設定する必要がある。
【0028】
しかしながら、関連技術のキャパシタ部品では、静電容量が例えば1.1pFになるように設計する場合、上部電極の寸法は40μm□になり、レーザが上部電極500からはみ出すので、配線基板に内蔵させる際にレーザビアプロセスを使用することが困難になる。
【0029】
以下に説明する本実施形態のキャパシタ部品は上述した問題を解消することができる。
【0030】
(第1の実施の形態)
図4〜図6は本発明の第1実施形態のキャパシタ部品の製造方法を示す断面図、図7は同じくキャパシタ部品を示す断面図である。
【0031】
第1実施形態のキャパシタ部品の製造方法は、図4(a)に示すように、まず、厚みが725μm程度のシリコンウェハ10を用意し、シリコンウェハ10を熱酸化することにより、その両面側に膜厚が300nm程度のシリコン酸化層12(絶縁層)をそれぞれ形成する。なお、シリコンウェハ10には、複数のキャパシタ形成領域が画定されている。
【0032】
その後に、図4(b)に示すように、シリコンウェハ10上のシリコン酸化層12の上に膜厚が600nm程度のタンタル(Ta)層14aをスパッタ法によって形成する。さらに、図4(c)に示すように、タンタル層14aの所要部上に開口部19xが設けられたレジスト19を形成する。
【0033】
次いで、図4(d)に示すように、化成電圧が200V程度の陽極酸化法によってレジスト19の開口部19x内に露出するタンタル層14aの表層部を酸化して膜厚が300nm程度のタンタル酸化層16aを形成する。その後に、レジスト19が除去される。これにより、タンタル層14aがキャパシタ用の下部電極14となり、タンタル層14aの膜厚方向の途中まで形成されたタンタル酸化層16aがキャパシタ用の誘電体層16となる。誘電体層16は、シリコンウェハ10の各キャパシタ形成領域にパターン化されてそれぞれ形成される。
【0034】
タンタルはバルブ金属の一例であり、バルブ金属とは、それを陽極酸化して得られる金属酸化物が一方向にのみ電流を通し、逆方向には電流をほとんど通さない、いわゆる弁作用をもつものである。バルブ金属としては、タンタルの他に、ニオブ、アルミニウム又はチタンなどがあり、そのようなバルブ金属層の一部を陽極酸化することによって得られる酸化ニオブ層、酸化アルミニウム層、又は酸化チタン層などを誘電体層16として使用してもよい。
【0035】
あるいは、下部電極14の上に酸化シリコン層や強誘電体層(BTO(BaTiO3),BST((Ba,Sr)TiO3),PZT(Pb(Zr,Ti)O3))などをスパッタ法などによって形成し、それらをフォトリソグラフィに基づいてパターニングして誘電体層16としてもよい。
【0036】
次いで、図5(a)に示すように、誘電体層16の上に第1開口部20xが設けられ、下部電極14の上に第2開口部20yが設けられた保護絶縁層20を形成する。保護絶縁層は誘電体層16の周縁側から外側にかけて形成され、その第1開口部20xは所要の面積の誘電体層16が露出するように誘電体層16のパターン領域内に配置される。
【0037】
保護絶縁層20は、好適には、感光性のポリイミド樹脂がフォトリソグラフィによってパターニングされて形成される。ポリイミド樹脂の膜厚は10μm程度であり、比誘電率が3.7程度のものが使用される。あるいは、ポリイミド樹脂の他に、フェノール樹脂などの同等な絶縁特性を有するものであれば各種の絶縁材料を使用することができる。
【0038】
後に説明するように、上部電極が保護絶縁層20の第1開口部20xから保護絶縁層20の上面にかけて形成され、保護絶縁層20の開口部20xによって誘電体層16と上部電極18との接触面積が画定される。このように、本実施形態では、保護絶縁層20をパターニングする際のフォトリソグラフィの精度によって誘電体層16と上部電極18との接触面積の精度が決まるようにしている。
【0039】
次いで、図5(b)に示すように、図5(a)の構造体の上面に、膜厚が50nmのクロム(Cr)層と膜厚が500nmの銅(Cu)層とをスパッタ法によって順次形成してシード層18aを得る。続いて、図5(c)に示すように、誘電体層16の上方に第1開口部29xが設けられ、下部電極14の上方に第2開口部29yがそれぞれ設けられたレジスト29をシード層18aの上に形成する。さらに、図5(d)に示すように、シード層18aをめっき給電経路として利用する電解めっきにより、レジスト29の第1、第2開口部29x,29y内に膜厚が10μm程度の銅層パターン18bを形成する。
【0040】
次いで、図6(a)に示すように、レジスト29を除去してシード層18aを露出させる。その後に、図6(b)に示すように、銅層パターン18bをマスクにしてシード層18aをウェットエッチングする。これにより、シード層18aと銅層パターン18bとによって構成されて、誘電体層16に電気的に結合される上部電極18が得られる。上部電極18は保護絶縁層20の第1開口部20xを埋め込んで形成されると共に、保護絶縁層20の上面に延在して形成される。
【0041】
このとき同時に、シード層18aと銅層パターン18bとによって構成されて下部電極14に接続される下部電極引き出し部15が得られる。下部電極引き出し部15の上面が下部電極14の接続部となり、上部電極18及び下部電極引き出し部15の上面が略同一の高さになって形成される。
【0042】
このようにして、下部電極14、誘電体層16及び上部電極18から構成されるキャパシタ素子Cがシリコンウェハ10の各キャパシタ形成領域にそれぞれ形成される。
【0043】
本実施形態では、誘電体層16のパターン領域内に第1開口部20xが設けられた保護絶縁層20が形成され、その第1開口部20x内から保護絶縁層20の上面にかけて上部電極18が形成される。
【0044】
このため、銅層パターン18bをマスクとしてシード層18aをウェットエッチングして上部電極18を得る際に、上部電極18の外形が設計寸法より小さくなるとしても、上部電極18のパターンエッジは保護絶縁層20の上に配置されるので、誘電体層16と上部電極18との接触面積には何ら影響しない。誘電体層16と上部電極18との接触面積は保護絶縁層20の第1開口部20xによって決定されるからである。従って、関連技術と違って、誘電体層16と上部電極18との接触面積が設計値から大きくずれることはなく、所望の静電容量をもつキャパシタ素子Cを得ることができる。
【0045】
なお、上部電極18は、金属層をスパッタ法などで形成した後に、フォトリソグラフィ及びエッチングにより金属層をパターニングして形成してもよい。
【0046】
続いて、図6(c)に示すように、シリコンウェハ10が50μm程度の厚みになるまでその下面側から研磨されて薄型化される。さらに、シリコンウェハ10の各キャパシタ形成領域が得られるようにシリコンウェハ10を切断して分離することにより個片化する。これにより、図7に示すように、第1実施形態のキャパシタ部品1が得られる。
【0047】
図7に示すように、第1実施形態のキャパシタ部品1では、シリコン基板10aの上面側にシリコン酸化層12を介してタンタル層からなる下部電極14が形成されている。下部電極14の一部にはその膜厚方向の途中まで形成されたタンタル酸化層からなる誘電体層16がパターン化されて形成されている。タンタル酸化層はタンタル層が陽極酸化されて得られる。下部電極14は誘電体層16の下側から横方向に延びる延在部14xを備えている。
【0048】
また、誘電体層16及び下部電極14の延在部14xの上に第1、第2開口部20x,20yがそれぞれ設けられた保護絶縁層20が誘電体層16の周縁部から外側にかけて形成されている。保護絶縁層20は、好適にはポリイミドなどの樹脂から形成される。さらに、保護絶縁層20の第1開口部20x内から保護絶縁層20の上面にかけて誘電体層16に電気的に結合する上部電極18が形成されており、上部電極18のパターンエッジは保護絶縁層20の上に配置されている。上部電極18はシード層18aと銅層パターン18bにより構成されている。
【0049】
また、保護絶縁層20の第2開口部20yから保護絶縁層20の上面かけて下部電極14に接続された下部電極引き出し部15が形成されており、その上面が下部電極14の接続部となっている。下部電極引き出し部15は上部電極18と同一材料から構成される。下部電極14の上に下部電極引き出し部15を設けることにより、下部電極14の接続部が上部電極18と略同一の高さになるように設定されている。
【0050】
以上のように、本実施形態のキャパシタ部品1では、誘電体層16と上部電極18との接触面積が保護絶縁層20の第1開口部20xによって画定されるようにし、上部電極18のパターンエッジを保護絶縁層20の上面にもち上げて配置している。このため、前述した製造方法で説明したように、セミアディティブ法で上部電極18を形成する際に、エッチングシフトによって上部電極18の外形が設計値より小さくなるとしても、誘電体層16と上部電極18との接触面積には何ら影響を与えない。
【0051】
しかも、上部電極18を保護絶縁層20の上面にもち上げて配置するので、静電容量の小さなキャパシタを得るために誘電体層16と上部電極18との接触面積を小さくする場合であっても、静電容量に関係なく上部電極18の全体面積を大きく設定することが可能となる。これにより、後述するように、上部電極18の全体面積をレーザビアプロセスに合わせて調整できるので、静電容量が小さなキャパシタ部品であってもレーザビアプロセスを使用して配線基板に容易に内蔵させることができる。
【0052】
本願発明者は、本実施形態のキャパシタ部品において、静電容量が1.1〜10pFになるように上部電極の寸法を設計した複数のキャパシタをそれぞれ作成し、各キャパシタの静電容量を測定し、前述した関連技術のキャパシタ部品と比較した。なお、各キャパシタの誘電体層16(タンタル酸化層)の膜厚は関連技術と同様に300nmに設定した。
【0053】
図8は本実施形態のキャパシタ部品における設計容量値と測定容量値の関係を示しており、比較のため前述した図2の関連技術のキャパシタ部品のデータを再掲している。図8に示すように、各キャパシタ部品の設計容量値をx、測定容量値をyとすると、それらの関係を示す近似式はy=0.96xとなり、本実施形態のキャパシタ部品の測定容量値の設計容量値からの誤差は平均して−4%であり、前述した関連技術のキャパシタ部品の誤差(−11%)の半分以下となった。
【0054】
図9は各設計容量値からの測定容量平均値の誤差率((設計容量値−測定容量平均値)/設計容量値)×100(%))を示す図であり、比較のため図3の関連技術のキャパシタ部品のデータを再掲している。図9に示すように、本実施形態のキャパシタ部品の誤差率は、各設計容量値において関連技術よりも低くなっている。最も小さな設計容量(1.1pF)での誤差は10%であり、関連技術のキャパシタ部品の誤差(30%)の1/3に低減された。
【0055】
また、誘電体層16と上部電極18との接触面積を画定する保護絶縁層20の第1開口部20xの寸法(径)は、設計値に対して−1〜−2μmで安定して形成することができた。関連技術のキャパシタ部品の上部電極の寸法(径)は、設計値に対して−3〜−6μmであることを考慮すると、本実施形態のキャパシタ部品は、誘電体層16と上部電極18との接触面積を設計値により近づけることができることが分る。
【0056】
なお、図10に示すように、本実施形態のキャパシタ部品では、誘電体層16と上部電極18との接触面積を画定するために保護絶縁層20を形成するので、上部電極18と下部電極14との間に保護絶縁層20が配置され、これによって寄生容量PCが発生する。保護絶縁層20の第1開口部20xの面積が40μ×40μm2(設計容量値:1.1pF)で、かつ上部電極18の全体面積が300×200μm2とする場合、寄生容量は0.15pFとなる。
【0057】
従って、比誘電率が低い保護絶縁層20を使用すると共に、その厚みを厚くし、かつ上部電極18の全体面積を小さく(例えば150×150μm2)して保護絶縁層20上のかぶり部を少なくすることによって寄生容量PCを低減させることが好ましい。これにより、キャパシタ部品の容量精度をさらに向上させることができる。例えば、誘電体層16としてタンタル酸化層を使用する場合は、保護絶縁層20の比誘電率が4以下で、その膜厚が10〜50μmに設定される。
【0058】
次に、本実施形態のキャパシタ部品を配線基板に内蔵させる方法について説明する。
【0059】
まず、図11(a)に示すようなコア基板30を用意する。コア基板30では、ガラスエポキシ樹脂などからなる絶縁基板32にスルーホール32xが設けられており、スルーホール32xに中にスルーホールめっき層34が設けられている。絶縁基板32の両面側にはスルーホールめっき層34を介して相互接続された第1配線層36aがそれぞれ形成されている。本実施形態では、キャパシタ部品が実装される被実装体の一例として第1配線層36aを備えたコア基板30が使用される。
【0060】
次いで、図11(b)に示すように、コア基板30の上面側に接着層38を形成する。接着層38としては、半硬化状態(Bステージ)の樹脂が使用される。続いて、図11(c)に示すように、前述した本実施形態のキャパシタ部品1を用意し、そのシリコン基板10a側を下にしてキャパシタ部品1を接着層38の上に配置する。さらに、接着層38を熱処理して硬化させることによりキャパシタ部品1を接着層38に固着する。
【0061】
続いて、図12(a)に示すように、コア基板30の上面側に、樹脂フィルムを貼着するなどしてキャパシタ部品1を被覆する第1層間絶縁層40aを形成する。さらに、コア基板30の下面側にも第1配線層36aを被覆する第1層間絶縁層40aが形成される。
【0062】
次いで、図12(b)に示すように、コア基板30の上面側の第1層間絶縁層40aをレーザで加工することにより、キャパシタ部品1の上部電極18及び下部電極引き出し部15に到達する深さの第1ビアホールVH1を形成する。
【0063】
また、コア基板30の上面側の第1層間絶縁層40a及び接着層38がレーザで加工されて、第1配線層36aに到達する深さの第1ビアホールVH1が形成される。さらに、コア基板30の下面側においても、第1配線層36a上の第1層間絶縁層40aの部分に第1ビアホールVH1が形成される。
【0064】
ここで、前述した関連技術のキャパシタ部品を採用する場合は、キャパシタの静電容量を1.1pFと比較的小さく設定する場合、タンタル酸化層の膜厚を300nmとするとき、上部電極の面積は40μ×40μm2に設定される。しかしながら、第1ビアホールVH1を形成する際に使用されるレーザのビーム径は50〜100μmであるので、関連技術のキャパシタ部品ではレーザが上部電極からはみ出してしまい、接続不良が発生してしまう。
【0065】
これに対して、本実施形態のキャパシタ部品1では、上部電極18が保護絶縁層20の第1開口部20x内から保護絶縁層20の上面にもち上げて配置される。このため、小さな静電容量のキャパシタ素子を得るために誘電体層16と上部電極18との接触面積を小さくする場合であっても、上部電極18の全体面積は静電容量とは関係なく大きく設定することが可能となる。
【0066】
従って、静電容量が小さく設定されたキャパシタ部品であっても、上部電極の全体面積をレーザのビーム径に合わせて大きく確保できるので(例えば300×200μm2)、レーザが上部電極からはみ出すことはなく、接続不良が発生するおそれがない。
【0067】
次いで、図12(c)に示すように、セミアディティブ法などにより、第1ビアホールVH1を介してキャパシタ部品1の上部電極18及び下部電極引き出し部15と第1配線層36aにそれぞれ接続される第2配線層36bを第1層間絶縁層40aの上に形成する。また、コア基板30の下面側においても、第1ビアホールVH1を介して第1配線層36aに接続される第2配線層36bが形成される。
【0068】
次いで、図13に示すように、コア基板30の両面側に、第2配線層36bの上に第2ビアホールVH2が設けられた第2層間絶縁層40bがそれぞれ形成される。その後に、コア基板30の両面側に、第2ビアホールVH2を介して第2配線層36bに接続される第3配線層36cが第2層間絶縁層40bの上にそれぞれ形成される。さらに、コア基板30の両面側に、第3配線層36cの上に開口部42xが設けられたソルダレジスト42がそれぞれ形成され、開口部42x内の第3配線層36cの部分にNi/Auめっきが施されて接続部37が形成される。
【0069】
これにより、本実施形態のキャパシタ部品1が配線基板に内蔵されて構成されるキャパシタ内蔵基板5が得られる。以上のように、本実施形態のキャパシタ内蔵基板5では、静電容量が小さなキャパシタ部品であっても、静電容量に関係なく上部電極18の全体面積を大きく設定できるので、レーザビアプロセスによって容易にキャパシタ部品を配線基板に内蔵させることができる。
【0070】
(第2の実施の形態)
図14及び図15は本発明の第2実施形態のキャパシタ部品の製造方法を示す断面図、図16は同じくキャパシタ部品を示す断面図である。第2実施形態が第1実施形態と異なる点は、シリコン基板の代わりに樹脂層を基板として使用することにある。第2実施形態では、第1実施形態と同一要素については同一符号を付してその詳しい製造方法などの説明は省略する。
【0071】
第2実施形態のキャパシタ部品の製造方法は、図14(a)に示すように、まず、ガラス基板50を用意し、ガラス基板50の上に膜厚が50〜100nmのクロム(Cr)又はニッケル(Ni)をスパッタ法によって形成して剥離用金属層52を得る。
【0072】
次いで、図14(b)に示すように、剥離用金属層52の上に膜厚が5〜50μmの樹脂層54を形成する。樹脂層54は、例えば、液状のポリイミド樹脂を塗布した後に熱処理して硬化させることによって得られる。ガラス基板50は樹脂層54の支持体として機能するものであり、ガラス基板50の他に支持体として機能する各種の基板を使用することができる。
【0073】
続いて、図14(c)に示すように、第1実施形態と同様な方法により、樹脂層54の上にタンタル層からなる下部電極14と、タンタル層の一部を陽極酸化して得られるタンタル酸化層からなる誘電体層16を形成する。
【0074】
次いで、図14(d)に示すように、第1実施形態の図5(a)から図6(b)までの工程を遂行することにより、樹脂層52の上に第1実施形態と同一構造のキャパシタ素子Cを形成する。
【0075】
続いて、図15(a)に示すように、図14(d)の構造体の上面に保護フィルム56を貼着する。さらに、硝酸系のエッチャントを使用するウェットエッチングにより、ウェハ状のガラス基板50上に形成された剥離用金属層52をガラス基板50の側面から内側にかけて部分的にエッチングして除去する。これにより、ガラス基板50は剥離用金属層52から容易に剥離できる状態となる。
【0076】
続いて、剥離用金属層52からガラス基板50を剥離して除去した後に、樹脂層54の下面中央部に残る剥離用金属層52をウェットエッチングによって除去する。これにより、図15(b)に示すように、樹脂層54の下面が露出した状態となる。その後に、図15(c)に示すように、保護フィルム56が除去される。
【0077】
さらに、図15(c)の構造体を各キャパシタ形成領域が得られるように切断して分離することによって個片化する。これにより、図16に示すように、第2実施形態のキャパシタ部品2が得られる。
【0078】
図16に示すように、第2実施形態のキャパシタ部品2では、基板として機能する樹脂層54の上にタンタル層からなる下部電極14が形成され、下部電極14の表層部にタンタル層が陽極酸化して得られるタンタル酸化層からなる誘電体層16が設けられている。そして、第1実施形態と同様に、誘電体層16のパターン領域内に第1開口部20xが設けられ、下部電極14の上に第2開口部20yが設けられた保護絶縁層20が誘電体層16の周縁部から外側にかけて形成されている。
【0079】
さらに、第1実施形態と同様に、シード層18a及び銅層パターン18bから構成されて誘電体層16に電気的に結合された上部電極18が保護絶縁層20の第1開口部20xから保護絶縁層20の上面にかけて形成されている。また、上部電極18と同一材料からなる下部電極引き出し部15が保護絶縁層20の第2開口部20yから保護絶縁層20の上面にかけて形成されている。
【0080】
第2実施形態のキャパシタ部品2は、第1実施形態キャパシタ部品1のシリコン基板10aを樹脂層54に代えたものであり、第1実施形態と同様な効果を奏する。これに加えて、第2実施形態では、薄膜の樹脂層54がガラス基板50で支持された状態で、樹脂層54の上にキャパシタ素子Cが形成された後にガラス基板50が除去されるので、薄膜の樹脂層54を基板として使用する薄型のキャパシタ部品が容易に製造される。
【0081】
そして、第2実施形態のキャパシタ部品2においても第1実施形態と同様な方法によって配線基板に内蔵される。第2実施形態では、キャパシタ部品のさらなる薄型化が可能になるので、キャシタ部品を配線基板に内蔵させる際に容易になると共に、キャパシタ内蔵基板の薄型化も可能になる。
【図面の簡単な説明】
【0082】
【図1】図1は関連技術のキャパシタ部品を示す断面図である。
【図2】図2は関連技術のキャパシタ部品における各設計容量値と測定容量値の関係を示す図である。
【図3】図3は関連技術のキャパシタ部品における各設計容量値からの測定容量平均値の誤差率を示す図である。
【図4】図4(a)〜(d)は本発明の第1実施形態のキャパシタ部品の製造方法を示す断面図(その1)である。
【図5】図5(a)〜(d)は本発明の第1実施形態のキャパシタ部品の製造方法を示す断面図(その2)である。
【図6】図6(a)〜(c)は本発明の第1実施形態のキャパシタ部品の製造方法を示す断面図(その3)である。
【図7】図7は本発明の第1実施形態のキャパシタ部品を示す断面図である。
【図8】図8は本発明の第1実施形態のキャパシタ部品における各設計容量値と測定容量値の関係を示す図である。
【図9】図9は本発明の第1実施形態のキャパシタ部品における各設計容量値に対する測定容量平均値の誤差率を示す図である。
【図10】図10は本発明の実施形態のキャパシタ部品に発生する寄生容量を説明する模式図である。
【図11】図11(a)〜(c)は本発明の第1実施形態のキャパシタ内蔵基板の製造方法を示す断面図(その1)である。
【図12】図12(a)〜(c)は本発明の第1実施形態のキャパシタ内蔵基板の製造方法を示す断面図(その2)である。
【図13】図13は本発明の第1実施形態のキャパシタ内蔵基板を示す断面図である。
【図14】図14(a)〜(d)は本発明の第2実施形態のキャパシタ部品の製造方法を示す断面図(その1)である。
【図15】図15(a)〜(c)は本発明の第2実施形態のキャパシタ部品の製造方法を示す断面図(その2)である。
【図16】図16は本発明の第2実施形態のキャパシタ部品を示す断面図である。
【符号の説明】
【0083】
1,2…キャパシタ部品、5…キャパシタ内蔵基板、10…シリコンウェハ、12…シリコン酸化層、14a…タンタル層、14…下部電極、15…下部電極引き出し部、16…誘電体層、16a…タンタル酸化層、18…上部電極、18a…シード層、18b…銅層パターン、19,29…レジスト膜、19x,29x,42x…開口部、20…保護絶縁層、20x…第1開口部、20y…第2開口部、30…コア基板、32…絶縁基板、32x…スルーホール、34…スーホールめっき層、36a…第1配線層、36b…第2配線層、36c…第3配線層、38…接着層、37…接続部、40a…第1層間絶縁層、40b…第2層間絶縁層、42…ソルダレジスト、VH1,VH2…ビアホール、C…キャパシタ素子、PC…寄生容量。
【技術分野】
【0001】
本発明はキャパシタ部品及びその製造方法とキャパシタ内蔵基板に係り、さらに詳しくは、基板の上に下部電極、誘電体層及び上部電極が形成されて構成され、絶縁層に埋設させた状態で配線基板に容易に内蔵できるキャパシタ部品及びその製造方法とキャパシタ内蔵基板に関する。
【背景技術】
【0002】
従来、基板の上に薄膜からなる下部電極、誘電体層及び上部電極が順に形成されて構成されるキャパシタ部品がある。近年では、そのようなキャパシタ部品を絶縁層に埋設させた状態で配線基板に内蔵させる技術について報告されている。
【0003】
特許文献1には、キャパシタなどの電子部品の接続端子を被覆するパシベージョン膜を全面に形成しておき、電子部品を配線基板の絶縁層に埋設させて実装するときに、絶縁層及びパシベーション膜にビアホールを形成して接続端子を露出させる方法が記載されている。
【0004】
また、特許文献2には、静電容量が異なる複数のキャパシタが基板の上に1チップ化されて構成されるキャパシタ装置を絶縁膜で埋設した状態で配線基板に内蔵させることが記載されている。
【0005】
また、特許文献3には、貫通する開口部が設けられたキャパシタを配線基板の上に形成し、開口部を絶縁層で埋設し、開口部内の絶縁層を貫通するビアホールを形成した後に、ビア配線を形成する方法が記載されている。
【特許文献1】特開2005−327984号公報
【特許文献2】特開2005−191266号公報
【特許文献3】特開2006−173494号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
ところで、従来のキャパシタ部品には、下部電極上に形成された誘電体層のパターン領域内に上部電極の全体が接触して配置されて構成されるものがある。キャパシタ部品では、誘電体層と上部電極との接触面積がキャパシタ部品の静電容量を決めるファクターの一つとなる。しかしながら、上部電極を形成する際にはエッチングシフトが発生するので、誘電体層と上部電極との接触面積が設計値よりも小さくなり、これに伴ってキャパシタ部品の静電容量が設計値よりも小さくなってしまう問題がある。
【0007】
また、特許文献2に記載されているように、キャパシタ部品を配線基板に内蔵させる際には、キャパシタ部品を絶縁層で被覆した後に、絶縁層をレーザで加工することによりキャパシタ部品の上部電極及び下部電極に接続されるビアホールを形成する必要がある。しかしながら、比較的小さな静電容量のキャパシタ部品を設計すると、上部電極の面積がレーザのビーム径より小さくなる場合があり、配線基板にキャパシタ部品を内蔵させる際にレーザビアプロセスを使用することが困難になる。
【0008】
本発明は以上の課題を鑑みて創作されたものであり、誘電体層と上部電極との接触面積の設計値からのずれが抑制されて所望の静電容量が得られると共に、静電容量を小さく設定する場合であってもレーザビアプロセスを使用して容易に配線基板に内蔵させることができるキャパシタ部品及びその製造方法とキャパシタ内蔵基板を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記課題を解決するため、本発明はキャパシタ部品に係り、基板と、前記基板の上に形成された下部電極と、前記下部電極に電気的に結合されて、パターン化されて形成された誘電体層と、前記誘電体層の上に形成され、前記誘電体層のパターン領域内に第1開口部が設けられた保護絶縁層と、前記誘電体層に電気的に結合されて、前記第1開口部内から前記保護絶縁層の上面にかけて形成された上部電極とを有し、前記保護絶縁層の前記第1開口部によって前記誘電体層と前記上部電極との接触面積が画定されていることを特徴とする。
【0010】
本発明では、基板(シリコンや樹脂など)の上に下部電極が形成され、下部電極に電気的に結合された誘電体層がパターン化されて形成されている。誘電体層はバルブ金属層を陽極酸化して形成してもよいし、あるいは各種の誘電体層を下部電極上に形成した後にパターニングしてもよい。さらに、誘電体層のパターン領域内に第1開口部が設けられた保護絶縁層(ポリイミド樹脂など)が形成され、その第1開口部内から保護絶縁層の上面にかけて上部電極が形成されている。つまり、保護絶縁層の第1開口部によって誘電体層と上部電極との接触面積が画定されている。
【0011】
このため、例えばセミアディティブ法で上部電極が形成される際に、ウェットエッチングによって上部電極の外形が設計寸法から小さくなって形成されるとしても、上部電極のパターンエッジは保護絶縁層の上に配置されるので、誘電体層と上部電極との接触面積に何ら影響を及ぼすことはなく、所望の静電容量をもつキャパシタ素子が得られる。
【0012】
上記した発明において、保護絶縁層の第1開口部の面積はキャパシタ素子の静電容量に合わせて調整され、上部電極の全体の面積は、前記キャパシタ部品を配線基板に内蔵する際のレーザビアプロセスで使用されるレーザのビーム径に合わせて調整される。本発明のキャパシタ部品では、小さな静電容量のキャパシタ素子を得るために誘電体層と上部電極との接触面積を小さくする場合であっても、上部電極の全体面積は静電容量とは関係なく大きく設定することが可能となる。
【0013】
従って、上部電極の全体面積をレーザのビーム径に合わせて大きく確保できるので、レーザが上部電極からはみ出すことはなく、接続不良が発生するおそれがない。これにより、小さな静電容量のキャパシタ部品であっても、レーザビアプロセスを使用して配線基板に容易に内蔵させることができる。
【0014】
上記した発明において、基板は、下部電極側に絶縁層が設けられたシリコン基板、又は樹脂層からなることを特徴とする。基板を樹脂層から形成する場合は、樹脂層がガラス基板で支持された状態で、樹脂層の上にキャパシタ素子が形成され、その後にガラス基板が樹脂層から剥離されて除去される。そのような製造方法を採用することにより、薄膜の樹脂層を基板として使用できるので、キャパシタ部品の薄型化が可能になる。
【発明の効果】
【0015】
以上説明したように、本発明のキャパシタ部品は、所望の静電容量が得られると共に、小さな静電容量のキャパシタ部品であってもレーザビアプロセスを使用して容易に配線基板に内蔵させることができる
【発明を実施するための最良の形態】
【0016】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【0017】
本実施形態のキャパシタ部品を説明する前に、関連技術のキャパシタ部品の問題点について説明する。図1に示すように、関連技術のキャパシタ部品では、基板100の上にタンタル層からなる下部電極200が形成され、下部電極200の一部にはタンタル酸化層からなる誘電体層300が形成されている。タンタル酸化層はタンタル層が膜厚方向の途中まで陽極酸化されて形成される。
【0018】
また、誘電体層300の上にはシード層420及び金属パターン層440から構成される上部電極500が形成されている。上部電極500はその全体が誘電体層300に接触して形成されている。
【0019】
さらに、下部電極200の上にはシード層420及び金属パターン層440から構成される下部電極引き出し部600が形成され、下部電極200の接続部が上部電極500の高さと同一になるように調整されている。
【0020】
本願発明者は、上記した関連技術のキャパシタ部品において、静電容量が1.1〜10pFになるように上部電極の寸法を設計した複数のキャパシタをそれぞれ作成し、各キャパシタの静電容量を測定した。各キャパシタの誘電体層300(タンタル酸化層)の膜厚を300nmに設定した。この場合の静電容量密度は70nF/cm2となる。
【0021】
例えば、キャパシタ部品の静電容量を10pFに設定するときは上部電極500の面積が120×120μm2(設計値)となる。また、キャパシタ部品の静電容量を1.1pFに下げて設定する場合は、上部電極500の面積は40×40μm2(設計値)となる。
【0022】
その結果によれば、図2に示すように、各キャパシタ部品の設計容量値をx、測定容量値をyとすると、それらの関係を示す近似式はy=0.89xとなり、平均して−11%の誤差が生じることが分った。そして、図3に示すように、キャパシタ部品の設計容量値が小さくなるにつれて設計容量値からの誤差率が大きくなる傾向があり、最小の静電容量(1.1pF)の場合、設計容量値に対して−35%となり、最も大きな誤差率が発生した。
【0023】
測定容量値が設計容量値に対して小さくなった理由は、上部電極500を形成する際にその実際の出来上がりの面積が設計面積よりも小さくなったためである。上部電極500と誘電体層300との接触面積は、キャパシタ部品の静電容量を決めるファクターの一つとなる。
【0024】
上記した図1のキャパシタ部品の上部電極500の形成方法(セミアディティブ法)を説明すると、まず、誘電体層300の上にシード層420が形成され、その上に所要の開口部が設けられたレジスト(不図示)が形成される。続いて、レジストの開口部に電解めっきによって金属パターン層440が形成される。さらに、レジストが除去された後に、金属パターン層440をマスクにしてシード層420がエッチングされて上部電極500が得られる。
【0025】
関連技術のキャパシタ部品では、誘電体層300の上に上部電極500の全体が接触する構造であり、セミアディティブ法において特にシード層420をエッチングする工程でかなりのエッチングシフトが生じるので、実際に得られる上部電極500の寸法が設計値より小さくなる。
【0026】
本願発明者の実験では、設計容量値が1.1pFの場合、上部電極500の設計寸法は40μm□であるが、実際には34〜37μm□と小さくなった。このように、関連技術のキャパシタ部品では、上部電極の寸法が設計値より小さくなってキャパシタの静電容量が設計値からずれてしまう問題がある。
【0027】
また、キャパシタ部品を配線基板に内蔵する際には、キャパシタ部品が絶縁層で被覆された後に、絶縁層がレーザで加工されて、キャパシタ部品の上部電極及び下部電極に接続されるビアホールが形成される。このとき、レーザのビーム径が50μm以上であるので、上部電極の寸法をそれ以上に設定する必要がある。
【0028】
しかしながら、関連技術のキャパシタ部品では、静電容量が例えば1.1pFになるように設計する場合、上部電極の寸法は40μm□になり、レーザが上部電極500からはみ出すので、配線基板に内蔵させる際にレーザビアプロセスを使用することが困難になる。
【0029】
以下に説明する本実施形態のキャパシタ部品は上述した問題を解消することができる。
【0030】
(第1の実施の形態)
図4〜図6は本発明の第1実施形態のキャパシタ部品の製造方法を示す断面図、図7は同じくキャパシタ部品を示す断面図である。
【0031】
第1実施形態のキャパシタ部品の製造方法は、図4(a)に示すように、まず、厚みが725μm程度のシリコンウェハ10を用意し、シリコンウェハ10を熱酸化することにより、その両面側に膜厚が300nm程度のシリコン酸化層12(絶縁層)をそれぞれ形成する。なお、シリコンウェハ10には、複数のキャパシタ形成領域が画定されている。
【0032】
その後に、図4(b)に示すように、シリコンウェハ10上のシリコン酸化層12の上に膜厚が600nm程度のタンタル(Ta)層14aをスパッタ法によって形成する。さらに、図4(c)に示すように、タンタル層14aの所要部上に開口部19xが設けられたレジスト19を形成する。
【0033】
次いで、図4(d)に示すように、化成電圧が200V程度の陽極酸化法によってレジスト19の開口部19x内に露出するタンタル層14aの表層部を酸化して膜厚が300nm程度のタンタル酸化層16aを形成する。その後に、レジスト19が除去される。これにより、タンタル層14aがキャパシタ用の下部電極14となり、タンタル層14aの膜厚方向の途中まで形成されたタンタル酸化層16aがキャパシタ用の誘電体層16となる。誘電体層16は、シリコンウェハ10の各キャパシタ形成領域にパターン化されてそれぞれ形成される。
【0034】
タンタルはバルブ金属の一例であり、バルブ金属とは、それを陽極酸化して得られる金属酸化物が一方向にのみ電流を通し、逆方向には電流をほとんど通さない、いわゆる弁作用をもつものである。バルブ金属としては、タンタルの他に、ニオブ、アルミニウム又はチタンなどがあり、そのようなバルブ金属層の一部を陽極酸化することによって得られる酸化ニオブ層、酸化アルミニウム層、又は酸化チタン層などを誘電体層16として使用してもよい。
【0035】
あるいは、下部電極14の上に酸化シリコン層や強誘電体層(BTO(BaTiO3),BST((Ba,Sr)TiO3),PZT(Pb(Zr,Ti)O3))などをスパッタ法などによって形成し、それらをフォトリソグラフィに基づいてパターニングして誘電体層16としてもよい。
【0036】
次いで、図5(a)に示すように、誘電体層16の上に第1開口部20xが設けられ、下部電極14の上に第2開口部20yが設けられた保護絶縁層20を形成する。保護絶縁層は誘電体層16の周縁側から外側にかけて形成され、その第1開口部20xは所要の面積の誘電体層16が露出するように誘電体層16のパターン領域内に配置される。
【0037】
保護絶縁層20は、好適には、感光性のポリイミド樹脂がフォトリソグラフィによってパターニングされて形成される。ポリイミド樹脂の膜厚は10μm程度であり、比誘電率が3.7程度のものが使用される。あるいは、ポリイミド樹脂の他に、フェノール樹脂などの同等な絶縁特性を有するものであれば各種の絶縁材料を使用することができる。
【0038】
後に説明するように、上部電極が保護絶縁層20の第1開口部20xから保護絶縁層20の上面にかけて形成され、保護絶縁層20の開口部20xによって誘電体層16と上部電極18との接触面積が画定される。このように、本実施形態では、保護絶縁層20をパターニングする際のフォトリソグラフィの精度によって誘電体層16と上部電極18との接触面積の精度が決まるようにしている。
【0039】
次いで、図5(b)に示すように、図5(a)の構造体の上面に、膜厚が50nmのクロム(Cr)層と膜厚が500nmの銅(Cu)層とをスパッタ法によって順次形成してシード層18aを得る。続いて、図5(c)に示すように、誘電体層16の上方に第1開口部29xが設けられ、下部電極14の上方に第2開口部29yがそれぞれ設けられたレジスト29をシード層18aの上に形成する。さらに、図5(d)に示すように、シード層18aをめっき給電経路として利用する電解めっきにより、レジスト29の第1、第2開口部29x,29y内に膜厚が10μm程度の銅層パターン18bを形成する。
【0040】
次いで、図6(a)に示すように、レジスト29を除去してシード層18aを露出させる。その後に、図6(b)に示すように、銅層パターン18bをマスクにしてシード層18aをウェットエッチングする。これにより、シード層18aと銅層パターン18bとによって構成されて、誘電体層16に電気的に結合される上部電極18が得られる。上部電極18は保護絶縁層20の第1開口部20xを埋め込んで形成されると共に、保護絶縁層20の上面に延在して形成される。
【0041】
このとき同時に、シード層18aと銅層パターン18bとによって構成されて下部電極14に接続される下部電極引き出し部15が得られる。下部電極引き出し部15の上面が下部電極14の接続部となり、上部電極18及び下部電極引き出し部15の上面が略同一の高さになって形成される。
【0042】
このようにして、下部電極14、誘電体層16及び上部電極18から構成されるキャパシタ素子Cがシリコンウェハ10の各キャパシタ形成領域にそれぞれ形成される。
【0043】
本実施形態では、誘電体層16のパターン領域内に第1開口部20xが設けられた保護絶縁層20が形成され、その第1開口部20x内から保護絶縁層20の上面にかけて上部電極18が形成される。
【0044】
このため、銅層パターン18bをマスクとしてシード層18aをウェットエッチングして上部電極18を得る際に、上部電極18の外形が設計寸法より小さくなるとしても、上部電極18のパターンエッジは保護絶縁層20の上に配置されるので、誘電体層16と上部電極18との接触面積には何ら影響しない。誘電体層16と上部電極18との接触面積は保護絶縁層20の第1開口部20xによって決定されるからである。従って、関連技術と違って、誘電体層16と上部電極18との接触面積が設計値から大きくずれることはなく、所望の静電容量をもつキャパシタ素子Cを得ることができる。
【0045】
なお、上部電極18は、金属層をスパッタ法などで形成した後に、フォトリソグラフィ及びエッチングにより金属層をパターニングして形成してもよい。
【0046】
続いて、図6(c)に示すように、シリコンウェハ10が50μm程度の厚みになるまでその下面側から研磨されて薄型化される。さらに、シリコンウェハ10の各キャパシタ形成領域が得られるようにシリコンウェハ10を切断して分離することにより個片化する。これにより、図7に示すように、第1実施形態のキャパシタ部品1が得られる。
【0047】
図7に示すように、第1実施形態のキャパシタ部品1では、シリコン基板10aの上面側にシリコン酸化層12を介してタンタル層からなる下部電極14が形成されている。下部電極14の一部にはその膜厚方向の途中まで形成されたタンタル酸化層からなる誘電体層16がパターン化されて形成されている。タンタル酸化層はタンタル層が陽極酸化されて得られる。下部電極14は誘電体層16の下側から横方向に延びる延在部14xを備えている。
【0048】
また、誘電体層16及び下部電極14の延在部14xの上に第1、第2開口部20x,20yがそれぞれ設けられた保護絶縁層20が誘電体層16の周縁部から外側にかけて形成されている。保護絶縁層20は、好適にはポリイミドなどの樹脂から形成される。さらに、保護絶縁層20の第1開口部20x内から保護絶縁層20の上面にかけて誘電体層16に電気的に結合する上部電極18が形成されており、上部電極18のパターンエッジは保護絶縁層20の上に配置されている。上部電極18はシード層18aと銅層パターン18bにより構成されている。
【0049】
また、保護絶縁層20の第2開口部20yから保護絶縁層20の上面かけて下部電極14に接続された下部電極引き出し部15が形成されており、その上面が下部電極14の接続部となっている。下部電極引き出し部15は上部電極18と同一材料から構成される。下部電極14の上に下部電極引き出し部15を設けることにより、下部電極14の接続部が上部電極18と略同一の高さになるように設定されている。
【0050】
以上のように、本実施形態のキャパシタ部品1では、誘電体層16と上部電極18との接触面積が保護絶縁層20の第1開口部20xによって画定されるようにし、上部電極18のパターンエッジを保護絶縁層20の上面にもち上げて配置している。このため、前述した製造方法で説明したように、セミアディティブ法で上部電極18を形成する際に、エッチングシフトによって上部電極18の外形が設計値より小さくなるとしても、誘電体層16と上部電極18との接触面積には何ら影響を与えない。
【0051】
しかも、上部電極18を保護絶縁層20の上面にもち上げて配置するので、静電容量の小さなキャパシタを得るために誘電体層16と上部電極18との接触面積を小さくする場合であっても、静電容量に関係なく上部電極18の全体面積を大きく設定することが可能となる。これにより、後述するように、上部電極18の全体面積をレーザビアプロセスに合わせて調整できるので、静電容量が小さなキャパシタ部品であってもレーザビアプロセスを使用して配線基板に容易に内蔵させることができる。
【0052】
本願発明者は、本実施形態のキャパシタ部品において、静電容量が1.1〜10pFになるように上部電極の寸法を設計した複数のキャパシタをそれぞれ作成し、各キャパシタの静電容量を測定し、前述した関連技術のキャパシタ部品と比較した。なお、各キャパシタの誘電体層16(タンタル酸化層)の膜厚は関連技術と同様に300nmに設定した。
【0053】
図8は本実施形態のキャパシタ部品における設計容量値と測定容量値の関係を示しており、比較のため前述した図2の関連技術のキャパシタ部品のデータを再掲している。図8に示すように、各キャパシタ部品の設計容量値をx、測定容量値をyとすると、それらの関係を示す近似式はy=0.96xとなり、本実施形態のキャパシタ部品の測定容量値の設計容量値からの誤差は平均して−4%であり、前述した関連技術のキャパシタ部品の誤差(−11%)の半分以下となった。
【0054】
図9は各設計容量値からの測定容量平均値の誤差率((設計容量値−測定容量平均値)/設計容量値)×100(%))を示す図であり、比較のため図3の関連技術のキャパシタ部品のデータを再掲している。図9に示すように、本実施形態のキャパシタ部品の誤差率は、各設計容量値において関連技術よりも低くなっている。最も小さな設計容量(1.1pF)での誤差は10%であり、関連技術のキャパシタ部品の誤差(30%)の1/3に低減された。
【0055】
また、誘電体層16と上部電極18との接触面積を画定する保護絶縁層20の第1開口部20xの寸法(径)は、設計値に対して−1〜−2μmで安定して形成することができた。関連技術のキャパシタ部品の上部電極の寸法(径)は、設計値に対して−3〜−6μmであることを考慮すると、本実施形態のキャパシタ部品は、誘電体層16と上部電極18との接触面積を設計値により近づけることができることが分る。
【0056】
なお、図10に示すように、本実施形態のキャパシタ部品では、誘電体層16と上部電極18との接触面積を画定するために保護絶縁層20を形成するので、上部電極18と下部電極14との間に保護絶縁層20が配置され、これによって寄生容量PCが発生する。保護絶縁層20の第1開口部20xの面積が40μ×40μm2(設計容量値:1.1pF)で、かつ上部電極18の全体面積が300×200μm2とする場合、寄生容量は0.15pFとなる。
【0057】
従って、比誘電率が低い保護絶縁層20を使用すると共に、その厚みを厚くし、かつ上部電極18の全体面積を小さく(例えば150×150μm2)して保護絶縁層20上のかぶり部を少なくすることによって寄生容量PCを低減させることが好ましい。これにより、キャパシタ部品の容量精度をさらに向上させることができる。例えば、誘電体層16としてタンタル酸化層を使用する場合は、保護絶縁層20の比誘電率が4以下で、その膜厚が10〜50μmに設定される。
【0058】
次に、本実施形態のキャパシタ部品を配線基板に内蔵させる方法について説明する。
【0059】
まず、図11(a)に示すようなコア基板30を用意する。コア基板30では、ガラスエポキシ樹脂などからなる絶縁基板32にスルーホール32xが設けられており、スルーホール32xに中にスルーホールめっき層34が設けられている。絶縁基板32の両面側にはスルーホールめっき層34を介して相互接続された第1配線層36aがそれぞれ形成されている。本実施形態では、キャパシタ部品が実装される被実装体の一例として第1配線層36aを備えたコア基板30が使用される。
【0060】
次いで、図11(b)に示すように、コア基板30の上面側に接着層38を形成する。接着層38としては、半硬化状態(Bステージ)の樹脂が使用される。続いて、図11(c)に示すように、前述した本実施形態のキャパシタ部品1を用意し、そのシリコン基板10a側を下にしてキャパシタ部品1を接着層38の上に配置する。さらに、接着層38を熱処理して硬化させることによりキャパシタ部品1を接着層38に固着する。
【0061】
続いて、図12(a)に示すように、コア基板30の上面側に、樹脂フィルムを貼着するなどしてキャパシタ部品1を被覆する第1層間絶縁層40aを形成する。さらに、コア基板30の下面側にも第1配線層36aを被覆する第1層間絶縁層40aが形成される。
【0062】
次いで、図12(b)に示すように、コア基板30の上面側の第1層間絶縁層40aをレーザで加工することにより、キャパシタ部品1の上部電極18及び下部電極引き出し部15に到達する深さの第1ビアホールVH1を形成する。
【0063】
また、コア基板30の上面側の第1層間絶縁層40a及び接着層38がレーザで加工されて、第1配線層36aに到達する深さの第1ビアホールVH1が形成される。さらに、コア基板30の下面側においても、第1配線層36a上の第1層間絶縁層40aの部分に第1ビアホールVH1が形成される。
【0064】
ここで、前述した関連技術のキャパシタ部品を採用する場合は、キャパシタの静電容量を1.1pFと比較的小さく設定する場合、タンタル酸化層の膜厚を300nmとするとき、上部電極の面積は40μ×40μm2に設定される。しかしながら、第1ビアホールVH1を形成する際に使用されるレーザのビーム径は50〜100μmであるので、関連技術のキャパシタ部品ではレーザが上部電極からはみ出してしまい、接続不良が発生してしまう。
【0065】
これに対して、本実施形態のキャパシタ部品1では、上部電極18が保護絶縁層20の第1開口部20x内から保護絶縁層20の上面にもち上げて配置される。このため、小さな静電容量のキャパシタ素子を得るために誘電体層16と上部電極18との接触面積を小さくする場合であっても、上部電極18の全体面積は静電容量とは関係なく大きく設定することが可能となる。
【0066】
従って、静電容量が小さく設定されたキャパシタ部品であっても、上部電極の全体面積をレーザのビーム径に合わせて大きく確保できるので(例えば300×200μm2)、レーザが上部電極からはみ出すことはなく、接続不良が発生するおそれがない。
【0067】
次いで、図12(c)に示すように、セミアディティブ法などにより、第1ビアホールVH1を介してキャパシタ部品1の上部電極18及び下部電極引き出し部15と第1配線層36aにそれぞれ接続される第2配線層36bを第1層間絶縁層40aの上に形成する。また、コア基板30の下面側においても、第1ビアホールVH1を介して第1配線層36aに接続される第2配線層36bが形成される。
【0068】
次いで、図13に示すように、コア基板30の両面側に、第2配線層36bの上に第2ビアホールVH2が設けられた第2層間絶縁層40bがそれぞれ形成される。その後に、コア基板30の両面側に、第2ビアホールVH2を介して第2配線層36bに接続される第3配線層36cが第2層間絶縁層40bの上にそれぞれ形成される。さらに、コア基板30の両面側に、第3配線層36cの上に開口部42xが設けられたソルダレジスト42がそれぞれ形成され、開口部42x内の第3配線層36cの部分にNi/Auめっきが施されて接続部37が形成される。
【0069】
これにより、本実施形態のキャパシタ部品1が配線基板に内蔵されて構成されるキャパシタ内蔵基板5が得られる。以上のように、本実施形態のキャパシタ内蔵基板5では、静電容量が小さなキャパシタ部品であっても、静電容量に関係なく上部電極18の全体面積を大きく設定できるので、レーザビアプロセスによって容易にキャパシタ部品を配線基板に内蔵させることができる。
【0070】
(第2の実施の形態)
図14及び図15は本発明の第2実施形態のキャパシタ部品の製造方法を示す断面図、図16は同じくキャパシタ部品を示す断面図である。第2実施形態が第1実施形態と異なる点は、シリコン基板の代わりに樹脂層を基板として使用することにある。第2実施形態では、第1実施形態と同一要素については同一符号を付してその詳しい製造方法などの説明は省略する。
【0071】
第2実施形態のキャパシタ部品の製造方法は、図14(a)に示すように、まず、ガラス基板50を用意し、ガラス基板50の上に膜厚が50〜100nmのクロム(Cr)又はニッケル(Ni)をスパッタ法によって形成して剥離用金属層52を得る。
【0072】
次いで、図14(b)に示すように、剥離用金属層52の上に膜厚が5〜50μmの樹脂層54を形成する。樹脂層54は、例えば、液状のポリイミド樹脂を塗布した後に熱処理して硬化させることによって得られる。ガラス基板50は樹脂層54の支持体として機能するものであり、ガラス基板50の他に支持体として機能する各種の基板を使用することができる。
【0073】
続いて、図14(c)に示すように、第1実施形態と同様な方法により、樹脂層54の上にタンタル層からなる下部電極14と、タンタル層の一部を陽極酸化して得られるタンタル酸化層からなる誘電体層16を形成する。
【0074】
次いで、図14(d)に示すように、第1実施形態の図5(a)から図6(b)までの工程を遂行することにより、樹脂層52の上に第1実施形態と同一構造のキャパシタ素子Cを形成する。
【0075】
続いて、図15(a)に示すように、図14(d)の構造体の上面に保護フィルム56を貼着する。さらに、硝酸系のエッチャントを使用するウェットエッチングにより、ウェハ状のガラス基板50上に形成された剥離用金属層52をガラス基板50の側面から内側にかけて部分的にエッチングして除去する。これにより、ガラス基板50は剥離用金属層52から容易に剥離できる状態となる。
【0076】
続いて、剥離用金属層52からガラス基板50を剥離して除去した後に、樹脂層54の下面中央部に残る剥離用金属層52をウェットエッチングによって除去する。これにより、図15(b)に示すように、樹脂層54の下面が露出した状態となる。その後に、図15(c)に示すように、保護フィルム56が除去される。
【0077】
さらに、図15(c)の構造体を各キャパシタ形成領域が得られるように切断して分離することによって個片化する。これにより、図16に示すように、第2実施形態のキャパシタ部品2が得られる。
【0078】
図16に示すように、第2実施形態のキャパシタ部品2では、基板として機能する樹脂層54の上にタンタル層からなる下部電極14が形成され、下部電極14の表層部にタンタル層が陽極酸化して得られるタンタル酸化層からなる誘電体層16が設けられている。そして、第1実施形態と同様に、誘電体層16のパターン領域内に第1開口部20xが設けられ、下部電極14の上に第2開口部20yが設けられた保護絶縁層20が誘電体層16の周縁部から外側にかけて形成されている。
【0079】
さらに、第1実施形態と同様に、シード層18a及び銅層パターン18bから構成されて誘電体層16に電気的に結合された上部電極18が保護絶縁層20の第1開口部20xから保護絶縁層20の上面にかけて形成されている。また、上部電極18と同一材料からなる下部電極引き出し部15が保護絶縁層20の第2開口部20yから保護絶縁層20の上面にかけて形成されている。
【0080】
第2実施形態のキャパシタ部品2は、第1実施形態キャパシタ部品1のシリコン基板10aを樹脂層54に代えたものであり、第1実施形態と同様な効果を奏する。これに加えて、第2実施形態では、薄膜の樹脂層54がガラス基板50で支持された状態で、樹脂層54の上にキャパシタ素子Cが形成された後にガラス基板50が除去されるので、薄膜の樹脂層54を基板として使用する薄型のキャパシタ部品が容易に製造される。
【0081】
そして、第2実施形態のキャパシタ部品2においても第1実施形態と同様な方法によって配線基板に内蔵される。第2実施形態では、キャパシタ部品のさらなる薄型化が可能になるので、キャシタ部品を配線基板に内蔵させる際に容易になると共に、キャパシタ内蔵基板の薄型化も可能になる。
【図面の簡単な説明】
【0082】
【図1】図1は関連技術のキャパシタ部品を示す断面図である。
【図2】図2は関連技術のキャパシタ部品における各設計容量値と測定容量値の関係を示す図である。
【図3】図3は関連技術のキャパシタ部品における各設計容量値からの測定容量平均値の誤差率を示す図である。
【図4】図4(a)〜(d)は本発明の第1実施形態のキャパシタ部品の製造方法を示す断面図(その1)である。
【図5】図5(a)〜(d)は本発明の第1実施形態のキャパシタ部品の製造方法を示す断面図(その2)である。
【図6】図6(a)〜(c)は本発明の第1実施形態のキャパシタ部品の製造方法を示す断面図(その3)である。
【図7】図7は本発明の第1実施形態のキャパシタ部品を示す断面図である。
【図8】図8は本発明の第1実施形態のキャパシタ部品における各設計容量値と測定容量値の関係を示す図である。
【図9】図9は本発明の第1実施形態のキャパシタ部品における各設計容量値に対する測定容量平均値の誤差率を示す図である。
【図10】図10は本発明の実施形態のキャパシタ部品に発生する寄生容量を説明する模式図である。
【図11】図11(a)〜(c)は本発明の第1実施形態のキャパシタ内蔵基板の製造方法を示す断面図(その1)である。
【図12】図12(a)〜(c)は本発明の第1実施形態のキャパシタ内蔵基板の製造方法を示す断面図(その2)である。
【図13】図13は本発明の第1実施形態のキャパシタ内蔵基板を示す断面図である。
【図14】図14(a)〜(d)は本発明の第2実施形態のキャパシタ部品の製造方法を示す断面図(その1)である。
【図15】図15(a)〜(c)は本発明の第2実施形態のキャパシタ部品の製造方法を示す断面図(その2)である。
【図16】図16は本発明の第2実施形態のキャパシタ部品を示す断面図である。
【符号の説明】
【0083】
1,2…キャパシタ部品、5…キャパシタ内蔵基板、10…シリコンウェハ、12…シリコン酸化層、14a…タンタル層、14…下部電極、15…下部電極引き出し部、16…誘電体層、16a…タンタル酸化層、18…上部電極、18a…シード層、18b…銅層パターン、19,29…レジスト膜、19x,29x,42x…開口部、20…保護絶縁層、20x…第1開口部、20y…第2開口部、30…コア基板、32…絶縁基板、32x…スルーホール、34…スーホールめっき層、36a…第1配線層、36b…第2配線層、36c…第3配線層、38…接着層、37…接続部、40a…第1層間絶縁層、40b…第2層間絶縁層、42…ソルダレジスト、VH1,VH2…ビアホール、C…キャパシタ素子、PC…寄生容量。
【特許請求の範囲】
【請求項1】
基板と、
前記基板の上に形成された下部電極と、
前記下部電極に電気的に結合されて、パターン化されて形成された誘電体層と、
前記誘電体層の上に形成され、前記誘電体層のパターン領域内に第1開口部が設けられた保護絶縁層と、
前記誘電体層に電気的に結合されて、前記第1開口部内から前記保護絶縁層の上面にかけて形成された上部電極とを有し、
前記保護絶縁層の前記第1開口部によって前記誘電体層と前記上部電極との接触面積が画定されていることを特徴とするキャパシタ部品。
【請求項2】
前記下部電極は前記誘電体層から横方向に延びる延在部を有し、前記保護絶縁層には、前記下部電極の前記延在部の上に第2開口部が設けられており、前記第2開口部から前記保護絶縁層の上面にかけて前記下部電極に接続される下部電極引き出し部が設けられていることを特徴とする請求項1に記載のキャパシタ部品。
【請求項3】
前記基板は、前記下部電極側に絶縁層が設けられたシリコン基板、又は樹脂層からなることを特徴とする請求項1に記載のキャパシタ部品。
【請求項4】
前記保護絶縁層は、ポリイミド樹脂又はフェノール樹脂からなることを特徴とする請求項1乃至3のいずれか一項に記載のキャパシタ部品。
【請求項5】
前記下部電極はバルブ金属層から形成され、前記誘電体層は前記バルブ金属層の一部が陽極酸化されたものであることを特徴とする請求項1乃至3のいずれか一項に記載のキャパシタ部品。
【請求項6】
前記保護絶縁層の前記第1開口部の面積はキャパシタ素子の静電容量に合わせて調整され、前記上部電極の全体面積は、前記キャパシタ部品を配線基板に内蔵する際のレーザビアプロセスで使用されるレーザのビーム径に合わせて調整されることを特徴とする請求項1乃至3のいずれか一項に記載のキャパシタ部品。
【請求項7】
被実装体と、
前記被実装体に実装された請求項1乃至6のいずれかのキャパシタ部品と、
前記キャパシタ部品を被覆する層間絶縁層と、
前記層間絶縁層に形成され、前記キャパシタ部品の前記上部電極及び下部電極に接続されるビアホールと、
前記層間絶縁層の上に形成され、前記ビアホールを介して前記前記上部電極及び下部電極に電気的に接続された配線層とを有することを特徴とするキャパシタ内蔵基板。
【請求項8】
前記ビアホールはレーザによって形成されることを特徴とする請求項7に記載のキャパシタ内蔵基板。
【請求項9】
基板の上に下部電極を形成する工程と、
前記下部電極に電気的に結合される誘電体層をパターン化して形成する工程と、
前記誘電体層のパターン領域内に開口部が設けられた保護絶縁層を形成する工程と、
前記保護絶縁層の前記開口部内から前記保護絶縁層の上面に、前記誘電体層に電気的に結合される上部電極を形成する工程とを有することを特徴とするキャパシタ部品の製造方法。
【請求項10】
前記下部電極を形成する工程において、前記下部電極をバルブ金属層から形成し、
誘電体層を形成する工程において、前記バルブ金属層の表層部を陽極酸化することにより前記誘電体層を得ることを特徴とする請求項9に記載のキャパシタ部品の製造方法。
【請求項1】
基板と、
前記基板の上に形成された下部電極と、
前記下部電極に電気的に結合されて、パターン化されて形成された誘電体層と、
前記誘電体層の上に形成され、前記誘電体層のパターン領域内に第1開口部が設けられた保護絶縁層と、
前記誘電体層に電気的に結合されて、前記第1開口部内から前記保護絶縁層の上面にかけて形成された上部電極とを有し、
前記保護絶縁層の前記第1開口部によって前記誘電体層と前記上部電極との接触面積が画定されていることを特徴とするキャパシタ部品。
【請求項2】
前記下部電極は前記誘電体層から横方向に延びる延在部を有し、前記保護絶縁層には、前記下部電極の前記延在部の上に第2開口部が設けられており、前記第2開口部から前記保護絶縁層の上面にかけて前記下部電極に接続される下部電極引き出し部が設けられていることを特徴とする請求項1に記載のキャパシタ部品。
【請求項3】
前記基板は、前記下部電極側に絶縁層が設けられたシリコン基板、又は樹脂層からなることを特徴とする請求項1に記載のキャパシタ部品。
【請求項4】
前記保護絶縁層は、ポリイミド樹脂又はフェノール樹脂からなることを特徴とする請求項1乃至3のいずれか一項に記載のキャパシタ部品。
【請求項5】
前記下部電極はバルブ金属層から形成され、前記誘電体層は前記バルブ金属層の一部が陽極酸化されたものであることを特徴とする請求項1乃至3のいずれか一項に記載のキャパシタ部品。
【請求項6】
前記保護絶縁層の前記第1開口部の面積はキャパシタ素子の静電容量に合わせて調整され、前記上部電極の全体面積は、前記キャパシタ部品を配線基板に内蔵する際のレーザビアプロセスで使用されるレーザのビーム径に合わせて調整されることを特徴とする請求項1乃至3のいずれか一項に記載のキャパシタ部品。
【請求項7】
被実装体と、
前記被実装体に実装された請求項1乃至6のいずれかのキャパシタ部品と、
前記キャパシタ部品を被覆する層間絶縁層と、
前記層間絶縁層に形成され、前記キャパシタ部品の前記上部電極及び下部電極に接続されるビアホールと、
前記層間絶縁層の上に形成され、前記ビアホールを介して前記前記上部電極及び下部電極に電気的に接続された配線層とを有することを特徴とするキャパシタ内蔵基板。
【請求項8】
前記ビアホールはレーザによって形成されることを特徴とする請求項7に記載のキャパシタ内蔵基板。
【請求項9】
基板の上に下部電極を形成する工程と、
前記下部電極に電気的に結合される誘電体層をパターン化して形成する工程と、
前記誘電体層のパターン領域内に開口部が設けられた保護絶縁層を形成する工程と、
前記保護絶縁層の前記開口部内から前記保護絶縁層の上面に、前記誘電体層に電気的に結合される上部電極を形成する工程とを有することを特徴とするキャパシタ部品の製造方法。
【請求項10】
前記下部電極を形成する工程において、前記下部電極をバルブ金属層から形成し、
誘電体層を形成する工程において、前記バルブ金属層の表層部を陽極酸化することにより前記誘電体層を得ることを特徴とする請求項9に記載のキャパシタ部品の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2008−78278(P2008−78278A)
【公開日】平成20年4月3日(2008.4.3)
【国際特許分類】
【出願番号】特願2006−254097(P2006−254097)
【出願日】平成18年9月20日(2006.9.20)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【Fターム(参考)】
【公開日】平成20年4月3日(2008.4.3)
【国際特許分類】
【出願日】平成18年9月20日(2006.9.20)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【Fターム(参考)】
[ Back to top ]