スイッチングレギュレータ
【課題】負荷が急変した場合の応答を劣化させることなく、ノイズによる誤動作を防止するヒステリティック制御のスイッチングレギュレータを提供する。
【解決手段】スイッチ素子（１）をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、与えられた基準電圧にスイッチ素子（１）がターンオフするごとに所定の時間変化をする電圧を重畳した目標電圧を発生させる疑似リップル発生器（６）と、出力電圧に含まれる高周波成分をカットしてフィードバック電圧を生成するフィードバック回路（７）と、目標電圧とフィードバック電圧とを比較する比較器（８）と、比較器（８）の出力が所定の論理変化をしたとき、出力を一定時間アクティブにする一定時間トリガ回路（９）とを備え、スイッチ素子（１）は、一定時間トリガ回路（９）の出力に従ってスイッチング動作を行う。
【解決手段】スイッチ素子（１）をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、与えられた基準電圧にスイッチ素子（１）がターンオフするごとに所定の時間変化をする電圧を重畳した目標電圧を発生させる疑似リップル発生器（６）と、出力電圧に含まれる高周波成分をカットしてフィードバック電圧を生成するフィードバック回路（７）と、目標電圧とフィードバック電圧とを比較する比較器（８）と、比較器（８）の出力が所定の論理変化をしたとき、出力を一定時間アクティブにする一定時間トリガ回路（９）とを備え、スイッチ素子（１）は、一定時間トリガ回路（９）の出力に従ってスイッチング動作を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は各種電子機器に直流電圧を供給する電源回路に関し、特に降圧型のスイッチングレギュレータに関する。
【背景技術】
【０００２】
一般に、スイッチングレギュレータは、効率よく電力を変換することができるため多くの電子機器の電源回路として用いられる。特にバッテリーを入力電圧源とする携帯機器では、長時間の使用を可能とするため使用状況に応じて電子回路に供給する電力を適時変更するなどの制御が行われる。したがって、使用状況の変化に高速に応答するスイッチングレギュレータが求められている。
【０００３】
高速応答可能なスイッチングレギュレータとして、図１３のようなリップルレギュレータがある。図１４は、当該レギュレータの動作波形を示す。スイッチ素子１がオンのとき、入力端に入力電圧Ｖｉｎが印加されたインダクタ３を介して流れる出力キャパシタ４の充電電流が増加し、出力キャパシタ４の等価直列抵抗での電圧降下によって出力電圧Ｖｏｕｔは上昇する。出力電圧Ｖｏｕｔがヒステリシス比較器８に設定されている上限閾値に至ると、ヒステリシス比較器８の出力が反転し、スイッチ素子１はオフ、スイッチ素子２がオンする。スイッチ素子２がオンのとき、入力端を接地されたインダクタ３を介して流れる出力キャパシタ４の充電電流が減少し、出力キャパシタ４の等価直列抵抗での電圧降下によって出力電圧Ｖｏｕｔは低下する。出力電圧Ｖｏｕｔがヒステリシス比較器８に設定されている下限閾値に至ると、ヒステリシス比較器８の出力が反転し、スイッチ素子２はオフ、スイッチ素子１がオンする。以上の動作を繰り返すことにより、ヒステリシス比較器８を用いて出力電圧Ｖｏｕｔが所定の範囲内を増減するようにスイッチ素子１，２を制御する。したがって、帰還系に誤差増幅器を用いた場合の位相補償を必要とせず、帰還系の応答速度はヒステリシス比較器８の応答速度で決まり、スイッチングレギュレータとしての応答性能は、帰還系ではなくインダクタ３や出力キャパシタ８で律束されるようになる。
【０００４】
このように帰還系にヒステリシス比較器を用いた制御方式は、ヒステリシス制御やヒステリティック制御と呼ばれ、動作原理上、高速に応答することができる。反面、スイッチングノイズのようなサージ電圧にヒステリシス比較器が応答してしまうことによる誤動作を防止するためには、ヒステリシス比較器のヒステリシス幅、すなわち出力電圧Ｖｏｕｔの増減幅を大きくしなくてはならず、出力リップル電圧が増大するという問題がある。
【０００５】
そこで、図１５に示したように、基準電圧Ｖｒｅｆに出力リップルと逆波形の電圧を重畳した疑似リップル電圧Ｖｒｅｆ１と出力電圧Ｖｏｕｔとを比較器８で比較して、出力電圧Ｖｏｕｔが疑似リップル電圧Ｖｒｅｆ１を下回るとスイッチ素子１を一定時間オン制御する方法が考案されている。当該スイッチングレギュレータは、擬似リップル電圧Ｖｒｅｆ１に十分な振幅を持たせることにより、実際の出力リップル電圧を増大することなく、安定な制御特性を達成している（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７２０２６４２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記の従来の構成のスイッチングレギュレータでは、擬似リップル発生器６の擬似リップル波形電圧の振幅を出力電圧Ｖｏｕｔのノイズよりも大きくすれば、比較器８がノイズに応答することによる誤動作を防止できる。しかしながら、擬似リップル波形電圧の振幅を大きくすると、負荷５が急激に変動した場合、出力電圧Ｖｏｕｔがランプ電圧の振幅より大きく変動しないと応答しないので、応答が遅れるという問題点がある。当該問題に鑑み、本発明は、負荷が急変した場合の応答を劣化させることなく、ノイズによる誤動作を防止するヒステリティック制御のスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明によって次のような手段を講じた。すなわち、スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、与えられた基準電圧に前記スイッチ素子がターンオフするごとに所定の時間変化をする電圧を重畳した目標電圧を発生させる疑似リップル発生器と、前記出力電圧に含まれる高周波成分をカットしてフィードバック電圧を生成するフィードバック回路と、前記目標電圧と前記フィードバック電圧とを比較する比較器と、前記比較器の出力が所定の論理変化をしたとき、出力を一定時間アクティブにする一定時間トリガ回路とを備え、前記スイッチ素子は、前記一定時間トリガ回路の出力に従ってスイッチング動作を行うものとする。
【発明の効果】
【０００９】
本発明によると、負荷が急変した場合の応答を劣化させることなく、出力電圧のノイズによる誤動作を防止することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、第１の実施形態に係るスイッチングレギュレータの回路構成図である。
【図２】図２は、図１のレギュレータの動作波形図である。
【図３】図３は、第２の実施形態に係るスイッチングレギュレータの回路構成図である。
【図４】図４は、図３のフィードバック回路のゲイン周波数特性を示すグラフである。
【図５】図５は、補償回路付きスイッチングレギュレータの回路構成図である。
【図６】図６は、図５のフィードバック回路のゲイン周波数特性を示すグラフである。
【図７】図７は、第３の実施形態に係るスイッチングレギュレータの回路構成図である。
【図８】図８は、図７のフィードバック回路のゲイン周波数特性を示すグラフである。
【図９】図９は、第４の実施形態に係るスイッチングレギュレータの回路構成図である。
【図１０】図１０は、図９のフィードバック回路のゲイン周波数特性を示すグラフである。
【図１１】図１１は、第５の実施形態に係るスイッチングレギュレータの回路構成図である。
【図１２】図１２は、図１１のフィードバック回路のゲイン周波数特性を示すグラフである。
【図１３】図１３は、従来のリップルレギュレータの回路構成図である。
【図１４】図１４は、図１３のレギュレータの動作波形図である。
【図１５】図１５は、疑似リップル電圧を用いた従来のスイッチングレギュレータの回路構成図である。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
図１は、第１の実施形態に係るスイッチングレギュレータの回路構成を示す。スイッチ素子１，２とインダクタ３でパワー段が構成される。スイッチ素子１，２には互いに逆論理の駆動信号に従って交互にスイッチングする。スイッチ素子１，２が交互にスイッチングすることにより、インダクタ３の入力端には入力直流電圧Ｖｉｎを波高値とするパルス波形が印加される。パワー段の出力であるインダクタ３の出力端には出力キャパシタ４が接続され、インダクタ３に印加されたパルス波形が平均化されて、負荷５に直流の出力電圧Ｖｏｕｔが供給される。
【００１２】
フィードバック回路７は、出力電圧Ｖｏｕｔの検出およびノイズ成分の除去を行う。ここで、フィードバック回路７のフィルタ特性は、少なくともスイッチング周波数の成分を減衰したり位相を回したりしない１次ＬＰＦ以上である必要がある。スイッチング周波数の成分の減衰や位相回りがあると、出力電圧Ｖｏｕｔのリップルを正しく検出することができず、安定な制御特性を得ることができないからである。
【００１３】
フィードバック回路７の出力は、フィードバック電圧Ｖｆｂとして比較器８の負入力端子に印加される。比較器８の正入力端子には、目標電圧Ｖｒｅｆ１が印加される。疑似リップル発生器６は、基準電圧Ｖｒｅｆにスイッチ素子１がターンオフするごとに所定の時間変化をする電圧（擬似リップル波形電圧）を重畳して目標電圧Ｖｒｅｆ１を発生させる。比較器８の出力は一定時間トリガ回路９のトリガ信号となる。一定時間トリガ回路９は、比較器８の出力がＨレベルになったとき、出力を一定時間アクティブ（Ｈレベル）にする。一定時間トリガ回路９の出力はスイッチ素子１，２の駆動信号となる。
【００１４】
図２は、本実施形態に係るスイッチングレギュレータの動作波形を示す。スイッチ素子１がオンでスイッチ素子２がオフのとき、目標電圧Ｖｒｅｆ１は負の傾斜を有し、スイッチ素子１がオフでスイッチ素子２がオンのとき、目標電圧Ｖｒｅｆ１は正の傾斜を有する。フィードバック電圧Ｖｆｂが目標電圧Ｖｒｅｆ１よりも低くなると、比較器８は一定時間トリガ回路９へトリガ信号を出力する。一定時間トリガ回路９はスイッチ素子１を固定オン時間Ｔｏｎだけオン状態とする駆動信号を出力する。
【００１５】
以上のような構成と動作によって本実施形態に係るスイッチングレギュレータはフィードバック回路７で、出力電圧Ｖｏｕｔのノイズを除去することにより、出力電圧Ｖｏｕｔのノイズによる誤動作を防止することができる。
【００１６】
なお、図１３のリップルレギュレータについてもフィードバック回路７を設けることで上記と同様の効果が奏される。また、同期整流が不要の場合には、スイッチ素子２に代えてダイオードを用いてもよい。
【００１７】
（第２の実施形態）
図３は、第２の実施形態に係るスイッチングレギュレータの回路構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第１の実施形態と同様である。フィードバック回路７は、出力電圧Ｖｏｕｔとグランドとの間に直列接続された抵抗素子７１，７２、およびこれら抵抗素子の接続点とグランドとの間に接続されたコンデンサ７７を備えている。フィードバック回路７は、抵抗素子７１，７２の抵抗分割により出力電圧Ｖｏｕｔを検出するとともに、抵抗素子７１，７２およびコンデンサ７７による１次ＬＰＦで出力電圧Ｖｏｕｔの高周波ノイズを除去する。図４は、フィードバック回路７のゲイン周波数特性を示す。フィードバック回路７でスイッチング周波数の成分には影響しないように出力電圧Ｖｏｕｔの高周波のノイズを除去して比較器８にフィードバックすることにより、当該スイッチングレギュレータの出力電圧Ｖｏｕｔを安定制御し、かつ、出力電圧Ｖｏｕｔの高周波ノイズによる誤動作を防止することができる。
【００１８】
（第３の実施形態）
第２の実施形態に係るスイッチングレギュレータの構成において、コンデンサ７７を省略しても、実際には、フィードバック電圧Ｖｆｂと並列にある寄生コンデンサと抵抗素子７１，７２で寄生ＬＰＦが構成されている。さらに最近の低消費電力化要求のために抵抗素子７１，７２は高抵抗値に設定される傾向にある。このため寄生ＬＰＦのカットオフ周波数がスイッチング周波数より低くなると、出力電圧Ｖｏｕｔのリップルを正しく検出することができず、安定な制御特性を得ることができなくなる。そこで、図５のように抵抗素子７１に並列にコンデンサ７５を接続することによって、スイッチング周波数領域のゲインを補償し、出力電圧Ｖｏｕｔを安定制御することができる。なお、図中のコンデンサ７７’は寄生コンデンサである。図６は、フィードバック回路７のゲイン周波数特性である。寄生コンデンサ７７’によるカットオフ周波数よりも低周波領域にコンデンサ７５によるゼロ点が設定され、スイッチング周波数でのゲインを稼ぐことができる。
【００１９】
しかしながらこのような補償回路は、高周波ゲインを全体に増大してしまうので、高周波ノイズによる誤動作を誘発するという問題もある。第３の実施形態に係るスイッチングレギュレータはそのような問題を解消するためのものである。
【００２０】
図７は、第３の実施形態に係るスイッチングレギュレータの回路構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第１の実施形態と同様である。フィードバック回路７は、出力電圧Ｖｏｕｔとグランドとの間に直列接続された抵抗素子７１，７２，７３、および抵抗素子７２に並列接続されたコンデンサ７５を備えている。コンデンサ７５は、抵抗素子７１に並列接続されていてもよい。フィードバック回路７は、抵抗素子７１，７２，７３の抵抗分割により出力電圧Ｖｏｕｔを検出する。抵抗素子７２，７３の接続点の電圧がフィードバック電圧Ｖｆｂとなる。フィードバック回路７のフィルタ特性は、寄生コンデンサ７７’を考慮に入れると、図８に示すような２つの極と１つのゼロ点をもつ特性となる。すなわち、本実施形態によると、図６のフィルタ特性に極を１つ追加して２つの極と１つのゼロ点をもつフィルタ特性とすることで、前述したような補償回路が高周波ゲインを増大してしまう問題を解消し、高周波ノイズによる誤動作を防止することができる。
【００２１】
（第４の実施形態）
図９は、第４の実施形態に係るスイッチングレギュレータの回路構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第１の実施形態と同様である。フィードバック回路７は、出力電圧Ｖｏｕｔとグランドとの間に直列接続された抵抗素子７１，７２，７３，７４、抵抗素子７２に並列接続されたコンデンサ７５、および抵抗素子７３に並列接続されたコンデンサ７６を備えている。コンデンサ７５は、抵抗素子７１に並列接続されていてもよい。また、コンデンサ７６は、抵抗素子７４に並列接続されていてもよい。フィードバック回路７は、抵抗素子７１，７２，７３，７４の抵抗分割により出力電圧Ｖｏｕｔを検出する。抵抗素子７２，７３の接続点の電圧がフィードバック電圧Ｖｆｂとなる。ここで、抵抗素子７１，７２とコンデンサ７５でできる１つの極と１つのゼロ点が、抵抗素子７３，７４とコンデンサ７６でできる１つの極と１つのゼロ点で相殺されるように、各抵抗素子および各コンデンサの特性値を調整している。
【００２２】
図１０は、フィードバック回路７のゲイン周波数特性を示す。抵抗素子７１，７２，７３，７４に流れる電流を小さくするためにこれら抵抗素子の抵抗値を大きくする場合、もしコンデンサ７５，７６がなければフィードバック回路７のインピーダンスが大きくなり、寄生コンデンサ７７’とで構成される寄生ＬＰＦのカットオフ周波数がスイッチング周波数よりも低くなってスイッチングレギュレータの動作が不安定になるおそれがある。一方、コンデンサ７５，７６を設けることでフィードバック回路７のインピーダンスを十分が低くなり、寄生ＬＰＦのカットオフ周波数を高くすることができる。寄生ＬＰＦの特性をスイッチング周波数の成分に影響を及ぼさない程度に調整することで、出力電圧Ｖｏｕｔを安定制御し、かつ、出力電圧Ｖｏｕｔの高周波ノイズによる誤動作を防止することができる。
【００２３】
（第５の実施形態）
図１１は、第５の実施形態に係るスイッチングレギュレータの回路構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第１の実施形態と同様である。本実施形態に係るスイッチングレギュレータのフィードバック回路７は、第２の実施形態に係るスイッチングレギュレータのフィードバック回路７において出力電圧Ｖｏｕｔと抵抗素子７１との間にツインＴ型ノッチフィルタ７８を追加したものである。ツインＴ型ノッチフィルタ７８はＢＥＦとして機能する。ここで、ＢＥＦのリジェクト中心周波数をスイッチングノイズの周波数近傍に調整している。なお、コンデンサ７７を省略してもよい。
【００２４】
図１２は、フィードバック回路７のゲイン周波数特性を示す。ツインＴ型ノッチフィルタ７８によってスイッチングノイズが効果的に除去される。これにより、出力電圧Ｖｏｕｔを安定制御し、かつ、出力電圧Ｖｏｕｔの高周波ノイズによる誤動作を効果的に防止することができる。
【産業上の利用可能性】
【００２５】
本発明に係るスイッチングレギュレータは、負荷が急変した場合の応答を劣化させることなく、出力電圧のノイズによる誤動作を防止することができるため、高速応答が要求され、各種電子機器に直流電圧を供給する降圧型の電源回路等に有用である。
【符号の説明】
【００２６】
１ スイッチ素子
２ スイッチ素子
６ 疑似リップル発生器
７ フィードバック回路
７１ 抵抗素子（第１の抵抗素子）
７２ 抵抗素子（第２の抵抗素子）
７３ 抵抗素子（第３の抵抗素子）
７４ 抵抗素子（第４の抵抗素子）
７５ コンデンサ
７６ コンデンサ
７７ コンデンサ
７８ ツインＴ型ノッチフィルタ
８ 比較器
９ 一定時間トリガ回路
【技術分野】
【０００１】
本発明は各種電子機器に直流電圧を供給する電源回路に関し、特に降圧型のスイッチングレギュレータに関する。
【背景技術】
【０００２】
一般に、スイッチングレギュレータは、効率よく電力を変換することができるため多くの電子機器の電源回路として用いられる。特にバッテリーを入力電圧源とする携帯機器では、長時間の使用を可能とするため使用状況に応じて電子回路に供給する電力を適時変更するなどの制御が行われる。したがって、使用状況の変化に高速に応答するスイッチングレギュレータが求められている。
【０００３】
高速応答可能なスイッチングレギュレータとして、図１３のようなリップルレギュレータがある。図１４は、当該レギュレータの動作波形を示す。スイッチ素子１がオンのとき、入力端に入力電圧Ｖｉｎが印加されたインダクタ３を介して流れる出力キャパシタ４の充電電流が増加し、出力キャパシタ４の等価直列抵抗での電圧降下によって出力電圧Ｖｏｕｔは上昇する。出力電圧Ｖｏｕｔがヒステリシス比較器８に設定されている上限閾値に至ると、ヒステリシス比較器８の出力が反転し、スイッチ素子１はオフ、スイッチ素子２がオンする。スイッチ素子２がオンのとき、入力端を接地されたインダクタ３を介して流れる出力キャパシタ４の充電電流が減少し、出力キャパシタ４の等価直列抵抗での電圧降下によって出力電圧Ｖｏｕｔは低下する。出力電圧Ｖｏｕｔがヒステリシス比較器８に設定されている下限閾値に至ると、ヒステリシス比較器８の出力が反転し、スイッチ素子２はオフ、スイッチ素子１がオンする。以上の動作を繰り返すことにより、ヒステリシス比較器８を用いて出力電圧Ｖｏｕｔが所定の範囲内を増減するようにスイッチ素子１，２を制御する。したがって、帰還系に誤差増幅器を用いた場合の位相補償を必要とせず、帰還系の応答速度はヒステリシス比較器８の応答速度で決まり、スイッチングレギュレータとしての応答性能は、帰還系ではなくインダクタ３や出力キャパシタ８で律束されるようになる。
【０００４】
このように帰還系にヒステリシス比較器を用いた制御方式は、ヒステリシス制御やヒステリティック制御と呼ばれ、動作原理上、高速に応答することができる。反面、スイッチングノイズのようなサージ電圧にヒステリシス比較器が応答してしまうことによる誤動作を防止するためには、ヒステリシス比較器のヒステリシス幅、すなわち出力電圧Ｖｏｕｔの増減幅を大きくしなくてはならず、出力リップル電圧が増大するという問題がある。
【０００５】
そこで、図１５に示したように、基準電圧Ｖｒｅｆに出力リップルと逆波形の電圧を重畳した疑似リップル電圧Ｖｒｅｆ１と出力電圧Ｖｏｕｔとを比較器８で比較して、出力電圧Ｖｏｕｔが疑似リップル電圧Ｖｒｅｆ１を下回るとスイッチ素子１を一定時間オン制御する方法が考案されている。当該スイッチングレギュレータは、擬似リップル電圧Ｖｒｅｆ１に十分な振幅を持たせることにより、実際の出力リップル電圧を増大することなく、安定な制御特性を達成している（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７２０２６４２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記の従来の構成のスイッチングレギュレータでは、擬似リップル発生器６の擬似リップル波形電圧の振幅を出力電圧Ｖｏｕｔのノイズよりも大きくすれば、比較器８がノイズに応答することによる誤動作を防止できる。しかしながら、擬似リップル波形電圧の振幅を大きくすると、負荷５が急激に変動した場合、出力電圧Ｖｏｕｔがランプ電圧の振幅より大きく変動しないと応答しないので、応答が遅れるという問題点がある。当該問題に鑑み、本発明は、負荷が急変した場合の応答を劣化させることなく、ノイズによる誤動作を防止するヒステリティック制御のスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明によって次のような手段を講じた。すなわち、スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、与えられた基準電圧に前記スイッチ素子がターンオフするごとに所定の時間変化をする電圧を重畳した目標電圧を発生させる疑似リップル発生器と、前記出力電圧に含まれる高周波成分をカットしてフィードバック電圧を生成するフィードバック回路と、前記目標電圧と前記フィードバック電圧とを比較する比較器と、前記比較器の出力が所定の論理変化をしたとき、出力を一定時間アクティブにする一定時間トリガ回路とを備え、前記スイッチ素子は、前記一定時間トリガ回路の出力に従ってスイッチング動作を行うものとする。
【発明の効果】
【０００９】
本発明によると、負荷が急変した場合の応答を劣化させることなく、出力電圧のノイズによる誤動作を防止することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、第１の実施形態に係るスイッチングレギュレータの回路構成図である。
【図２】図２は、図１のレギュレータの動作波形図である。
【図３】図３は、第２の実施形態に係るスイッチングレギュレータの回路構成図である。
【図４】図４は、図３のフィードバック回路のゲイン周波数特性を示すグラフである。
【図５】図５は、補償回路付きスイッチングレギュレータの回路構成図である。
【図６】図６は、図５のフィードバック回路のゲイン周波数特性を示すグラフである。
【図７】図７は、第３の実施形態に係るスイッチングレギュレータの回路構成図である。
【図８】図８は、図７のフィードバック回路のゲイン周波数特性を示すグラフである。
【図９】図９は、第４の実施形態に係るスイッチングレギュレータの回路構成図である。
【図１０】図１０は、図９のフィードバック回路のゲイン周波数特性を示すグラフである。
【図１１】図１１は、第５の実施形態に係るスイッチングレギュレータの回路構成図である。
【図１２】図１２は、図１１のフィードバック回路のゲイン周波数特性を示すグラフである。
【図１３】図１３は、従来のリップルレギュレータの回路構成図である。
【図１４】図１４は、図１３のレギュレータの動作波形図である。
【図１５】図１５は、疑似リップル電圧を用いた従来のスイッチングレギュレータの回路構成図である。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
図１は、第１の実施形態に係るスイッチングレギュレータの回路構成を示す。スイッチ素子１，２とインダクタ３でパワー段が構成される。スイッチ素子１，２には互いに逆論理の駆動信号に従って交互にスイッチングする。スイッチ素子１，２が交互にスイッチングすることにより、インダクタ３の入力端には入力直流電圧Ｖｉｎを波高値とするパルス波形が印加される。パワー段の出力であるインダクタ３の出力端には出力キャパシタ４が接続され、インダクタ３に印加されたパルス波形が平均化されて、負荷５に直流の出力電圧Ｖｏｕｔが供給される。
【００１２】
フィードバック回路７は、出力電圧Ｖｏｕｔの検出およびノイズ成分の除去を行う。ここで、フィードバック回路７のフィルタ特性は、少なくともスイッチング周波数の成分を減衰したり位相を回したりしない１次ＬＰＦ以上である必要がある。スイッチング周波数の成分の減衰や位相回りがあると、出力電圧Ｖｏｕｔのリップルを正しく検出することができず、安定な制御特性を得ることができないからである。
【００１３】
フィードバック回路７の出力は、フィードバック電圧Ｖｆｂとして比較器８の負入力端子に印加される。比較器８の正入力端子には、目標電圧Ｖｒｅｆ１が印加される。疑似リップル発生器６は、基準電圧Ｖｒｅｆにスイッチ素子１がターンオフするごとに所定の時間変化をする電圧（擬似リップル波形電圧）を重畳して目標電圧Ｖｒｅｆ１を発生させる。比較器８の出力は一定時間トリガ回路９のトリガ信号となる。一定時間トリガ回路９は、比較器８の出力がＨレベルになったとき、出力を一定時間アクティブ（Ｈレベル）にする。一定時間トリガ回路９の出力はスイッチ素子１，２の駆動信号となる。
【００１４】
図２は、本実施形態に係るスイッチングレギュレータの動作波形を示す。スイッチ素子１がオンでスイッチ素子２がオフのとき、目標電圧Ｖｒｅｆ１は負の傾斜を有し、スイッチ素子１がオフでスイッチ素子２がオンのとき、目標電圧Ｖｒｅｆ１は正の傾斜を有する。フィードバック電圧Ｖｆｂが目標電圧Ｖｒｅｆ１よりも低くなると、比較器８は一定時間トリガ回路９へトリガ信号を出力する。一定時間トリガ回路９はスイッチ素子１を固定オン時間Ｔｏｎだけオン状態とする駆動信号を出力する。
【００１５】
以上のような構成と動作によって本実施形態に係るスイッチングレギュレータはフィードバック回路７で、出力電圧Ｖｏｕｔのノイズを除去することにより、出力電圧Ｖｏｕｔのノイズによる誤動作を防止することができる。
【００１６】
なお、図１３のリップルレギュレータについてもフィードバック回路７を設けることで上記と同様の効果が奏される。また、同期整流が不要の場合には、スイッチ素子２に代えてダイオードを用いてもよい。
【００１７】
（第２の実施形態）
図３は、第２の実施形態に係るスイッチングレギュレータの回路構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第１の実施形態と同様である。フィードバック回路７は、出力電圧Ｖｏｕｔとグランドとの間に直列接続された抵抗素子７１，７２、およびこれら抵抗素子の接続点とグランドとの間に接続されたコンデンサ７７を備えている。フィードバック回路７は、抵抗素子７１，７２の抵抗分割により出力電圧Ｖｏｕｔを検出するとともに、抵抗素子７１，７２およびコンデンサ７７による１次ＬＰＦで出力電圧Ｖｏｕｔの高周波ノイズを除去する。図４は、フィードバック回路７のゲイン周波数特性を示す。フィードバック回路７でスイッチング周波数の成分には影響しないように出力電圧Ｖｏｕｔの高周波のノイズを除去して比較器８にフィードバックすることにより、当該スイッチングレギュレータの出力電圧Ｖｏｕｔを安定制御し、かつ、出力電圧Ｖｏｕｔの高周波ノイズによる誤動作を防止することができる。
【００１８】
（第３の実施形態）
第２の実施形態に係るスイッチングレギュレータの構成において、コンデンサ７７を省略しても、実際には、フィードバック電圧Ｖｆｂと並列にある寄生コンデンサと抵抗素子７１，７２で寄生ＬＰＦが構成されている。さらに最近の低消費電力化要求のために抵抗素子７１，７２は高抵抗値に設定される傾向にある。このため寄生ＬＰＦのカットオフ周波数がスイッチング周波数より低くなると、出力電圧Ｖｏｕｔのリップルを正しく検出することができず、安定な制御特性を得ることができなくなる。そこで、図５のように抵抗素子７１に並列にコンデンサ７５を接続することによって、スイッチング周波数領域のゲインを補償し、出力電圧Ｖｏｕｔを安定制御することができる。なお、図中のコンデンサ７７’は寄生コンデンサである。図６は、フィードバック回路７のゲイン周波数特性である。寄生コンデンサ７７’によるカットオフ周波数よりも低周波領域にコンデンサ７５によるゼロ点が設定され、スイッチング周波数でのゲインを稼ぐことができる。
【００１９】
しかしながらこのような補償回路は、高周波ゲインを全体に増大してしまうので、高周波ノイズによる誤動作を誘発するという問題もある。第３の実施形態に係るスイッチングレギュレータはそのような問題を解消するためのものである。
【００２０】
図７は、第３の実施形態に係るスイッチングレギュレータの回路構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第１の実施形態と同様である。フィードバック回路７は、出力電圧Ｖｏｕｔとグランドとの間に直列接続された抵抗素子７１，７２，７３、および抵抗素子７２に並列接続されたコンデンサ７５を備えている。コンデンサ７５は、抵抗素子７１に並列接続されていてもよい。フィードバック回路７は、抵抗素子７１，７２，７３の抵抗分割により出力電圧Ｖｏｕｔを検出する。抵抗素子７２，７３の接続点の電圧がフィードバック電圧Ｖｆｂとなる。フィードバック回路７のフィルタ特性は、寄生コンデンサ７７’を考慮に入れると、図８に示すような２つの極と１つのゼロ点をもつ特性となる。すなわち、本実施形態によると、図６のフィルタ特性に極を１つ追加して２つの極と１つのゼロ点をもつフィルタ特性とすることで、前述したような補償回路が高周波ゲインを増大してしまう問題を解消し、高周波ノイズによる誤動作を防止することができる。
【００２１】
（第４の実施形態）
図９は、第４の実施形態に係るスイッチングレギュレータの回路構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第１の実施形態と同様である。フィードバック回路７は、出力電圧Ｖｏｕｔとグランドとの間に直列接続された抵抗素子７１，７２，７３，７４、抵抗素子７２に並列接続されたコンデンサ７５、および抵抗素子７３に並列接続されたコンデンサ７６を備えている。コンデンサ７５は、抵抗素子７１に並列接続されていてもよい。また、コンデンサ７６は、抵抗素子７４に並列接続されていてもよい。フィードバック回路７は、抵抗素子７１，７２，７３，７４の抵抗分割により出力電圧Ｖｏｕｔを検出する。抵抗素子７２，７３の接続点の電圧がフィードバック電圧Ｖｆｂとなる。ここで、抵抗素子７１，７２とコンデンサ７５でできる１つの極と１つのゼロ点が、抵抗素子７３，７４とコンデンサ７６でできる１つの極と１つのゼロ点で相殺されるように、各抵抗素子および各コンデンサの特性値を調整している。
【００２２】
図１０は、フィードバック回路７のゲイン周波数特性を示す。抵抗素子７１，７２，７３，７４に流れる電流を小さくするためにこれら抵抗素子の抵抗値を大きくする場合、もしコンデンサ７５，７６がなければフィードバック回路７のインピーダンスが大きくなり、寄生コンデンサ７７’とで構成される寄生ＬＰＦのカットオフ周波数がスイッチング周波数よりも低くなってスイッチングレギュレータの動作が不安定になるおそれがある。一方、コンデンサ７５，７６を設けることでフィードバック回路７のインピーダンスを十分が低くなり、寄生ＬＰＦのカットオフ周波数を高くすることができる。寄生ＬＰＦの特性をスイッチング周波数の成分に影響を及ぼさない程度に調整することで、出力電圧Ｖｏｕｔを安定制御し、かつ、出力電圧Ｖｏｕｔの高周波ノイズによる誤動作を防止することができる。
【００２３】
（第５の実施形態）
図１１は、第５の実施形態に係るスイッチングレギュレータの回路構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第１の実施形態と同様である。本実施形態に係るスイッチングレギュレータのフィードバック回路７は、第２の実施形態に係るスイッチングレギュレータのフィードバック回路７において出力電圧Ｖｏｕｔと抵抗素子７１との間にツインＴ型ノッチフィルタ７８を追加したものである。ツインＴ型ノッチフィルタ７８はＢＥＦとして機能する。ここで、ＢＥＦのリジェクト中心周波数をスイッチングノイズの周波数近傍に調整している。なお、コンデンサ７７を省略してもよい。
【００２４】
図１２は、フィードバック回路７のゲイン周波数特性を示す。ツインＴ型ノッチフィルタ７８によってスイッチングノイズが効果的に除去される。これにより、出力電圧Ｖｏｕｔを安定制御し、かつ、出力電圧Ｖｏｕｔの高周波ノイズによる誤動作を効果的に防止することができる。
【産業上の利用可能性】
【００２５】
本発明に係るスイッチングレギュレータは、負荷が急変した場合の応答を劣化させることなく、出力電圧のノイズによる誤動作を防止することができるため、高速応答が要求され、各種電子機器に直流電圧を供給する降圧型の電源回路等に有用である。
【符号の説明】
【００２６】
１ スイッチ素子
２ スイッチ素子
６ 疑似リップル発生器
７ フィードバック回路
７１ 抵抗素子（第１の抵抗素子）
７２ 抵抗素子（第２の抵抗素子）
７３ 抵抗素子（第３の抵抗素子）
７４ 抵抗素子（第４の抵抗素子）
７５ コンデンサ
７６ コンデンサ
７７ コンデンサ
７８ ツインＴ型ノッチフィルタ
８ 比較器
９ 一定時間トリガ回路
【特許請求の範囲】
【請求項１】
スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、
与えられた基準電圧に前記スイッチ素子がターンオフするごとに所定の時間変化をする電圧を重畳した目標電圧を発生させる疑似リップル発生器と、
前記出力電圧に含まれる高周波成分をカットしてフィードバック電圧を生成するフィードバック回路と、
前記目標電圧と前記フィードバック電圧とを比較する比較器と、
前記比較器の出力が所定の論理変化をしたとき、出力を一定時間アクティブにする一定時間トリガ回路とを備え、
前記スイッチ素子は、前記一定時間トリガ回路の出力に従ってスイッチング動作を行う
ことを特徴とするスイッチングレギュレータ。
【請求項２】
請求項１のスイッチングレギュレータにおいて、
前記フィードバック回路は、
前記出力電圧とグランドとの間に直列接続された第１および第２の抵抗素子と、
前記第１および第２の抵抗素子の接続点とグランドとの間に接続されたコンデンサとを有し、
前記第１および第２の抵抗素子の接続点から前記フィードバック電圧を出力する
ことを特徴とするスイッチングレギュレータ。
【請求項３】
請求項１のスイッチングレギュレータにおいて、
前記フィードバック回路は、
前記出力電圧が入力されるツインＴ型ノッチフィルタと、
前記ツインＴ型ノッチフィルタの出力とグランドとの間に直列接続された第１および第２の抵抗素子とを有し、
前記第１および第２の抵抗素子の接続点から前記フィードバック電圧を出力する
ことを特徴とするスイッチングレギュレータ。
【請求項４】
請求項１のスイッチングレギュレータにおいて、
前記フィードバック回路は、
前記出力電圧とグランドとの間に直列接続された第１、第２および第３の抵抗素子と、
前記第１および第２の抵抗素子のいずれか一方に並列接続されたコンデンサとを有し、
前記第２および第３の抵抗素子の接続点から前記フィードバック電圧を出力する
ことを特徴とするスイッチングレギュレータ。
【請求項５】
請求項４のスイッチングレギュレータにおいて、
前記フィードバック回路は、
前記第３の抵抗素子とグランドとの間に接続された第４の抵抗素子と、
前記第３および第４の抵抗素子のいずれか一方に並列接続されたコンデンサとを有する
ことを特徴とするスイッチングレギュレータ。
【請求項１】
スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、
与えられた基準電圧に前記スイッチ素子がターンオフするごとに所定の時間変化をする電圧を重畳した目標電圧を発生させる疑似リップル発生器と、
前記出力電圧に含まれる高周波成分をカットしてフィードバック電圧を生成するフィードバック回路と、
前記目標電圧と前記フィードバック電圧とを比較する比較器と、
前記比較器の出力が所定の論理変化をしたとき、出力を一定時間アクティブにする一定時間トリガ回路とを備え、
前記スイッチ素子は、前記一定時間トリガ回路の出力に従ってスイッチング動作を行う
ことを特徴とするスイッチングレギュレータ。
【請求項２】
請求項１のスイッチングレギュレータにおいて、
前記フィードバック回路は、
前記出力電圧とグランドとの間に直列接続された第１および第２の抵抗素子と、
前記第１および第２の抵抗素子の接続点とグランドとの間に接続されたコンデンサとを有し、
前記第１および第２の抵抗素子の接続点から前記フィードバック電圧を出力する
ことを特徴とするスイッチングレギュレータ。
【請求項３】
請求項１のスイッチングレギュレータにおいて、
前記フィードバック回路は、
前記出力電圧が入力されるツインＴ型ノッチフィルタと、
前記ツインＴ型ノッチフィルタの出力とグランドとの間に直列接続された第１および第２の抵抗素子とを有し、
前記第１および第２の抵抗素子の接続点から前記フィードバック電圧を出力する
ことを特徴とするスイッチングレギュレータ。
【請求項４】
請求項１のスイッチングレギュレータにおいて、
前記フィードバック回路は、
前記出力電圧とグランドとの間に直列接続された第１、第２および第３の抵抗素子と、
前記第１および第２の抵抗素子のいずれか一方に並列接続されたコンデンサとを有し、
前記第２および第３の抵抗素子の接続点から前記フィードバック電圧を出力する
ことを特徴とするスイッチングレギュレータ。
【請求項５】
請求項４のスイッチングレギュレータにおいて、
前記フィードバック回路は、
前記第３の抵抗素子とグランドとの間に接続された第４の抵抗素子と、
前記第３および第４の抵抗素子のいずれか一方に並列接続されたコンデンサとを有する
ことを特徴とするスイッチングレギュレータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１１−１９９９７３（Ｐ２０１１−１９９９７３Ａ）
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願番号】特願２０１０−６２２２６（Ｐ２０１０−６２２２６）
【出願日】平成２２年３月１８日（２０１０．３．１８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願日】平成２２年３月１８日（２０１０．３．１８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]