スイッチング電源制御回路
【課題】力率の向上と出力コンデンサ容量を小さくすることを共に実現できるスイッチング電源制御回路を提供する。
【解決手段】ドレイン電流Idrを抵抗Ｒ２(14)によって変換した電圧Vis（電流センス電圧、Vis = Idr * Ｒ２）をVis＊Vdの乗算回路310に入力する。乗算回路310は、電圧VisとデューティDに比例する信号であるVd電圧との積信号である、電圧Visdを生成する。コンパレータ回路311により、生成されたVisdがコンパレータ回路311のもう一方の比較入力端子に入力される誤差信号Vcompと比較され、VisdがVcompに達したとき、コンパレータ回路311からターンオフ指令をオア回路308を介してフリップフロップ305のＲ端子に出力する。
【解決手段】ドレイン電流Idrを抵抗Ｒ２(14)によって変換した電圧Vis（電流センス電圧、Vis = Idr * Ｒ２）をVis＊Vdの乗算回路310に入力する。乗算回路310は、電圧VisとデューティDに比例する信号であるVd電圧との積信号である、電圧Visdを生成する。コンパレータ回路311により、生成されたVisdがコンパレータ回路311のもう一方の比較入力端子に入力される誤差信号Vcompと比較され、VisdがVcompに達したとき、コンパレータ回路311からターンオフ指令をオア回路308を介してフリップフロップ305のＲ端子に出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ素子）などの半導体発光素子を駆動するスイッチング電源制御回路に関し、高力率を得ながら出力コンデンサ容量を大幅に削減することができるスイッチング電源制御回路に関するものである。
【背景技術】
【０００２】
周知のようにＬＥＤ（Light Emission Diode：発光ダイオード）照明分野において、ＬＥＤをランプとして安定に光らせるには安定な電流を供給する電流供給装置が必要である。この電流供給装置には、高効率で高力率が求められるため、ＰＦＣ（Power Factor Correction：力率改善）コンバータとＤＣ−ＤＣコンバータを一つのコンバータ構成で実現する一段方式の力率改善型スイッチング電源装置が一般に利用されている。そしてこのようなスイッチング電源装置を制御するＩＣには、例えば、富士電機株式会社製のFA5601という型式の制御ＩＣなどが利用されている。
【０００３】
また、ターンオンによるスイッチング損失を低減するため、電流不連続モード(Discontinuous Conduction Mode)が一般に使われ、更にスイッチング素子のオン幅（各スイッチング周期においてスイッチング素子がオンしている期間の長さ）を固定して制御するオン幅固定制御もよく採用されている。例えば、上述のFA5601制御ＩＣは、この制御方式を実現可能にしている。
【０００４】
図９は、従来の擬似共振スイッチング（quasi-resonant switching）方式を採用しオン幅固定制御の一段方式のスイッチング電源装置（コンバータ）の構成を示す図である。また図１０は、図９に示すスイッチング電源装置の入力部に入力されるライン電圧（Vac）波形とライン電流（Iac）波形をそれぞれ示す図である。図９に示すスイッチング電源装置は、交流電源ACからの交流出力をダイオード・ブリッジDbで整流して得たライン電圧(Vac)，ライン電流（Iac）をトランスTraのトランス一次巻線（以下、単に一次巻線とも記す。）Lpに印加し、トランスTraのトランス二次巻線（以下、単に二次巻線とも記す。）Lsに誘起される二次側電流IsをダイオードＤ１(１)及び出力コンデンサＣ３(２)で整流・平滑して得た直流出力電圧Voを負荷(ＬＥＤ)に印加するものである。
【０００５】
図１０において、入力される半周期分のライン電圧Vacは、
Vac = V1 * sinθ （１）
で表せる。ここで、V1は定数であり、θは0〜180°の位相変数を表す。
【０００６】
通常、力率(PF：Power Factor)は、力率(PF) = 実効電力(Pr) / 皮相電力(Pa)で表される。そして実効電力(Pr)および皮相電力(Pa)は、以下の式（２）及び式（３）のように求められる。
【０００７】
【数１】
【０００８】
【数２】
【０００９】
図９に示すトランスTraの一次巻線Lpに接続されたスイッチング素子Ｑ１(11)のスイッチング動作時、Ｑ１のドレインに流れるドレイン電流Idrのピーク値Idrpは、
Idrp = Vac * Ton / Lp （４）
になる。ここで、Ton はオン幅、Lp はトランスTra一次側のインダクタンスを表す。この場合、トランスTra一次側のインダクタンスL1と、スイッチング素子Ｑ１(11)による電圧ドロップを無視する。またドレイン電流のピーク値Idrpは、各スイッチング周期におけるドレイン電流のピーク値を表すものとする。
【００１０】
トランスTra一次側のコンデンサＣ１とコンデンサＣ２並びにインダクタＬ１で低域フィルタを構成し、このフィルタ機能によりドレイン電流のピーク値Idrp をスイッチング周期でならした平均値がライン電流Iacになり、
Iac = 1/2 * Idrp * D （５）
になる。ここで、DはスイッチングのDuty（オン時比率、またはオン・デューティ、または単にデューティ）を表す。また、記号"*"は乗算記号を表す。
【００１１】
Dは、詳しくはオン・デューティを表す次の式（６）のように求められ、さらに、Idrpは式（４）のようにして求められる。またトランスTraの二次巻線Lsに誘起される二次側電流Isは、式（７），式（８）のように表すことができる。そして式（８）において、Toffは、スイッチング周期でスイッチング素子がオフしている期間の長さ、すなわち、スイッチング素子のオフ幅を示す。
【００１２】
D = Ton / (Ton + Toff) （６）
Is = N * Idrp （７） (但し、Nはトランスの巻線比)
Is = Vo * Toff / Ls （８） (但し、Lsは二次側のインダクタンス)
N * N = Lp / Ls （９）
上記式（４）を変形して、
Ton = Idrp * Lp / Vac （１０）
上記式（８）及び式（７）を用いて、
Toff = Is * Ls / Vo = N *Idrp * Ls / Vo （１１）
上記式（６）に上記式（１０）及び式（１１）を代入して、
D = Ton / (Ton+Toff) = (Lp / Vac) / (Lp / Vac + N * Ls / Vo)
= Lp * Vo / (Vo/Lp + N * Ls * Vac)
= (Lp / Ls) * Vo / ((Lp / Ls) * Vo + N * Vac) （１２）
これに式（９）を代入して
D = N * N *Vo / (N * N * Vo + N * Vac) = N * Vo / (N * Vo + Vac) （１３）
になる。ここで、Voは、トランスTra二次側で得られる出力電圧を表す。またトランスTra一次側におけるインダクタＬ１とコンデンサＣ４(12)による共振周期とトランスTra二次側におけるダイオードＤ１(１)による電圧ドロップを無視する。
【００１３】
したがって、ライン電流Iacは、
Iac = 1/2 * Vac *Ton / Lp * Vo * N / (Vo * N + Vac) （１４）
になる。オン幅固定制御であるため、図１０に示すようにライン電流Iacはライン電圧Vacの関数として表わされ、サイン波に近い波形になる。いまはオン幅固定制御と仮定したので、式（１４）においてIac = K *Vac（但し、Kは定数）と表すことができ、これを上記した式（２）及び式（３）に代入して力率(PF)を計算すると、力率(PF)はほぼ１になり、ライン電圧依存性を考慮して計算すると、力率(PF)は一般的には0.95〜0.99になる。因みに、上記した式（１４）で(Vo * N + Vac)のVacの項がないとすれば、力率(PF)は1.0になる。
【００１４】
なお、図９に示したスイッチング電源装置における制御回路(100)内のボトム検出回路(101)は、トランスTra一次側における共振電流がボトム（極小）になったことを検出する回路である。すなわち、スイッチング素子Ｑ１(11)がオンしているときにトランスTraに蓄積されたエネルギーが、スイッチング素子Ｑ１(11)がオフしているときに二次側に放出され、その放出が終わると一次側で共振が開始される。その共振電流に比例する電流Isが二次巻線Lsから抵抗Rsに流れ、その電流値が抵抗Rsで電圧値に変換されてボトム検出回路(101)に入力され、ボトム検出回路(101)は入力される電圧のボトムを検出することにより共振電流のボトムを検出するのである。ボトム検出回路(101)の出力信号botは、共振電流がボトムになったことを示す信号で、ボトム検出回路(101)がボトムを検出すると短時間Hレベルになる。これをオア（ＯＲ）回路(103)を介してワンショット回路(104)に入力することで、次のスイッチング周期が開始される。
【００１５】
ライン電力がライン電圧Vacとライン電流Iacの乗算により求まるため、位相が低い（位相変数が0°近傍もしくは180°近傍）ところではライン電力が殆ど得られず、位相が高いところでライン電力は大となるため、ライン電力は大きく振動することになる。それにつれて出力電流Ioのリップルが大きくなる。このリップルを一定値以内に抑えるためには、大容量の出力電解コンデンサＣ３(２)が必要となる。例えば、21V/350mAのＬＥＤ電球仕様に関しては、Ｃ３(２)の容量として一般的に500μF〜1000μFが必要になる。
【００１６】
ＬＥＤ電球の電源ボード(図示せず)は電球に内蔵されるため、出力電解コンデンサＣ３(２)のサイズがネックになり、Ｃ３(２)の容量を小さくする必要がある。Ｃ３(２)を小さくするためには、ライン電力の振動を抑える必要がある。そのためドレイン電流のピーク値Idrpを一定にする制御方式、いわゆるピーク電流固定制御方式が使われている。例えば、上述のFA5601制御ＩＣはピーク電流固定制御方式を実現する仕様に対応可能になっている。
【００１７】
図１１は、従来の擬似共振スイッチング（quasi-resonant switching）方式を採用しピーク電流固定制御の一段方式の力率改善型スイッチング電源装置（コンバータ）の構成を示す図である。この場合、上記した式（５）および式（１３）により、ライン電流Iacは
Iac = 1/2 *Idrp * Vo * N / (Vo * N + Vac) （１５）
になり、図１２の波形図に示すように、スイッチング電源装置の入力部に入力されるライン電圧Vacとほぼ反比例になり、逆サイン波になる。図１１のピーク電流固定制御方式では、ライン電力の振動が大きく抑えられ、出力電解コンデンサＣ３(２)の容量をほぼ半減させることができるが、力率は悪くなり、約0.6になる。最大オン幅制御を導入することによって、力率(PF)を0.9程度になるよう設計することもできるが、入力電圧の依存性が大きいという問題がある。例えば、100Vac入力で、最大オン幅制限による調整で力率(PF)が0.87になる設計が、230Vac入力の場合には力率(PF)が0.67になってしまうという問題がある。
【００１８】
なお、図１１に示したスイッチング電源装置における制御回路(200)内のボトム検出回路(201)の出力信号botは、図９のものと同様に共振電流がボトムになったことを示す信号で、ボトム検出回路(201)がボトムを検出すると短時間Hレベルになる。これを、オア（ＯＲ）回路(203)を介してワンショット回路(204)に入力することで、次のスイッチング周期が開始される。
【００１９】
下記特許文献１に示す回路は、ＬＥＤ（発光ダイオード）に流れる電流を一定にするように制御するものであり、また下記特許文献２に示す回路は、水銀灯に流れる電流が常に定格電流となるように制御するものであり、特許文献１及び２は、いずれも上記したIdrpを一定にする、つまりピーク電流を一定に制御するピーク電流固定制御方式に類する技術について開示したものである。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００７−８０７７１号公報
【特許文献２】特開２００２−３５２９８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
上記した各種従来技術では、力率の向上と出力コンデンサ容量を小さくすることが相反している。本発明の課題は、力率の向上と出力コンデンサ容量を小さくすることを共に実現できるスイッチング電源制御回路を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の一態様は、スイッチング素子がトランス一次巻線に接続され、トランス二次巻線から負荷に所定の出力電力を供給する力率改善型スイッチング電源装置におけるスイッチング電源制御回路において、交流電源の整流により得たライン電流を前記トランス一次巻線に供給する手段と、前記一次巻線に接続された前記スイッチング素子をターンオンさせるスイッチング指令信号を生成する手段と、前記ライン電流がグランドに流れる途上で前記スイッチング素子に流れるドレイン電流の電流値を検出する手段と、前記スイッチング指令信号に基づいて前記スイッチング素子のオン幅を検出しデューティを算出する手段と、前記検出したドレイン電流の電流値と前記算出したデューティとの乗算値を算出する手段と、前記負荷からのフィードバック信号と基準電圧の差を増幅して誤差信号を生成する手段と、前記算出した乗算値が前記誤差信号に一致すると前記スイッチング素子をオフさせる手段と、を備えたことを特徴とする。
【００２３】
また本発明は、上記態様において、前記スイッチング素子の最大オン幅を制限する最大オン幅制限回路をさらに設けたことを特徴とする。
また前記スイッチング素子へのスイッチング指令信号を生成する手段が、前記トランス一次巻線に流れる電流が極小となるタイミングで前記スイッチング素子がターンオンするように制御する擬似共振制御に基づいて生成されることを特徴とする。
【００２４】
さらに、上記において前記スイッチング素子へのスイッチング指令信号を生成する手段が、一定の周波数で発振する発振回路の発振周波数に基づいて生成されることを特徴とする。
【００２５】
本発明の他の態様は、スイッチング素子がトランス一次巻線に接続され、トランス二次巻線から負荷に所定の出力電力を供給する力率改善型スイッチング電源装置におけるスイッチング電源制御回路において、交流電源の整流により得たライン電流を前記トランス一次巻線に供給する手段と、前記一次巻線に接続された前記スイッチング素子をターンオンさせるスイッチング指令信号を生成する手段と、前記ライン電流がグランドに流れる途上で前記スイッチング素子に流れるドレイン電流の電流値を検出する手段と、前記スイッチング指令信号に基づいて前記スイッチング素子のオン幅を検出する手段と、前記検出したドレイン電流の電流値と検出した前記スイッチング素子のオン幅との乗算値を算出する手段と、前記負荷からのフィードバック信号と基準電圧の差を増幅して誤差信号を生成する手段と、前記算出した乗算値が前記誤差信号に一致すると前記スイッチング素子をオフさせる手段と、を備えたことを特徴とする。
【００２６】
本発明は、上記他の態様において、前記スイッチング素子の最大オン幅を制限する最大オン幅制限回路をさらに設けたことを特徴とする。
また前記スイッチング素子へのスイッチング指令信号を生成する手段が、一定の周波数で発振する発振回路の発振周波数に基づいて生成されることを特徴とする。
【発明の効果】
【００２７】
本発明によれば、出力コンデンサ容量を小さくすることができ、さらにライン電圧(入力電圧)依存性の小さい高力率のスイッチング電源制御回路を得ることができる。
【図面の簡単な説明】
【００２８】
【図１】ライン電流固定制御機能を有する擬似共振スイッチング制御の一段方式を採る本発明の第１の実施形態に係る力率改善型のコンバータの構成を示す図である。
【図２】図１に示したライン電圧（Vac）の３つの位相領域におけるライン電流（Iac）の波形を示す図である。
【図３】本発明の第１の実施形態で用いるDuty検出回路の構成例を示す図である。
【図４】図２に示したＡ，Ｂ，Ｃの各位相領域における本発明の第１の実施形態に係るコンバータのVac、Max Ton、OUT端子における信号Drv、Vd、Idr、Vdr及びIacの各タイミングチャートを示す図である。
【図５】ライン電流固定制御機能を有する固定スイッチング周波数制御の一段方式を採る本発明の第２の実施形態に係る力率改善型のコンバータの構成を示す図である
【図６】図２に示したＡ，Ｂ，Ｃの各位相領域における本発明の第２の実施形態に係るコンバータのVac、Max Ton、OUT端子における信号Drv、Vd、Idr、Vdr及びIacの各タイミングチャートを示す図である。
【図７】ライン電流固定制御機能を有する固定スイッチング周波数制御の一段方式を採る本発明の第３の実施形態に係る力率改善型のコンバータの構成を示す図である。
【図８】図２に示したＡ，Ｂ，Ｃの各位相領域における本発明の第３の実施形態に係るコンバータのVac、Max Ton、OUT端子における信号Drv、Idr、Vdr及びIacの各タイミングチャートを示す図である。
【図９】従来の擬似共振スイッチング方式を採用しオン幅固定制御の一段方式のスイッチング電源装置の構成を示す図である。
【図１０】図９で入力されるライン電圧（Vac）波形とライン電流（Iac）波形をそれぞれ示す図である。
【図１１】従来の擬似共振スイッチング方式を採用しピーク電流固定制御の一段方式のスイッチング電源装置の構成を示す図である。
【図１２】図１１で入力されるライン電圧（Vac）波形とライン電流（Iac）波形をそれぞれ示す図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態について、詳細に説明する。
［実施形態１］
図１は、ライン電流固定制御機能を有する擬似共振スイッチング制御の一段方式を採る本発明の第１の実施形態に係る力率改善型のコンバータ（スイッチング電源装置）の構成を示す図である。図１を用い、本発明の第１の実施形態に係るコンバータの動作を項目に分けて説明する。図１に示すスイッチング電源装置は、交流電源ACからの交流出力をダイオード・ブリッジDbで整流して得たライン電圧Vac，ライン電流IacをトランスTraの一次巻線Lpに印加し、トランスTraの二次巻線Lsに誘起される二次側電流IsをダイオードＤ１(１)及び出力コンデンサＣ３(２)で整流して得た直流出力電圧Voを負荷(ＬＥＤ)に印加するものである。
【００３０】
（１）ターンオンについて
トランスTraの二次巻線Lsと抵抗Rsの直列回路からZCD（ゼロ電流検出：Zero Current Detection）端子に入力される電圧により、ボトム検出回路（Valley Detection Circuit）301は、トランスTraのエネルギー放出終了後に開始される共振の共振電流のボトムを検出する。ボトム検出回路301がボトムを検出すると、ボトム検出回路301はHレベルのボトム検出信号（bot信号）をオア（ＯＲ）回路303を介してワンショット回路304に出力する。一方、ボトム検出回路301で前記ドレイン電圧のボトムが検出できない場合には、Restart回路302からHレベルのターンオン指令を上記の場合に代わりオア回路303を介してワンショット回路304に出力する。
【００３１】
オア回路303からワンショット回路304にHレベルの信号が入力されると、ワンショット回路304からHレベルのパルス信号が出力され、フリップフロップ305がこれによってセットされてそのＱ端子における出力（Ｑ出力）がHレベルになる。フリップフロップ305のＱ出力がHレベルになると、そのHレベルがドライブ回路306を介してスイッチング素子Ｑ１(11)のゲートに印加され、スイッチング素子Ｑ１(11)がターンオンする。
【００３２】
（２）ターンオフについて
図１に示したスイッチング電源装置におけるトランスTraの一次巻線Lpに接続されたスイッチング素子Ｑ１(11)のドレイン電流Idrを抵抗Ｒ２(14)によって変換した電圧Vis（電流センス電圧、Vis = Idr * Ｒ２）は、図１に示したスイッチング電源装置の制御回路(300)のIS端子を介して、制御回路(300)のVis * Vdの乗算回路310に入力される。一方、Duty検出回路309は、フリップフロップ305のＱ出力を基にDuty(=D)を検出して、Dに比例する信号であるVd電圧を生成する。生成されたVd電圧は、Vd = D * Ｋ１と表される。ただし、Ｋ１は定数である。そして、乗算回路310は、ドレイン電流Idrと比例するVis電圧（Vis）とDに比例する信号であるVd電圧との乗算を実施する。
【００３３】
そしてVis * Vdの乗算回路310により、ドレイン電流Idrに比例するVisd電圧を生成する。生成されるVisdは上記した各式を基に、Visd =Ｒ２ * Ｋ１ * Idr * Dとして求めることができる。なお、Ｒ２(14)は、スイッチング素子Ｑ１(11)のソースとグランド間に接続された抵抗である。
【００３４】
生成されたVisdはコンパレータ回路311に入力され、コンパレータ回路311のもう一方の比較入力端子に入力される誤差信号Vcompと比較され、Visdが誤差信号Vcompに達したとき、コンパレータ回路311からターンオフ指令をオア（ＯＲ）回路308を介してフリップフロップ305のＲ(リセット)端子に出力する。あるいは、生成されたVisdが誤差信号Vcompに達する前に、ワンショット回路304からの出力によりリセットされてから最大オン幅制限回路307に予め設定しておいた最大オン幅が経過すると、最大オン幅制限回路307からターンオフ指令をオア回路308を介してフリップフロップ305のＲ(リセット)端子に出力する。
【００３５】
生成されたVisdが誤差信号Vcompに達すると、つまり、Vcomp = Visdとなると、Vcomp = Visd =Ｒ２ * Ｋ１ * Idrp * Dとなり、且つ上記した式（５）より、Idrp * D = ２ * Iacであるから、誤差信号Vcompとライン電流Iacの関係は、Iac = Vcomp / (２ * Ｒ２ * Ｋ１)として求めることができる。つまり、ライン電流Iacは誤差信号Vcompに比例する値となる。
【００３６】
（３）フィードバックループについて
負荷であるＬＥＤに流れている電流Io、すなわちＬＥＤ電流Io、が抵抗Ｒ１(３)でフィードバック電圧Vfbに変換され、図１に示したスイッチング電源装置における制御回路(300)内のFB端子を介してＬＥＤ電流Ioに比例するフィードバック電圧Vfbがオペアンプ312に入力される。フィードバック電圧Vfbと基準電圧Vref(313)との差をオペアンプ312が増幅して、誤差信号Vcompを生成する。乗算回路310により生成されたドレイン電流Idrに比例するVisdが誤差信号Vcompに等しくなるとスイッチング素子Ｑ１(11)をターンオフするよう構成することにより、フィードバック電圧Vfbが基準電圧Vref(313)より大きいと誤差信号Vcompが小さくなってオン幅が小さくなることによりドレイン電流Idrが減少し、フィードバック電圧Vfbが基準電圧Vref(313)より小さいと誤差信号Vcompが大きくなってオン幅が大きくなることによりドレイン電流Idrが増大する。これによって、フィードバック電圧Vfbが基準電圧Vref(313)と等しくなるところで誤差信号Vcompが安定し、ＬＥＤ電流Ioが一定になるようにライン電力を制御することが可能となる。誤差信号Vcompがフィードバック電圧Vfbのリップルからの影響を受けないようにコンデンサＣ５(13)を設ける（一般的にＣ５(13)の容量値は１μF程度である）。
【００３７】
（４）Duty検出回路について
ドレイン電流を決めるスイッチングサイクルを本サイクルと定義する。互いに隣になるサイクルを近隣サイクルと定義する。本サイクルの前の近隣サイクルを前サイクルと定義する。本実施形態で説明するコンバータ（スイッチング電源装置）のスイッチング周期は一般的に10μsec台程度である。そして、ライン電圧Vacの周期が10ｍsec台であるため、近隣サイクルのライン電圧が本サイクルのライン電圧と等しいと近似することができる。上記した式（１３）より、デューティDも近隣サイクルのものから変わらないと近似することができる。その結果、Duty検出回路309は、前サイクルにおいて求められたデューティDに比例する信号である電圧Vdを、本サイクルで保持して利用することができる。
【００３８】
図１に示したスイッチング電源装置における制御回路(300)内のボトム検出回路301は、トランスTra一次側における共振電流がボトム（極小）になったことを検出する回路である。すなわち、スイッチング素子Ｑ１(11)がオンしているときにトランスTraに蓄積されたエネルギーが、スイッチング素子Ｑ１(11)がオフしているときに二次側に放出され、その放出が終わると一次側で共振が開始される。その共振電流に比例する電流Isが二次巻線Lsから抵抗Rsに流れ、その電流値が抵抗Rsで電圧値に変換されてボトム検出回路301に入力され、ボトム検出回路301は入力される電圧のボトムを検出することにより共振電流のボトムを検出するのである。ボトム検出回路301の出力信号botは、ボトム検出回路301がボトムを検出すると短時間Hレベルになる。この信号はオア回路303を介してワンショット回路304に出力され、これを受けたワンショット回路304がセット信号setをフリップフロップ305のセット入力端子Sに入力することにより次のスイッチング周期が開始される。
【００３９】
図２は、ライン電圧（Vac）の３つの位相領域におけるライン電流（Iac）の波形を示す図である。図４は、本発明の第１の実施形態に係るコンバータ（スイッチング電源装置）の図２に示したＡ，Ｂ，Ｃの各位相領域における、Vac、Max Ton、OUT端子における信号Drv、Vd、Idr、Vdr、及びIacの各波形を示すタイミングチャートである。位相領域Ａは最大オン幅制限回路307により支配される最大オン幅制限に当たる（コンパレータ回路311の出力がHレベルになる前に最大オン幅制限回路307の出力がHレベルになる）ため、ライン電流Iacは誤差信号Vcompで決められるレベルより低くなる。位相領域Ｂと位相領域Ｃは、最大オン幅制限にかからない（最大オン幅制限回路307の出力がHレベルになる前にコンパレータ回路311の出力がHレベルになる）ため、ライン電流Iacは誤差信号Vcompで決められ、一定になる。
【００４０】
図３は、本発明の第１の実施形態で用いるDuty検出回路の構成例を示す図である。図３では、図１に示すスイッチング素子Ｑ１(11)がオンしている期間（図示例ではSW1(3092)が閉じている（導通している）期間）、定電流i1(3091)をNチャネルMOSトランジスタNM1(3093)に並列接続されている容量C1(3094)に流すことにより、オン時間をC1(3094)の電圧に変換する（この電圧はオン時間に比例する。）。また、図１，図５のワンショット回路304,402の出力は、スイッチング素子Ｑ１(11)をオンさせる信号（フリップフロップ305,403をセットして、スイッチング素子Ｑ１(11)をオンさせる信号）であり、この信号の周期がスイッチング周期となる。このスイッチング周期の間、定電流i2(3098)をNチャネルMOSトランジスタNM2(3011) に並列接続されている容量C2(3012)に流し、スイッチング周期をC2(3012)の電圧に変換する。図１，図５のワンショット回路304,402の出力は、スイッチング周期毎に短時間NチャネルMOSトランジスタNM1(3093)，NM2(3011)をオンして容量C1(3094)，C2(3012)を放電し、その両端電圧をゼロにクリアする。オペアンプOP1(3095)，OP2(3013)はそれぞれボルテージフォロワを構成しており、容量C1(3094)，C2(3012)の電圧は、ボルテージフォロワでインピーダンスに変換された後、アナログ除算回路(3096)で除算され、オン時間／スイッチング周期に相当する信号が生成・出力される。そして、アナログ除算回路(3096)の出力は、図１，図５のワンショット回路304,402の出力により、すなわち信号botの立ち上がりでサンプルホールド回路(3097)によりサンプルホールドされ、信号Vdとして出力される。
【００４１】
なお、容量C1(3094)，C2(3012)は、図１，図５のワンショット回路304,402の出力により、すなわち信号botがHレベルになると、NチャネルMOSトランジスタNM1(3093)，NM2(3011)がオンすることでリセットされるが、回路のディレイがあるため、サンプルホールド回路(3097)が容量C1(3094)，C2(3012)のリセット動作で誤った信号を読込むことはない。
【００４２】
［実施形態２］
図５は、ライン電流固定制御機能を有する固定スイッチング周波数制御の一段方式を採る本発明の第２の実施形態に係る力率改善型のコンバータ（スイッチング電源装置）の構成を示す図である。図５に示すスイッチング電源装置は、図１に示すのと同様に、交流電源ACからの交流出力をダイオード・ブリッジDbで整流して得たライン電圧Vac，ライン電流IacをトランスTraの一次巻線Lpに印加し、トランスTraの二次巻線Lsに誘起される二次側電流IsをダイオードＤ１(１)及び出力コンデンサＣ３(２)で整流して得た直流出力電圧Voを負荷(ＬＥＤ)に印加するものである。
【００４３】
図５におけるコンバータ動作で図１に示した本発明の第１の実施形態に係るコンバータの動作と異なる点について説明すると、図５に示したスイッチング電源装置における制御回路(400)内におけるコンバータ動作においては、OSC（Oscillation：発振）回路(401)から一定周期の矩形波をワンショット回路402に入力し、これを受けたワンショット回路402はセット信号setをフリップフロップ403のセット入力端子Sに入力することにより次のスイッチング周期が開始されるようにしている。これにより、スイッチング周期はOSC（Oscillation：発振）回路(401)からの矩形波の固定周期に等しくなり、スイッチング周波数は固定となる。
【００４４】
図６は、図２に示したＡ，Ｂ，Ｃの各位相領域における本発明の第２の実施形態に係るコンバータ（スイッチング電源装置）のVac、Max Ton、OUT端子における信号Drv、Vd、Idr、Vdr及びIacの各波形を示すタイミングチャートである。
【００４５】
［実施形態３］
図７は、ライン電流固定制御機能を有する固定スイッチング周波数制御の一段方式を採る本発明の第３の実施形態に係る力率改善型のコンバータ（スイッチング電源装置）の構成を示す図である。図７におけるコンバータ動作で図５に示した本発明の第２の実施形態に係るコンバータの動作と異なる点について説明すると、図７に示したスイッチング電源装置における制御回路(500)内におけるコンバータ動作では、図５のDuty検出回路407に変えてオン幅検出回路507を使用するため、前サイクルの情報(デューティDに比例する信号である電圧Vd)を保持しなくて済むようにしている。
【００４６】
上記した式（５）に従ってこの点を説明すれば、デューティDは、D= Ton /Tであるから、
Iac = 1/2 * Idrp * D = 1/(2*T) * Idrp * Ton （１６）
になる。ここで、Tはスイッチング周期、Ton は、オン幅を表す。Tが一定である(OSC回路501が一定の周波数で発振する)ため、上記式（１６）に示したようにライン電流IacはIdrpとTonの乗算に比例するものとなる。
【００４７】
また、Von = Ｋ２ * Ton (但しＫ２は定数)とすると、この式を基に上記の式（１６）を変形し、2 * T * Iac = Idrp * Tonで、一方、Vis * Vonの乗算回路508における演算で、Vison = Vis * Von = Idrｐ * Ｒ２ * Ｋ２ * Ton =Ｒ２ * Ｋ２ * 2 * T *Iacとなるので、ライン電流Iac は、Vison = Vcompとして、 Iac = Vcomp / (2 * T * Ｒ２ * Ｋ２)になる。
【００４８】
図８は、図２に示したＡ，Ｂ，Ｃの各位相領域における本発明の第３の実施形態に係るコンバータ（スイッチング電源装置）のVac、Max Ton、OUT端子における信号Drv、Idr、Vdr及びIacの各波形を示すタイミングチャートである。
【００４９】
ここで上述した第２および第３の実施形態について補足すると、第２および第３の実施形態は、スイッチング周波数が固定で、第１の実施形態のようなゼロ電流検出（ZCD）を行っていない。本発明の基本概念は、トランスTraに流れる電流がスイッチング周期毎に必ずゼロに戻る臨界モード(Critical Conduction Mode)、もしくは不連続モード(Discontinuous Conduction Mode)、に限定され、第１の実施形態は臨界モード(Critical Conduction Mode)の実施例を示し、第２および第３の実施形態は不連続モード(Discontinuous Conduction Mode)の実施例を示している。
【００５０】
そして第２および第３の実施形態は、不連続モードなので、スイッチング周期の途中、図６及び図８に示すVdrの各矢印におけるタイミングで、トランスTraの電流がゼロ（トランスTraに蓄えられたエネルギーがゼロ）になり、その後は、インダクタＬ１、トランスTraの一次巻線Lp、スイッチング素子Ｑ１の寄生容量等からなる共振回路が共振を開始する。図６及び図８に示すVdrの各矢印におけるタイミング以降の発振波形はこの共振の様子を示している。
【００５１】
さらに力率（PF）の算出方法について付言すると、
（ａ）オン幅固定制御における力率（PF）の算出方法
ライン電流Iacが近似的に式（１７）
【００５２】
【数３】
【００５３】
になるため、上記した式（２）、（３）より力率（PF）は、PF＝１になる。
（ｂ）ライン電流固定制御における力率（PF）の算出方法
ライン電流Iacが式（１８）
【００５４】
【数４】
【００５５】
になるため、上記した式（２）より実効電力（Pr）は、式(１９)
【００５６】
【数５】
【００５７】
になる。そして、上記した式（３）により皮相電力（Pa）は、式（２０）
【００５８】
【数６】
【００５９】
になる。したがって、力率（PF）は、Pr/ Paで求められるので、式（２１）
【００６０】
【数７】
【００６１】
として求められる。
【符号の説明】
【００６２】
１ 出力ダイオード（Ｄ１）
２ 出力コンデンサ(電解コンデンサ)(C3)
３ 抵抗(R1)
11 スイッチング素子(Q1)
12 コンデンサ(C4)
13 コンデンサ(C5)
14 抵抗(R2)
300 制御回路（ＩＣ：集積回路）
301 ボトム検出回路（valley detection circuit）
302 リスタート回路（restart circuit）
303 オア回路(OR logic circuit)
304 ワンショット回路(one shot circuit)
305 フリップフロップ(Flip Flop)
306 ドライブ回路(Driving Circuit)
307 最大オン幅制限回路(Max-On Period Limitation Circuit)
308 オア回路(OR logic circuit)
309 Duty検出回路(Duty Detection Circuit)
310 Vis * Vd 乗算回路
311 コンパレータ(Comparator)
312 オペアンプ(Op Amp.)
313 基準電圧源(Reference Voltage Resource)
Iac ライン電流
Idr ドレイン電流
Idrp ドレイン電流のピーク値
Io LED電流
Is トランス二次側電流
Lp トランス一次巻線
Ls トランス二次巻線
Tra トランス
Vac ライン電圧
Vcomp 誤差信号
Vfb フィードバック電圧
Vo 出力電圧
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ素子）などの半導体発光素子を駆動するスイッチング電源制御回路に関し、高力率を得ながら出力コンデンサ容量を大幅に削減することができるスイッチング電源制御回路に関するものである。
【背景技術】
【０００２】
周知のようにＬＥＤ（Light Emission Diode：発光ダイオード）照明分野において、ＬＥＤをランプとして安定に光らせるには安定な電流を供給する電流供給装置が必要である。この電流供給装置には、高効率で高力率が求められるため、ＰＦＣ（Power Factor Correction：力率改善）コンバータとＤＣ−ＤＣコンバータを一つのコンバータ構成で実現する一段方式の力率改善型スイッチング電源装置が一般に利用されている。そしてこのようなスイッチング電源装置を制御するＩＣには、例えば、富士電機株式会社製のFA5601という型式の制御ＩＣなどが利用されている。
【０００３】
また、ターンオンによるスイッチング損失を低減するため、電流不連続モード(Discontinuous Conduction Mode)が一般に使われ、更にスイッチング素子のオン幅（各スイッチング周期においてスイッチング素子がオンしている期間の長さ）を固定して制御するオン幅固定制御もよく採用されている。例えば、上述のFA5601制御ＩＣは、この制御方式を実現可能にしている。
【０００４】
図９は、従来の擬似共振スイッチング（quasi-resonant switching）方式を採用しオン幅固定制御の一段方式のスイッチング電源装置（コンバータ）の構成を示す図である。また図１０は、図９に示すスイッチング電源装置の入力部に入力されるライン電圧（Vac）波形とライン電流（Iac）波形をそれぞれ示す図である。図９に示すスイッチング電源装置は、交流電源ACからの交流出力をダイオード・ブリッジDbで整流して得たライン電圧(Vac)，ライン電流（Iac）をトランスTraのトランス一次巻線（以下、単に一次巻線とも記す。）Lpに印加し、トランスTraのトランス二次巻線（以下、単に二次巻線とも記す。）Lsに誘起される二次側電流IsをダイオードＤ１(１)及び出力コンデンサＣ３(２)で整流・平滑して得た直流出力電圧Voを負荷(ＬＥＤ)に印加するものである。
【０００５】
図１０において、入力される半周期分のライン電圧Vacは、
Vac = V1 * sinθ （１）
で表せる。ここで、V1は定数であり、θは0〜180°の位相変数を表す。
【０００６】
通常、力率(PF：Power Factor)は、力率(PF) = 実効電力(Pr) / 皮相電力(Pa)で表される。そして実効電力(Pr)および皮相電力(Pa)は、以下の式（２）及び式（３）のように求められる。
【０００７】
【数１】
【０００８】
【数２】
【０００９】
図９に示すトランスTraの一次巻線Lpに接続されたスイッチング素子Ｑ１(11)のスイッチング動作時、Ｑ１のドレインに流れるドレイン電流Idrのピーク値Idrpは、
Idrp = Vac * Ton / Lp （４）
になる。ここで、Ton はオン幅、Lp はトランスTra一次側のインダクタンスを表す。この場合、トランスTra一次側のインダクタンスL1と、スイッチング素子Ｑ１(11)による電圧ドロップを無視する。またドレイン電流のピーク値Idrpは、各スイッチング周期におけるドレイン電流のピーク値を表すものとする。
【００１０】
トランスTra一次側のコンデンサＣ１とコンデンサＣ２並びにインダクタＬ１で低域フィルタを構成し、このフィルタ機能によりドレイン電流のピーク値Idrp をスイッチング周期でならした平均値がライン電流Iacになり、
Iac = 1/2 * Idrp * D （５）
になる。ここで、DはスイッチングのDuty（オン時比率、またはオン・デューティ、または単にデューティ）を表す。また、記号"*"は乗算記号を表す。
【００１１】
Dは、詳しくはオン・デューティを表す次の式（６）のように求められ、さらに、Idrpは式（４）のようにして求められる。またトランスTraの二次巻線Lsに誘起される二次側電流Isは、式（７），式（８）のように表すことができる。そして式（８）において、Toffは、スイッチング周期でスイッチング素子がオフしている期間の長さ、すなわち、スイッチング素子のオフ幅を示す。
【００１２】
D = Ton / (Ton + Toff) （６）
Is = N * Idrp （７） (但し、Nはトランスの巻線比)
Is = Vo * Toff / Ls （８） (但し、Lsは二次側のインダクタンス)
N * N = Lp / Ls （９）
上記式（４）を変形して、
Ton = Idrp * Lp / Vac （１０）
上記式（８）及び式（７）を用いて、
Toff = Is * Ls / Vo = N *Idrp * Ls / Vo （１１）
上記式（６）に上記式（１０）及び式（１１）を代入して、
D = Ton / (Ton+Toff) = (Lp / Vac) / (Lp / Vac + N * Ls / Vo)
= Lp * Vo / (Vo/Lp + N * Ls * Vac)
= (Lp / Ls) * Vo / ((Lp / Ls) * Vo + N * Vac) （１２）
これに式（９）を代入して
D = N * N *Vo / (N * N * Vo + N * Vac) = N * Vo / (N * Vo + Vac) （１３）
になる。ここで、Voは、トランスTra二次側で得られる出力電圧を表す。またトランスTra一次側におけるインダクタＬ１とコンデンサＣ４(12)による共振周期とトランスTra二次側におけるダイオードＤ１(１)による電圧ドロップを無視する。
【００１３】
したがって、ライン電流Iacは、
Iac = 1/2 * Vac *Ton / Lp * Vo * N / (Vo * N + Vac) （１４）
になる。オン幅固定制御であるため、図１０に示すようにライン電流Iacはライン電圧Vacの関数として表わされ、サイン波に近い波形になる。いまはオン幅固定制御と仮定したので、式（１４）においてIac = K *Vac（但し、Kは定数）と表すことができ、これを上記した式（２）及び式（３）に代入して力率(PF)を計算すると、力率(PF)はほぼ１になり、ライン電圧依存性を考慮して計算すると、力率(PF)は一般的には0.95〜0.99になる。因みに、上記した式（１４）で(Vo * N + Vac)のVacの項がないとすれば、力率(PF)は1.0になる。
【００１４】
なお、図９に示したスイッチング電源装置における制御回路(100)内のボトム検出回路(101)は、トランスTra一次側における共振電流がボトム（極小）になったことを検出する回路である。すなわち、スイッチング素子Ｑ１(11)がオンしているときにトランスTraに蓄積されたエネルギーが、スイッチング素子Ｑ１(11)がオフしているときに二次側に放出され、その放出が終わると一次側で共振が開始される。その共振電流に比例する電流Isが二次巻線Lsから抵抗Rsに流れ、その電流値が抵抗Rsで電圧値に変換されてボトム検出回路(101)に入力され、ボトム検出回路(101)は入力される電圧のボトムを検出することにより共振電流のボトムを検出するのである。ボトム検出回路(101)の出力信号botは、共振電流がボトムになったことを示す信号で、ボトム検出回路(101)がボトムを検出すると短時間Hレベルになる。これをオア（ＯＲ）回路(103)を介してワンショット回路(104)に入力することで、次のスイッチング周期が開始される。
【００１５】
ライン電力がライン電圧Vacとライン電流Iacの乗算により求まるため、位相が低い（位相変数が0°近傍もしくは180°近傍）ところではライン電力が殆ど得られず、位相が高いところでライン電力は大となるため、ライン電力は大きく振動することになる。それにつれて出力電流Ioのリップルが大きくなる。このリップルを一定値以内に抑えるためには、大容量の出力電解コンデンサＣ３(２)が必要となる。例えば、21V/350mAのＬＥＤ電球仕様に関しては、Ｃ３(２)の容量として一般的に500μF〜1000μFが必要になる。
【００１６】
ＬＥＤ電球の電源ボード(図示せず)は電球に内蔵されるため、出力電解コンデンサＣ３(２)のサイズがネックになり、Ｃ３(２)の容量を小さくする必要がある。Ｃ３(２)を小さくするためには、ライン電力の振動を抑える必要がある。そのためドレイン電流のピーク値Idrpを一定にする制御方式、いわゆるピーク電流固定制御方式が使われている。例えば、上述のFA5601制御ＩＣはピーク電流固定制御方式を実現する仕様に対応可能になっている。
【００１７】
図１１は、従来の擬似共振スイッチング（quasi-resonant switching）方式を採用しピーク電流固定制御の一段方式の力率改善型スイッチング電源装置（コンバータ）の構成を示す図である。この場合、上記した式（５）および式（１３）により、ライン電流Iacは
Iac = 1/2 *Idrp * Vo * N / (Vo * N + Vac) （１５）
になり、図１２の波形図に示すように、スイッチング電源装置の入力部に入力されるライン電圧Vacとほぼ反比例になり、逆サイン波になる。図１１のピーク電流固定制御方式では、ライン電力の振動が大きく抑えられ、出力電解コンデンサＣ３(２)の容量をほぼ半減させることができるが、力率は悪くなり、約0.6になる。最大オン幅制御を導入することによって、力率(PF)を0.9程度になるよう設計することもできるが、入力電圧の依存性が大きいという問題がある。例えば、100Vac入力で、最大オン幅制限による調整で力率(PF)が0.87になる設計が、230Vac入力の場合には力率(PF)が0.67になってしまうという問題がある。
【００１８】
なお、図１１に示したスイッチング電源装置における制御回路(200)内のボトム検出回路(201)の出力信号botは、図９のものと同様に共振電流がボトムになったことを示す信号で、ボトム検出回路(201)がボトムを検出すると短時間Hレベルになる。これを、オア（ＯＲ）回路(203)を介してワンショット回路(204)に入力することで、次のスイッチング周期が開始される。
【００１９】
下記特許文献１に示す回路は、ＬＥＤ（発光ダイオード）に流れる電流を一定にするように制御するものであり、また下記特許文献２に示す回路は、水銀灯に流れる電流が常に定格電流となるように制御するものであり、特許文献１及び２は、いずれも上記したIdrpを一定にする、つまりピーク電流を一定に制御するピーク電流固定制御方式に類する技術について開示したものである。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００７−８０７７１号公報
【特許文献２】特開２００２−３５２９８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
上記した各種従来技術では、力率の向上と出力コンデンサ容量を小さくすることが相反している。本発明の課題は、力率の向上と出力コンデンサ容量を小さくすることを共に実現できるスイッチング電源制御回路を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の一態様は、スイッチング素子がトランス一次巻線に接続され、トランス二次巻線から負荷に所定の出力電力を供給する力率改善型スイッチング電源装置におけるスイッチング電源制御回路において、交流電源の整流により得たライン電流を前記トランス一次巻線に供給する手段と、前記一次巻線に接続された前記スイッチング素子をターンオンさせるスイッチング指令信号を生成する手段と、前記ライン電流がグランドに流れる途上で前記スイッチング素子に流れるドレイン電流の電流値を検出する手段と、前記スイッチング指令信号に基づいて前記スイッチング素子のオン幅を検出しデューティを算出する手段と、前記検出したドレイン電流の電流値と前記算出したデューティとの乗算値を算出する手段と、前記負荷からのフィードバック信号と基準電圧の差を増幅して誤差信号を生成する手段と、前記算出した乗算値が前記誤差信号に一致すると前記スイッチング素子をオフさせる手段と、を備えたことを特徴とする。
【００２３】
また本発明は、上記態様において、前記スイッチング素子の最大オン幅を制限する最大オン幅制限回路をさらに設けたことを特徴とする。
また前記スイッチング素子へのスイッチング指令信号を生成する手段が、前記トランス一次巻線に流れる電流が極小となるタイミングで前記スイッチング素子がターンオンするように制御する擬似共振制御に基づいて生成されることを特徴とする。
【００２４】
さらに、上記において前記スイッチング素子へのスイッチング指令信号を生成する手段が、一定の周波数で発振する発振回路の発振周波数に基づいて生成されることを特徴とする。
【００２５】
本発明の他の態様は、スイッチング素子がトランス一次巻線に接続され、トランス二次巻線から負荷に所定の出力電力を供給する力率改善型スイッチング電源装置におけるスイッチング電源制御回路において、交流電源の整流により得たライン電流を前記トランス一次巻線に供給する手段と、前記一次巻線に接続された前記スイッチング素子をターンオンさせるスイッチング指令信号を生成する手段と、前記ライン電流がグランドに流れる途上で前記スイッチング素子に流れるドレイン電流の電流値を検出する手段と、前記スイッチング指令信号に基づいて前記スイッチング素子のオン幅を検出する手段と、前記検出したドレイン電流の電流値と検出した前記スイッチング素子のオン幅との乗算値を算出する手段と、前記負荷からのフィードバック信号と基準電圧の差を増幅して誤差信号を生成する手段と、前記算出した乗算値が前記誤差信号に一致すると前記スイッチング素子をオフさせる手段と、を備えたことを特徴とする。
【００２６】
本発明は、上記他の態様において、前記スイッチング素子の最大オン幅を制限する最大オン幅制限回路をさらに設けたことを特徴とする。
また前記スイッチング素子へのスイッチング指令信号を生成する手段が、一定の周波数で発振する発振回路の発振周波数に基づいて生成されることを特徴とする。
【発明の効果】
【００２７】
本発明によれば、出力コンデンサ容量を小さくすることができ、さらにライン電圧(入力電圧)依存性の小さい高力率のスイッチング電源制御回路を得ることができる。
【図面の簡単な説明】
【００２８】
【図１】ライン電流固定制御機能を有する擬似共振スイッチング制御の一段方式を採る本発明の第１の実施形態に係る力率改善型のコンバータの構成を示す図である。
【図２】図１に示したライン電圧（Vac）の３つの位相領域におけるライン電流（Iac）の波形を示す図である。
【図３】本発明の第１の実施形態で用いるDuty検出回路の構成例を示す図である。
【図４】図２に示したＡ，Ｂ，Ｃの各位相領域における本発明の第１の実施形態に係るコンバータのVac、Max Ton、OUT端子における信号Drv、Vd、Idr、Vdr及びIacの各タイミングチャートを示す図である。
【図５】ライン電流固定制御機能を有する固定スイッチング周波数制御の一段方式を採る本発明の第２の実施形態に係る力率改善型のコンバータの構成を示す図である
【図６】図２に示したＡ，Ｂ，Ｃの各位相領域における本発明の第２の実施形態に係るコンバータのVac、Max Ton、OUT端子における信号Drv、Vd、Idr、Vdr及びIacの各タイミングチャートを示す図である。
【図７】ライン電流固定制御機能を有する固定スイッチング周波数制御の一段方式を採る本発明の第３の実施形態に係る力率改善型のコンバータの構成を示す図である。
【図８】図２に示したＡ，Ｂ，Ｃの各位相領域における本発明の第３の実施形態に係るコンバータのVac、Max Ton、OUT端子における信号Drv、Idr、Vdr及びIacの各タイミングチャートを示す図である。
【図９】従来の擬似共振スイッチング方式を採用しオン幅固定制御の一段方式のスイッチング電源装置の構成を示す図である。
【図１０】図９で入力されるライン電圧（Vac）波形とライン電流（Iac）波形をそれぞれ示す図である。
【図１１】従来の擬似共振スイッチング方式を採用しピーク電流固定制御の一段方式のスイッチング電源装置の構成を示す図である。
【図１２】図１１で入力されるライン電圧（Vac）波形とライン電流（Iac）波形をそれぞれ示す図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態について、詳細に説明する。
［実施形態１］
図１は、ライン電流固定制御機能を有する擬似共振スイッチング制御の一段方式を採る本発明の第１の実施形態に係る力率改善型のコンバータ（スイッチング電源装置）の構成を示す図である。図１を用い、本発明の第１の実施形態に係るコンバータの動作を項目に分けて説明する。図１に示すスイッチング電源装置は、交流電源ACからの交流出力をダイオード・ブリッジDbで整流して得たライン電圧Vac，ライン電流IacをトランスTraの一次巻線Lpに印加し、トランスTraの二次巻線Lsに誘起される二次側電流IsをダイオードＤ１(１)及び出力コンデンサＣ３(２)で整流して得た直流出力電圧Voを負荷(ＬＥＤ)に印加するものである。
【００３０】
（１）ターンオンについて
トランスTraの二次巻線Lsと抵抗Rsの直列回路からZCD（ゼロ電流検出：Zero Current Detection）端子に入力される電圧により、ボトム検出回路（Valley Detection Circuit）301は、トランスTraのエネルギー放出終了後に開始される共振の共振電流のボトムを検出する。ボトム検出回路301がボトムを検出すると、ボトム検出回路301はHレベルのボトム検出信号（bot信号）をオア（ＯＲ）回路303を介してワンショット回路304に出力する。一方、ボトム検出回路301で前記ドレイン電圧のボトムが検出できない場合には、Restart回路302からHレベルのターンオン指令を上記の場合に代わりオア回路303を介してワンショット回路304に出力する。
【００３１】
オア回路303からワンショット回路304にHレベルの信号が入力されると、ワンショット回路304からHレベルのパルス信号が出力され、フリップフロップ305がこれによってセットされてそのＱ端子における出力（Ｑ出力）がHレベルになる。フリップフロップ305のＱ出力がHレベルになると、そのHレベルがドライブ回路306を介してスイッチング素子Ｑ１(11)のゲートに印加され、スイッチング素子Ｑ１(11)がターンオンする。
【００３２】
（２）ターンオフについて
図１に示したスイッチング電源装置におけるトランスTraの一次巻線Lpに接続されたスイッチング素子Ｑ１(11)のドレイン電流Idrを抵抗Ｒ２(14)によって変換した電圧Vis（電流センス電圧、Vis = Idr * Ｒ２）は、図１に示したスイッチング電源装置の制御回路(300)のIS端子を介して、制御回路(300)のVis * Vdの乗算回路310に入力される。一方、Duty検出回路309は、フリップフロップ305のＱ出力を基にDuty(=D)を検出して、Dに比例する信号であるVd電圧を生成する。生成されたVd電圧は、Vd = D * Ｋ１と表される。ただし、Ｋ１は定数である。そして、乗算回路310は、ドレイン電流Idrと比例するVis電圧（Vis）とDに比例する信号であるVd電圧との乗算を実施する。
【００３３】
そしてVis * Vdの乗算回路310により、ドレイン電流Idrに比例するVisd電圧を生成する。生成されるVisdは上記した各式を基に、Visd =Ｒ２ * Ｋ１ * Idr * Dとして求めることができる。なお、Ｒ２(14)は、スイッチング素子Ｑ１(11)のソースとグランド間に接続された抵抗である。
【００３４】
生成されたVisdはコンパレータ回路311に入力され、コンパレータ回路311のもう一方の比較入力端子に入力される誤差信号Vcompと比較され、Visdが誤差信号Vcompに達したとき、コンパレータ回路311からターンオフ指令をオア（ＯＲ）回路308を介してフリップフロップ305のＲ(リセット)端子に出力する。あるいは、生成されたVisdが誤差信号Vcompに達する前に、ワンショット回路304からの出力によりリセットされてから最大オン幅制限回路307に予め設定しておいた最大オン幅が経過すると、最大オン幅制限回路307からターンオフ指令をオア回路308を介してフリップフロップ305のＲ(リセット)端子に出力する。
【００３５】
生成されたVisdが誤差信号Vcompに達すると、つまり、Vcomp = Visdとなると、Vcomp = Visd =Ｒ２ * Ｋ１ * Idrp * Dとなり、且つ上記した式（５）より、Idrp * D = ２ * Iacであるから、誤差信号Vcompとライン電流Iacの関係は、Iac = Vcomp / (２ * Ｒ２ * Ｋ１)として求めることができる。つまり、ライン電流Iacは誤差信号Vcompに比例する値となる。
【００３６】
（３）フィードバックループについて
負荷であるＬＥＤに流れている電流Io、すなわちＬＥＤ電流Io、が抵抗Ｒ１(３)でフィードバック電圧Vfbに変換され、図１に示したスイッチング電源装置における制御回路(300)内のFB端子を介してＬＥＤ電流Ioに比例するフィードバック電圧Vfbがオペアンプ312に入力される。フィードバック電圧Vfbと基準電圧Vref(313)との差をオペアンプ312が増幅して、誤差信号Vcompを生成する。乗算回路310により生成されたドレイン電流Idrに比例するVisdが誤差信号Vcompに等しくなるとスイッチング素子Ｑ１(11)をターンオフするよう構成することにより、フィードバック電圧Vfbが基準電圧Vref(313)より大きいと誤差信号Vcompが小さくなってオン幅が小さくなることによりドレイン電流Idrが減少し、フィードバック電圧Vfbが基準電圧Vref(313)より小さいと誤差信号Vcompが大きくなってオン幅が大きくなることによりドレイン電流Idrが増大する。これによって、フィードバック電圧Vfbが基準電圧Vref(313)と等しくなるところで誤差信号Vcompが安定し、ＬＥＤ電流Ioが一定になるようにライン電力を制御することが可能となる。誤差信号Vcompがフィードバック電圧Vfbのリップルからの影響を受けないようにコンデンサＣ５(13)を設ける（一般的にＣ５(13)の容量値は１μF程度である）。
【００３７】
（４）Duty検出回路について
ドレイン電流を決めるスイッチングサイクルを本サイクルと定義する。互いに隣になるサイクルを近隣サイクルと定義する。本サイクルの前の近隣サイクルを前サイクルと定義する。本実施形態で説明するコンバータ（スイッチング電源装置）のスイッチング周期は一般的に10μsec台程度である。そして、ライン電圧Vacの周期が10ｍsec台であるため、近隣サイクルのライン電圧が本サイクルのライン電圧と等しいと近似することができる。上記した式（１３）より、デューティDも近隣サイクルのものから変わらないと近似することができる。その結果、Duty検出回路309は、前サイクルにおいて求められたデューティDに比例する信号である電圧Vdを、本サイクルで保持して利用することができる。
【００３８】
図１に示したスイッチング電源装置における制御回路(300)内のボトム検出回路301は、トランスTra一次側における共振電流がボトム（極小）になったことを検出する回路である。すなわち、スイッチング素子Ｑ１(11)がオンしているときにトランスTraに蓄積されたエネルギーが、スイッチング素子Ｑ１(11)がオフしているときに二次側に放出され、その放出が終わると一次側で共振が開始される。その共振電流に比例する電流Isが二次巻線Lsから抵抗Rsに流れ、その電流値が抵抗Rsで電圧値に変換されてボトム検出回路301に入力され、ボトム検出回路301は入力される電圧のボトムを検出することにより共振電流のボトムを検出するのである。ボトム検出回路301の出力信号botは、ボトム検出回路301がボトムを検出すると短時間Hレベルになる。この信号はオア回路303を介してワンショット回路304に出力され、これを受けたワンショット回路304がセット信号setをフリップフロップ305のセット入力端子Sに入力することにより次のスイッチング周期が開始される。
【００３９】
図２は、ライン電圧（Vac）の３つの位相領域におけるライン電流（Iac）の波形を示す図である。図４は、本発明の第１の実施形態に係るコンバータ（スイッチング電源装置）の図２に示したＡ，Ｂ，Ｃの各位相領域における、Vac、Max Ton、OUT端子における信号Drv、Vd、Idr、Vdr、及びIacの各波形を示すタイミングチャートである。位相領域Ａは最大オン幅制限回路307により支配される最大オン幅制限に当たる（コンパレータ回路311の出力がHレベルになる前に最大オン幅制限回路307の出力がHレベルになる）ため、ライン電流Iacは誤差信号Vcompで決められるレベルより低くなる。位相領域Ｂと位相領域Ｃは、最大オン幅制限にかからない（最大オン幅制限回路307の出力がHレベルになる前にコンパレータ回路311の出力がHレベルになる）ため、ライン電流Iacは誤差信号Vcompで決められ、一定になる。
【００４０】
図３は、本発明の第１の実施形態で用いるDuty検出回路の構成例を示す図である。図３では、図１に示すスイッチング素子Ｑ１(11)がオンしている期間（図示例ではSW1(3092)が閉じている（導通している）期間）、定電流i1(3091)をNチャネルMOSトランジスタNM1(3093)に並列接続されている容量C1(3094)に流すことにより、オン時間をC1(3094)の電圧に変換する（この電圧はオン時間に比例する。）。また、図１，図５のワンショット回路304,402の出力は、スイッチング素子Ｑ１(11)をオンさせる信号（フリップフロップ305,403をセットして、スイッチング素子Ｑ１(11)をオンさせる信号）であり、この信号の周期がスイッチング周期となる。このスイッチング周期の間、定電流i2(3098)をNチャネルMOSトランジスタNM2(3011) に並列接続されている容量C2(3012)に流し、スイッチング周期をC2(3012)の電圧に変換する。図１，図５のワンショット回路304,402の出力は、スイッチング周期毎に短時間NチャネルMOSトランジスタNM1(3093)，NM2(3011)をオンして容量C1(3094)，C2(3012)を放電し、その両端電圧をゼロにクリアする。オペアンプOP1(3095)，OP2(3013)はそれぞれボルテージフォロワを構成しており、容量C1(3094)，C2(3012)の電圧は、ボルテージフォロワでインピーダンスに変換された後、アナログ除算回路(3096)で除算され、オン時間／スイッチング周期に相当する信号が生成・出力される。そして、アナログ除算回路(3096)の出力は、図１，図５のワンショット回路304,402の出力により、すなわち信号botの立ち上がりでサンプルホールド回路(3097)によりサンプルホールドされ、信号Vdとして出力される。
【００４１】
なお、容量C1(3094)，C2(3012)は、図１，図５のワンショット回路304,402の出力により、すなわち信号botがHレベルになると、NチャネルMOSトランジスタNM1(3093)，NM2(3011)がオンすることでリセットされるが、回路のディレイがあるため、サンプルホールド回路(3097)が容量C1(3094)，C2(3012)のリセット動作で誤った信号を読込むことはない。
【００４２】
［実施形態２］
図５は、ライン電流固定制御機能を有する固定スイッチング周波数制御の一段方式を採る本発明の第２の実施形態に係る力率改善型のコンバータ（スイッチング電源装置）の構成を示す図である。図５に示すスイッチング電源装置は、図１に示すのと同様に、交流電源ACからの交流出力をダイオード・ブリッジDbで整流して得たライン電圧Vac，ライン電流IacをトランスTraの一次巻線Lpに印加し、トランスTraの二次巻線Lsに誘起される二次側電流IsをダイオードＤ１(１)及び出力コンデンサＣ３(２)で整流して得た直流出力電圧Voを負荷(ＬＥＤ)に印加するものである。
【００４３】
図５におけるコンバータ動作で図１に示した本発明の第１の実施形態に係るコンバータの動作と異なる点について説明すると、図５に示したスイッチング電源装置における制御回路(400)内におけるコンバータ動作においては、OSC（Oscillation：発振）回路(401)から一定周期の矩形波をワンショット回路402に入力し、これを受けたワンショット回路402はセット信号setをフリップフロップ403のセット入力端子Sに入力することにより次のスイッチング周期が開始されるようにしている。これにより、スイッチング周期はOSC（Oscillation：発振）回路(401)からの矩形波の固定周期に等しくなり、スイッチング周波数は固定となる。
【００４４】
図６は、図２に示したＡ，Ｂ，Ｃの各位相領域における本発明の第２の実施形態に係るコンバータ（スイッチング電源装置）のVac、Max Ton、OUT端子における信号Drv、Vd、Idr、Vdr及びIacの各波形を示すタイミングチャートである。
【００４５】
［実施形態３］
図７は、ライン電流固定制御機能を有する固定スイッチング周波数制御の一段方式を採る本発明の第３の実施形態に係る力率改善型のコンバータ（スイッチング電源装置）の構成を示す図である。図７におけるコンバータ動作で図５に示した本発明の第２の実施形態に係るコンバータの動作と異なる点について説明すると、図７に示したスイッチング電源装置における制御回路(500)内におけるコンバータ動作では、図５のDuty検出回路407に変えてオン幅検出回路507を使用するため、前サイクルの情報(デューティDに比例する信号である電圧Vd)を保持しなくて済むようにしている。
【００４６】
上記した式（５）に従ってこの点を説明すれば、デューティDは、D= Ton /Tであるから、
Iac = 1/2 * Idrp * D = 1/(2*T) * Idrp * Ton （１６）
になる。ここで、Tはスイッチング周期、Ton は、オン幅を表す。Tが一定である(OSC回路501が一定の周波数で発振する)ため、上記式（１６）に示したようにライン電流IacはIdrpとTonの乗算に比例するものとなる。
【００４７】
また、Von = Ｋ２ * Ton (但しＫ２は定数)とすると、この式を基に上記の式（１６）を変形し、2 * T * Iac = Idrp * Tonで、一方、Vis * Vonの乗算回路508における演算で、Vison = Vis * Von = Idrｐ * Ｒ２ * Ｋ２ * Ton =Ｒ２ * Ｋ２ * 2 * T *Iacとなるので、ライン電流Iac は、Vison = Vcompとして、 Iac = Vcomp / (2 * T * Ｒ２ * Ｋ２)になる。
【００４８】
図８は、図２に示したＡ，Ｂ，Ｃの各位相領域における本発明の第３の実施形態に係るコンバータ（スイッチング電源装置）のVac、Max Ton、OUT端子における信号Drv、Idr、Vdr及びIacの各波形を示すタイミングチャートである。
【００４９】
ここで上述した第２および第３の実施形態について補足すると、第２および第３の実施形態は、スイッチング周波数が固定で、第１の実施形態のようなゼロ電流検出（ZCD）を行っていない。本発明の基本概念は、トランスTraに流れる電流がスイッチング周期毎に必ずゼロに戻る臨界モード(Critical Conduction Mode)、もしくは不連続モード(Discontinuous Conduction Mode)、に限定され、第１の実施形態は臨界モード(Critical Conduction Mode)の実施例を示し、第２および第３の実施形態は不連続モード(Discontinuous Conduction Mode)の実施例を示している。
【００５０】
そして第２および第３の実施形態は、不連続モードなので、スイッチング周期の途中、図６及び図８に示すVdrの各矢印におけるタイミングで、トランスTraの電流がゼロ（トランスTraに蓄えられたエネルギーがゼロ）になり、その後は、インダクタＬ１、トランスTraの一次巻線Lp、スイッチング素子Ｑ１の寄生容量等からなる共振回路が共振を開始する。図６及び図８に示すVdrの各矢印におけるタイミング以降の発振波形はこの共振の様子を示している。
【００５１】
さらに力率（PF）の算出方法について付言すると、
（ａ）オン幅固定制御における力率（PF）の算出方法
ライン電流Iacが近似的に式（１７）
【００５２】
【数３】
【００５３】
になるため、上記した式（２）、（３）より力率（PF）は、PF＝１になる。
（ｂ）ライン電流固定制御における力率（PF）の算出方法
ライン電流Iacが式（１８）
【００５４】
【数４】
【００５５】
になるため、上記した式（２）より実効電力（Pr）は、式(１９)
【００５６】
【数５】
【００５７】
になる。そして、上記した式（３）により皮相電力（Pa）は、式（２０）
【００５８】
【数６】
【００５９】
になる。したがって、力率（PF）は、Pr/ Paで求められるので、式（２１）
【００６０】
【数７】
【００６１】
として求められる。
【符号の説明】
【００６２】
１ 出力ダイオード（Ｄ１）
２ 出力コンデンサ(電解コンデンサ)(C3)
３ 抵抗(R1)
11 スイッチング素子(Q1)
12 コンデンサ(C4)
13 コンデンサ(C5)
14 抵抗(R2)
300 制御回路（ＩＣ：集積回路）
301 ボトム検出回路（valley detection circuit）
302 リスタート回路（restart circuit）
303 オア回路(OR logic circuit)
304 ワンショット回路(one shot circuit)
305 フリップフロップ(Flip Flop)
306 ドライブ回路(Driving Circuit)
307 最大オン幅制限回路(Max-On Period Limitation Circuit)
308 オア回路(OR logic circuit)
309 Duty検出回路(Duty Detection Circuit)
310 Vis * Vd 乗算回路
311 コンパレータ(Comparator)
312 オペアンプ(Op Amp.)
313 基準電圧源(Reference Voltage Resource)
Iac ライン電流
Idr ドレイン電流
Idrp ドレイン電流のピーク値
Io LED電流
Is トランス二次側電流
Lp トランス一次巻線
Ls トランス二次巻線
Tra トランス
Vac ライン電圧
Vcomp 誤差信号
Vfb フィードバック電圧
Vo 出力電圧
【特許請求の範囲】
【請求項１】
スイッチング素子がトランス一次巻線に接続され、トランス二次巻線から負荷に所定の出力電力を供給する力率改善型スイッチング電源装置におけるスイッチング電源制御回路において、
交流電源の整流により得たライン電流を前記トランス一次巻線に供給する手段と、
前記一次巻線に接続された前記スイッチング素子をターンオンさせるスイッチング指令信号を生成する手段と、
前記ライン電流がグランドに流れる途上で前記スイッチング素子に流れるドレイン電流の電流値を検出する手段と、
前記スイッチング指令信号に基づいて前記スイッチング素子のオン幅を検出しデューティを算出する手段と、
前記検出したドレイン電流の電流値と前記算出したデューティとの乗算値を算出する手段と、
前記負荷からのフィードバック信号と基準電圧の差を増幅して誤差信号を生成する手段と、
前記算出した乗算値が前記誤差信号に一致すると前記スイッチング素子をオフさせる手段と、
を備えたことを特徴とするスイッチング電源制御回路。
【請求項２】
前記スイッチング素子の最大オン幅を制限する最大オン幅制限回路をさらに設けたことを特徴とする請求項１記載のスイッチング電源制御回路。
【請求項３】
前記スイッチング素子へのスイッチング指令信号を生成する手段が、前記トランス一次巻線に流れる電流が極小となるタイミングで前記スイッチング素子がターンオンするように制御する擬似共振制御に基づいて生成されることを特徴とする請求項２記載のスイッチング電源装置。
【請求項４】
前記スイッチング素子へのスイッチング指令信号を生成する手段が、一定の周波数で発振する発振回路の発振周波数に基づいて生成されることを特徴とする請求項１または２に記載のスイッチング電源回路。
【請求項５】
スイッチング素子がトランス一次巻線に接続され、トランス二次巻線から負荷に所定の出力電力を供給する力率改善型スイッチング電源装置におけるスイッチング電源制御回路において、
交流電源の整流により得たライン電流を前記トランス一次巻線に供給する手段と、
前記一次巻線に接続された前記スイッチング素子をターンオンさせるスイッチング指令信号を生成する手段と、
前記ライン電流がグランドに流れる途上で前記スイッチング素子に流れるドレイン電流の電流値を検出する手段と、
前記スイッチング指令信号に基づいて前記スイッチング素子のオン幅を検出する手段と、
前記検出したドレイン電流の電流値と検出した前記スイッチング素子のオン幅との乗算値を算出する手段と、
前記負荷からのフィードバック信号と基準電圧の差を増幅して誤差信号を生成する手段と、
前記算出した乗算値が前記誤差信号に一致すると前記スイッチング素子をオフさせる手段と、
を備えたことを特徴とするスイッチング電源制御回路。
【請求項６】
前記スイッチング素子の最大オン幅を制限する最大オン幅制限回路をさらに設けたことを特徴とする請求項５記載のスイッチング電源制御回路。
【請求項７】
前記スイッチング素子へのスイッチング指令信号を生成する手段が、一定の周波数で発振する発振回路の発振周波数に基づいて生成されることを特徴とする請求項５または６に記載のスイッチング電源回路。
【請求項８】
請求項１ないし７のいずれか一項に記載のスイッチング電源制御回路を備えて構成されたスイッチング電源装置。
【請求項１】
スイッチング素子がトランス一次巻線に接続され、トランス二次巻線から負荷に所定の出力電力を供給する力率改善型スイッチング電源装置におけるスイッチング電源制御回路において、
交流電源の整流により得たライン電流を前記トランス一次巻線に供給する手段と、
前記一次巻線に接続された前記スイッチング素子をターンオンさせるスイッチング指令信号を生成する手段と、
前記ライン電流がグランドに流れる途上で前記スイッチング素子に流れるドレイン電流の電流値を検出する手段と、
前記スイッチング指令信号に基づいて前記スイッチング素子のオン幅を検出しデューティを算出する手段と、
前記検出したドレイン電流の電流値と前記算出したデューティとの乗算値を算出する手段と、
前記負荷からのフィードバック信号と基準電圧の差を増幅して誤差信号を生成する手段と、
前記算出した乗算値が前記誤差信号に一致すると前記スイッチング素子をオフさせる手段と、
を備えたことを特徴とするスイッチング電源制御回路。
【請求項２】
前記スイッチング素子の最大オン幅を制限する最大オン幅制限回路をさらに設けたことを特徴とする請求項１記載のスイッチング電源制御回路。
【請求項３】
前記スイッチング素子へのスイッチング指令信号を生成する手段が、前記トランス一次巻線に流れる電流が極小となるタイミングで前記スイッチング素子がターンオンするように制御する擬似共振制御に基づいて生成されることを特徴とする請求項２記載のスイッチング電源装置。
【請求項４】
前記スイッチング素子へのスイッチング指令信号を生成する手段が、一定の周波数で発振する発振回路の発振周波数に基づいて生成されることを特徴とする請求項１または２に記載のスイッチング電源回路。
【請求項５】
スイッチング素子がトランス一次巻線に接続され、トランス二次巻線から負荷に所定の出力電力を供給する力率改善型スイッチング電源装置におけるスイッチング電源制御回路において、
交流電源の整流により得たライン電流を前記トランス一次巻線に供給する手段と、
前記一次巻線に接続された前記スイッチング素子をターンオンさせるスイッチング指令信号を生成する手段と、
前記ライン電流がグランドに流れる途上で前記スイッチング素子に流れるドレイン電流の電流値を検出する手段と、
前記スイッチング指令信号に基づいて前記スイッチング素子のオン幅を検出する手段と、
前記検出したドレイン電流の電流値と検出した前記スイッチング素子のオン幅との乗算値を算出する手段と、
前記負荷からのフィードバック信号と基準電圧の差を増幅して誤差信号を生成する手段と、
前記算出した乗算値が前記誤差信号に一致すると前記スイッチング素子をオフさせる手段と、
を備えたことを特徴とするスイッチング電源制御回路。
【請求項６】
前記スイッチング素子の最大オン幅を制限する最大オン幅制限回路をさらに設けたことを特徴とする請求項５記載のスイッチング電源制御回路。
【請求項７】
前記スイッチング素子へのスイッチング指令信号を生成する手段が、一定の周波数で発振する発振回路の発振周波数に基づいて生成されることを特徴とする請求項５または６に記載のスイッチング電源回路。
【請求項８】
請求項１ないし７のいずれか一項に記載のスイッチング電源制御回路を備えて構成されたスイッチング電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−２２２８６４（Ｐ２０１２−２２２８６４Ａ）
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願番号】特願２０１１−８３０９３（Ｐ２０１１−８３０９３）
【出願日】平成２３年４月４日（２０１１．４．４）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願日】平成２３年４月４日（２０１１．４．４）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]