スイッチング電源装置
【課題】軽負荷から重負荷まで幅広い負荷変動範囲において、安定した制御特性で、かつ高効率なスイッチング電源装置を実現する。
【解決手段】1次側電力変換回路がハーフブリッジ方式で、2次側電力変換回路の整流回路に同期整流回路を用いることで、第1のスイッチング素子Q1のオン時間ton1と第2のスイッチング素子Q2のオン時間ton2のオン時間時比Da(=ton1/ton2)を制御して、軽負荷時において2次側から1次側にエネルギー回生を行う動作モードを備える。
【解決手段】1次側電力変換回路がハーフブリッジ方式で、2次側電力変換回路の整流回路に同期整流回路を用いることで、第1のスイッチング素子Q1のオン時間ton1と第2のスイッチング素子Q2のオン時間ton2のオン時間時比Da(=ton1/ton2)を制御して、軽負荷時において2次側から1次側にエネルギー回生を行う動作モードを備える。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、トランスの1次−2次間でのエネルギー伝達が行われない期間が実質的に存在せず、かつ1次側駆動回路に、大電力用途に適したハーフブリッジ或いはフルブリッジ方式を用いたスイッチング電源装置において、軽負荷から重負荷までの広い負荷変動範囲における制御性を向上させる技術に関するものである。
【背景技術】
【0002】
従来、一般的に大電力用途におけるスイッチング電源装置としては、例えばハーフブリッジ方式や、フルブリッジ方式のコンバータ等が知られている。
【0003】
ハーフブリッジ方式のコンバータを図1に示す。1次側電力変換回路としては、入力電源Vinに対して、第1のスイッチング素子Q1、第1のキャパシタC1、及び第1のダイオードD1の並列回路からなる第1のスイッチ回路S1と、第2のスイッチング素子Q2、第2のキャパシタC2、第2のダイオードD2の並列回路からなる第2のスイッチ回路S2とからなる直列回路と、高圧側キャパシタC10及び低圧側キャパシタC11からなる直列回路が互いに並列になるように接続され、第1のスイッチ回路S1と第2のスイッチ回路S2の接続点と、高圧側キャパシタC10と低圧側キャパシタC11の接続点との間に、トランスTの第1の1次巻線Np1の両端が接続される構成となっている。
【0004】
また、2次側電力変換回路としては、トランスTの第1の2次巻線Ns1の一端に第3のダイオードD3のアノードが接続され、第2の2次巻線Ns2の一端に第4のダイオードD4のアノードが接続され、第3のダイオードD3のカソードと第4のダイオードD4のカソードは共に第1のインダクタL1の一端に接続され、第1のインダクタの他端は平滑キャパシタC8の一端及び負荷Roの一端に接続される。また、第1の2次巻線Ns1の他端及び第2の2次巻線Ns2の他端は共に、平滑キャパシタC8の他端及び負荷Roの他端に接続されている。
【0005】
このようなハーフブリッジ方式のコンバータにおいて、第1のスイッチング素子Q1と第2のスイッチング素子Q2は相補的に駆動されるので、入力電圧や出力電圧が定格状態において、第1のスイッチング素子Q1及び第2のスイッチング素子Q2のデューティ比がほぼ50%になるように設計される。第1のスイッチング素子Q1及び第2のスイッチング素子Q2が同時にオン状態になると短絡してしまうため、実際には共にオフである期間(デッドタイム)を挟んで相補的に駆動されることになり、厳密には50%にはならない。例えば、入力電圧が上昇した場合や、出力電圧が上昇した場合等において、次の2つの制御方法がある。
I・・・「第1のスイッチング素子Q1及び第2のスイッチング素子Q2が完全対称に相補的駆動され、第1のスイッチング素子Q1及び第2のスイッチング素子Q2のデューティ比が共に短くなる(デッドタイムが長くなる)ことにより、出力電圧を下げるように制御を働かせる方法」
と、
II・・・「第1のスイッチング素子Q1と第2のスイッチング素子Q2は互いに所定のデッドタイムを挟んで交互にオンさせるようにし、第1のスイッチング素子Q1のデューティ比を小さくする(相対的に第2のスイッチング素子Q2のデューティ比は大きくなる)ことにより、出力電圧を下げるように制御を働かせる方法」
である。しかしながら、Iの方法では第1のスイッチング素子Q1と第2のスイッチング素子Q2が共にオフである時間(デッドタイム)がその都度変動するため、各々のスイッチング素子をZVS(ゼロ電圧スイッチング)駆動させることができないという欠点があり、近年の高効率を求められるスイッチング電源装置においては、IIの方法が好ましい。
【発明の開示】
【発明が解決しようとする課題】
【0006】
しかしながら、IIの方法で制御する場合、第1のスイッチング素子Q1と第2のスイッチング素子Q2は所定のデッドタイムを挟んで交互にオンするため、ゼロ電圧スイッチング(ZVS)駆動は可能だが、図4に示すように、負荷の状態が軽負荷になると、第1のインダクタL1に流れる電流が0Aとなる期間が存在し、「第1のスイッチング素子Q1のデューティ比を下げていくと出力電圧が下がる」という制御特性が逆転してしまい、制御が出来なくなるという問題があった。
【0007】
また、例えば下記に示す特許文献1のように、BHB(ブーストハーフブリッジ)方式を用いれば、ゼロ電圧スイッチングを実現しながら、軽負荷時の制御特性も維持できるが、スイッチング素子の耐圧が入力電圧の2倍程度必要になること、高耐圧のスイッチング素子はオン抵抗が大きく、スイッチング損失が大きいという問題があった。
【0008】
例えばテレビ等の一般家電用に用いられるスイッチング電源装置の場合、待機時電力の削減が強く求められていることもあり、負荷は無負荷に近い軽負荷状態から重負荷状態まで、かなり広い負荷変動範囲において安定した制御特性を求められ、従来の方法ではいずれの方法であっても、低損失かつ幅広い負荷変動範囲に対応し得るスイッチング電源装置が実現できなかった。
【0009】
そこで、本発明の目的は、低耐圧のスイッチング素子を用い、かつゼロ電圧スイッチングを実現しながら、広い負荷変動範囲に対応できる低損失かつ高効率、かつ高い出力電圧安定性を有するスイッチング電源装置を提供することにある。
【特許文献1】特開平11−262263号
【課題を解決するための手段】
【0010】
この発明は前記課題を解決するために次のように構成する。
(1)直流入力電圧Vinが入力される直流電源入力部と、
第1の1次巻線Np1と、第1の2次巻線Ns1と、第2の2次巻線Ns2と、を少なくとも備えたトランスTと、
前記直流電源入力部の両端に接続される、第1のスイッチング素子Q1、第1のキャパシタC1、及び第1のダイオードD1の並列回路からなる第1のスイッチ回路S1と、第2のスイッチング素子Q2、第2のキャパシタC2、及び第2のダイオードD2の並列回路からなる第2のスイッチ回路S2からなる直列回路と、
前記第1のスイッチ回路S1または前記第2のスイッチ回路S2の両端に対して、少なくとも第1の入力インダクタL2と前記第1の1次巻線Np1と、入力キャパシタC9とからなる直列回路の両端が接続されてなるハーフブリッジ方式の1次側電力変換回路と、
前記第1の2次巻線Ns1に生じる電圧を整流する、第3のスイッチング素子Q3、第3のキャパシタC3、及び第3のダイオードD3の並列回路からなる第3のスイッチ回路S3と、前記第2の2次巻線Ns2に生じる電圧を整流する、第4のスイッチング素子Q4、第4のキャパシタC4、及び第4のダイオードD4の並列回路からなる第4のスイッチ回路S4とを含み、前記第1のスイッチ回路S1と前記第2のスイッチ回路S2の相補的なスイッチング動作に応じて前記第3のスイッチ回路S3及び前記第4のスイッチ回路S4のスイッチング動作を制御して動作する2次側同期整流回路と、
前記第1の2次巻線Ns1と前記第2の2次巻線Ns2に流れる電流を閉渇するように接続された第1のインダクタL1と、
前記第1のインダクタL1の後段に接続される平滑キャパシタC8と、
前記平滑キャパシタC8の後段に負荷が接続されるように構成されるスイッチング電源装置であって、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2は互いに所定のデッドタイムを挟んで相補的にスイッチング動作を行い、かつ前記第1のスイッチング素子Q1のオン時間ton1と前記第2のスイッチング素子Q2のオン時間ton2とのオン時間時比Da(=ton1/ton2)を制御することにより、前記負荷に供給する電力が制御され、
前記負荷が軽負荷である場合に、前記第3のスイッチング素子Q3または前記第4のスイッチング素子Q4の少なくともいずれか一方において、整流方向とは逆方向に負電流を流すことにより、2次側から1次側にエネルギーを回生させる動作モードを有することを特徴とする。
【0011】
(2)直流入力電圧Vinが入力される直流電源入力部と、
少なくとも、第1の1次巻線Np1と、第1の2次巻線Ns1と、第2の1次巻線Np2と、第2の2次巻線Ns2と、からなるトランスTと、
第1のスイッチング素子Q1、第1のキャパシタC1、及び第1のダイオードD1の並列回路からなる第1のスイッチ回路S1と、第2のスイッチング素子Q2、第2のキャパシタC2、及び第2のダイオードD2の並列回路からなる第2のスイッチ回路S2とからなる直列回路と、
前記第1のスイッチ回路S1または前記第2のスイッチ回路S2の両端に対して、少なくとも第1の入力インダクタL2と、前記第1の1次巻線Np1と、入力キャパシタC9からなる直列回路の両端が接続され、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2とからなる直列回路の両端に接続されるキャパシタC12と、
前記第1のスイッチ回路S1と前記入力キャパシタC9とからなる直列回路の両端に対して、前記第2の1次巻線及び第2の入力インダクタンスL3を介して前記直流入力電圧Vinが接続されてなるハーフブリッジ方式の1次側電力変換回路と、
前記第1の2次巻線Ns1に生じる電圧を整流する、第3のスイッチング素子Q3、第3のキャパシタC3、及び第3のダイオードD3の並列回路からなる第3のスイッチ回路S3と、前記第2の2次巻線Ns2に生じる電圧を整流する、第4のスイッチング素子Q4、第4のキャパシタC4、及び第4のダイオードD4の並列回路からなる第4のスイッチ回路S4とを含み、前記第1のスイッチ回路S1と前記第2のスイッチ回路S2の相補的なスイッチング動作に応じて前記第3のスイッチ回路S3及び前記第4のスイッチ回路S4のスイッチング動作を制御して動作する2次側同期整流回路と、
前記第1の2次巻線Ns1と前記第2の2次巻線Ns2に流れる電流を平滑するように接続された第1のインダクタL1と、
前記第1のインダクタL1の後段に接続される平滑キャパシタC8と、
前記平滑キャパシタC8の後段に負荷が接続されるように構成されるスイッチング電源装置であって、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2は互いに所定のデッドタイムを挟んで相補的にスイッチング動作を行い、かつ前記第1のスイッチング素子Q1のオン時間ton1と前記第2のスイッチング素子Q2のオン時間ton2とのオン時間時比Da(=ton1/ton2)を制御することにより、前記負荷に供給する電力が制御され、
前記負荷が軽負荷である場合に、前記第3のスイッチング素子Q3または前記第4のスイッチング素子Q4の少なくともいずれか一方において、整流方向とは逆方向に負電流を流すことにより、2次側から1次側にエネルギーを回生させる動作モードを有することを特徴とする。
(3)前記トランスTは、少なくとも第1の1次巻線Np1と第1の2次巻線Ns1とを備えた第1のトランスT1と、少なくとも第2の1次巻線Np2と第2の2次巻線Ns2とを備えた第2のトランスT2と、から構成されることを特徴とする。
(4)前記第1の入力インダクタンスL2、または前記第2の入力インダクタンスL3は、前記トランスTの漏洩インダクタンスにて構成されることを特徴とする。
(5)前記トランスTは、前記第1の2次巻線Ns1と前記第2の2次巻線Ns2の一端同士が共通接続され、前記第1の2次巻線Ns1の他端に前記第3のスイッチ回路S3の一端が接続され、前記第2の2次巻線Ns2の他端に前記第4のスイッチ回路S4の一端が接続されて、前記第3のスイッチ回路S3の他端と前記第4のスイッチ回路S4の他端が互いに接続された、センタータップ型全波整流回路を構成したことを特徴とする。
(6)前記第3のスイッチ回路S3は、前記第1の2次巻線Ns1に生じる電圧を整流する向きに、かつ前記第2の2次巻線Ns2に対して並列に接続され、
前記第4のスイッチ回路S4は、前記第1の2次巻線Ns1と前記第2の2次巻線Ns2に生じる各々の電圧を加算したものを整流する向きに、かつ前記第2の2次巻線Ns2と前記第3のスイッチ回路S3からなる閉ループ内に接続されたことを特徴とする。
(7)前記第1のスイッチ回路S1、前記第2のスイッチ回路S2、前記第3のスイッチ回路S3、及び前記スイッチ回路S4のうち少なくとも1つは電界効果トランジスタであることを特徴とする。
(8)前記第1のスイッチング素子Q1がターンオフしてから前記第2のスイッチング素子Q2がターンオンするまでの時間、または前記第2のスイッチング素子Q2がターンオフしてから前記第1のスイッチング素子Q1がターンオンするまでの時間が、前記第1のスイッチング素子Q1または前記第2のスイッチング素子Q2がZVS(ゼロ電圧スイッチング)動作を実現することが出来るように設定されることを特徴とする。
(9)前記負荷が軽負荷である場合において、前記第1のスイッチ回路S1と前記第2のスイッチ回路S2の相補的なスイッチング動作を間欠発振駆動させることを特徴とする。
(10)前記第4のスイッチ回路S4の代わりに、第4のキャパシタを用いたことを特徴とする。
(11)前記第1のインダクタL1として、前記トランスTの2次側漏れ磁束を利用することを特徴とする。
(12)前記トランスTにおいて、前記第1の2次巻線Ns1は、前記第2の2次巻線Ns2と磁気極性を逆極性とし、かつ巻数を前記第2の2次巻線Ns2の巻数より小さくしたことを特徴とする。
(13)前記第1の2次巻線Ns1の巻数と、前記第2の2次巻線Ns2の巻数との巻数比を、
Ns1:Ns2=1:2
としたことを特徴とする。
(14)前記トランスTにおいて、前記第1の1次巻線Np1と前記第1の2次巻線Ns1との磁気結合度が相対的に大きく、かつ前記第2の2次巻線Ns2と他の巻線との磁気結合度が相対的に小さいことを特徴とする。
(15)前記同期整流回路は自己駆動型同期整流回路であることを特徴とする。
(16)前記トランスTは第3の2次巻線Ns3をさらに有し、前記同期整流回路は前記第3の2次巻線Ns3に生じる電圧に基づいて駆動されるようにしたことを特徴とする。
(17)前記トランスTは第3の2次巻線Ns3及び第4の2次巻線Ns4をさらに有し、前記同期整流回路のうち、前記第3のスイッチ回路S3は前記第3の2次巻線Ns3に生じる電圧に基づいて駆動され、前記第4のスイッチ回路S4は前記第4の2次巻線s4に生じる電圧に基づいて駆動されるようにしたことを特徴とする。
(18)前記直流電源入力部の前段に、商用電源を入力電源とし、前記直流入力電圧Vinを出力電圧とするPFC(力率改善)コンバータを設けたことを特徴とする。
【発明の効果】
【0012】
この発明によれば、
(a)軽負荷時に電流不連続モードで動作することがなくなるため、全負荷領域において、第1のスイッチング素子Q1のオン時間ton1と第2のスイッチング素子Q2のオン時間ton2とのオン時間時比Da(=ton1/ton2)が所定値になるように制御することによって、実質的に第1のスイッチング素子Q1のオン時間を制御することで出力電圧を制御するという制御特性を維持することができる。
(b)第1のスイッチング素子Q1の動作電圧が入力電圧と同じ電圧まで下げられるので、スイッチング素子に低耐圧の半導体部品を用いることができ、低オン抵抗であるため、スイッチング損失の低減も見込め、低コスト、高効率化が実現できる。
(c)第1のスイッチング素子Q1及び第2のスイッチング素子Q2をゼロ電圧スイッチング(ZVS)駆動させることで、スイッチング損失をさらに低減することができ、高効率化を図ることができる。
(d)ゼロ電圧スイッチング(ZVS)駆動に必要な、1次側のインダクタンス素子をトランスの漏れ磁束で代替することで、部品点数を削減でき、回路規模を大幅に小型化できる。
といった効果を奏し、回路規模を簡素にでき、かつ高効率なスイッチング電源装置を構成することができる。
(e)同期整流回路を用いることにより、特に大電流出力の場合において、2次側での整流損失を大幅に低減することができ、高効率化が実現できる。
【発明を実施するための最良の形態】
【0013】
《第1の実施形態》
図6は第1の実施形態に係るスイッチング電源装置の回路図である。
【0014】
図6に示すように、このスイッチング電源装置は、1次側電力変換回路としては、入力電源Vinに対して、第1のスイッチング素子Q1、第1のキャパシタC1、及び第1のダイオードD1の並列回路からなる第1のスイッチ回路S1及び、第2のスイッチング素子Q2、第2のキャパシタC2、及び第2のダイオードD2の並列回路からなる第2のスイッチ回路S2とからなる直列回路が接続され、第1のスイッチ回路S1の両端に対して、第1の入力インダクタL2と、トランスTの第1の1次巻線Np1と、入力キャパシタC9とからなる直列回路の両端が接続される構成となっている。
【0015】
また、2次側電力変換回路としては、トランスTの第1の2次巻線Ns1の一端に第3のスイッチング素子Q3、第3のキャパシタC3、及び第3のダイオードD3からなる第3のスイッチ回路S3のドレイン側端子が接続され、第2の2次巻線Ns2の一端に第4のスイッチング素子Q4、第4のキャパシタC4、及び第4のダイオードD4からなる第4のスイッチ回路S4のドレイン側端子が接続され、第3のスイッチ回路S3のソース側端子と第4のスイッチ回路S4のソース側端子は共に第1のインダクタL1の一端に接続され、第1のインダクタL1の他端は出力キャパシタC8の一端及び負荷Roの一端に接続される。また、第1の2次巻線Ns1の他端及び第2の2次巻線Ns2の他端は共に、出力キャパシタC8の他端及び負荷Roの他端に接続されている。第3のスイッチ回路S3及び第4のスイッチ回路S4は自己駆動型の同期整流回路を構成している。
【0016】
なお、第1のスイッチング素子Q1と第2のスイッチング素子Q2は、両方が同時にオンするとショートしてしまうため、所定のデッドタイムを挟んで互いに相補的にオンするように構成される。このデッドタイムは、各々のスイッチング素子がZVS(ゼロ電圧スイッチング)駆動が可能になるように設定される。
【0017】
なお、トランスTの2次巻線は、第1の2次巻線Ns1と第2の2次巻線Ns2に分巻されており、一端同士が共通接続されたセンタータップ型となっており、第1の2次巻線Ns1と第2の2次巻線Ns2は互いに同極性となるように巻回されている。
【0018】
このような構成により、トランスTにおける第1の1次巻線Np1及び第1の2次巻線Ns1は、第1のスイッチ回路S1がオフ、かつ第2のスイッチ回路S2がオンの期間においてトランスTの1次側から2次側に電力を伝送するように巻線の極性が設定され、第1の1次巻線Np1及び第2の2次巻線Ns2は、第1のスイッチ回路S1がオン、かつ第2のスイッチ回路S2がオフの期間においてトランスTの1次側から2次側に電力を伝送するように巻線の極性が設定されるので、第1のスイッチ回路S1がオン、かつ第2のスイッチ回路S2がオフである期間中は、第1の2次巻線Ns1に誘起される電圧は第4のスイッチング素子Q4のゲート電位をローレベルにし、第2の2次巻線Ns2に誘起される電圧は第3のスイッチング素子Q3のゲート電位をハイレベルにするので、その結果、第3のスイッチ回路S3がオンし、第1のインダクタL1を介して出力電流を流して負荷Roに直流出力電圧が供給される。抵抗R1は第3のスイッチング素子Q3のゲート端子を駆動するための電流制限抵抗である。
【0019】
また、第1のスイッチ回路S1がオフ、かつ第2のスイッチ回路S2がオンである期間中は、第1の2次巻線Ns1に誘起される電圧は第4のスイッチング素子Q4のゲート電位をハイレベルにし、第2の2次巻線Ns2に誘起される電圧は第3のスイッチング素子Q3のゲート電位をローレベルにするので、その結果、第4のスイッチ回路S4がオンし、第1のインダクタL1を介して出力電流を流して負荷Roに直流出力電圧が供給される。抵抗R2は第4のスイッチング素子Q4のゲート端子を駆動するための電流制限抵抗である。
【0020】
図7は図6に示したスイッチング電源装置の回路各部の波形図である。以下、図6を参照して回路動作を説明する。図7において、vgs1、vgs2、vgs3、vgs4はそれぞれスイッチング素子Q1、Q2、Q3、Q4のゲート−ソース間電圧であり、実質的にスイッチング素子Q1、Q2、Q3、Q4のオン・オフを表す波形である。また、vds1、vds2、vds3、vds4はそれぞれスイッチング素子Q1、Q2、Q3、Q4のドレイン−ソース間電圧であり、実質的にキャパシタC1、C2、C3、C4の両端電圧波形である。さらに、id1、id2、ip、iLはそれぞれスイッチ回路S1、S2、1次巻線Np1、第1のインダクタL1に流れる電流の電流波形である。
【0021】
このスイッチング電源装置の定格動作における動作は、1スイッチング周期Tsにおいて時刻t1〜t7の6つの動作状態に分けることができる。以下に各状態に分けて回路動作について説明する。
【0022】
(1)状態1 state1 [t1〜t2]
初めに第2のスイッチング素子Q2がターンオフした後、第1のスイッチング素子Q1のドレイン−ソース間電圧Vds1がゼロ電圧近傍になると、第1のダイオードD1がターンオンする。このタイミングで、第1のスイッチング素子Q1をターンオンさせ、ゼロ電圧スイッチング(ZVS)動作を行う。
【0023】
(2)状態2 state2 [t2〜t3]
第1のスイッチング素子Q1がターンオンされることにより、第1の1次巻線Np1には電流が流れ、第1のスイッチング素子Q1に流れる電流id1及び第1の1次巻線Np1に流れる電流ipは1次関数的に増大する。この時、トランスTの2次側においては、第1の2次巻線Ns1に誘起される電圧が第4のスイッチング素子Q4のゲート電位をローレベルにし、第2の2次巻線Ns2に誘起される電圧が第3のスイッチング素子Q3のゲート電位をハイレベルにするので、第3のスイッチング素子Q3はターンオンし、第4のスイッチング素子Q4がターンオフすることにより、第1の2次巻線Ns1にのみ電流が流れる。よってトランスTの2次側に流れる電流は、第1のインダクタL1→第3のスイッチング素子Q3→第1の2次巻線Ns1→負荷Roという順番で流れる。
【0024】
(3)状態3 state3 [t3〜t4]
第1のスイッチング素子Q1がターンオフすると、第1の入力インダクタL2に蓄積されたエネルギーによって、第1のキャパシタC1が充電され、それに伴い第1のスイッチング素子Q1のドレイン−ソース間電圧Vds1は上昇する。また、同時に第2のキャパシタC2は放電され、それに伴い第2のスイッチング素子Q2のドレイン−ソース間電圧Vds2は降下する。
【0025】
(4)状態4 state4 [t4〜t5]
第2のスイッチング素子Q2のドレイン−ソース間電圧Vds2がゼロ電圧近傍になると、第2のダイオードD2がターンオンする。このタイミングで、第2のスイッチング素子Q2をターンオンさせ、ゼロ電圧スイッチング(ZVS)動作を行う。
【0026】
(5)状態5 state5 [t5〜t6]
第2のスイッチング素子Q2がターンオンされることにより、第1の1次巻線Np1は[状態2]の時とは逆方向に励磁され、第1の1次巻線Np1に流れる電流は[状態2]の時とは逆方向に1次関数的に増大する。また、第2のスイッチング素子Q2に流れる電流id2も1次関数的に増大する。この時、トランスTの2次側においては、第1の2次巻線Ns1に誘起される電圧が第4のスイッチング素子Q4のゲート電位をハイレベルにし、第2の2次巻線Ns2に誘起される電圧が第3のスイッチング素子Q3のゲート電位をローレベルにするので、第3のスイッチング素子Q3はターンオフし、第4のスイッチング素子Q4がターンオンすることにより、第2の2次巻線Ns2にのみ電流が流れる。よってトランスTの2次側に流れる電流は、第1のインダクタL1→第4のスイッチング素子Q4→第2の2次巻線Ns2→負荷Roという順番で流れる。
【0027】
(6)状態6 state6 [t6〜t7]
第2のスイッチング素子Q2がターンオフすると、第1の入力インダクタL2に蓄積されたエネルギーによって、第2のキャパシタC2が充電され、それに伴い第2のスイッチング素子Q2のドレイン−ソース間電圧Vds2は上昇する。また、同時に第1のキャパシタC1は放電され、それに伴い第1のスイッチング素子Q1のドレイン−ソース間電圧Vds1は降下する。この後、[状態1]の動作に戻る。
【0028】
第1のスイッチング素子Q1、及び第2のスイッチング素子Q2のオン/オフタイミングは、例えば、出力電圧を検出するための出力電圧検出回路等を有し、予め決められた電圧を超えたことをフォトカプラ等の絶縁帰還手段を用いてフィードバックし、それに基づいてオン/オフ制御が行われる。
【0029】
上記の回路構成において、重負荷時と軽負荷時における第1のスイッチング素子Q1〜第4のスイッチング素子Q4のゲート電圧、及び第1のインダクタL1に流れる電流の波形図を図8に示す。2次側電力変換回路を、第3のスイッチ回路S3及び第4のスイッチ回路S4により構成された同期整流回路とすることで、軽負荷時において、第3のダイオードD3及び第4のダイオードD4に対して逆バイアスとなる方向にも電流を流すことが出来るので、電流不連続モードではなく、2次側から1次側にエネルギーを回生させる動作モードにて動作することとなり、図9に示すように、軽負荷時においても、第1のスイッチング素子Q1のオン時間時比を制御することで出力電圧を制御することが可能となる。
【0030】
なお、第1のスイッチ回路S1〜第4のスイッチ回路S4は、それぞれMOSFETで構成することにより、各スイッチング素子Q1〜Q4に並列に接続されるダイオードD1〜D4及びキャパシタC1〜C4を、それぞれMOSFETが実質的に内包する寄生ダイオード及び寄生容量で賄うことができる。
【0031】
また、そのオン/オフ制御としてスイッチング周波数を一定とし、スイッチング素子Q1のオン時間ton1とスイッチング素子Q2のオン時間ton2とのオン時間時比Da(=ton1/ton2)を制御する場合、スイッチング動作にともなって発生するEMIノイズ等の周波数成分も一定の周波数に集中するために、ノイズ対策が取りやすいという利点がある。
《第2の実施形態》
図10は第2の実施形態に係るスイッチング電源装置の回路図である。図6に示した回路と異なるのは、第1の入力インダクタL2、第1の1次巻線Np1、及び入力キャパシタC9からなる直列回路が、第1のスイッチ回路S1ではなく第2のスイッチ回路S2の両端に対して接続されている点である。その他の構成は図6に示したものと同様である。
【0032】
このような構成であっても第1の実施形態の場合と同様の作用効果を奏する。
《第3の実施形態》
図11は第3の実施形態に係るスイッチング電源装置の回路図である。図6に示した回路と異なるのは、トランスTを第1の1次巻線Np1と第1の2次巻線Ns1を有する第1のトランスT1と、第2の1次巻線Np2と第2の2次巻線Ns2を有する第2のトランスT2とからなる2トランス型コンバータとし、さらに第2の1次巻線に直列に接続される第2の入力インダクタを有し、入力電源Vinの両端が第2の入力インダクタL3、第2の1次巻線Np2、入力キャパシタC9及び第1のスイッチ回路S1からなる直列回路に対して接続され、第1の入力インダクタL2、第1の1次巻線Np1及び入力キャパシタC9からなる直列回路は第2のスイッチ回路S2の両端に対して並列に接続され、第1のスイッチ回路S1及び第2のスイッチ回路S2からなる直列回路の両端には第8のキャパシタC12が接続された構成としている。
【0033】
すなわち、第1の1次巻線Np1と第2の1次巻線Np2は互いに同極性に巻回されており、第1のスイッチ回路S1がオン(第2のスイッチ回路S2がオフ)の時は第2の1次巻線Np2を介して2次側に電力が伝送され、第2のスイッチ回路S2がオン(第1のスイッチ回路S1がオフ)の時は第1の1次巻線Np1を介して2次側に電力が伝送される仕組みになっている。
【0034】
本実施形態では、トランスTを第1のトランスT1と第2のトランスT2からなる2トランス型としたが、第1の1次巻線Np1、第2の1次巻線Np2、第1の2次巻線Ns1、及び第2の2次巻線Ns2を1つのトランスとして構成してもよい。
【0035】
このような構成であっても第1の実施形態の場合と同様の作用効果を奏する。
《第4の実施形態》
図12は第4の実施形態に係るスイッチング電源装置の回路図である。図6に示した回路と異なるのは、トランスTの第1の2次巻線Ns1及び第2の2次巻線Ns2がセンタータップ型全波整流回路を構成していない点である。図12において、第2の2次巻線Ns2の一端には第3のスイッチ回路S3のドレイン側端子が接続され、第2の2次巻線Ns2の他端には第4のスイッチ回路S4のドレイン側端子が接続され、第4のスイッチ回路S4のソース側端子は、第3のスイッチ回路S3のソース側端子と接続される。
また、第1の2次巻線Ns1の一端は第3のスイッチ回路S3のドレイン側端子に接続され、第1の2次巻線Ns1の他端は、第1のインダクタL1の一端に接続される。
第1のインダクタL1の他端は、負荷Roの一端に接続され、負荷Roの他端は第3のスイッチ回路S3のソース側端子と第4のスイッチ回路S4のソース側端子との接続点に接続される。
また、負荷Roの両端には平滑キャパシタC8が並列に接続されている。
このような構成により、トランスTにおける第1の1次巻線Np1及び第1の2次巻線Ns1は、第1のスイッチング素子Q1がオン、かつ第2のスイッチング素子Q2がオフである期間中は、第2の2次巻線Ns2に誘起される電圧によって第4のスイッチング素子Q4がオンし、第1のインダクタL1を介して出力電流を流して負荷Roに直流出力電圧が供給される。
また、第1のスイッチング素子Q1がオフ、かつ第2のスイッチング素子Q2がオンである期間中は、第2の2次巻線Ns2に誘起される電圧によって第3のスイッチング素子Q3がオンし、第1のインダクタL1を介して出力電流を流して負荷Roに直流出力電圧が供給される。
【0036】
なお、図13に示すように、第1の2次巻線Ns1の第1の1次巻線Np1に対する極性と、第2の2次巻線Ns2の第1の1次巻線Np1に対する極性を逆極性にしても同様に動作することは言うまでもない。
【0037】
また、トランスTのうち、第1の2次巻線Ns1に誘起される電圧をVo1、第2の2次巻線Ns2に誘起される電圧をVo2、負荷Roに出力される電圧をVoとすると、第1の2次巻線Ns1と第2の2次巻線Ns2の巻数比が、Ns1:Ns2=1:2の場合、
第1のスイッチング素子Q1がオン、かつ第2のスイッチング素子Q2がオフの時、出力電圧Voは、
Vo=Vo2−Vo1=2Vo1−Vo1=Vo1となり、第1のスイッチング素子Q1がオフ、かつ第2のスイッチング素子Q2がオンの時、出力電圧Voは、
Vo=Vo1となって、出力電圧Voのリップル成分をなくすことができる。
また、Ns1:Ns2=1:1とした場合、
第1のスイッチング素子Q1がオン、かつ第2のスイッチング素子Q2がオフの時にトランスTのコアに生じる磁束の大きさと、第1のスイッチング素子Q1がオフ、かつ第2のスイッチング素子Q2がオンの時にトランスTのコアに生じる磁束の大きさが等しくなり、トランスのコアが最も磁気飽和しにくくなるため、トランスの設計に余裕度を持たせることができる。
【0038】
さらに、第4の実施形態においては、第1の実施形態において述べた(a)〜(e)の効果に加えて、
(f)漏洩インダクタンスの大きな漏洩磁束型トランスを用いることで、回路動作上必要な全てのインダクタンス素子を、トランスの漏れ磁束で代替させることができ、回路規模全体の大幅な小型化が可能となるという効果も奏する。
《第5の実施形態》
図14は第5の実施形態に係るスイッチング電源装置の回路図である。図12に示した回路と異なるのは、2次側の第4のスイッチ回路S4を第10のキャパシタC14に置き換えた点である。
図12において、第1のスイッチング素子Q1がオン、第2のスイッチング素子Q2がオフの際には、第3のスイッチング素子Q3はオフとなり、第1のスイッチング素子Q1がオフ、第2のスイッチング素子Q2がオンの際には、第3のスイッチング素子Q3はオンとなる。
これに対して図14における回路は、所謂倍電圧整流回路を構成しており、第1のスイッチング素子Q1がオン、第2のスイッチング素子Q2がオフの際には、第10のキャパシタC14には電荷がチャージされ、第1のスイッチング素子Q1がオフ、第2のスイッチング素子Q2がオンの際には、第1の2次巻線Ns1には図12における実施形態に比べて倍の電圧が出力される。
その他の点については、第1の実施形態と同様であるので、説明を省略する。
第5の実施形態は、第1の実施形態に比べて、第4のスイッチ回路S4が存在しないため、低コストにできるという利点がある。
また、第5の実施形態においては、特に複合型トランスTのうち、第1の2次巻線Ns1と第2の2次巻線Ns2との巻数比を、
Ns1:Ns2=1:2とすることが好ましい。
この場合、第1の2次巻線Ns1に誘起される電圧をVo1、第2の2次巻線Ns2に誘起される電圧をVo2、負荷Roに出力される電圧をVoとすると、第1のスイッチング素子Q1がオフ、かつ第2のスイッチング素子Q2がオンの時、出力電圧Voは、
Vo=Vo1となり、第1のスイッチング素子Q1がオン、かつ第2のスイッチング素子Q2がオフの時、第10のキャパシタC14及び第3のスイッチング素子Q3からなる倍圧整流回路が構成されているため、出力電圧Voは、
Vo=Vo2−Vo1=2Vo1−Vo1=Vo1となり、出力電圧Voのリップル電圧をなくし、かつ複合型トランスTのコアが最も磁気飽和しにくい構成にすることができる。
【0039】
なお、図15に示すように、第10のキャパシタC14は第1の2次巻線Ns1と第2の2次巻線Ns2の間に接続されてもよい。
【0040】
さらに、第5の実施形態においては、第1の実施形態において述べた(a)〜(e)の効果に加えて、第4の実施形態において述べた(f)の効果も奏する。
《第6の実施形態》
図16は第6の実施形態に係るスイッチング電源装置の回路図である。図6に示した回路と異なるのは、1次側の電力変換回路がハーフブリッジ回路ではなく、フルブリッジ回路になっている点である。すなわち、図1における高圧側キャパシタC10及び低圧側キャパシタC11を、第5のスイッチング素子Q5、第5のキャパシタC5、及び第5のダイオードD5の並列回路からなる第5のスイッチ回路S5と、第6のスイッチング素子Q6、第6のキャパシタC6、及び第6のダイオードD6の並列回路からなる第6のスイッチ回路S6で置き換えた形となる。その他の構成は図6に示したものと同様である。
【0041】
図17は図16に示した回路図における、第1のスイッチング素子Q1〜第6のスイッチング素子Q6のゲート電圧、及び第1のインダクタL1に流れる電流の波形図である。
【0042】
このような構成であっても第1の実施形態の場合と同様の作用効果を奏する。
《第7の実施形態》
図18は第7の実施形態に係るスイッチング電源装置の回路図である。図6に示した回路と異なるのは、トランスTが第3の2次巻線Ns3及び第4の2次巻線Ns4を有し、それぞれに生じる電圧によって、第3のスイッチング素子Q3及び第4のスイッチング素子Q4のゲート端子を駆動するようにした点である。図18において、抵抗R3、R4は第3の2次巻線Ns3に生じる電圧を分圧するための分圧抵抗であり、抵抗R5、R6は第4の2次巻線Ns4に生じる電圧を分圧するための分圧抵抗である。負荷Roに供給される出力電圧が低い場合には、第3のスイッチング素子Q3及び第4のスイッチング素子Q4を直接駆動することができない場合があるため、このような回路構成を取る場合がある。それぞれその他の構成は図6に示したものと同様である。
【0043】
このような構成であっても第1の実施形態の場合と同様の作用効果を奏する。
《第8の実施形態》
図19は第8の実施形態に係るスイッチング電源装置の回路図である。図6に示した回路と異なるのは、トランスTが第3の2次巻線Ns3を有し、第3の2次巻線Ns3に生じる電圧を整流平滑したものを入力電圧とし、第1のレギュレータREG1及び第2のレギュレータREG2からそれぞれ第3のスイッチング素子Q3及び第4のスイッチング素子Q4のゲート端子を駆動する電圧を得るようにした点である。第7の実施形態に比べると2次巻線が1つ少なくて済み、トランスの小型化が可能となる。その他の構成は図6に示したものと同様である。
【0044】
このような構成であっても第1の実施形態の場合と同様の作用効果を奏する。
《第9の実施形態》
図20は第9の実施形態に係るスイッチング電源装置における第1のスイッチング素子Q1〜第4のスイッチング素子Q4のゲート電圧、及び第1のインダクタL1に流れる電流を示す波形図である。回路としては図6に示した第1の実施形態と同じであるが、異なる点は、軽負荷時に第1のスイッチング素子Q1及び第2のスイッチング素子Q2を間欠的に駆動するようにした点である。このようにすることで、軽負荷時に2次側から1次側へエネルギー回生が行われる回数を減らすことができ、高効率化を図ることができる。なお、間欠動作を行う周期は、第1のスイッチング素子Q1のスイッチング周期より十分に長い時間(例えば10倍程度)に設定するとよい。
《第10の実施形態》
図21は第10の実施形態に係るスイッチング電源装置の回路図である。これは図6に示した回路の前段にPFC(力率改善)コンバータを接続した構成となっている。
【0045】
具体的には、商用電源ACを入力電源とし、ダイオードブリッジ回路DBによって全波整流された脈流電圧を、ノイズ除去用の第13のキャパシタC17を通して、第2のインダクタL4と、第7のスイッチング素子Q7、第7のダイオードD7、第7のキャパシタC7の並列回路からなる第7のスイッチ回路S7と、整流用の第10のダイオードD10と、平滑用の第14のキャパシタC18とからなる昇圧回路に入力し、その出力電圧が図6における入力電圧Vinとして後段の1次側電力変換回路に供給される構成となっている。
【0046】
図6では入力電圧Vinは直流電源としているが、民生機器の電源装置として利用される場合、入力電源は商用電源であり、これを整流平滑したものが用いられる。第1の実施形態で述べたハーフブリッジ方式では、第1のスイッチング素子Q1と第2のスイッチング素子Q2が対称的に動作するため、それぞれのオン時間時比は実質的に0〜0.5に制限されることとなり、入力電圧の変動に対する設計マージンが狭いという問題を有する。図21に示すように、前段に商用電源を入力電源とし、一定の出力電圧を出力するPFCコンバータを接続すれば、PFCコンバータ本来の目的である高調波電流抑制だけでなく、ハーフブリッジ方式コンバータが内包する上記問題を解決できる利点がある。
このような構成であっても第1の実施形態の場合と同様の作用効果を奏する。
【図面の簡単な説明】
【0047】
【図1】従来のスイッチング電源装置の回路図である。
【図2】従来の重負荷時と軽負荷時における波形図である。
【図3】Iの制御方法における定格時と入力電圧が高い時(または出力電圧が高い時)における波形図である。
【図4】IIの制御方法における定格時と入力電圧が高い時(または出力電圧が高い時)における波形図である。
【図5】IIの制御方法における、デューティ比毎の負荷電流−出力電圧の特性図である。
【図6】第1の実施形態に係るスイッチング電源装置の回路図である。
【図7】第1の実施形態に係る各スイッチング素子のタイミング図である。
【図8】第1の実施形態に係る重負荷時と軽負荷時における波形図である。
【図9】第1の実施形態に係る、デューティ比毎の負荷電流−出力電圧の特性図である。
【図10】第2の実施形態に係るスイッチング電源装置の回路図である。
【図11】第3の実施形態に係るスイッチング電源装置の回路図である。
【図12】第4の実施形態に係るスイッチング電源装置の回路図である。
【図13】第4の実施形態に係る他のスイッチング電源装置の回路図である 。
【図14】第5の実施形態に係るスイッチング電源装置の回路図である。
【図15】第5の実施形態に係る他のスイッチング電源装置の回路図である 。
【図16】第6の実施形態に係るスイッチング電源装置の回路図である。
【図17】第6の実施形態に係るスイッチング電源装置における、第1スイ ッチング素子Q1〜第4のスイッチング素子Q4のゲート電圧、及び第1のインダクタL1に流れる電流の波形図である。
【図18】第7の実施形態に係るスイッチング電源装置の回路図である。
【図19】第8の実施形態に係るスイッチング電源装置の回路図である。
【図20】第9の実施形態に係るスイッチング電源装置における、第1スイ ッチング素子Q1〜第4のスイッチング素子Q4のゲート電圧、及び第1のインダクタL1に流れる電流の波形図である。
【図21】第10の実施形態に係るスイッチング電源装置の回路図である。
【0048】
【符号の説明】
【0049】
T−トランス
T1−第1のトランス
T2−第2のトランス
Np1−第1の1次巻線
Np2−第2の1次巻線
Ns1−第1の2次巻線
Ns2−第2の2次巻線
Ns3−第3の2次巻線
Ns4−第4の2次巻線
L1−第1のインダクタ
L2−第1の入力インダクタ
L3−第2の入力インダクタ
L4−第2のインダクタ
C1−第1のキャパシタ
C2−第2のキャパシタ
C3−第3のキャパシタ
C4−第4のキャパシタ
C5−第5のキャパシタ
C6−第6のキャパシタ
C7−第7のキャパシタ
C8−平滑キャパシタ
C9−入力キャパシタ
C10−高圧側キャパシタ
C11−低圧側キャパシタ
C12−第8のキャパシタ
C13−第9のキャパシタ
C14−第10のキャパシタ
C15−第11のキャパシタ
C16−第12のキャパシタ
C17−第13のキャパシタ
C18−第14のキャパシタ
DB−ダイオードブリッジ回路
D1−第1のダイオード
D2−第2のダイオード
D3−第3のダイオード
D4−第4のダイオード
D5−第5のダイオード
D6−第6のダイオード
D7−第7のダイオード
D8−第8のダイオード
D9−第9のダイオード
D10−第10のダイオード
Q1−第1のスイッチング素子
Q2−第2のスイッチング素子
Q3−第3のスイッチング素子
Q4−第4のスイッチング素子
Q5−第5のスイッチング素子
Q6−第6のスイッチング素子
Q7−第7のスイッチング素子
Ro−負荷
R1−第1の抵抗
R2−第2の抵抗
R3−第3の抵抗
R4−第4の抵抗
R5−第5の抵抗
R6−第6の抵抗
S1−第1のスイッチ回路
S2−第2のスイッチ回路
S3−第3のスイッチ回路
S4−第4のスイッチ回路
S5−第5のスイッチ回路
S6−第6のスイッチ回路
S7−第7のスイッチ回路
AC−商用電源
Vo−出力電圧
Vin−電源入力部の入力電圧
【技術分野】
【0001】
この発明は、トランスの1次−2次間でのエネルギー伝達が行われない期間が実質的に存在せず、かつ1次側駆動回路に、大電力用途に適したハーフブリッジ或いはフルブリッジ方式を用いたスイッチング電源装置において、軽負荷から重負荷までの広い負荷変動範囲における制御性を向上させる技術に関するものである。
【背景技術】
【0002】
従来、一般的に大電力用途におけるスイッチング電源装置としては、例えばハーフブリッジ方式や、フルブリッジ方式のコンバータ等が知られている。
【0003】
ハーフブリッジ方式のコンバータを図1に示す。1次側電力変換回路としては、入力電源Vinに対して、第1のスイッチング素子Q1、第1のキャパシタC1、及び第1のダイオードD1の並列回路からなる第1のスイッチ回路S1と、第2のスイッチング素子Q2、第2のキャパシタC2、第2のダイオードD2の並列回路からなる第2のスイッチ回路S2とからなる直列回路と、高圧側キャパシタC10及び低圧側キャパシタC11からなる直列回路が互いに並列になるように接続され、第1のスイッチ回路S1と第2のスイッチ回路S2の接続点と、高圧側キャパシタC10と低圧側キャパシタC11の接続点との間に、トランスTの第1の1次巻線Np1の両端が接続される構成となっている。
【0004】
また、2次側電力変換回路としては、トランスTの第1の2次巻線Ns1の一端に第3のダイオードD3のアノードが接続され、第2の2次巻線Ns2の一端に第4のダイオードD4のアノードが接続され、第3のダイオードD3のカソードと第4のダイオードD4のカソードは共に第1のインダクタL1の一端に接続され、第1のインダクタの他端は平滑キャパシタC8の一端及び負荷Roの一端に接続される。また、第1の2次巻線Ns1の他端及び第2の2次巻線Ns2の他端は共に、平滑キャパシタC8の他端及び負荷Roの他端に接続されている。
【0005】
このようなハーフブリッジ方式のコンバータにおいて、第1のスイッチング素子Q1と第2のスイッチング素子Q2は相補的に駆動されるので、入力電圧や出力電圧が定格状態において、第1のスイッチング素子Q1及び第2のスイッチング素子Q2のデューティ比がほぼ50%になるように設計される。第1のスイッチング素子Q1及び第2のスイッチング素子Q2が同時にオン状態になると短絡してしまうため、実際には共にオフである期間(デッドタイム)を挟んで相補的に駆動されることになり、厳密には50%にはならない。例えば、入力電圧が上昇した場合や、出力電圧が上昇した場合等において、次の2つの制御方法がある。
I・・・「第1のスイッチング素子Q1及び第2のスイッチング素子Q2が完全対称に相補的駆動され、第1のスイッチング素子Q1及び第2のスイッチング素子Q2のデューティ比が共に短くなる(デッドタイムが長くなる)ことにより、出力電圧を下げるように制御を働かせる方法」
と、
II・・・「第1のスイッチング素子Q1と第2のスイッチング素子Q2は互いに所定のデッドタイムを挟んで交互にオンさせるようにし、第1のスイッチング素子Q1のデューティ比を小さくする(相対的に第2のスイッチング素子Q2のデューティ比は大きくなる)ことにより、出力電圧を下げるように制御を働かせる方法」
である。しかしながら、Iの方法では第1のスイッチング素子Q1と第2のスイッチング素子Q2が共にオフである時間(デッドタイム)がその都度変動するため、各々のスイッチング素子をZVS(ゼロ電圧スイッチング)駆動させることができないという欠点があり、近年の高効率を求められるスイッチング電源装置においては、IIの方法が好ましい。
【発明の開示】
【発明が解決しようとする課題】
【0006】
しかしながら、IIの方法で制御する場合、第1のスイッチング素子Q1と第2のスイッチング素子Q2は所定のデッドタイムを挟んで交互にオンするため、ゼロ電圧スイッチング(ZVS)駆動は可能だが、図4に示すように、負荷の状態が軽負荷になると、第1のインダクタL1に流れる電流が0Aとなる期間が存在し、「第1のスイッチング素子Q1のデューティ比を下げていくと出力電圧が下がる」という制御特性が逆転してしまい、制御が出来なくなるという問題があった。
【0007】
また、例えば下記に示す特許文献1のように、BHB(ブーストハーフブリッジ)方式を用いれば、ゼロ電圧スイッチングを実現しながら、軽負荷時の制御特性も維持できるが、スイッチング素子の耐圧が入力電圧の2倍程度必要になること、高耐圧のスイッチング素子はオン抵抗が大きく、スイッチング損失が大きいという問題があった。
【0008】
例えばテレビ等の一般家電用に用いられるスイッチング電源装置の場合、待機時電力の削減が強く求められていることもあり、負荷は無負荷に近い軽負荷状態から重負荷状態まで、かなり広い負荷変動範囲において安定した制御特性を求められ、従来の方法ではいずれの方法であっても、低損失かつ幅広い負荷変動範囲に対応し得るスイッチング電源装置が実現できなかった。
【0009】
そこで、本発明の目的は、低耐圧のスイッチング素子を用い、かつゼロ電圧スイッチングを実現しながら、広い負荷変動範囲に対応できる低損失かつ高効率、かつ高い出力電圧安定性を有するスイッチング電源装置を提供することにある。
【特許文献1】特開平11−262263号
【課題を解決するための手段】
【0010】
この発明は前記課題を解決するために次のように構成する。
(1)直流入力電圧Vinが入力される直流電源入力部と、
第1の1次巻線Np1と、第1の2次巻線Ns1と、第2の2次巻線Ns2と、を少なくとも備えたトランスTと、
前記直流電源入力部の両端に接続される、第1のスイッチング素子Q1、第1のキャパシタC1、及び第1のダイオードD1の並列回路からなる第1のスイッチ回路S1と、第2のスイッチング素子Q2、第2のキャパシタC2、及び第2のダイオードD2の並列回路からなる第2のスイッチ回路S2からなる直列回路と、
前記第1のスイッチ回路S1または前記第2のスイッチ回路S2の両端に対して、少なくとも第1の入力インダクタL2と前記第1の1次巻線Np1と、入力キャパシタC9とからなる直列回路の両端が接続されてなるハーフブリッジ方式の1次側電力変換回路と、
前記第1の2次巻線Ns1に生じる電圧を整流する、第3のスイッチング素子Q3、第3のキャパシタC3、及び第3のダイオードD3の並列回路からなる第3のスイッチ回路S3と、前記第2の2次巻線Ns2に生じる電圧を整流する、第4のスイッチング素子Q4、第4のキャパシタC4、及び第4のダイオードD4の並列回路からなる第4のスイッチ回路S4とを含み、前記第1のスイッチ回路S1と前記第2のスイッチ回路S2の相補的なスイッチング動作に応じて前記第3のスイッチ回路S3及び前記第4のスイッチ回路S4のスイッチング動作を制御して動作する2次側同期整流回路と、
前記第1の2次巻線Ns1と前記第2の2次巻線Ns2に流れる電流を閉渇するように接続された第1のインダクタL1と、
前記第1のインダクタL1の後段に接続される平滑キャパシタC8と、
前記平滑キャパシタC8の後段に負荷が接続されるように構成されるスイッチング電源装置であって、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2は互いに所定のデッドタイムを挟んで相補的にスイッチング動作を行い、かつ前記第1のスイッチング素子Q1のオン時間ton1と前記第2のスイッチング素子Q2のオン時間ton2とのオン時間時比Da(=ton1/ton2)を制御することにより、前記負荷に供給する電力が制御され、
前記負荷が軽負荷である場合に、前記第3のスイッチング素子Q3または前記第4のスイッチング素子Q4の少なくともいずれか一方において、整流方向とは逆方向に負電流を流すことにより、2次側から1次側にエネルギーを回生させる動作モードを有することを特徴とする。
【0011】
(2)直流入力電圧Vinが入力される直流電源入力部と、
少なくとも、第1の1次巻線Np1と、第1の2次巻線Ns1と、第2の1次巻線Np2と、第2の2次巻線Ns2と、からなるトランスTと、
第1のスイッチング素子Q1、第1のキャパシタC1、及び第1のダイオードD1の並列回路からなる第1のスイッチ回路S1と、第2のスイッチング素子Q2、第2のキャパシタC2、及び第2のダイオードD2の並列回路からなる第2のスイッチ回路S2とからなる直列回路と、
前記第1のスイッチ回路S1または前記第2のスイッチ回路S2の両端に対して、少なくとも第1の入力インダクタL2と、前記第1の1次巻線Np1と、入力キャパシタC9からなる直列回路の両端が接続され、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2とからなる直列回路の両端に接続されるキャパシタC12と、
前記第1のスイッチ回路S1と前記入力キャパシタC9とからなる直列回路の両端に対して、前記第2の1次巻線及び第2の入力インダクタンスL3を介して前記直流入力電圧Vinが接続されてなるハーフブリッジ方式の1次側電力変換回路と、
前記第1の2次巻線Ns1に生じる電圧を整流する、第3のスイッチング素子Q3、第3のキャパシタC3、及び第3のダイオードD3の並列回路からなる第3のスイッチ回路S3と、前記第2の2次巻線Ns2に生じる電圧を整流する、第4のスイッチング素子Q4、第4のキャパシタC4、及び第4のダイオードD4の並列回路からなる第4のスイッチ回路S4とを含み、前記第1のスイッチ回路S1と前記第2のスイッチ回路S2の相補的なスイッチング動作に応じて前記第3のスイッチ回路S3及び前記第4のスイッチ回路S4のスイッチング動作を制御して動作する2次側同期整流回路と、
前記第1の2次巻線Ns1と前記第2の2次巻線Ns2に流れる電流を平滑するように接続された第1のインダクタL1と、
前記第1のインダクタL1の後段に接続される平滑キャパシタC8と、
前記平滑キャパシタC8の後段に負荷が接続されるように構成されるスイッチング電源装置であって、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2は互いに所定のデッドタイムを挟んで相補的にスイッチング動作を行い、かつ前記第1のスイッチング素子Q1のオン時間ton1と前記第2のスイッチング素子Q2のオン時間ton2とのオン時間時比Da(=ton1/ton2)を制御することにより、前記負荷に供給する電力が制御され、
前記負荷が軽負荷である場合に、前記第3のスイッチング素子Q3または前記第4のスイッチング素子Q4の少なくともいずれか一方において、整流方向とは逆方向に負電流を流すことにより、2次側から1次側にエネルギーを回生させる動作モードを有することを特徴とする。
(3)前記トランスTは、少なくとも第1の1次巻線Np1と第1の2次巻線Ns1とを備えた第1のトランスT1と、少なくとも第2の1次巻線Np2と第2の2次巻線Ns2とを備えた第2のトランスT2と、から構成されることを特徴とする。
(4)前記第1の入力インダクタンスL2、または前記第2の入力インダクタンスL3は、前記トランスTの漏洩インダクタンスにて構成されることを特徴とする。
(5)前記トランスTは、前記第1の2次巻線Ns1と前記第2の2次巻線Ns2の一端同士が共通接続され、前記第1の2次巻線Ns1の他端に前記第3のスイッチ回路S3の一端が接続され、前記第2の2次巻線Ns2の他端に前記第4のスイッチ回路S4の一端が接続されて、前記第3のスイッチ回路S3の他端と前記第4のスイッチ回路S4の他端が互いに接続された、センタータップ型全波整流回路を構成したことを特徴とする。
(6)前記第3のスイッチ回路S3は、前記第1の2次巻線Ns1に生じる電圧を整流する向きに、かつ前記第2の2次巻線Ns2に対して並列に接続され、
前記第4のスイッチ回路S4は、前記第1の2次巻線Ns1と前記第2の2次巻線Ns2に生じる各々の電圧を加算したものを整流する向きに、かつ前記第2の2次巻線Ns2と前記第3のスイッチ回路S3からなる閉ループ内に接続されたことを特徴とする。
(7)前記第1のスイッチ回路S1、前記第2のスイッチ回路S2、前記第3のスイッチ回路S3、及び前記スイッチ回路S4のうち少なくとも1つは電界効果トランジスタであることを特徴とする。
(8)前記第1のスイッチング素子Q1がターンオフしてから前記第2のスイッチング素子Q2がターンオンするまでの時間、または前記第2のスイッチング素子Q2がターンオフしてから前記第1のスイッチング素子Q1がターンオンするまでの時間が、前記第1のスイッチング素子Q1または前記第2のスイッチング素子Q2がZVS(ゼロ電圧スイッチング)動作を実現することが出来るように設定されることを特徴とする。
(9)前記負荷が軽負荷である場合において、前記第1のスイッチ回路S1と前記第2のスイッチ回路S2の相補的なスイッチング動作を間欠発振駆動させることを特徴とする。
(10)前記第4のスイッチ回路S4の代わりに、第4のキャパシタを用いたことを特徴とする。
(11)前記第1のインダクタL1として、前記トランスTの2次側漏れ磁束を利用することを特徴とする。
(12)前記トランスTにおいて、前記第1の2次巻線Ns1は、前記第2の2次巻線Ns2と磁気極性を逆極性とし、かつ巻数を前記第2の2次巻線Ns2の巻数より小さくしたことを特徴とする。
(13)前記第1の2次巻線Ns1の巻数と、前記第2の2次巻線Ns2の巻数との巻数比を、
Ns1:Ns2=1:2
としたことを特徴とする。
(14)前記トランスTにおいて、前記第1の1次巻線Np1と前記第1の2次巻線Ns1との磁気結合度が相対的に大きく、かつ前記第2の2次巻線Ns2と他の巻線との磁気結合度が相対的に小さいことを特徴とする。
(15)前記同期整流回路は自己駆動型同期整流回路であることを特徴とする。
(16)前記トランスTは第3の2次巻線Ns3をさらに有し、前記同期整流回路は前記第3の2次巻線Ns3に生じる電圧に基づいて駆動されるようにしたことを特徴とする。
(17)前記トランスTは第3の2次巻線Ns3及び第4の2次巻線Ns4をさらに有し、前記同期整流回路のうち、前記第3のスイッチ回路S3は前記第3の2次巻線Ns3に生じる電圧に基づいて駆動され、前記第4のスイッチ回路S4は前記第4の2次巻線s4に生じる電圧に基づいて駆動されるようにしたことを特徴とする。
(18)前記直流電源入力部の前段に、商用電源を入力電源とし、前記直流入力電圧Vinを出力電圧とするPFC(力率改善)コンバータを設けたことを特徴とする。
【発明の効果】
【0012】
この発明によれば、
(a)軽負荷時に電流不連続モードで動作することがなくなるため、全負荷領域において、第1のスイッチング素子Q1のオン時間ton1と第2のスイッチング素子Q2のオン時間ton2とのオン時間時比Da(=ton1/ton2)が所定値になるように制御することによって、実質的に第1のスイッチング素子Q1のオン時間を制御することで出力電圧を制御するという制御特性を維持することができる。
(b)第1のスイッチング素子Q1の動作電圧が入力電圧と同じ電圧まで下げられるので、スイッチング素子に低耐圧の半導体部品を用いることができ、低オン抵抗であるため、スイッチング損失の低減も見込め、低コスト、高効率化が実現できる。
(c)第1のスイッチング素子Q1及び第2のスイッチング素子Q2をゼロ電圧スイッチング(ZVS)駆動させることで、スイッチング損失をさらに低減することができ、高効率化を図ることができる。
(d)ゼロ電圧スイッチング(ZVS)駆動に必要な、1次側のインダクタンス素子をトランスの漏れ磁束で代替することで、部品点数を削減でき、回路規模を大幅に小型化できる。
といった効果を奏し、回路規模を簡素にでき、かつ高効率なスイッチング電源装置を構成することができる。
(e)同期整流回路を用いることにより、特に大電流出力の場合において、2次側での整流損失を大幅に低減することができ、高効率化が実現できる。
【発明を実施するための最良の形態】
【0013】
《第1の実施形態》
図6は第1の実施形態に係るスイッチング電源装置の回路図である。
【0014】
図6に示すように、このスイッチング電源装置は、1次側電力変換回路としては、入力電源Vinに対して、第1のスイッチング素子Q1、第1のキャパシタC1、及び第1のダイオードD1の並列回路からなる第1のスイッチ回路S1及び、第2のスイッチング素子Q2、第2のキャパシタC2、及び第2のダイオードD2の並列回路からなる第2のスイッチ回路S2とからなる直列回路が接続され、第1のスイッチ回路S1の両端に対して、第1の入力インダクタL2と、トランスTの第1の1次巻線Np1と、入力キャパシタC9とからなる直列回路の両端が接続される構成となっている。
【0015】
また、2次側電力変換回路としては、トランスTの第1の2次巻線Ns1の一端に第3のスイッチング素子Q3、第3のキャパシタC3、及び第3のダイオードD3からなる第3のスイッチ回路S3のドレイン側端子が接続され、第2の2次巻線Ns2の一端に第4のスイッチング素子Q4、第4のキャパシタC4、及び第4のダイオードD4からなる第4のスイッチ回路S4のドレイン側端子が接続され、第3のスイッチ回路S3のソース側端子と第4のスイッチ回路S4のソース側端子は共に第1のインダクタL1の一端に接続され、第1のインダクタL1の他端は出力キャパシタC8の一端及び負荷Roの一端に接続される。また、第1の2次巻線Ns1の他端及び第2の2次巻線Ns2の他端は共に、出力キャパシタC8の他端及び負荷Roの他端に接続されている。第3のスイッチ回路S3及び第4のスイッチ回路S4は自己駆動型の同期整流回路を構成している。
【0016】
なお、第1のスイッチング素子Q1と第2のスイッチング素子Q2は、両方が同時にオンするとショートしてしまうため、所定のデッドタイムを挟んで互いに相補的にオンするように構成される。このデッドタイムは、各々のスイッチング素子がZVS(ゼロ電圧スイッチング)駆動が可能になるように設定される。
【0017】
なお、トランスTの2次巻線は、第1の2次巻線Ns1と第2の2次巻線Ns2に分巻されており、一端同士が共通接続されたセンタータップ型となっており、第1の2次巻線Ns1と第2の2次巻線Ns2は互いに同極性となるように巻回されている。
【0018】
このような構成により、トランスTにおける第1の1次巻線Np1及び第1の2次巻線Ns1は、第1のスイッチ回路S1がオフ、かつ第2のスイッチ回路S2がオンの期間においてトランスTの1次側から2次側に電力を伝送するように巻線の極性が設定され、第1の1次巻線Np1及び第2の2次巻線Ns2は、第1のスイッチ回路S1がオン、かつ第2のスイッチ回路S2がオフの期間においてトランスTの1次側から2次側に電力を伝送するように巻線の極性が設定されるので、第1のスイッチ回路S1がオン、かつ第2のスイッチ回路S2がオフである期間中は、第1の2次巻線Ns1に誘起される電圧は第4のスイッチング素子Q4のゲート電位をローレベルにし、第2の2次巻線Ns2に誘起される電圧は第3のスイッチング素子Q3のゲート電位をハイレベルにするので、その結果、第3のスイッチ回路S3がオンし、第1のインダクタL1を介して出力電流を流して負荷Roに直流出力電圧が供給される。抵抗R1は第3のスイッチング素子Q3のゲート端子を駆動するための電流制限抵抗である。
【0019】
また、第1のスイッチ回路S1がオフ、かつ第2のスイッチ回路S2がオンである期間中は、第1の2次巻線Ns1に誘起される電圧は第4のスイッチング素子Q4のゲート電位をハイレベルにし、第2の2次巻線Ns2に誘起される電圧は第3のスイッチング素子Q3のゲート電位をローレベルにするので、その結果、第4のスイッチ回路S4がオンし、第1のインダクタL1を介して出力電流を流して負荷Roに直流出力電圧が供給される。抵抗R2は第4のスイッチング素子Q4のゲート端子を駆動するための電流制限抵抗である。
【0020】
図7は図6に示したスイッチング電源装置の回路各部の波形図である。以下、図6を参照して回路動作を説明する。図7において、vgs1、vgs2、vgs3、vgs4はそれぞれスイッチング素子Q1、Q2、Q3、Q4のゲート−ソース間電圧であり、実質的にスイッチング素子Q1、Q2、Q3、Q4のオン・オフを表す波形である。また、vds1、vds2、vds3、vds4はそれぞれスイッチング素子Q1、Q2、Q3、Q4のドレイン−ソース間電圧であり、実質的にキャパシタC1、C2、C3、C4の両端電圧波形である。さらに、id1、id2、ip、iLはそれぞれスイッチ回路S1、S2、1次巻線Np1、第1のインダクタL1に流れる電流の電流波形である。
【0021】
このスイッチング電源装置の定格動作における動作は、1スイッチング周期Tsにおいて時刻t1〜t7の6つの動作状態に分けることができる。以下に各状態に分けて回路動作について説明する。
【0022】
(1)状態1 state1 [t1〜t2]
初めに第2のスイッチング素子Q2がターンオフした後、第1のスイッチング素子Q1のドレイン−ソース間電圧Vds1がゼロ電圧近傍になると、第1のダイオードD1がターンオンする。このタイミングで、第1のスイッチング素子Q1をターンオンさせ、ゼロ電圧スイッチング(ZVS)動作を行う。
【0023】
(2)状態2 state2 [t2〜t3]
第1のスイッチング素子Q1がターンオンされることにより、第1の1次巻線Np1には電流が流れ、第1のスイッチング素子Q1に流れる電流id1及び第1の1次巻線Np1に流れる電流ipは1次関数的に増大する。この時、トランスTの2次側においては、第1の2次巻線Ns1に誘起される電圧が第4のスイッチング素子Q4のゲート電位をローレベルにし、第2の2次巻線Ns2に誘起される電圧が第3のスイッチング素子Q3のゲート電位をハイレベルにするので、第3のスイッチング素子Q3はターンオンし、第4のスイッチング素子Q4がターンオフすることにより、第1の2次巻線Ns1にのみ電流が流れる。よってトランスTの2次側に流れる電流は、第1のインダクタL1→第3のスイッチング素子Q3→第1の2次巻線Ns1→負荷Roという順番で流れる。
【0024】
(3)状態3 state3 [t3〜t4]
第1のスイッチング素子Q1がターンオフすると、第1の入力インダクタL2に蓄積されたエネルギーによって、第1のキャパシタC1が充電され、それに伴い第1のスイッチング素子Q1のドレイン−ソース間電圧Vds1は上昇する。また、同時に第2のキャパシタC2は放電され、それに伴い第2のスイッチング素子Q2のドレイン−ソース間電圧Vds2は降下する。
【0025】
(4)状態4 state4 [t4〜t5]
第2のスイッチング素子Q2のドレイン−ソース間電圧Vds2がゼロ電圧近傍になると、第2のダイオードD2がターンオンする。このタイミングで、第2のスイッチング素子Q2をターンオンさせ、ゼロ電圧スイッチング(ZVS)動作を行う。
【0026】
(5)状態5 state5 [t5〜t6]
第2のスイッチング素子Q2がターンオンされることにより、第1の1次巻線Np1は[状態2]の時とは逆方向に励磁され、第1の1次巻線Np1に流れる電流は[状態2]の時とは逆方向に1次関数的に増大する。また、第2のスイッチング素子Q2に流れる電流id2も1次関数的に増大する。この時、トランスTの2次側においては、第1の2次巻線Ns1に誘起される電圧が第4のスイッチング素子Q4のゲート電位をハイレベルにし、第2の2次巻線Ns2に誘起される電圧が第3のスイッチング素子Q3のゲート電位をローレベルにするので、第3のスイッチング素子Q3はターンオフし、第4のスイッチング素子Q4がターンオンすることにより、第2の2次巻線Ns2にのみ電流が流れる。よってトランスTの2次側に流れる電流は、第1のインダクタL1→第4のスイッチング素子Q4→第2の2次巻線Ns2→負荷Roという順番で流れる。
【0027】
(6)状態6 state6 [t6〜t7]
第2のスイッチング素子Q2がターンオフすると、第1の入力インダクタL2に蓄積されたエネルギーによって、第2のキャパシタC2が充電され、それに伴い第2のスイッチング素子Q2のドレイン−ソース間電圧Vds2は上昇する。また、同時に第1のキャパシタC1は放電され、それに伴い第1のスイッチング素子Q1のドレイン−ソース間電圧Vds1は降下する。この後、[状態1]の動作に戻る。
【0028】
第1のスイッチング素子Q1、及び第2のスイッチング素子Q2のオン/オフタイミングは、例えば、出力電圧を検出するための出力電圧検出回路等を有し、予め決められた電圧を超えたことをフォトカプラ等の絶縁帰還手段を用いてフィードバックし、それに基づいてオン/オフ制御が行われる。
【0029】
上記の回路構成において、重負荷時と軽負荷時における第1のスイッチング素子Q1〜第4のスイッチング素子Q4のゲート電圧、及び第1のインダクタL1に流れる電流の波形図を図8に示す。2次側電力変換回路を、第3のスイッチ回路S3及び第4のスイッチ回路S4により構成された同期整流回路とすることで、軽負荷時において、第3のダイオードD3及び第4のダイオードD4に対して逆バイアスとなる方向にも電流を流すことが出来るので、電流不連続モードではなく、2次側から1次側にエネルギーを回生させる動作モードにて動作することとなり、図9に示すように、軽負荷時においても、第1のスイッチング素子Q1のオン時間時比を制御することで出力電圧を制御することが可能となる。
【0030】
なお、第1のスイッチ回路S1〜第4のスイッチ回路S4は、それぞれMOSFETで構成することにより、各スイッチング素子Q1〜Q4に並列に接続されるダイオードD1〜D4及びキャパシタC1〜C4を、それぞれMOSFETが実質的に内包する寄生ダイオード及び寄生容量で賄うことができる。
【0031】
また、そのオン/オフ制御としてスイッチング周波数を一定とし、スイッチング素子Q1のオン時間ton1とスイッチング素子Q2のオン時間ton2とのオン時間時比Da(=ton1/ton2)を制御する場合、スイッチング動作にともなって発生するEMIノイズ等の周波数成分も一定の周波数に集中するために、ノイズ対策が取りやすいという利点がある。
《第2の実施形態》
図10は第2の実施形態に係るスイッチング電源装置の回路図である。図6に示した回路と異なるのは、第1の入力インダクタL2、第1の1次巻線Np1、及び入力キャパシタC9からなる直列回路が、第1のスイッチ回路S1ではなく第2のスイッチ回路S2の両端に対して接続されている点である。その他の構成は図6に示したものと同様である。
【0032】
このような構成であっても第1の実施形態の場合と同様の作用効果を奏する。
《第3の実施形態》
図11は第3の実施形態に係るスイッチング電源装置の回路図である。図6に示した回路と異なるのは、トランスTを第1の1次巻線Np1と第1の2次巻線Ns1を有する第1のトランスT1と、第2の1次巻線Np2と第2の2次巻線Ns2を有する第2のトランスT2とからなる2トランス型コンバータとし、さらに第2の1次巻線に直列に接続される第2の入力インダクタを有し、入力電源Vinの両端が第2の入力インダクタL3、第2の1次巻線Np2、入力キャパシタC9及び第1のスイッチ回路S1からなる直列回路に対して接続され、第1の入力インダクタL2、第1の1次巻線Np1及び入力キャパシタC9からなる直列回路は第2のスイッチ回路S2の両端に対して並列に接続され、第1のスイッチ回路S1及び第2のスイッチ回路S2からなる直列回路の両端には第8のキャパシタC12が接続された構成としている。
【0033】
すなわち、第1の1次巻線Np1と第2の1次巻線Np2は互いに同極性に巻回されており、第1のスイッチ回路S1がオン(第2のスイッチ回路S2がオフ)の時は第2の1次巻線Np2を介して2次側に電力が伝送され、第2のスイッチ回路S2がオン(第1のスイッチ回路S1がオフ)の時は第1の1次巻線Np1を介して2次側に電力が伝送される仕組みになっている。
【0034】
本実施形態では、トランスTを第1のトランスT1と第2のトランスT2からなる2トランス型としたが、第1の1次巻線Np1、第2の1次巻線Np2、第1の2次巻線Ns1、及び第2の2次巻線Ns2を1つのトランスとして構成してもよい。
【0035】
このような構成であっても第1の実施形態の場合と同様の作用効果を奏する。
《第4の実施形態》
図12は第4の実施形態に係るスイッチング電源装置の回路図である。図6に示した回路と異なるのは、トランスTの第1の2次巻線Ns1及び第2の2次巻線Ns2がセンタータップ型全波整流回路を構成していない点である。図12において、第2の2次巻線Ns2の一端には第3のスイッチ回路S3のドレイン側端子が接続され、第2の2次巻線Ns2の他端には第4のスイッチ回路S4のドレイン側端子が接続され、第4のスイッチ回路S4のソース側端子は、第3のスイッチ回路S3のソース側端子と接続される。
また、第1の2次巻線Ns1の一端は第3のスイッチ回路S3のドレイン側端子に接続され、第1の2次巻線Ns1の他端は、第1のインダクタL1の一端に接続される。
第1のインダクタL1の他端は、負荷Roの一端に接続され、負荷Roの他端は第3のスイッチ回路S3のソース側端子と第4のスイッチ回路S4のソース側端子との接続点に接続される。
また、負荷Roの両端には平滑キャパシタC8が並列に接続されている。
このような構成により、トランスTにおける第1の1次巻線Np1及び第1の2次巻線Ns1は、第1のスイッチング素子Q1がオン、かつ第2のスイッチング素子Q2がオフである期間中は、第2の2次巻線Ns2に誘起される電圧によって第4のスイッチング素子Q4がオンし、第1のインダクタL1を介して出力電流を流して負荷Roに直流出力電圧が供給される。
また、第1のスイッチング素子Q1がオフ、かつ第2のスイッチング素子Q2がオンである期間中は、第2の2次巻線Ns2に誘起される電圧によって第3のスイッチング素子Q3がオンし、第1のインダクタL1を介して出力電流を流して負荷Roに直流出力電圧が供給される。
【0036】
なお、図13に示すように、第1の2次巻線Ns1の第1の1次巻線Np1に対する極性と、第2の2次巻線Ns2の第1の1次巻線Np1に対する極性を逆極性にしても同様に動作することは言うまでもない。
【0037】
また、トランスTのうち、第1の2次巻線Ns1に誘起される電圧をVo1、第2の2次巻線Ns2に誘起される電圧をVo2、負荷Roに出力される電圧をVoとすると、第1の2次巻線Ns1と第2の2次巻線Ns2の巻数比が、Ns1:Ns2=1:2の場合、
第1のスイッチング素子Q1がオン、かつ第2のスイッチング素子Q2がオフの時、出力電圧Voは、
Vo=Vo2−Vo1=2Vo1−Vo1=Vo1となり、第1のスイッチング素子Q1がオフ、かつ第2のスイッチング素子Q2がオンの時、出力電圧Voは、
Vo=Vo1となって、出力電圧Voのリップル成分をなくすことができる。
また、Ns1:Ns2=1:1とした場合、
第1のスイッチング素子Q1がオン、かつ第2のスイッチング素子Q2がオフの時にトランスTのコアに生じる磁束の大きさと、第1のスイッチング素子Q1がオフ、かつ第2のスイッチング素子Q2がオンの時にトランスTのコアに生じる磁束の大きさが等しくなり、トランスのコアが最も磁気飽和しにくくなるため、トランスの設計に余裕度を持たせることができる。
【0038】
さらに、第4の実施形態においては、第1の実施形態において述べた(a)〜(e)の効果に加えて、
(f)漏洩インダクタンスの大きな漏洩磁束型トランスを用いることで、回路動作上必要な全てのインダクタンス素子を、トランスの漏れ磁束で代替させることができ、回路規模全体の大幅な小型化が可能となるという効果も奏する。
《第5の実施形態》
図14は第5の実施形態に係るスイッチング電源装置の回路図である。図12に示した回路と異なるのは、2次側の第4のスイッチ回路S4を第10のキャパシタC14に置き換えた点である。
図12において、第1のスイッチング素子Q1がオン、第2のスイッチング素子Q2がオフの際には、第3のスイッチング素子Q3はオフとなり、第1のスイッチング素子Q1がオフ、第2のスイッチング素子Q2がオンの際には、第3のスイッチング素子Q3はオンとなる。
これに対して図14における回路は、所謂倍電圧整流回路を構成しており、第1のスイッチング素子Q1がオン、第2のスイッチング素子Q2がオフの際には、第10のキャパシタC14には電荷がチャージされ、第1のスイッチング素子Q1がオフ、第2のスイッチング素子Q2がオンの際には、第1の2次巻線Ns1には図12における実施形態に比べて倍の電圧が出力される。
その他の点については、第1の実施形態と同様であるので、説明を省略する。
第5の実施形態は、第1の実施形態に比べて、第4のスイッチ回路S4が存在しないため、低コストにできるという利点がある。
また、第5の実施形態においては、特に複合型トランスTのうち、第1の2次巻線Ns1と第2の2次巻線Ns2との巻数比を、
Ns1:Ns2=1:2とすることが好ましい。
この場合、第1の2次巻線Ns1に誘起される電圧をVo1、第2の2次巻線Ns2に誘起される電圧をVo2、負荷Roに出力される電圧をVoとすると、第1のスイッチング素子Q1がオフ、かつ第2のスイッチング素子Q2がオンの時、出力電圧Voは、
Vo=Vo1となり、第1のスイッチング素子Q1がオン、かつ第2のスイッチング素子Q2がオフの時、第10のキャパシタC14及び第3のスイッチング素子Q3からなる倍圧整流回路が構成されているため、出力電圧Voは、
Vo=Vo2−Vo1=2Vo1−Vo1=Vo1となり、出力電圧Voのリップル電圧をなくし、かつ複合型トランスTのコアが最も磁気飽和しにくい構成にすることができる。
【0039】
なお、図15に示すように、第10のキャパシタC14は第1の2次巻線Ns1と第2の2次巻線Ns2の間に接続されてもよい。
【0040】
さらに、第5の実施形態においては、第1の実施形態において述べた(a)〜(e)の効果に加えて、第4の実施形態において述べた(f)の効果も奏する。
《第6の実施形態》
図16は第6の実施形態に係るスイッチング電源装置の回路図である。図6に示した回路と異なるのは、1次側の電力変換回路がハーフブリッジ回路ではなく、フルブリッジ回路になっている点である。すなわち、図1における高圧側キャパシタC10及び低圧側キャパシタC11を、第5のスイッチング素子Q5、第5のキャパシタC5、及び第5のダイオードD5の並列回路からなる第5のスイッチ回路S5と、第6のスイッチング素子Q6、第6のキャパシタC6、及び第6のダイオードD6の並列回路からなる第6のスイッチ回路S6で置き換えた形となる。その他の構成は図6に示したものと同様である。
【0041】
図17は図16に示した回路図における、第1のスイッチング素子Q1〜第6のスイッチング素子Q6のゲート電圧、及び第1のインダクタL1に流れる電流の波形図である。
【0042】
このような構成であっても第1の実施形態の場合と同様の作用効果を奏する。
《第7の実施形態》
図18は第7の実施形態に係るスイッチング電源装置の回路図である。図6に示した回路と異なるのは、トランスTが第3の2次巻線Ns3及び第4の2次巻線Ns4を有し、それぞれに生じる電圧によって、第3のスイッチング素子Q3及び第4のスイッチング素子Q4のゲート端子を駆動するようにした点である。図18において、抵抗R3、R4は第3の2次巻線Ns3に生じる電圧を分圧するための分圧抵抗であり、抵抗R5、R6は第4の2次巻線Ns4に生じる電圧を分圧するための分圧抵抗である。負荷Roに供給される出力電圧が低い場合には、第3のスイッチング素子Q3及び第4のスイッチング素子Q4を直接駆動することができない場合があるため、このような回路構成を取る場合がある。それぞれその他の構成は図6に示したものと同様である。
【0043】
このような構成であっても第1の実施形態の場合と同様の作用効果を奏する。
《第8の実施形態》
図19は第8の実施形態に係るスイッチング電源装置の回路図である。図6に示した回路と異なるのは、トランスTが第3の2次巻線Ns3を有し、第3の2次巻線Ns3に生じる電圧を整流平滑したものを入力電圧とし、第1のレギュレータREG1及び第2のレギュレータREG2からそれぞれ第3のスイッチング素子Q3及び第4のスイッチング素子Q4のゲート端子を駆動する電圧を得るようにした点である。第7の実施形態に比べると2次巻線が1つ少なくて済み、トランスの小型化が可能となる。その他の構成は図6に示したものと同様である。
【0044】
このような構成であっても第1の実施形態の場合と同様の作用効果を奏する。
《第9の実施形態》
図20は第9の実施形態に係るスイッチング電源装置における第1のスイッチング素子Q1〜第4のスイッチング素子Q4のゲート電圧、及び第1のインダクタL1に流れる電流を示す波形図である。回路としては図6に示した第1の実施形態と同じであるが、異なる点は、軽負荷時に第1のスイッチング素子Q1及び第2のスイッチング素子Q2を間欠的に駆動するようにした点である。このようにすることで、軽負荷時に2次側から1次側へエネルギー回生が行われる回数を減らすことができ、高効率化を図ることができる。なお、間欠動作を行う周期は、第1のスイッチング素子Q1のスイッチング周期より十分に長い時間(例えば10倍程度)に設定するとよい。
《第10の実施形態》
図21は第10の実施形態に係るスイッチング電源装置の回路図である。これは図6に示した回路の前段にPFC(力率改善)コンバータを接続した構成となっている。
【0045】
具体的には、商用電源ACを入力電源とし、ダイオードブリッジ回路DBによって全波整流された脈流電圧を、ノイズ除去用の第13のキャパシタC17を通して、第2のインダクタL4と、第7のスイッチング素子Q7、第7のダイオードD7、第7のキャパシタC7の並列回路からなる第7のスイッチ回路S7と、整流用の第10のダイオードD10と、平滑用の第14のキャパシタC18とからなる昇圧回路に入力し、その出力電圧が図6における入力電圧Vinとして後段の1次側電力変換回路に供給される構成となっている。
【0046】
図6では入力電圧Vinは直流電源としているが、民生機器の電源装置として利用される場合、入力電源は商用電源であり、これを整流平滑したものが用いられる。第1の実施形態で述べたハーフブリッジ方式では、第1のスイッチング素子Q1と第2のスイッチング素子Q2が対称的に動作するため、それぞれのオン時間時比は実質的に0〜0.5に制限されることとなり、入力電圧の変動に対する設計マージンが狭いという問題を有する。図21に示すように、前段に商用電源を入力電源とし、一定の出力電圧を出力するPFCコンバータを接続すれば、PFCコンバータ本来の目的である高調波電流抑制だけでなく、ハーフブリッジ方式コンバータが内包する上記問題を解決できる利点がある。
このような構成であっても第1の実施形態の場合と同様の作用効果を奏する。
【図面の簡単な説明】
【0047】
【図1】従来のスイッチング電源装置の回路図である。
【図2】従来の重負荷時と軽負荷時における波形図である。
【図3】Iの制御方法における定格時と入力電圧が高い時(または出力電圧が高い時)における波形図である。
【図4】IIの制御方法における定格時と入力電圧が高い時(または出力電圧が高い時)における波形図である。
【図5】IIの制御方法における、デューティ比毎の負荷電流−出力電圧の特性図である。
【図6】第1の実施形態に係るスイッチング電源装置の回路図である。
【図7】第1の実施形態に係る各スイッチング素子のタイミング図である。
【図8】第1の実施形態に係る重負荷時と軽負荷時における波形図である。
【図9】第1の実施形態に係る、デューティ比毎の負荷電流−出力電圧の特性図である。
【図10】第2の実施形態に係るスイッチング電源装置の回路図である。
【図11】第3の実施形態に係るスイッチング電源装置の回路図である。
【図12】第4の実施形態に係るスイッチング電源装置の回路図である。
【図13】第4の実施形態に係る他のスイッチング電源装置の回路図である 。
【図14】第5の実施形態に係るスイッチング電源装置の回路図である。
【図15】第5の実施形態に係る他のスイッチング電源装置の回路図である 。
【図16】第6の実施形態に係るスイッチング電源装置の回路図である。
【図17】第6の実施形態に係るスイッチング電源装置における、第1スイ ッチング素子Q1〜第4のスイッチング素子Q4のゲート電圧、及び第1のインダクタL1に流れる電流の波形図である。
【図18】第7の実施形態に係るスイッチング電源装置の回路図である。
【図19】第8の実施形態に係るスイッチング電源装置の回路図である。
【図20】第9の実施形態に係るスイッチング電源装置における、第1スイ ッチング素子Q1〜第4のスイッチング素子Q4のゲート電圧、及び第1のインダクタL1に流れる電流の波形図である。
【図21】第10の実施形態に係るスイッチング電源装置の回路図である。
【0048】
【符号の説明】
【0049】
T−トランス
T1−第1のトランス
T2−第2のトランス
Np1−第1の1次巻線
Np2−第2の1次巻線
Ns1−第1の2次巻線
Ns2−第2の2次巻線
Ns3−第3の2次巻線
Ns4−第4の2次巻線
L1−第1のインダクタ
L2−第1の入力インダクタ
L3−第2の入力インダクタ
L4−第2のインダクタ
C1−第1のキャパシタ
C2−第2のキャパシタ
C3−第3のキャパシタ
C4−第4のキャパシタ
C5−第5のキャパシタ
C6−第6のキャパシタ
C7−第7のキャパシタ
C8−平滑キャパシタ
C9−入力キャパシタ
C10−高圧側キャパシタ
C11−低圧側キャパシタ
C12−第8のキャパシタ
C13−第9のキャパシタ
C14−第10のキャパシタ
C15−第11のキャパシタ
C16−第12のキャパシタ
C17−第13のキャパシタ
C18−第14のキャパシタ
DB−ダイオードブリッジ回路
D1−第1のダイオード
D2−第2のダイオード
D3−第3のダイオード
D4−第4のダイオード
D5−第5のダイオード
D6−第6のダイオード
D7−第7のダイオード
D8−第8のダイオード
D9−第9のダイオード
D10−第10のダイオード
Q1−第1のスイッチング素子
Q2−第2のスイッチング素子
Q3−第3のスイッチング素子
Q4−第4のスイッチング素子
Q5−第5のスイッチング素子
Q6−第6のスイッチング素子
Q7−第7のスイッチング素子
Ro−負荷
R1−第1の抵抗
R2−第2の抵抗
R3−第3の抵抗
R4−第4の抵抗
R5−第5の抵抗
R6−第6の抵抗
S1−第1のスイッチ回路
S2−第2のスイッチ回路
S3−第3のスイッチ回路
S4−第4のスイッチ回路
S5−第5のスイッチ回路
S6−第6のスイッチ回路
S7−第7のスイッチ回路
AC−商用電源
Vo−出力電圧
Vin−電源入力部の入力電圧
【特許請求の範囲】
【請求項1】
直流入力電圧Vinが入力される直流電源入力部と、
第1の1次巻線Np1と、第1の2次巻線Ns1と、第2の2次巻線Ns2と、を少なくとも備えたトランスTと、
前記直流電源入力部の両端に接続される、第1のスイッチング素子Q1、第1のキャパシタC1、及び第1のダイオードD1の並列回路からなる第1のスイッチ回路S1と、第2のスイッチング素子Q2、第2のキャパシタC2、及び第2のダイオードD2の並列回路からなる第2のスイッチ回路S2からなる直列回路と、
前記第1のスイッチ回路S1または前記第2のスイッチ回路S2の両端に対して、少なくとも第1の入力インダクタL2と前記第1の1次巻線Np1と、入力キャパシタC9とからなる直列回路の両端が接続されてなるハーフブリッジ方式の1次側電力変換回路と、
前記第1の2次巻線Ns1に生じる電圧を整流する、第3のスイッチング素子Q3、第3のキャパシタC3、及び第3のダイオードD3の並列回路からなる第3のスイッチ回路S3と、前記第2の2次巻線Ns2に生じる電圧を整流する、第4のスイッチング素子Q4、第4のキャパシタC4、及び第4のダイオードD4の並列回路からなる第4のスイッチ回路S4とを含み、前記第1のスイッチ回路S1と前記第2のスイッチ回路S2の相補的なスイッチング動作に応じて前記第3のスイッチ回路S3及び前記第4のスイッチ回路S4のスイッチング動作を制御して動作する2次側同期整流回路と、
前記第1の2次巻線Ns1と前記第2の2次巻線Ns2に流れる電流を閉渇するように接続された第1のインダクタL1と、
前記第1のインダクタL1の後段に接続される平滑キャパシタC8と、
前記平滑キャパシタC8の後段に負荷が接続されるように構成されるスイッチング電源装置であって、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2は互いに所定のデッドタイムを挟んで相補的にスイッチング動作を行い、かつ前記第1のスイッチング素子Q1のオン時間ton1と前記第2のスイッチング素子Q2のオン時間ton2とのオン時間時比Da(=ton1/ton2)を制御することにより、前記負荷に供給する電力が制御され、
前記負荷が軽負荷である場合に、前記第3のスイッチング素子Q3または前記第4のスイッチング素子Q4の少なくともいずれか一方において、整流方向とは逆方向に負電流を流すことにより、2次側から1次側にエネルギーを回生させる動作モードを有することを特徴とするスイッチング電源装置。
【請求項2】
直流入力電圧Vinが入力される直流電源入力部と、
少なくとも、第1の1次巻線Np1と、第1の2次巻線Ns1と、第2の1次巻線Np2と、第2の2次巻線Ns2と、からなるトランスTと、
第1のスイッチング素子Q1、第1のキャパシタC1、及び第1のダイオードD1の並列回路からなる第1のスイッチ回路S1と、第2のスイッチング素子Q2、第2のキャパシタC2、及び第2のダイオードD2の並列回路からなる第2のスイッチ回路S2とからなる直列回路と、
前記第1のスイッチ回路S1または前記第2のスイッチ回路S2の両端に対して、少なくとも第1の入力インダクタL2と、前記第1の1次巻線Np1と、入力キャパシタC9からなる直列回路の両端が接続され、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2とからなる直列回路の両端に接続されるキャパシタC12と、
前記第1のスイッチ回路S1と前記入力キャパシタC9とからなる直列回路の両端に対して、前記第2の1次巻線及び第2の入力インダクタンスL3を介して前記直流入力電圧Vinが接続されてなるハーフブリッジ方式の1次側電力変換回路と、
前記第1の2次巻線Ns1に生じる電圧を整流する、第3のスイッチング素子Q3、第3のキャパシタC3、及び第3のダイオードD3の並列回路からなる第3のスイッチ回路S3と、前記第2の2次巻線Ns2に生じる電圧を整流する、第4のスイッチング素子Q4、第4のキャパシタC4、及び第4のダイオードD4の並列回路からなる第4のスイッチ回路S4とを含み、前記第1のスイッチ回路S1と前記第2のスイッチ回路S2の相補的なスイッチング動作に応じて前記第3のスイッチ回路S3及び前記第4のスイッチ回路S4のスイッチング動作を制御して動作する2次側同期整流回路と、
前記第1の2次巻線Ns1と前記第2の2次巻線Ns2に流れる電流を平滑するように接続された第1のインダクタL1と、
前記第1のインダクタL1の後段に接続される平滑キャパシタC8と、
前記平滑キャパシタC8の後段に負荷が接続されるように構成されるスイッチング電源装置であって、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2は互いに所定のデッドタイムを挟んで相補的にスイッチング動作を行い、かつ前記第1のスイッチング素子Q1のオン時間ton1と前記第2のスイッチング素子Q2のオン時間ton2とのオン時間時比Da(=ton1/ton2)を制御することにより、前記負荷に供給する電力が制御され、
前記負荷が軽負荷である場合に、前記第3のスイッチング素子Q3または前記第4のスイッチング素子Q4の少なくともいずれか一方において、整流方向とは逆方向に負電流を流すことにより、2次側から1次側にエネルギーを回生させる動作モードを有することを特徴とするスイッチング電源装置。
【請求項3】
前記トランスTは、少なくとも第1の1次巻線Np1と第1の2次巻線Ns1とを備えた第1のトランスT1と、少なくとも第2の1次巻線Np2と第2の2次巻線Ns2とを備えた第2のトランスT2と、から構成されることを特徴とする請求項2に記載のスイッチング電源装置。
【請求項4】
前記第1の入力インダクタンスL2、または前記第2の入力インダクタンスL3は、前記トランスTの漏洩インダクタンスにて構成されることを特徴とする請求項2に記載のスイッチング電源装置。
【請求項5】
前記トランスTは、前記第1の2次巻線Ns1と前記第2の2次巻線Ns2の一端同士が共通接続され、前記第1の2次巻線Ns1の他端に前記第3のスイッチ回路S3の一端が接続され、前記第2の2次巻線Ns2の他端に前記第4のスイッチ回路S4の一端が接続されて、前記第3のスイッチ回路S3の他端と前記第4のスイッチ回路S4の他端が互いに接続された、センタータップ型全波整流回路を構成したことを特徴とする請求項1乃至4に記載のスイッチング電源装置。
【請求項6】
前記第3のスイッチ回路S3は、前記第1の2次巻線Ns1に生じる電圧を整流する向きに、かつ前記第2の2次巻線Ns2に対して並列に接続され、
前記第4のスイッチ回路S4は、前記第1の2次巻線Ns1と前記第2の2次巻線Ns2に生じる各々の電圧を加算したものを整流する向きに、かつ前記第2の2次巻線Ns2と前記第3のスイッチ回路S3からなる閉ループ内に接続されたことを特徴とする請求項1乃至5に記載のスイッチング電源装置。
【請求項7】
前記第1のスイッチ回路S1、前記第2のスイッチ回路S2、前記第3のスイッチ回路S3、及び前記スイッチ回路S4のうち少なくとも1つは電界効果トランジスタであることを特徴とする請求項1乃至6のいずれかに記載のスイッチング電源装置。
【請求項8】
前記第1のスイッチング素子Q1がターンオフしてから前記第2のスイッチング素子Q2がターンオンするまでの時間、または前記第2のスイッチング素子Q2がターンオフしてから前記第1のスイッチング素子Q1がターンオンするまでの時間が、前記第1のスイッチング素子Q1または前記第2のスイッチング素子Q2がZVS(ゼロ電圧スイッチング)動作を実現することが出来るように設定されることを特徴とする請求項7に記載のスイッチング電源装置。
【請求項9】
前記負荷が軽負荷である場合において、前記第1のスイッチ回路S1と前記第2のスイッチ回路S2の相補的なスイッチング動作を間欠発振駆動させることを特徴とする請求項1乃至8に記載のスイッチング電源装置。
【請求項10】
前記第4のスイッチ回路S4の代わりに、第4のキャパシタを用いたことを特徴とする請求項6乃至9に記載のスイッチング電源装置。
【請求項11】
前記第1のインダクタL1として、前記トランスTの2次側漏れ磁束を利用することを特徴とする請求項6乃至10のいずれかに記載のスイッチング電源装置。
【請求項12】
前記トランスTにおいて、前記第1の2次巻線Ns1は、前記第2の2次巻線Ns2と磁気極性を逆極性とし、かつ巻数を前記第2の2次巻線Ns2の巻数より小さくしたことを特徴とする請求項6乃至11のいずれかに記載のスイッチング電源装置。
【請求項13】
前記第1の2次巻線Ns1の巻数と、前記第2の2次巻線Ns2の巻数との巻数比を、
Ns1:Ns2=1:2
としたことを特徴とする請求項12に記載のスイッチング電源装置。
【請求項14】
前記トランスTにおいて、前記第1の1次巻線Np1と前記第1の2次巻線Ns1との磁気結合度が相対的に大きく、かつ前記第2の2次巻線Ns2と他の巻線との磁気結合度が相対的に小さいことを特徴とする請求項6乃至13のいずれかに記載のスイッチング電源装置。
【請求項15】
前記同期整流回路は自己駆動型同期整流回路であることを特徴とする請求項1乃至14に記載のスイッチング電源装置。
【請求項16】
前記トランスTは第3の2次巻線Ns3をさらに有し、前記同期整流回路は前記第3の2次巻線Ns3に生じる電圧に基づいて駆動されるようにしたことを特徴とする請求項1乃至14に記載のスイッチング電源装置。
【請求項17】
前記トランスTは第3の2次巻線Ns3及び第4の2次巻線Ns4をさらに有し、前記同期整流回路のうち、前記第3のスイッチ回路S3は前記第3の2次巻線Ns3に生じる電圧に基づいて駆動され、前記第4のスイッチ回路S4は前記第4の2次巻線s4に生じる電圧に基づいて駆動されるようにしたことを特徴とする請求項1乃至14に記載のスイッチング電源装置。
【請求項18】
前記直流電源入力部の前段に、商用電源を入力電源とし、前記直流入力電圧Vinを出力電圧とするPFC(力率改善)コンバータを設けたことを特徴とする請求項1乃至17に記載のスイッチング電源装置。
【請求項1】
直流入力電圧Vinが入力される直流電源入力部と、
第1の1次巻線Np1と、第1の2次巻線Ns1と、第2の2次巻線Ns2と、を少なくとも備えたトランスTと、
前記直流電源入力部の両端に接続される、第1のスイッチング素子Q1、第1のキャパシタC1、及び第1のダイオードD1の並列回路からなる第1のスイッチ回路S1と、第2のスイッチング素子Q2、第2のキャパシタC2、及び第2のダイオードD2の並列回路からなる第2のスイッチ回路S2からなる直列回路と、
前記第1のスイッチ回路S1または前記第2のスイッチ回路S2の両端に対して、少なくとも第1の入力インダクタL2と前記第1の1次巻線Np1と、入力キャパシタC9とからなる直列回路の両端が接続されてなるハーフブリッジ方式の1次側電力変換回路と、
前記第1の2次巻線Ns1に生じる電圧を整流する、第3のスイッチング素子Q3、第3のキャパシタC3、及び第3のダイオードD3の並列回路からなる第3のスイッチ回路S3と、前記第2の2次巻線Ns2に生じる電圧を整流する、第4のスイッチング素子Q4、第4のキャパシタC4、及び第4のダイオードD4の並列回路からなる第4のスイッチ回路S4とを含み、前記第1のスイッチ回路S1と前記第2のスイッチ回路S2の相補的なスイッチング動作に応じて前記第3のスイッチ回路S3及び前記第4のスイッチ回路S4のスイッチング動作を制御して動作する2次側同期整流回路と、
前記第1の2次巻線Ns1と前記第2の2次巻線Ns2に流れる電流を閉渇するように接続された第1のインダクタL1と、
前記第1のインダクタL1の後段に接続される平滑キャパシタC8と、
前記平滑キャパシタC8の後段に負荷が接続されるように構成されるスイッチング電源装置であって、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2は互いに所定のデッドタイムを挟んで相補的にスイッチング動作を行い、かつ前記第1のスイッチング素子Q1のオン時間ton1と前記第2のスイッチング素子Q2のオン時間ton2とのオン時間時比Da(=ton1/ton2)を制御することにより、前記負荷に供給する電力が制御され、
前記負荷が軽負荷である場合に、前記第3のスイッチング素子Q3または前記第4のスイッチング素子Q4の少なくともいずれか一方において、整流方向とは逆方向に負電流を流すことにより、2次側から1次側にエネルギーを回生させる動作モードを有することを特徴とするスイッチング電源装置。
【請求項2】
直流入力電圧Vinが入力される直流電源入力部と、
少なくとも、第1の1次巻線Np1と、第1の2次巻線Ns1と、第2の1次巻線Np2と、第2の2次巻線Ns2と、からなるトランスTと、
第1のスイッチング素子Q1、第1のキャパシタC1、及び第1のダイオードD1の並列回路からなる第1のスイッチ回路S1と、第2のスイッチング素子Q2、第2のキャパシタC2、及び第2のダイオードD2の並列回路からなる第2のスイッチ回路S2とからなる直列回路と、
前記第1のスイッチ回路S1または前記第2のスイッチ回路S2の両端に対して、少なくとも第1の入力インダクタL2と、前記第1の1次巻線Np1と、入力キャパシタC9からなる直列回路の両端が接続され、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2とからなる直列回路の両端に接続されるキャパシタC12と、
前記第1のスイッチ回路S1と前記入力キャパシタC9とからなる直列回路の両端に対して、前記第2の1次巻線及び第2の入力インダクタンスL3を介して前記直流入力電圧Vinが接続されてなるハーフブリッジ方式の1次側電力変換回路と、
前記第1の2次巻線Ns1に生じる電圧を整流する、第3のスイッチング素子Q3、第3のキャパシタC3、及び第3のダイオードD3の並列回路からなる第3のスイッチ回路S3と、前記第2の2次巻線Ns2に生じる電圧を整流する、第4のスイッチング素子Q4、第4のキャパシタC4、及び第4のダイオードD4の並列回路からなる第4のスイッチ回路S4とを含み、前記第1のスイッチ回路S1と前記第2のスイッチ回路S2の相補的なスイッチング動作に応じて前記第3のスイッチ回路S3及び前記第4のスイッチ回路S4のスイッチング動作を制御して動作する2次側同期整流回路と、
前記第1の2次巻線Ns1と前記第2の2次巻線Ns2に流れる電流を平滑するように接続された第1のインダクタL1と、
前記第1のインダクタL1の後段に接続される平滑キャパシタC8と、
前記平滑キャパシタC8の後段に負荷が接続されるように構成されるスイッチング電源装置であって、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2は互いに所定のデッドタイムを挟んで相補的にスイッチング動作を行い、かつ前記第1のスイッチング素子Q1のオン時間ton1と前記第2のスイッチング素子Q2のオン時間ton2とのオン時間時比Da(=ton1/ton2)を制御することにより、前記負荷に供給する電力が制御され、
前記負荷が軽負荷である場合に、前記第3のスイッチング素子Q3または前記第4のスイッチング素子Q4の少なくともいずれか一方において、整流方向とは逆方向に負電流を流すことにより、2次側から1次側にエネルギーを回生させる動作モードを有することを特徴とするスイッチング電源装置。
【請求項3】
前記トランスTは、少なくとも第1の1次巻線Np1と第1の2次巻線Ns1とを備えた第1のトランスT1と、少なくとも第2の1次巻線Np2と第2の2次巻線Ns2とを備えた第2のトランスT2と、から構成されることを特徴とする請求項2に記載のスイッチング電源装置。
【請求項4】
前記第1の入力インダクタンスL2、または前記第2の入力インダクタンスL3は、前記トランスTの漏洩インダクタンスにて構成されることを特徴とする請求項2に記載のスイッチング電源装置。
【請求項5】
前記トランスTは、前記第1の2次巻線Ns1と前記第2の2次巻線Ns2の一端同士が共通接続され、前記第1の2次巻線Ns1の他端に前記第3のスイッチ回路S3の一端が接続され、前記第2の2次巻線Ns2の他端に前記第4のスイッチ回路S4の一端が接続されて、前記第3のスイッチ回路S3の他端と前記第4のスイッチ回路S4の他端が互いに接続された、センタータップ型全波整流回路を構成したことを特徴とする請求項1乃至4に記載のスイッチング電源装置。
【請求項6】
前記第3のスイッチ回路S3は、前記第1の2次巻線Ns1に生じる電圧を整流する向きに、かつ前記第2の2次巻線Ns2に対して並列に接続され、
前記第4のスイッチ回路S4は、前記第1の2次巻線Ns1と前記第2の2次巻線Ns2に生じる各々の電圧を加算したものを整流する向きに、かつ前記第2の2次巻線Ns2と前記第3のスイッチ回路S3からなる閉ループ内に接続されたことを特徴とする請求項1乃至5に記載のスイッチング電源装置。
【請求項7】
前記第1のスイッチ回路S1、前記第2のスイッチ回路S2、前記第3のスイッチ回路S3、及び前記スイッチ回路S4のうち少なくとも1つは電界効果トランジスタであることを特徴とする請求項1乃至6のいずれかに記載のスイッチング電源装置。
【請求項8】
前記第1のスイッチング素子Q1がターンオフしてから前記第2のスイッチング素子Q2がターンオンするまでの時間、または前記第2のスイッチング素子Q2がターンオフしてから前記第1のスイッチング素子Q1がターンオンするまでの時間が、前記第1のスイッチング素子Q1または前記第2のスイッチング素子Q2がZVS(ゼロ電圧スイッチング)動作を実現することが出来るように設定されることを特徴とする請求項7に記載のスイッチング電源装置。
【請求項9】
前記負荷が軽負荷である場合において、前記第1のスイッチ回路S1と前記第2のスイッチ回路S2の相補的なスイッチング動作を間欠発振駆動させることを特徴とする請求項1乃至8に記載のスイッチング電源装置。
【請求項10】
前記第4のスイッチ回路S4の代わりに、第4のキャパシタを用いたことを特徴とする請求項6乃至9に記載のスイッチング電源装置。
【請求項11】
前記第1のインダクタL1として、前記トランスTの2次側漏れ磁束を利用することを特徴とする請求項6乃至10のいずれかに記載のスイッチング電源装置。
【請求項12】
前記トランスTにおいて、前記第1の2次巻線Ns1は、前記第2の2次巻線Ns2と磁気極性を逆極性とし、かつ巻数を前記第2の2次巻線Ns2の巻数より小さくしたことを特徴とする請求項6乃至11のいずれかに記載のスイッチング電源装置。
【請求項13】
前記第1の2次巻線Ns1の巻数と、前記第2の2次巻線Ns2の巻数との巻数比を、
Ns1:Ns2=1:2
としたことを特徴とする請求項12に記載のスイッチング電源装置。
【請求項14】
前記トランスTにおいて、前記第1の1次巻線Np1と前記第1の2次巻線Ns1との磁気結合度が相対的に大きく、かつ前記第2の2次巻線Ns2と他の巻線との磁気結合度が相対的に小さいことを特徴とする請求項6乃至13のいずれかに記載のスイッチング電源装置。
【請求項15】
前記同期整流回路は自己駆動型同期整流回路であることを特徴とする請求項1乃至14に記載のスイッチング電源装置。
【請求項16】
前記トランスTは第3の2次巻線Ns3をさらに有し、前記同期整流回路は前記第3の2次巻線Ns3に生じる電圧に基づいて駆動されるようにしたことを特徴とする請求項1乃至14に記載のスイッチング電源装置。
【請求項17】
前記トランスTは第3の2次巻線Ns3及び第4の2次巻線Ns4をさらに有し、前記同期整流回路のうち、前記第3のスイッチ回路S3は前記第3の2次巻線Ns3に生じる電圧に基づいて駆動され、前記第4のスイッチ回路S4は前記第4の2次巻線s4に生じる電圧に基づいて駆動されるようにしたことを特徴とする請求項1乃至14に記載のスイッチング電源装置。
【請求項18】
前記直流電源入力部の前段に、商用電源を入力電源とし、前記直流入力電圧Vinを出力電圧とするPFC(力率改善)コンバータを設けたことを特徴とする請求項1乃至17に記載のスイッチング電源装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【公開番号】特開2011−160521(P2011−160521A)
【公開日】平成23年8月18日(2011.8.18)
【国際特許分類】
【出願番号】特願2010−18547(P2010−18547)
【出願日】平成22年1月29日(2010.1.29)
【出願人】(000006231)株式会社村田製作所 (3,635)
【Fターム(参考)】
【公開日】平成23年8月18日(2011.8.18)
【国際特許分類】
【出願日】平成22年1月29日(2010.1.29)
【出願人】(000006231)株式会社村田製作所 (3,635)
【Fターム(参考)】
[ Back to top ]