データ処理装置、及び、データ処理方法
【課題】データのエラーに対する耐性を向上させる。
【解決手段】符号長が16200ビットで、符号化率が8/15のLDPC符号が、16個の信号点にマッピングされる場合に、デマルチプレクサは、4×2ビットの符号ビットと、連続する2個のシンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、それぞれ、ビットb#iとy#iとすると、b0をy0に、b1をy4に、b2をy3に、b3をy1に、b4をy2に、b5をy5に、b6をy6に、b7をy7に、それぞれ割り当てる入れ替えを行う。例えば、LDPC符号を伝送する伝送システム等に適用できる。
【解決手段】符号長が16200ビットで、符号化率が8/15のLDPC符号が、16個の信号点にマッピングされる場合に、デマルチプレクサは、4×2ビットの符号ビットと、連続する2個のシンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、それぞれ、ビットb#iとy#iとすると、b0をy0に、b1をy4に、b2をy3に、b3をy1に、b4をy2に、b5をy5に、b6をy6に、b7をy7に、それぞれ割り当てる入れ替えを行う。例えば、LDPC符号を伝送する伝送システム等に適用できる。
Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298
【特許請求の範囲】
【請求項１】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、１個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy0に、
ビットb1を、ビットy4に、
ビットb2を、ビットy3に、
ビットb3を、ビットy1に、
ビットb4を、ビットy2に、
ビットb5を、ビットy5に、
ビットb6を、ビットy6に、
ビットb7を、ビットy7に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は8/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
からなる
データ処理装置。
【請求項２】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy0に、
ビットb2を、ビットy8に、
ビットb3を、ビットy7に、
ビットb4を、ビットy1に、
ビットb5を、ビットy6に、
ビットb6を、ビットy4に、
ビットb7を、ビットy3に、
ビットb8を、ビットy10に、
ビットb9を、ビットy9に、
ビットb10を、ビットy5に、
ビットb11を、ビットy11に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は7/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
からなる
データ処理装置。
【請求項３】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy0に、
ビットb2を、ビットy4に、
ビットb3を、ビットy1に、
ビットb4を、ビットy6に、
ビットb5を、ビットy7に、
ビットb6を、ビットy8に、
ビットb7を、ビットy5に、
ビットb8を、ビットy10に、
ビットb9を、ビットy3に、
ビットb10を、ビットy9に、
ビットb11を、ビットy11に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は8/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
からなる
データ処理装置。
【請求項４】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、１個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy1に、
ビットb2を、ビットy4に、
ビットb3を、ビットy7に、
ビットb4を、ビットy3に、
ビットb5を、ビットy0に、
ビットb6を、ビットy5に、
ビットb7を、ビットy6に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は7/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
からなる
データ処理装置。
【請求項５】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、１個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy0に、
ビットb1を、ビットy4に、
ビットb2を、ビットy3に、
ビットb3を、ビットy1に、
ビットb4を、ビットy2に、
ビットb5を、ビットy5に、
ビットb6を、ビットy6に、
ビットb7を、ビットy7に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は8/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
からなる
データ処理方法。
【請求項６】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy0に、
ビットb2を、ビットy8に、
ビットb3を、ビットy7に、
ビットb4を、ビットy1に、
ビットb5を、ビットy6に、
ビットb6を、ビットy4に、
ビットb7を、ビットy3に、
ビットb8を、ビットy10に、
ビットb9を、ビットy9に、
ビットb10を、ビットy5に、
ビットb11を、ビットy11に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は7/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
からなる
データ処理方法。
【請求項７】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy0に、
ビットb2を、ビットy4に、
ビットb3を、ビットy1に、
ビットb4を、ビットy6に、
ビットb5を、ビットy7に、
ビットb6を、ビットy8に、
ビットb7を、ビットy5に、
ビットb8を、ビットy10に、
ビットb9を、ビットy3に、
ビットb10を、ビットy9に、
ビットb11を、ビットy11に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は8/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
からなる
データ処理方法。
【請求項８】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、１個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy1に、
ビットb2を、ビットy4に、
ビットb3を、ビットy7に、
ビットb4を、ビットy3に、
ビットb5を、ビットy0に、
ビットb6を、ビットy5に、
ビットb7を、ビットy6に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は7/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
からなる
データ処理方法。
【請求項９】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、１個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy0に、
ビットb1を、ビットy4に、
ビットb2を、ビットy3に、
ビットb3を、ビットy1に、
ビットb4を、ビットy2に、
ビットb5を、ビットy5に、
ビットb6を、ビットy6に、
ビットb7を、ビットy7に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は8/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
からなる
送信装置で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理を行う逆入れ替え部を備える
データ処理装置。
【請求項１０】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy0に、
ビットb2を、ビットy8に、
ビットb3を、ビットy7に、
ビットb4を、ビットy1に、
ビットb5を、ビットy6に、
ビットb6を、ビットy4に、
ビットb7を、ビットy3に、
ビットb8を、ビットy10に、
ビットb9を、ビットy9に、
ビットb10を、ビットy5に、
ビットb11を、ビットy11に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は7/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
からなる
送信装置で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理を行う逆入れ替え部を備える
データ処理装置。
【請求項１１】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy0に、
ビットb2を、ビットy4に、
ビットb3を、ビットy1に、
ビットb4を、ビットy6に、
ビットb5を、ビットy7に、
ビットb6を、ビットy8に、
ビットb7を、ビットy5に、
ビットb8を、ビットy10に、
ビットb9を、ビットy3に、
ビットb10を、ビットy9に、
ビットb11を、ビットy11に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は8/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
からなる
送信装置で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理を行う逆入れ替え部を備える
データ処理装置。
【請求項１２】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、１個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy1に、
ビットb2を、ビットy4に、
ビットb3を、ビットy7に、
ビットb4を、ビットy3に、
ビットb5を、ビットy0に、
ビットb6を、ビットy5に、
ビットb7を、ビットy6に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は7/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
からなる
送信装置で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理を行う逆入れ替え部を備える
データ処理装置。
【請求項１】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、１個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy0に、
ビットb1を、ビットy4に、
ビットb2を、ビットy3に、
ビットb3を、ビットy1に、
ビットb4を、ビットy2に、
ビットb5を、ビットy5に、
ビットb6を、ビットy6に、
ビットb7を、ビットy7に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は8/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
からなる
データ処理装置。
【請求項２】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy0に、
ビットb2を、ビットy8に、
ビットb3を、ビットy7に、
ビットb4を、ビットy1に、
ビットb5を、ビットy6に、
ビットb6を、ビットy4に、
ビットb7を、ビットy3に、
ビットb8を、ビットy10に、
ビットb9を、ビットy9に、
ビットb10を、ビットy5に、
ビットb11を、ビットy11に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は7/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
からなる
データ処理装置。
【請求項３】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy0に、
ビットb2を、ビットy4に、
ビットb3を、ビットy1に、
ビットb4を、ビットy6に、
ビットb5を、ビットy7に、
ビットb6を、ビットy8に、
ビットb7を、ビットy5に、
ビットb8を、ビットy10に、
ビットb9を、ビットy3に、
ビットb10を、ビットy9に、
ビットb11を、ビットy11に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は8/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
からなる
データ処理装置。
【請求項４】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、１個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy1に、
ビットb2を、ビットy4に、
ビットb3を、ビットy7に、
ビットb4を、ビットy3に、
ビットb5を、ビットy0に、
ビットb6を、ビットy5に、
ビットb7を、ビットy6に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は7/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
からなる
データ処理装置。
【請求項５】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、１個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy0に、
ビットb1を、ビットy4に、
ビットb2を、ビットy3に、
ビットb3を、ビットy1に、
ビットb4を、ビットy2に、
ビットb5を、ビットy5に、
ビットb6を、ビットy6に、
ビットb7を、ビットy7に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は8/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
からなる
データ処理方法。
【請求項６】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy0に、
ビットb2を、ビットy8に、
ビットb3を、ビットy7に、
ビットb4を、ビットy1に、
ビットb5を、ビットy6に、
ビットb6を、ビットy4に、
ビットb7を、ビットy3に、
ビットb8を、ビットy10に、
ビットb9を、ビットy9に、
ビットb10を、ビットy5に、
ビットb11を、ビットy11に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は7/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
からなる
データ処理方法。
【請求項７】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy0に、
ビットb2を、ビットy4に、
ビットb3を、ビットy1に、
ビットb4を、ビットy6に、
ビットb5を、ビットy7に、
ビットb6を、ビットy8に、
ビットb7を、ビットy5に、
ビットb8を、ビットy10に、
ビットb9を、ビットy3に、
ビットb10を、ビットy9に、
ビットb11を、ビットy11に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は8/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
からなる
データ処理方法。
【請求項８】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替えステップを備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、１個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替えステップは、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy1に、
ビットb2を、ビットy4に、
ビットb3を、ビットy7に、
ビットb4を、ビットy3に、
ビットb5を、ビットy0に、
ビットb6を、ビットy5に、
ビットb7を、ビットy6に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は7/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
からなる
データ処理方法。
【請求項９】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記符号ビットの4ビットが、１個の前記シンボルとして、16QAMで定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される4×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの4×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy0に、
ビットb1を、ビットy4に、
ビットb2を、ビットy3に、
ビットb3を、ビットy1に、
ビットb4を、ビットy2に、
ビットb5を、ビットy5に、
ビットb6を、ビットy6に、
ビットb7を、ビットy7に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は8/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
からなる
送信装置で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理を行う逆入れ替え部を備える
データ処理装置。
【請求項１０】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy0に、
ビットb2を、ビットy8に、
ビットb3を、ビットy7に、
ビットb4を、ビットy1に、
ビットb5を、ビットy6に、
ビットb6を、ビットy4に、
ビットb7を、ビットy3に、
ビットb8を、ビットy10に、
ビットb9を、ビットy9に、
ビットb10を、ビットy5に、
ビットb11を、ビットy11に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は7/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
からなる
送信装置で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理を行う逆入れ替え部を備える
データ処理装置。
【請求項１１】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記符号ビットの6ビットが、１個の前記シンボルとして、64QAMで定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される6×2ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する2個の前記シンボルの6×2ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy0に、
ビットb2を、ビットy4に、
ビットb3を、ビットy1に、
ビットb4を、ビットy6に、
ビットb5を、ビットy7に、
ビットb6を、ビットy8に、
ビットb7を、ビットy5に、
ビットb8を、ビットy10に、
ビットb9を、ビットy3に、
ビットb10を、ビットy9に、
ビットb11を、ビットy11に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は8/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
からなる
送信装置で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理を行う逆入れ替え部を備える
データ処理装置。
【請求項１２】
符号長がNビットのLDPC(Low Density Parity Check)符号の符号ビットを、ロウ方向とカラム方向に記憶する記憶部の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットのmビットが１個のシンボルとされ、かつ、
所定の正の整数をbとして、
前記記憶部は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶部の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶部の前記ロウ方向に読み出されるmbビットの符号ビットが、b個の前記シンボルにされる場合に、
前記LDPC符号の符号ビットを、前記シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、前記mbビットの符号ビットを入れ替えて、入れ替え後の符号ビットを、前記シンボルビットとする入れ替え部を備え、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記符号ビットの8ビットが、１個の前記シンボルとして、256QAMで定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶部が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶し、
前記入れ替え部は、
前記記憶部のロウ方向に読み出される8×1ビットの符号ビットの最上位ビットから#i+1ビット目を、ビットb#iとするとともに、連続する1個の前記シンボルの8×1ビットのシンボルビットの最上位ビットから#i+1ビット目を、ビットy#iとして、前記割り当てルールに従い、
ビットb0を、ビットy2に、
ビットb1を、ビットy1に、
ビットb2を、ビットy4に、
ビットb3を、ビットy7に、
ビットb4を、ビットy3に、
ビットb5を、ビットy0に、
ビットb6を、ビットy5に、
ビットb7を、ビットy6に
それぞれ割り当てる入れ替えを行い、
前記符号長が16200ビットのLDPC符号の符号化率は7/15であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
前記検査行列初期値テーブルは、
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
からなる
送信装置で得られる、前記入れ替え後の符号ビットの位置を元の位置に戻す逆入れ替え処理を行う逆入れ替え部を備える
データ処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【図６１】
【図６２】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７０】
【図７１】
【図７２】
【図７３】
【図７４】
【図７５】
【図７６】
【図７７】
【図７８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【図６１】
【図６２】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７０】
【図７１】
【図７２】
【図７３】
【図７４】
【図７５】
【図７６】
【図７７】
【図７８】
【公開番号】特開２０１３−５１２４（Ｐ２０１３−５１２４Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３２７９０（Ｐ２０１１−１３２７９０）
【出願日】平成２３年６月１５日（２０１１．６．１５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１５日（２０１１．６．１５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]