データ転送装置、プリンタ、制御方法
【課題】 データ出力部と画像処理を実行するデータ制御部がチップ間インターフェースを用いたチップ間バスで接続されたデータ転送装置において、チップ間インターフェースの電力消費を低減させる必要がある。
【解決手段】 受信側がチップ間インターフェースを省電力状態に移行させるコマンドインターフェースを持つシステムで、データ転送完了時に受信側インターフェースを低消費電力状態に移行させるコマンドをデータ転送完了時に送信する。データ転送の開始タイミングに基づいて次回のデータの転送開始までの時間が省電力状態への移行および省電力状態からの復帰に要する時間より長い場合に省電力へ移行させるコマンドを発行する。
【解決手段】 受信側がチップ間インターフェースを省電力状態に移行させるコマンドインターフェースを持つシステムで、データ転送完了時に受信側インターフェースを低消費電力状態に移行させるコマンドをデータ転送完了時に送信する。データ転送の開始タイミングに基づいて次回のデータの転送開始までの時間が省電力状態への移行および省電力状態からの復帰に要する時間より長い場合に省電力へ移行させるコマンドを発行する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ転送システムに関するもので、特に特にデジタル画像データを出力（印刷、表示など）するための出力デバイスにデータを転送するデータ転送装置、データ転送方法又はプログラムに関する。
【背景技術】
【０００２】
近年、デジタル画像処理装置の出力画像は高速、高精細化がなされている。なおかつ、最終出力部においては一定間隔で必ず画像データを出力する必要があり、そのため、最終出力部にはバッファメモリが必要とされる。
【０００３】
一方、近年ではチップ間接続に高速な接続規格が規定されており、この高速接続規格を利用してデータ転送を行う手法の提案もなされている（例えば特許文献１）。
【０００４】
特許文献１で用いられているＰＣＩ−Ｅｘｐｒｅｓｓでは消費電力を低く抑えるために、Ｌ０／Ｌ０ｓ／Ｌ１／Ｌ２というリンク状態が規格で定義されている。Ｌ０は通常状態で、Ｌ０ｓからＬ２は省電力状態であり、消費電力量はＬ０ｓからＬ２の順に低くなるように定義されている。特許文献１にはライン同期信号またはフレーム同期信号に同期して画像データを転送するシステムにおいて、ライン同期で起動される一連の転送内の各パケット間隔をＰＣＩ−Ｅｘｐｒｅｓｓ規格で定義されている省電力状態Ｌ０ｓへの遷移時間以下とする技術が開示されている。特許文献１によると、一連のデータ転送中に不要なＬ０ｓへの遷移を行わせず、全体としてのＬ０ｓ省電力状態の時間を長くすることで省電力効果を向上させることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２０１９０９
【非特許文献】
【０００６】
【非特許文献１】“ＰＣＩ−Ｅｘｐｒｅｓｓ規格の概要”Ｉｎｔｅｒｆａｃｅ誌、Ｊｕｌｙ ２００３ 里見尚志（８０頁−９２頁）
【非特許文献２】“ＰＣＩ Ｅｘｐｒｅｓｓ Ｓｙｓｔｅｍ Ａｒｃｈｉｔｅｃｔｕｒｅ”ＭｉｎｄＳｈａｒｅ，Ｉｎｃ．（５６７頁−６４５頁）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１記載の方法はＰＣＩ−Ｅｘｐｒｅｓｓ規格で規定されている省電力状態の中で、省電力効果の低いＬ０ｓ状態を利用するものであるため省電力効果の大幅な向上は見込めない。また、ＰＣＩ−Ｅｘｐｒｅｓｓ規格で規定されている省電力遷移はデータ転送が行われていない（論理的アイドル）状態を維持している時間に基づいて状態遷移するので、データ転送を完了してから省電力状態へ移行させるために余計に時間を要していた。
【０００８】
そこで、本発明はデータ転送システムがデータ転送を行わない期間の消費電力をより省電力効果の高い状態に早く遷移させるデータ転送装置、データ転送方法又はプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明に係るデータ転送装置は、メモリと、前記メモリからのデータの出力の開始タイミングを示すタイミング指示手段と、前記タイミング指示手段に基づいて前記メモリの保持するデータを出力する第１のインターフェースと、前記第１のインターフェースからのデータをバッファに転送する第２のインターフェースと、前記タイミング指示手段の示すデータの出力の開始タイミングと、前記第１、第２のインターフェースを省電力状態へ移行、及び、前記省電力状態から復帰させるために要する所要時間の合計に基づいて、前記第１、第２のインターフェースを省電力状態に移行させるコマンドを発行する制御手段とを有することを特徴とする。
【発明の効果】
【００１０】
本発明を用いることで、一連のデータ転送完了から次の一連のデータ転送開始までの期間、転送データ送信側および受信側間の高速インターフェースをより省電力状態に遷移させることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明のデータ転送装置の全体概略図である。
【図２】本発明の送信側の動作概要を説明するフローチャートである。
【図３】画像データ出力部１０からのタイミング信号と、データ制御部１の受信状態とを示すタイミングチャートである。
【図４】要求ブロック回路の構成を示す。
【図５】要求ブロック回路に関する信号の遷移を示す。
【図６】ＰＣＩ−Ｅｘｐｒｅｓｓのリンク状態の定義を示す図である。
【図７】アクティブステート電源管理の制御を示すタイミングチャートである。
【発明を実施するための形態】
【００１２】
まず、ＰＣＩ−Ｅｘｐｒｅｓｓ（以下、ＰＣＩｅと称す）の省電力管理について概要を説明する。
【００１３】
ＰＣＩｅでは図６に示すように、消費電力を低く抑えるために、Ｌ０／Ｌ０ｓ／Ｌ１／Ｌ２というリンクステートが定義されている。Ｌ０は通常モードで、Ｌ０ｓからＬ２へ、より低い消費電力となり、より高い省電力効果が見込める。図７（ａ）〜（ｃ）は、Ｌ２、Ｌ１、Ｌ０ｓステートとデータ転送ステート（通常状態）とをタイミングチャートに示している。図７（ａ）では、ｍｓオーダでＬ２ステートの省電力モードに入り（その期間を“Ｌ２”で示す）、ソフトウェア制御の電源管理を行う。図７（ｂ）では、μｓオーダでＬ１ステートの省電力モードに入る（その期間を“Ｌ１”で示す）。図７（ｃ）では、ｎｓオーダで省電力モードに入る（その期間を“Ｌ０ｓ”で示す）。また、Ｌ０ｓおよびＬ１はそれぞれハードウェア制御により電源管理を行う。
【００１４】
これらのＬ０ｓ／Ｌ１／Ｌ２ステートの省電力モードへ移行するため、また、各省電力モードからＬ０ステート（通常モード）へ復帰するために、時間が要求される。この時間が最も短いＬ０ｓにおいては、復帰にかかる時間が１６ｎｓ〜４μｓである。これらの省電力状態へ遷移させる条件として、リンク上に通信が存在しない状態（論理的アイドル状態）がデバイス固有の期間続いた場合に遷移させることがＰＣＩｅの規格で規定されている。
【００１５】
次に、Ｌ１状態への遷移とその復帰についての概要を説明する。ハードウェア制御による省電力制御（Ａｃｔｉｖｅ Ｓｔａｔｅ Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ、以下ＡＳＰＭと記す）Ｌ１状態への遷移はダウンストリームコンポーネント（本例における受信側）から要求されて遷移処理が開始される。ＡＳＰＭ＿Ｌ１への遷移を開始しようとするダウンストリームコンポーネントはＬ１遷移要求（ＰＭ＿Ａｃｔｉｖｅ＿Ｓｔａｔｅ＿Ｒｅｑｕｅｓｔ＿Ｌ１として定義されているＤａｔａ Ｌｉｎｋ Ｌａｙｅｒ Ｐａｃｋｅｔ）をアップストリームコンポーネント（本例における送信側）に送信する。
【００１６】
アップストリームコンポーネントがＬ１遷移要求を受け入れる場合には、アップストロームコンポーネントは受領通知（ＰＭ＿Ｒｅｑｕｅｓｔ＿Ａｃｋとして定義されているＤａｔａ Ｌｉｎｋ Ｌａｙｅｒ Ｐａｃｋｅｔ）をダウンストリームコンポーネントに送信する。受領通知を受け取ったダウンストリームコンポーネントはリンクを電気的アイドル状態に移行する。アップストリームコンポーネントは（ダウンストリームコンポーネントの間の）リンクが電気的アイドル状態に移行したことを確認し、自身も電気的アイドル状態（作動出力であるＴＸおよびＴＸの両方の端子にＤＣ Ｃｏｍｍｏｎ Ｍｏｄｅ Ｖｏｌｔａｇｅとして定義されている範囲内の直流電圧を出力する状態。）に移行する。以上のようなシーケンスによってＬ１ステートへの状態遷移は完了する。
【００１７】
一方、Ｌ１からの復帰はアップストリームコンポーネントとダウンストリームコンポーネントのどちらからも開始可能であることが規格で規定されている。Ｌ１ステートのリンクを介して通信を行おうとするコンポーネントは自身の送信側をＬ０状態に復帰させてから通信を開始することが規格で規定されている。また、Ｌ１状態からＬ０状態に復帰させる際の手続きについても規格で規定されている。
【００１８】
（実施形態１）
本発明の一実施形態の情報処理装置（プリンタ）の全体概略ブロック図を図１に示す。図１にて、１は図示されていないホストコンピューターから印刷データを受け取り保持するデータ制御部である。データ制御部１は本実施形態においてデータ送信側として機能する。２はホストコンピューターとの通信を行うホストインターフェースである。３はプリンタ全体を制御する中央処理装置（以降、ＣＰＵと称す）である。４はデータ制御部１から後述の画像データ出力部１０（本発明における受信側として機能）へのデータ転送を行うダイレクトメモリアクセス部（以降、ＤＭＡ部と称す）である。５はメモリ制御部であり、６はメモリ制御部５によって制御されるメモリデバイスである。７は時間間隔を計測しメモリ６の保持するデータの出力の開始タイミングを通知するためのタイマー回路（タイミング指示手段）であり、８は画像データ出力部１０からのタイミング信号を受信する割り込み受信回路である。９はデータ制御部１側のチップ間バス接続用のチップ間インターフェース（第１のインターフェース）である。１０は実際に印刷処理を制御する画像データ出力部である。１１は画像データ出力部側のチップ間バス接続用のチップ間インターフェース（第２のインターフェース、以降、チップ間ＩＦと称す）である。１２は印刷エンジン（不図示）に画像データを出力する画像データ出力インターフェース（第３のインターフェース）である。１３は画像データ出力部１０の各回路および印刷エンジンを制御する画像データ出力制御部。１４は画像データ出力部１０からのチップ間ＩＦ１１を用いたデータ制御部１へのアクセス要求をブロックする要求ブロック回路である。
【００１９】
図２はデータ制御部１の処理を示すフローチャートであり、図３は画像データ出力部１０からのタイミング信号と、データ制御部１の受信状態とを示している。
【００２０】
図２を用いて本実施形態のデータ制御部１の動作を説明する。
まず、プリンターシステムの初期化時に、データ制御部１は画像データ出力部１０から画像データ出力部１０の情報を取得する（Ｓ２１）。ここで取得する情報は画像データ出力インターフェース１２の画像バッファのサイズや画像出力データレート、省電力状態に遷移するための所要時間（第１所要時間）および省電力状態から復帰させるために要する時間（第２所要時間）等の情報を含む画像出力部１０固有のデータである。
【００２１】
ここで、データ制御部１は画像データ出力部１０が画像データの出力を開始する前に、画像データ出力部１０が保持できるデータ量を、画像データ出力部１０から取得したデータに基づいて計算する。そして、データ制御部１から画像データ出力部１０へデータ転送を行う間隔と一度の通常の転送動作で転送するデータのサイズ（第２データ転送量）を決定する。
【００２２】
ホストインターフェース２を介してホストコンピューター（不図示）からのプリント指示を受け取ったデータ制御部１は出力あり（Ｓ２２、ＹＥＳ）として遷移する。そして、データ出力部１は転送間隔、１回のデータ転送起動でのデータ転送量、ページデータ量に基づくデータ転送起動回数を計算し、それらを設定する（Ｓ２３）。本実施形態ではＣＰＵ部３が、転送間隔をタイマー回路７に、データ転送量をＤＭＡ部４に其々設定し、データ転送起動回数はＣＰＵ部３が保持する。これらの設定を行った後、データ制御部１は画像データ出力部１０へ初期データ転送を行い、そして、画像データの出力（印刷）の開始を画像データ出力部１０に指示する（Ｓ２４）。
【００２３】
ここで、初期データ転送で転送するデータ転送量（第１データ転送量）は、Ｓ２１で取得した情報により以下のように決定することができる。
初期データ転送量 ≦ 画像データバッファサイズ
転送間隔は同様に、
転送間隔 ≦ 画像データバッファサイズ／画像出力データレート
実際にはチップ間のデータ転送に伴う遅延が生じるので、転送間隔は十分な余裕を取ることが必要である。
１回のデータ転送で転送される転送量（第２データ転送量）は、
転送量 ＝ 画像出力データレート＊転送間隔
で決定できる。実際にはチップ間ＩＦのソフトウェアで設定されるパラメータ、Ｍａｘ＿Ｐａｙｌｏａｄ＿Ｓｉｚｅで規定される転送サイズも考慮し、転送量と転送間隔の組み合わせを決定する。
転送量が求まれば、出力ページのデータサイズより転送回数（１ページ分のデータを転送するのに必要なＤＭＡ部の起動回数）は以下の式で求められる。
転送回数＊転送量 ≧ ページデータサイズ
データ制御部１は以上の設定を行い、画像データ出力インターフェース部１２の画像データ出力処理を起動させ、画像出力を開始したことを示す出力開始信号を待つ（Ｓ２５）。出力開始信号は割り込み受信回路８でチップ間通信を用いて受信可能であり、割り込み受信回路８は出力開始信号を受信するとＣＰＵ部３に対して割り込み信号を通知する。割り込み通知を受けたＣＰＵ部３はタイマー回路７に対してカウント動作の開始を指示する（Ｓ２６）。
【００２４】
タイマー回路７はあらかじめ設定された転送間隔に相当する間隔毎に通知を行う（Ｓ２７）。この通知は直接ＤＭＡ部４の起動信号として用いられてもよいし、また、割り込み信号としてＣＰＵ３に入力され、ソフトウェアによってＤＭＡ部４を起動してもよい。タイマー回路７又はＣＰＵ部３から起動されたＤＭＡ部４は予め設定された転送量だけ転送を行う（Ｓ２８）。転送量分の転送を行ったＤＭＡ部４はチップ間ＩＦ９、１１を介して画像データ出力制御部１３に対して、チップ間ＩＦ９、１１を省電力状態に移行させる省電力移行コマンドを発行する。
【００２５】
本実施形態ではＤＭＡ部４が転送量分の転送を完了する毎にＣＰＵ部３に通知し、ＣＰＵ部３は通知を受ける度にコマンドを発行するようにしているが、このコマンドをＤＭＡ部４から直接発行してもよい。ＤＭＡ部４からの通知を受けたＣＰＵ部３は、次回転送開始までの時間がチップ間ＩＦ９、１１を省電力状態に移行および復帰させるために要する時間以上でると、省電に移行するための時間が十分であると判断する（Ｓ２９、ＹＥＳ）。
【００２６】
そして、データ制御部１は省電力移行コマンドを発行し（Ｓ３０）、転送回数カウンターを１インクリメントする（Ｓ３１）。そして、予め設定された転送回数（先に計算された転送回数）と転送回数カウンターの値を比較し、所定量の転送が完了したかどうかのチェックを行う（Ｓ３２）。
【００２７】
所定量の転送が完了していなければ（Ｓ３２、ＮＯ）ステップＳ２７に戻り、次の転送時間が来るのを待つ。転送が完了した場合であっても、次のデータ転送までの待ち時間が、省電力状態への移行および復帰に要する時間よりも短い場合には省電力コマンドの発行を行わずに転送回数カウンターをインクリメントする。なお、所定量の転送が完了した場合、タイマー回路７のカウント動作を停止し（Ｓ３２）、画像出力インターフェース１２からのデータ出力終了信号を受信するのを待つ（Ｓ３３）。この信号は、割り込み受信回路８で受信し、ＣＰＵ部３への割り込み信号として扱うことが可能である。
【００２８】
本実施形態では、一連のデータ転送はタイマー回路７により設定した時間間隔ごとに起動される構成を示している。また、省電力状態への移行させるために要する所要時間（第１所要時間）および省電力状態から復帰させるために要する時間（第２所要時間）はあらかじめ画像データ出力部１０より取得済みである。従って、省電力状態に移行させるかどうかの時間間隔判断は、タイマー回路７の残り時間に相当する情報を確認し、比較することで容易に判断可能である。なお、この時タイマー回路７にダウンカウンタを備え、設定された転送間隔をカウントダウンし終えて０になる度に通知を行い、リセットされて再び設定された転送間隔をカウントダウンするように構成しておくと、タイマー回路７から残り時間を容易に取得できる。（なお、タイマー回路７にアップカウンタを配置してもよい。その場合は、カウント値が大きくなるほど残り時間が短いと解釈するように構成すればよい。）
【００２９】
画像データ出力部１０では、データ制御部１から転送された画像データはチップ間ＩＦ１１を介して画像データ出力インターフェース１２内のバッファに転送される。一方、省電力移行コマンドは画像データ出力制御部１３に転送され、画像データ出力制御部１３よりＬ１要求信号として要求ブロック回路１４に出力される。
【００３０】
ここで、要求ブロック回路１４は画像データ出力部１０内部の各モジュールからデータ制御部１への通信要求をモードに応じてブロックする機能を有し、また、要求ブロック回路１４はチップ間ＩＦ１１をＬ１ステートへ移行させる移行指示信号をチップ間ＩＦ１１に出力する。本実施形態では画像データ出力制御部１３および要求信号ブロック回路１４が省電力移行コマンドインターフェースとしての機能を有する。
【００３１】
図３は図２のステップＳ２５における出力開始信号受信を受信してからのデータ制御部１に関する各種信号を示すタイミングチャートである。図３にて（ｔ０）でデータ制御部１が画像データ出力部１０からの出力開始信号を受信し、タイマー回路７を起動する。（ｔ１）でタイマー回路７が設定された時間をカウントしＤＭＡ部４に対して通知を行う。タイマー回路７からの通知に伴いＤＭＡ部４は設定された転送量のデータ転送を行い、転送が終了したらＣＰＵ部３に対して転送が完了したことを通知する。
【００３２】
データ転送の完了を示す完了通知を受け取ったＣＰＵ部３は、タイマー回路７より次の転送開始までの時間を読み出し、あらかじめ画像データ出力部１０より読みだしてある省電力遷移および復帰に要する時間との比較を行う。次の転送開始までの時間が省電所要時間よりも長い場合には、ＣＰＵ部３は画像データ出力制御部１３に対して省電力移行コマンドを発行する（ｔ１‘）。そして、画像データ出力制御部１３はＣＰＵ部３からの省電力移行コマンドを受信し、コマンド（受領通知）を要求ブロック回路１４経由でチップ間ＩＦ１１に指示し、チップ間ＩＦ１１はＰＣＩｅの規格に沿って低消費電力状態（Ｌ１ステート）へ遷移する。図３ではＬ１への遷移を示しているが、次の転送開始までの残り時間が十分大きい場合にはさらなる省電力状態への移行を行ってもよい。
【００３３】
そして、タイマー回路７が設定された時間をカウントし、ＤＭＡ部４に対して通知を行うと（ｔ２）、ＤＭＡ部４は設定された転送量のデータ転送を開始する。すると、データ転送要求を受け取った送信側のチップ間ＩＦ９はＰＣＩｅの規格に沿って省電力状態からの復帰シーケンスを開始する。これに伴い、受信側のチップ間ＩＦ１１も同様に省電力状態からの復帰シーケンスをＰＣＩｅの規格に沿って開始し、双方とも通常状態（Ｌ０状態）に復帰（リンクを再び確立）する。すると、ＤＭＡ部４からの要求を受け取っていた送信側のチップ間ＩＦ９は受け取っていた要求に基づいて、チップ間ＩＦ９、１１を介してデータ転送を行う。
【００３４】
次に、画像データ出力部１０における要求ブロック回路１４について詳細に説明する。ＰＣＩｅではどちら側（送信側、受信側）からでも低消費電力状態Ｌ１から通常状態Ｌ０への復帰を開始してよいことが規定されている。そのため、画像データ出力部１０からチップ間ＩＦ１１を介するデータ制御部１への通信を制限しておかないと、十分な省電力効果が得られない場合がある。そのため、要求ブロック回路１４は、画像データ出力部１０からチップ間ＩＦ部１１への通信要求（省電力状態への遷移要求以外の要求）を遮断する。
【００３５】
図４は要求ブロック回路の詳細を示す。データ制御部１より発行された省電力移行コマンドは画像データ出力部１０の画像データ出力部１３で受信され、画像データ出力部１３がＬ１要求信号として要求ブロック回路１４に伝達する。要求ブロック回路１４ではこの信号をＲＳフリップフロップで保持し、チップ間ＩＦ部１１に対してＬ１への遷移要求信号（ｔｏＬ１信号）として与える。
【００３６】
一方、ｔｏＬ１信号を用いてチップ間ＩＦ１１を介した通信要求を要求する信号（Ｒｅｑｕｅｓｔ信号）をマスク処理し、Ｌ０状態に復帰するまで要求がないように見せる信号に変換する（ＭａｓｋｅｄＲｅｑｕｅｓｔ信号）。チップ間ＩＦ部１１がＬ１状態に移行し、再度Ｌ０状態に復帰したことを示す信号（Ｌ１ｔｏＬ０信号）を受け取ると、ＲＳフリップフロップで保持していたｔｏＬ１信号を解除する。
【００３７】
これらの動作を説明するタイミングチャートを図５に示す。図５では、Ｌ１要求信号によってｔｏＬ１信号が発酵されている間（Ｌ１状態中）にチップ間ＩＦを介して通信しようとする通信要求（Ｒｅｑｕｅｓｔ）が発生しても、復帰要求（Ｌ１ｔｏＬ０）によってＬ１状態が解除されるまで、通信要求がマスクされている。
【００３８】
上記の実施形態では、画像データ出力手段１０の画像データ出力レートに基づいて、転送量が取得できる。また、ＣＰＵ部３がＤＭＡ部４からの転送完了通知受領後にタイマー回路７の残り時間を読み出し、省電所要時間を示す値と比較することで省電力状態へ移行するか否かを決定できる。なお、ＰＣＩｅの省電力移行／復帰に要する概略の所要時間を省電力状態（Ｌ０ｓ、Ｌ１、Ｌ２）に応じてデータ制御部内のレジスタ（不図示）に保持させて、ＣＰＵ部３がレジスタから読み出した概略の所要時間の合計に基づいて画像データ出力部１０に省電力へ移行させるためのコマンドを発行するようにしてもよい。
【００３９】
なお、上述の実施形態では第１所要時間と第２所要時間とを別々に画像データ出力インターフェース１２から取得する様に説明しているが、第１所要時間と第２所要時間の合計値を省電力制御に要する省電力所要時間として予め画像データ出力インターフェース１２に登録し、データ制御部１が省電力所要時間を取得して上述の実施形態の処理を行ってもよい。
【００４０】
なお、上述の実施形態はＰＣＩｅの規格に沿って説明しているが、他の規格でも本発明を適用することで同様の効果を得られる。
【技術分野】
【０００１】
本発明はデータ転送システムに関するもので、特に特にデジタル画像データを出力（印刷、表示など）するための出力デバイスにデータを転送するデータ転送装置、データ転送方法又はプログラムに関する。
【背景技術】
【０００２】
近年、デジタル画像処理装置の出力画像は高速、高精細化がなされている。なおかつ、最終出力部においては一定間隔で必ず画像データを出力する必要があり、そのため、最終出力部にはバッファメモリが必要とされる。
【０００３】
一方、近年ではチップ間接続に高速な接続規格が規定されており、この高速接続規格を利用してデータ転送を行う手法の提案もなされている（例えば特許文献１）。
【０００４】
特許文献１で用いられているＰＣＩ−Ｅｘｐｒｅｓｓでは消費電力を低く抑えるために、Ｌ０／Ｌ０ｓ／Ｌ１／Ｌ２というリンク状態が規格で定義されている。Ｌ０は通常状態で、Ｌ０ｓからＬ２は省電力状態であり、消費電力量はＬ０ｓからＬ２の順に低くなるように定義されている。特許文献１にはライン同期信号またはフレーム同期信号に同期して画像データを転送するシステムにおいて、ライン同期で起動される一連の転送内の各パケット間隔をＰＣＩ−Ｅｘｐｒｅｓｓ規格で定義されている省電力状態Ｌ０ｓへの遷移時間以下とする技術が開示されている。特許文献１によると、一連のデータ転送中に不要なＬ０ｓへの遷移を行わせず、全体としてのＬ０ｓ省電力状態の時間を長くすることで省電力効果を向上させることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２０１９０９
【非特許文献】
【０００６】
【非特許文献１】“ＰＣＩ−Ｅｘｐｒｅｓｓ規格の概要”Ｉｎｔｅｒｆａｃｅ誌、Ｊｕｌｙ ２００３ 里見尚志（８０頁−９２頁）
【非特許文献２】“ＰＣＩ Ｅｘｐｒｅｓｓ Ｓｙｓｔｅｍ Ａｒｃｈｉｔｅｃｔｕｒｅ”ＭｉｎｄＳｈａｒｅ，Ｉｎｃ．（５６７頁−６４５頁）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１記載の方法はＰＣＩ−Ｅｘｐｒｅｓｓ規格で規定されている省電力状態の中で、省電力効果の低いＬ０ｓ状態を利用するものであるため省電力効果の大幅な向上は見込めない。また、ＰＣＩ−Ｅｘｐｒｅｓｓ規格で規定されている省電力遷移はデータ転送が行われていない（論理的アイドル）状態を維持している時間に基づいて状態遷移するので、データ転送を完了してから省電力状態へ移行させるために余計に時間を要していた。
【０００８】
そこで、本発明はデータ転送システムがデータ転送を行わない期間の消費電力をより省電力効果の高い状態に早く遷移させるデータ転送装置、データ転送方法又はプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明に係るデータ転送装置は、メモリと、前記メモリからのデータの出力の開始タイミングを示すタイミング指示手段と、前記タイミング指示手段に基づいて前記メモリの保持するデータを出力する第１のインターフェースと、前記第１のインターフェースからのデータをバッファに転送する第２のインターフェースと、前記タイミング指示手段の示すデータの出力の開始タイミングと、前記第１、第２のインターフェースを省電力状態へ移行、及び、前記省電力状態から復帰させるために要する所要時間の合計に基づいて、前記第１、第２のインターフェースを省電力状態に移行させるコマンドを発行する制御手段とを有することを特徴とする。
【発明の効果】
【００１０】
本発明を用いることで、一連のデータ転送完了から次の一連のデータ転送開始までの期間、転送データ送信側および受信側間の高速インターフェースをより省電力状態に遷移させることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明のデータ転送装置の全体概略図である。
【図２】本発明の送信側の動作概要を説明するフローチャートである。
【図３】画像データ出力部１０からのタイミング信号と、データ制御部１の受信状態とを示すタイミングチャートである。
【図４】要求ブロック回路の構成を示す。
【図５】要求ブロック回路に関する信号の遷移を示す。
【図６】ＰＣＩ−Ｅｘｐｒｅｓｓのリンク状態の定義を示す図である。
【図７】アクティブステート電源管理の制御を示すタイミングチャートである。
【発明を実施するための形態】
【００１２】
まず、ＰＣＩ−Ｅｘｐｒｅｓｓ（以下、ＰＣＩｅと称す）の省電力管理について概要を説明する。
【００１３】
ＰＣＩｅでは図６に示すように、消費電力を低く抑えるために、Ｌ０／Ｌ０ｓ／Ｌ１／Ｌ２というリンクステートが定義されている。Ｌ０は通常モードで、Ｌ０ｓからＬ２へ、より低い消費電力となり、より高い省電力効果が見込める。図７（ａ）〜（ｃ）は、Ｌ２、Ｌ１、Ｌ０ｓステートとデータ転送ステート（通常状態）とをタイミングチャートに示している。図７（ａ）では、ｍｓオーダでＬ２ステートの省電力モードに入り（その期間を“Ｌ２”で示す）、ソフトウェア制御の電源管理を行う。図７（ｂ）では、μｓオーダでＬ１ステートの省電力モードに入る（その期間を“Ｌ１”で示す）。図７（ｃ）では、ｎｓオーダで省電力モードに入る（その期間を“Ｌ０ｓ”で示す）。また、Ｌ０ｓおよびＬ１はそれぞれハードウェア制御により電源管理を行う。
【００１４】
これらのＬ０ｓ／Ｌ１／Ｌ２ステートの省電力モードへ移行するため、また、各省電力モードからＬ０ステート（通常モード）へ復帰するために、時間が要求される。この時間が最も短いＬ０ｓにおいては、復帰にかかる時間が１６ｎｓ〜４μｓである。これらの省電力状態へ遷移させる条件として、リンク上に通信が存在しない状態（論理的アイドル状態）がデバイス固有の期間続いた場合に遷移させることがＰＣＩｅの規格で規定されている。
【００１５】
次に、Ｌ１状態への遷移とその復帰についての概要を説明する。ハードウェア制御による省電力制御（Ａｃｔｉｖｅ Ｓｔａｔｅ Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ、以下ＡＳＰＭと記す）Ｌ１状態への遷移はダウンストリームコンポーネント（本例における受信側）から要求されて遷移処理が開始される。ＡＳＰＭ＿Ｌ１への遷移を開始しようとするダウンストリームコンポーネントはＬ１遷移要求（ＰＭ＿Ａｃｔｉｖｅ＿Ｓｔａｔｅ＿Ｒｅｑｕｅｓｔ＿Ｌ１として定義されているＤａｔａ Ｌｉｎｋ Ｌａｙｅｒ Ｐａｃｋｅｔ）をアップストリームコンポーネント（本例における送信側）に送信する。
【００１６】
アップストリームコンポーネントがＬ１遷移要求を受け入れる場合には、アップストロームコンポーネントは受領通知（ＰＭ＿Ｒｅｑｕｅｓｔ＿Ａｃｋとして定義されているＤａｔａ Ｌｉｎｋ Ｌａｙｅｒ Ｐａｃｋｅｔ）をダウンストリームコンポーネントに送信する。受領通知を受け取ったダウンストリームコンポーネントはリンクを電気的アイドル状態に移行する。アップストリームコンポーネントは（ダウンストリームコンポーネントの間の）リンクが電気的アイドル状態に移行したことを確認し、自身も電気的アイドル状態（作動出力であるＴＸおよびＴＸの両方の端子にＤＣ Ｃｏｍｍｏｎ Ｍｏｄｅ Ｖｏｌｔａｇｅとして定義されている範囲内の直流電圧を出力する状態。）に移行する。以上のようなシーケンスによってＬ１ステートへの状態遷移は完了する。
【００１７】
一方、Ｌ１からの復帰はアップストリームコンポーネントとダウンストリームコンポーネントのどちらからも開始可能であることが規格で規定されている。Ｌ１ステートのリンクを介して通信を行おうとするコンポーネントは自身の送信側をＬ０状態に復帰させてから通信を開始することが規格で規定されている。また、Ｌ１状態からＬ０状態に復帰させる際の手続きについても規格で規定されている。
【００１８】
（実施形態１）
本発明の一実施形態の情報処理装置（プリンタ）の全体概略ブロック図を図１に示す。図１にて、１は図示されていないホストコンピューターから印刷データを受け取り保持するデータ制御部である。データ制御部１は本実施形態においてデータ送信側として機能する。２はホストコンピューターとの通信を行うホストインターフェースである。３はプリンタ全体を制御する中央処理装置（以降、ＣＰＵと称す）である。４はデータ制御部１から後述の画像データ出力部１０（本発明における受信側として機能）へのデータ転送を行うダイレクトメモリアクセス部（以降、ＤＭＡ部と称す）である。５はメモリ制御部であり、６はメモリ制御部５によって制御されるメモリデバイスである。７は時間間隔を計測しメモリ６の保持するデータの出力の開始タイミングを通知するためのタイマー回路（タイミング指示手段）であり、８は画像データ出力部１０からのタイミング信号を受信する割り込み受信回路である。９はデータ制御部１側のチップ間バス接続用のチップ間インターフェース（第１のインターフェース）である。１０は実際に印刷処理を制御する画像データ出力部である。１１は画像データ出力部側のチップ間バス接続用のチップ間インターフェース（第２のインターフェース、以降、チップ間ＩＦと称す）である。１２は印刷エンジン（不図示）に画像データを出力する画像データ出力インターフェース（第３のインターフェース）である。１３は画像データ出力部１０の各回路および印刷エンジンを制御する画像データ出力制御部。１４は画像データ出力部１０からのチップ間ＩＦ１１を用いたデータ制御部１へのアクセス要求をブロックする要求ブロック回路である。
【００１９】
図２はデータ制御部１の処理を示すフローチャートであり、図３は画像データ出力部１０からのタイミング信号と、データ制御部１の受信状態とを示している。
【００２０】
図２を用いて本実施形態のデータ制御部１の動作を説明する。
まず、プリンターシステムの初期化時に、データ制御部１は画像データ出力部１０から画像データ出力部１０の情報を取得する（Ｓ２１）。ここで取得する情報は画像データ出力インターフェース１２の画像バッファのサイズや画像出力データレート、省電力状態に遷移するための所要時間（第１所要時間）および省電力状態から復帰させるために要する時間（第２所要時間）等の情報を含む画像出力部１０固有のデータである。
【００２１】
ここで、データ制御部１は画像データ出力部１０が画像データの出力を開始する前に、画像データ出力部１０が保持できるデータ量を、画像データ出力部１０から取得したデータに基づいて計算する。そして、データ制御部１から画像データ出力部１０へデータ転送を行う間隔と一度の通常の転送動作で転送するデータのサイズ（第２データ転送量）を決定する。
【００２２】
ホストインターフェース２を介してホストコンピューター（不図示）からのプリント指示を受け取ったデータ制御部１は出力あり（Ｓ２２、ＹＥＳ）として遷移する。そして、データ出力部１は転送間隔、１回のデータ転送起動でのデータ転送量、ページデータ量に基づくデータ転送起動回数を計算し、それらを設定する（Ｓ２３）。本実施形態ではＣＰＵ部３が、転送間隔をタイマー回路７に、データ転送量をＤＭＡ部４に其々設定し、データ転送起動回数はＣＰＵ部３が保持する。これらの設定を行った後、データ制御部１は画像データ出力部１０へ初期データ転送を行い、そして、画像データの出力（印刷）の開始を画像データ出力部１０に指示する（Ｓ２４）。
【００２３】
ここで、初期データ転送で転送するデータ転送量（第１データ転送量）は、Ｓ２１で取得した情報により以下のように決定することができる。
初期データ転送量 ≦ 画像データバッファサイズ
転送間隔は同様に、
転送間隔 ≦ 画像データバッファサイズ／画像出力データレート
実際にはチップ間のデータ転送に伴う遅延が生じるので、転送間隔は十分な余裕を取ることが必要である。
１回のデータ転送で転送される転送量（第２データ転送量）は、
転送量 ＝ 画像出力データレート＊転送間隔
で決定できる。実際にはチップ間ＩＦのソフトウェアで設定されるパラメータ、Ｍａｘ＿Ｐａｙｌｏａｄ＿Ｓｉｚｅで規定される転送サイズも考慮し、転送量と転送間隔の組み合わせを決定する。
転送量が求まれば、出力ページのデータサイズより転送回数（１ページ分のデータを転送するのに必要なＤＭＡ部の起動回数）は以下の式で求められる。
転送回数＊転送量 ≧ ページデータサイズ
データ制御部１は以上の設定を行い、画像データ出力インターフェース部１２の画像データ出力処理を起動させ、画像出力を開始したことを示す出力開始信号を待つ（Ｓ２５）。出力開始信号は割り込み受信回路８でチップ間通信を用いて受信可能であり、割り込み受信回路８は出力開始信号を受信するとＣＰＵ部３に対して割り込み信号を通知する。割り込み通知を受けたＣＰＵ部３はタイマー回路７に対してカウント動作の開始を指示する（Ｓ２６）。
【００２４】
タイマー回路７はあらかじめ設定された転送間隔に相当する間隔毎に通知を行う（Ｓ２７）。この通知は直接ＤＭＡ部４の起動信号として用いられてもよいし、また、割り込み信号としてＣＰＵ３に入力され、ソフトウェアによってＤＭＡ部４を起動してもよい。タイマー回路７又はＣＰＵ部３から起動されたＤＭＡ部４は予め設定された転送量だけ転送を行う（Ｓ２８）。転送量分の転送を行ったＤＭＡ部４はチップ間ＩＦ９、１１を介して画像データ出力制御部１３に対して、チップ間ＩＦ９、１１を省電力状態に移行させる省電力移行コマンドを発行する。
【００２５】
本実施形態ではＤＭＡ部４が転送量分の転送を完了する毎にＣＰＵ部３に通知し、ＣＰＵ部３は通知を受ける度にコマンドを発行するようにしているが、このコマンドをＤＭＡ部４から直接発行してもよい。ＤＭＡ部４からの通知を受けたＣＰＵ部３は、次回転送開始までの時間がチップ間ＩＦ９、１１を省電力状態に移行および復帰させるために要する時間以上でると、省電に移行するための時間が十分であると判断する（Ｓ２９、ＹＥＳ）。
【００２６】
そして、データ制御部１は省電力移行コマンドを発行し（Ｓ３０）、転送回数カウンターを１インクリメントする（Ｓ３１）。そして、予め設定された転送回数（先に計算された転送回数）と転送回数カウンターの値を比較し、所定量の転送が完了したかどうかのチェックを行う（Ｓ３２）。
【００２７】
所定量の転送が完了していなければ（Ｓ３２、ＮＯ）ステップＳ２７に戻り、次の転送時間が来るのを待つ。転送が完了した場合であっても、次のデータ転送までの待ち時間が、省電力状態への移行および復帰に要する時間よりも短い場合には省電力コマンドの発行を行わずに転送回数カウンターをインクリメントする。なお、所定量の転送が完了した場合、タイマー回路７のカウント動作を停止し（Ｓ３２）、画像出力インターフェース１２からのデータ出力終了信号を受信するのを待つ（Ｓ３３）。この信号は、割り込み受信回路８で受信し、ＣＰＵ部３への割り込み信号として扱うことが可能である。
【００２８】
本実施形態では、一連のデータ転送はタイマー回路７により設定した時間間隔ごとに起動される構成を示している。また、省電力状態への移行させるために要する所要時間（第１所要時間）および省電力状態から復帰させるために要する時間（第２所要時間）はあらかじめ画像データ出力部１０より取得済みである。従って、省電力状態に移行させるかどうかの時間間隔判断は、タイマー回路７の残り時間に相当する情報を確認し、比較することで容易に判断可能である。なお、この時タイマー回路７にダウンカウンタを備え、設定された転送間隔をカウントダウンし終えて０になる度に通知を行い、リセットされて再び設定された転送間隔をカウントダウンするように構成しておくと、タイマー回路７から残り時間を容易に取得できる。（なお、タイマー回路７にアップカウンタを配置してもよい。その場合は、カウント値が大きくなるほど残り時間が短いと解釈するように構成すればよい。）
【００２９】
画像データ出力部１０では、データ制御部１から転送された画像データはチップ間ＩＦ１１を介して画像データ出力インターフェース１２内のバッファに転送される。一方、省電力移行コマンドは画像データ出力制御部１３に転送され、画像データ出力制御部１３よりＬ１要求信号として要求ブロック回路１４に出力される。
【００３０】
ここで、要求ブロック回路１４は画像データ出力部１０内部の各モジュールからデータ制御部１への通信要求をモードに応じてブロックする機能を有し、また、要求ブロック回路１４はチップ間ＩＦ１１をＬ１ステートへ移行させる移行指示信号をチップ間ＩＦ１１に出力する。本実施形態では画像データ出力制御部１３および要求信号ブロック回路１４が省電力移行コマンドインターフェースとしての機能を有する。
【００３１】
図３は図２のステップＳ２５における出力開始信号受信を受信してからのデータ制御部１に関する各種信号を示すタイミングチャートである。図３にて（ｔ０）でデータ制御部１が画像データ出力部１０からの出力開始信号を受信し、タイマー回路７を起動する。（ｔ１）でタイマー回路７が設定された時間をカウントしＤＭＡ部４に対して通知を行う。タイマー回路７からの通知に伴いＤＭＡ部４は設定された転送量のデータ転送を行い、転送が終了したらＣＰＵ部３に対して転送が完了したことを通知する。
【００３２】
データ転送の完了を示す完了通知を受け取ったＣＰＵ部３は、タイマー回路７より次の転送開始までの時間を読み出し、あらかじめ画像データ出力部１０より読みだしてある省電力遷移および復帰に要する時間との比較を行う。次の転送開始までの時間が省電所要時間よりも長い場合には、ＣＰＵ部３は画像データ出力制御部１３に対して省電力移行コマンドを発行する（ｔ１‘）。そして、画像データ出力制御部１３はＣＰＵ部３からの省電力移行コマンドを受信し、コマンド（受領通知）を要求ブロック回路１４経由でチップ間ＩＦ１１に指示し、チップ間ＩＦ１１はＰＣＩｅの規格に沿って低消費電力状態（Ｌ１ステート）へ遷移する。図３ではＬ１への遷移を示しているが、次の転送開始までの残り時間が十分大きい場合にはさらなる省電力状態への移行を行ってもよい。
【００３３】
そして、タイマー回路７が設定された時間をカウントし、ＤＭＡ部４に対して通知を行うと（ｔ２）、ＤＭＡ部４は設定された転送量のデータ転送を開始する。すると、データ転送要求を受け取った送信側のチップ間ＩＦ９はＰＣＩｅの規格に沿って省電力状態からの復帰シーケンスを開始する。これに伴い、受信側のチップ間ＩＦ１１も同様に省電力状態からの復帰シーケンスをＰＣＩｅの規格に沿って開始し、双方とも通常状態（Ｌ０状態）に復帰（リンクを再び確立）する。すると、ＤＭＡ部４からの要求を受け取っていた送信側のチップ間ＩＦ９は受け取っていた要求に基づいて、チップ間ＩＦ９、１１を介してデータ転送を行う。
【００３４】
次に、画像データ出力部１０における要求ブロック回路１４について詳細に説明する。ＰＣＩｅではどちら側（送信側、受信側）からでも低消費電力状態Ｌ１から通常状態Ｌ０への復帰を開始してよいことが規定されている。そのため、画像データ出力部１０からチップ間ＩＦ１１を介するデータ制御部１への通信を制限しておかないと、十分な省電力効果が得られない場合がある。そのため、要求ブロック回路１４は、画像データ出力部１０からチップ間ＩＦ部１１への通信要求（省電力状態への遷移要求以外の要求）を遮断する。
【００３５】
図４は要求ブロック回路の詳細を示す。データ制御部１より発行された省電力移行コマンドは画像データ出力部１０の画像データ出力部１３で受信され、画像データ出力部１３がＬ１要求信号として要求ブロック回路１４に伝達する。要求ブロック回路１４ではこの信号をＲＳフリップフロップで保持し、チップ間ＩＦ部１１に対してＬ１への遷移要求信号（ｔｏＬ１信号）として与える。
【００３６】
一方、ｔｏＬ１信号を用いてチップ間ＩＦ１１を介した通信要求を要求する信号（Ｒｅｑｕｅｓｔ信号）をマスク処理し、Ｌ０状態に復帰するまで要求がないように見せる信号に変換する（ＭａｓｋｅｄＲｅｑｕｅｓｔ信号）。チップ間ＩＦ部１１がＬ１状態に移行し、再度Ｌ０状態に復帰したことを示す信号（Ｌ１ｔｏＬ０信号）を受け取ると、ＲＳフリップフロップで保持していたｔｏＬ１信号を解除する。
【００３７】
これらの動作を説明するタイミングチャートを図５に示す。図５では、Ｌ１要求信号によってｔｏＬ１信号が発酵されている間（Ｌ１状態中）にチップ間ＩＦを介して通信しようとする通信要求（Ｒｅｑｕｅｓｔ）が発生しても、復帰要求（Ｌ１ｔｏＬ０）によってＬ１状態が解除されるまで、通信要求がマスクされている。
【００３８】
上記の実施形態では、画像データ出力手段１０の画像データ出力レートに基づいて、転送量が取得できる。また、ＣＰＵ部３がＤＭＡ部４からの転送完了通知受領後にタイマー回路７の残り時間を読み出し、省電所要時間を示す値と比較することで省電力状態へ移行するか否かを決定できる。なお、ＰＣＩｅの省電力移行／復帰に要する概略の所要時間を省電力状態（Ｌ０ｓ、Ｌ１、Ｌ２）に応じてデータ制御部内のレジスタ（不図示）に保持させて、ＣＰＵ部３がレジスタから読み出した概略の所要時間の合計に基づいて画像データ出力部１０に省電力へ移行させるためのコマンドを発行するようにしてもよい。
【００３９】
なお、上述の実施形態では第１所要時間と第２所要時間とを別々に画像データ出力インターフェース１２から取得する様に説明しているが、第１所要時間と第２所要時間の合計値を省電力制御に要する省電力所要時間として予め画像データ出力インターフェース１２に登録し、データ制御部１が省電力所要時間を取得して上述の実施形態の処理を行ってもよい。
【００４０】
なお、上述の実施形態はＰＣＩｅの規格に沿って説明しているが、他の規格でも本発明を適用することで同様の効果を得られる。
【特許請求の範囲】
【請求項１】
メモリと、
前記メモリからのデータの出力の開始タイミングを示すタイミング指示手段と、
前記タイミング指示手段に基づいて前記メモリの保持するデータを出力する第１のインターフェースと、
前記第１のインターフェースからのデータをバッファに転送する第２のインターフェースと、
前記タイミング指示手段の示すデータの出力の開始タイミングと、前記第１、第２のインターフェースを省電力状態へ移行、及び、前記省電力状態から復帰させるために要する所要時間の合計に基づいて、前記第１、第２のインターフェースを省電力状態に移行させるコマンドを発行する制御手段と
を有することを特徴とするデータ転送装置。
【請求項２】
前記制御手段は、前記タイミング指示手段の示す次のデータの出力の開始タイミングまでの時間が前記所要時間の合計よりも長い場合に、省電力状態に移行させるコマンドを発行することを特徴とする請求項１に記載のデータ転送装置。
【請求項３】
前記第１、第２のインターフェースはＰＣＩ−Ｅｘｐｒｅｓｓによって接続されていることを特徴とする請求項１又は２に記載のデータ転送装置。
【請求項４】
前記省電力状態はＰＣＩ−ＥｘｐｒｅｓｓのＬ１状態であることを特徴とする請求項３に記載のデータ転送装置。
【請求項５】
前記制御手段のコマンドに基づいて前記第１、第２のインターフェースを省電力状態へ遷移させるための要求信号を出力する出力手段と、
前記要求信号が出力されている間、前記第２のインターフェースに対する前記省電力状態への遷移要求以外の要求を遮断するブロック手段とを、更に有することを特徴とする請求項１乃至４のいずれか１項に記載のデータ転送装置。
【請求項６】
前記バッファのデータを出力する第３のインターフェースを更に有し、
前記制御手段は前記第３のインターフェースから前記所要時間を取得することを特徴とする請求項１乃至５のいずれか１項に記載のデータ転送装置。
【請求項７】
データの保持および管理を行うメモリ制御部を有するデータ制御部と、前記データ制御部とチップ間バスで接続され前記データ制御部からのデータを出力するデータ出力部とを有するプリンタであって、
前記データ制御部は、
前記メモリからのデータの出力の開始タイミングを示すタイミング指示手段と、
前記タイミング指示手段に基づいて前記メモリの保持するデータを出力する第１のインターフェースと、
前記タイミング指示手段の示すデータの出力の開始タイミングと、前記第１のインターフェース及び前記データ出力部を省電力状態へ移行させるために要する第１所要時間及び前記第１のインターフェース及び前記データ出力部を前記省電力状態から復帰させるために要する第２所要時間とに基づいて、前記第１のインターフェース及び前記データ出力部を省電力状態に移行させるコマンドを発行する制御手段と、を備え
前記データ出力部は、
前記データ制御部からのデータを保持するバッファと、
前記第１のインターフェースからのデータを前記バッファに転送する第２のインターフェースと、
前記バッファに保持しているデータを印刷するために出力する第３のインターフェースと、を備えていることを特徴とするプリンタ。
【請求項８】
メモリと、第１のインターフェースと、第２のインターフェースとを有するデータ転送装置の制御方法であって、
前記メモリからのデータの出力の開始タイミングを示すタイミング指示工程と、
前記第１のインターフェースが、前記開始タイミングに基づいて前記メモリの保持するデータを出力する出力工程と、
前記第２のインターフェースが、前記第１のインターフェースからのデータをバッファに転送する転送工程と、
前記タイミング指示工程で示されるデータの出力の開始タイミングと、前記第１、第２のインターフェースを省電力状態へ移行させるために要する第１所要時間及び前記第１、第２のインターフェースを前記省電力状態から復帰させるために要する第２所要時間とに基づいて、前記第１、第２のインターフェースを省電力状態に移行させるコマンドを発行する制御工程と
を有することを特徴とする制御方法。
【請求項９】
データの保持および管理を行うメモリ制御部を有するデータ制御部と、前記データ制御部とチップ間バスで接続され前記データ制御部からのデータを出力するデータ出力部とを有するプリンタの制御方法であって、
前記データ制御部が、
前記メモリからのデータの出力の開始タイミングを示すタイミング指示工程と、
前記タイミング指示工程の示す開始タイミングに基づいて前記メモリの保持するデータを出力する出力工程と、
前記タイミング指示工程の示すデータの出力の開始タイミングと、前記データ制御部及び前記データ出力部を省電力状態へ移行させるために要する第１所要時間及び前記第１のインターフェース及び前記データ出力部を前記省電力状態から復帰させるために要する第２所要時間とに基づいて、前記データ制御部及び前記データ出力部を省電力状態に移行させるコマンドを発行する制御工程と、
前記データ出力部が、
前記データ制御部からのデータをバッファに保持する保持工程と、
前記データ制御部からのデータを前記バッファに転送する転送工程と、
前記バッファに保持しているデータを印刷するために出力する印刷工程と、
を有することを特徴とするプリンタの制御方法。
【請求項１】
メモリと、
前記メモリからのデータの出力の開始タイミングを示すタイミング指示手段と、
前記タイミング指示手段に基づいて前記メモリの保持するデータを出力する第１のインターフェースと、
前記第１のインターフェースからのデータをバッファに転送する第２のインターフェースと、
前記タイミング指示手段の示すデータの出力の開始タイミングと、前記第１、第２のインターフェースを省電力状態へ移行、及び、前記省電力状態から復帰させるために要する所要時間の合計に基づいて、前記第１、第２のインターフェースを省電力状態に移行させるコマンドを発行する制御手段と
を有することを特徴とするデータ転送装置。
【請求項２】
前記制御手段は、前記タイミング指示手段の示す次のデータの出力の開始タイミングまでの時間が前記所要時間の合計よりも長い場合に、省電力状態に移行させるコマンドを発行することを特徴とする請求項１に記載のデータ転送装置。
【請求項３】
前記第１、第２のインターフェースはＰＣＩ−Ｅｘｐｒｅｓｓによって接続されていることを特徴とする請求項１又は２に記載のデータ転送装置。
【請求項４】
前記省電力状態はＰＣＩ−ＥｘｐｒｅｓｓのＬ１状態であることを特徴とする請求項３に記載のデータ転送装置。
【請求項５】
前記制御手段のコマンドに基づいて前記第１、第２のインターフェースを省電力状態へ遷移させるための要求信号を出力する出力手段と、
前記要求信号が出力されている間、前記第２のインターフェースに対する前記省電力状態への遷移要求以外の要求を遮断するブロック手段とを、更に有することを特徴とする請求項１乃至４のいずれか１項に記載のデータ転送装置。
【請求項６】
前記バッファのデータを出力する第３のインターフェースを更に有し、
前記制御手段は前記第３のインターフェースから前記所要時間を取得することを特徴とする請求項１乃至５のいずれか１項に記載のデータ転送装置。
【請求項７】
データの保持および管理を行うメモリ制御部を有するデータ制御部と、前記データ制御部とチップ間バスで接続され前記データ制御部からのデータを出力するデータ出力部とを有するプリンタであって、
前記データ制御部は、
前記メモリからのデータの出力の開始タイミングを示すタイミング指示手段と、
前記タイミング指示手段に基づいて前記メモリの保持するデータを出力する第１のインターフェースと、
前記タイミング指示手段の示すデータの出力の開始タイミングと、前記第１のインターフェース及び前記データ出力部を省電力状態へ移行させるために要する第１所要時間及び前記第１のインターフェース及び前記データ出力部を前記省電力状態から復帰させるために要する第２所要時間とに基づいて、前記第１のインターフェース及び前記データ出力部を省電力状態に移行させるコマンドを発行する制御手段と、を備え
前記データ出力部は、
前記データ制御部からのデータを保持するバッファと、
前記第１のインターフェースからのデータを前記バッファに転送する第２のインターフェースと、
前記バッファに保持しているデータを印刷するために出力する第３のインターフェースと、を備えていることを特徴とするプリンタ。
【請求項８】
メモリと、第１のインターフェースと、第２のインターフェースとを有するデータ転送装置の制御方法であって、
前記メモリからのデータの出力の開始タイミングを示すタイミング指示工程と、
前記第１のインターフェースが、前記開始タイミングに基づいて前記メモリの保持するデータを出力する出力工程と、
前記第２のインターフェースが、前記第１のインターフェースからのデータをバッファに転送する転送工程と、
前記タイミング指示工程で示されるデータの出力の開始タイミングと、前記第１、第２のインターフェースを省電力状態へ移行させるために要する第１所要時間及び前記第１、第２のインターフェースを前記省電力状態から復帰させるために要する第２所要時間とに基づいて、前記第１、第２のインターフェースを省電力状態に移行させるコマンドを発行する制御工程と
を有することを特徴とする制御方法。
【請求項９】
データの保持および管理を行うメモリ制御部を有するデータ制御部と、前記データ制御部とチップ間バスで接続され前記データ制御部からのデータを出力するデータ出力部とを有するプリンタの制御方法であって、
前記データ制御部が、
前記メモリからのデータの出力の開始タイミングを示すタイミング指示工程と、
前記タイミング指示工程の示す開始タイミングに基づいて前記メモリの保持するデータを出力する出力工程と、
前記タイミング指示工程の示すデータの出力の開始タイミングと、前記データ制御部及び前記データ出力部を省電力状態へ移行させるために要する第１所要時間及び前記第１のインターフェース及び前記データ出力部を前記省電力状態から復帰させるために要する第２所要時間とに基づいて、前記データ制御部及び前記データ出力部を省電力状態に移行させるコマンドを発行する制御工程と、
前記データ出力部が、
前記データ制御部からのデータをバッファに保持する保持工程と、
前記データ制御部からのデータを前記バッファに転送する転送工程と、
前記バッファに保持しているデータを印刷するために出力する印刷工程と、
を有することを特徴とするプリンタの制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１１８８２１（Ｐ２０１２−１１８８２１Ａ）
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願番号】特願２０１０−２６８７５３（Ｐ２０１０−２６８７５３）
【出願日】平成２２年１２月１日（２０１０．１２．１）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２４年６月２１日（２０１２．６．２１）
【国際特許分類】
【出願日】平成２２年１２月１日（２０１０．１２．１）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]