【課題】伝送方式が異なるＦＰＧＡが混在する複数のＦＰＧＡに対するコンフィグレーションにおいて、コンフィグレーション時間の増加を抑制する。
【解決手段】記憶部２とシリアル伝送にのみ対応するＦＰＧＡ１とに接続し、該ＦＰＧＡ１にデータをシリアル伝送可能なシリアル伝送部３ａと、記憶部２と少なくともパラレル伝送に対応するＦＰＧＡ１とに接続し、該ＦＰＧＡ１にデータをパラレル伝送可能なパラレル伝送部３ｂと、予め定めたＦＰＧＡのコンフィグレーションの順番を示す情報に基づいて、シリアル伝送にのみ対応するＦＰＧＡ１の順番のときに、該ＦＰＧＡ１用のデータを、シリアル伝送部３ａを介して該ＦＰＧＡ１に伝送し、少なくともパラレル伝送に対応するＦＰＧＡ１の順番のときに、該ＦＰＧＡ１用のデータを、パラレル伝送部３ｂを介して該ＦＰＧＡ１に伝送するように制御する伝送制御部４と、を備える。 （もっと読む）

【課題】プロセッサコアのローカルメモリや共有メモリの所要のアドレスに対して小さな回路規模で排他制御を行うことができるデータプロセッサを提供する。
【解決手段】要求に従ってバスロック設定と解除が可能にされるシステムバス（５）を共有する複数個のプロセッサコア（２０，４０）が相互に互いの内部リソース(２２，４２)を共有するデータプロセッサ（１）において、プロセッサコアが内部リソースの第１アドレス（ロック変数割り当てアドレス）へアクセスを行うときバスロックの要求を伴って当該アクセス要求をシステムバスに出力することによりシステムバスにバスをロックさせると共にシステムバスから当該プロセッサコアに帰還されるのを待って当該アクセス要求を処理し、プロセッサコアが内部の第２アドレスへアクセスを行うとき当該アクセス要求をプロセッサコアの内部で処理する。 （もっと読む）

【課題】 汎用ロジックＩＣのシフトレジスタを使ってＩ／Ｏポートを拡張すると共に、動作速度を向上させることができるＩ／Ｏ拡張回路を提供する。
【解決手段】 ワンチップマイコン１と汎用シフトレジスタＩＣ２との間で連続出力モードを持つクロック同期方式を用いて、ワンチップマイコン１から汎用シフトレジスタＩＣ２にシリアルデータ、同期クロック、ラッチタイミングの信号を送信し、汎用シフトレジスタＩＣ２では、汎用ロジックＩＣをカスケード接続した構成であり、受信した同期クロック、ラッチタイミングの信号に従って、シリアルデータを複数ビットのパラレルデータに変換するＩ／Ｏ拡張回路である。 （もっと読む）

【課題】既存のコンピュータ間で送信されるデータの順序と同じ順序で試験対象コンピュータにデータを送信する。
【解決手段】第１の装置から第２の装置へ送信される第１のデータ及び第１の順序情報、及び、第２のデータ及び第２の順序情報であって、第１の順序情報は第１のデータが第２のデータの先に送信されることを示し、第２の順序情報は第２のデータが第１のデータの後に送信されることを示す、第１のデータ及び第１の順序情報、及び、第２のデータ及び第２の順序情報を受信する受信部と、第１のデータ及び第２のデータを第３の装置へ送信する送信部と、第１の順序情報及び第２の順序情報に示される順序に従って、送信部に第１のデータ及び第２のデータを送信することを送信部に指示する制御部と、を有するデータ変換装置が提供される。 （もっと読む）

内部装置（１０）と外部装置（２３）の間で通信するためのインターフェース（２０）は、双方向データ転送用バスの２つのバスライン（ＣＡＮＨ，ＣＡＮＬ）と、少なくとも第１の制御ライン（ＳＹＮＣ＿ＩＮ）とを含み、これらのラインを利用して、前記外部装置（２３）から前記内部装置（１０）に制御信号を送信することができる。
（もっと読む）

【課題】通信デバイスにおいて、通信Ｉ／Ｆのためのコネクタの肥大化を抑制しつつ、２つの規格に従う通信を同時に実行する。
【解決手段】第１規格に従い、ＣＥＣ通信チャネル、及びＤＤＣ通信チャネルを介した通信を行う第１通信部を備える通信デバイスであって、第２規格に従い、前記ＤＤＣ通信チャネルのための信号線を介した通信を行う第２通信部と、前記ＤＤＣ通信チャネルのための信号線を使用させる通信部として、前記第１通信部と前記第２通信部とのうちのいずれか一方を選択する制御部と、を備えることを特徴とする通信デバイスを提供する。 （もっと読む）

回路は、高優先度回路と非高優先度回路とを有する。高優先度回路は、差動シリアル通信リンクの１つの経路に高優先度情報を伝達するように動作可能である。非高優先度回路は、この１つの経路に非高優先度情報を伝達する。高優先度情報は、非高優先度情報より先に伝達される。一例では、上記回路は、高優先度回路と非高優先度回路とに動作可能に結合されたフロー制御配分器を備える。フロー制御配分器は、総フロー制御クレジット数を高優先度クレジットと非高優先度クレジットとに配分する。フロー制御配分器は、高優先度クレジットに基づいて高優先度情報の通信を制御する。フロー制御配分器は、非高優先度クレジットに基づいて非優先度情報の通信を制御する。
（もっと読む）

【課題】データのコピーを作成するような場合に、ＣＰＵに負担を掛けることなくこれを実現できるデータ処理装置および受信したデータを必要な数だけコピーして転送するデータ転送方法を得ること。
【解決手段】受信ＦＩＦＯメモリ２０２から読み出された受信データ２０３は比較器２０４で設定テーブル２０５のヘッダ情報と比較され、対応するパラメータを用いてバッファ管理部２０９が受信データのプライオリティ情報やそのデータのコピーの要否を判別して、必要な数のアドレスをＤＭＡコントローラ２１３に供給する。メモリコントローラ２１４はＲＡＭ１２３における対応するアドレスに受信データ２０３をＤＭＡ転送する。これによりメモリ上に得られた所定数の受信データを必要に応じて変換して宛先に送信する。 （もっと読む）

【課題】送信器および受信器の多次元構成におけるデータのながれを再構成可能とする。
【解決手段】複数の送信器で１つの送信器のデータを伝送する方法において、すべての送信器のデータ取り込みの受領確認を論理的に結合し、複数の送信器の伝送要求の順序を記憶し、データの伝送を当該順序で正確に行う、また、各送信器に、バスアクセス要求がなされる際に送信器番号を割り当て、該送信器番号は送信器の順序における当該送信器の位置を表わす。 （もっと読む）

【課題】ＵＳＢ接続の失敗を正確に把握し、それをユーザに意識させることなく再接続を行うことができる周辺装置の通信方法を提供する。
【解決手段】ＵＳＢ接続のポートを備える周辺装置をホスト側のＵＳＢ接続のポートに接続する接続ステップと、バスリセットの発生から定期的に前記周辺装置のデバイスステートを確認し、ある一定の経過時間に対して、デバイスステートの遷移が進んでいない場合は、ＵＳＢ接続の失敗と判断して一旦未接続状態に戻し、最初から接続する再接続ステップとを有することを特徴とする。 （もっと読む）

【課題】PCI-Express通信システムにおいて、あるノードからリクエストが発行された後、リクエスト元にレスポンスが返されるまでにPCI-Expressスイッチ内でバスＩＤ／デバイスＩＤの付替えが発生しても、レスポンスパケットをリクエスト元に送付できるようにする。また、一連のパケット転送においてパケットが順序正しく転送されたか確認可能とする。
【解決手段】各ノードに固有のノードＩＤを設定するとともに、データ転送用チャネルにチャネルＩＤを設定し、データ転送パケットのアドレス部に、転送先ノードのノードＩＤとデータ転送用チャネルのチャネルＩＤ、パケットがリクエストかレスポンスかを識別するパケットタイプ及び一連のパケット転送におけるパケットのシーケンス番号を設定する。データ転送には、アドレスルーティングを使用するメモリライトリクエストパケットのみを使用する。 （もっと読む）

第１及び第２機能ユニットの間でデータを交換する方法であって、第１ハンドシェイク手続きにおいて、データが第１機能ユニット（Ｉ）によって選択された通信スレッド（ＴＩＤ）に対応して交換されるステップと、これとは独立に、第２ハンドシェイク手続きにおいて、少なくとも１つの通信スレッドの状態に関する情報が、第２機能ユニット（Ｔ）から第１機能ユニット（Ｉ）に交換されるステップとを有する方法が記載されている。前記情報は、前記第１機能ユニット（Ｉ）が前記少なくとも１つの通信スレッドに関するデータを交換する可能性を予測することができるようにする。
（もっと読む）

【課題】 、装置構成を高価なものとすることなく、ユーザの取扱いを向上させるデータ入出力装置を提供する。
【解決手段】 オリジナルデータを記憶する第１の記憶部１０５と、メタデータを記憶する第２の記憶部１０７とを異なる記憶部に記憶させて、パス制御部１００による制御により、適切な接続処理を行えるようにする。これにより、オリジナルデータを記憶する第１の記憶部１０５からのストリームを常時最大で転送することが可能となる。 （もっと読む）

【課題】本体部と表示操作部との間で効率よくデータを送受信する。
【解決手段】本体部２から表示操作部３に向けて通信を行う際の転送単位と、表示操作部３から本体部２に向けて通信を行う際の転送単位とを異ならせる。より具体的には、本体部２から表示操作部３に向けて通信を行う際の転送単位（たとえば、１６バイト）を、表示操作部３から本体部２に向けて通信を行う際の転送単位（たとえば、１バイト）よりも大きくする。
【効果】本体部２から表示操作部３に向けて通信を行う際の転送単位を、画像データなどを送信するのに適した転送単位とし、表示操作部３から本体部２に向けて通信を行う際の転送単位を、キー入力の信号などを送信するのに適した転送単位とすることができる。 （もっと読む）

【課題】 装置間における双方向へのデータ転送時に異なるデータ処理が実行される場合であっても，装置間における双方向へのデータ転送時に使用されるバッファやバッファメモリ等の共用化を可能とすると共に，装置内の回路規模の縮小化を実現すること。
【解決手段】 ＥＥＰＲＯＭ３０とＨＤＤ４０との間のデータ転送時に異なるデータ処理（暗号化処理，復号処理）を実行するデータ転送装置１０Ｘにおいて，上記暗号化処理及び上記復号処理を実行させるための共通の鍵情報設定部１１を設けて，上記ＥＥＰＲＯＭ３０と上記ＨＤＤ４０との間における双方向へのデータ転送時にバッファメモリ或いはバッファ１３を共用する。 （もっと読む）

【課題】 仮想チャネル毎にパケットデータを発行する優先度を調停するアービトレーション手段を有するデータ転送装置において、自由度が高く高精度なデータ転送レート制御を可能にする。
【解決手段】 規格により規定されている仮想チャネル毎にパケットデータを発行する優先度を調停するアービトレーション手段３６の機能に加えて、発行するパケットデータのペイロードサイズを仮想チャネル毎に任意に指定するペイロードサイズ指定手段３８と、仮想チャネル毎に指定されたペイロードサイズのパケットデータを生成してアービトレーション手段３６に出力するパケット生成手段３２と、を備えることで、パケットデータのペイロードサイズを、必要なデータ転送レートが得られるアービトレーション手段３６による優先度との組合せで指定することで、より自由度が高い状態で、高精度なデータ転送レートの制御が可能となるようにした。 （もっと読む）

本コンピュータシステム（ＣＳ）は内蔵グラフィックスサブシステム（ＩＧＳ）とグラフィックスコネクタとを含む。第１のバスコネクションはデータをＣＳからＩＧＳへ伝達する。ループバックカードが、所定の位置に存在すれば、データはＩＧＳから第２のバスコネクションを経てＣＳへ逆戻りする。補助グラフィックスサブシステムが取り付けられていれば、ＩＧＳはデータ転送モードで動作する。データは第１のバスコネクションを経てＩＧＳへ伝達される。次に、ＩＧＳは、データを補助グラフィックスサブシステムへ転送する。第２のバスコネクションの一部分は、データを補助グラフィックスサブシステムからＣＳへ逆戻りするように伝達する。補助グラフィックスサブシステムは、ディスプレイ情報をＩＧＳへ逆戻りするように伝達し、そこで、そのディスプレイ情報は、ディスプレイ装置を制御するのに使用される。 （もっと読む）