データ送信装置、データ受信装置
【課題】データの送受信に際して、データバスの本数を極力減少させつつも、クロック信号の周波数が大きくなることを極力抑制する技術を提供する。
【解決手段】データ送信装置１０１とデータ受信装置１０２の間には複数のデータバスが設けられている。それぞれのデータバスは、複数のビットのデータを時分割で多重して、データ送信装置１０１からデータ受信装置１０２へ転送する。ただし、複数のデータバスのうち、１本のデータバスは、１ビットのデータ及び同期信号を時分割で多重して、データ送信装置１０１からデータ受信装置１０２へ転送する。
【解決手段】データ送信装置１０１とデータ受信装置１０２の間には複数のデータバスが設けられている。それぞれのデータバスは、複数のビットのデータを時分割で多重して、データ送信装置１０１からデータ受信装置１０２へ転送する。ただし、複数のデータバスのうち、１本のデータバスは、１ビットのデータ及び同期信号を時分割で多重して、データ送信装置１０１からデータ受信装置１０２へ転送する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルデータ（以下、単に「データ」と呼ぶ）を時分割多重して送信するデータ送信装置と、このデータ送信装置からデータを受信するデータ受信装置とに関する。
【背景技術】
【０００２】
１ビットあたりＦｂｐｓ（ビット／秒）（Ｆは任意の正の実数）のデータをＰビット単位（Ｐは２以上の任意の整数）で送受信するために、データ送信装置とデータ受信装置を、Ｐ本の１ビットデータバスと１本のクロックバスで接続する方法がある。この場合、クロックバスで伝送されるクロック信号の周波数（伝送クロック周波数）は、ＦＨｚ（ヘルツ）である。
【０００３】
また、データバスの本数を減らすために、１ビットあたりＦｂｐｓのデータＰビットのパラレルデータをＱビット単位（Ｑは２以上かつＰ以下の任意の整数）で時分割多重する方法もある。この方法では、Ｐ／Ｑ本（少数以下切り上げ）の１ビットデータバスでデータ送信装置とデータ受信装置を接続する。データバスの本数が減少すれば、データ送信機及びデータ受信機の構成を簡略化でき、コストを削減することができる。この場合、クロックバスで伝送されるクロック信号の周波数は、Ｆ×ＱＨｚである。また、この場合は、多重化されたデータをデータ受信装置が復号するために、同期信号（「同期データ」とも呼ぶ）を転送するバスをデータ送信装置とデータ受信装置の間に設ける必要がある。
【０００４】
なお、同期信号を転送するバスも、同期信号というデータを転送するという意味において、データバスと同様のものと見なすことができる。
【特許文献１】特開平５−１７５９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
データバスの本数（ビット幅）を少なくするためには、前述のように、Ｑの値をできるだけ大きくすればよいが、クロック信号の周波数も大きくなる。クロック信号の周波数が大きくなると、データ送信機及びデータ受信機の構成が複雑化し、コストが増大する。
【０００６】
本発明はこのような状況に鑑みてなされたものであり、データの送受信に際して、データバスの本数を極力減少させつつも、クロック信号の周波数が大きくなることを極力抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のデータ送信装置は、Ｆ（Ｆ；正の実数）ｂｐｓのデータをＱ（Ｑ；２以上の整数）本、時分割多重して（Ｆ×Ｑ）ｂｐｓの第１の多重データを生成する、Ｓ（Ｓ；１以上の整数）個の第１の多重手段と、（Ｑ−１）ビット長の同期データを生成する生成手段と、Ｆｂｐｓのデータ１本と前記同期データとを交互に時分割多重して（Ｆ×Ｑ）ｂｐｓの第２の多重データを生成する第２の多重手段と、（Ｆ×Ｑ）Ｈｚのクロック信号を生成するクロック信号生成手段と、前記Ｓ個の前記第１の多重データと、前記第２の多重データと、前記クロック信号とを、（Ｓ＋２）ビット幅のデータ伝送路を用い、前記クロック信号に同期させてデータ受信装置に対して送信する送信手段と、を備えることを特徴とする。
【０００８】
また、本発明のデータ受信装置は、Ｆｂｐｓ（Ｆ；正の実数）のデータＱ（Ｑ；２以上の整数）ビットが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第１の多重データをＳ（Ｓ；１以上の整数）個と、Ｆｂｐｓのデータ１ビットと（Ｑ−１）ビットの同期データが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第２の多重データと、（Ｆ×Ｑ）Ｈｚの第２のクロック信号とを、該第２のクロック信号に同期してデータ送信装置から受信する受信手段と、前記同期データに基づいて、Ｓ個の前記第１の多重データと前記第２の多重データを、（Ｑ×Ｓ＋１）個のＦｂｐｓのデータに復号する復号手段と、を備えることを特徴とする。
【０００９】
なお、その他の本発明の特徴は、添付図面及び以下の発明を実施するための最良の形態における記載によってさらに明らかになるものである。
【発明の効果】
【００１０】
以上の構成により、本発明によれば、データの送受信に際して、データバスの本数を極力減少させつつも、クロック信号の周波数が大きくなることを極力抑制することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を参照して、本発明の実施形態を説明する。以下で説明される個別の実施形態は、本発明の上位概念、中位概念および下位概念など種々の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。
【００１２】
［第１の実施形態］
＜データ伝送システム１００の構成＞
図1は、第１の実施形態に係るデータ伝送システム１００を示す図である。データ伝送システム１００は、データ送信装置１０１及びデータ受信装置１０２から構成される。データ送信装置１０１とデータ受信装置１０２は、１本のクロックバスであるクロックバス１０３と、２本の１ビットデータバスであるデータバス０（１０４）及びデータバス１（１０５）とにより、相互に接続されている。なお、データバスの本数は２本に限られず、２本以上の任意の本数でよい。
【００１３】
＜第１の実施形態の特徴＞
本実施形態では、５ビット単位のデータをデータ送信装置１０１からデータ受信装置１０２に転送するものとして説明する。すなわち、前述の背景技術で説明したＰの値が５であるものとする。
【００１４】
このとき、前述の背景技術で説明したＱの値は、３又は４の値を取りうる。すなわち、５ビット単位のデータを、３又は４ビット単位で時分割多重すれば、２本のデータバスを用いて５ビット単位のデータをデータ送信装置１０１からデータ受信装置１０２に転送することができる。
【００１５】
従来の方法では、多重化されたデータをデータ受信装置１０２が復号するために、２本のデータバスに加えて、同期信号を転送する専用のバスをデータ送信装置１０１とデータ受信装置１０２の間に設ける必要がある。本実施形態では、同期信号を転送する専用のバスを設けずに、２本のデータバスを用いて５ビット単位のデータと同期信号（同期ビットパターン）をデータ送信装置１０１からデータ受信装置１０２に転送することを可能にする。そのために、本実施形態では、Ｑ＝４とする。
【００１６】
なお、Ｑ＝５とすれば、従来の技術でも２本のデータバス（そのうち１本は同期信号を転送する専用のバス）で５ビット単位のデータをデータ送信装置１０１からデータ受信装置１０２に転送することは可能である。しかし、課題として前述したように、Ｑの値を大きくすればクロックバス１０３を流れるクロック信号の周波数も大きくなり、装置のコストが増加する。そこで、本実施形態では、データバスの本数を２本に抑えつつも、クロック信号の周波数を４倍（Ｑ倍）に留める。
【００１７】
以下、Ｑ＝４とすればよい理由を、データ送信装置１０１及びデータ受信装置１０２の構成と併せて説明する。
【００１８】
＜データ送信装置１０１の構成＞
図２は、データ送信装置１０１の構成を示すブロック図である。図３は、データ送信装置１０１内部を流れる種々の信号のタイミングを示す図である。
【００１９】
ＳＤ０（２０１）〜ＳＤ４（２０５）は、データ送信装置１０１からデータ受信装置１０２へ転送する５ビット単位のデータを示す。ＳＣＬＫ２０６は、ＳＤ０（２０１）〜ＳＤ４（２０５）の転送速度（Ｆｂｐｓ）に同期したクロック信号を示す。
【００２０】
ＳＣＬＫ２０６とＳＤ０（２０１）のタイミングを図３に示す。図３に示すように、ＳＣＬＫ２０６が立ち上がるタイミングでＳＤ０（２０１）が次々とデータ送信装置１０１に入力される。すなわち、ＳＣＬＫ２０６の１周期の間に、ＳＤ０（２０１）が１ビット、データ送信装置１０１に入力される。図示しないが、ＳＤ１（２０２）〜ＳＤ４（２０５）も、ＳＤ０（２０１）と同様である。
【００２１】
なお、本実施形態では、ＳＣＬＫ２０６や後述するＣＬＫ２３０などが「立ち上がる」タイミングでデータ入力などの処理が行われるものとする。しかし、「立ち下がる」タイミングで処理が行われるようにデータ送信装置１０１やデータ受信装置１０２などを構成してもよい。
【００２２】
４逓倍器２２５は、ＳＣＬＫ２０６の周波数を４倍した周波数のクロック信号（ＣＬＫ２３０）を生成する。ＣＬＫ２３０は、クロックバス１０３を介してデータ受信装置１０２に転送される。
【００２３】
ＣＬＫ２３０のタイミングを図３に示す。図３においてＳＣＬＫ２０６とＣＬＫ２３０を比較すれば明らかなように、ＣＬＫ２３０の周波数は、ＳＣＬＫ２０６の周波数の４倍である。
【００２４】
カウンタ２２６は、ＳＣＬＫ２０６とＣＬＫ２３０の位相関係を示すためのものであり、リセット発生器２２３は、カウンタ２２６にリセット信号２２４を与えてカウンタ２２６の値を０にするためのものである。カウンタ２２６の初期値は０であり、ＣＬＫ２３０の入力を受けるたびにカウントアップする。リセット発生器２２３は、ＳＣＬＫ２０６の立ち上がりとＣＬＫ２３０の立ち上がりが一致するときにリセット信号２２４をカウンタ２２６に与える。したがって、カウンタ２２６は０〜３の値を取る。
【００２５】
リセット信号２２４とカウンタ出力２２７のタイミングを図３に示す。図３に示すように、カウンタ出力２２７の値はＣＬＫ２３０が立ち上がるたびにカウントアップされるが、リセット信号２２４の立ち上がりのタイミングでは０にリセットされる。
【００２６】
ＤＦＦ２０７〜ＤＦＦ２１１は、ＳＤ０（２０１）〜ＳＤ４（２０５）の５ビットのデータを、ＳＣＬＫ２０６の間遅延させる遅延回路として動作するフリップフロップ回路(Delay Flip Flop)である。すなわち、ＳＤ０（２０１）〜ＳＤ４（２０５）の値は、ＳＣＬＫ２０６の１周期の間、ＤＦＦ２０７〜ＤＦＦ２１１に保持される。
【００２７】
ＤＦＦ２０７〜ＤＦＦ２１１が保持するデータを、図３に示す。図３に示すように、ＳＣＬＫ２０６の１周期の間、例えばＤ０＿１〜Ｄ４＿１のように、同じタイミングでデータ受信装置１０２に入力されたＳＤ０（２０１）〜ＳＤ４（２０５）の値がＤＦＦ２０７〜ＤＦＦ２１１に保持される。
【００２８】
ＳＹＮＣ発生器２１７は、多重化されたデータをデータ受信装置１０２が復号するため同期信号を発生させるためのものである。ＳＹＮＣ発生器２１７は、ＳＣＬＫ２０６に同期して、同期信号をバス２１８〜２２０に出力する。同期信号の詳細は、後述する。
【００２９】
セレクタ２２１は、カウンタ出力２２７の値に従って、ＤＦＦ２０７〜ＤＦＦ２１０の出力（すなわちＳＤ０（２０１）〜ＳＤ３（２０４））のうちいずれかをＤＡＴＡ０（２２８）として選択する。ＤＡＴＡ０（２２８）は、データバス０（１０４）を介してデータ受信装置１０２に転送される。これにより、ＳＤ０（２０１）〜ＳＤ３（２０４）からなるＦｂｐｓのデータ４ビットが時分割多重され、（Ｆ×４）ｂｐｓの多重データとなる。
【００３０】
セレクタ２２２は、カウンタ出力２２７の値に従って、ＤＦＦ２１１の出力（すなわちＳＤ４（２０５））及びバス２１８〜２２０の出力のうちいずれかをＤＡＴＡ１（２２９）として選択する。ＤＡＴＡ１（２２９）は、データバス１（１０５）を介してデータ受信装置１０２に転送される。これにより、ＳＤ４（２０５）及び同期信号からなるＦｂｐｓのデータ４ビットが時分割多重され、（Ｆ×４）ｂｐｓの多重データとなる。
【００３１】
ＤＡＴＡ０（２２８）及びＤＡＴＡ１（２２９）の値を、図３に示す。図３において、Ｓ０、Ｓ１、Ｓ２は、それぞれバス２１８〜２２０の出力を示す。また、Ｓ０＿ｎはｎ番目のバス２１８の出力を示す。ただし、ｎは相対的な値であり、０や負の値も取りうる。Ｓ１、Ｓ２に関しても同様である。
【００３２】
図３から明らかなように、カウンタ出力２２７の値が０のときはＳＤ０（２０１）、ＳＤ４（２０５）がそれぞれＤＡＴＡ０（２２８）、ＤＡＴＡ１（２２９）として選択される。同様に、カウンタ出力２２７の値が１のときはＳＤ１（２０２）とＳ０が、２のときはＳＤ２（２０３）とＳ１が、３のときはＳＤ３（２０４）とＳ２が、それぞれ選択される。
【００３３】
ＳＹＮＣ発生器２１７が発生する同期信号について説明する。本実施形態では、ＳＹＮＣ発生器２１７は、Ｓ０＝０、Ｓ１＝１、Ｓ２＝０というビットパターンの同期信号を発生するものとする。なお、本実施形態において、同期信号は３ビット、すなわち、（Ｑ−１）ビットである。
【００３４】
図４は、カウンタ出力２２７に応じたＤＡＴＡ１（２２９）の内容と、ＤＡＴＡ１（２２９）の移動加算結果を示す図である。移動加算結果とは、あるタイミングまでの直近のｍビット（本実施形態では、ｍ＝Ｑ＝４）を加算した値を意味する。例えば、ＤＡＴＡ１（２２９）としてＳ０＿１が選択されているタイミングでは、移動加算結果は、Ｓ１＿０＋Ｓ２＿０＋Ｄ４＿１＋Ｓ０＿１＝１である。また、図４において、上から３番目の列はＤＡＴＡ１（２２９）の実際の値（０又は１）を示す。
【００３５】
同期信号は、Ｓ０＝０、Ｓ１＝１、Ｓ２＝０のビットパターンであるため、移動加算結果は、ＳＤ４（２０５）の値に応じて１又は２となる。すなわち、ＳＤ４（２０５）が０の場合、移動加算結果は１であり、ＳＤ４（２０５）が１の場合、移動加算結果は２である。
【００３６】
また、移動加算結果が変化するタイミング（図４におけるＡ，Ｂのタイミング）は、ＳＤ４（２０５）が変化するタイミングと一致する。詳細はデータ受信装置１０２の構成と併せて説明するが、この特徴を使うことで、データ受信装置１０２で多重化されたデータを復号することが可能となる。
【００３７】
なお、同期信号のビットパターンとしては、Ｓ０＝０、Ｓ１＝１、Ｓ２＝０に限られるものではなく、ＤＡＴＡ１（２２９）の移動加算結果がＳＤ４（２０５）の変化に応じて変化し得る限り、任意のパターンを用いることができる。
【００３８】
以上の構成により、データ送信装置１０１は、ＳＤ０（２０１）〜ＳＤ３（２０４）からなる多重データと、ＳＤ４（２０５）及び同期信号からなる多重データと、ＣＬＫ２３０とを、ＣＬＫ２３０に同期させてデータ受信装置１０２に対して送信する。
【００３９】
＜データ受信装置１０２の構成＞
図５は、データ受信装置１０２の構成を示すブロック図である。
【００４０】
データ受信装置１０２は、クロックバス１０３、データバス０（１０４）、及びデータバス１（１０５）を介して、ＤＡＴＡ０（２２８）、ＤＡＴＡ１（２２９）、及びＣＬＫ２３０を、ＣＬＫ２３０に同期してデータ送信装置１０１から受信する。より詳細には、データ受信装置１０２は、データバス０（１０４）からはＳＤ０（２０１）〜ＳＤ３（２０４）からなる多重データを受信し、データバス１（１０５）からはＳＤ４（２０５）及び同期信号からなる多重データを受信する。
【００４１】
移動加算器５１０は、ＤＦＦ５０４〜ＤＦＦ５０６及び加算器５０７〜加算器５０９を備え、移動加算結果５１６を出力する。移動加算結果５１６は、図４を参照して説明した移動加算結果と同一のものである。
【００４２】
移動加算結果５１６は、２つの経路に分かれて判定部５１２に入力される。第１の経路では、移動加算結果５１６は判定部５１２に直接入力される。第２の経路では、移動加算結果５１６はＤＦＦ５１１によりＣＬＫ２３０の１クロック分遅延させられてから判定部５１２に入力される。したがって、判定部５１２は、移動加算結果５１６が変化するタイミング（図４におけるＡ，Ｂのタイミング）を検出することができる。
【００４３】
カウンタ５１３は、図２のカウンタ２２６と同様、ＣＬＫ２３０の入力を受けるたびにカウントアップする。また、図示しないが、カウンタ５１３の値が３の時にＣＬＫ２３０の入力を受けると、カウンタ５１３の値は０にリセットされる。
【００４４】
復号回路５１４は、ＤＡＴＡ０（２２８）、ＤＡＴＡ１（２２９）、及びカウンタ５１３の値から、受信したデータをＳＤ０（２０１）〜ＳＤ４（２０５）に復号し、バス５１７〜バス５２１に出力する。具体的には、カウンタ５１３の値が０〜３のときは、復号回路５１４はＤＡＴＡ０（２２８）の値をそれぞれＳＤ０（２０１）〜ＳＤ３（２０４）として出力する。同様に、カウンタ５１３の値が０のときは、復号回路５１４はＤＡＴＡ１（２２９）の値をＳＤ４（２０５）として出力するが、カウンタ５１３の値が１〜３のときは、ＤＡＴＡ１（２２９）の値は同期信号であるため、無視する（出力しない）。
【００４５】
４分周期５１５は、ＣＬＫ２３０を４分周（１／４倍）して、ＳＤ０（２０１）〜ＳＤ４（２０５）に同期したクロック信号であるＳＣＬＫ２０６を生成し、バス５１６に出力する。このとき、４分周期５１５はカウンタ５１３の値を利用して、ＳＤ０（２０１）〜ＳＤ４（２０５）とＳＣＬＫ２０６の関係が、図３に示す関係になるようにＳＣＬＫ２０６を生成する。
【００４６】
次に、図６を参照して、データ受信装置１０２がデータ送信装置１０１と同期を取り、復号回路５１４がデータ送信装置１０１から受信したデータを復号する処理の流れを説明する。
【００４７】
ステップＳ６０１で、復号回路５１４は、ＣＬＫ２３０の入力を受けると、前述のようにカウンタ５１３の値に従って、データ送信装置１０１から受信したデータを復号する。この時点では、データ送信装置１０１とデータ受信装置１０２の同期が取れているとは限らない。
【００４８】
ステップＳ６０２で、判定部５１２は、移動加算結果５１６が１から２又は２から１へ変化したか否かを判定する。移動加算結果５１６が１から２又は２から１へ変化した場合はステップＳ６０３に進み、そうでない場合はステップＳ６０１に戻る。
【００４９】
ステップＳ６０３で、判定部５１２は、カウンタ５１３の値を１にセットする。これにより、データ送信装置１０１とデータ受信装置１０２の同期が取れる。次いでステップＳ６０１に戻り、同様の処理を繰り返すが、これ以降のステップＳ６０１におけるデータの復号では、データ送信装置１０１とデータ受信装置１０２の同期が取れている。
【００５０】
ステップＳ６０３でカウンタ５１３の値を１にセットする理由を、図４を参照して説明する。例えば、判定部５１２が、移動加算結果５１６が１から２に変化したことを検知したタイミング（Ａのタイミング）では、ＤＡＴＡ１（２２９）はＤ４＿３である。したがって、次にＣＬＫ２３０が入力されたときに、復号回路５１４はＤＡＴＡ１（２２９）がＳ０＿３であると判断する必要がある（したがって、実際には、復号回路５１４はＤＡＴＡ１（２２９）を出力しない）。そのためには、カウンタ５１３の値は１である必要がある。なお、図３から明らかなように、このとき、復号回路５１４は、ＤＡＴＡ０（２２８）をＤ１＿３であると判断し、バス５１８に出力する。
【００５１】
＜第１の実施形態の拡張＞
本実施形態では、セレクタの数がセレクタ２２１とセレクタ２２２の２個であるものとしてデータ送信装置１０１及びデータ受信装置１０２を説明した。しかし、当業者であれば、セレクタの数が２個以外の場合にも、同様のコンセプトをデータ送信装置１０１及びデータ受信装置１０２に容易に適用することができる。
【００５２】
このとき、Ｒ個（Ｒは２以上の自然数）のうち、１つのセレクタには１ビットのデータとＱ−１ビットの同期信号が入力され、それ以外のセレクタにはＱビットのデータが入力される。例えば、第１の実施形態において、Ｐ＝９、Ｑ＝４とすれば、９ビットのデータを４ビット、４ビット、１ビットに分けて、３つのデータバスによりデータ送信装置１０１からデータ受信装置１０２へ転送することができる。
【００５３】
また、本実施形態では、Ｐ＝５、Ｑ＝４であるとして、データ送信装置１０１及びデータ受信装置１０２を説明した。しかし、当業者であれば、Ｐ＝５以外の場合にも、同様のコンセプトをデータ送信装置１０１及びデータ受信装置１０２に容易に適用することができる。以下、Ｐ＝５以外の場合を簡単に説明する。
【００５４】
Ｐ＝５以外の場合は、Ｑ＝（Ｐ／（Ｒ−１）；少数以下切り捨て）−１とする（ただし、Ｒ＞＝２）。また、データ送信装置１０１のセレクタ２２１及びセレクタ２２２は、Ｑ個のデータから１つを選択することができる。これに応じて、ＤＦＦ２０７などの数も適宜増減される。ＳＹＮＣ発生器２１７は、Ｑ−１ビットの同期信号を出力する。４逓倍器２２５は、ＳＣＬＫ２０６を、４倍ではなくＱ倍にする。カウンタ２２６は、０〜（Ｑ−１）の値を取る。詳細は省略するが、これらの変更に合わせて、データ送信装置１０１に種々の変更が加えられる。
【００５５】
また、詳細は省略するが、データ受信装置１０２にも種々の変更が加えられる。例えば、移動加算器５１０は、４ビットではなく、Ｑビットの移動加算結果を出力するように構成される。
【００５６】
ＳＹＮＣ発生器２１７が出力する同期信号のビットパターンは、例えば、Ｓ０＝０、Ｓ１＝１、Ｓ２＝０、Ｓ３＝０となる（Ｐ＝６の場合）。これにより、Ｐ＝５の場合と同様、データ受信装置１０２の判定部５１２は、ＤＡＴＡ１（２２９）が変化するタイミングを検出して、データ受信装置１０２はデータ送信装置１０１と同期を取ることができる。
【００５７】
以上の拡張により、データ送信装置１０１に入力されるデータのビット数の単位（すなわちＰの値）が変化しても、データバスの本数を極力減少させつつも、クロック信号の周波数が大きくなることを極力抑制することが可能となる。
【００５８】
＜第１の実施形態のまとめ＞
以上説明したように、本実施形態によれば、データ送信装置１０１とデータ受信装置１０２の間には複数のデータバスが設けられている。それぞれのデータバスは、複数のビットのデータを時分割で多重して、データ送信装置１０１からデータ受信装置１０２へ転送する。ただし、複数のデータバスのうち、１本のデータバスは、１ビットのデータ及び同期信号を時分割で多重して、データ送信装置１０１からデータ受信装置１０２へ転送する。
【００５９】
これにより、データ送信装置１０１とデータ受信装置１０２の間におけるデータの送受信に際して、データバスの本数を極力減少させつつも、クロック信号の周波数が大きくなることを極力抑制することが可能となる。
【００６０】
［第２の実施形態］
第１の実施形態では、データ送信装置１０１からデータ受信装置１０２へ転送するデータのうちＳＤ４（２０５）の値が変化することを利用して、データ受信装置１０２がデータ送信装置１０１と同期を取ることを説明した。したがって、ＳＤ４（２０５）が変化しない場合（ＳＤ４（２０５）が固定データである場合）は、データ送信装置１０１とデータ受信装置１０２を同期させることができない。
【００６１】
第２の実施形態では、ＳＤ４（２０５）が変化しない場合でも、データ送信装置１０１とデータ受信装置１０２を同期させることができる方法を説明する。
【００６２】
なお、本実施形態において、データ送信装置１０１及びデータ受信装置１０２の構成は、ＳＹＮＣ発生器２１７及び判定部５１２を除き、第１の実施形態と同様であるため、その説明を省略する。
【００６３】
＜ＳＹＮＣ発生器２１７について＞
ＳＹＮＣ発生器２１７は通常、第１の実施形態と同様、Ｓ０＝０、Ｓ１＝１、Ｓ２＝０というビットパターンの同期信号を発生する（図４参照）。しかし、ＳＹＮＣ発生器２１７に入力されるＳＤ４（２０５）の値（図２参照）が所定の期間（例えばＳＣＬＫ２０６の３周期分）変化しない場合、ＳＹＮＣ発生器２１７は第１の実施形態とは異なるパターンの同期信号を発生する。以下、図７を参照して説明する。
【００６４】
図７（ａ）は、ＳＤ４（２０５）の値が０から変化しない場合の同期信号の変化を示す図である。この場合、ＳＹＮＣ発生器２１７は、ＳＣＬＫ２０６の１周期分だけ、Ｓ０＝０、Ｓ１＝０、Ｓ２＝０というビットパターンの同期信号を発生する。これにより、ＤＡＴＡ１（２２９）の移動加算結果が１から０又は０から１に変化するタイミング（図７（ａ）におけるＣ，Ｄのタイミング）が発生する。
【００６５】
図７（ｂ）は、ＳＤ４（２０５）の値が１から変化しない場合の同期信号の変化を示す図である。この場合、ＳＹＮＣ発生器２１７は、ＳＣＬＫ２０６の１周期分だけ、Ｓ０＝１、Ｓ１＝１、Ｓ２＝０というビットパターンの同期信号を発生する。これにより、ＤＡＴＡ１（２２９）の移動加算結果が２から３又は３から２に変化するタイミング（図７（ｂ）におけるＥ，Ｆのタイミング）が発生する。
【００６６】
＜判定部５１２について＞
判定部５１２は、第１の実施形態と同様、移動加算結果５１６が変化するタイミングを検出する。ただし、第１の実施形態とは異なり、移動加算結果５１６が変化するタイミングは、図４におけるＡ，Ｂのタイミングに加えて、図７におけるＣ，Ｄ，Ｅ，Ｆのタイミングである場合もある。
【００６７】
したがって、図６のステップＳ６０２及びＳ６０３における処理が、第１の実施形態と異なる。判定部５１２は移動加算結果５１６が変化したことを検出すると、移動加算結果５１６の変化が１から２又は２から１の場合はカウンタ５１３の値を１にセットする（第１の実施形態と同様）。しかし、移動加算結果５１６の変化が１から０又は０から１の場合はカウンタ５１３の値を３にセットする。また、移動加算結果５１６の変化が２から３又は３から２の場合はカウンタ５１３の値に２をセットする。カウンタ５１３の値を３又は２にセットする理由は、第１の実施形態においてカウンタ５１３の値を１にセットする理由と同様であるため、説明を省略する。
【００６８】
なお、ＳＹＮＣ発生器２１７が発生する同期信号のパターンとしては、判定部５１２が図４及び図７におけるＡ〜Ｆのタイミングを区別して検出できる限り、任意のパターンを用いることができる。「Ａ〜Ｆのタイミングを区別」するためには、それぞれのタイミングにおいて、移動加算結果５１６が異なる変化をしなければならないことに注意されたい。例えば、Ａのタイミングにおいて移動加算結果５１６は１から２に変化するため、Ｃのタイミングにおいては、移動加算結果５１６はそれ以外（本実施形態では１から０）の変化をしなければならない。
【００６９】
＜第２の実施形態の拡張＞
第２の実施形態においても、第１の実施形態と同様、データ送信装置１０１のセレクタの数を２個以外にしたり、Ｐの値を５以外にしたりすることができる。この場合のＳＹＮＣ発生器２１７が発生する同期信号のパターンも、判定部５１２が図４及び図７におけるＡ〜Ｆのタイミングを区別して検出できるようにすればよい。
【００７０】
＜第２の実施形態のまとめ＞
以上説明したように、本実施形態によれば、ＳＤ４（２０５）の値が変化しない場合、ＳＹＮＣ発生器２１７は、ＳＣＬＫ２０６の１周期分だけ異なるパターンの同期信号を発生させる。
【００７１】
これにより、ＳＤ４（２０５）の値が変化しない場合でも移動加算結果５１６を変化させることができるため、データ受信装置１０２はデータ送信装置１０１と同期を取ることが可能となる。
【００７２】
［その他の実施形態］
上述した各実施の形態の処理は、各機能を具現化したソフトウェアのプログラムコードを記録した記憶媒体をシステム或は装置に提供してもよい。そして、そのシステム或は装置のコンピュータ（又はＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行することによって、前述した実施形態の機能を実現することができる。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。このようなプログラムコードを供給するための記憶媒体としては、例えば、フロッピィ（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスクなどを用いることができる。或いは、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭなどを用いることもできる。
【００７３】
また、コンピュータが読み出したプログラムコードを実行することにより、前述した各実施の形態の機能が実現されるだけではない。そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）などが実際の処理の一部又は全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も含まれている。
【００７４】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書きこまれてもよい。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部又は全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も含むものである。
【図面の簡単な説明】
【００７５】
【図１】第１の実施形態に係るデータ伝送システム１００を示す図である。
【図２】データ送信装置１０１の構成を示すブロック図である。
【図３】データ送信装置１０１内部を流れる種々の信号のタイミングを示す図である。
【図４】カウンタ出力２２７に応じたＤＡＴＡ１（２２９）の内容と、ＤＡＴＡ１（２２９）の移動加算結果を示す図である。
【図５】データ受信装置１０２の構成を示すブロック図である。
【図６】データ受信装置１０２がデータ送信装置１０１と同期を取り、復号回路５１４がデータ送信装置１０１から受信したデータを復号する処理の流れを示すフローチャートである。
【図７】カウンタ出力２２７及びＳＤ４（２０５）に応じたＤＡＴＡ１（２２９）の内容と、ＤＡＴＡ１（２２９）の移動加算結果を示す図である。
【技術分野】
【０００１】
本発明は、デジタルデータ（以下、単に「データ」と呼ぶ）を時分割多重して送信するデータ送信装置と、このデータ送信装置からデータを受信するデータ受信装置とに関する。
【背景技術】
【０００２】
１ビットあたりＦｂｐｓ（ビット／秒）（Ｆは任意の正の実数）のデータをＰビット単位（Ｐは２以上の任意の整数）で送受信するために、データ送信装置とデータ受信装置を、Ｐ本の１ビットデータバスと１本のクロックバスで接続する方法がある。この場合、クロックバスで伝送されるクロック信号の周波数（伝送クロック周波数）は、ＦＨｚ（ヘルツ）である。
【０００３】
また、データバスの本数を減らすために、１ビットあたりＦｂｐｓのデータＰビットのパラレルデータをＱビット単位（Ｑは２以上かつＰ以下の任意の整数）で時分割多重する方法もある。この方法では、Ｐ／Ｑ本（少数以下切り上げ）の１ビットデータバスでデータ送信装置とデータ受信装置を接続する。データバスの本数が減少すれば、データ送信機及びデータ受信機の構成を簡略化でき、コストを削減することができる。この場合、クロックバスで伝送されるクロック信号の周波数は、Ｆ×ＱＨｚである。また、この場合は、多重化されたデータをデータ受信装置が復号するために、同期信号（「同期データ」とも呼ぶ）を転送するバスをデータ送信装置とデータ受信装置の間に設ける必要がある。
【０００４】
なお、同期信号を転送するバスも、同期信号というデータを転送するという意味において、データバスと同様のものと見なすことができる。
【特許文献１】特開平５−１７５９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
データバスの本数（ビット幅）を少なくするためには、前述のように、Ｑの値をできるだけ大きくすればよいが、クロック信号の周波数も大きくなる。クロック信号の周波数が大きくなると、データ送信機及びデータ受信機の構成が複雑化し、コストが増大する。
【０００６】
本発明はこのような状況に鑑みてなされたものであり、データの送受信に際して、データバスの本数を極力減少させつつも、クロック信号の周波数が大きくなることを極力抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のデータ送信装置は、Ｆ（Ｆ；正の実数）ｂｐｓのデータをＱ（Ｑ；２以上の整数）本、時分割多重して（Ｆ×Ｑ）ｂｐｓの第１の多重データを生成する、Ｓ（Ｓ；１以上の整数）個の第１の多重手段と、（Ｑ−１）ビット長の同期データを生成する生成手段と、Ｆｂｐｓのデータ１本と前記同期データとを交互に時分割多重して（Ｆ×Ｑ）ｂｐｓの第２の多重データを生成する第２の多重手段と、（Ｆ×Ｑ）Ｈｚのクロック信号を生成するクロック信号生成手段と、前記Ｓ個の前記第１の多重データと、前記第２の多重データと、前記クロック信号とを、（Ｓ＋２）ビット幅のデータ伝送路を用い、前記クロック信号に同期させてデータ受信装置に対して送信する送信手段と、を備えることを特徴とする。
【０００８】
また、本発明のデータ受信装置は、Ｆｂｐｓ（Ｆ；正の実数）のデータＱ（Ｑ；２以上の整数）ビットが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第１の多重データをＳ（Ｓ；１以上の整数）個と、Ｆｂｐｓのデータ１ビットと（Ｑ−１）ビットの同期データが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第２の多重データと、（Ｆ×Ｑ）Ｈｚの第２のクロック信号とを、該第２のクロック信号に同期してデータ送信装置から受信する受信手段と、前記同期データに基づいて、Ｓ個の前記第１の多重データと前記第２の多重データを、（Ｑ×Ｓ＋１）個のＦｂｐｓのデータに復号する復号手段と、を備えることを特徴とする。
【０００９】
なお、その他の本発明の特徴は、添付図面及び以下の発明を実施するための最良の形態における記載によってさらに明らかになるものである。
【発明の効果】
【００１０】
以上の構成により、本発明によれば、データの送受信に際して、データバスの本数を極力減少させつつも、クロック信号の周波数が大きくなることを極力抑制することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を参照して、本発明の実施形態を説明する。以下で説明される個別の実施形態は、本発明の上位概念、中位概念および下位概念など種々の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。
【００１２】
［第１の実施形態］
＜データ伝送システム１００の構成＞
図1は、第１の実施形態に係るデータ伝送システム１００を示す図である。データ伝送システム１００は、データ送信装置１０１及びデータ受信装置１０２から構成される。データ送信装置１０１とデータ受信装置１０２は、１本のクロックバスであるクロックバス１０３と、２本の１ビットデータバスであるデータバス０（１０４）及びデータバス１（１０５）とにより、相互に接続されている。なお、データバスの本数は２本に限られず、２本以上の任意の本数でよい。
【００１３】
＜第１の実施形態の特徴＞
本実施形態では、５ビット単位のデータをデータ送信装置１０１からデータ受信装置１０２に転送するものとして説明する。すなわち、前述の背景技術で説明したＰの値が５であるものとする。
【００１４】
このとき、前述の背景技術で説明したＱの値は、３又は４の値を取りうる。すなわち、５ビット単位のデータを、３又は４ビット単位で時分割多重すれば、２本のデータバスを用いて５ビット単位のデータをデータ送信装置１０１からデータ受信装置１０２に転送することができる。
【００１５】
従来の方法では、多重化されたデータをデータ受信装置１０２が復号するために、２本のデータバスに加えて、同期信号を転送する専用のバスをデータ送信装置１０１とデータ受信装置１０２の間に設ける必要がある。本実施形態では、同期信号を転送する専用のバスを設けずに、２本のデータバスを用いて５ビット単位のデータと同期信号（同期ビットパターン）をデータ送信装置１０１からデータ受信装置１０２に転送することを可能にする。そのために、本実施形態では、Ｑ＝４とする。
【００１６】
なお、Ｑ＝５とすれば、従来の技術でも２本のデータバス（そのうち１本は同期信号を転送する専用のバス）で５ビット単位のデータをデータ送信装置１０１からデータ受信装置１０２に転送することは可能である。しかし、課題として前述したように、Ｑの値を大きくすればクロックバス１０３を流れるクロック信号の周波数も大きくなり、装置のコストが増加する。そこで、本実施形態では、データバスの本数を２本に抑えつつも、クロック信号の周波数を４倍（Ｑ倍）に留める。
【００１７】
以下、Ｑ＝４とすればよい理由を、データ送信装置１０１及びデータ受信装置１０２の構成と併せて説明する。
【００１８】
＜データ送信装置１０１の構成＞
図２は、データ送信装置１０１の構成を示すブロック図である。図３は、データ送信装置１０１内部を流れる種々の信号のタイミングを示す図である。
【００１９】
ＳＤ０（２０１）〜ＳＤ４（２０５）は、データ送信装置１０１からデータ受信装置１０２へ転送する５ビット単位のデータを示す。ＳＣＬＫ２０６は、ＳＤ０（２０１）〜ＳＤ４（２０５）の転送速度（Ｆｂｐｓ）に同期したクロック信号を示す。
【００２０】
ＳＣＬＫ２０６とＳＤ０（２０１）のタイミングを図３に示す。図３に示すように、ＳＣＬＫ２０６が立ち上がるタイミングでＳＤ０（２０１）が次々とデータ送信装置１０１に入力される。すなわち、ＳＣＬＫ２０６の１周期の間に、ＳＤ０（２０１）が１ビット、データ送信装置１０１に入力される。図示しないが、ＳＤ１（２０２）〜ＳＤ４（２０５）も、ＳＤ０（２０１）と同様である。
【００２１】
なお、本実施形態では、ＳＣＬＫ２０６や後述するＣＬＫ２３０などが「立ち上がる」タイミングでデータ入力などの処理が行われるものとする。しかし、「立ち下がる」タイミングで処理が行われるようにデータ送信装置１０１やデータ受信装置１０２などを構成してもよい。
【００２２】
４逓倍器２２５は、ＳＣＬＫ２０６の周波数を４倍した周波数のクロック信号（ＣＬＫ２３０）を生成する。ＣＬＫ２３０は、クロックバス１０３を介してデータ受信装置１０２に転送される。
【００２３】
ＣＬＫ２３０のタイミングを図３に示す。図３においてＳＣＬＫ２０６とＣＬＫ２３０を比較すれば明らかなように、ＣＬＫ２３０の周波数は、ＳＣＬＫ２０６の周波数の４倍である。
【００２４】
カウンタ２２６は、ＳＣＬＫ２０６とＣＬＫ２３０の位相関係を示すためのものであり、リセット発生器２２３は、カウンタ２２６にリセット信号２２４を与えてカウンタ２２６の値を０にするためのものである。カウンタ２２６の初期値は０であり、ＣＬＫ２３０の入力を受けるたびにカウントアップする。リセット発生器２２３は、ＳＣＬＫ２０６の立ち上がりとＣＬＫ２３０の立ち上がりが一致するときにリセット信号２２４をカウンタ２２６に与える。したがって、カウンタ２２６は０〜３の値を取る。
【００２５】
リセット信号２２４とカウンタ出力２２７のタイミングを図３に示す。図３に示すように、カウンタ出力２２７の値はＣＬＫ２３０が立ち上がるたびにカウントアップされるが、リセット信号２２４の立ち上がりのタイミングでは０にリセットされる。
【００２６】
ＤＦＦ２０７〜ＤＦＦ２１１は、ＳＤ０（２０１）〜ＳＤ４（２０５）の５ビットのデータを、ＳＣＬＫ２０６の間遅延させる遅延回路として動作するフリップフロップ回路(Delay Flip Flop)である。すなわち、ＳＤ０（２０１）〜ＳＤ４（２０５）の値は、ＳＣＬＫ２０６の１周期の間、ＤＦＦ２０７〜ＤＦＦ２１１に保持される。
【００２７】
ＤＦＦ２０７〜ＤＦＦ２１１が保持するデータを、図３に示す。図３に示すように、ＳＣＬＫ２０６の１周期の間、例えばＤ０＿１〜Ｄ４＿１のように、同じタイミングでデータ受信装置１０２に入力されたＳＤ０（２０１）〜ＳＤ４（２０５）の値がＤＦＦ２０７〜ＤＦＦ２１１に保持される。
【００２８】
ＳＹＮＣ発生器２１７は、多重化されたデータをデータ受信装置１０２が復号するため同期信号を発生させるためのものである。ＳＹＮＣ発生器２１７は、ＳＣＬＫ２０６に同期して、同期信号をバス２１８〜２２０に出力する。同期信号の詳細は、後述する。
【００２９】
セレクタ２２１は、カウンタ出力２２７の値に従って、ＤＦＦ２０７〜ＤＦＦ２１０の出力（すなわちＳＤ０（２０１）〜ＳＤ３（２０４））のうちいずれかをＤＡＴＡ０（２２８）として選択する。ＤＡＴＡ０（２２８）は、データバス０（１０４）を介してデータ受信装置１０２に転送される。これにより、ＳＤ０（２０１）〜ＳＤ３（２０４）からなるＦｂｐｓのデータ４ビットが時分割多重され、（Ｆ×４）ｂｐｓの多重データとなる。
【００３０】
セレクタ２２２は、カウンタ出力２２７の値に従って、ＤＦＦ２１１の出力（すなわちＳＤ４（２０５））及びバス２１８〜２２０の出力のうちいずれかをＤＡＴＡ１（２２９）として選択する。ＤＡＴＡ１（２２９）は、データバス１（１０５）を介してデータ受信装置１０２に転送される。これにより、ＳＤ４（２０５）及び同期信号からなるＦｂｐｓのデータ４ビットが時分割多重され、（Ｆ×４）ｂｐｓの多重データとなる。
【００３１】
ＤＡＴＡ０（２２８）及びＤＡＴＡ１（２２９）の値を、図３に示す。図３において、Ｓ０、Ｓ１、Ｓ２は、それぞれバス２１８〜２２０の出力を示す。また、Ｓ０＿ｎはｎ番目のバス２１８の出力を示す。ただし、ｎは相対的な値であり、０や負の値も取りうる。Ｓ１、Ｓ２に関しても同様である。
【００３２】
図３から明らかなように、カウンタ出力２２７の値が０のときはＳＤ０（２０１）、ＳＤ４（２０５）がそれぞれＤＡＴＡ０（２２８）、ＤＡＴＡ１（２２９）として選択される。同様に、カウンタ出力２２７の値が１のときはＳＤ１（２０２）とＳ０が、２のときはＳＤ２（２０３）とＳ１が、３のときはＳＤ３（２０４）とＳ２が、それぞれ選択される。
【００３３】
ＳＹＮＣ発生器２１７が発生する同期信号について説明する。本実施形態では、ＳＹＮＣ発生器２１７は、Ｓ０＝０、Ｓ１＝１、Ｓ２＝０というビットパターンの同期信号を発生するものとする。なお、本実施形態において、同期信号は３ビット、すなわち、（Ｑ−１）ビットである。
【００３４】
図４は、カウンタ出力２２７に応じたＤＡＴＡ１（２２９）の内容と、ＤＡＴＡ１（２２９）の移動加算結果を示す図である。移動加算結果とは、あるタイミングまでの直近のｍビット（本実施形態では、ｍ＝Ｑ＝４）を加算した値を意味する。例えば、ＤＡＴＡ１（２２９）としてＳ０＿１が選択されているタイミングでは、移動加算結果は、Ｓ１＿０＋Ｓ２＿０＋Ｄ４＿１＋Ｓ０＿１＝１である。また、図４において、上から３番目の列はＤＡＴＡ１（２２９）の実際の値（０又は１）を示す。
【００３５】
同期信号は、Ｓ０＝０、Ｓ１＝１、Ｓ２＝０のビットパターンであるため、移動加算結果は、ＳＤ４（２０５）の値に応じて１又は２となる。すなわち、ＳＤ４（２０５）が０の場合、移動加算結果は１であり、ＳＤ４（２０５）が１の場合、移動加算結果は２である。
【００３６】
また、移動加算結果が変化するタイミング（図４におけるＡ，Ｂのタイミング）は、ＳＤ４（２０５）が変化するタイミングと一致する。詳細はデータ受信装置１０２の構成と併せて説明するが、この特徴を使うことで、データ受信装置１０２で多重化されたデータを復号することが可能となる。
【００３７】
なお、同期信号のビットパターンとしては、Ｓ０＝０、Ｓ１＝１、Ｓ２＝０に限られるものではなく、ＤＡＴＡ１（２２９）の移動加算結果がＳＤ４（２０５）の変化に応じて変化し得る限り、任意のパターンを用いることができる。
【００３８】
以上の構成により、データ送信装置１０１は、ＳＤ０（２０１）〜ＳＤ３（２０４）からなる多重データと、ＳＤ４（２０５）及び同期信号からなる多重データと、ＣＬＫ２３０とを、ＣＬＫ２３０に同期させてデータ受信装置１０２に対して送信する。
【００３９】
＜データ受信装置１０２の構成＞
図５は、データ受信装置１０２の構成を示すブロック図である。
【００４０】
データ受信装置１０２は、クロックバス１０３、データバス０（１０４）、及びデータバス１（１０５）を介して、ＤＡＴＡ０（２２８）、ＤＡＴＡ１（２２９）、及びＣＬＫ２３０を、ＣＬＫ２３０に同期してデータ送信装置１０１から受信する。より詳細には、データ受信装置１０２は、データバス０（１０４）からはＳＤ０（２０１）〜ＳＤ３（２０４）からなる多重データを受信し、データバス１（１０５）からはＳＤ４（２０５）及び同期信号からなる多重データを受信する。
【００４１】
移動加算器５１０は、ＤＦＦ５０４〜ＤＦＦ５０６及び加算器５０７〜加算器５０９を備え、移動加算結果５１６を出力する。移動加算結果５１６は、図４を参照して説明した移動加算結果と同一のものである。
【００４２】
移動加算結果５１６は、２つの経路に分かれて判定部５１２に入力される。第１の経路では、移動加算結果５１６は判定部５１２に直接入力される。第２の経路では、移動加算結果５１６はＤＦＦ５１１によりＣＬＫ２３０の１クロック分遅延させられてから判定部５１２に入力される。したがって、判定部５１２は、移動加算結果５１６が変化するタイミング（図４におけるＡ，Ｂのタイミング）を検出することができる。
【００４３】
カウンタ５１３は、図２のカウンタ２２６と同様、ＣＬＫ２３０の入力を受けるたびにカウントアップする。また、図示しないが、カウンタ５１３の値が３の時にＣＬＫ２３０の入力を受けると、カウンタ５１３の値は０にリセットされる。
【００４４】
復号回路５１４は、ＤＡＴＡ０（２２８）、ＤＡＴＡ１（２２９）、及びカウンタ５１３の値から、受信したデータをＳＤ０（２０１）〜ＳＤ４（２０５）に復号し、バス５１７〜バス５２１に出力する。具体的には、カウンタ５１３の値が０〜３のときは、復号回路５１４はＤＡＴＡ０（２２８）の値をそれぞれＳＤ０（２０１）〜ＳＤ３（２０４）として出力する。同様に、カウンタ５１３の値が０のときは、復号回路５１４はＤＡＴＡ１（２２９）の値をＳＤ４（２０５）として出力するが、カウンタ５１３の値が１〜３のときは、ＤＡＴＡ１（２２９）の値は同期信号であるため、無視する（出力しない）。
【００４５】
４分周期５１５は、ＣＬＫ２３０を４分周（１／４倍）して、ＳＤ０（２０１）〜ＳＤ４（２０５）に同期したクロック信号であるＳＣＬＫ２０６を生成し、バス５１６に出力する。このとき、４分周期５１５はカウンタ５１３の値を利用して、ＳＤ０（２０１）〜ＳＤ４（２０５）とＳＣＬＫ２０６の関係が、図３に示す関係になるようにＳＣＬＫ２０６を生成する。
【００４６】
次に、図６を参照して、データ受信装置１０２がデータ送信装置１０１と同期を取り、復号回路５１４がデータ送信装置１０１から受信したデータを復号する処理の流れを説明する。
【００４７】
ステップＳ６０１で、復号回路５１４は、ＣＬＫ２３０の入力を受けると、前述のようにカウンタ５１３の値に従って、データ送信装置１０１から受信したデータを復号する。この時点では、データ送信装置１０１とデータ受信装置１０２の同期が取れているとは限らない。
【００４８】
ステップＳ６０２で、判定部５１２は、移動加算結果５１６が１から２又は２から１へ変化したか否かを判定する。移動加算結果５１６が１から２又は２から１へ変化した場合はステップＳ６０３に進み、そうでない場合はステップＳ６０１に戻る。
【００４９】
ステップＳ６０３で、判定部５１２は、カウンタ５１３の値を１にセットする。これにより、データ送信装置１０１とデータ受信装置１０２の同期が取れる。次いでステップＳ６０１に戻り、同様の処理を繰り返すが、これ以降のステップＳ６０１におけるデータの復号では、データ送信装置１０１とデータ受信装置１０２の同期が取れている。
【００５０】
ステップＳ６０３でカウンタ５１３の値を１にセットする理由を、図４を参照して説明する。例えば、判定部５１２が、移動加算結果５１６が１から２に変化したことを検知したタイミング（Ａのタイミング）では、ＤＡＴＡ１（２２９）はＤ４＿３である。したがって、次にＣＬＫ２３０が入力されたときに、復号回路５１４はＤＡＴＡ１（２２９）がＳ０＿３であると判断する必要がある（したがって、実際には、復号回路５１４はＤＡＴＡ１（２２９）を出力しない）。そのためには、カウンタ５１３の値は１である必要がある。なお、図３から明らかなように、このとき、復号回路５１４は、ＤＡＴＡ０（２２８）をＤ１＿３であると判断し、バス５１８に出力する。
【００５１】
＜第１の実施形態の拡張＞
本実施形態では、セレクタの数がセレクタ２２１とセレクタ２２２の２個であるものとしてデータ送信装置１０１及びデータ受信装置１０２を説明した。しかし、当業者であれば、セレクタの数が２個以外の場合にも、同様のコンセプトをデータ送信装置１０１及びデータ受信装置１０２に容易に適用することができる。
【００５２】
このとき、Ｒ個（Ｒは２以上の自然数）のうち、１つのセレクタには１ビットのデータとＱ−１ビットの同期信号が入力され、それ以外のセレクタにはＱビットのデータが入力される。例えば、第１の実施形態において、Ｐ＝９、Ｑ＝４とすれば、９ビットのデータを４ビット、４ビット、１ビットに分けて、３つのデータバスによりデータ送信装置１０１からデータ受信装置１０２へ転送することができる。
【００５３】
また、本実施形態では、Ｐ＝５、Ｑ＝４であるとして、データ送信装置１０１及びデータ受信装置１０２を説明した。しかし、当業者であれば、Ｐ＝５以外の場合にも、同様のコンセプトをデータ送信装置１０１及びデータ受信装置１０２に容易に適用することができる。以下、Ｐ＝５以外の場合を簡単に説明する。
【００５４】
Ｐ＝５以外の場合は、Ｑ＝（Ｐ／（Ｒ−１）；少数以下切り捨て）−１とする（ただし、Ｒ＞＝２）。また、データ送信装置１０１のセレクタ２２１及びセレクタ２２２は、Ｑ個のデータから１つを選択することができる。これに応じて、ＤＦＦ２０７などの数も適宜増減される。ＳＹＮＣ発生器２１７は、Ｑ−１ビットの同期信号を出力する。４逓倍器２２５は、ＳＣＬＫ２０６を、４倍ではなくＱ倍にする。カウンタ２２６は、０〜（Ｑ−１）の値を取る。詳細は省略するが、これらの変更に合わせて、データ送信装置１０１に種々の変更が加えられる。
【００５５】
また、詳細は省略するが、データ受信装置１０２にも種々の変更が加えられる。例えば、移動加算器５１０は、４ビットではなく、Ｑビットの移動加算結果を出力するように構成される。
【００５６】
ＳＹＮＣ発生器２１７が出力する同期信号のビットパターンは、例えば、Ｓ０＝０、Ｓ１＝１、Ｓ２＝０、Ｓ３＝０となる（Ｐ＝６の場合）。これにより、Ｐ＝５の場合と同様、データ受信装置１０２の判定部５１２は、ＤＡＴＡ１（２２９）が変化するタイミングを検出して、データ受信装置１０２はデータ送信装置１０１と同期を取ることができる。
【００５７】
以上の拡張により、データ送信装置１０１に入力されるデータのビット数の単位（すなわちＰの値）が変化しても、データバスの本数を極力減少させつつも、クロック信号の周波数が大きくなることを極力抑制することが可能となる。
【００５８】
＜第１の実施形態のまとめ＞
以上説明したように、本実施形態によれば、データ送信装置１０１とデータ受信装置１０２の間には複数のデータバスが設けられている。それぞれのデータバスは、複数のビットのデータを時分割で多重して、データ送信装置１０１からデータ受信装置１０２へ転送する。ただし、複数のデータバスのうち、１本のデータバスは、１ビットのデータ及び同期信号を時分割で多重して、データ送信装置１０１からデータ受信装置１０２へ転送する。
【００５９】
これにより、データ送信装置１０１とデータ受信装置１０２の間におけるデータの送受信に際して、データバスの本数を極力減少させつつも、クロック信号の周波数が大きくなることを極力抑制することが可能となる。
【００６０】
［第２の実施形態］
第１の実施形態では、データ送信装置１０１からデータ受信装置１０２へ転送するデータのうちＳＤ４（２０５）の値が変化することを利用して、データ受信装置１０２がデータ送信装置１０１と同期を取ることを説明した。したがって、ＳＤ４（２０５）が変化しない場合（ＳＤ４（２０５）が固定データである場合）は、データ送信装置１０１とデータ受信装置１０２を同期させることができない。
【００６１】
第２の実施形態では、ＳＤ４（２０５）が変化しない場合でも、データ送信装置１０１とデータ受信装置１０２を同期させることができる方法を説明する。
【００６２】
なお、本実施形態において、データ送信装置１０１及びデータ受信装置１０２の構成は、ＳＹＮＣ発生器２１７及び判定部５１２を除き、第１の実施形態と同様であるため、その説明を省略する。
【００６３】
＜ＳＹＮＣ発生器２１７について＞
ＳＹＮＣ発生器２１７は通常、第１の実施形態と同様、Ｓ０＝０、Ｓ１＝１、Ｓ２＝０というビットパターンの同期信号を発生する（図４参照）。しかし、ＳＹＮＣ発生器２１７に入力されるＳＤ４（２０５）の値（図２参照）が所定の期間（例えばＳＣＬＫ２０６の３周期分）変化しない場合、ＳＹＮＣ発生器２１７は第１の実施形態とは異なるパターンの同期信号を発生する。以下、図７を参照して説明する。
【００６４】
図７（ａ）は、ＳＤ４（２０５）の値が０から変化しない場合の同期信号の変化を示す図である。この場合、ＳＹＮＣ発生器２１７は、ＳＣＬＫ２０６の１周期分だけ、Ｓ０＝０、Ｓ１＝０、Ｓ２＝０というビットパターンの同期信号を発生する。これにより、ＤＡＴＡ１（２２９）の移動加算結果が１から０又は０から１に変化するタイミング（図７（ａ）におけるＣ，Ｄのタイミング）が発生する。
【００６５】
図７（ｂ）は、ＳＤ４（２０５）の値が１から変化しない場合の同期信号の変化を示す図である。この場合、ＳＹＮＣ発生器２１７は、ＳＣＬＫ２０６の１周期分だけ、Ｓ０＝１、Ｓ１＝１、Ｓ２＝０というビットパターンの同期信号を発生する。これにより、ＤＡＴＡ１（２２９）の移動加算結果が２から３又は３から２に変化するタイミング（図７（ｂ）におけるＥ，Ｆのタイミング）が発生する。
【００６６】
＜判定部５１２について＞
判定部５１２は、第１の実施形態と同様、移動加算結果５１６が変化するタイミングを検出する。ただし、第１の実施形態とは異なり、移動加算結果５１６が変化するタイミングは、図４におけるＡ，Ｂのタイミングに加えて、図７におけるＣ，Ｄ，Ｅ，Ｆのタイミングである場合もある。
【００６７】
したがって、図６のステップＳ６０２及びＳ６０３における処理が、第１の実施形態と異なる。判定部５１２は移動加算結果５１６が変化したことを検出すると、移動加算結果５１６の変化が１から２又は２から１の場合はカウンタ５１３の値を１にセットする（第１の実施形態と同様）。しかし、移動加算結果５１６の変化が１から０又は０から１の場合はカウンタ５１３の値を３にセットする。また、移動加算結果５１６の変化が２から３又は３から２の場合はカウンタ５１３の値に２をセットする。カウンタ５１３の値を３又は２にセットする理由は、第１の実施形態においてカウンタ５１３の値を１にセットする理由と同様であるため、説明を省略する。
【００６８】
なお、ＳＹＮＣ発生器２１７が発生する同期信号のパターンとしては、判定部５１２が図４及び図７におけるＡ〜Ｆのタイミングを区別して検出できる限り、任意のパターンを用いることができる。「Ａ〜Ｆのタイミングを区別」するためには、それぞれのタイミングにおいて、移動加算結果５１６が異なる変化をしなければならないことに注意されたい。例えば、Ａのタイミングにおいて移動加算結果５１６は１から２に変化するため、Ｃのタイミングにおいては、移動加算結果５１６はそれ以外（本実施形態では１から０）の変化をしなければならない。
【００６９】
＜第２の実施形態の拡張＞
第２の実施形態においても、第１の実施形態と同様、データ送信装置１０１のセレクタの数を２個以外にしたり、Ｐの値を５以外にしたりすることができる。この場合のＳＹＮＣ発生器２１７が発生する同期信号のパターンも、判定部５１２が図４及び図７におけるＡ〜Ｆのタイミングを区別して検出できるようにすればよい。
【００７０】
＜第２の実施形態のまとめ＞
以上説明したように、本実施形態によれば、ＳＤ４（２０５）の値が変化しない場合、ＳＹＮＣ発生器２１７は、ＳＣＬＫ２０６の１周期分だけ異なるパターンの同期信号を発生させる。
【００７１】
これにより、ＳＤ４（２０５）の値が変化しない場合でも移動加算結果５１６を変化させることができるため、データ受信装置１０２はデータ送信装置１０１と同期を取ることが可能となる。
【００７２】
［その他の実施形態］
上述した各実施の形態の処理は、各機能を具現化したソフトウェアのプログラムコードを記録した記憶媒体をシステム或は装置に提供してもよい。そして、そのシステム或は装置のコンピュータ（又はＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行することによって、前述した実施形態の機能を実現することができる。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。このようなプログラムコードを供給するための記憶媒体としては、例えば、フロッピィ（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスクなどを用いることができる。或いは、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭなどを用いることもできる。
【００７３】
また、コンピュータが読み出したプログラムコードを実行することにより、前述した各実施の形態の機能が実現されるだけではない。そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）などが実際の処理の一部又は全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も含まれている。
【００７４】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書きこまれてもよい。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部又は全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も含むものである。
【図面の簡単な説明】
【００７５】
【図１】第１の実施形態に係るデータ伝送システム１００を示す図である。
【図２】データ送信装置１０１の構成を示すブロック図である。
【図３】データ送信装置１０１内部を流れる種々の信号のタイミングを示す図である。
【図４】カウンタ出力２２７に応じたＤＡＴＡ１（２２９）の内容と、ＤＡＴＡ１（２２９）の移動加算結果を示す図である。
【図５】データ受信装置１０２の構成を示すブロック図である。
【図６】データ受信装置１０２がデータ送信装置１０１と同期を取り、復号回路５１４がデータ送信装置１０１から受信したデータを復号する処理の流れを示すフローチャートである。
【図７】カウンタ出力２２７及びＳＤ４（２０５）に応じたＤＡＴＡ１（２２９）の内容と、ＤＡＴＡ１（２２９）の移動加算結果を示す図である。
【特許請求の範囲】
【請求項１】
Ｆ（Ｆ；正の実数）ｂｐｓのデータをＱ（Ｑ；２以上の整数）本、時分割多重して（Ｆ×Ｑ）ｂｐｓの第１の多重データを生成する、Ｓ（Ｓ；１以上の整数）個の第１の多重手段と、
（Ｑ−１）ビット長の同期データを生成する生成手段と、
Ｆｂｐｓのデータ１本と前記同期データとを交互に時分割多重して（Ｆ×Ｑ）ｂｐｓの第２の多重データを生成する第２の多重手段と、
（Ｆ×Ｑ）Ｈｚのクロック信号を生成するクロック信号生成手段と、
前記Ｓ個の前記第１の多重データと、前記第２の多重データと、前記クロック信号とを、（Ｓ＋２）ビット幅のデータ伝送路を用い、前記クロック信号に同期させてデータ受信装置に対して送信する送信手段と、
を備えることを特徴とするデータ送信装置。
【請求項２】
前記生成手段は、前記同期データと時分割多重するデータの値に基づいて、前記同期データのビットパターンを決定することを特徴とする請求項１に記載のデータ送信装置。
【請求項３】
前記生成手段は、前記同期データと時分割多重するデータの値が変化すると、前記第２の多重データの前記データを最後とする連続したＱビットの加算結果が、前記データの１ビット前のビットを最後とする連続したＱビットの加算結果と変化するように、前記同期データのビットパターンを決定することを特徴とする請求項１又は２に記載のデータ送信装置。
【請求項４】
前記生成手段は、前記同期データと時分割多重するデータがあらかじめ定められた回数連続して同一の値である場合に、前記第２の多重データのうち、任意のビットを最後とする連続したＱビットの加算結果が、前記任意のビットの１ビット前のビットを最後とする連続したＱビットの加算結果と変化するように、前記同期データのビットパターンを変更することを特徴とする請求項１乃至３のいずれか１項に記載のデータ送信装置。
【請求項５】
Ｆｂｐｓ（Ｆ；正の実数）のデータＱ（Ｑ；２以上の整数）ビットが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第１の多重データをＳ（Ｓ；１以上の整数）個と、Ｆｂｐｓのデータ１ビットと（Ｑ−１）ビットの同期データが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第２の多重データと、（Ｆ×Ｑ）Ｈｚの第２のクロック信号とを、該第２のクロック信号に同期してデータ送信装置から受信する受信手段と、
前記同期データに基づいて、Ｓ個の前記第１の多重データと前記第２の多重データを、（Ｑ×Ｓ＋１）個のＦｂｐｓのデータに復号する復号手段と、
を備えることを特徴とするデータ受信装置。
【請求項６】
前記第２の多重データのうち、前記受信手段により受信中のビットを含む、直近に受信したＱビットのデータの和である移動加算結果の変化を判定する判定手段をさらに備え、
前記復号手段は、前記移動加算結果の変化を利用することにより、前記データ送信装置による、Ｓ個の前記第１の多重データと、前記第２の多重データの送信に同期して、前記復号を行うことを特徴とする請求項５に記載のデータ受信装置。
【請求項７】
請求項１乃至４のいずれか１項に記載のデータ送信装置と、請求項５又は６に記載のデータ受信装置とを備えることを特徴とするデータ伝送システム。
【請求項８】
Ｆ（Ｆ；正の実数）ｂｐｓのデータをＱ（Ｑ；２以上の整数）本、時分割多重して（Ｆ×Ｑ）ｂｐｓの第１の多重データを生成する、Ｓ（Ｓ；１以上の整数）個の第１の多重工程と、
（Ｑ−１）ビット長の同期データを生成する生成工程と、
Ｆｂｐｓのデータ１本と前記同期データとを交互に時分割多重して（Ｆ×Ｑ）ｂｐｓの第２の多重データを生成する第２の多重工程と、
（Ｆ×Ｑ）Ｈｚのクロック信号を生成するクロック信号生成工程と、
前記Ｓ個の前記第１の多重データと、前記第２の多重データと、前記クロック信号とを、（Ｓ＋２）ビット幅のデータ伝送路を用い、前記クロック信号に同期させてデータ受信装置に対して送信する送信工程と、
を備えることを特徴とするデータ送信方法。
【請求項９】
Ｆｂｐｓ（Ｆ；正の実数）のデータＱ（Ｑ；２以上の整数）ビットが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第１の多重データをＳ（Ｓ；１以上の整数）個と、Ｆｂｐｓのデータ１ビットと（Ｑ−１）ビットの同期データが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第２の多重データと、（Ｆ×Ｑ）Ｈｚの第２のクロック信号とを、該第２のクロック信号に同期してデータ送信装置から受信する受信工程と、
前記同期データに基づいて、Ｓ個の前記第１の多重データと前記第２の多重データを、（Ｑ×Ｓ＋１）個のＦｂｐｓのデータに復号する復号工程と、
を備えることを特徴とするデータ受信方法。
【請求項１０】
Ｆ（Ｆ；正の実数）ｂｐｓのデータをＱ（Ｑ；２以上の整数）本、時分割多重して（Ｆ×Ｑ）ｂｐｓの第１の多重データを生成する、Ｓ（Ｓ；１以上の整数）個の第１の多重工程と、
（Ｑ−１）ビット長の同期データを生成する生成工程と、
Ｆｂｐｓのデータ１本と前記同期データとを交互に時分割多重して（Ｆ×Ｑ）ｂｐｓの第２の多重データを生成する第２の多重工程と、
（Ｆ×Ｑ）Ｈｚのクロック信号を生成するクロック信号生成工程と、
前記Ｓ個の前記第１の多重データと、前記第２の多重データと、前記クロック信号とを、（Ｓ＋２）ビット幅のデータ伝送路を用い、前記クロック信号に同期させてデータ受信装置に対して送信する送信工程と、
をコンピュータに実行させることを特徴とするプログラム。
【請求項１１】
Ｆｂｐｓ（Ｆ；正の実数）のデータＱ（Ｑ；２以上の整数）ビットが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第１の多重データをＳ（Ｓ；１以上の整数）個と、Ｆｂｐｓのデータ１ビットと（Ｑ−１）ビットの同期データが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第２の多重データと、（Ｆ×Ｑ）Ｈｚの第２のクロック信号とを、該第２のクロック信号に同期してデータ送信装置から受信する受信工程と、
前記同期データに基づいて、Ｓ個の前記第１の多重データと前記第２の多重データを、（Ｑ×Ｓ＋１）個のＦｂｐｓのデータに復号する復号工程と、
をコンピュータに実行させることを特徴とするプログラム。
【請求項１２】
請求項１０又は１１に記載のプログラムを記録したコンピュータ読み取り可能な記憶媒体。
【請求項１】
Ｆ（Ｆ；正の実数）ｂｐｓのデータをＱ（Ｑ；２以上の整数）本、時分割多重して（Ｆ×Ｑ）ｂｐｓの第１の多重データを生成する、Ｓ（Ｓ；１以上の整数）個の第１の多重手段と、
（Ｑ−１）ビット長の同期データを生成する生成手段と、
Ｆｂｐｓのデータ１本と前記同期データとを交互に時分割多重して（Ｆ×Ｑ）ｂｐｓの第２の多重データを生成する第２の多重手段と、
（Ｆ×Ｑ）Ｈｚのクロック信号を生成するクロック信号生成手段と、
前記Ｓ個の前記第１の多重データと、前記第２の多重データと、前記クロック信号とを、（Ｓ＋２）ビット幅のデータ伝送路を用い、前記クロック信号に同期させてデータ受信装置に対して送信する送信手段と、
を備えることを特徴とするデータ送信装置。
【請求項２】
前記生成手段は、前記同期データと時分割多重するデータの値に基づいて、前記同期データのビットパターンを決定することを特徴とする請求項１に記載のデータ送信装置。
【請求項３】
前記生成手段は、前記同期データと時分割多重するデータの値が変化すると、前記第２の多重データの前記データを最後とする連続したＱビットの加算結果が、前記データの１ビット前のビットを最後とする連続したＱビットの加算結果と変化するように、前記同期データのビットパターンを決定することを特徴とする請求項１又は２に記載のデータ送信装置。
【請求項４】
前記生成手段は、前記同期データと時分割多重するデータがあらかじめ定められた回数連続して同一の値である場合に、前記第２の多重データのうち、任意のビットを最後とする連続したＱビットの加算結果が、前記任意のビットの１ビット前のビットを最後とする連続したＱビットの加算結果と変化するように、前記同期データのビットパターンを変更することを特徴とする請求項１乃至３のいずれか１項に記載のデータ送信装置。
【請求項５】
Ｆｂｐｓ（Ｆ；正の実数）のデータＱ（Ｑ；２以上の整数）ビットが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第１の多重データをＳ（Ｓ；１以上の整数）個と、Ｆｂｐｓのデータ１ビットと（Ｑ−１）ビットの同期データが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第２の多重データと、（Ｆ×Ｑ）Ｈｚの第２のクロック信号とを、該第２のクロック信号に同期してデータ送信装置から受信する受信手段と、
前記同期データに基づいて、Ｓ個の前記第１の多重データと前記第２の多重データを、（Ｑ×Ｓ＋１）個のＦｂｐｓのデータに復号する復号手段と、
を備えることを特徴とするデータ受信装置。
【請求項６】
前記第２の多重データのうち、前記受信手段により受信中のビットを含む、直近に受信したＱビットのデータの和である移動加算結果の変化を判定する判定手段をさらに備え、
前記復号手段は、前記移動加算結果の変化を利用することにより、前記データ送信装置による、Ｓ個の前記第１の多重データと、前記第２の多重データの送信に同期して、前記復号を行うことを特徴とする請求項５に記載のデータ受信装置。
【請求項７】
請求項１乃至４のいずれか１項に記載のデータ送信装置と、請求項５又は６に記載のデータ受信装置とを備えることを特徴とするデータ伝送システム。
【請求項８】
Ｆ（Ｆ；正の実数）ｂｐｓのデータをＱ（Ｑ；２以上の整数）本、時分割多重して（Ｆ×Ｑ）ｂｐｓの第１の多重データを生成する、Ｓ（Ｓ；１以上の整数）個の第１の多重工程と、
（Ｑ−１）ビット長の同期データを生成する生成工程と、
Ｆｂｐｓのデータ１本と前記同期データとを交互に時分割多重して（Ｆ×Ｑ）ｂｐｓの第２の多重データを生成する第２の多重工程と、
（Ｆ×Ｑ）Ｈｚのクロック信号を生成するクロック信号生成工程と、
前記Ｓ個の前記第１の多重データと、前記第２の多重データと、前記クロック信号とを、（Ｓ＋２）ビット幅のデータ伝送路を用い、前記クロック信号に同期させてデータ受信装置に対して送信する送信工程と、
を備えることを特徴とするデータ送信方法。
【請求項９】
Ｆｂｐｓ（Ｆ；正の実数）のデータＱ（Ｑ；２以上の整数）ビットが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第１の多重データをＳ（Ｓ；１以上の整数）個と、Ｆｂｐｓのデータ１ビットと（Ｑ−１）ビットの同期データが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第２の多重データと、（Ｆ×Ｑ）Ｈｚの第２のクロック信号とを、該第２のクロック信号に同期してデータ送信装置から受信する受信工程と、
前記同期データに基づいて、Ｓ個の前記第１の多重データと前記第２の多重データを、（Ｑ×Ｓ＋１）個のＦｂｐｓのデータに復号する復号工程と、
を備えることを特徴とするデータ受信方法。
【請求項１０】
Ｆ（Ｆ；正の実数）ｂｐｓのデータをＱ（Ｑ；２以上の整数）本、時分割多重して（Ｆ×Ｑ）ｂｐｓの第１の多重データを生成する、Ｓ（Ｓ；１以上の整数）個の第１の多重工程と、
（Ｑ−１）ビット長の同期データを生成する生成工程と、
Ｆｂｐｓのデータ１本と前記同期データとを交互に時分割多重して（Ｆ×Ｑ）ｂｐｓの第２の多重データを生成する第２の多重工程と、
（Ｆ×Ｑ）Ｈｚのクロック信号を生成するクロック信号生成工程と、
前記Ｓ個の前記第１の多重データと、前記第２の多重データと、前記クロック信号とを、（Ｓ＋２）ビット幅のデータ伝送路を用い、前記クロック信号に同期させてデータ受信装置に対して送信する送信工程と、
をコンピュータに実行させることを特徴とするプログラム。
【請求項１１】
Ｆｂｐｓ（Ｆ；正の実数）のデータＱ（Ｑ；２以上の整数）ビットが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第１の多重データをＳ（Ｓ；１以上の整数）個と、Ｆｂｐｓのデータ１ビットと（Ｑ−１）ビットの同期データが時分割多重されている（Ｆ×Ｑ）ｂｐｓの第２の多重データと、（Ｆ×Ｑ）Ｈｚの第２のクロック信号とを、該第２のクロック信号に同期してデータ送信装置から受信する受信工程と、
前記同期データに基づいて、Ｓ個の前記第１の多重データと前記第２の多重データを、（Ｑ×Ｓ＋１）個のＦｂｐｓのデータに復号する復号工程と、
をコンピュータに実行させることを特徴とするプログラム。
【請求項１２】
請求項１０又は１１に記載のプログラムを記録したコンピュータ読み取り可能な記憶媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−１８４７９０（Ｐ２００７−１８４７９０Ａ）
【公開日】平成１９年７月１９日（２００７．７．１９）
【国際特許分類】
【出願番号】特願２００６−１７３３（Ｐ２００６−１７３３）
【出願日】平成１８年１月６日（２００６．１．６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成１９年７月１９日（２００７．７．１９）
【国際特許分類】
【出願日】平成１８年１月６日（２００６．１．６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]