【課題】シリアル・ストリームにおける堅牢な制御及び描写方法を提供する。
【解決手段】｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝で示される形態をとるコントロール記号は、ｍビットのデータ・ワードを含むシリアル・ストリーム内に挿入される。ｋ１およびｋ２は、それぞれ、ｍビットのデータ・ワードとは異なるあらかじめ定義されたｍビットのコントロール・ワードである。ｋ１とｋ２の間におけるハミング距離は、少なくとも２である。この種のコントロール記号は、当該記号または当該記号の直前または直後に続くデータ・ワード内に１ビット誤りが存在する際、堅牢に検出され得る。ｍビットのワードは、８Ｂ／１０Ｂエンコードされたデータ、または定められたコントロール・ワードでもよい。コントロール記号は、データの描写、ストリームの同期、送信機／受信機の同期、またはそのほかの制御の合図を行うために使用できる。 （もっと読む）

【課題】高い周波数の差動信号をシングルエンドの信号に変換可能な信号変換回路、当該信号変換回路を備えたアイソレータ回路及び信号変換方法を提供すること
【解決手段】本発明にかかる信号変換回路１０は、差動信号である信号Ｄ１及び信号Ｄ２が入力されるヒステリシスコンパレータ１、２及び変換バッファ３を備える。ヒステリシスコンパレータ１は、信号Ｄ１の電位Ｖ１と信号Ｄ２の電位Ｖ２との大小の比較結果を信号Ｅ１として出力する。ヒステリシスコンパレータ２は、電位Ｖ１と電位Ｖ２との大小を比較し、当該比較結果を信号Ｅ１の反転信号である信号Ｅ２として出力する。変換バッファ３は、信号Ｅ１及び信号Ｅ２をシングルエンド信号Ｆに変換する。 （もっと読む）

【課題】通信時に発生するノイズを抑制しつつ、高速な通信を可能とする情報処理装置を提供する。
【解決手段】情報処理装置１には、２本１組の信号線７ａ，７ｂで構成される信号線対７と信号線対７に対して入力された２進数の複数ビットのデータに応じた電圧レベルに設定するためのドライバ２と、信号線対７の他端側に接続され、信号線対７の電圧レベルに応じて２進数の複数ビットのデータに変換するためのレシーバ３とが設けられる。ドライバ２は、信号線対７に電圧を印加するための定電圧源４と、２進数の複数ビットのデータに応じて信号線対の入出力インピーダンスを調整するスイッチＳＷ６ａ，６ｂと、２進数の複数ビットのデータに応じて信号線対のそれぞれの信号線に流す電流の向きを切り替えるスイッチＳＷ９ａ，ＳＷ９ｂ，ＳＷ１０ａ，ＳＷ１０ｂとを含む。 （もっと読む）

【課題】データ値の変化頻度の低下を防止し、且つコマンドコードの設定を柔軟に行うことができる符号化装置を提供する。
【解決手段】４Ｂ５Ｂエンコーダ３は、入力される４ビットデータを、データ値「０」が、冒頭側，末尾側にそれぞれ１ビットまで、且つ全体では連続して２ビットまでとなる５ビットのデータパターンに変換し、５Ｎビットコマンドエンコーダ４は、５Ｎビットのビット列中において、データ値「０」が連続して２ビットまでとなるコマンドパターンに変換する。そして、変換されたデータ及びコマンドを、ＮＲＺＩエンコーダ７によりＮＲＺＩ符号に変換する （もっと読む）

【課題】認証機能を有するパック電池に接続される信号線を削減することが可能な信号授受方法、ビット列の伝送方法及びパック電池を提供する。
【解決手段】１及び０の夫々を伝送するパルスの幅が２００μｓ及び１００μｓとされる伝送符号形式によって制御部から認証ＩＣに伝送すべき第１ビット列（図３Ｂ参照）を、ＮＲＺ形式によって伝送されるべき第２ビット列（図３Ｃ参照）に変換し、変換した第２ビット列のＭＳＢと、該第２ビット列が格納されたレジスタのＭＳＢとが一致するようにしておく。そして、ＮＲＺ形式によって１及び０を伝送するパルス幅の計時を繰り返し、計時の開始毎に、レジスタのＭＳＢに格納されているビットの値を、認証ＩＣに出力される信号の伝送レベルに対応させた後に、レジスタを１ビット分左シフトさせる。 （もっと読む）

【課題】消費電流および占有面積の増加を抑えて、設計自由度の向上および高速データ伝送を行うことができるデータ送受信システムを提供する。
【解決手段】予め特定の位相ずれた２ビットのパラレルデータＤ０，Ｄ１を排他的論理和演算してシリアルデータを出力する送信データ生成部１０を有する。受信部は、データ送信機から排他的論理和演算して送られたシリアルデータにおける任意の第１データと、該第１データの１ビット直前に排他的論理和演算を行った第２データとの排他的論理和演算を行って受信データを生成する受信データ生成部を有する。 （もっと読む）

【課題】データ伝送の安定性の向上。
【解決手段】少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、を備え、前記変換テーブルにおいて、前記ｍビットのデータの２^ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２^ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられている表示装置用データ伝送システム。 （もっと読む）

【課題】簡素な構成で複数のデータを確実に伝達できる情報伝達装置を提供する。
【解決手段】送信回路は、１つの信号ラインを介して信号長が基準時間の２倍であり所定のパルス期間を有するとともに基準時間より長い連続したパルス休止期間を有するヘッダパルス信号を送信する。その後、信号長が基準時間でありデータに応じたパルス期間を有するとともにパルス期間の前後にパルス休止期間を有するデータパルス信号を複数連続して送信する。マイクロコンピュータは、１つの信号ラインを介して送信回路の送信したパルス信号を受信し、受信したパルス信号からパルス休止時間に基づいてヘッダパルス信号を認識し、ヘッダパルス信号以降のパルス信号のパルス期間に基づいて複数のデータを求める。１つの信号ラインを介して複数のデータを送受信できる。従来のように、データ毎に回路を複数設ける必要がない。そのため、簡素な構成で複数のデータを確実に伝達できる。 （もっと読む）

【課題】 本発明は、インパルスを利用してデータの無線伝送を行なうインパルス無線伝送装置に関するものである。
【解決手段】 本発明のインパルス無線伝送装置は、データ信号の論理“１”に基づいて短パルスを出力する短パルス発生器と、短パルスを受け取って通信で使用する周波数帯域のＲＦパルス信号を抽出するバンドパスフィルタと、抽出されたＲＦパルス信号を増幅する送信増幅器と、増幅されたＲＦパルス信号を出力するアンテナとを備え、短パルス発生器は、データ信号の伝送速度がバンドパスフィルタを通過できる最大伝送速度より遅い場合に、最大伝送速度より周波数が速いオーバーレートした短パルスを出力する、よう構成する。 （もっと読む）

【課題】入力信号の振幅レベルが変化した場合でも、最適なバイアス値を設定する。
【解決手段】バイポーラ／ユニポーラ変換回路１は、入力信号Ｉと正極バイアス値Ｖ（＋）及び負極バイアス値Ｖ（−）とを比較し、比較の結果に基づき入力信号をＲＺ信号に各々変換するＲＺ変換回路２及び３と、各々のＲＺ信号の論理和を演算する論理和回路４と、論理和回路４から出力された両極ＲＺ信号ＡをＮＲＺ信号に変換するＮＲＺ変換回路７と、両極ＲＺ信号に基づき、入力信号の入力状態を検出する入力断検出回路１０と、入力断検出回路１０の検出結果に基づき、正極及び負極バイアス値を設定するバイアス設定回路１２と、各々のＲＺ信号が所定の符号化規則に従っているか否かを検出する符号則誤り検出回路１１とを備え、バイアス設定回路１２は、各々のＲＺ信号が符号化規則に従っていないことが検出された場合に、正極及び負極バイアス値を設定する。 （もっと読む）

【課題】１本の信号線を用いて双方向のシリアル通信を行う通信システム及びそのデバイスを提供することを目的とする。
【解決手段】第１デバイス１１と第２デバイス１２間を１本の信号線で接続し、互いにレベルの異なる第１レベルと第２レベル、及び前記第１レベルと第２レベルの中間レベルを用いてシリアル通信を行う通信システムであって、第１デバイスは、第１レベルと中間レベルを繰り返すことで第２デバイスにクロックを送信し、第２デバイスは、受信したクロックの中間レベルの期間に第２レベルを出力するか否かで第１デバイスに情報を送信し、第１デバイスは、第２デバイスが情報を送信していない場合に、クロックの中間レベルの期間に第２レベルを出力するか否かで前記第２デバイス１２に情報を送信する。 （もっと読む）

【課題】単一の伝送路で、高速なシリアルデータを伝送可能な伝送技術を提供する。
【解決手段】受信回路１００は、ｐビットに２×ｑ回（ｐ、ｑは実数）の割合で第１レベルから第２レベルへの遷移が生ずるように生成されたシリアルデータＤＳ_ＯＵＴを受ける。ＶＣＯ６０は、入力された制御電圧Ｖｃｎｔ２に応じた周波数を有するサンプリングクロック信号ＣＬＫ４を発生する。第１分周器２２は、サンプリングクロック信号ＣＬＫ４を分周比Ｍで分周する。第２分周器２４は、受信したシリアルデータに応じたクロック信号ＣＬＫ_ＩＮを分周比Ｎで分周する。周波数比較器２０は、第１分周器２２の出力信号と第２分周器２４の出力信号の位相差に応じた位相周波数差信号ＰＦＤを発生する。制御電圧生成回路４２は、位相周波数差信号ＰＦＤに応じて、チャージポンプ回路４０の周波数を調節するための制御電圧Ｖｃｎｔ２を生成する。 （もっと読む）

【課題】様々な波形のコントロール信号を生成し出力できるクロックド・シリアル・インタフェース（ＣＳＩ）を提供する。
【解決手段】コントロール信号の波形を決定するパターンデータが書換可能に格納される複数のシフトレジスタと、これらシフトレジスタ内のパターンデータに応じてコントロール信号を生成する生成手段と、を備える。具体的には、ＣＳＩ６０は、３つのシフトレジスタ８１，８２，８３を有し、これらシフトレジスタ内のパターンデータに応じた波形のコントロール信号を生成し出力する。 （もっと読む）

【課題】データを伝送するデータ伝送回路を提供すること。
【解決手段】データを第１のラインに駆動する第１のドライバと、前記第１のラインに伝達されたデータのパターンを変更するパターン変更部と、該パターン変更部によってパターンが変更されたデータを第２のラインに駆動する第２のドライバと、前記第２のラインに伝達されたデータのパターンを元通りに復元するパターン復元部とを備えることを特徴とする。 （もっと読む）

【課題】トランス部を介して２進信号を送信するための方法を提供する。
【解決手段】パワー半導体のドライバにおけるトランス部を介して、２進値１０ａ、１０ｂを表す信号８ａを繰り返し送信するための方法において、第１の値１０ａのための、正パルス２０ｂおよび負パルス２０ａのシーケンスとしての第１のパルスパケット１８ａ、または第２の値１０ｂのための、負パルス２０ａおよび正パルス２０ｂのシーケンスとしての第２のパルスパケット１８ｂが、トランスの入力部に供給され、それぞれのパルスパケット１８ａ、１８ｂが、トランスに繰り返し供給され、第１の値１０ａまたは第２の値１０ｂが、送信されたパルスパケット１８ａ、１８ｂ内における出力変数の極性のシーケンスから、トランスの出力部において検出される。 （もっと読む）

【課題】ＲＧＢフル画素構造とした撮像素子から受け取った画像信号を現行の伝送フォーマットを用いて伝送する。
【解決手段】１サンプルに配置されたＲ，Ｇ，Ｂ画素がそれぞれＲ，Ｇ，Ｂの画像信号を出力する画素配列としたＲＧＢフル画素構造の撮像素子であって、撮像素子から順に所定のサンプル数でライン方向に読出されて入力する画像信号に処理を施す。ＳＡＶ／ＥＡＶ多重部１９−１〜１９−１２は、同一のサンプルに配置されたＢ，Ｒ画素から読出された画像信号を交互にＣｃｈ相当のアクティブ領域に多重してＢ／Ｒｃｈを生成する。合わせて、ライン方向に隣り合うサンプルのＧ画素から読出された画像信号を順にＹｃｈ相当のアクティブ領域に多重してＧｃｈを生成する。そして、８Ｂ／１０Ｂエンコーダ２１は、Ｂ／Ｒｃｈ及びＧｃｈにおけるアクティブ領域並びに補助データ領域を８Ｂ／１０Ｂエンコーディングし、変換したシリアル・デジタルデータを出力する。 （もっと読む）

【課題】変調効率が高い無線通信装置を提供することを課題とする。
【解決手段】無線通信装置は、ベースバンド信号生成器により生成されたＮビットのデジタルデータに応じて、クロック発生器により生成された２^N個のパルス信号のうちの１個のパルス信号を選択するセレクタと、セレクタにより選択されたパルス信号のパルス幅を短くする短パルス発生器と、短パルス発生器によりパルス幅が短くされたパルス信号に含まれる周波数成分の中から通過周波数帯域の周波数成分のみを通過させ、通過周波数帯域以外の周波数成分を減衰させるバンドパスフィルタとを有し、クロック発生器により生成される２^N個のパルス信号は、第１のパルス及び第２のパルスを含む全期間非送信パルス（Ｓ０）、第３のパルス及び第４のパルスを含む全期間送信パルス（Ｓ７）、並びにパルス幅が同じであって位相が異なる２^N−２個の一部期間送信パルス（Ｓ１〜Ｓ６）を含む。 （もっと読む）

【課題】高速シリアル転送デバイスでの同期外れ等障害の検証に特化した試験パターンを作成して対象装置内で連続的に転送することで、同期外れ等を短時間に検証可能とする。
【解決手段】試験パターン作成部１０は、高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データでビット０又は１の同値が連続転送されるように変換前データを並べた試験パターンを作成する。基本パターン設定部２２は、高速シリアル転送デバイスにおけるバイト順序方式と符号変換のＲＤ値を考慮したうえで基本パターンを設定する。基本パターン再設定部２４は高速シリアル転送デバイスにおけるビット転送順序のチャネル使用方法に合わせて基本パターンを再設定する。基本パターン並替え部２６は使用チャネル数やビット転送順序等のチャネル使用方法に合わせて各チャネルに基本パターンが転送されるように並び替える。 （もっと読む）

【課題】適応等化処理と適応ビタビ処理の組合せにおいて安定した復号動作の実現。
【解決手段】パーシャルレスポンス等化の周波数特性を入力信号の周波数特性に適応的に追従させる適応等化処理と、最尤復号の識別点を入力信号特性に適応的に追従させる適応ビタビ復号処理とを行う。このときに、適応等化の等化目標として適応ビタビ復号処理で適応制御されている識別点の値を用いつつ、少なくとも入力信号の最小レベルと最大レベルの一方又は両方に対する適応等化の等化目標は固定又は略固定とする。 （もっと読む）

【課題】放射ノイズを低減する。
【解決手段】Ｎ段のＤフリップフロップ(DFF)を備え、隣り合う前段のDFFの非反転端子が隣り合う後段のDFFの入力端子に接続され、最終段のDFFの非反転端子及び最終段以外の１つの段のDFFの非反転端子がEXORを介して最初の段のDFFの入力端子に接続され、最終段のDFFの非反転端子から２^Ｎ−１ビットのビットパターンを繰り返したパターン信号を出力するパターン信号出力回路１０、パターン信号が２^Ｎ−１ビット出力される毎にビットパターン長を示す信号を出力するビットパターン長カウント回路１２、ビットパターン長を示す信号に基づきパターン信号出力回路１０の非反転端子及び反転端子から複数の端子を複数個ずつ繰り返し選択するための選択信号を出力するＭ進カウンタ回路１４、及び選択信号に応じて該複数の端子から出力された信号を選択し、選択した信号を擬似ランダム信号として出力するタップ出力シフト回路１６を含む。 （もっと読む）