表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置
【課題】データ伝送の安定性の向上。
【解決手段】少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、を備え、前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられている表示装置用データ伝送システム。
【解決手段】少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、を備え、前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられている表示装置用データ伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置に関し、特にクロックエンベデッドシリアルデータ伝送方式を採用した表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置に関する。
【背景技術】
【０００２】
一般的に、クロックエンベデッドシリアルデータ伝送システムでは、受信側のクロックデータリカバリ回路が、受信データからクロック成分を抽出し、クロックを再生している。この再生されたクロックをリカバリクロックという。このようなクロック再生方式では、同一レベルの信号が連続して受信されると、クロックデータリカバリ回路がクロック成分を精度よく再生することができない。そのため、同一レベルの信号が連続しないような符号化方式が採用されている。
【０００３】
同一レベルの信号が連続しないような符号化方式として、ｍＢｎＢ符号化方式が知られている。これは、ある変換テーブルに基づき、ｍ（ｍは自然数）ビットの信号をｎ（ｎは自然数かつｎ＞ｍ）ビットの信号に符号化して伝送することによって、同一レベルの信号が連続しないようにするものである。４Ｂ５Ｂ符号化方式や、８Ｂ１０Ｂ符号化方式などが広く採用されており、一例としてイーサネット（登録商標）の規格であるＩＥＥＥ８０２．３ｕでも４Ｂ５Ｂ方式が採用されている。
【０００４】
特許文献１には、４Ｂ５Ｂ符号化の変換テーブルにおいて、４ビットの１６種類のビットパターンに対し、５ビットのビットバターンのうち、１の数が２又は３個であり、かつ、最上位及び最下位ビットからの同符号連続数が２以下であるものを割り当てる技術が開示されている。これにより、同一レベルの信号の連続を抑制するとともに、マーク率（０と１の比率）を改善している。
特許文献２には、ｍＢｎＢ符号化の変換テーブルを２組用意し、一定周期で変換テーブルを切り替えながら伝送することにより、マーク率を安定化する技術が開示されている。
特許文献３には、ｍＢｎＢ符号化において、ノーリターンインバースＮＲＺｘ変換を施して伝送することにより、同一レベルの信号の連続をより抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭５９−２００５６１号公報
【特許文献２】特開平１−１０９８２６号公報
【特許文献３】特開２００１−０６９１８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
発明者は以下の課題を見出した。
詳細には後述するように、表示装置用データ伝送システムでは、タイミングコントローラから表示ドライバ（例えば、ソースドライバ）へ伝送されたデジタル画像データからアナログ階調電圧が生成され、表示素子の各画素へ出力される。ここで、出力される階調電圧の振幅が大きいほど、この出力に伴って発生するノイズも大きくなる。そのため、受信データとリカバリクロックとの間に周波数差や位相差が生じてしまうおそれも高まる。この周波数差や位相差が生じた場合、受信する信号の変化が多いほど（同一レベルの信号が連続しないほど）、クロックデータリカバリ回路による周波数差や位相差の補正が高速に完了する。
【０００７】
特許文献１〜３に開示された変換テーブルでは、変換テーブル全体として、同一レベルの信号の連続の抑制やマーク率の改善が図られている。また、表示装置用に作成されたものではないため、上記階調電圧の出力に伴うノイズの影響が考慮されたものでもない。つまり、特許文献１〜３に開示されたデータ伝送方法では、上記ノイズにより、受信データとリカバリクロックとの間に周波数差や位相差が生じた場合、これを高速に補正することができず、データ伝送の安定性に劣るおそれがあった。
【課題を解決するための手段】
【０００８】
本発明に係る表示装置用データ伝送システムは、
少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、
前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、
前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、
前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、を備え、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられているものである。
【０００９】
本発明に係る表示装置用データ伝送方法は、
変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化し、
符号化された前記データから、クロックを再生し、
再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化し、
復号化された前記データに応じた階調電圧を出力する、表示装置用データ伝送方法であって、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きくなるようにビットパターンを割り当てるものである。
【００１０】
本発明に係る表示装置は、
少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、
前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、
前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、
前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、
前記階調電圧が印加される複数の画素を有する表示素子を備え、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられているものである。
【００１１】
本発明では、変換テーブルは、ｍビットのデータの２ｍ個のビットパターンのうち階調電圧の振幅が大きいビットパターンほど、ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられている。そのため、データ伝送の安定性に優れている。
【発明の効果】
【００１２】
本発明によれば、データ伝送の安定性に優れる表示装置用データ伝送システム及び表示装置用データ伝送方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１に係る表示装置用データ伝送システムのブロック図である。
【図２】実施の形態１に係るＣＤＲ回路のブロック図である。
【図３Ａ】表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである（ノーマリーブラックモードにおいて振幅が大きい場合）。
【図３Ｂ】表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである（ノーマリーブラックモードにおいて振幅が小さい場合）。
【図４Ａ】表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである（ノーマリーホワイトモードにおいて振幅が大きい場合）。
【図４Ｂ】表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである（ノーマリーホワイトモードにおいて振幅が小さい場合）。
【図５Ａ】実施の形態１に係る４Ｂ５Ｂエンコーダテーブルを示す図である。
【図５Ｂ】実施の形態１に係る４Ｂ５Ｂデコーダテーブルを示す図である。
【図６】４Ｂ５Ｂ変換テーブルにおいて、４ビット１６種類のビットパターンを５ビット３２種類のビットパターンへの割り当ての一例を示す図である。
【図７Ａ】実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂエンコーダテーブルを示す図である。
【図７Ｂ】実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂデコーダテーブルを示す図である。
【図８Ａ】実施の形態２に係る４Ｂ５Ｂエンコーダテーブルを示す図である。
【図８Ｂ】実施の形態２に係る４Ｂ５Ｂデコーダテーブルを示す図である。
【図９】実施の形態３に係る表示装置用データ伝送システムのブロック図である。
【図１０】実施の形態４に係る表示装置用データ伝送システムのブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【００１５】
（実施の形態１）
図１を参照して本発明の第１の実施の形態に係る表示装置用データ伝送システムについて説明する。図１は、実施の形態１に係る表示装置用データ伝送システムのブロック図である。図１に示すように、この表示装置用データ伝送システムは、データ送信側のタイミングコントローラ（Timing Controller）１１０、データ受信側の表示ドライバ（Display Driver）１２０、データ出力先の表示素子（Display Element）１３０を備えている。本実施の形態では、タイミングコントローラ（Timing Controller）１１０及びデータ受信側の表示ドライバ（Display Driver）１２０は、それぞれ図１において点線で囲まれた別々のＩＣチップから構成されている。
【００１６】
ここで、タイミングコントローラ１１０は、クロック生成回路ＣＧ、４Ｂ５ＢエンコーダＥＮＣ、パラレルシリアルコンバータＰＳＣを備えている。また、表示ドライバ１２０は、クロックデータリカバリ（Clock Data Recovery）回路ＣＤＲ、シリアルパラレルコンバータＳＰＣ、４Ｂ５ＢデコーダＤＥＣ、ラッチ回路１２１、デジタルアナログコンバータ（ＤＡＣ：Digital Analog Converter）１２２、出力ドライバ１２３を備えている。
【００１７】
クロック生成回路ＣＧは、クロックｃｌｋを生成し、４Ｂ５ＢエンコーダＥＮＣ及びパラレルシリアルコンバータＰＳＣに生成したクロックｃｌｋを供給している。
【００１８】
４Ｂ５ＢエンコーダＥＮＣは、クロック生成回路ＣＧから供給されたクロックｃｌｋに応じて動作する。また、４Ｂ５ＢエンコーダＥＮＣは、４Ｂ５Ｂ変換テーブルを有しており、この４Ｂ５Ｂ変換テーブルを用いて、入力画像データであるパラレル送信データｐｄｔ１をパラレル送信データｐｄｔ２に符号化する。
【００１９】
パラレルシリアルコンバータＰＳＣも、クロック生成回路ＣＧから供給されたクロックｃｌｋに応じて動作し、パラレル送信データｐｄｔ２をシリアルデータｓｄに変換する。このシリアルデータｓｄが、タイミングコントローラ１１０から出力され、伝送路ＴＬを介して、表示ドライバ１２０に入力される。
【００２０】
クロックデータリカバリ回路ＣＤＲは、受信したシリアルデータｓｄからリカバリクロックｃｌｋｒを再生し、パラレルシリアルコンバータＰＳＣ及び４Ｂ５ＢデコーダＤＥＣにそのリカバリクロックｃｌｋｒを供給している。クロックデータリカバリ回路ＣＤＲの詳細については、後述する。
【００２１】
シリアルパラレルコンバータＳＰＣは、クロックデータリカバリ回路ＣＤＲから供給されたリカバリクロックｃｌｋｒに応じて動作し、シリアルデータｓｄをパラレル受信データｐｄｒ１に変換する。
【００２２】
４Ｂ５ＢデコーダＤＥＣも、クロックデータリカバリ回路ＣＤＲから供給されたリカバリクロックｃｌｋｒに応じて動作する。また、Ｂ５ＢデコーダＤＥＣは、エンコーダＥＮＣにおいて符号化したデータを復号化するための４Ｂ５Ｂ変換テーブルを有している。そして、Ｂ５ＢデコーダＤＥＣは、この４Ｂ５Ｂ変換テーブルを用いて、入力されたパラレル受信データｐｄｒ１をパラレル受信データｐｄｒ２に復号化する。
【００２３】
ラッチ回路１２１は、復号化されたパラレル受信データｐｄｒ２を一時的に保持し、所定のタイミングで、ＤＡＣ１２２へ出力する。
ＤＡＣ１２２は、デジタル信号であるパラレル受信データｐｄｒ２をアナログ電圧信号に変換する。
【００２４】
出力ドライバ１２３は、表示素子１３０においてマトリクス状に配置されたＴＦＴ（Thin Film Transistor）の複数のソース線のそれぞれに対応する複数のアンプから構成されている（不図示）。そして、出力ドライバ１２３の各アンプは、上記アナログ電圧信号を増幅することにより階調電圧を生成し、この階調電圧を表示素子１３０のソース線に出力する。
【００２５】
表示素子１３０は、例えば液晶表示素子である。図１には図示されていないが、表示素子１３０は、周知の通り、マトリクス状に配置された多数の画素から構成されている。各画素は、スイッチング素子としてＴＦＴ（Thin Film Transistor）を有している。ＴＦＴは、図１の上下方向に延設された複数のソース線、図１の左右方向に延設された複数のゲート線、ソース線及びゲート線の各交差部に設けられている。
【００２６】
ここで、図２を参照して、クロックデータリカバリ回路ＣＤＲについて説明する。図２は、実施の形態１に係るクロックデータリカバリ回路ＣＤＲのブロック図である。図２に示すように、本実施の形態１に係るＣＤＲ回路は、ＰＬＬ（Phase Locked Loop）回路であって、周波数検出回路（Frequency Detector）ＦＤ、位相検出回路（Phase Detector）ＰＤ、周波数制御チャージポンプ（Frequency Control Charge Pump）ＦＣＰ、位相制御チャージポンプＰＣＰ（Phase Control Charge Pump）、ループフィルタ（Loop Filter）ＬＦ、電圧制御発振回路（Voltage Controlled Oscillator）ＶＣＯを備えている。
【００２７】
周波数検出回路ＦＤは、タイミングコントローラから伝送されたシリアルデータｓｄと、リカバリクロックｃｌｋｒとの周波数差を検出する。つまり、受信したシリアルデータｓｄからクロック周波数情報を抽出する。周波数検出回路ＦＤでは、リカバリクロックｃｌｋｒの周波数の粗調を実施する。
【００２８】
リカバリクロックｃｌｋｒの周波数が受信したシリアルデータｓｄの周波数よりも低ければ、周波数検出回路ＦＤは、リカバリクロックｃｌｋｒの周波数を上げるための信号ｆｕｐを生成し、周波数制御チャージポンプＦＣＰに出力する。リカバリクロックｃｌｋｒの周波数が受信したシリアルデータｓｄの周波数よりも高ければ、周波数検出回路ＦＤは、リカバリクロックｃｌｋｒの周波数を下げるための信号ｆｄｎを生成し、周波数制御チャージポンプＦＣＰに出力する。
【００２９】
位相検出回路ＰＤは、タイミングコントローラから伝送されたシリアルデータｓｄと、リカバリクロックｃｌｋｒとの位相差を検出する。つまり、受信したシリアルデータｓｄからクロック位相情報を抽出する。位相検出回路ＰＤでは、リカバリクロックｃｌｋｒの周波数の微調を実施する。
【００３０】
リカバリクロックｃｌｋｒの位相が受信したシリアルデータｓｄの位相よりも遅れていれば、位相検出回路ＰＤは、リカバリクロックｃｌｋｒの位相を進めるための信号ｐｕｐを生成し、位相制御チャージポンプＰＣＰに出力する。リカバリクロックｃｌｋｒの位相が受信したシリアルデータｓｄの位相よりも進んでいれば、位相検出回路ＰＤは、リカバリクロックｃｌｋｒの位相を遅らせるための信号ｐｄｎを生成し、位相制御チャージポンプＰＣＰに出力する。
【００３１】
周波数制御チャージポンプＦＣＰは、入力された信号ｆｕｐ又は信号ｆｄｎからアナログ電流信号を生成し、ループフィルタＬＦに出力する。同様に、位相制御チャージポンプＰＣＰは、入力された信号ｐｕｐ又は信号ｐｄｎからアナログ電流信号を生成し、ループフィルタＬＦに出力する。
ループフィルタＬＦは、周波数制御チャージポンプＦＣＰ及び位相制御チャージポンプＰＣＰから入力されたアナログ電流信号に基づいて制御電圧信号を生成する。
【００３２】
そして、電圧制御発振回路ＶＣＯは、ループフィルタＬＦから入力された制御電圧信号に応じた周波数のリカバリクロックｃｌｋｒを生成する。このリカバリクロックｃｌｋｒは、図１のシリアルパラレルコンバータＳＰＣ及び４Ｂ５ＢデコーダＤＥＣへ出力されると共に、周波数検出回路ＦＤ及び位相検出回路ＰＤへフィードバックされる。
【００３３】
ここで、周波数検出回路ＦＤは、受信したシリアルデータｓｄの変化点を検出し、リカバリクロックｃｌｋｒと比較することにより、周波数情報を抽出する。同様に、位相検出回路ＰＤは、受信したシリアルデータｓｄの変化点を検出し、リカバリクロックｃｌｋｒと比較することにより、位相情報を抽出する。従って、同一レベルの信号が連続するほど、周波数情報及び位相情報の抽出ができなくなる。そのため、同一レベルの信号が連続しないような符号化方式が採用されている。
【００３４】
次に、図３Ａ、３Ｂ、４Ａ、４Ｂを参照して、出力ドライバ１２３からの階調電圧の出力に伴うノイズの発生原理について説明する。図３Ａ、３Ｂ、４Ａ、４Ｂは、表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである。いずれの図面においても、上から順に、ストローブ信号ＳＴＢ、極性信号ＰＯＬ、伝送データＤＡＴＡ、出力階調電圧ＯＵＴ、ノイズＮＯＩＳＥの波形を示している。また、最上段に示すストローブ信号ＳＴＢの立ち上がりタイミングにあわせて、極性信号ＰＯＬの信号レベル（Ｌ、Ｈ）が交互に切り換わる。極性信号ＰＯＬが切り換わる毎に、伝送データＤＡＴＡが、出力階調電圧ＯＵＴとして出力される。ここで、図に矢印で示すように、伝送データＤＡＴＡは、ラッチ回路１２１でラッチされるため、次の出力タイミングで出力される。
【００３５】
まず、図３Ａ、３Ｂを用いて、ノーマリーブラックモードの場合について説明する。図３Ａは、ノーマリーブラックモードにおいて振幅が大きい場合を示している。図３Ｂは、ノーマリーブラックモードにおいて振幅が小さい場合を示している。図３Ａに示すように、８ビットの画像データのデータ値が最も大きいＦＦｈ（１６進数表記）である場合、出力階調電圧ＯＵＴの振幅は大きく、ノイズＮＯＩＳＥも大きい。一方、図３Ｂに示すように、８ビットの画像データのデータ値が最も小さい００ｈ（１６進数表記）である場合、出力階調電圧ＯＵＴの振幅は小さく、ノイズＮＯＩＳＥも小さい。
【００３６】
次に、図４Ａ、４Ｂを用いて、ノーマリーホワイトモードの場合について説明する。図４Ａは、ノーマリーホワイトモードにおいて振幅が大きい場合を示している。図４Ｂは、ノーマリーホワイトモードにおいて振幅が小さい場合を示している。図４Ａに示すように、８ビットの画像データのデータ値が最も小さい００ｈ（１６進数表記）である場合、出力階調電圧ＯＵＴの振幅が大きくなり、ノイズＮＯＩＳＥも大きい。一方、図４Ｂに示すように、８ビットの画像データのデータ値が最も大きいＦＦｈ（１６進数表記）である場合、出力階調電圧ＯＵＴの振幅は小さく、ノイズＮＯＩＳＥも小さい。
【００３７】
このように、ノーマリーブラックモードの場合、伝送データＤＡＴＡのデータ値が大きいほど、出力階調電圧ＯＵＴの振幅も大きくなり、その出力に伴うノイズＮＯＩＳＥも大きくなる。一方、ノーマリーホワイトモードの場合、伝送データＤＡＴＡのデータ値が小さいほど、出力階調電圧ＯＵＴの振幅は大きくなり、その出力に伴うノイズＮＯＩＳＥも大きくなる。そのため、受信データとリカバリクロックとの間に周波数差や位相差が生じ、正しくデータが受信できなくなるおそれがある。
【００３８】
次に、図５Ａ、５Ｂを用いて、４Ｂ５Ｂ変換テーブルについて説明する。この変換テーブルが、本発明の技術的特徴の一つである。図５Ａは、実施の形態１に係る４Ｂ５Ｂエンコーダテーブルを示す図である。図５Ｂは、実施の形態１に係る４Ｂ５Ｂデコーダテーブルを示す図である。図５Ａ、５Ｂは、ノーマリーブラックモードの場合である。
【００３９】
上述のとおり、階調電圧の出力に伴うノイズＮＯＩＳＥにより、周波数差や位相差が生じた場合、受信するシリアルデータｓｄの変化が多いほど（同一レベルの信号が連続しないほど）、クロックデータリカバリ回路ＣＤＲによる周波数差や位相差の補正が高速に完了し、有利である。そこで、ノーマリーブラックモードの場合である本実施の形態では、出力階調電圧ＯＵＴの振幅が大きくなる、つまり、データ値の大きい伝送データＤＡＴＡから順に、シリアルデータｓｄの変化が多くなる５Ｂのビットバターンを割り当てる。これにより、出力階調電圧ＯＵＴの振幅が大きく、ノイズが発生し易い場合でも、安定したデータ伝送を実現することができる。
【００４０】
具体的に、図５Ａの例では、テーブルの最下段に示された４ビットの最大値４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）には、変化回数４回の５ビットのビットパターン５Ｂ＝１０１０１が割り当てられている。従って、４Ｂ５ＢエンコーダＥＮＣは、画像データ「ＦＦｈ、ＦＦｈ、・・・、ＦＦｈ」を、「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」へ符号化する。
【００４１】
テーブルの下から２番目に示された２番目に大きい４ビットの値４Ｂ＝１１１０（Ｈｅｘ＝Ｅ）には、変化回数４回の５ビットのビットパターン５Ｂ＝０１０１０が割り当てられている。テーブルの下から３番目に示された３番目に大きい４ビットの値４Ｂ＝１１０１（Ｈｅｘ＝Ｄ）には、変化回数３回の５ビットのビットパターン５Ｂ＝１０１１０が割り当てられている。以下、図５Ａに示したとおりに、４ビットのビットパターンに対して、５ビットのビットパターンを割り当てる。なお、この４Ｂ５Ｂ変換テーブルの作成方法の詳細については、図６を用いて後述する。
【００４２】
図５Ｂは、図５Ａの変換テーブル（エンコードテーブル）の逆変換テーブル（デコードテーブル）である。つまり、図５Ｂの変換テーブルにより、５ビットのビットパターンのそれぞれが元の４ビットのビットパターンに復号化される。例えば、４Ｂ５ＢデコーダＤＥＣは、符号化された画像データ「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」を、「ＦＦｈ、ＦＦｈ、・・・、ＦＦｈ」へ復号化する。
【００４３】
次に、図６を用いて、４Ｂ５Ｂ変換テーブルの作成方法の詳細について説明する。図６は、４Ｂ５Ｂ変換テーブルにおいて、４ビット１６種類のビットパターンを５ビット３２種類のビットパターンへの割り当ての一例を示す図である。
【００４４】
ここで、４Ｂ５Ｂ変換テーブルを一般化して、データ値が大きいｍ（ｍは自然数）ビットの画像データに対して、ビット変化の多いｎ（ｎは自然数かつｎ＞ｍ）ビットのビットパターンを割り当てたｍＢｎＢ変換テーブルを規定することを考える。そこで、まず変換先の２ｎ通りのビットパターンに対して、１と０との変化回数であるデータ変化指数を算出する。データ変化指数は、ｎビットのビットパターンの値（１又は０）をＭＳＢからＬＳＢへ向かって順に、ｂｎ−１、ｂｎ−２、・・・、ｂ０とすると、次式（１）により得られる。
【数１】
【００４５】
次に、得られたデータ変化指数の値が大きいｎビットのビットパターンから、データ値が大きいｍビットのデータから順に割り当て行き、変換テーブルを規定する。但し、ｎビットのビットパターンのデータ変化指数の値が同じ場合には、どのデータ値のｍビットのデータを割り当てるかについては、特に制約はない。
【００４６】
図６を用いて、４Ｂ５Ｂ変換テーブルを規定する手順について具体的に説明する。まず、２５＝３２通りの５ビットのビットパターンに対してデータ変化指数を算出する。例えば１０１０１というコードに対して、式（１）を用いてデータ変化指数を計算すると、次式（２）のように、データ変化指数＝４となる。
【数２】
【００４７】
次に、算出したデータ変化指数が大きい５ビットのビットパターンから、データ値が大きい４ビットのデータから順に割り当て行き、変換テーブルを規定する。データ変化指数が最大の４である５ビットのビットパターン５Ｂ＝１０１０１か５Ｂ＝０１０１０のいずれかを、データ値が最大の４ビットのデータ４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）かデータ値が２番目の４Ｂ＝１１１０（Ｈｅｘ＝Ｅ）のいずれかに割り当てる。ここで、ｎビットのビットパターンのデータ変化指数の値が同じ場合には、どのデータ値のｍビットのデータを割り当てるかについては、特に制約はない。従って、図６に示した変換テーブルでは、最大の４ビットのデータ４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）に対し、５ビットのビットパターン５Ｂ＝１０１０１が割り当てられているが、５ビットのビットパターン５Ｂ＝０１０１０を割り当ててもよい。
【００４８】
このようにして得られた図６の右側に示す変換テーブル（図５Ａと同じ）では、４ビットデータのデータ値が大きくなるに従って、割り当てられる５ビットのビットパターンのデータ変化指数も大きくなっている。これにより、出力階調電圧ＯＵＴの振幅が大きく、ノイズが発生し易い場合でも、安定したデータ伝送を実現することができる。
【００４９】
なお、ノーマリーブラックモードの場合、データ値が大きい（出力階調電圧ＯＵＴの振幅が大きくなる）４ビットデータから順に、データ変化指数が大きい５ビットのビットパターンを割り当てる必要はあるが、途中に使用しない５ビットのビットパターンがあってもよい。例えば、図６では、４Ｂ＝００００（Ｈｅｘ＝０）に対し、データ変化指数が２である５ビットのビットパターン５Ｂ＝１０００１は割り当てず、データ変化指数が１の５ビットのビットパターン５Ｂ＝００１１１を割り当てている。これは５ビットのビットパターン５Ｂ＝１０００１が他の用途に使用されるからである。
【００５０】
次に、図７Ａ、７Ｂを参照して、実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂ変換テーブルについて説明する。図７Ａは、実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂエンコーダテーブルを示す図である。図７Ｂは、実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂデコーダテーブルを示す図である。ここで、ノーマリーブラックモードの場合について考える。
【００５１】
図７Ａの例では、テーブルの最下段に示された４ビットの最大値４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）には、変化回数（データ変化指数）が２である５ビットのビットパターン５Ｂ＝１１１０１が割り当てられている。従って、４Ｂ５ＢエンコーダＥＮＣは、画像データ「ＦＦｈ、ＦＦｈ、・・・、ＦＦｈ」を、「１１１０１１１１０１、１１１０１１１１０１、・・・、１１１０１１１１０１」へ符号化する。
【００５２】
テーブルの下から２番目に示された２番目に大きい４ビットの値４Ｂ＝１１１０（Ｈｅｘ＝Ｅ）には、変化回数（データ変化指数）が１である５ビットのビットパターン５Ｂ＝１１１００が割り当てられている。テーブルの下から３番目に示された３番目に大きい４ビットの値４Ｂ＝１１０１（Ｈｅｘ＝Ｄ）には、変化回数（データ変化指数）が２である５ビットのビットパターン５Ｂ＝１１０１１が割り当てられている。以下、図７Ａに示したとおりに、４ビットのビットパターンに対して、５ビットのビットパターンを割り当てる。
【００５３】
図７Ｂは、図７Ａの変換テーブル（エンコードテーブル）の逆変換テーブル（デコードテーブル）である。つまり、図７Ｂの変換テーブルにより、５ビットのビットパターンのそれぞれが元の４ビットのビットパターンに復号化される。
【００５４】
このように、比較例では、データ値が大きい（出力階調電圧ＯＵＴの振幅が大きくなる）４ビットデータに、データ変化指数が大きい５ビットのビットパターンが割り当てられていないため、ノーマリーブラックモードの場合、本実施の形態に比べ、データ伝送の安定性に劣る。
【００５５】
（実施の形態２）
次に、図８Ａ、８Ｂを用いて、本発明の第２の実施の形態に係る４Ｂ５Ｂ変換テーブルについて説明する。図８Ａは、実施の形態２に係る４Ｂ５Ｂエンコーダテーブルを示す図である。図８Ｂは、実施の形態２に係る４Ｂ５Ｂデコーダテーブルを示す図である。図８Ａ、８Ｂは、ノーマリーホワイトモードの場合である。以下に説明する以外の構成は、実施の形態１と同様であるため、説明を省略する。
【００５６】
上述のとおり、階調電圧の出力に伴うノイズＮＯＩＳＥにより、周波数差や位相差が生じた場合、受信するシリアルデータｓｄの変化が多いほど（同一レベルの信号が連続しないほど）、クロックデータリカバリ回路ＣＤＲによる周波数差や位相差の補正が高速に完了し、有利である。そこで、ノーマリーホワイトモードの場合である本実施の形態では、出力階調電圧ＯＵＴの振幅が大きくなる、つまり、データ値の小さい伝送データＤＡＴＡから順に、シリアルデータｓｄの変化が多くなる５Ｂのビットバターンを割り当てる。これにより、出力階調電圧ＯＵＴの振幅が大きく、ノイズが発生し易い場合でも、安定したデータ伝送を実現することができる。
【００５７】
具体的に、図８Ａの例では、テーブルの最下段に示された４ビットの最小値４Ｂ＝００００（Ｈｅｘ＝０）には、変化回数４回の５ビットのビットパターン５Ｂ＝１０１０１が割り当てられている。従って、４Ｂ５ＢエンコーダＥＮＣは、画像データ「００ｈ、００ｈ、・・・、００ｈ」を、「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」へ符号化する。
【００５８】
テーブルの下から２番目に示された２番目に小さい４ビットの値４Ｂ＝０００１（Ｈｅｘ＝１）には、変化回数４回の５ビットのビットパターン５Ｂ＝０１０１０が割り当てられている。テーブルの下から３番目に示された３番目に小さい４ビットの値４Ｂ＝００１０（Ｈｅｘ＝２）には、変化回数３回の５ビットのビットパターン５Ｂ＝１０１１０が割り当てられている。以下、図８Ａに示したとおりに、４ビットのビットパターンに対して、５ビットのビットパターンを割り当てる。このように、ノーマリーホワイトモードの場合、データ値が小さい（出力階調電圧ＯＵＴの振幅が大きくなる）４ビットデータから順に、データ変化指数が大きい５ビットのビットパターンを割り当てる
【００５９】
図８Ｂは、図８Ａの変換テーブル（エンコードテーブル）の逆変換テーブル（デコードテーブル）である。つまり、図８Ｂの変換テーブルにより、５ビットのビットパターンのそれぞれが元の４ビットのビットパターンに復号化される。例えば、４Ｂ５ＢデコーダＤＥＣは、符号化された画像データ「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」を、「００ｈ、００ｈ、・・・、００ｈ」へ復号化する。
【００６０】
次に、図７Ａ、７Ｂを参照して、実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂ変換テーブルについて、ノーマリーホワイトモードの場合について考える。図７Ａの例では、テーブルの最上段に示された４ビットの最小値４Ｂ＝００００（Ｈｅｘ＝０）には、変化回数（データ変化指数）が１である５ビットのビットパターン５Ｂ＝１１１１０が割り当てられている。従って、４Ｂ５ＢエンコーダＥＮＣは、画像データ「００ｈ、００ｈ、・・・、００ｈ」を、「１１１１０１１１１０、１１１１０１１１１０、・・・、１１１１０１１１１０」へ符号化する。
【００６１】
テーブルの上から２番目に示された２番目に小さい４ビットの値４Ｂ＝０００１（Ｈｅｘ＝１）には、変化回数（データ変化指数）が３である５ビットのビットパターン５Ｂ＝０１００１が割り当てられている。テーブルの上から３番目に示された３番目に小さい４ビットの値４Ｂ＝００１０（Ｈｅｘ＝２）には、変化回数（データ変化指数）が３である５ビットのビットパターン５Ｂ＝１０１００が割り当てられている。以下、図７Ａに示したとおりに、４ビットのビットパターンに対して、５ビットのビットパターンを割り当てる。
【００６２】
このように、比較例では、データ値が小さい（出力階調電圧ＯＵＴの振幅が大きくなる）４ビットデータに、データ変化指数が大きい５ビットのビットパターンが割り当てられていないため、ノーマリーホワイトモードの場合も、本実施の形態に比べ、データ伝送の安定性に劣る。
【００６３】
（実施の形態３）
次に、図９を用いて、本発明の第３の実施の形態に係る表示装置用データ伝送システムについて説明する。図９は、実施の形態３に係る表示装置用データ伝送システムのブロック図である。実施の形態１との違いは、タイミングコントローラ１１０が、表示データ生成回路ＤＤＧを備え、表示ドライバ１２０が、表示データコンバータを備えている点である。その他の構成は実施の形態１と同様であるため、説明を省略する。
【００６４】
表示データ生成回路ＤＤＧは、表示選択信号ｓｓ１に応じて、パラレル送信データｐｄｔ１を正転又は反転し、４Ｂ５ＢエンコーダＥＮＣに出力する。また、表示データコンバータＤＤＣは、表示選択信号ｓｓ２に応じて、４Ｂ５ＢデコーダＤＥＣにより復号化されたパラレル受信データｐｄｒ２を正転又は反転し、ラッチ回路１２１に出力する。ここで、表示選択信号ｓｓ１、ｓｓ２とは、例えば、ノーマリーブラックモード又はノーマリーホワイトモードの表示モードを選択するための信号である。表示選択信号ｓｓ１は、タイミングコントローラ１１０の外部から、表示選択信号ｓｓ２は、表示ドライバ１２０の外部から入力されている。
【００６５】
例えば、４Ｂ５ＢエンコーダＥＮＣ、４Ｂ５ＢデコーダＤＥＣが、図５Ａ、５Ｂのノーマリーブラックモード用の４Ｂ５Ｂ変換テーブルを有している場合、パラレル送信データｐｄｔ１、パラレル受信データｐｄｒ２が、ノーマリーブラックモードでは正転され、ノーマリーホワイトモードでは反転される。
【００６６】
具体的には、ノーマリーブラックモードの場合、最もノイズの発生しやすい画像データＦＦｈ＝１１１１１１１１は、送信側において、表示データ生成回路ＤＤＧにより正転され、１１１１１１１１として出力される。この１１１１１１１１が、４Ｂ５ＢエンコーダＥＮＣにより１０１０１１０１０１へ符号化される。受信側では、１０１０１１０１０１が、４Ｂ５ＢデコーダＤＥＣにより１１１１１１１１へ復号化される。そして、１１１１１１１１が、表示データコンバータＤＤＣにより正転され、１１１１１１１１＝ＦＦｈとして出力される。
【００６７】
一方、ノーマリーホワイトモードの場合、最もノイズの発生しやすい画像データ００ｈ＝００００００００は、送信側において、表示データ生成回路ＤＤＧにより反転され、１１１１１１１１として出力される。この１１１１１１１１が、４Ｂ５ＢエンコーダＥＮＣにより１０１０１１０１０１へ符号化される。受信側では、１０１０１１０１０１が、４Ｂ５ＢデコーダＤＥＣにより１１１１１１１１へ復号化される。そして、１１１１１１１１が、表示データコンバータＤＤＣにより反転され、００００００００＝００ｈとして出力される。
【００６８】
上記と反対に、４Ｂ５ＢエンコーダＥＮＣ、４Ｂ５ＢデコーダＤＥＣが、図８Ａ、８Ｂのノーマリーホワイトモード用の４Ｂ５Ｂ変換テーブルを有している場合、パラレル送信データｐｄｔ１、パラレル受信データｐｄｒ２が、ノーマリーブラックモードでは反転され、ノーマリーホワイトモードでは正転される。
【００６９】
具体的には、ノーマリーブラックモードの場合、最もノイズの発生しやすい画像データＦＦｈ＝１１１１１１１１は、送信側において、表示データ生成回路ＤＤＧにより反転され、００００００００として出力される。この００００００００が、４Ｂ５ＢエンコーダＥＮＣにより１０１０１１０１０１へ符号化される。受信側では、１０１０１１０１０１が、４Ｂ５ＢデコーダＤＥＣにより００００００００へ復号化される。そして、００００００００が、表示データコンバータＤＤＣにより反転され、１１１１１１１１＝ＦＦｈとして出力される。
【００７０】
一方、ノーマリーホワイトモードの場合、最もノイズの発生しやすい画像データ００ｈ＝００００００００は、送信側において、表示データ生成回路ＤＤＧにより正転され、００００００００として出力される。この００００００００が、４Ｂ５ＢエンコーダＥＮＣにより１０１０１１０１０１へ符号化される。受信側では、１０１０１１０１０１が、４Ｂ５ＢデコーダＤＥＣにより００００００００へ復号化される。そして、００００００００が、表示データコンバータＤＤＣにより正転され、００００００００＝００ｈとして出力される。
【００７１】
本実施の形態により、ノーマリーブラックモード用又はノーマリーホワイトモード用の１種類の変換テーブルのみを備えているだけでも、ノーマリーブラックモード及びノーマリーホワイトモードの双方に対応することができ、表示モードに関わらず、安定したデータ伝送を実現することができる。
【００７２】
（実施の形態４）
次に、図１０を用いて、本発明の第４の実施の形態に係る表示装置用データ伝送システムについて説明する。図１０は、実施の形態４に係る表示装置用データ伝送システムのブロック図である。実施の形態３では、表示選択信号ｓｓ１が、タイミングコントローラ１１０の外部から、表示選択信号ｓｓ２が、表示ドライバ１２０の外部から入力されている。これに対し、実施の形態４では、タイミングコントローラ１１０が、表示選択信号ｓｓ１が格納されたレジスタＲＥＧ１を備え、表示ドライバ１２０が、表示選択信号ｓｓ２が格納されたレジスタＲＥＧ２を備えている。その他の構成は実施の形態３と同様であるため、説明を省略する。これにより、実施の形態３と同様の効果を得ることができる。
【００７３】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。なお、本発明は、上述の通り、ｍＢｎＢ符号化方式（ｍ、ｎは自然数かつｍ＜ｎ）に適用可能であるが、特に、４Ｂ５Ｂ符号化方式、８Ｂ１０Ｂ符号化方式に好適である。
【符号の説明】
【００７４】
１１０ タイミングコントローラ
１２０ 表示ドライバ
１２１ ラッチ回路
１２２ デジタルアナログコンバータ（ＤＡＣ）
１２３ 出力ドライバ
１３０ 表示素子
ＣＤＲ クロックデータリカバリ回路
ＣＧ クロック生成回路
ＤＤＣ 表示データコンバータ
ＤＤＧ 表示データ生成回路
ＤＥＣ デコーダ
ＥＮＣ エンコーダ
ＦＣＰ 周波数制御チャージポンプ
ＦＤ 周波数検出回路
ＬＦ ループフィルタ
ＯＵＴ 出力階調電圧
ＰＣＰ 位相制御チャージポンプ
ＰＤ 位相検出回路
ＰＯＬ 極性信号
ＰＳＣ パラレルシリアルコンバータ
ＲＥＧ１、ＲＥＧ２ レジスタ
ＳＰＣ シリアルパラレルコンバータ
ＴＬ 伝送路
ＶＣＯ 電圧制御発振回路
【技術分野】
【０００１】
本発明は、表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置に関し、特にクロックエンベデッドシリアルデータ伝送方式を採用した表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置に関する。
【背景技術】
【０００２】
一般的に、クロックエンベデッドシリアルデータ伝送システムでは、受信側のクロックデータリカバリ回路が、受信データからクロック成分を抽出し、クロックを再生している。この再生されたクロックをリカバリクロックという。このようなクロック再生方式では、同一レベルの信号が連続して受信されると、クロックデータリカバリ回路がクロック成分を精度よく再生することができない。そのため、同一レベルの信号が連続しないような符号化方式が採用されている。
【０００３】
同一レベルの信号が連続しないような符号化方式として、ｍＢｎＢ符号化方式が知られている。これは、ある変換テーブルに基づき、ｍ（ｍは自然数）ビットの信号をｎ（ｎは自然数かつｎ＞ｍ）ビットの信号に符号化して伝送することによって、同一レベルの信号が連続しないようにするものである。４Ｂ５Ｂ符号化方式や、８Ｂ１０Ｂ符号化方式などが広く採用されており、一例としてイーサネット（登録商標）の規格であるＩＥＥＥ８０２．３ｕでも４Ｂ５Ｂ方式が採用されている。
【０００４】
特許文献１には、４Ｂ５Ｂ符号化の変換テーブルにおいて、４ビットの１６種類のビットパターンに対し、５ビットのビットバターンのうち、１の数が２又は３個であり、かつ、最上位及び最下位ビットからの同符号連続数が２以下であるものを割り当てる技術が開示されている。これにより、同一レベルの信号の連続を抑制するとともに、マーク率（０と１の比率）を改善している。
特許文献２には、ｍＢｎＢ符号化の変換テーブルを２組用意し、一定周期で変換テーブルを切り替えながら伝送することにより、マーク率を安定化する技術が開示されている。
特許文献３には、ｍＢｎＢ符号化において、ノーリターンインバースＮＲＺｘ変換を施して伝送することにより、同一レベルの信号の連続をより抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭５９−２００５６１号公報
【特許文献２】特開平１−１０９８２６号公報
【特許文献３】特開２００１−０６９１８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
発明者は以下の課題を見出した。
詳細には後述するように、表示装置用データ伝送システムでは、タイミングコントローラから表示ドライバ（例えば、ソースドライバ）へ伝送されたデジタル画像データからアナログ階調電圧が生成され、表示素子の各画素へ出力される。ここで、出力される階調電圧の振幅が大きいほど、この出力に伴って発生するノイズも大きくなる。そのため、受信データとリカバリクロックとの間に周波数差や位相差が生じてしまうおそれも高まる。この周波数差や位相差が生じた場合、受信する信号の変化が多いほど（同一レベルの信号が連続しないほど）、クロックデータリカバリ回路による周波数差や位相差の補正が高速に完了する。
【０００７】
特許文献１〜３に開示された変換テーブルでは、変換テーブル全体として、同一レベルの信号の連続の抑制やマーク率の改善が図られている。また、表示装置用に作成されたものではないため、上記階調電圧の出力に伴うノイズの影響が考慮されたものでもない。つまり、特許文献１〜３に開示されたデータ伝送方法では、上記ノイズにより、受信データとリカバリクロックとの間に周波数差や位相差が生じた場合、これを高速に補正することができず、データ伝送の安定性に劣るおそれがあった。
【課題を解決するための手段】
【０００８】
本発明に係る表示装置用データ伝送システムは、
少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、
前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、
前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、
前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、を備え、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられているものである。
【０００９】
本発明に係る表示装置用データ伝送方法は、
変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化し、
符号化された前記データから、クロックを再生し、
再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化し、
復号化された前記データに応じた階調電圧を出力する、表示装置用データ伝送方法であって、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きくなるようにビットパターンを割り当てるものである。
【００１０】
本発明に係る表示装置は、
少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、
前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、
前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、
前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、
前記階調電圧が印加される複数の画素を有する表示素子を備え、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられているものである。
【００１１】
本発明では、変換テーブルは、ｍビットのデータの２ｍ個のビットパターンのうち階調電圧の振幅が大きいビットパターンほど、ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられている。そのため、データ伝送の安定性に優れている。
【発明の効果】
【００１２】
本発明によれば、データ伝送の安定性に優れる表示装置用データ伝送システム及び表示装置用データ伝送方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１に係る表示装置用データ伝送システムのブロック図である。
【図２】実施の形態１に係るＣＤＲ回路のブロック図である。
【図３Ａ】表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである（ノーマリーブラックモードにおいて振幅が大きい場合）。
【図３Ｂ】表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである（ノーマリーブラックモードにおいて振幅が小さい場合）。
【図４Ａ】表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである（ノーマリーホワイトモードにおいて振幅が大きい場合）。
【図４Ｂ】表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである（ノーマリーホワイトモードにおいて振幅が小さい場合）。
【図５Ａ】実施の形態１に係る４Ｂ５Ｂエンコーダテーブルを示す図である。
【図５Ｂ】実施の形態１に係る４Ｂ５Ｂデコーダテーブルを示す図である。
【図６】４Ｂ５Ｂ変換テーブルにおいて、４ビット１６種類のビットパターンを５ビット３２種類のビットパターンへの割り当ての一例を示す図である。
【図７Ａ】実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂエンコーダテーブルを示す図である。
【図７Ｂ】実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂデコーダテーブルを示す図である。
【図８Ａ】実施の形態２に係る４Ｂ５Ｂエンコーダテーブルを示す図である。
【図８Ｂ】実施の形態２に係る４Ｂ５Ｂデコーダテーブルを示す図である。
【図９】実施の形態３に係る表示装置用データ伝送システムのブロック図である。
【図１０】実施の形態４に係る表示装置用データ伝送システムのブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【００１５】
（実施の形態１）
図１を参照して本発明の第１の実施の形態に係る表示装置用データ伝送システムについて説明する。図１は、実施の形態１に係る表示装置用データ伝送システムのブロック図である。図１に示すように、この表示装置用データ伝送システムは、データ送信側のタイミングコントローラ（Timing Controller）１１０、データ受信側の表示ドライバ（Display Driver）１２０、データ出力先の表示素子（Display Element）１３０を備えている。本実施の形態では、タイミングコントローラ（Timing Controller）１１０及びデータ受信側の表示ドライバ（Display Driver）１２０は、それぞれ図１において点線で囲まれた別々のＩＣチップから構成されている。
【００１６】
ここで、タイミングコントローラ１１０は、クロック生成回路ＣＧ、４Ｂ５ＢエンコーダＥＮＣ、パラレルシリアルコンバータＰＳＣを備えている。また、表示ドライバ１２０は、クロックデータリカバリ（Clock Data Recovery）回路ＣＤＲ、シリアルパラレルコンバータＳＰＣ、４Ｂ５ＢデコーダＤＥＣ、ラッチ回路１２１、デジタルアナログコンバータ（ＤＡＣ：Digital Analog Converter）１２２、出力ドライバ１２３を備えている。
【００１７】
クロック生成回路ＣＧは、クロックｃｌｋを生成し、４Ｂ５ＢエンコーダＥＮＣ及びパラレルシリアルコンバータＰＳＣに生成したクロックｃｌｋを供給している。
【００１８】
４Ｂ５ＢエンコーダＥＮＣは、クロック生成回路ＣＧから供給されたクロックｃｌｋに応じて動作する。また、４Ｂ５ＢエンコーダＥＮＣは、４Ｂ５Ｂ変換テーブルを有しており、この４Ｂ５Ｂ変換テーブルを用いて、入力画像データであるパラレル送信データｐｄｔ１をパラレル送信データｐｄｔ２に符号化する。
【００１９】
パラレルシリアルコンバータＰＳＣも、クロック生成回路ＣＧから供給されたクロックｃｌｋに応じて動作し、パラレル送信データｐｄｔ２をシリアルデータｓｄに変換する。このシリアルデータｓｄが、タイミングコントローラ１１０から出力され、伝送路ＴＬを介して、表示ドライバ１２０に入力される。
【００２０】
クロックデータリカバリ回路ＣＤＲは、受信したシリアルデータｓｄからリカバリクロックｃｌｋｒを再生し、パラレルシリアルコンバータＰＳＣ及び４Ｂ５ＢデコーダＤＥＣにそのリカバリクロックｃｌｋｒを供給している。クロックデータリカバリ回路ＣＤＲの詳細については、後述する。
【００２１】
シリアルパラレルコンバータＳＰＣは、クロックデータリカバリ回路ＣＤＲから供給されたリカバリクロックｃｌｋｒに応じて動作し、シリアルデータｓｄをパラレル受信データｐｄｒ１に変換する。
【００２２】
４Ｂ５ＢデコーダＤＥＣも、クロックデータリカバリ回路ＣＤＲから供給されたリカバリクロックｃｌｋｒに応じて動作する。また、Ｂ５ＢデコーダＤＥＣは、エンコーダＥＮＣにおいて符号化したデータを復号化するための４Ｂ５Ｂ変換テーブルを有している。そして、Ｂ５ＢデコーダＤＥＣは、この４Ｂ５Ｂ変換テーブルを用いて、入力されたパラレル受信データｐｄｒ１をパラレル受信データｐｄｒ２に復号化する。
【００２３】
ラッチ回路１２１は、復号化されたパラレル受信データｐｄｒ２を一時的に保持し、所定のタイミングで、ＤＡＣ１２２へ出力する。
ＤＡＣ１２２は、デジタル信号であるパラレル受信データｐｄｒ２をアナログ電圧信号に変換する。
【００２４】
出力ドライバ１２３は、表示素子１３０においてマトリクス状に配置されたＴＦＴ（Thin Film Transistor）の複数のソース線のそれぞれに対応する複数のアンプから構成されている（不図示）。そして、出力ドライバ１２３の各アンプは、上記アナログ電圧信号を増幅することにより階調電圧を生成し、この階調電圧を表示素子１３０のソース線に出力する。
【００２５】
表示素子１３０は、例えば液晶表示素子である。図１には図示されていないが、表示素子１３０は、周知の通り、マトリクス状に配置された多数の画素から構成されている。各画素は、スイッチング素子としてＴＦＴ（Thin Film Transistor）を有している。ＴＦＴは、図１の上下方向に延設された複数のソース線、図１の左右方向に延設された複数のゲート線、ソース線及びゲート線の各交差部に設けられている。
【００２６】
ここで、図２を参照して、クロックデータリカバリ回路ＣＤＲについて説明する。図２は、実施の形態１に係るクロックデータリカバリ回路ＣＤＲのブロック図である。図２に示すように、本実施の形態１に係るＣＤＲ回路は、ＰＬＬ（Phase Locked Loop）回路であって、周波数検出回路（Frequency Detector）ＦＤ、位相検出回路（Phase Detector）ＰＤ、周波数制御チャージポンプ（Frequency Control Charge Pump）ＦＣＰ、位相制御チャージポンプＰＣＰ（Phase Control Charge Pump）、ループフィルタ（Loop Filter）ＬＦ、電圧制御発振回路（Voltage Controlled Oscillator）ＶＣＯを備えている。
【００２７】
周波数検出回路ＦＤは、タイミングコントローラから伝送されたシリアルデータｓｄと、リカバリクロックｃｌｋｒとの周波数差を検出する。つまり、受信したシリアルデータｓｄからクロック周波数情報を抽出する。周波数検出回路ＦＤでは、リカバリクロックｃｌｋｒの周波数の粗調を実施する。
【００２８】
リカバリクロックｃｌｋｒの周波数が受信したシリアルデータｓｄの周波数よりも低ければ、周波数検出回路ＦＤは、リカバリクロックｃｌｋｒの周波数を上げるための信号ｆｕｐを生成し、周波数制御チャージポンプＦＣＰに出力する。リカバリクロックｃｌｋｒの周波数が受信したシリアルデータｓｄの周波数よりも高ければ、周波数検出回路ＦＤは、リカバリクロックｃｌｋｒの周波数を下げるための信号ｆｄｎを生成し、周波数制御チャージポンプＦＣＰに出力する。
【００２９】
位相検出回路ＰＤは、タイミングコントローラから伝送されたシリアルデータｓｄと、リカバリクロックｃｌｋｒとの位相差を検出する。つまり、受信したシリアルデータｓｄからクロック位相情報を抽出する。位相検出回路ＰＤでは、リカバリクロックｃｌｋｒの周波数の微調を実施する。
【００３０】
リカバリクロックｃｌｋｒの位相が受信したシリアルデータｓｄの位相よりも遅れていれば、位相検出回路ＰＤは、リカバリクロックｃｌｋｒの位相を進めるための信号ｐｕｐを生成し、位相制御チャージポンプＰＣＰに出力する。リカバリクロックｃｌｋｒの位相が受信したシリアルデータｓｄの位相よりも進んでいれば、位相検出回路ＰＤは、リカバリクロックｃｌｋｒの位相を遅らせるための信号ｐｄｎを生成し、位相制御チャージポンプＰＣＰに出力する。
【００３１】
周波数制御チャージポンプＦＣＰは、入力された信号ｆｕｐ又は信号ｆｄｎからアナログ電流信号を生成し、ループフィルタＬＦに出力する。同様に、位相制御チャージポンプＰＣＰは、入力された信号ｐｕｐ又は信号ｐｄｎからアナログ電流信号を生成し、ループフィルタＬＦに出力する。
ループフィルタＬＦは、周波数制御チャージポンプＦＣＰ及び位相制御チャージポンプＰＣＰから入力されたアナログ電流信号に基づいて制御電圧信号を生成する。
【００３２】
そして、電圧制御発振回路ＶＣＯは、ループフィルタＬＦから入力された制御電圧信号に応じた周波数のリカバリクロックｃｌｋｒを生成する。このリカバリクロックｃｌｋｒは、図１のシリアルパラレルコンバータＳＰＣ及び４Ｂ５ＢデコーダＤＥＣへ出力されると共に、周波数検出回路ＦＤ及び位相検出回路ＰＤへフィードバックされる。
【００３３】
ここで、周波数検出回路ＦＤは、受信したシリアルデータｓｄの変化点を検出し、リカバリクロックｃｌｋｒと比較することにより、周波数情報を抽出する。同様に、位相検出回路ＰＤは、受信したシリアルデータｓｄの変化点を検出し、リカバリクロックｃｌｋｒと比較することにより、位相情報を抽出する。従って、同一レベルの信号が連続するほど、周波数情報及び位相情報の抽出ができなくなる。そのため、同一レベルの信号が連続しないような符号化方式が採用されている。
【００３４】
次に、図３Ａ、３Ｂ、４Ａ、４Ｂを参照して、出力ドライバ１２３からの階調電圧の出力に伴うノイズの発生原理について説明する。図３Ａ、３Ｂ、４Ａ、４Ｂは、表示ドライバ出力の振幅によるノイズの影響を説明するためのタイミングチャートである。いずれの図面においても、上から順に、ストローブ信号ＳＴＢ、極性信号ＰＯＬ、伝送データＤＡＴＡ、出力階調電圧ＯＵＴ、ノイズＮＯＩＳＥの波形を示している。また、最上段に示すストローブ信号ＳＴＢの立ち上がりタイミングにあわせて、極性信号ＰＯＬの信号レベル（Ｌ、Ｈ）が交互に切り換わる。極性信号ＰＯＬが切り換わる毎に、伝送データＤＡＴＡが、出力階調電圧ＯＵＴとして出力される。ここで、図に矢印で示すように、伝送データＤＡＴＡは、ラッチ回路１２１でラッチされるため、次の出力タイミングで出力される。
【００３５】
まず、図３Ａ、３Ｂを用いて、ノーマリーブラックモードの場合について説明する。図３Ａは、ノーマリーブラックモードにおいて振幅が大きい場合を示している。図３Ｂは、ノーマリーブラックモードにおいて振幅が小さい場合を示している。図３Ａに示すように、８ビットの画像データのデータ値が最も大きいＦＦｈ（１６進数表記）である場合、出力階調電圧ＯＵＴの振幅は大きく、ノイズＮＯＩＳＥも大きい。一方、図３Ｂに示すように、８ビットの画像データのデータ値が最も小さい００ｈ（１６進数表記）である場合、出力階調電圧ＯＵＴの振幅は小さく、ノイズＮＯＩＳＥも小さい。
【００３６】
次に、図４Ａ、４Ｂを用いて、ノーマリーホワイトモードの場合について説明する。図４Ａは、ノーマリーホワイトモードにおいて振幅が大きい場合を示している。図４Ｂは、ノーマリーホワイトモードにおいて振幅が小さい場合を示している。図４Ａに示すように、８ビットの画像データのデータ値が最も小さい００ｈ（１６進数表記）である場合、出力階調電圧ＯＵＴの振幅が大きくなり、ノイズＮＯＩＳＥも大きい。一方、図４Ｂに示すように、８ビットの画像データのデータ値が最も大きいＦＦｈ（１６進数表記）である場合、出力階調電圧ＯＵＴの振幅は小さく、ノイズＮＯＩＳＥも小さい。
【００３７】
このように、ノーマリーブラックモードの場合、伝送データＤＡＴＡのデータ値が大きいほど、出力階調電圧ＯＵＴの振幅も大きくなり、その出力に伴うノイズＮＯＩＳＥも大きくなる。一方、ノーマリーホワイトモードの場合、伝送データＤＡＴＡのデータ値が小さいほど、出力階調電圧ＯＵＴの振幅は大きくなり、その出力に伴うノイズＮＯＩＳＥも大きくなる。そのため、受信データとリカバリクロックとの間に周波数差や位相差が生じ、正しくデータが受信できなくなるおそれがある。
【００３８】
次に、図５Ａ、５Ｂを用いて、４Ｂ５Ｂ変換テーブルについて説明する。この変換テーブルが、本発明の技術的特徴の一つである。図５Ａは、実施の形態１に係る４Ｂ５Ｂエンコーダテーブルを示す図である。図５Ｂは、実施の形態１に係る４Ｂ５Ｂデコーダテーブルを示す図である。図５Ａ、５Ｂは、ノーマリーブラックモードの場合である。
【００３９】
上述のとおり、階調電圧の出力に伴うノイズＮＯＩＳＥにより、周波数差や位相差が生じた場合、受信するシリアルデータｓｄの変化が多いほど（同一レベルの信号が連続しないほど）、クロックデータリカバリ回路ＣＤＲによる周波数差や位相差の補正が高速に完了し、有利である。そこで、ノーマリーブラックモードの場合である本実施の形態では、出力階調電圧ＯＵＴの振幅が大きくなる、つまり、データ値の大きい伝送データＤＡＴＡから順に、シリアルデータｓｄの変化が多くなる５Ｂのビットバターンを割り当てる。これにより、出力階調電圧ＯＵＴの振幅が大きく、ノイズが発生し易い場合でも、安定したデータ伝送を実現することができる。
【００４０】
具体的に、図５Ａの例では、テーブルの最下段に示された４ビットの最大値４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）には、変化回数４回の５ビットのビットパターン５Ｂ＝１０１０１が割り当てられている。従って、４Ｂ５ＢエンコーダＥＮＣは、画像データ「ＦＦｈ、ＦＦｈ、・・・、ＦＦｈ」を、「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」へ符号化する。
【００４１】
テーブルの下から２番目に示された２番目に大きい４ビットの値４Ｂ＝１１１０（Ｈｅｘ＝Ｅ）には、変化回数４回の５ビットのビットパターン５Ｂ＝０１０１０が割り当てられている。テーブルの下から３番目に示された３番目に大きい４ビットの値４Ｂ＝１１０１（Ｈｅｘ＝Ｄ）には、変化回数３回の５ビットのビットパターン５Ｂ＝１０１１０が割り当てられている。以下、図５Ａに示したとおりに、４ビットのビットパターンに対して、５ビットのビットパターンを割り当てる。なお、この４Ｂ５Ｂ変換テーブルの作成方法の詳細については、図６を用いて後述する。
【００４２】
図５Ｂは、図５Ａの変換テーブル（エンコードテーブル）の逆変換テーブル（デコードテーブル）である。つまり、図５Ｂの変換テーブルにより、５ビットのビットパターンのそれぞれが元の４ビットのビットパターンに復号化される。例えば、４Ｂ５ＢデコーダＤＥＣは、符号化された画像データ「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」を、「ＦＦｈ、ＦＦｈ、・・・、ＦＦｈ」へ復号化する。
【００４３】
次に、図６を用いて、４Ｂ５Ｂ変換テーブルの作成方法の詳細について説明する。図６は、４Ｂ５Ｂ変換テーブルにおいて、４ビット１６種類のビットパターンを５ビット３２種類のビットパターンへの割り当ての一例を示す図である。
【００４４】
ここで、４Ｂ５Ｂ変換テーブルを一般化して、データ値が大きいｍ（ｍは自然数）ビットの画像データに対して、ビット変化の多いｎ（ｎは自然数かつｎ＞ｍ）ビットのビットパターンを割り当てたｍＢｎＢ変換テーブルを規定することを考える。そこで、まず変換先の２ｎ通りのビットパターンに対して、１と０との変化回数であるデータ変化指数を算出する。データ変化指数は、ｎビットのビットパターンの値（１又は０）をＭＳＢからＬＳＢへ向かって順に、ｂｎ−１、ｂｎ−２、・・・、ｂ０とすると、次式（１）により得られる。
【数１】
【００４５】
次に、得られたデータ変化指数の値が大きいｎビットのビットパターンから、データ値が大きいｍビットのデータから順に割り当て行き、変換テーブルを規定する。但し、ｎビットのビットパターンのデータ変化指数の値が同じ場合には、どのデータ値のｍビットのデータを割り当てるかについては、特に制約はない。
【００４６】
図６を用いて、４Ｂ５Ｂ変換テーブルを規定する手順について具体的に説明する。まず、２５＝３２通りの５ビットのビットパターンに対してデータ変化指数を算出する。例えば１０１０１というコードに対して、式（１）を用いてデータ変化指数を計算すると、次式（２）のように、データ変化指数＝４となる。
【数２】
【００４７】
次に、算出したデータ変化指数が大きい５ビットのビットパターンから、データ値が大きい４ビットのデータから順に割り当て行き、変換テーブルを規定する。データ変化指数が最大の４である５ビットのビットパターン５Ｂ＝１０１０１か５Ｂ＝０１０１０のいずれかを、データ値が最大の４ビットのデータ４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）かデータ値が２番目の４Ｂ＝１１１０（Ｈｅｘ＝Ｅ）のいずれかに割り当てる。ここで、ｎビットのビットパターンのデータ変化指数の値が同じ場合には、どのデータ値のｍビットのデータを割り当てるかについては、特に制約はない。従って、図６に示した変換テーブルでは、最大の４ビットのデータ４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）に対し、５ビットのビットパターン５Ｂ＝１０１０１が割り当てられているが、５ビットのビットパターン５Ｂ＝０１０１０を割り当ててもよい。
【００４８】
このようにして得られた図６の右側に示す変換テーブル（図５Ａと同じ）では、４ビットデータのデータ値が大きくなるに従って、割り当てられる５ビットのビットパターンのデータ変化指数も大きくなっている。これにより、出力階調電圧ＯＵＴの振幅が大きく、ノイズが発生し易い場合でも、安定したデータ伝送を実現することができる。
【００４９】
なお、ノーマリーブラックモードの場合、データ値が大きい（出力階調電圧ＯＵＴの振幅が大きくなる）４ビットデータから順に、データ変化指数が大きい５ビットのビットパターンを割り当てる必要はあるが、途中に使用しない５ビットのビットパターンがあってもよい。例えば、図６では、４Ｂ＝００００（Ｈｅｘ＝０）に対し、データ変化指数が２である５ビットのビットパターン５Ｂ＝１０００１は割り当てず、データ変化指数が１の５ビットのビットパターン５Ｂ＝００１１１を割り当てている。これは５ビットのビットパターン５Ｂ＝１０００１が他の用途に使用されるからである。
【００５０】
次に、図７Ａ、７Ｂを参照して、実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂ変換テーブルについて説明する。図７Ａは、実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂエンコーダテーブルを示す図である。図７Ｂは、実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂデコーダテーブルを示す図である。ここで、ノーマリーブラックモードの場合について考える。
【００５１】
図７Ａの例では、テーブルの最下段に示された４ビットの最大値４Ｂ＝１１１１（Ｈｅｘ＝Ｆ）には、変化回数（データ変化指数）が２である５ビットのビットパターン５Ｂ＝１１１０１が割り当てられている。従って、４Ｂ５ＢエンコーダＥＮＣは、画像データ「ＦＦｈ、ＦＦｈ、・・・、ＦＦｈ」を、「１１１０１１１１０１、１１１０１１１１０１、・・・、１１１０１１１１０１」へ符号化する。
【００５２】
テーブルの下から２番目に示された２番目に大きい４ビットの値４Ｂ＝１１１０（Ｈｅｘ＝Ｅ）には、変化回数（データ変化指数）が１である５ビットのビットパターン５Ｂ＝１１１００が割り当てられている。テーブルの下から３番目に示された３番目に大きい４ビットの値４Ｂ＝１１０１（Ｈｅｘ＝Ｄ）には、変化回数（データ変化指数）が２である５ビットのビットパターン５Ｂ＝１１０１１が割り当てられている。以下、図７Ａに示したとおりに、４ビットのビットパターンに対して、５ビットのビットパターンを割り当てる。
【００５３】
図７Ｂは、図７Ａの変換テーブル（エンコードテーブル）の逆変換テーブル（デコードテーブル）である。つまり、図７Ｂの変換テーブルにより、５ビットのビットパターンのそれぞれが元の４ビットのビットパターンに復号化される。
【００５４】
このように、比較例では、データ値が大きい（出力階調電圧ＯＵＴの振幅が大きくなる）４ビットデータに、データ変化指数が大きい５ビットのビットパターンが割り当てられていないため、ノーマリーブラックモードの場合、本実施の形態に比べ、データ伝送の安定性に劣る。
【００５５】
（実施の形態２）
次に、図８Ａ、８Ｂを用いて、本発明の第２の実施の形態に係る４Ｂ５Ｂ変換テーブルについて説明する。図８Ａは、実施の形態２に係る４Ｂ５Ｂエンコーダテーブルを示す図である。図８Ｂは、実施の形態２に係る４Ｂ５Ｂデコーダテーブルを示す図である。図８Ａ、８Ｂは、ノーマリーホワイトモードの場合である。以下に説明する以外の構成は、実施の形態１と同様であるため、説明を省略する。
【００５６】
上述のとおり、階調電圧の出力に伴うノイズＮＯＩＳＥにより、周波数差や位相差が生じた場合、受信するシリアルデータｓｄの変化が多いほど（同一レベルの信号が連続しないほど）、クロックデータリカバリ回路ＣＤＲによる周波数差や位相差の補正が高速に完了し、有利である。そこで、ノーマリーホワイトモードの場合である本実施の形態では、出力階調電圧ＯＵＴの振幅が大きくなる、つまり、データ値の小さい伝送データＤＡＴＡから順に、シリアルデータｓｄの変化が多くなる５Ｂのビットバターンを割り当てる。これにより、出力階調電圧ＯＵＴの振幅が大きく、ノイズが発生し易い場合でも、安定したデータ伝送を実現することができる。
【００５７】
具体的に、図８Ａの例では、テーブルの最下段に示された４ビットの最小値４Ｂ＝００００（Ｈｅｘ＝０）には、変化回数４回の５ビットのビットパターン５Ｂ＝１０１０１が割り当てられている。従って、４Ｂ５ＢエンコーダＥＮＣは、画像データ「００ｈ、００ｈ、・・・、００ｈ」を、「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」へ符号化する。
【００５８】
テーブルの下から２番目に示された２番目に小さい４ビットの値４Ｂ＝０００１（Ｈｅｘ＝１）には、変化回数４回の５ビットのビットパターン５Ｂ＝０１０１０が割り当てられている。テーブルの下から３番目に示された３番目に小さい４ビットの値４Ｂ＝００１０（Ｈｅｘ＝２）には、変化回数３回の５ビットのビットパターン５Ｂ＝１０１１０が割り当てられている。以下、図８Ａに示したとおりに、４ビットのビットパターンに対して、５ビットのビットパターンを割り当てる。このように、ノーマリーホワイトモードの場合、データ値が小さい（出力階調電圧ＯＵＴの振幅が大きくなる）４ビットデータから順に、データ変化指数が大きい５ビットのビットパターンを割り当てる
【００５９】
図８Ｂは、図８Ａの変換テーブル（エンコードテーブル）の逆変換テーブル（デコードテーブル）である。つまり、図８Ｂの変換テーブルにより、５ビットのビットパターンのそれぞれが元の４ビットのビットパターンに復号化される。例えば、４Ｂ５ＢデコーダＤＥＣは、符号化された画像データ「１０１０１１０１０１、１０１０１１０１０１、・・・、１０１０１１０１０１」を、「００ｈ、００ｈ、・・・、００ｈ」へ復号化する。
【００６０】
次に、図７Ａ、７Ｂを参照して、実施の形態１の比較例に係るＩＥＥＥ８０２．３ｕで規定された４Ｂ５Ｂ変換テーブルについて、ノーマリーホワイトモードの場合について考える。図７Ａの例では、テーブルの最上段に示された４ビットの最小値４Ｂ＝００００（Ｈｅｘ＝０）には、変化回数（データ変化指数）が１である５ビットのビットパターン５Ｂ＝１１１１０が割り当てられている。従って、４Ｂ５ＢエンコーダＥＮＣは、画像データ「００ｈ、００ｈ、・・・、００ｈ」を、「１１１１０１１１１０、１１１１０１１１１０、・・・、１１１１０１１１１０」へ符号化する。
【００６１】
テーブルの上から２番目に示された２番目に小さい４ビットの値４Ｂ＝０００１（Ｈｅｘ＝１）には、変化回数（データ変化指数）が３である５ビットのビットパターン５Ｂ＝０１００１が割り当てられている。テーブルの上から３番目に示された３番目に小さい４ビットの値４Ｂ＝００１０（Ｈｅｘ＝２）には、変化回数（データ変化指数）が３である５ビットのビットパターン５Ｂ＝１０１００が割り当てられている。以下、図７Ａに示したとおりに、４ビットのビットパターンに対して、５ビットのビットパターンを割り当てる。
【００６２】
このように、比較例では、データ値が小さい（出力階調電圧ＯＵＴの振幅が大きくなる）４ビットデータに、データ変化指数が大きい５ビットのビットパターンが割り当てられていないため、ノーマリーホワイトモードの場合も、本実施の形態に比べ、データ伝送の安定性に劣る。
【００６３】
（実施の形態３）
次に、図９を用いて、本発明の第３の実施の形態に係る表示装置用データ伝送システムについて説明する。図９は、実施の形態３に係る表示装置用データ伝送システムのブロック図である。実施の形態１との違いは、タイミングコントローラ１１０が、表示データ生成回路ＤＤＧを備え、表示ドライバ１２０が、表示データコンバータを備えている点である。その他の構成は実施の形態１と同様であるため、説明を省略する。
【００６４】
表示データ生成回路ＤＤＧは、表示選択信号ｓｓ１に応じて、パラレル送信データｐｄｔ１を正転又は反転し、４Ｂ５ＢエンコーダＥＮＣに出力する。また、表示データコンバータＤＤＣは、表示選択信号ｓｓ２に応じて、４Ｂ５ＢデコーダＤＥＣにより復号化されたパラレル受信データｐｄｒ２を正転又は反転し、ラッチ回路１２１に出力する。ここで、表示選択信号ｓｓ１、ｓｓ２とは、例えば、ノーマリーブラックモード又はノーマリーホワイトモードの表示モードを選択するための信号である。表示選択信号ｓｓ１は、タイミングコントローラ１１０の外部から、表示選択信号ｓｓ２は、表示ドライバ１２０の外部から入力されている。
【００６５】
例えば、４Ｂ５ＢエンコーダＥＮＣ、４Ｂ５ＢデコーダＤＥＣが、図５Ａ、５Ｂのノーマリーブラックモード用の４Ｂ５Ｂ変換テーブルを有している場合、パラレル送信データｐｄｔ１、パラレル受信データｐｄｒ２が、ノーマリーブラックモードでは正転され、ノーマリーホワイトモードでは反転される。
【００６６】
具体的には、ノーマリーブラックモードの場合、最もノイズの発生しやすい画像データＦＦｈ＝１１１１１１１１は、送信側において、表示データ生成回路ＤＤＧにより正転され、１１１１１１１１として出力される。この１１１１１１１１が、４Ｂ５ＢエンコーダＥＮＣにより１０１０１１０１０１へ符号化される。受信側では、１０１０１１０１０１が、４Ｂ５ＢデコーダＤＥＣにより１１１１１１１１へ復号化される。そして、１１１１１１１１が、表示データコンバータＤＤＣにより正転され、１１１１１１１１＝ＦＦｈとして出力される。
【００６７】
一方、ノーマリーホワイトモードの場合、最もノイズの発生しやすい画像データ００ｈ＝００００００００は、送信側において、表示データ生成回路ＤＤＧにより反転され、１１１１１１１１として出力される。この１１１１１１１１が、４Ｂ５ＢエンコーダＥＮＣにより１０１０１１０１０１へ符号化される。受信側では、１０１０１１０１０１が、４Ｂ５ＢデコーダＤＥＣにより１１１１１１１１へ復号化される。そして、１１１１１１１１が、表示データコンバータＤＤＣにより反転され、００００００００＝００ｈとして出力される。
【００６８】
上記と反対に、４Ｂ５ＢエンコーダＥＮＣ、４Ｂ５ＢデコーダＤＥＣが、図８Ａ、８Ｂのノーマリーホワイトモード用の４Ｂ５Ｂ変換テーブルを有している場合、パラレル送信データｐｄｔ１、パラレル受信データｐｄｒ２が、ノーマリーブラックモードでは反転され、ノーマリーホワイトモードでは正転される。
【００６９】
具体的には、ノーマリーブラックモードの場合、最もノイズの発生しやすい画像データＦＦｈ＝１１１１１１１１は、送信側において、表示データ生成回路ＤＤＧにより反転され、００００００００として出力される。この００００００００が、４Ｂ５ＢエンコーダＥＮＣにより１０１０１１０１０１へ符号化される。受信側では、１０１０１１０１０１が、４Ｂ５ＢデコーダＤＥＣにより００００００００へ復号化される。そして、００００００００が、表示データコンバータＤＤＣにより反転され、１１１１１１１１＝ＦＦｈとして出力される。
【００７０】
一方、ノーマリーホワイトモードの場合、最もノイズの発生しやすい画像データ００ｈ＝００００００００は、送信側において、表示データ生成回路ＤＤＧにより正転され、００００００００として出力される。この００００００００が、４Ｂ５ＢエンコーダＥＮＣにより１０１０１１０１０１へ符号化される。受信側では、１０１０１１０１０１が、４Ｂ５ＢデコーダＤＥＣにより００００００００へ復号化される。そして、００００００００が、表示データコンバータＤＤＣにより正転され、００００００００＝００ｈとして出力される。
【００７１】
本実施の形態により、ノーマリーブラックモード用又はノーマリーホワイトモード用の１種類の変換テーブルのみを備えているだけでも、ノーマリーブラックモード及びノーマリーホワイトモードの双方に対応することができ、表示モードに関わらず、安定したデータ伝送を実現することができる。
【００７２】
（実施の形態４）
次に、図１０を用いて、本発明の第４の実施の形態に係る表示装置用データ伝送システムについて説明する。図１０は、実施の形態４に係る表示装置用データ伝送システムのブロック図である。実施の形態３では、表示選択信号ｓｓ１が、タイミングコントローラ１１０の外部から、表示選択信号ｓｓ２が、表示ドライバ１２０の外部から入力されている。これに対し、実施の形態４では、タイミングコントローラ１１０が、表示選択信号ｓｓ１が格納されたレジスタＲＥＧ１を備え、表示ドライバ１２０が、表示選択信号ｓｓ２が格納されたレジスタＲＥＧ２を備えている。その他の構成は実施の形態３と同様であるため、説明を省略する。これにより、実施の形態３と同様の効果を得ることができる。
【００７３】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。なお、本発明は、上述の通り、ｍＢｎＢ符号化方式（ｍ、ｎは自然数かつｍ＜ｎ）に適用可能であるが、特に、４Ｂ５Ｂ符号化方式、８Ｂ１０Ｂ符号化方式に好適である。
【符号の説明】
【００７４】
１１０ タイミングコントローラ
１２０ 表示ドライバ
１２１ ラッチ回路
１２２ デジタルアナログコンバータ（ＤＡＣ）
１２３ 出力ドライバ
１３０ 表示素子
ＣＤＲ クロックデータリカバリ回路
ＣＧ クロック生成回路
ＤＤＣ 表示データコンバータ
ＤＤＧ 表示データ生成回路
ＤＥＣ デコーダ
ＥＮＣ エンコーダ
ＦＣＰ 周波数制御チャージポンプ
ＦＤ 周波数検出回路
ＬＦ ループフィルタ
ＯＵＴ 出力階調電圧
ＰＣＰ 位相制御チャージポンプ
ＰＤ 位相検出回路
ＰＯＬ 極性信号
ＰＳＣ パラレルシリアルコンバータ
ＲＥＧ１、ＲＥＧ２ レジスタ
ＳＰＣ シリアルパラレルコンバータ
ＴＬ 伝送路
ＶＣＯ 電圧制御発振回路
【特許請求の範囲】
【請求項１】
少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、
前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、
前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、
前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、を備え、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられている表示装置用データ伝送システム。
【請求項２】
前記エンコーダは、前記変換テーブルとしてノーマリーブラックモード用の第１の変換テーブルを備え、
前記第１の変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられていることを特徴とする請求項１に記載の表示装置用データ伝送システム。
【請求項３】
前記エンコーダは、前記変換テーブルとしてノーマリーホワイトモード用の第２の変換テーブルを備え、
前記第２の変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が小さいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられていることを特徴とする請求項１又は２に記載の表示装置用データ伝送システム。
【請求項４】
第１の表示モード信号に応じて、前記エンコーダに入力されるデータを正転又は反転させるデータ生成回路と、
第２の表示モード信号に応じて、前記デコーダから出力されるデータを正転又は反転させるデータコンバータと、を更に備え、
前記変換テーブルは、ノーマリーブラックモード用又はノーマリーホワイトモード用の１つのみであることを特徴とする請求項１〜３のいずれか一項に記載の表示装置用データ伝送システム。
【請求項５】
前記第１の表示モード信号を格納する第１のレジスタと、
前記第２の表示モード信号を格納する第２のレジスタと、を更に備えることを特徴とする請求項４に記載の表示装置用データ伝送システム。
【請求項６】
前記第１及び第２の表示モード信号は、ノーマリーブラックモード又はノーマリーホワイトモードであることを示す信号であることを特徴とする請求項４又は５に記載の表示装置用データ伝送システム。
【請求項７】
前記エンコーダから出力された符号化されたデータをパラレルシリアル変換するパラレルシリアル変換回路と、
パラレルシリアル変換回路から出力されたデータをシリアルパラレル変換するシリアルパラレル変換回路と、を更に備えることを特徴とする請求項１〜６のいずれか一項に記載の表示装置用データ伝送システム。
【請求項８】
変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化し、
符号化された前記データから、クロックを再生し、
再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化し、
復号化された前記データに応じた階調電圧を出力する、表示装置用データ伝送方法であって、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きくなるようにビットパターンを割り当てる表示装置用データ伝送方法。
【請求項９】
前記変換テーブルとして、ノーマリーブラックモード用の第１の変換テーブルを用い、
前記第１の変換テーブルにより、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きくなるようにビットパターンを割り当てることを特徴とする請求項８に記載の表示装置用データ伝送方法。
【請求項１０】
前記変換テーブルとして、ノーマリーホワイトモード用の第２の変換テーブルを用い、
前記第２の変換テーブルにより、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が小さいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きくなるようにビットパターンを割り当てることを特徴とする請求項９又は１０に記載の表示装置用データ伝送方法。
【請求項１１】
前記変換テーブルとして、ノーマリーブラックモード用又はノーマリーホワイトモード用の１つのみを用い、
第１の表示モード信号に応じて、符号化する前のデータを正転又は反転させ、
第２の表示モード信号に応じて、複合化した後のデータを正転又は反転させることを特徴とする請求項８〜１０のいずれか一項に記載の表示装置用データ伝送方法。
【請求項１２】
前記第１及び第２の表示モード信号は、ノーマリーブラックモード又はノーマリーホワイトモードであることを示す信号であることを特徴とする請求項１１に記載の表示装置用データ伝送方法。
【請求項１３】
少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、
前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、
前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、
前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、
前記階調電圧が印加される複数の画素を有する表示素子を備え、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられている表示装置。
【請求項１４】
前記エンコーダは、前記変換テーブルとしてノーマリーブラックモード用の第１の変換テーブルを備え、
前記第１の変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられていることを特徴とする請求項１３に記載の表示装置。
【請求項１５】
前記エンコーダは、前記変換テーブルとしてノーマリーホワイトモード用の第２の変換テーブルを備え、
前記第２の変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が小さいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられていることを特徴とする請求項１３又は１４に記載の表示装置。
【請求項１６】
第１の表示モード信号に応じて、前記エンコーダに入力されるデータを正転又は反転させるデータ生成回路と、
第２の表示モード信号に応じて、前記デコーダから出力されるデータを正転又は反転させるデータコンバータと、を更に備え、
前記変換テーブルは、ノーマリーブラックモード用又はノーマリーホワイトモード用の１つのみであることを特徴とする請求項１３〜１５のいずれか一項に記載の表示装置。
【請求項１７】
前記第１の表示モード信号を格納する第１のレジスタと、
前記第２の表示モード信号を格納する第２のレジスタと、を更に備えることを特徴とする請求項１７に記載の表示装置用。
【請求項１８】
前記第１及び第２の表示モード信号は、ノーマリーブラックモード又はノーマリーホワイトモードであることを示す信号であることを特徴とする請求項１６又は１７に記載の表示装置。
【請求項１９】
前記エンコーダから出力された符号化されたデータをパラレルシリアル変換するパラレルシリアル変換回路と、
パラレルシリアル変換回路から出力されたデータをシリアルパラレル変換するシリアルパラレル変換回路と、を更に備えることを特徴とする請求項１３〜１８のいずれか一項に記載の表示装置。
【請求項１】
少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、
前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、
前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、
前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、を備え、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられている表示装置用データ伝送システム。
【請求項２】
前記エンコーダは、前記変換テーブルとしてノーマリーブラックモード用の第１の変換テーブルを備え、
前記第１の変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられていることを特徴とする請求項１に記載の表示装置用データ伝送システム。
【請求項３】
前記エンコーダは、前記変換テーブルとしてノーマリーホワイトモード用の第２の変換テーブルを備え、
前記第２の変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が小さいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられていることを特徴とする請求項１又は２に記載の表示装置用データ伝送システム。
【請求項４】
第１の表示モード信号に応じて、前記エンコーダに入力されるデータを正転又は反転させるデータ生成回路と、
第２の表示モード信号に応じて、前記デコーダから出力されるデータを正転又は反転させるデータコンバータと、を更に備え、
前記変換テーブルは、ノーマリーブラックモード用又はノーマリーホワイトモード用の１つのみであることを特徴とする請求項１〜３のいずれか一項に記載の表示装置用データ伝送システム。
【請求項５】
前記第１の表示モード信号を格納する第１のレジスタと、
前記第２の表示モード信号を格納する第２のレジスタと、を更に備えることを特徴とする請求項４に記載の表示装置用データ伝送システム。
【請求項６】
前記第１及び第２の表示モード信号は、ノーマリーブラックモード又はノーマリーホワイトモードであることを示す信号であることを特徴とする請求項４又は５に記載の表示装置用データ伝送システム。
【請求項７】
前記エンコーダから出力された符号化されたデータをパラレルシリアル変換するパラレルシリアル変換回路と、
パラレルシリアル変換回路から出力されたデータをシリアルパラレル変換するシリアルパラレル変換回路と、を更に備えることを特徴とする請求項１〜６のいずれか一項に記載の表示装置用データ伝送システム。
【請求項８】
変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化し、
符号化された前記データから、クロックを再生し、
再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化し、
復号化された前記データに応じた階調電圧を出力する、表示装置用データ伝送方法であって、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きくなるようにビットパターンを割り当てる表示装置用データ伝送方法。
【請求項９】
前記変換テーブルとして、ノーマリーブラックモード用の第１の変換テーブルを用い、
前記第１の変換テーブルにより、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きくなるようにビットパターンを割り当てることを特徴とする請求項８に記載の表示装置用データ伝送方法。
【請求項１０】
前記変換テーブルとして、ノーマリーホワイトモード用の第２の変換テーブルを用い、
前記第２の変換テーブルにより、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が小さいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きくなるようにビットパターンを割り当てることを特徴とする請求項９又は１０に記載の表示装置用データ伝送方法。
【請求項１１】
前記変換テーブルとして、ノーマリーブラックモード用又はノーマリーホワイトモード用の１つのみを用い、
第１の表示モード信号に応じて、符号化する前のデータを正転又は反転させ、
第２の表示モード信号に応じて、複合化した後のデータを正転又は反転させることを特徴とする請求項８〜１０のいずれか一項に記載の表示装置用データ伝送方法。
【請求項１２】
前記第１及び第２の表示モード信号は、ノーマリーブラックモード又はノーマリーホワイトモードであることを示す信号であることを特徴とする請求項１１に記載の表示装置用データ伝送方法。
【請求項１３】
少なくとも１つの変換テーブルを有し、当該変換テーブルに基づいて、ｍ（ｍは自然数）ビットのデータをｎ（ｎは自然数かつｎ＞ｍ）ビットのデータに符号化するエンコーダと、
前記エンコーダにより符号化されたデータから、クロックを再生するクロック再生回路と、
前記クロック再生回路により再生された前記クロックに応じて、符号化された前記ｎビットのデータを前記ｍビットのデータに復号化するデコーダと、
前記デコーダにより復号化されたデータに応じた階調電圧を出力する出力ドライバと、
前記階調電圧が印加される複数の画素を有する表示素子を備え、
前記変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうち前記階調電圧の振幅が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられている表示装置。
【請求項１４】
前記エンコーダは、前記変換テーブルとしてノーマリーブラックモード用の第１の変換テーブルを備え、
前記第１の変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が大きいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられていることを特徴とする請求項１３に記載の表示装置。
【請求項１５】
前記エンコーダは、前記変換テーブルとしてノーマリーホワイトモード用の第２の変換テーブルを備え、
前記第２の変換テーブルにおいて、前記ｍビットのデータの２ｍ個のビットパターンのうちデータ値が小さいビットパターンほど、前記ｎビットのデータの２ｎ個のビットパターンのうちデータ変化指数が大きいビットパターンが割り当てられていることを特徴とする請求項１３又は１４に記載の表示装置。
【請求項１６】
第１の表示モード信号に応じて、前記エンコーダに入力されるデータを正転又は反転させるデータ生成回路と、
第２の表示モード信号に応じて、前記デコーダから出力されるデータを正転又は反転させるデータコンバータと、を更に備え、
前記変換テーブルは、ノーマリーブラックモード用又はノーマリーホワイトモード用の１つのみであることを特徴とする請求項１３〜１５のいずれか一項に記載の表示装置。
【請求項１７】
前記第１の表示モード信号を格納する第１のレジスタと、
前記第２の表示モード信号を格納する第２のレジスタと、を更に備えることを特徴とする請求項１７に記載の表示装置用。
【請求項１８】
前記第１及び第２の表示モード信号は、ノーマリーブラックモード又はノーマリーホワイトモードであることを示す信号であることを特徴とする請求項１６又は１７に記載の表示装置。
【請求項１９】
前記エンコーダから出力された符号化されたデータをパラレルシリアル変換するパラレルシリアル変換回路と、
パラレルシリアル変換回路から出力されたデータをシリアルパラレル変換するシリアルパラレル変換回路と、を更に備えることを特徴とする請求項１３〜１８のいずれか一項に記載の表示装置。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０】
【公開番号】特開２０１２−２０８２７０（Ｐ２０１２−２０８２７０Ａ）
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１１−７３１２２（Ｐ２０１１−７３１２２）
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]