無線通信装置
【課題】変調効率が高い無線通信装置を提供することを課題とする。
【解決手段】無線通信装置は、ベースバンド信号生成器により生成されたＮビットのデジタルデータに応じて、クロック発生器により生成された２N個のパルス信号のうちの１個のパルス信号を選択するセレクタと、セレクタにより選択されたパルス信号のパルス幅を短くする短パルス発生器と、短パルス発生器によりパルス幅が短くされたパルス信号に含まれる周波数成分の中から通過周波数帯域の周波数成分のみを通過させ、通過周波数帯域以外の周波数成分を減衰させるバンドパスフィルタとを有し、クロック発生器により生成される２N個のパルス信号は、第１のパルス及び第２のパルスを含む全期間非送信パルス（Ｓ０）、第３のパルス及び第４のパルスを含む全期間送信パルス（Ｓ７）、並びにパルス幅が同じであって位相が異なる２N−２個の一部期間送信パルス（Ｓ１〜Ｓ６）を含む。
【解決手段】無線通信装置は、ベースバンド信号生成器により生成されたＮビットのデジタルデータに応じて、クロック発生器により生成された２N個のパルス信号のうちの１個のパルス信号を選択するセレクタと、セレクタにより選択されたパルス信号のパルス幅を短くする短パルス発生器と、短パルス発生器によりパルス幅が短くされたパルス信号に含まれる周波数成分の中から通過周波数帯域の周波数成分のみを通過させ、通過周波数帯域以外の周波数成分を減衰させるバンドパスフィルタとを有し、クロック発生器により生成される２N個のパルス信号は、第１のパルス及び第２のパルスを含む全期間非送信パルス（Ｓ０）、第３のパルス及び第４のパルスを含む全期間送信パルス（Ｓ７）、並びにパルス幅が同じであって位相が異なる２N−２個の一部期間送信パルス（Ｓ１〜Ｓ６）を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置に関する。
【背景技術】
【０００２】
インパルス無線通信は、極めてパルス幅の小さい高周波（ＲＦ）パルスの無線通信であり、広帯域無線通信システムへの適用が期待されている。インパルス無線通信において、変調効率を高めるために検討されている多値変調技術の代表的なものはパルス位置変調（ＰＰＭ）である。パルス位置変調技術に関しては、例えば下記の特許文献１〜３にその例を見ることができる。
【０００３】
図１は、パルス位置変調を示す図である。パルス位置変調は、データ系列に応じた遅延時間分だけパルスの発生を遅らせることが特徴となっている。例えば３ビットデジタルデータのパルス位置変調の場合、デジタルデータ系列（ｎ1，ｎ2，ｎ3）に対して、Δｔ×｛２2×ｎ1＋２1×ｎ2＋ｎ3｝だけパルス発生時間を遅らせる。ここで、ｎkは１または０であり、Δｔはステップ時間であり、Ｔｗは高周波（ＲＦ）パルスの時間幅である。このときシンボル長Ｔｓ１は、時刻ｔ１からｔ３までの時間であり、（２3−１）×Δｔ＋ＴWとなる。伝送速度は、３／｛（２3−１）×Δｔ＋ＴW｝である。一般化すると、Ｎビットデジタルデータのパルス位置変調の場合の伝送速度はｎ／｛（２n−１）×Δｔ＋ＴW｝となる。この式からステップ時間Δｔを小さくすればする程、多値化による変調効率の改善が可能となる。ところが、ステップ時間Δｔは復調器に使用するデバイスの位相識別感度に依存するため、小さくすることにはおのずと限界がある。例えば、ステップ時間Δｔを２０ピコ秒（ｐｓ）、時間幅ＴWを２００ｐｓとした場合、３ビットデジタルデータのパルス位置変調では、シンボル長Ｔｓ１が３４０ｐｓ、伝送速度が８．８ギガビット／秒（Ｇｂ／ｓ）となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００３−５２１１４３号公報
【特許文献２】特開２０００−２７８３３２号公報
【特許文献３】特開２００９−８８９４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、変調効率が高い無線通信装置を提供することである。
【課題を解決するための手段】
【０００６】
無線通信装置は、Ｎビット（Ｎは２以上の整数）のデジタルデータを生成するベースバンド信号生成器と、前記Ｎビットのデジタルデータに対応する２N個のパルス信号を生成するクロック発生器と、前記ベースバンド信号生成器により生成されたＮビットのデジタルデータに応じて、前記クロック発生器により生成された２N個のパルス信号のうちの１個のパルス信号を選択するセレクタと、前記セレクタにより選択されたパルス信号のパルス幅を短くする短パルス発生器と、前記短パルス発生器によりパルス幅が短くされたパルス信号に含まれる周波数成分の中から通過周波数帯域の周波数成分のみを通過させ、前記通過周波数帯域以外の周波数成分を減衰させるバンドパスフィルタと、前記バンドパスフィルタを通過した信号を無線送信するためのアンテナとを有し、前記クロック発生器により生成される２N個のパルス信号は、第１のパルス及び第２のパルスを含む全期間非送信パルス、第３のパルス及び第４のパルスを含む全期間送信パルス、並びにパルス幅が同じであって位相が異なる２N−２個の一部期間送信パルスを含み、前記セレクタが前記一部期間送信パルスを選択した時には、前記バンドパスフィルタは１シンボル長内の一部の期間の時間幅を有する信号を出力し、前記セレクタが前記２N−２個の一部期間送信パルスのうちの１個である第１の一部期間送信パルスを選択した時の前記バンドパスフィルタの出力信号は、前記セレクタが前記２N−２個の一部期間送信パルスのうちの前記第１の一部期間送信パルス以外の一部期間送信パルスを選択した時の前記バンドパスフィルタの出力信号に対して、時間幅が同じであって位相が異なり、前記セレクタが前記全期間非送信パルスを選択した時には、前記バンドパスフィルタは前記第１のパルスに対応する信号と前記第２のパルスに対応する信号とが打ち消し合って減衰した信号を出力し、前記セレクタが前記全期間送信パルスを選択した時には、前記バンドパスフィルタは前記１シンボル長内の全期間の時間幅を有する信号を出力する。
【発明の効果】
【０００７】
Ｎビットのデジタルデータに対応する１シンボル長を短くすることができ、変調効率を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】パルス位置変調を示す図である。
【図２】第１の実施形態によるインパルス無線通信装置の変調方式を説明するための図である。
【図３】図３（Ａ）はインパルス無線通信装置の送信部の構成例を示す図であり、図３（Ｂ）は全期間非送信信号の生成方法を示す図である。
【図４】全期間送信信号の生成方法を示す図である。
【図５】図５（Ａ）はインパルス無線通信装置の構成例を示す図であり、図５（Ｂ）はバンドパスフィルタの通過周波数帯域を示す図である。
【図６】図５のパルス発生器、短パルス発生器及びバンドパスフィルタの構成例を示す図である。
【図７】図７（Ａ）は１５相クロック発生器の構成例を示す図であり、図７（Ｂ）は１５相クロック発生器により生成されるパルス信号を示す図である。
【図８】図６のセレクタの構成例を示す図である。
【図９】図６のセレクタの動作を説明するためのタイムチャートである。
【図１０】第２の実施形態によるパルス発生器、短パルス発生器及びバンドパスフィルタの構成例を示す図である。
【図１１】図１１（Ａ）は３０相クロック発生器の構成例を示す図であり、図１１（Ｂ）は３０相クロック発生器により生成されるパルス信号を示す図である。
【図１２】図１０のセレクタの構成例を示す図である。
【図１３】図１０のセレクタの動作を説明するためのタイムチャートである。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図２は、第１の実施形態によるインパルス無線通信装置の変調方式を説明するための図である。例えば、３ビットのデジタルデータ「０００」〜「１１１」は、それぞれ１シンボル長Ｔｓ２内の８個の信号Ｓ０〜Ｓ７に変調される。信号Ｓ１〜Ｓ６は、１シンボル長Ｔｓ２内の一部の期間の時間幅Ｔｗを有する一部期間送信信号であり、相互に時間幅Ｔｗが同じであってステップ時間Δｔの正の整数倍位相が異なる。信号Ｓ１〜Ｓ６は、デジタルデータ「００１」〜「１１０」がパルス位置変調された信号である。デジタルデータ「０００」の変調信号Ｓ１は、時刻ｔ１から時間幅Ｔｗが開始するＲＦパルス（波束）である。デジタルデータ「００１」の変調信号Ｓ２は、変調信号Ｓ１に対してΔｔだけ遅延した信号である。デジタルデータ「０１０」の変調信号Ｓ３は、変調信号Ｓ１に対して２×Δｔだけ遅延した信号である。デジタルデータ「０１１」の変調信号Ｓ４は、変調信号Ｓ１に対して３×Δｔだけ遅延した信号である。デジタルデータ「１００」の変調信号Ｓ５は、変調信号Ｓ１に対して４×Δｔだけ遅延した信号である。デジタルデータ「１０１」の変調信号Ｓ６は、変調信号Ｓ１に対して５×Δｔだけ遅延した信号である。デジタルデータ「０００」の変調信号Ｓ０は、１シンボル長Ｔｓ２内の全期間でＲＦパルスが送信されない全期間非送信信号である。デジタルデータ「１１１」の変調信号Ｓ７は、１シンボル長Ｔｓ２内の全期間の時間幅を有する全期間送信信号である。
【００１０】
図２の変調方式は、図１の変調方式に対して全期間非送信信号Ｓ０及び全期間送信信号Ｓ７を追加したものである。Ｎビットのデジタルデータを変調する場合の１シンボル長Ｔｓ２は（２N−３）×Δｔ＋Ｔｗである。図１の１シンボル長Ｔｓ１は（２N−１）×Δｔ＋Ｔｗである。１シンボル長Ｔｓ２は、時刻ｔ１からｔ２までの時間であり、図１の１シンボル長Ｔｓ１（時刻ｔ１〜ｔ３）よりも２×Δｔ短い。１シンボル長Ｔｓ２を短くできるので、変調効率が向上する。
【００１１】
図２の伝送速度は、Ｎ／｛（２N−３）×Δｔ＋Ｔｗ｝（ｂｐｓ）である。図１の伝送速度は、Ｎ／｛（２N−１）×Δｔ＋Ｔｗ｝（ｂｐｓ）である。Ｎ＝３、Ｔｗ＝２００ｐｓ、Δｔ＝２０ｐｓの場合、図１の伝送速度は８．８Ｇｂｐｓであり、図２の伝送速度は１０．０Ｇｂｐｓである。図１の伝送速度は、図２の伝送速度より１３．３％向上する。
【００１２】
また、図２のシンボル長Ｔｓ２を図１のシンボル長Ｔｓ１と同じにした場合には、図２のステップ時間Δｔを２８ｐｓに約４０％増やすことができ、トランジスタ等のハードウエアへの負荷を軽減でき、より安価なトランジスタを用いてインパルス無線通信装置を構成できる大きなメリットが得られる。
【００１３】
以上のように、図２の変調方式は、パルス位置変調の信号Ｓ１〜Ｓ６に全期間非送信信号Ｓ０及び全期間送信信号Ｓ７を追加することにより、ステップ時間Δｔの総数を低減して１シンボル長Ｔｓ２を短縮し、伝送速度つまり変調効率を向上させることができる。さらに、後述するが、全期間非送信信号Ｓ０及び全期間送信信号Ｓ７の生成に関し、インパルス無線通信という方式上の特色を活かした手段を用いる。
【００１４】
図３（Ａ）はインパルス無線通信装置の送信部の構成例を示す図であり、図３（Ｂ）は全期間非送信信号Ｓ０の生成方法を示す図である。インパルス無線通信装置は、短パルス発生器５０３及びバンドパスフィルタ５０４を有する。全期間非送信信号Ｓ０は、インパルス無線方式の特色を活かした方法で生成される。短パルス発生器５０３は、Ｎビットのデジタルデータに対応した極細い短パルス信号５２１を発生する。短パルス信号５２１は、半値幅が１０ｐｓ以下であり、直流からミリ波帯に至る広帯域のエネルギーを有する。バンドパスフィルタ５０４は、短パルス信号５２１の所望の通過周波数帯域の周波数成分のみを通過させ、通過周波数帯域以外の周波数成分を減衰させ、ＲＦパルス（波束）５２２を出力する。ＲＦパルス５２２は、増幅された後、アンテナにより無線送信される。バンドパスフィルタ５０４の通過周波数帯域は、ｆｃ±Δｆである。ここで、ｆｃは、バンドパスフィルタ５０４の通過周波数帯域の中心周波数である。
【００１５】
ＲＦパルス５２２は、近似的に、ＲＦパルス振動周期Ｔｃ（＝１／ｆｃ）で振動する時間幅Ｔｗのパルスである。時間幅Ｔｗは、約１／（２×Δｆ）である。例えば、ｆｃ＝１００ＧＨｚ、Δｆ＝２．５ＧＨｚとすれば、送信信号は中心周波数ｆｃ＝１００ＧＨｚで振動する時間幅Ｔｗ＝２００ｐｓのＲＦパルス５２２が生成される。
【００１６】
インパルス無線通信方式により生成される送信信号のもつ以上の特徴を利用すれば、全期間非送信信号Ｓ０は図３（Ｂ）に示す原理で生成できる。バンドパスフィルタ５０４は、短パルス発生器５０３から第１の短パルスＰａ１を入力するとＲＦパルスＳａ１を出力する。その後、バンドパスフィルタ５０４は、短パルス発生器５０３から第２の短パルスＰａ２を入力するとＲＦパルスＳａ２を出力する。短パルス発生器５０３は、第１の短パルスＰａ１の発生後、（２×ｋ−１）／（２×ｆｃ）秒後に、第２の短パルスＰａ２を発生させる。ここで、ｋは正の整数である。すなわち、第２の短パルスＰａ２は、第１の短パルスＰａ１の発生後、振動周期Ｔｃの１／２の奇数倍の時間後に生成される。これにより、バンドパスフィルタ５０４はＲＦパルスＳａ１とＲＦパルスＳａ２とが逆相で重畳し、相互に打ち消し合って減衰した全期間非送信信号Ｓ０を出力する。全期間非送信信号Ｓ０では、ＲＦパルスＳａ１及びＳａ２がお互い打ち消すので１シンボル長Ｔｓ２の全期間内でＲＦパルスは出力されない。
【００１７】
図４は、全期間送信信号Ｓ７の生成方法を示す図である。バンドパスフィルタ５０４は、短パルス発生器５０３から第３の短パルスＰｂ１を入力するとＲＦパルスＳｂ１を出力する。その後、バンドパスフィルタ５０４は、短パルス発生器５０３から第４の短パルスＰｂ２を入力するとＲＦパルスＳｂ２を出力する。短パルス発生器５０３は、第３の短パルスＰｂ１の発生後、ｍ／ｆｃ秒後に、第４の短パルスＰｂ２を発生させる。ここで、ｍは正の整数である。すなわち、第４の短パルスＰｂ２は、第３の短パルスＰｂ１の発生後、振動周期Ｔｃの正の整数倍の時間後に生成される。これにより、バンドパスフィルタ５０４は、ＲＦパルスＳｂ１とＲＦパルスＳｂ２とが同相で重畳した全期間送信信号Ｓ７を出力する。全期間送信信号Ｓ７では、ＲＦパルスＳｂ１及びＳｂ２が互いに同相で重畳し、ＲＦパルス１個の場合より長いＲＦパルスが出力される。例えば、３ビットデジタルデータのパルス位置変調の場合、１シンボル長Ｔｓ２の先頭で第３の短パルスＰｂ１を発生させ、１シンボル長Ｔｓ２の先頭から（２3−２）×Δｔ＝６×Δｔ後に、第４の短パルスＰｂ２を発生させれば、１シンボル長Ｔｓ２内の全期間送信が実現する。この場合、ステップ時間ΔｔをＲＦパルス振動周期Ｔｃ（＝１／ｆｃ）の正の整数倍にすれば、ＲＦパルスＳｂ１及びＳｂ２が同相で重畳する。なお、１シンボル長Ｔｓ２が長い場合には、３個以上の短パルスを発生させ、３個以上の同相のＲＦパルスを重畳することにより、全期間送信信号Ｓ０を生成することができる。
【００１８】
図５（Ａ）はインパルス無線通信装置の構成例を示す図であり、図５（Ｂ）はバンドパスフィルタ５０４の通過周波数帯域を示す図である。インパルス無線通信装置は、ベースバンド信号生成器５０１、パルス発生器５０２、短パルス発生器５０３、バンドパスフィルタ５０４、送信アンプ５０５、スイッチ５０６、アンテナ５０７、受信アンプ５０８、バンドパスフィルタ５０９、検波器５１０及びベースバンド信号再生器５１１を有する。ベースバンド信号生成器５０１、パルス発生器５０２、短パルス発生器５０３、バンドパスフィルタ５０４及び送信アンプ５０５は、送信装置を構成する。これに対し、ベースバンド信号再生器５１１、検波器５１０、バンドパスフィルタ５０９及び受信アンプ５０８は、受信装置を構成する。
【００１９】
まず、送信装置について説明する。ベースバンド信号生成器５０１は、ＮビットのデジタルデータＤＴを送信データとして生成する。例えば、ベースバンド信号生成器５０１は、図２のように、８個の３ビットデジタルデータ「０００」〜「１１１」のうちのいずれかを生成する。パルス発生器５０２は、ベースバンド信号生成器５０１により生成されたＮビットのデジタルデータＤＴに応じてパルス信号を生成する。パルス発生器５０２の詳細は、後に図６を参照しながら説明する。短パルス発生器５０３は、パルス発生器５０２により生成されたパルス信号のパルス幅を短くし、短パルス５２１を出力する。例えば、短パルス発生器５０３は、パルス幅を短くすることによりインパルスを生成する。バンドパスフィルタ５０４は、短パルス発生器５０３によりパルス幅が短くされた短パルス５２１に含まれる周波数成分の中から所定の通過周波数帯域の周波数成分のみを通過させ、所定の通過周波数帯域以外の周波数成分を減衰させ、ＲＦパルス（波束）５２２を出力する。
【００２０】
図５（Ｂ）は、バンドパスフィルタ５０４の通過周波数帯域５３２を示す図である。短パルス（インパルス）特性５３１は、短パルス５２１の周波数特性を示す。ＲＦパルス５２２は、短パルス特性５３１のうちの通過周波数帯域５３２の部分のみの周波数成分を有する。ＵＷＢ（超広帯域無線：Ultra Wide Band）等では、使用可能な周波数帯域が制限されている。その周波数帯域の制限を満たすようにするために、バンドパスフィルタ５０４を用いる。
【００２１】
バンドパスフィルタ５０４は、図２に示すように、デジタルデータＤＴが「０００」の時には全期間非送信信号Ｓ０を出力し、デジタルデータＤＴが「００１」の時には一部期間送信信号Ｓ１を出力し、デジタルデータＤＴが「０１０」の時には一部期間送信信号Ｓ２を出力し、デジタルデータＤＴが「０１１」の時には一部期間送信信号Ｓ３を出力し、デジタルデータＤＴが「１００」の時には一部期間送信信号Ｓ４を出力し、デジタルデータＤＴが「１０１」の時には一部期間送信信号Ｓ５を出力し、デジタルデータＤＴが「１１０」の時には一部期間送信信号Ｓ６を出力し、デジタルデータＤＴが「１１１」の時には全期間送信信号Ｓ７を出力する。送信アンプ５０５は、ＲＦパルス５２２を増幅し、スイッチ５０６及びアンテナ５０７を介して、増幅したＲＦパルスを無線送信する。送信モードでは、スイッチ５０６は、送信アンプ５０５及びアンテナ５０７を相互に接続する。
【００２２】
次に、受信装置について説明する。受信モードでは、スイッチ５０６は、アンテナ５０７及び受信アンプ５０８を相互に接続する。受信アンプ５０８は、他のインパルス無線通信装置から、アンテナ５０７及びスイッチ５０６を介して、図２の信号Ｓ０〜Ｓ７を受信し、増幅する。バンドパスフィルタ５０９は、受信アンプ５０８の出力信号に対して所定の通過周波数帯域のみを通過させるためのフィルタリングを行う。検波器５１０は、バンドパスフィルタ５０９の出力信号を検波して出力する。ベースバンド信号再生器５１１は、検波器５１０の出力信号を入力し、受信データの再生を行う。例えば、ベースバンド信号再生器５１１は、図２の信号Ｓ０〜Ｓ７を入力したときには、それぞれ３ビットデジタルデータ「０００」〜「１１１」に再生する。
【００２３】
インパルス方式による無線通信装置は、マイクロ波帯、準ミリ波帯、ＵＷＢをはじめとする超広帯域無線通信システムに利用可能である。インパルス方式は、狭帯域通信方式と比較して、発振器やミキサが不要でＲＦ部の構成が簡素・低コストとなる特徴を有し、広帯域を利用できるミリ波帯においては１０Ｇｂｐｓを超える広帯域無線伝送の実現が期待される。
【００２４】
図６は、図５のパルス発生器５０２、短パルス発生器５０３及びバンドパスフィルタ５０４の構成例を示す図である。例えば、インパルス無線通信装置は、１００ＧＨｚ帯の１０Ｇｂｐｓのインパルス無線通信装置である。バンドパスフィルタ５０４の通過周波数帯域は、１００±２．５ＧＨｚであり、アルミナ基板上に結合マイクロストリップ線路を多段形成することで実現される。
【００２５】
パルス発生器５０２は、シリアルパラレル変換器６０１、クロック乗換部６０２、クロック発生器６０３、デューティ比変換回路６０４、１５相クロック発生器６０７及びセレクタ６０８を有する。デューティ比変換回路６０４は、遅延回路６０５及び論理積（ＡＮＤ）回路６０６を有する。短パルス発生器５０３は、遅延回路６１１及び論理積回路６１２を有する。
【００２６】
シリアルパラレル変換器６０１は、１０ＧＨｚのクロック信号ＣＬＫに同期し、１０ＧｂｐｓのシリアルのデジタルデータＤＴを例えば３ビットのパラレルのデジタルデータに変換する。クロック発生器６０３は、１０ＧＨｚのクロック信号ＣＬＫに同期し、３．３３ＧＨｚのクロック信号ＣＬＫ１を生成する。クロック乗換部６０２は、例えばＦＩＦＯ（ファーストインファーストアウト）回路であり、クロック信号ＣＬＫ１に同期し、シリアルパラレル変換器６０１が出力する１０ＧＨｚのクロック信号ＣＬＫのデータから３．３３ＧＨｚのクロック信号ＣＬＫ１のデータに乗り換え、３ビットのパラレルデジタルデータＤ０〜Ｄ２を出力する。デューティ比変換回路６０４は、クロック信号ＣＬＫ１のデューティ比を変換し、クロック信号ＣＬＫｐを出力する。クロック信号ＣＬＫｐのハイレベル期間は、例えば２×Δｔ＝２×２０ｐｓ＝４０ｐｓである。ステップ時間Δｔは例えば２０ｐｓである。デューティ比変換回路６０４は、遅延回路６０５により、デューティ比４０：２６０のクロック信号ＣＬＫｐを生成する。遅延回路６０５は、クロック信号ＣＬＫ１を遅延して出力する。論理積回路６０６は、遅延回路６０５の出力信号及びクロック信号ＣＬＫ１の論理積信号をクロック信号ＣＬＫｐとして出力する。１５相クロック発生器６０７は、クロック信号ＣＬＫｐを入力し、パルス信号Ｐ１〜Ｐ６をセレクタ６０８に出力する。
【００２７】
図７（Ａ）は１５相クロック発生器６０７の構成例を示す図であり、図７（Ｂ）は１５相クロック発生器６０７により生成されるパルス信号Ｐ１〜Ｐ６を示す図である。１５相クロック発生器６０７は、Ｔｓ２／Δｔ個の可変遅延回路７０１〜７１５と、位相比較器７２１と、ローパスフィルタ７２２と、電流制御回路７２３とを有する遅延ロックループ（ＤＬＬ）回路である。１シンボル長Ｔｓ２が３００ｐｓ、ステップ時間Δｔが２０ｐｓの場合、１５個の可変遅延回路７０１〜７１５が必要になる。
【００２８】
クロック信号ＣＬＫｐは、パルス信号Ｐ１になる。可変遅延回路７０１〜７１５は、クロック信号ＣＬＫｐを入力し、直列にループ接続され、それぞれが遅延を行う。位相比較器７２１は、可変遅延回路７０１〜７１５のうちの初段の可変遅延回路７０１に入力されるパルス信号Ｐ１と最終段の可変遅延回路７１５から出力されるパルス信号Ｐ０との位相を比較する。ローパスフィルタ７２２は、位相比較器７２１の比較結果信号の高周波数成分を除去し、電流制御回路７２３に出力する。電流制御回路７２３は、位相比較器７２１が比較する２個のパルス信号Ｐ０及びＰ１の位相が一致するように、可変遅延回路７０１〜７１５の電流制御により、可変遅延回路７０１〜７１５の遅延時間を制御する。可変遅延回路７０１〜７１５の遅延時間は同じである。このフィードバック制御により、パルス信号Ｐ０及びＰ１の位相は一致する。６個のパルス信号Ｐ１〜Ｐ６は、それぞれ、可変遅延回路７０１〜７０６に入力される信号であり、ステップ時間Δｔ（＝２０ｐｓ）ずつ遅延した信号である。
【００２９】
１５相クロック発生器６０７は、１５相のクロック信号を生成し、そのうちの６個のパルス信号Ｐ１〜Ｐ６を出力する。８個のデジタルデータ「０００」〜「１１１」の変調を行う場合には、全期間非送信信号Ｓ０及び全期間送信信号Ｓ７を除いた６個の一部期間送信信号Ｓ１〜Ｓ６を生成するために６個のパルス信号Ｐ１〜Ｐ６を出力する。１５個の可変遅延回路７０１〜７１５を用いることにより、ステップ時間Δｔ＝２０ｐｓが、３００ｐｓ÷１５という整数演算で得られるメリットがある。３００ｐｓは１シンボル長Ｔｓ２である。１シンボル長Ｔｓ２は、ステップ時間Δｔの正の整数倍になる。
【００３０】
図８は図６のセレクタ６０８の構成例を示す図であり、図９はセレクタ６０８の動作を説明するためのタイムチャートである。セレクタ６０８は、遅延回路８１１、排他的論理和回路８１２、論理和（ＯＲ）回路８１３、及びセレクタ８０１〜８０７を有し、パルス信号Ｐ１〜Ｐ６を入力し、３ビットデジタルデータＤ０〜Ｄ３に応じてパルス信号Ｐｃを出力する。遅延回路８１１は、パルス信号Ｐ１を１５ｐｓ遅延して出力する。排他的論理和回路８１２は、遅延回路８１１の出力信号及びパルス信号Ｐ３の排他的論理和信号をパルス信号ＰＰ０として出力する。論理和回路８１３は、パルス信号Ｐ１及びＰ６の論理和信号をパルス信号ＰＰ７として出力する。
【００３１】
セレクタ８０１は、デジタルデータＤ０が「１」のときにはパルス信号Ｐ１を出力し、デジタルデータＤ０が「０」のときにはパルス信号ＰＰ０を出力する。セレクタ８０２は、デジタルデータＤ０が「１」のときにはパルス信号Ｐ３を出力し、デジタルデータＤ０が「０」のときにはパルス信号Ｐ２を出力する。セレクタ８０３は、デジタルデータＤ０が「１」のときにはパルス信号Ｐ５を出力し、デジタルデータＤ０が「０」のときにはパルス信号Ｐ４を出力する。セレクタ８０４は、デジタルデータＤ０が「１」のときにはパルス信号ＰＰ７を出力し、デジタルデータＤ０が「０」のときにはパルス信号Ｐ６を出力する。
【００３２】
セレクタ８０５は、デジタルデータＤ１が「１」のときにはセレクタ８０２の出力信号を出力し、デジタルデータＤ１が「０」のときにはセレクタ８０１の出力信号を出力する。セレクタ８０６は、デジタルデータＤ１が「１」のときにはセレクタ８０４の出力信号を出力し、デジタルデータＤ１が「０」のときにはセレクタ８０３の出力信号を出力する。セレクタ８０７は、デジタルデータＤ２が「１」のときにはセレクタ８０６の出力信号をパルス信号Ｐｃとして出力し、デジタルデータＤ２が「０」のときにはセレクタ８０５の出力信号をパルス信号Ｐｃとして出力する。
【００３３】
すなわち、パルス信号Ｐｃは、デジタルデータＤ０〜Ｄ２が「０００」のときにはパルス信号ＰＰ０となり、デジタルデータＤ０〜Ｄ２が「００１」のときにはパルス信号Ｐ１となり、デジタルデータＤ０〜Ｄ２が「０１０」のときにはパルス信号Ｐ２となり、デジタルデータＤ０〜Ｄ２が「０１１」のときにはパルス信号Ｐ３となり、デジタルデータＤ０〜Ｄ２が「１００」のときにはパルス信号Ｐ４となり、デジタルデータＤ０〜Ｄ２が「１０１」のときにはパルス信号Ｐ５となり、デジタルデータＤ０〜Ｄ２が「１１０」のときにはパルス信号Ｐ６となり、デジタルデータＤ０〜Ｄ２が「１１１」のときにはパルス信号ＰＰ７となる。
【００３４】
クロック信号ＣＬＫ１は、３．３３ＧＨｚのクロック信号である。パルス信号Ｐ１〜Ｐ６は、パルス幅（＝４０ｐｓ）が同じであって位相が２０ｐｓずつ異なる一部期間送信パルスである。一部期間送信パルスＰ１〜Ｐ６は、図２の一部期間送信信号Ｓ１〜Ｓ６を生成するためのパルスである。パルス信号ＰＰ０は、第１のパルス９０１ａ及び第２のパルス９０２ａを含む全期間非送信パルスであり、図２の全期間非送信信号Ｓ０を生成するためのパルスである。パルス信号ＰＰ７は、第３のパルスＰ１及び第４のパルスＰ６を含む全期間送信パルスであり、図２の全期間送信信号Ｓ７を生成するためのパルスである。
【００３５】
図６において、短パルス発生器５０３は、例えばインジウム燐系ＨＥＭＴ（高電子移動度トランジスタ）を用いて作成される。遅延回路６１１は、パルス信号Ｐｃを１０ｐｓ遅延して出力する。論理積回路６１２は、遅延回路６１１の出力信号及びパルス信号Ｐｃの論理積信号を出力することにより、半値幅１０ｐｓの短パルスを発生させる。パンドパスフィルタ５０４は、短パルス発生器５０３の出力信号のうちの９７．５〜１０２．５ＧＨｚの通過周波数帯域の周波数成分のみを通過させ、中心周波数１００ＧＨｚで振動する半値幅２００ｐｓ（＝５ＧＨｚ-1）のＲＦパルス５２２を出力する。
【００３６】
図９において、セレクタ６０８が一部期間送信パルスＰ１を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ１を出力し、セレクタ６０８が一部期間送信パルスＰ２を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ２を出力し、セレクタ６０８が一部期間送信パルスＰ３を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ３を出力し、セレクタ６０８が一部期間送信パルスＰ４を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ４を出力し、セレクタ６０８が一部期間送信パルスＰ５を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ５を出力し、セレクタ６０８が一部期間送信パルスＰ６を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ６を出力する。
【００３７】
セレクタ６０８が全期間非送信パルスＰＰ０を出力するときにはバンドパスフィルタ５０４は全期間非送信信号Ｓ０を出力する。全期間非送信パルスＰＰ０は、第１のパルス９０１ａ及び第２のパルス９０２ａを含む。第１のパルス９０１ａ及び第２のパルス９０２ａの間隔は１５ｐｓである。これにより、バンドパスフィルタ５０４の通過周波数帯域の中心周波数をｆｃ、ｋを正の整数とすると、短パルス発生器５０３によりパルス幅が短くされた第１のパルス９０１ａの発生後、（２×ｋ−１）／（２×ｆｃ）秒後に、短パルス発生器５０３によりパルス幅が短くされた第２のパルス９０２ａが発生する。中心周波数ｆｃは１００ＧＨｚであり、１／（２×ｆｃ）は５ｐｓである。バンドパスフィルタ５０４の出力信号９０１ｂは、第１のパルス９０１ａに対応する信号である。バンドパスフィルタ５０４の出力信号９０２ｂは、第２のパルス９０２ａに対応する信号である。セレクタ６０８が全期間非送信パルスＰＰ０を選択した時には、バンドパスフィルタ５０４は信号９０１ｂと信号９０２ｂとが逆相で重畳し、相互に打ち消し合って減衰した全期間非送信信号Ｓ０を出力する。全期間非送信パルスＰＰ０内の第１のパルス９０１ａ及び９０２ａは、パルス幅が２５ｐｓ、間隔が１５ｐｓ（パルス振動周期Ｔｃ（１０ｐｓ）の３／２倍）であり、これを利用して全期間送信パルスＰＰ０を作ると、お互いが逆相で打ち消し合い、全期間非送信信号Ｓ０を生成することができる。
【００３８】
セレクタ６０８が全期間送信パルスＰＰ７を出力するときにはバンドパスフィルタ５０４は全期間送信信号Ｓ７を出力する。全期間送信パルスＰＰ７は、第３のパルスＰ１及び第４のパルスＰ６を含む。パルスＰ１及びＰ６は、分離している必要がある。これにより、ｍを正の整数とすると、短パルス発生器５０３によりパルス幅が短くされた第３のパルスＰ１の発生後、ｍ／ｆｃ秒後に、短パルス発生器５０３によりパルス幅が短くされた第４のパルスＰ６が発生する。中心周波数ｆｃは１００ＧＨｚであり、１／ｆｃは１０ｐｓである。バンドパスフィルタ５０４の出力信号Ｓ１は、第３のパルスＰ１に対応する信号である。バンドパスフィルタ５０４の出力信号Ｓ６は、第４のパルスＰ６に対応する信号である。セレクタ６０８が全期間送信パルスＰＰ７を選択した時には、バンドパスフィルタ５０４は信号Ｓ１と信号Ｓ６とが同相で重畳した全期間送信信号Ｓ７を出力する。全期間送信パルスＰＰ７内のパルス信号Ｐ１及びＰ６は、パルス幅が４０ｐｓ、間隔が６０ｐｓ（パルス振動周期Ｔｃ（１０ｐｓ）の６倍）で並ぶ信号であり、これを利用して全期間送信パルスＰＰ７を作ると、お互いが重畳して全期間振動状態の持続する全期間送信信号Ｓ７を生成することができる。
【００３９】
以上のように、１５相クロック発生器６０７、遅延回路８１１、排他的論理和回路８１２及び論理和回路８１３は、ＮビットのデジタルデータＤ０〜Ｄ２に対応する２N個のパルス信号ＰＰ０，Ｐ１〜Ｐ６，ＰＰ７を生成する。セレクタ６０８は、ベースバンド信号生成器５０１により生成されたＮビットのデジタルデータＤ０〜Ｄ２に応じて、１５相クロック発生器６０７等により生成された２N個のパルス信号ＰＰ０，Ｐ１〜Ｐ６，ＰＰ７のうちの１個のパルス信号を選択する。
【００４０】
１５相クロック発生器６０７等により生成される２N個のパルス信号ＰＰ０，Ｐ１〜Ｐ６，ＰＰ７は、第１のパルス９０１ａ及び第２のパルス９０２ａを含む全期間非送信パルスＰＰ０、第３のパルスＰ１及び第４のパルスＰ６を含む全期間送信パルスＰＰ７、並びにパルス幅が同じであって位相が異なる２N−２個の一部期間送信パルスＰ１〜Ｐ６を含む。
【００４１】
セレクタ６０８が一部期間送信パルスＰ１〜Ｐ６を選択した時には、バンドパスフィルタ５０４は１シンボル長Ｔｓ２内の一部の期間の時間幅Ｔｗを有する一部期間送信信号Ｓ１〜Ｓ６を出力する。
【００４２】
セレクタ６０８が２N−２個の一部期間送信パルスＰ１〜Ｐ６のうちの１個である第１の一部期間送信パルスを選択した時のバンドパスフィルタ５０４の出力信号は、セレクタ６０８が２N−２個の一部期間送信パルスＰ１〜Ｐ６のうちの第１の一部期間送信パルス以外の一部期間送信パルスを選択した時のバンドパスフィルタ５０４の出力信号に対して、時間幅Ｔｗが同じであって位相が異なる。
【００４３】
セレクタ６０８が全期間非送信パルスＰＰ０を選択した時には、バンドパスフィルタ５０４は第１のパルス９０１ａに対応する信号９０１ｂと第２のパルス９０２ａに対応する信号９０２ｂとが打ち消し合って減衰した全期間非送信信号Ｓ０を出力する。セレクタ６０８が全期間送信パルスＰＰ７を選択した時には、バンドパスフィルタ５０４は１シンボル長Ｔｓ２内の全期間の時間幅を有する全期間送信信号Ｓ７を出力する。
【００４４】
２N−２個の一部期間送信パルスＰ１〜Ｐ６に対応するバンドパスフィルタ５０４の出力信号Ｓ１〜Ｓ６の相互の位相差はステップ時間Δｔの正の整数倍である。２N−２個の一部期間送信パルスＰ１〜Ｐ６に対応するバンドパスフィルタ５０４の出力信号Ｓ１〜Ｓ６の時間幅をＴｗとすると、１シンボル長Ｔｓ２は（２N−３）×Δｔ＋Ｔｗである。
【００４５】
図７及び図８において、全期間送信パルスＰＰ７は、Ｔｓ／Δｔ個の可変遅延回路７０１〜７１５のうちの１番目の可変遅延回路７０１に入力されるパルス信号Ｐ１と２N−２番目の可変遅延回路７０６に入力されるパルス信号Ｐ６との論理和の信号である。全期間非送信パルスＰＰ０は、Ｔｓ／Δｔ個の可変遅延回路７０１〜７１５のうちのｐ番目（ｐは正の整数）の可変遅延回路７０１に入力されるパルス信号Ｐ１を１／（２×ｆｃ）の正の整数倍の時間だけ遅延したパルス信号とｐ＋２番目の可変遅延回路７０３に入力されるパルス信号Ｐ３との排他的論理和の信号である。２N−２個の一部期間送信パルスＰ１〜Ｐ６は、それぞれＴｓ／Δｔ個の可変遅延回路７０１〜７１５のうちの１番目から２N−２番目までの可変遅延回路７０１〜７０６に入力されるパルス信号である。
【００４６】
（第２の実施形態）
図１０は、第２の実施形態によるパルス発生器５０２、短パルス発生器５０３及びバンドパスフィルタ５０４の構成例を示す図である。以下、本実施形態が第１の実施形態と異なる点を説明する。図１０のパルス発生器５０２は、図６のパルス発生器５０２に対して、１５相クロック発生器６０７及びセレクタ６０８の代わりに３０相クロック発生器１００７及びセレクタ１００８を設けたものである。バンドパスフィルタ５０４の通過周波数帯域は４７．５〜５２．５ＧＨｚであり、中心周波数ｆｃが５０ＧＨｚである。バンドパスフィルタ５０４が出力するＲＦパルス５２２は、時間幅Ｔｗが２００ｐｓ、振動周期Ｔｃが２０ｐｓである。クロック信号ＣＬＫｐ２は、論理積回路６０６の出力信号である。クロック信号ＣＬＫｐ２のハイレベル期間は、２．５×Δｔ＝２．５×２０ｐｓ＝５０ｐｓである。３０相クロック発生器１００７は、クロック信号ＣＬＫｐ２を入力し、３０相パルス信号Ｐ１〜Ｐ３０を出力する。
【００４７】
図１１（Ａ）は３０相クロック発生器１００７の構成例を示す図であり、図１１（Ｂ）は３０相クロック発生器１００７により生成されるパルス信号Ｐ１〜Ｐ３０を示す図である。３０相クロック発生器１００７は、３０個の可変遅延回路１１０１〜１１３０と、位相比較器１１４１と、ローパスフィルタ１１４２と、電流制御回路１１４３とを有する遅延ロックループ（ＤＬＬ）回路である。
【００４８】
クロック信号ＣＬＫｐ２は、パルス信号Ｐ１になる。可変遅延回路１１０１〜１１３０は、クロック信号ＣＬＫｐ２を入力し、直列にループ接続され、それぞれが遅延を行う。位相比較器１１４１は、可変遅延回路１１０１〜１１３０のうちの初段の可変遅延回路１１０１に入力されるパルス信号Ｐ１と最終段の可変遅延回路１１３０から出力されるパルス信号Ｐ０との位相を比較する。ローパスフィルタ１１４２は、位相比較器１１４１の比較結果信号の高周波数成分を除去し、電流制御回路１１４３に出力する。電流制御回路１１４３は、位相比較器１１４１が比較する２個のパルス信号Ｐ０及びＰ１の位相が一致するように、可変遅延回路１１０１〜１１３０の電流制御により、可変遅延回路１１０１〜１１３０の遅延時間を制御する。可変遅延回路１１０１〜１１３０の遅延時間は同じである。このフィードバック制御により、パルス信号Ｐ０及びＰ１の位相は一致する。３０個のパルス信号Ｐ１〜Ｐ３０は、それぞれ、可変遅延回路１１０１〜１１３０の入力信号であり、１０ｐｓずつ遅延した信号であり、パルス幅が５０ｐｓである。
【００４９】
図１２は図１０のセレクタ１００８の構成例を示す図であり、図１３はセレクタ１００８の動作を説明するためのタイムチャートである。図１２のセレクタ１００８は、図８のセレクタ６０８に対して、遅延回路８１１を削除したものである。以下、図１２のセレクタ１００８が図８のセレクタ６０８と異なる点を説明する。排他的論理和回路８１２は、パルス信号Ｐ１及びＰ４の排他的論理和信号を全期間非送信パルスＰＰ０として出力する。論理和回路８１３は、パルス信号Ｐ１及びＰ１１の論理和信号を全期間送信パルスＰＰ７として出力する。
【００５０】
セレクタ８０１は、デジタルデータＤ０が「１」のときにはパルス信号Ｐ１を出力し、デジタルデータＤ０が「０」のときには全期間非送信パルスＰＰ０を出力する。セレクタ８０２は、デジタルデータＤ０が「１」のときにはパルス信号Ｐ５を出力し、デジタルデータＤ０が「０」のときにはパルス信号Ｐ３を出力する。セレクタ８０３は、デジタルデータＤ０が「１」のときにはパルス信号Ｐ９を出力し、デジタルデータＤ０が「０」のときにはパルス信号Ｐ７を出力する。セレクタ８０４は、デジタルデータＤ０が「１」のときには全期間送信パルスＰＰ７を出力し、デジタルデータＤ０が「０」のときにはパルス信号Ｐ１１を出力する。
【００５１】
すなわち、パルス信号Ｐｃは、デジタルデータＤ０〜Ｄ２が「０００」のときには全期間非送信パルスＰＰ０となり、デジタルデータＤ０〜Ｄ２が「００１」のときにはパルス信号Ｐ１となり、デジタルデータＤ０〜Ｄ２が「０１０」のときにはパルス信号Ｐ３となり、デジタルデータＤ０〜Ｄ２が「０１１」のときにはパルス信号Ｐ５となり、デジタルデータＤ０〜Ｄ２が「１００」のときにはパルス信号Ｐ７となり、デジタルデータＤ０〜Ｄ２が「１０１」のときにはパルス信号Ｐ９となり、デジタルデータＤ０〜Ｄ２が「１１０」のときにはパルス信号Ｐ１１となり、デジタルデータＤ０〜Ｄ２が「１１１」のときには全期間送信パルスＰＰ７となる。
【００５２】
クロック信号ＣＬＫ１は、３．３３ＧＨｚのクロック信号である。パルス信号Ｐ１〜Ｐ１１は、パルス幅（＝５０ｐｓ）が同じであって位相が１０ｐｓずつ異なる。パルス信号Ｐ１，Ｐ３，Ｐ５，Ｐ７，Ｐ９，Ｐ１１は、パルス幅（＝５０ｐｓ）が同じであって位相が２０ｐｓずつ異なる一部期間送信パルスである。一部期間送信パルスＰ１，Ｐ３，Ｐ５，Ｐ７，Ｐ９，Ｐ１１は、図２の一部期間送信信号Ｓ１〜Ｓ６を生成するためのパルスである。パルス信号ＰＰ０は、第１のパルス１３０１ａ及び第２のパルス１３０２ａを含む全期間非送信パルスであり、図２の全期間非送信信号Ｓ０を生成するためのパルスである。パルス信号ＰＰ７は、第３のパルスＰ１及び第４のパルスＰ１１を含む全期間送信パルスであり、図２の全期間送信信号Ｓ７を生成するためのパルスである。
【００５３】
セレクタ１００８が一部期間送信パルスＰ１を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ１を出力し、セレクタ１００８が一部期間送信パルスＰ３を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ２を出力し、セレクタ１００８が一部期間送信パルスＰ５を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ３を出力し、セレクタ１００８が一部期間送信パルスＰ７を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ４を出力し、セレクタ１００８が一部期間送信パルスＰ９を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ５を出力し、セレクタ１００８が一部期間送信パルスＰ１１を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ６を出力する。
【００５４】
セレクタ１００８が全期間非送信パルスＰＰ０を出力するときにはバンドパスフィルタ５０４は全期間非送信信号Ｓ０を出力する。全期間非送信パルスＰＰ０は、第１のパルス１３０１ａ及び第２のパルス１３０２ａを含む。第１のパルス１３０１ａ及び第２のパルス１３０２ａの間隔は２０ｐｓである。バンドパスフィルタ５０４の出力信号１３０１ｂは、第１のパルス１３０１ａに対応する信号である。バンドパスフィルタ５０４の出力信号１３０２ｂは、第２のパルス１３０２ａに対応する信号である。セレクタ１００８が全期間非送信パルスＰＰ０を選択した時には、バンドパスフィルタ５０４は信号１３０１ｂと信号１３０２ｂとが逆相で重畳し、相互に打ち消し合って減衰した全期間非送信信号Ｓ０を出力する。
【００５５】
セレクタ１００８が全期間送信パルスＰＰ７を出力するときにはバンドパスフィルタ５０４は全期間送信信号Ｓ７を出力する。全期間送信パルスＰＰ７は、第３のパルスＰ１及び第４のパルスＰ１１を含む。バンドパスフィルタ５０４の出力信号Ｓ１は、第３のパルスＰ１に対応する信号である。バンドパスフィルタ５０４の出力信号Ｓ６は、第４のパルスＰ１１に対応する信号である。セレクタ１００８が全期間送信パルスＰＰ７を選択した時には、バンドパスフィルタ５０４は信号Ｓ１と信号Ｓ６とが同相で重畳した全期間送信信号Ｓ７を出力する。
【００５６】
なお、論理和回路８１３は、上記の場合に限定されず、一の奇数番目のパルス信号と他の奇数番目のパルス信号との論理和の信号、又は一の偶数番目のパルス信号と他の偶数番目のパルス信号との論理和の信号を出力するものであればよい。また、排他的論理和回路８１２は、上記の場合に限定されず、奇数番目のパルス信号と偶数番目のパルス信号との排他的論理和の信号を出力するものであればよい。
【００５７】
以上のように、全期間送信パルスＰＰ７は、複数の可変遅延回路１１０１〜１１３０のうちの一の奇数番目の可変遅延回路に入力されるパルス信号と他の奇数番目の可変遅延回路に入力されるパルス信号との論理和の信号、又は複数の可変遅延回路１１０１〜１１３０のうちの一の偶数番目の可変遅延回路に入力されるパルス信号と他の偶数番目の可変遅延回路に入力されるパルス信号との論理和の信号である。
【００５８】
また、全期間非送信パルスＰＰ０は、複数の可変遅延回路１１０１〜１１３０のうちの奇数番目の可変遅延回路に入力されるパルス信号と偶数番目の可変遅延回路に入力されるパルス信号との排他的論理和の信号である。
【００５９】
２N−２個の一部期間送信パルスＰ１，Ｐ３，Ｐ５，Ｐ７，Ｐ９，Ｐ１１は、複数の可変遅延回路１１０１〜１１３０のうちの２N−２個の異なる奇数番目の可変遅延回路に入力されるパルス信号である。
【００６０】
本実施形態は、第１の実施形態に比べ、第１の実施形態の遅延回路８１１を削除することができるので、回路規模を小さくすることができる。
【００６１】
以上のように、第１及び第２の実施形態のインパルス無線通信装置は、伝送速度が１０Ｇｂｐｓになり、図１の場合に比べ、約１３．３％の変調効率向上を実現し、大容量のデータを伝送することができる。
【００６２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００６３】
５０１ ベースバンド信号生成器
５０２ パルス発生器
５０３ 短パルス発生器
５０４ バンドパスフィルタ
５０５ 送信アンプ
５０６ スイッチ
５０７ アンテナ
５０８ 受信アンプ
５０９ バンドパスフィルタ
５１０ 検波器
５１１ ベースバンド信号再生器
６０７ １５相クロック発生器
６０８ セレクタ
【技術分野】
【０００１】
本発明は、無線通信装置に関する。
【背景技術】
【０００２】
インパルス無線通信は、極めてパルス幅の小さい高周波（ＲＦ）パルスの無線通信であり、広帯域無線通信システムへの適用が期待されている。インパルス無線通信において、変調効率を高めるために検討されている多値変調技術の代表的なものはパルス位置変調（ＰＰＭ）である。パルス位置変調技術に関しては、例えば下記の特許文献１〜３にその例を見ることができる。
【０００３】
図１は、パルス位置変調を示す図である。パルス位置変調は、データ系列に応じた遅延時間分だけパルスの発生を遅らせることが特徴となっている。例えば３ビットデジタルデータのパルス位置変調の場合、デジタルデータ系列（ｎ1，ｎ2，ｎ3）に対して、Δｔ×｛２2×ｎ1＋２1×ｎ2＋ｎ3｝だけパルス発生時間を遅らせる。ここで、ｎkは１または０であり、Δｔはステップ時間であり、Ｔｗは高周波（ＲＦ）パルスの時間幅である。このときシンボル長Ｔｓ１は、時刻ｔ１からｔ３までの時間であり、（２3−１）×Δｔ＋ＴWとなる。伝送速度は、３／｛（２3−１）×Δｔ＋ＴW｝である。一般化すると、Ｎビットデジタルデータのパルス位置変調の場合の伝送速度はｎ／｛（２n−１）×Δｔ＋ＴW｝となる。この式からステップ時間Δｔを小さくすればする程、多値化による変調効率の改善が可能となる。ところが、ステップ時間Δｔは復調器に使用するデバイスの位相識別感度に依存するため、小さくすることにはおのずと限界がある。例えば、ステップ時間Δｔを２０ピコ秒（ｐｓ）、時間幅ＴWを２００ｐｓとした場合、３ビットデジタルデータのパルス位置変調では、シンボル長Ｔｓ１が３４０ｐｓ、伝送速度が８．８ギガビット／秒（Ｇｂ／ｓ）となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００３−５２１１４３号公報
【特許文献２】特開２０００−２７８３３２号公報
【特許文献３】特開２００９−８８９４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、変調効率が高い無線通信装置を提供することである。
【課題を解決するための手段】
【０００６】
無線通信装置は、Ｎビット（Ｎは２以上の整数）のデジタルデータを生成するベースバンド信号生成器と、前記Ｎビットのデジタルデータに対応する２N個のパルス信号を生成するクロック発生器と、前記ベースバンド信号生成器により生成されたＮビットのデジタルデータに応じて、前記クロック発生器により生成された２N個のパルス信号のうちの１個のパルス信号を選択するセレクタと、前記セレクタにより選択されたパルス信号のパルス幅を短くする短パルス発生器と、前記短パルス発生器によりパルス幅が短くされたパルス信号に含まれる周波数成分の中から通過周波数帯域の周波数成分のみを通過させ、前記通過周波数帯域以外の周波数成分を減衰させるバンドパスフィルタと、前記バンドパスフィルタを通過した信号を無線送信するためのアンテナとを有し、前記クロック発生器により生成される２N個のパルス信号は、第１のパルス及び第２のパルスを含む全期間非送信パルス、第３のパルス及び第４のパルスを含む全期間送信パルス、並びにパルス幅が同じであって位相が異なる２N−２個の一部期間送信パルスを含み、前記セレクタが前記一部期間送信パルスを選択した時には、前記バンドパスフィルタは１シンボル長内の一部の期間の時間幅を有する信号を出力し、前記セレクタが前記２N−２個の一部期間送信パルスのうちの１個である第１の一部期間送信パルスを選択した時の前記バンドパスフィルタの出力信号は、前記セレクタが前記２N−２個の一部期間送信パルスのうちの前記第１の一部期間送信パルス以外の一部期間送信パルスを選択した時の前記バンドパスフィルタの出力信号に対して、時間幅が同じであって位相が異なり、前記セレクタが前記全期間非送信パルスを選択した時には、前記バンドパスフィルタは前記第１のパルスに対応する信号と前記第２のパルスに対応する信号とが打ち消し合って減衰した信号を出力し、前記セレクタが前記全期間送信パルスを選択した時には、前記バンドパスフィルタは前記１シンボル長内の全期間の時間幅を有する信号を出力する。
【発明の効果】
【０００７】
Ｎビットのデジタルデータに対応する１シンボル長を短くすることができ、変調効率を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】パルス位置変調を示す図である。
【図２】第１の実施形態によるインパルス無線通信装置の変調方式を説明するための図である。
【図３】図３（Ａ）はインパルス無線通信装置の送信部の構成例を示す図であり、図３（Ｂ）は全期間非送信信号の生成方法を示す図である。
【図４】全期間送信信号の生成方法を示す図である。
【図５】図５（Ａ）はインパルス無線通信装置の構成例を示す図であり、図５（Ｂ）はバンドパスフィルタの通過周波数帯域を示す図である。
【図６】図５のパルス発生器、短パルス発生器及びバンドパスフィルタの構成例を示す図である。
【図７】図７（Ａ）は１５相クロック発生器の構成例を示す図であり、図７（Ｂ）は１５相クロック発生器により生成されるパルス信号を示す図である。
【図８】図６のセレクタの構成例を示す図である。
【図９】図６のセレクタの動作を説明するためのタイムチャートである。
【図１０】第２の実施形態によるパルス発生器、短パルス発生器及びバンドパスフィルタの構成例を示す図である。
【図１１】図１１（Ａ）は３０相クロック発生器の構成例を示す図であり、図１１（Ｂ）は３０相クロック発生器により生成されるパルス信号を示す図である。
【図１２】図１０のセレクタの構成例を示す図である。
【図１３】図１０のセレクタの動作を説明するためのタイムチャートである。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図２は、第１の実施形態によるインパルス無線通信装置の変調方式を説明するための図である。例えば、３ビットのデジタルデータ「０００」〜「１１１」は、それぞれ１シンボル長Ｔｓ２内の８個の信号Ｓ０〜Ｓ７に変調される。信号Ｓ１〜Ｓ６は、１シンボル長Ｔｓ２内の一部の期間の時間幅Ｔｗを有する一部期間送信信号であり、相互に時間幅Ｔｗが同じであってステップ時間Δｔの正の整数倍位相が異なる。信号Ｓ１〜Ｓ６は、デジタルデータ「００１」〜「１１０」がパルス位置変調された信号である。デジタルデータ「０００」の変調信号Ｓ１は、時刻ｔ１から時間幅Ｔｗが開始するＲＦパルス（波束）である。デジタルデータ「００１」の変調信号Ｓ２は、変調信号Ｓ１に対してΔｔだけ遅延した信号である。デジタルデータ「０１０」の変調信号Ｓ３は、変調信号Ｓ１に対して２×Δｔだけ遅延した信号である。デジタルデータ「０１１」の変調信号Ｓ４は、変調信号Ｓ１に対して３×Δｔだけ遅延した信号である。デジタルデータ「１００」の変調信号Ｓ５は、変調信号Ｓ１に対して４×Δｔだけ遅延した信号である。デジタルデータ「１０１」の変調信号Ｓ６は、変調信号Ｓ１に対して５×Δｔだけ遅延した信号である。デジタルデータ「０００」の変調信号Ｓ０は、１シンボル長Ｔｓ２内の全期間でＲＦパルスが送信されない全期間非送信信号である。デジタルデータ「１１１」の変調信号Ｓ７は、１シンボル長Ｔｓ２内の全期間の時間幅を有する全期間送信信号である。
【００１０】
図２の変調方式は、図１の変調方式に対して全期間非送信信号Ｓ０及び全期間送信信号Ｓ７を追加したものである。Ｎビットのデジタルデータを変調する場合の１シンボル長Ｔｓ２は（２N−３）×Δｔ＋Ｔｗである。図１の１シンボル長Ｔｓ１は（２N−１）×Δｔ＋Ｔｗである。１シンボル長Ｔｓ２は、時刻ｔ１からｔ２までの時間であり、図１の１シンボル長Ｔｓ１（時刻ｔ１〜ｔ３）よりも２×Δｔ短い。１シンボル長Ｔｓ２を短くできるので、変調効率が向上する。
【００１１】
図２の伝送速度は、Ｎ／｛（２N−３）×Δｔ＋Ｔｗ｝（ｂｐｓ）である。図１の伝送速度は、Ｎ／｛（２N−１）×Δｔ＋Ｔｗ｝（ｂｐｓ）である。Ｎ＝３、Ｔｗ＝２００ｐｓ、Δｔ＝２０ｐｓの場合、図１の伝送速度は８．８Ｇｂｐｓであり、図２の伝送速度は１０．０Ｇｂｐｓである。図１の伝送速度は、図２の伝送速度より１３．３％向上する。
【００１２】
また、図２のシンボル長Ｔｓ２を図１のシンボル長Ｔｓ１と同じにした場合には、図２のステップ時間Δｔを２８ｐｓに約４０％増やすことができ、トランジスタ等のハードウエアへの負荷を軽減でき、より安価なトランジスタを用いてインパルス無線通信装置を構成できる大きなメリットが得られる。
【００１３】
以上のように、図２の変調方式は、パルス位置変調の信号Ｓ１〜Ｓ６に全期間非送信信号Ｓ０及び全期間送信信号Ｓ７を追加することにより、ステップ時間Δｔの総数を低減して１シンボル長Ｔｓ２を短縮し、伝送速度つまり変調効率を向上させることができる。さらに、後述するが、全期間非送信信号Ｓ０及び全期間送信信号Ｓ７の生成に関し、インパルス無線通信という方式上の特色を活かした手段を用いる。
【００１４】
図３（Ａ）はインパルス無線通信装置の送信部の構成例を示す図であり、図３（Ｂ）は全期間非送信信号Ｓ０の生成方法を示す図である。インパルス無線通信装置は、短パルス発生器５０３及びバンドパスフィルタ５０４を有する。全期間非送信信号Ｓ０は、インパルス無線方式の特色を活かした方法で生成される。短パルス発生器５０３は、Ｎビットのデジタルデータに対応した極細い短パルス信号５２１を発生する。短パルス信号５２１は、半値幅が１０ｐｓ以下であり、直流からミリ波帯に至る広帯域のエネルギーを有する。バンドパスフィルタ５０４は、短パルス信号５２１の所望の通過周波数帯域の周波数成分のみを通過させ、通過周波数帯域以外の周波数成分を減衰させ、ＲＦパルス（波束）５２２を出力する。ＲＦパルス５２２は、増幅された後、アンテナにより無線送信される。バンドパスフィルタ５０４の通過周波数帯域は、ｆｃ±Δｆである。ここで、ｆｃは、バンドパスフィルタ５０４の通過周波数帯域の中心周波数である。
【００１５】
ＲＦパルス５２２は、近似的に、ＲＦパルス振動周期Ｔｃ（＝１／ｆｃ）で振動する時間幅Ｔｗのパルスである。時間幅Ｔｗは、約１／（２×Δｆ）である。例えば、ｆｃ＝１００ＧＨｚ、Δｆ＝２．５ＧＨｚとすれば、送信信号は中心周波数ｆｃ＝１００ＧＨｚで振動する時間幅Ｔｗ＝２００ｐｓのＲＦパルス５２２が生成される。
【００１６】
インパルス無線通信方式により生成される送信信号のもつ以上の特徴を利用すれば、全期間非送信信号Ｓ０は図３（Ｂ）に示す原理で生成できる。バンドパスフィルタ５０４は、短パルス発生器５０３から第１の短パルスＰａ１を入力するとＲＦパルスＳａ１を出力する。その後、バンドパスフィルタ５０４は、短パルス発生器５０３から第２の短パルスＰａ２を入力するとＲＦパルスＳａ２を出力する。短パルス発生器５０３は、第１の短パルスＰａ１の発生後、（２×ｋ−１）／（２×ｆｃ）秒後に、第２の短パルスＰａ２を発生させる。ここで、ｋは正の整数である。すなわち、第２の短パルスＰａ２は、第１の短パルスＰａ１の発生後、振動周期Ｔｃの１／２の奇数倍の時間後に生成される。これにより、バンドパスフィルタ５０４はＲＦパルスＳａ１とＲＦパルスＳａ２とが逆相で重畳し、相互に打ち消し合って減衰した全期間非送信信号Ｓ０を出力する。全期間非送信信号Ｓ０では、ＲＦパルスＳａ１及びＳａ２がお互い打ち消すので１シンボル長Ｔｓ２の全期間内でＲＦパルスは出力されない。
【００１７】
図４は、全期間送信信号Ｓ７の生成方法を示す図である。バンドパスフィルタ５０４は、短パルス発生器５０３から第３の短パルスＰｂ１を入力するとＲＦパルスＳｂ１を出力する。その後、バンドパスフィルタ５０４は、短パルス発生器５０３から第４の短パルスＰｂ２を入力するとＲＦパルスＳｂ２を出力する。短パルス発生器５０３は、第３の短パルスＰｂ１の発生後、ｍ／ｆｃ秒後に、第４の短パルスＰｂ２を発生させる。ここで、ｍは正の整数である。すなわち、第４の短パルスＰｂ２は、第３の短パルスＰｂ１の発生後、振動周期Ｔｃの正の整数倍の時間後に生成される。これにより、バンドパスフィルタ５０４は、ＲＦパルスＳｂ１とＲＦパルスＳｂ２とが同相で重畳した全期間送信信号Ｓ７を出力する。全期間送信信号Ｓ７では、ＲＦパルスＳｂ１及びＳｂ２が互いに同相で重畳し、ＲＦパルス１個の場合より長いＲＦパルスが出力される。例えば、３ビットデジタルデータのパルス位置変調の場合、１シンボル長Ｔｓ２の先頭で第３の短パルスＰｂ１を発生させ、１シンボル長Ｔｓ２の先頭から（２3−２）×Δｔ＝６×Δｔ後に、第４の短パルスＰｂ２を発生させれば、１シンボル長Ｔｓ２内の全期間送信が実現する。この場合、ステップ時間ΔｔをＲＦパルス振動周期Ｔｃ（＝１／ｆｃ）の正の整数倍にすれば、ＲＦパルスＳｂ１及びＳｂ２が同相で重畳する。なお、１シンボル長Ｔｓ２が長い場合には、３個以上の短パルスを発生させ、３個以上の同相のＲＦパルスを重畳することにより、全期間送信信号Ｓ０を生成することができる。
【００１８】
図５（Ａ）はインパルス無線通信装置の構成例を示す図であり、図５（Ｂ）はバンドパスフィルタ５０４の通過周波数帯域を示す図である。インパルス無線通信装置は、ベースバンド信号生成器５０１、パルス発生器５０２、短パルス発生器５０３、バンドパスフィルタ５０４、送信アンプ５０５、スイッチ５０６、アンテナ５０７、受信アンプ５０８、バンドパスフィルタ５０９、検波器５１０及びベースバンド信号再生器５１１を有する。ベースバンド信号生成器５０１、パルス発生器５０２、短パルス発生器５０３、バンドパスフィルタ５０４及び送信アンプ５０５は、送信装置を構成する。これに対し、ベースバンド信号再生器５１１、検波器５１０、バンドパスフィルタ５０９及び受信アンプ５０８は、受信装置を構成する。
【００１９】
まず、送信装置について説明する。ベースバンド信号生成器５０１は、ＮビットのデジタルデータＤＴを送信データとして生成する。例えば、ベースバンド信号生成器５０１は、図２のように、８個の３ビットデジタルデータ「０００」〜「１１１」のうちのいずれかを生成する。パルス発生器５０２は、ベースバンド信号生成器５０１により生成されたＮビットのデジタルデータＤＴに応じてパルス信号を生成する。パルス発生器５０２の詳細は、後に図６を参照しながら説明する。短パルス発生器５０３は、パルス発生器５０２により生成されたパルス信号のパルス幅を短くし、短パルス５２１を出力する。例えば、短パルス発生器５０３は、パルス幅を短くすることによりインパルスを生成する。バンドパスフィルタ５０４は、短パルス発生器５０３によりパルス幅が短くされた短パルス５２１に含まれる周波数成分の中から所定の通過周波数帯域の周波数成分のみを通過させ、所定の通過周波数帯域以外の周波数成分を減衰させ、ＲＦパルス（波束）５２２を出力する。
【００２０】
図５（Ｂ）は、バンドパスフィルタ５０４の通過周波数帯域５３２を示す図である。短パルス（インパルス）特性５３１は、短パルス５２１の周波数特性を示す。ＲＦパルス５２２は、短パルス特性５３１のうちの通過周波数帯域５３２の部分のみの周波数成分を有する。ＵＷＢ（超広帯域無線：Ultra Wide Band）等では、使用可能な周波数帯域が制限されている。その周波数帯域の制限を満たすようにするために、バンドパスフィルタ５０４を用いる。
【００２１】
バンドパスフィルタ５０４は、図２に示すように、デジタルデータＤＴが「０００」の時には全期間非送信信号Ｓ０を出力し、デジタルデータＤＴが「００１」の時には一部期間送信信号Ｓ１を出力し、デジタルデータＤＴが「０１０」の時には一部期間送信信号Ｓ２を出力し、デジタルデータＤＴが「０１１」の時には一部期間送信信号Ｓ３を出力し、デジタルデータＤＴが「１００」の時には一部期間送信信号Ｓ４を出力し、デジタルデータＤＴが「１０１」の時には一部期間送信信号Ｓ５を出力し、デジタルデータＤＴが「１１０」の時には一部期間送信信号Ｓ６を出力し、デジタルデータＤＴが「１１１」の時には全期間送信信号Ｓ７を出力する。送信アンプ５０５は、ＲＦパルス５２２を増幅し、スイッチ５０６及びアンテナ５０７を介して、増幅したＲＦパルスを無線送信する。送信モードでは、スイッチ５０６は、送信アンプ５０５及びアンテナ５０７を相互に接続する。
【００２２】
次に、受信装置について説明する。受信モードでは、スイッチ５０６は、アンテナ５０７及び受信アンプ５０８を相互に接続する。受信アンプ５０８は、他のインパルス無線通信装置から、アンテナ５０７及びスイッチ５０６を介して、図２の信号Ｓ０〜Ｓ７を受信し、増幅する。バンドパスフィルタ５０９は、受信アンプ５０８の出力信号に対して所定の通過周波数帯域のみを通過させるためのフィルタリングを行う。検波器５１０は、バンドパスフィルタ５０９の出力信号を検波して出力する。ベースバンド信号再生器５１１は、検波器５１０の出力信号を入力し、受信データの再生を行う。例えば、ベースバンド信号再生器５１１は、図２の信号Ｓ０〜Ｓ７を入力したときには、それぞれ３ビットデジタルデータ「０００」〜「１１１」に再生する。
【００２３】
インパルス方式による無線通信装置は、マイクロ波帯、準ミリ波帯、ＵＷＢをはじめとする超広帯域無線通信システムに利用可能である。インパルス方式は、狭帯域通信方式と比較して、発振器やミキサが不要でＲＦ部の構成が簡素・低コストとなる特徴を有し、広帯域を利用できるミリ波帯においては１０Ｇｂｐｓを超える広帯域無線伝送の実現が期待される。
【００２４】
図６は、図５のパルス発生器５０２、短パルス発生器５０３及びバンドパスフィルタ５０４の構成例を示す図である。例えば、インパルス無線通信装置は、１００ＧＨｚ帯の１０Ｇｂｐｓのインパルス無線通信装置である。バンドパスフィルタ５０４の通過周波数帯域は、１００±２．５ＧＨｚであり、アルミナ基板上に結合マイクロストリップ線路を多段形成することで実現される。
【００２５】
パルス発生器５０２は、シリアルパラレル変換器６０１、クロック乗換部６０２、クロック発生器６０３、デューティ比変換回路６０４、１５相クロック発生器６０７及びセレクタ６０８を有する。デューティ比変換回路６０４は、遅延回路６０５及び論理積（ＡＮＤ）回路６０６を有する。短パルス発生器５０３は、遅延回路６１１及び論理積回路６１２を有する。
【００２６】
シリアルパラレル変換器６０１は、１０ＧＨｚのクロック信号ＣＬＫに同期し、１０ＧｂｐｓのシリアルのデジタルデータＤＴを例えば３ビットのパラレルのデジタルデータに変換する。クロック発生器６０３は、１０ＧＨｚのクロック信号ＣＬＫに同期し、３．３３ＧＨｚのクロック信号ＣＬＫ１を生成する。クロック乗換部６０２は、例えばＦＩＦＯ（ファーストインファーストアウト）回路であり、クロック信号ＣＬＫ１に同期し、シリアルパラレル変換器６０１が出力する１０ＧＨｚのクロック信号ＣＬＫのデータから３．３３ＧＨｚのクロック信号ＣＬＫ１のデータに乗り換え、３ビットのパラレルデジタルデータＤ０〜Ｄ２を出力する。デューティ比変換回路６０４は、クロック信号ＣＬＫ１のデューティ比を変換し、クロック信号ＣＬＫｐを出力する。クロック信号ＣＬＫｐのハイレベル期間は、例えば２×Δｔ＝２×２０ｐｓ＝４０ｐｓである。ステップ時間Δｔは例えば２０ｐｓである。デューティ比変換回路６０４は、遅延回路６０５により、デューティ比４０：２６０のクロック信号ＣＬＫｐを生成する。遅延回路６０５は、クロック信号ＣＬＫ１を遅延して出力する。論理積回路６０６は、遅延回路６０５の出力信号及びクロック信号ＣＬＫ１の論理積信号をクロック信号ＣＬＫｐとして出力する。１５相クロック発生器６０７は、クロック信号ＣＬＫｐを入力し、パルス信号Ｐ１〜Ｐ６をセレクタ６０８に出力する。
【００２７】
図７（Ａ）は１５相クロック発生器６０７の構成例を示す図であり、図７（Ｂ）は１５相クロック発生器６０７により生成されるパルス信号Ｐ１〜Ｐ６を示す図である。１５相クロック発生器６０７は、Ｔｓ２／Δｔ個の可変遅延回路７０１〜７１５と、位相比較器７２１と、ローパスフィルタ７２２と、電流制御回路７２３とを有する遅延ロックループ（ＤＬＬ）回路である。１シンボル長Ｔｓ２が３００ｐｓ、ステップ時間Δｔが２０ｐｓの場合、１５個の可変遅延回路７０１〜７１５が必要になる。
【００２８】
クロック信号ＣＬＫｐは、パルス信号Ｐ１になる。可変遅延回路７０１〜７１５は、クロック信号ＣＬＫｐを入力し、直列にループ接続され、それぞれが遅延を行う。位相比較器７２１は、可変遅延回路７０１〜７１５のうちの初段の可変遅延回路７０１に入力されるパルス信号Ｐ１と最終段の可変遅延回路７１５から出力されるパルス信号Ｐ０との位相を比較する。ローパスフィルタ７２２は、位相比較器７２１の比較結果信号の高周波数成分を除去し、電流制御回路７２３に出力する。電流制御回路７２３は、位相比較器７２１が比較する２個のパルス信号Ｐ０及びＰ１の位相が一致するように、可変遅延回路７０１〜７１５の電流制御により、可変遅延回路７０１〜７１５の遅延時間を制御する。可変遅延回路７０１〜７１５の遅延時間は同じである。このフィードバック制御により、パルス信号Ｐ０及びＰ１の位相は一致する。６個のパルス信号Ｐ１〜Ｐ６は、それぞれ、可変遅延回路７０１〜７０６に入力される信号であり、ステップ時間Δｔ（＝２０ｐｓ）ずつ遅延した信号である。
【００２９】
１５相クロック発生器６０７は、１５相のクロック信号を生成し、そのうちの６個のパルス信号Ｐ１〜Ｐ６を出力する。８個のデジタルデータ「０００」〜「１１１」の変調を行う場合には、全期間非送信信号Ｓ０及び全期間送信信号Ｓ７を除いた６個の一部期間送信信号Ｓ１〜Ｓ６を生成するために６個のパルス信号Ｐ１〜Ｐ６を出力する。１５個の可変遅延回路７０１〜７１５を用いることにより、ステップ時間Δｔ＝２０ｐｓが、３００ｐｓ÷１５という整数演算で得られるメリットがある。３００ｐｓは１シンボル長Ｔｓ２である。１シンボル長Ｔｓ２は、ステップ時間Δｔの正の整数倍になる。
【００３０】
図８は図６のセレクタ６０８の構成例を示す図であり、図９はセレクタ６０８の動作を説明するためのタイムチャートである。セレクタ６０８は、遅延回路８１１、排他的論理和回路８１２、論理和（ＯＲ）回路８１３、及びセレクタ８０１〜８０７を有し、パルス信号Ｐ１〜Ｐ６を入力し、３ビットデジタルデータＤ０〜Ｄ３に応じてパルス信号Ｐｃを出力する。遅延回路８１１は、パルス信号Ｐ１を１５ｐｓ遅延して出力する。排他的論理和回路８１２は、遅延回路８１１の出力信号及びパルス信号Ｐ３の排他的論理和信号をパルス信号ＰＰ０として出力する。論理和回路８１３は、パルス信号Ｐ１及びＰ６の論理和信号をパルス信号ＰＰ７として出力する。
【００３１】
セレクタ８０１は、デジタルデータＤ０が「１」のときにはパルス信号Ｐ１を出力し、デジタルデータＤ０が「０」のときにはパルス信号ＰＰ０を出力する。セレクタ８０２は、デジタルデータＤ０が「１」のときにはパルス信号Ｐ３を出力し、デジタルデータＤ０が「０」のときにはパルス信号Ｐ２を出力する。セレクタ８０３は、デジタルデータＤ０が「１」のときにはパルス信号Ｐ５を出力し、デジタルデータＤ０が「０」のときにはパルス信号Ｐ４を出力する。セレクタ８０４は、デジタルデータＤ０が「１」のときにはパルス信号ＰＰ７を出力し、デジタルデータＤ０が「０」のときにはパルス信号Ｐ６を出力する。
【００３２】
セレクタ８０５は、デジタルデータＤ１が「１」のときにはセレクタ８０２の出力信号を出力し、デジタルデータＤ１が「０」のときにはセレクタ８０１の出力信号を出力する。セレクタ８０６は、デジタルデータＤ１が「１」のときにはセレクタ８０４の出力信号を出力し、デジタルデータＤ１が「０」のときにはセレクタ８０３の出力信号を出力する。セレクタ８０７は、デジタルデータＤ２が「１」のときにはセレクタ８０６の出力信号をパルス信号Ｐｃとして出力し、デジタルデータＤ２が「０」のときにはセレクタ８０５の出力信号をパルス信号Ｐｃとして出力する。
【００３３】
すなわち、パルス信号Ｐｃは、デジタルデータＤ０〜Ｄ２が「０００」のときにはパルス信号ＰＰ０となり、デジタルデータＤ０〜Ｄ２が「００１」のときにはパルス信号Ｐ１となり、デジタルデータＤ０〜Ｄ２が「０１０」のときにはパルス信号Ｐ２となり、デジタルデータＤ０〜Ｄ２が「０１１」のときにはパルス信号Ｐ３となり、デジタルデータＤ０〜Ｄ２が「１００」のときにはパルス信号Ｐ４となり、デジタルデータＤ０〜Ｄ２が「１０１」のときにはパルス信号Ｐ５となり、デジタルデータＤ０〜Ｄ２が「１１０」のときにはパルス信号Ｐ６となり、デジタルデータＤ０〜Ｄ２が「１１１」のときにはパルス信号ＰＰ７となる。
【００３４】
クロック信号ＣＬＫ１は、３．３３ＧＨｚのクロック信号である。パルス信号Ｐ１〜Ｐ６は、パルス幅（＝４０ｐｓ）が同じであって位相が２０ｐｓずつ異なる一部期間送信パルスである。一部期間送信パルスＰ１〜Ｐ６は、図２の一部期間送信信号Ｓ１〜Ｓ６を生成するためのパルスである。パルス信号ＰＰ０は、第１のパルス９０１ａ及び第２のパルス９０２ａを含む全期間非送信パルスであり、図２の全期間非送信信号Ｓ０を生成するためのパルスである。パルス信号ＰＰ７は、第３のパルスＰ１及び第４のパルスＰ６を含む全期間送信パルスであり、図２の全期間送信信号Ｓ７を生成するためのパルスである。
【００３５】
図６において、短パルス発生器５０３は、例えばインジウム燐系ＨＥＭＴ（高電子移動度トランジスタ）を用いて作成される。遅延回路６１１は、パルス信号Ｐｃを１０ｐｓ遅延して出力する。論理積回路６１２は、遅延回路６１１の出力信号及びパルス信号Ｐｃの論理積信号を出力することにより、半値幅１０ｐｓの短パルスを発生させる。パンドパスフィルタ５０４は、短パルス発生器５０３の出力信号のうちの９７．５〜１０２．５ＧＨｚの通過周波数帯域の周波数成分のみを通過させ、中心周波数１００ＧＨｚで振動する半値幅２００ｐｓ（＝５ＧＨｚ-1）のＲＦパルス５２２を出力する。
【００３６】
図９において、セレクタ６０８が一部期間送信パルスＰ１を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ１を出力し、セレクタ６０８が一部期間送信パルスＰ２を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ２を出力し、セレクタ６０８が一部期間送信パルスＰ３を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ３を出力し、セレクタ６０８が一部期間送信パルスＰ４を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ４を出力し、セレクタ６０８が一部期間送信パルスＰ５を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ５を出力し、セレクタ６０８が一部期間送信パルスＰ６を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ６を出力する。
【００３７】
セレクタ６０８が全期間非送信パルスＰＰ０を出力するときにはバンドパスフィルタ５０４は全期間非送信信号Ｓ０を出力する。全期間非送信パルスＰＰ０は、第１のパルス９０１ａ及び第２のパルス９０２ａを含む。第１のパルス９０１ａ及び第２のパルス９０２ａの間隔は１５ｐｓである。これにより、バンドパスフィルタ５０４の通過周波数帯域の中心周波数をｆｃ、ｋを正の整数とすると、短パルス発生器５０３によりパルス幅が短くされた第１のパルス９０１ａの発生後、（２×ｋ−１）／（２×ｆｃ）秒後に、短パルス発生器５０３によりパルス幅が短くされた第２のパルス９０２ａが発生する。中心周波数ｆｃは１００ＧＨｚであり、１／（２×ｆｃ）は５ｐｓである。バンドパスフィルタ５０４の出力信号９０１ｂは、第１のパルス９０１ａに対応する信号である。バンドパスフィルタ５０４の出力信号９０２ｂは、第２のパルス９０２ａに対応する信号である。セレクタ６０８が全期間非送信パルスＰＰ０を選択した時には、バンドパスフィルタ５０４は信号９０１ｂと信号９０２ｂとが逆相で重畳し、相互に打ち消し合って減衰した全期間非送信信号Ｓ０を出力する。全期間非送信パルスＰＰ０内の第１のパルス９０１ａ及び９０２ａは、パルス幅が２５ｐｓ、間隔が１５ｐｓ（パルス振動周期Ｔｃ（１０ｐｓ）の３／２倍）であり、これを利用して全期間送信パルスＰＰ０を作ると、お互いが逆相で打ち消し合い、全期間非送信信号Ｓ０を生成することができる。
【００３８】
セレクタ６０８が全期間送信パルスＰＰ７を出力するときにはバンドパスフィルタ５０４は全期間送信信号Ｓ７を出力する。全期間送信パルスＰＰ７は、第３のパルスＰ１及び第４のパルスＰ６を含む。パルスＰ１及びＰ６は、分離している必要がある。これにより、ｍを正の整数とすると、短パルス発生器５０３によりパルス幅が短くされた第３のパルスＰ１の発生後、ｍ／ｆｃ秒後に、短パルス発生器５０３によりパルス幅が短くされた第４のパルスＰ６が発生する。中心周波数ｆｃは１００ＧＨｚであり、１／ｆｃは１０ｐｓである。バンドパスフィルタ５０４の出力信号Ｓ１は、第３のパルスＰ１に対応する信号である。バンドパスフィルタ５０４の出力信号Ｓ６は、第４のパルスＰ６に対応する信号である。セレクタ６０８が全期間送信パルスＰＰ７を選択した時には、バンドパスフィルタ５０４は信号Ｓ１と信号Ｓ６とが同相で重畳した全期間送信信号Ｓ７を出力する。全期間送信パルスＰＰ７内のパルス信号Ｐ１及びＰ６は、パルス幅が４０ｐｓ、間隔が６０ｐｓ（パルス振動周期Ｔｃ（１０ｐｓ）の６倍）で並ぶ信号であり、これを利用して全期間送信パルスＰＰ７を作ると、お互いが重畳して全期間振動状態の持続する全期間送信信号Ｓ７を生成することができる。
【００３９】
以上のように、１５相クロック発生器６０７、遅延回路８１１、排他的論理和回路８１２及び論理和回路８１３は、ＮビットのデジタルデータＤ０〜Ｄ２に対応する２N個のパルス信号ＰＰ０，Ｐ１〜Ｐ６，ＰＰ７を生成する。セレクタ６０８は、ベースバンド信号生成器５０１により生成されたＮビットのデジタルデータＤ０〜Ｄ２に応じて、１５相クロック発生器６０７等により生成された２N個のパルス信号ＰＰ０，Ｐ１〜Ｐ６，ＰＰ７のうちの１個のパルス信号を選択する。
【００４０】
１５相クロック発生器６０７等により生成される２N個のパルス信号ＰＰ０，Ｐ１〜Ｐ６，ＰＰ７は、第１のパルス９０１ａ及び第２のパルス９０２ａを含む全期間非送信パルスＰＰ０、第３のパルスＰ１及び第４のパルスＰ６を含む全期間送信パルスＰＰ７、並びにパルス幅が同じであって位相が異なる２N−２個の一部期間送信パルスＰ１〜Ｐ６を含む。
【００４１】
セレクタ６０８が一部期間送信パルスＰ１〜Ｐ６を選択した時には、バンドパスフィルタ５０４は１シンボル長Ｔｓ２内の一部の期間の時間幅Ｔｗを有する一部期間送信信号Ｓ１〜Ｓ６を出力する。
【００４２】
セレクタ６０８が２N−２個の一部期間送信パルスＰ１〜Ｐ６のうちの１個である第１の一部期間送信パルスを選択した時のバンドパスフィルタ５０４の出力信号は、セレクタ６０８が２N−２個の一部期間送信パルスＰ１〜Ｐ６のうちの第１の一部期間送信パルス以外の一部期間送信パルスを選択した時のバンドパスフィルタ５０４の出力信号に対して、時間幅Ｔｗが同じであって位相が異なる。
【００４３】
セレクタ６０８が全期間非送信パルスＰＰ０を選択した時には、バンドパスフィルタ５０４は第１のパルス９０１ａに対応する信号９０１ｂと第２のパルス９０２ａに対応する信号９０２ｂとが打ち消し合って減衰した全期間非送信信号Ｓ０を出力する。セレクタ６０８が全期間送信パルスＰＰ７を選択した時には、バンドパスフィルタ５０４は１シンボル長Ｔｓ２内の全期間の時間幅を有する全期間送信信号Ｓ７を出力する。
【００４４】
２N−２個の一部期間送信パルスＰ１〜Ｐ６に対応するバンドパスフィルタ５０４の出力信号Ｓ１〜Ｓ６の相互の位相差はステップ時間Δｔの正の整数倍である。２N−２個の一部期間送信パルスＰ１〜Ｐ６に対応するバンドパスフィルタ５０４の出力信号Ｓ１〜Ｓ６の時間幅をＴｗとすると、１シンボル長Ｔｓ２は（２N−３）×Δｔ＋Ｔｗである。
【００４５】
図７及び図８において、全期間送信パルスＰＰ７は、Ｔｓ／Δｔ個の可変遅延回路７０１〜７１５のうちの１番目の可変遅延回路７０１に入力されるパルス信号Ｐ１と２N−２番目の可変遅延回路７０６に入力されるパルス信号Ｐ６との論理和の信号である。全期間非送信パルスＰＰ０は、Ｔｓ／Δｔ個の可変遅延回路７０１〜７１５のうちのｐ番目（ｐは正の整数）の可変遅延回路７０１に入力されるパルス信号Ｐ１を１／（２×ｆｃ）の正の整数倍の時間だけ遅延したパルス信号とｐ＋２番目の可変遅延回路７０３に入力されるパルス信号Ｐ３との排他的論理和の信号である。２N−２個の一部期間送信パルスＰ１〜Ｐ６は、それぞれＴｓ／Δｔ個の可変遅延回路７０１〜７１５のうちの１番目から２N−２番目までの可変遅延回路７０１〜７０６に入力されるパルス信号である。
【００４６】
（第２の実施形態）
図１０は、第２の実施形態によるパルス発生器５０２、短パルス発生器５０３及びバンドパスフィルタ５０４の構成例を示す図である。以下、本実施形態が第１の実施形態と異なる点を説明する。図１０のパルス発生器５０２は、図６のパルス発生器５０２に対して、１５相クロック発生器６０７及びセレクタ６０８の代わりに３０相クロック発生器１００７及びセレクタ１００８を設けたものである。バンドパスフィルタ５０４の通過周波数帯域は４７．５〜５２．５ＧＨｚであり、中心周波数ｆｃが５０ＧＨｚである。バンドパスフィルタ５０４が出力するＲＦパルス５２２は、時間幅Ｔｗが２００ｐｓ、振動周期Ｔｃが２０ｐｓである。クロック信号ＣＬＫｐ２は、論理積回路６０６の出力信号である。クロック信号ＣＬＫｐ２のハイレベル期間は、２．５×Δｔ＝２．５×２０ｐｓ＝５０ｐｓである。３０相クロック発生器１００７は、クロック信号ＣＬＫｐ２を入力し、３０相パルス信号Ｐ１〜Ｐ３０を出力する。
【００４７】
図１１（Ａ）は３０相クロック発生器１００７の構成例を示す図であり、図１１（Ｂ）は３０相クロック発生器１００７により生成されるパルス信号Ｐ１〜Ｐ３０を示す図である。３０相クロック発生器１００７は、３０個の可変遅延回路１１０１〜１１３０と、位相比較器１１４１と、ローパスフィルタ１１４２と、電流制御回路１１４３とを有する遅延ロックループ（ＤＬＬ）回路である。
【００４８】
クロック信号ＣＬＫｐ２は、パルス信号Ｐ１になる。可変遅延回路１１０１〜１１３０は、クロック信号ＣＬＫｐ２を入力し、直列にループ接続され、それぞれが遅延を行う。位相比較器１１４１は、可変遅延回路１１０１〜１１３０のうちの初段の可変遅延回路１１０１に入力されるパルス信号Ｐ１と最終段の可変遅延回路１１３０から出力されるパルス信号Ｐ０との位相を比較する。ローパスフィルタ１１４２は、位相比較器１１４１の比較結果信号の高周波数成分を除去し、電流制御回路１１４３に出力する。電流制御回路１１４３は、位相比較器１１４１が比較する２個のパルス信号Ｐ０及びＰ１の位相が一致するように、可変遅延回路１１０１〜１１３０の電流制御により、可変遅延回路１１０１〜１１３０の遅延時間を制御する。可変遅延回路１１０１〜１１３０の遅延時間は同じである。このフィードバック制御により、パルス信号Ｐ０及びＰ１の位相は一致する。３０個のパルス信号Ｐ１〜Ｐ３０は、それぞれ、可変遅延回路１１０１〜１１３０の入力信号であり、１０ｐｓずつ遅延した信号であり、パルス幅が５０ｐｓである。
【００４９】
図１２は図１０のセレクタ１００８の構成例を示す図であり、図１３はセレクタ１００８の動作を説明するためのタイムチャートである。図１２のセレクタ１００８は、図８のセレクタ６０８に対して、遅延回路８１１を削除したものである。以下、図１２のセレクタ１００８が図８のセレクタ６０８と異なる点を説明する。排他的論理和回路８１２は、パルス信号Ｐ１及びＰ４の排他的論理和信号を全期間非送信パルスＰＰ０として出力する。論理和回路８１３は、パルス信号Ｐ１及びＰ１１の論理和信号を全期間送信パルスＰＰ７として出力する。
【００５０】
セレクタ８０１は、デジタルデータＤ０が「１」のときにはパルス信号Ｐ１を出力し、デジタルデータＤ０が「０」のときには全期間非送信パルスＰＰ０を出力する。セレクタ８０２は、デジタルデータＤ０が「１」のときにはパルス信号Ｐ５を出力し、デジタルデータＤ０が「０」のときにはパルス信号Ｐ３を出力する。セレクタ８０３は、デジタルデータＤ０が「１」のときにはパルス信号Ｐ９を出力し、デジタルデータＤ０が「０」のときにはパルス信号Ｐ７を出力する。セレクタ８０４は、デジタルデータＤ０が「１」のときには全期間送信パルスＰＰ７を出力し、デジタルデータＤ０が「０」のときにはパルス信号Ｐ１１を出力する。
【００５１】
すなわち、パルス信号Ｐｃは、デジタルデータＤ０〜Ｄ２が「０００」のときには全期間非送信パルスＰＰ０となり、デジタルデータＤ０〜Ｄ２が「００１」のときにはパルス信号Ｐ１となり、デジタルデータＤ０〜Ｄ２が「０１０」のときにはパルス信号Ｐ３となり、デジタルデータＤ０〜Ｄ２が「０１１」のときにはパルス信号Ｐ５となり、デジタルデータＤ０〜Ｄ２が「１００」のときにはパルス信号Ｐ７となり、デジタルデータＤ０〜Ｄ２が「１０１」のときにはパルス信号Ｐ９となり、デジタルデータＤ０〜Ｄ２が「１１０」のときにはパルス信号Ｐ１１となり、デジタルデータＤ０〜Ｄ２が「１１１」のときには全期間送信パルスＰＰ７となる。
【００５２】
クロック信号ＣＬＫ１は、３．３３ＧＨｚのクロック信号である。パルス信号Ｐ１〜Ｐ１１は、パルス幅（＝５０ｐｓ）が同じであって位相が１０ｐｓずつ異なる。パルス信号Ｐ１，Ｐ３，Ｐ５，Ｐ７，Ｐ９，Ｐ１１は、パルス幅（＝５０ｐｓ）が同じであって位相が２０ｐｓずつ異なる一部期間送信パルスである。一部期間送信パルスＰ１，Ｐ３，Ｐ５，Ｐ７，Ｐ９，Ｐ１１は、図２の一部期間送信信号Ｓ１〜Ｓ６を生成するためのパルスである。パルス信号ＰＰ０は、第１のパルス１３０１ａ及び第２のパルス１３０２ａを含む全期間非送信パルスであり、図２の全期間非送信信号Ｓ０を生成するためのパルスである。パルス信号ＰＰ７は、第３のパルスＰ１及び第４のパルスＰ１１を含む全期間送信パルスであり、図２の全期間送信信号Ｓ７を生成するためのパルスである。
【００５３】
セレクタ１００８が一部期間送信パルスＰ１を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ１を出力し、セレクタ１００８が一部期間送信パルスＰ３を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ２を出力し、セレクタ１００８が一部期間送信パルスＰ５を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ３を出力し、セレクタ１００８が一部期間送信パルスＰ７を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ４を出力し、セレクタ１００８が一部期間送信パルスＰ９を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ５を出力し、セレクタ１００８が一部期間送信パルスＰ１１を出力するときにはバンドパスフィルタ５０４は一部期間送信信号Ｓ６を出力する。
【００５４】
セレクタ１００８が全期間非送信パルスＰＰ０を出力するときにはバンドパスフィルタ５０４は全期間非送信信号Ｓ０を出力する。全期間非送信パルスＰＰ０は、第１のパルス１３０１ａ及び第２のパルス１３０２ａを含む。第１のパルス１３０１ａ及び第２のパルス１３０２ａの間隔は２０ｐｓである。バンドパスフィルタ５０４の出力信号１３０１ｂは、第１のパルス１３０１ａに対応する信号である。バンドパスフィルタ５０４の出力信号１３０２ｂは、第２のパルス１３０２ａに対応する信号である。セレクタ１００８が全期間非送信パルスＰＰ０を選択した時には、バンドパスフィルタ５０４は信号１３０１ｂと信号１３０２ｂとが逆相で重畳し、相互に打ち消し合って減衰した全期間非送信信号Ｓ０を出力する。
【００５５】
セレクタ１００８が全期間送信パルスＰＰ７を出力するときにはバンドパスフィルタ５０４は全期間送信信号Ｓ７を出力する。全期間送信パルスＰＰ７は、第３のパルスＰ１及び第４のパルスＰ１１を含む。バンドパスフィルタ５０４の出力信号Ｓ１は、第３のパルスＰ１に対応する信号である。バンドパスフィルタ５０４の出力信号Ｓ６は、第４のパルスＰ１１に対応する信号である。セレクタ１００８が全期間送信パルスＰＰ７を選択した時には、バンドパスフィルタ５０４は信号Ｓ１と信号Ｓ６とが同相で重畳した全期間送信信号Ｓ７を出力する。
【００５６】
なお、論理和回路８１３は、上記の場合に限定されず、一の奇数番目のパルス信号と他の奇数番目のパルス信号との論理和の信号、又は一の偶数番目のパルス信号と他の偶数番目のパルス信号との論理和の信号を出力するものであればよい。また、排他的論理和回路８１２は、上記の場合に限定されず、奇数番目のパルス信号と偶数番目のパルス信号との排他的論理和の信号を出力するものであればよい。
【００５７】
以上のように、全期間送信パルスＰＰ７は、複数の可変遅延回路１１０１〜１１３０のうちの一の奇数番目の可変遅延回路に入力されるパルス信号と他の奇数番目の可変遅延回路に入力されるパルス信号との論理和の信号、又は複数の可変遅延回路１１０１〜１１３０のうちの一の偶数番目の可変遅延回路に入力されるパルス信号と他の偶数番目の可変遅延回路に入力されるパルス信号との論理和の信号である。
【００５８】
また、全期間非送信パルスＰＰ０は、複数の可変遅延回路１１０１〜１１３０のうちの奇数番目の可変遅延回路に入力されるパルス信号と偶数番目の可変遅延回路に入力されるパルス信号との排他的論理和の信号である。
【００５９】
２N−２個の一部期間送信パルスＰ１，Ｐ３，Ｐ５，Ｐ７，Ｐ９，Ｐ１１は、複数の可変遅延回路１１０１〜１１３０のうちの２N−２個の異なる奇数番目の可変遅延回路に入力されるパルス信号である。
【００６０】
本実施形態は、第１の実施形態に比べ、第１の実施形態の遅延回路８１１を削除することができるので、回路規模を小さくすることができる。
【００６１】
以上のように、第１及び第２の実施形態のインパルス無線通信装置は、伝送速度が１０Ｇｂｐｓになり、図１の場合に比べ、約１３．３％の変調効率向上を実現し、大容量のデータを伝送することができる。
【００６２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００６３】
５０１ ベースバンド信号生成器
５０２ パルス発生器
５０３ 短パルス発生器
５０４ バンドパスフィルタ
５０５ 送信アンプ
５０６ スイッチ
５０７ アンテナ
５０８ 受信アンプ
５０９ バンドパスフィルタ
５１０ 検波器
５１１ ベースバンド信号再生器
６０７ １５相クロック発生器
６０８ セレクタ
【特許請求の範囲】
【請求項１】
Ｎビット（Ｎは２以上の整数）のデジタルデータを生成するベースバンド信号生成器と、
前記Ｎビットのデジタルデータに対応する２N個のパルス信号を生成するクロック発生器と、
前記ベースバンド信号生成器により生成されたＮビットのデジタルデータに応じて、前記クロック発生器により生成された２N個のパルス信号のうちの１個のパルス信号を選択するセレクタと、
前記セレクタにより選択されたパルス信号のパルス幅を短くする短パルス発生器と、
前記短パルス発生器によりパルス幅が短くされたパルス信号に含まれる周波数成分の中から通過周波数帯域の周波数成分のみを通過させ、前記通過周波数帯域以外の周波数成分を減衰させるバンドパスフィルタと、
前記バンドパスフィルタを通過した信号を無線送信するためのアンテナとを有し、
前記クロック発生器により生成される２N個のパルス信号は、第１のパルス及び第２のパルスを含む全期間非送信パルス、第３のパルス及び第４のパルスを含む全期間送信パルス、並びにパルス幅が同じであって位相が異なる２N−２個の一部期間送信パルスを含み、
前記セレクタが前記一部期間送信パルスを選択した時には、前記バンドパスフィルタは１シンボル長内の一部の期間の時間幅を有する信号を出力し、
前記セレクタが前記２N−２個の一部期間送信パルスのうちの１個である第１の一部期間送信パルスを選択した時の前記バンドパスフィルタの出力信号は、前記セレクタが前記２N−２個の一部期間送信パルスのうちの前記第１の一部期間送信パルス以外の一部期間送信パルスを選択した時の前記バンドパスフィルタの出力信号に対して、時間幅が同じであって位相が異なり、
前記セレクタが前記全期間非送信パルスを選択した時には、前記バンドパスフィルタは前記第１のパルスに対応する信号と前記第２のパルスに対応する信号とが打ち消し合って減衰した信号を出力し、
前記セレクタが前記全期間送信パルスを選択した時には、前記バンドパスフィルタは前記１シンボル長内の全期間の時間幅を有する信号を出力することを特徴とする無線通信装置。
【請求項２】
前記２N−２個の一部期間送信パルスに対応する前記バンドパスフィルタの出力信号の相互の位相差はステップ時間Δｔの正の整数倍であり、前記２N−２個の一部期間送信パルスに対応する前記バンドパスフィルタの出力信号の時間幅をＴｗとすると、前記１シンボル長は（２N−３）×Δｔ＋Ｔｗであることを特徴とする請求項１記載の無線通信装置。
【請求項３】
前記バンドパスフィルタの通過周波数帯域の中心周波数をｆｃ、ｋを正の整数とすると、前記短パルス発生器によりパルス幅が短くされた前記第１のパルスの発生後、（２×ｋ−１）／（２×ｆｃ）秒後に、前記短パルス発生器によりパルス幅が短くされた前記第２のパルスが発生し、
前記セレクタが前記全期間非送信パルスを選択した時には、前記バンドパスフィルタは前記第１のパルスに対応する信号と前記第２のパルスに対応する信号とが逆相で重畳し、相互に打ち消し合って減衰した信号を出力することを特徴とする請求項２記載の無線通信装置。
【請求項４】
ｍを正の整数とすると、前記短パルス発生器によりパルス幅が短くされた前記第３のパルスの発生後、ｍ／ｆｃ秒後に、前記短パルス発生器によりパルス幅が短くされた前記第４のパルスが発生し、
前記セレクタが前記全期間送信パルスを選択した時には、前記バンドパスフィルタは前記第３のパルスに対応する信号と前記第４のパルスに対応する信号とが同相で重畳した信号を出力することを特徴とする請求項３記載の無線通信装置。
【請求項５】
前記１シンボル長は前記ステップ時間Δｔの正の整数倍であり、前記ステップ時間Δｔは１／ｆｃの正の整数倍であることを特徴とする請求項３又は４記載の無線通信装置。
【請求項６】
前記クロック発生器は、
クロック信号を入力し、それぞれが遅延を行う直列にループ接続される複数の可変遅延回路と、
前記複数の可変遅延回路のうちの初段の可変遅延回路に入力されるパルス信号と最終段の可変遅延回路から出力されるパルス信号との位相を比較する位相比較器と、
前記位相比較器が比較する２個のパルス信号の位相が一致するように前記複数の可変遅延回路の遅延時間を制御する制御回路とを有することを特徴とする請求項２乃至５のいずれか１項に記載の無線通信装置。
【請求項７】
前記全期間送信パルスは、前記複数の可変遅延回路のうちの１番目の可変遅延回路に入力されるパルス信号と２N−２番目の可変遅延回路に入力されるパルス信号との論理和の信号であり、
前記全期間非送信パルスは、前記複数の可変遅延回路のうちのｐ番目（ｐは正の整数）の可変遅延回路に入力されるパルス信号を１／（２×ｆｃ）の正の整数倍の時間だけ遅延したパルス信号とｐ＋２番目の可変遅延回路に入力されるパルス信号との排他的論理和の信号であり、
前記２N−２個の一部期間送信パルスは、それぞれ前記複数の可変遅延回路のうちの１番目から２N−２番目までの可変遅延回路に入力されるパルス信号であることを特徴とする請求項６記載の無線通信装置。
【請求項８】
前記全期間送信パルスは、前記複数の可変遅延回路のうちの一の奇数番目の可変遅延回路に入力されるパルス信号と他の奇数番目の可変遅延回路に入力されるパルス信号との論理和の信号、又は前記複数の可変遅延回路のうちの一の偶数番目の可変遅延回路に入力されるパルス信号と他の偶数番目の可変遅延回路に入力されるパルス信号との論理和の信号であり、
前記全期間非送信パルスは、前記複数の可変遅延回路のうちの奇数番目の可変遅延回路に入力されるパルス信号と偶数番目の可変遅延回路に入力されるパルス信号との排他的論理和の信号であり、
前記２N−２個の一部期間送信パルスは、前記複数の可変遅延回路のうちの２N−２個の異なる奇数番目の可変遅延回路に入力されるパルス信号であることを特徴とする請求項６記載の無線通信装置。
【請求項１】
Ｎビット（Ｎは２以上の整数）のデジタルデータを生成するベースバンド信号生成器と、
前記Ｎビットのデジタルデータに対応する２N個のパルス信号を生成するクロック発生器と、
前記ベースバンド信号生成器により生成されたＮビットのデジタルデータに応じて、前記クロック発生器により生成された２N個のパルス信号のうちの１個のパルス信号を選択するセレクタと、
前記セレクタにより選択されたパルス信号のパルス幅を短くする短パルス発生器と、
前記短パルス発生器によりパルス幅が短くされたパルス信号に含まれる周波数成分の中から通過周波数帯域の周波数成分のみを通過させ、前記通過周波数帯域以外の周波数成分を減衰させるバンドパスフィルタと、
前記バンドパスフィルタを通過した信号を無線送信するためのアンテナとを有し、
前記クロック発生器により生成される２N個のパルス信号は、第１のパルス及び第２のパルスを含む全期間非送信パルス、第３のパルス及び第４のパルスを含む全期間送信パルス、並びにパルス幅が同じであって位相が異なる２N−２個の一部期間送信パルスを含み、
前記セレクタが前記一部期間送信パルスを選択した時には、前記バンドパスフィルタは１シンボル長内の一部の期間の時間幅を有する信号を出力し、
前記セレクタが前記２N−２個の一部期間送信パルスのうちの１個である第１の一部期間送信パルスを選択した時の前記バンドパスフィルタの出力信号は、前記セレクタが前記２N−２個の一部期間送信パルスのうちの前記第１の一部期間送信パルス以外の一部期間送信パルスを選択した時の前記バンドパスフィルタの出力信号に対して、時間幅が同じであって位相が異なり、
前記セレクタが前記全期間非送信パルスを選択した時には、前記バンドパスフィルタは前記第１のパルスに対応する信号と前記第２のパルスに対応する信号とが打ち消し合って減衰した信号を出力し、
前記セレクタが前記全期間送信パルスを選択した時には、前記バンドパスフィルタは前記１シンボル長内の全期間の時間幅を有する信号を出力することを特徴とする無線通信装置。
【請求項２】
前記２N−２個の一部期間送信パルスに対応する前記バンドパスフィルタの出力信号の相互の位相差はステップ時間Δｔの正の整数倍であり、前記２N−２個の一部期間送信パルスに対応する前記バンドパスフィルタの出力信号の時間幅をＴｗとすると、前記１シンボル長は（２N−３）×Δｔ＋Ｔｗであることを特徴とする請求項１記載の無線通信装置。
【請求項３】
前記バンドパスフィルタの通過周波数帯域の中心周波数をｆｃ、ｋを正の整数とすると、前記短パルス発生器によりパルス幅が短くされた前記第１のパルスの発生後、（２×ｋ−１）／（２×ｆｃ）秒後に、前記短パルス発生器によりパルス幅が短くされた前記第２のパルスが発生し、
前記セレクタが前記全期間非送信パルスを選択した時には、前記バンドパスフィルタは前記第１のパルスに対応する信号と前記第２のパルスに対応する信号とが逆相で重畳し、相互に打ち消し合って減衰した信号を出力することを特徴とする請求項２記載の無線通信装置。
【請求項４】
ｍを正の整数とすると、前記短パルス発生器によりパルス幅が短くされた前記第３のパルスの発生後、ｍ／ｆｃ秒後に、前記短パルス発生器によりパルス幅が短くされた前記第４のパルスが発生し、
前記セレクタが前記全期間送信パルスを選択した時には、前記バンドパスフィルタは前記第３のパルスに対応する信号と前記第４のパルスに対応する信号とが同相で重畳した信号を出力することを特徴とする請求項３記載の無線通信装置。
【請求項５】
前記１シンボル長は前記ステップ時間Δｔの正の整数倍であり、前記ステップ時間Δｔは１／ｆｃの正の整数倍であることを特徴とする請求項３又は４記載の無線通信装置。
【請求項６】
前記クロック発生器は、
クロック信号を入力し、それぞれが遅延を行う直列にループ接続される複数の可変遅延回路と、
前記複数の可変遅延回路のうちの初段の可変遅延回路に入力されるパルス信号と最終段の可変遅延回路から出力されるパルス信号との位相を比較する位相比較器と、
前記位相比較器が比較する２個のパルス信号の位相が一致するように前記複数の可変遅延回路の遅延時間を制御する制御回路とを有することを特徴とする請求項２乃至５のいずれか１項に記載の無線通信装置。
【請求項７】
前記全期間送信パルスは、前記複数の可変遅延回路のうちの１番目の可変遅延回路に入力されるパルス信号と２N−２番目の可変遅延回路に入力されるパルス信号との論理和の信号であり、
前記全期間非送信パルスは、前記複数の可変遅延回路のうちのｐ番目（ｐは正の整数）の可変遅延回路に入力されるパルス信号を１／（２×ｆｃ）の正の整数倍の時間だけ遅延したパルス信号とｐ＋２番目の可変遅延回路に入力されるパルス信号との排他的論理和の信号であり、
前記２N−２個の一部期間送信パルスは、それぞれ前記複数の可変遅延回路のうちの１番目から２N−２番目までの可変遅延回路に入力されるパルス信号であることを特徴とする請求項６記載の無線通信装置。
【請求項８】
前記全期間送信パルスは、前記複数の可変遅延回路のうちの一の奇数番目の可変遅延回路に入力されるパルス信号と他の奇数番目の可変遅延回路に入力されるパルス信号との論理和の信号、又は前記複数の可変遅延回路のうちの一の偶数番目の可変遅延回路に入力されるパルス信号と他の偶数番目の可変遅延回路に入力されるパルス信号との論理和の信号であり、
前記全期間非送信パルスは、前記複数の可変遅延回路のうちの奇数番目の可変遅延回路に入力されるパルス信号と偶数番目の可変遅延回路に入力されるパルス信号との排他的論理和の信号であり、
前記２N−２個の一部期間送信パルスは、前記複数の可変遅延回路のうちの２N−２個の異なる奇数番目の可変遅延回路に入力されるパルス信号であることを特徴とする請求項６記載の無線通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−２０５５５３（Ｐ２０１１−２０５５５３Ａ）
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願番号】特願２０１０−７２８５６（Ｐ２０１０−７２８５６）
【出願日】平成２２年３月２６日（２０１０．３．２６）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２０年度、総務省、「基幹用ミリ波帯無線伝送システムの実現のための基盤技術の研究開発」のうち、「１０Ｇｂｐｓ無線伝送システムの研究開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願日】平成２２年３月２６日（２０１０．３．２６）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２０年度、総務省、「基幹用ミリ波帯無線伝送システムの実現のための基盤技術の研究開発」のうち、「１０Ｇｂｐｓ無線伝送システムの研究開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]