フリップ実装した高周波モジュール
【課題】ＧＮＤ電位を確保するための構成を有しないＩＣチップについて、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供すること。
【解決手段】配線基盤１０１に集積回路素子１１２をフリップ実装したモジュール１００であって、モジュール１００は、配線基板１０１と接続され、集積回路素子１１２を外部と遮断する導電性収容容器１０２を有し、集積回路素子１１２は、導電性収容容器１０２と導電性部材１１６で接続されていることを特徴とする。
【解決手段】配線基盤１０１に集積回路素子１１２をフリップ実装したモジュール１００であって、モジュール１００は、配線基板１０１と接続され、集積回路素子１１２を外部と遮断する導電性収容容器１０２を有し、集積回路素子１１２は、導電性収容容器１０２と導電性部材１１６で接続されていることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波回路のモジュールに関するものである。
【背景技術】
【０００２】
携帯電話等に内蔵するモジュールは、特に厚さ方向において、小型であることが要求される。
そこで、従来、モジュールを薄くするために、プリント基板にＩＣチップをフリップ実装する技術が実施されている（例えば、特許文献１）。
【０００３】
図４は、フリップ実装を使用した従来のアナログ高周波モジュールの一例を示す概略図である。
図４に示すように、アナログ高周波モジュール１は、外部接続用半田ボール８が接続されているプリント基板２を有する。そして、プリント基板２とシールドケース４及び半田６，６によって形成された空間Ｓに高周波ＩＣチップ１０が格納されている。高周波ＩＣチップ１０は半田１２によってプリント基板２にフリップ実装されている。
ここで、フリップ実装とは、パッケージに格納されていない集積回路素子（いわゆるベアチップ）の実装方法であり、図４に示すように、高周波ＩＣチップ１０のプリント基板２側の外面に半田バンプ１２，１２を形成し、プリント基板２上に半田付けして実装するものである。
また、プリント基板２には、ベースバンド用ＩＣチップ１４が半田１６によってフリップ実装されている。
なお、プリント基板２にはＧＮＤ（Ｇｒｏｕｎｄ）用板３が配置され、半田６とＧＮＤ確保用電線８によって接続されている。
このような構成によって、アナログ高周波モジュールの薄型化が図られている。
【特許文献１】特開平１１−８７５４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、アナログ高周波ＩＣチップにも複数の種類があり例えば、プリント基板に対向する面にＧＮＤ電位確保用のパッド等のＧＮＤ電位を確保するための構成を有しないアナログ高周波ＩＣチップがある。このようなアナログ高周波ＩＣチップをフリップ実装すると、アナログ高周波ＩＣチップのＧＮＤ電位が確保できない場合があるという問題がある。このため、アナログ高周波ＩＣチップ上のトランジスタのバックゲート端子の電位が設計時と異なり、回路全体の動作も設計性能とは異なる場合がある。
また、例えばＩＣチップ上に形成されたコイル等の、ＩＣチップシリコン基板との間に大きな寄生容量のつくデバイスがあった場合、これらのコイル等に流れる交流電流がＩＣチップシリコン基板に流れ込むが、アナログ高周波ＩＣチップのＧＮＤ電位が確保できないと、ＩＣチップシリコン基板に流れ込んだ上述の交流電流が近傍のコイル等にこのコイルの寄生容量を通して流れ込み、正常な回路動作を阻害するという問題もある。
【０００５】
そこで、本発明は、ＧＮＤ電位を確保するための構成を有しないＩＣチップについて、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記目的は、第１の発明によれば、配線基板に集積回路素子をフリップ実装したモジュールであって、前記配線基板と接続され、前記集積回路素子を外部と遮断する導電性収容容器を有し、前記集積回路素子は、前記導電性収容容器と導電性部材で接続されていることを特徴とするモジュールにより達成される。
【０００７】
第１の発明の構成によれば、前記モジュールは、配線基盤に集積回路素子がフリップ実装されている。
したがって、モジュールを非常に薄く構成することができる。
また、前記導電性収容容器は前記配線基板と接続されているから、前記配線基板のＧＮＤ電位が確保されていれば、前記配線基板に接続されている前記導電性収容容器のＧＮＤ電位も確保することができる。そして、前記集積回路素子が、前記導電性収容容器と前記導電性部材で接続されているから前記集積回路素子のＧＮＤ電位も確保される。なお、前記配線基板のＧＮＤ電位を確保することは、容易である。
したがって、ＩＣチップ自体がＧＮＤ電位を確保するための構成を有しない場合でも、上述の構成によってＧＮＤ電位を確保することができるから、設計性能を維持することができる。
さらに、前記導電性収容容器によって、外部からのノイズを遮断することができる。
これにより、ＧＮＤ電位を確保するための構成を有しないＩＣチップについて、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供することができる。
【０００８】
第２の発明は、第１の発明の構成において、前記集積回路素子は、前記導電性部材側に導電性層部を有し、前記導電性層部が前記導電性収容容器と前記導電性部材で接続されていることを特徴とする。
【０００９】
第２の発明の構成によれば、前記集積回路素子は、前記導電性層部を有し、前記導電性層部が前記導電性収容容器と前記導電性部材で接続されているから、前記集積回路素子のＧＮＤ電位を効果的に確保することができる。
【００１０】
第３の発明は、第２の発明の構成において、前記導電性部材は、前記導電性層部の全面に接していることを特徴とする。
【００１１】
第３の発明の構成によれば、前記導電性部材は、前記導電性層部の全面に接しているから、前記導電性層部の一部がＧＮＤ電位とならないことを、防止することができる。
【００１２】
第４の発明は、第１の発明乃至第３の発明のいずれかの構成において、前記導電性部材は、軟性部材であることを特徴とする。
【００１３】
第４の発明の構成によれば、前記導電性部材は、軟性部材であるから、前記導電性収容容器から応力を受けた場合にその応力を吸収することができる。このため、前記導電性収容容器からの応力が前記集積回路素子に及ぶことを未然に防止することができる。
【００１４】
第５の発明は、第１の発明乃至第４の発明のいずれかの構成において、前記集積回路素子は、アナログ高周波集積回路素子であることを特徴とする。
【００１５】
第５の発明の構成によれば、前記集積回路素子は、アナログ高周波集積回路素子であるから、フリップ実装を行うための設計になっていないアナログ高周波集積回路素子について、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供することができる。
【００１６】
第６の発明は、第１の発明乃至第５の発明の構成において、前記導電性部材は、導電性ペースト、導電性ゴム、導電性バネ、導電性スポンジ、導電性接着剤又は金属板のいずれかであることを特徴とする請求項１乃至請求項５のいずれかに記載のモジュール。
【００１７】
第６の発明の構成によれば、前記導電性部材は、前記導電性部材は、導電性ペースト、導電性ゴム、導電性バネ、導電性スポンジ、導電性接着剤又は金属板のいずれかであるから、確実に前記集積回路素子と前記導電性収容容器との電気的物理的接続確保し、かつ、前記導電性収容容器からの応力が前記集積回路素子に及ぶことを確実に防止することができる。
【００１８】
第７の発明は、第１の発明乃至第６の発明のいずれかの構成において、前記導電性層部の全面と接する導電性確保部材を有することを特徴とする。
【００１９】
第７の発明の構成によれば、前記導電性層部の全面と接する導電性確保部材を有するから、前記集積回路素子のＧＮＤ電位を確実に確保することができる。
【００２０】
第８の発明は、第１の発明乃至第７の発明のいずれかの構成において、前記導電性部材の寄生インダクタンスが、前記集積回路素子の正常な動作のための許容範囲内であることを特徴とする。
【００２１】
第８の発明の構成によれば、前記導電性部材の寄生インダクタンスが、前記集積回路素子の正常な動作のための許容範囲内であるから、前記寄生インダクタンスによって前記集積回路素子の正常な動作を阻害されることを防止することができる。
【発明を実施するための最良の形態】
【００２２】
以下、この発明の好適な実施の形態を添付図面等を参照しながら、詳細に説明する。
尚、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００２３】
（第１の実施の形態）
図１は、本発明の第１の実施の形態のアナログ高周波モジュール１００を示す概略図である。このアナログ高周波モジュール１００は、モジュールの一例である。
【００２４】
図１に示すように、アナログ高周波モジュール１００は、配線基板である例えば、プリント基板１０１を有する。このプリント基板１０１は、図示しないＧＮＤ電位確保手段によって、ＧＮＤ電位が確保されている。
プリント基板１０１の外面１０１ｂには、外部と接続するための外部接続用半田ボール１０６，１０６及び、ベースバンド用ＩＣチップ１０８が配置されている。ベースバンド用ＩＣチップ１０８は、プリント基板１０１に、半田１１０，１１０によってフリップ実装されている。
【００２５】
また、このプリント基板１０１の外面１０１ａには、集積回路素子である例えば、高周波ＩＣチップ１１２がフリップ実装されている。この高周波ＩＣチップ１１２はアナログ高周波ＩＣチップであり、アナログ高周波集積回路素子の一例である。
【００２６】
すなわち、高周波ＩＣチップ１１２は、パッケージに格納されていない、いわゆるベアチップであり、高周波ＩＣチップ１１２のプリント基板１０１側の外面１１２ｂに半田バンプ１１４，１１４を形成し、プリント基板１０１上に半田付けして実装されている。上述のように、ベースバンド用ＩＣチップ１０８もプリント基板１０１にフリップ実装されている。このように、プリント基板１０１にベースバンド用ＩＣチップ１０８及び高周波ＩＣチップ１１２がフリップ実装されているから、モジュールを非常に薄く構成することができる。
また、プリント基板１０１の外面１０１ｂにベースバンド用ＩＣチップ１０８がフリップ実装され、プリント基板１０１の外面１０１ａに高周波ＩＣチップ１１２がフリップ実装されているから、図４のアナログ高周波モジュール１の構成よりも、平面的な寸法も小さくすることができる。
【００２７】
図１に示すようにアナログ高周波モジュール１００は、導電性収容容器である例えば、シールドケース１０２を有する。シールドケース１０２は金属で形成されており、半田１０４，１０４によってプリント基板１０１に接続されている。上述のように、プリント基板１０１はＧＮＤ電位が確保されているから、プリント基板１０１と電気的物理的に接続されているシールドケース１０２もＧＮＤ電位が確保されている。
図１に示すように、プリント基板１０１とシールドケース１０２とで空間Ｔを形成し、空間Ｔに高周波ＩＣチップ１１２を格納することで、高周波ＩＣチップ１１２を外部と遮断する構成となっている。これにより、アナログ高周波モジュール１００の外部からの電磁波によるノイズが、高周波ＩＣチップ１１２に影響することを防止することができる。
【００２８】
図１に示すように、高周波ＩＣチップ１１２は、シールドケース１０２と導電性部材である例えば、導電性ペースト１１６で接続されている。すなわち、高周波ＩＣチップ１１２は、導電性ペースト１１６によって、シールドケース１０２に電気的物理的に接続されている。そして、上述のように、シールドケース１０２はＧＮＤ電位が確保されているから、高周波ＩＣチップ１１２のＧＮＤ電位も確保される。
したがって、高周波ＩＣチップ１１２自体が、ＧＮＤ電位を確保するための構成を有しなくても、上述の構成によって高周波ＩＣチップ１１２のＧＮＤ電位を確保することができるから、高周波ＩＣチップ１１２の設計性能を維持することができる。
また、導電性ペースト１１６は軟性部材であるから、シールドケース１０２から応力を受けた場合にその応力を吸収することができる。このため、シールドケース１０２からの応力が高周波ＩＣチップ１１２に及ぶことを未然に防止することができる。
【００２９】
図１に示すように、高周波ＩＣチップ１１２は、導電性ペースト１１６側に導電性部である例えば、金属被覆層１１２ｃを有する。金属被覆層１１２ｃは、高周波ＩＣチップ１１２の製造過程において例えば、ウエハ製造の段階でＡｕ等の金属を加えることによって生成される。
そして、図１に示すように、金属被覆層１１２ｃの外面１１２ａがシールドケース１０２と導電性ペースト１１６で接続されている。
このため、高周波ＩＣチップ１１２のＧＮＤ電位を効果的に確保することができる。
【００３０】
図１に示すように、導電性ペースト１１６は、金属被覆層１１２の全面に接している。 このため、金属被覆層１１２の一部がＧＮＤ電位とならないことを、防止することができる。
【００３１】
以上の構成により、ＧＮＤ電位を確保するための構成を有しないＩＣチップについて、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供することができる。
【００３２】
なお、本実施の形態とは異なり、高周波ＩＣチップ１１２とシールドケース１０２を導
導電性ゴム、導電性バネ、導電性スポンジ、導電性接着剤で接続するように構成してもよい。
【００３３】
（第１の実施の形態の変形例）
図２は、アナログ高周波モジュール２００を示す概略図である。
図２に示すように、アナログ高周波モジュール２００の導電性ペースト１１６Ａは、シールドケース１０２の空間Ｔ側の上面１０２ａの全面と接触している。
このため、高周波ＩＣチップ１１２のＧＮＤ電位をより効果的に確保することができる。
【００３４】
（第２の実施の形態）
次に、第２の実施の形態について、説明する。
第２の実施の形態におけるアナログ高周波モジュール３００の構成は、上記第１の実施の形態のアナログ高周波モジュール１００と多くの構成が共通するため共通する部分は同一の符号等とし、説明を省略し、以下、主な相違点を中心に説明する。
【００３５】
図３は、アナログ高周波モジュール３００等を示す概略図である。
図３（ａ）に示すように、アナログ高周波モジュール３００は、高周波ＩＣチップ１１２の金属被覆層１１２ｃの外面１１２ａの全面と接する導電性確保部材である例えば、金属板１１８を有する。
そして、金属板１１８とシールドケース１０２が、金属バネ１２０によって電気的物理的に接続されている。
【００３６】
上述のように、高周波ＩＣチップ１１２は、金属バネ１２０だけではなく、金属板１１８を介してシールドケース１０２と接続されているから、高周波ＩＣチップ１１２のＧＮＤ電位を確実に確保することができる。
【００３７】
なお、金属バネ１２０は、その寄生インダクタンスが、高周波ＩＣチップ１１２の正常な動作の許容範囲内になるように構成されている。例えば、図３（ｂ）に示すように、金属バネ１２０の幅Ｗ１は、金属バネ１２０の寄生インダクタンスが高周波ＩＣチップ１１２の正常な動作の許容範囲内になるように例えば、幅Ｗ２よりも大きい。
このため、寄生インダクタンスによって高周波ＩＣチップ１１２の正常な動作が阻害されることを防止することができる。
【００３８】
本発明は、上述の各実施の形態に限定されない。さらに、上述の各実施の形態は、相互に組み合わせて構成するようにしてもよい。
【図面の簡単な説明】
【００３９】
【図１】第１の実施の形態のアナログ高周波モジュールを示す概略図である。
【図２】アナログ高周波モジュールを示す概略図である。
【図３】第２の実施の形態のアナログ高周波モジュールを示す概略図である。
【図４】従来のアナログ高周波モジュールの一例を示す概略図である。
【符号の説明】
【００４０】
１００，２００，３００・・・アナログ高周波モジュール、１０１・・・プリント基板、１０２・・・シールドケース、１０４，１１０・・・半田、１０６・・・外部接続用半田ボール、１０８・・・ベースバンド用ＩＣチップ、１１２・・・高周波ＩＣチップ、１１６，１１６Ａ・・・導電性ペースト、１１８・・・金属板、１２０・・・金属バネ
【技術分野】
【０００１】
本発明は、高周波回路のモジュールに関するものである。
【背景技術】
【０００２】
携帯電話等に内蔵するモジュールは、特に厚さ方向において、小型であることが要求される。
そこで、従来、モジュールを薄くするために、プリント基板にＩＣチップをフリップ実装する技術が実施されている（例えば、特許文献１）。
【０００３】
図４は、フリップ実装を使用した従来のアナログ高周波モジュールの一例を示す概略図である。
図４に示すように、アナログ高周波モジュール１は、外部接続用半田ボール８が接続されているプリント基板２を有する。そして、プリント基板２とシールドケース４及び半田６，６によって形成された空間Ｓに高周波ＩＣチップ１０が格納されている。高周波ＩＣチップ１０は半田１２によってプリント基板２にフリップ実装されている。
ここで、フリップ実装とは、パッケージに格納されていない集積回路素子（いわゆるベアチップ）の実装方法であり、図４に示すように、高周波ＩＣチップ１０のプリント基板２側の外面に半田バンプ１２，１２を形成し、プリント基板２上に半田付けして実装するものである。
また、プリント基板２には、ベースバンド用ＩＣチップ１４が半田１６によってフリップ実装されている。
なお、プリント基板２にはＧＮＤ（Ｇｒｏｕｎｄ）用板３が配置され、半田６とＧＮＤ確保用電線８によって接続されている。
このような構成によって、アナログ高周波モジュールの薄型化が図られている。
【特許文献１】特開平１１−８７５４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、アナログ高周波ＩＣチップにも複数の種類があり例えば、プリント基板に対向する面にＧＮＤ電位確保用のパッド等のＧＮＤ電位を確保するための構成を有しないアナログ高周波ＩＣチップがある。このようなアナログ高周波ＩＣチップをフリップ実装すると、アナログ高周波ＩＣチップのＧＮＤ電位が確保できない場合があるという問題がある。このため、アナログ高周波ＩＣチップ上のトランジスタのバックゲート端子の電位が設計時と異なり、回路全体の動作も設計性能とは異なる場合がある。
また、例えばＩＣチップ上に形成されたコイル等の、ＩＣチップシリコン基板との間に大きな寄生容量のつくデバイスがあった場合、これらのコイル等に流れる交流電流がＩＣチップシリコン基板に流れ込むが、アナログ高周波ＩＣチップのＧＮＤ電位が確保できないと、ＩＣチップシリコン基板に流れ込んだ上述の交流電流が近傍のコイル等にこのコイルの寄生容量を通して流れ込み、正常な回路動作を阻害するという問題もある。
【０００５】
そこで、本発明は、ＧＮＤ電位を確保するための構成を有しないＩＣチップについて、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記目的は、第１の発明によれば、配線基板に集積回路素子をフリップ実装したモジュールであって、前記配線基板と接続され、前記集積回路素子を外部と遮断する導電性収容容器を有し、前記集積回路素子は、前記導電性収容容器と導電性部材で接続されていることを特徴とするモジュールにより達成される。
【０００７】
第１の発明の構成によれば、前記モジュールは、配線基盤に集積回路素子がフリップ実装されている。
したがって、モジュールを非常に薄く構成することができる。
また、前記導電性収容容器は前記配線基板と接続されているから、前記配線基板のＧＮＤ電位が確保されていれば、前記配線基板に接続されている前記導電性収容容器のＧＮＤ電位も確保することができる。そして、前記集積回路素子が、前記導電性収容容器と前記導電性部材で接続されているから前記集積回路素子のＧＮＤ電位も確保される。なお、前記配線基板のＧＮＤ電位を確保することは、容易である。
したがって、ＩＣチップ自体がＧＮＤ電位を確保するための構成を有しない場合でも、上述の構成によってＧＮＤ電位を確保することができるから、設計性能を維持することができる。
さらに、前記導電性収容容器によって、外部からのノイズを遮断することができる。
これにより、ＧＮＤ電位を確保するための構成を有しないＩＣチップについて、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供することができる。
【０００８】
第２の発明は、第１の発明の構成において、前記集積回路素子は、前記導電性部材側に導電性層部を有し、前記導電性層部が前記導電性収容容器と前記導電性部材で接続されていることを特徴とする。
【０００９】
第２の発明の構成によれば、前記集積回路素子は、前記導電性層部を有し、前記導電性層部が前記導電性収容容器と前記導電性部材で接続されているから、前記集積回路素子のＧＮＤ電位を効果的に確保することができる。
【００１０】
第３の発明は、第２の発明の構成において、前記導電性部材は、前記導電性層部の全面に接していることを特徴とする。
【００１１】
第３の発明の構成によれば、前記導電性部材は、前記導電性層部の全面に接しているから、前記導電性層部の一部がＧＮＤ電位とならないことを、防止することができる。
【００１２】
第４の発明は、第１の発明乃至第３の発明のいずれかの構成において、前記導電性部材は、軟性部材であることを特徴とする。
【００１３】
第４の発明の構成によれば、前記導電性部材は、軟性部材であるから、前記導電性収容容器から応力を受けた場合にその応力を吸収することができる。このため、前記導電性収容容器からの応力が前記集積回路素子に及ぶことを未然に防止することができる。
【００１４】
第５の発明は、第１の発明乃至第４の発明のいずれかの構成において、前記集積回路素子は、アナログ高周波集積回路素子であることを特徴とする。
【００１５】
第５の発明の構成によれば、前記集積回路素子は、アナログ高周波集積回路素子であるから、フリップ実装を行うための設計になっていないアナログ高周波集積回路素子について、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供することができる。
【００１６】
第６の発明は、第１の発明乃至第５の発明の構成において、前記導電性部材は、導電性ペースト、導電性ゴム、導電性バネ、導電性スポンジ、導電性接着剤又は金属板のいずれかであることを特徴とする請求項１乃至請求項５のいずれかに記載のモジュール。
【００１７】
第６の発明の構成によれば、前記導電性部材は、前記導電性部材は、導電性ペースト、導電性ゴム、導電性バネ、導電性スポンジ、導電性接着剤又は金属板のいずれかであるから、確実に前記集積回路素子と前記導電性収容容器との電気的物理的接続確保し、かつ、前記導電性収容容器からの応力が前記集積回路素子に及ぶことを確実に防止することができる。
【００１８】
第７の発明は、第１の発明乃至第６の発明のいずれかの構成において、前記導電性層部の全面と接する導電性確保部材を有することを特徴とする。
【００１９】
第７の発明の構成によれば、前記導電性層部の全面と接する導電性確保部材を有するから、前記集積回路素子のＧＮＤ電位を確実に確保することができる。
【００２０】
第８の発明は、第１の発明乃至第７の発明のいずれかの構成において、前記導電性部材の寄生インダクタンスが、前記集積回路素子の正常な動作のための許容範囲内であることを特徴とする。
【００２１】
第８の発明の構成によれば、前記導電性部材の寄生インダクタンスが、前記集積回路素子の正常な動作のための許容範囲内であるから、前記寄生インダクタンスによって前記集積回路素子の正常な動作を阻害されることを防止することができる。
【発明を実施するための最良の形態】
【００２２】
以下、この発明の好適な実施の形態を添付図面等を参照しながら、詳細に説明する。
尚、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００２３】
（第１の実施の形態）
図１は、本発明の第１の実施の形態のアナログ高周波モジュール１００を示す概略図である。このアナログ高周波モジュール１００は、モジュールの一例である。
【００２４】
図１に示すように、アナログ高周波モジュール１００は、配線基板である例えば、プリント基板１０１を有する。このプリント基板１０１は、図示しないＧＮＤ電位確保手段によって、ＧＮＤ電位が確保されている。
プリント基板１０１の外面１０１ｂには、外部と接続するための外部接続用半田ボール１０６，１０６及び、ベースバンド用ＩＣチップ１０８が配置されている。ベースバンド用ＩＣチップ１０８は、プリント基板１０１に、半田１１０，１１０によってフリップ実装されている。
【００２５】
また、このプリント基板１０１の外面１０１ａには、集積回路素子である例えば、高周波ＩＣチップ１１２がフリップ実装されている。この高周波ＩＣチップ１１２はアナログ高周波ＩＣチップであり、アナログ高周波集積回路素子の一例である。
【００２６】
すなわち、高周波ＩＣチップ１１２は、パッケージに格納されていない、いわゆるベアチップであり、高周波ＩＣチップ１１２のプリント基板１０１側の外面１１２ｂに半田バンプ１１４，１１４を形成し、プリント基板１０１上に半田付けして実装されている。上述のように、ベースバンド用ＩＣチップ１０８もプリント基板１０１にフリップ実装されている。このように、プリント基板１０１にベースバンド用ＩＣチップ１０８及び高周波ＩＣチップ１１２がフリップ実装されているから、モジュールを非常に薄く構成することができる。
また、プリント基板１０１の外面１０１ｂにベースバンド用ＩＣチップ１０８がフリップ実装され、プリント基板１０１の外面１０１ａに高周波ＩＣチップ１１２がフリップ実装されているから、図４のアナログ高周波モジュール１の構成よりも、平面的な寸法も小さくすることができる。
【００２７】
図１に示すようにアナログ高周波モジュール１００は、導電性収容容器である例えば、シールドケース１０２を有する。シールドケース１０２は金属で形成されており、半田１０４，１０４によってプリント基板１０１に接続されている。上述のように、プリント基板１０１はＧＮＤ電位が確保されているから、プリント基板１０１と電気的物理的に接続されているシールドケース１０２もＧＮＤ電位が確保されている。
図１に示すように、プリント基板１０１とシールドケース１０２とで空間Ｔを形成し、空間Ｔに高周波ＩＣチップ１１２を格納することで、高周波ＩＣチップ１１２を外部と遮断する構成となっている。これにより、アナログ高周波モジュール１００の外部からの電磁波によるノイズが、高周波ＩＣチップ１１２に影響することを防止することができる。
【００２８】
図１に示すように、高周波ＩＣチップ１１２は、シールドケース１０２と導電性部材である例えば、導電性ペースト１１６で接続されている。すなわち、高周波ＩＣチップ１１２は、導電性ペースト１１６によって、シールドケース１０２に電気的物理的に接続されている。そして、上述のように、シールドケース１０２はＧＮＤ電位が確保されているから、高周波ＩＣチップ１１２のＧＮＤ電位も確保される。
したがって、高周波ＩＣチップ１１２自体が、ＧＮＤ電位を確保するための構成を有しなくても、上述の構成によって高周波ＩＣチップ１１２のＧＮＤ電位を確保することができるから、高周波ＩＣチップ１１２の設計性能を維持することができる。
また、導電性ペースト１１６は軟性部材であるから、シールドケース１０２から応力を受けた場合にその応力を吸収することができる。このため、シールドケース１０２からの応力が高周波ＩＣチップ１１２に及ぶことを未然に防止することができる。
【００２９】
図１に示すように、高周波ＩＣチップ１１２は、導電性ペースト１１６側に導電性部である例えば、金属被覆層１１２ｃを有する。金属被覆層１１２ｃは、高周波ＩＣチップ１１２の製造過程において例えば、ウエハ製造の段階でＡｕ等の金属を加えることによって生成される。
そして、図１に示すように、金属被覆層１１２ｃの外面１１２ａがシールドケース１０２と導電性ペースト１１６で接続されている。
このため、高周波ＩＣチップ１１２のＧＮＤ電位を効果的に確保することができる。
【００３０】
図１に示すように、導電性ペースト１１６は、金属被覆層１１２の全面に接している。 このため、金属被覆層１１２の一部がＧＮＤ電位とならないことを、防止することができる。
【００３１】
以上の構成により、ＧＮＤ電位を確保するための構成を有しないＩＣチップについて、設計性能を維持し、かつ、ノイズ特性を確保し、さらに薄い形態のモジュールを提供することができる。
【００３２】
なお、本実施の形態とは異なり、高周波ＩＣチップ１１２とシールドケース１０２を導
導電性ゴム、導電性バネ、導電性スポンジ、導電性接着剤で接続するように構成してもよい。
【００３３】
（第１の実施の形態の変形例）
図２は、アナログ高周波モジュール２００を示す概略図である。
図２に示すように、アナログ高周波モジュール２００の導電性ペースト１１６Ａは、シールドケース１０２の空間Ｔ側の上面１０２ａの全面と接触している。
このため、高周波ＩＣチップ１１２のＧＮＤ電位をより効果的に確保することができる。
【００３４】
（第２の実施の形態）
次に、第２の実施の形態について、説明する。
第２の実施の形態におけるアナログ高周波モジュール３００の構成は、上記第１の実施の形態のアナログ高周波モジュール１００と多くの構成が共通するため共通する部分は同一の符号等とし、説明を省略し、以下、主な相違点を中心に説明する。
【００３５】
図３は、アナログ高周波モジュール３００等を示す概略図である。
図３（ａ）に示すように、アナログ高周波モジュール３００は、高周波ＩＣチップ１１２の金属被覆層１１２ｃの外面１１２ａの全面と接する導電性確保部材である例えば、金属板１１８を有する。
そして、金属板１１８とシールドケース１０２が、金属バネ１２０によって電気的物理的に接続されている。
【００３６】
上述のように、高周波ＩＣチップ１１２は、金属バネ１２０だけではなく、金属板１１８を介してシールドケース１０２と接続されているから、高周波ＩＣチップ１１２のＧＮＤ電位を確実に確保することができる。
【００３７】
なお、金属バネ１２０は、その寄生インダクタンスが、高周波ＩＣチップ１１２の正常な動作の許容範囲内になるように構成されている。例えば、図３（ｂ）に示すように、金属バネ１２０の幅Ｗ１は、金属バネ１２０の寄生インダクタンスが高周波ＩＣチップ１１２の正常な動作の許容範囲内になるように例えば、幅Ｗ２よりも大きい。
このため、寄生インダクタンスによって高周波ＩＣチップ１１２の正常な動作が阻害されることを防止することができる。
【００３８】
本発明は、上述の各実施の形態に限定されない。さらに、上述の各実施の形態は、相互に組み合わせて構成するようにしてもよい。
【図面の簡単な説明】
【００３９】
【図１】第１の実施の形態のアナログ高周波モジュールを示す概略図である。
【図２】アナログ高周波モジュールを示す概略図である。
【図３】第２の実施の形態のアナログ高周波モジュールを示す概略図である。
【図４】従来のアナログ高周波モジュールの一例を示す概略図である。
【符号の説明】
【００４０】
１００，２００，３００・・・アナログ高周波モジュール、１０１・・・プリント基板、１０２・・・シールドケース、１０４，１１０・・・半田、１０６・・・外部接続用半田ボール、１０８・・・ベースバンド用ＩＣチップ、１１２・・・高周波ＩＣチップ、１１６，１１６Ａ・・・導電性ペースト、１１８・・・金属板、１２０・・・金属バネ
【特許請求の範囲】
【請求項１】
配線基板に集積回路素子をフリップ実装したモジュールであって、
前記配線基板と接続され、前記集積回路素子を外部と遮断する導電性収容容器を有し、
前記集積回路素子は、前記導電性収容容器と導電性部材で接続されていることを特徴とするモジュール。
【請求項２】
前記集積回路素子は、前記導電性部材側に導電性層部を有し、
前記導電性層部が前記導電性収容容器と前記導電性部材で接続されていることを特徴とする請求項１に記載のモジュール。
【請求項３】
前記導電性部材は、前記導電性層部の全面に接していることを特徴とする請求項２に記載のモジュール。
【請求項４】
前記導電性部材は、軟性部材であることを特徴とする請求項１乃至請求項３のいずれかに記載のモジュール。
【請求項５】
前記集積回路素子は、アナログ高周波集積回路素子であることを特徴とする請求項１乃至請求項４のいずれかに記載のモジュール。
【請求項６】
前記導電性部材は、導電性ペースト、導電性ゴム、導電性バネ、導電性スポンジ、導電性接着剤又は金属板のいずれかであることを特徴とする請求項１乃至請求項５のいずれかに記載のモジュール。
【請求項７】
前記導電性層部の全面と接する導電性確保部材を有することを特徴とする請求項１乃至請求項６のいずれかに記載のモジュール。
【請求項８】
前記導電性部材の寄生インダクタンスが、前記集積回路素子の正常な動作のための許容範囲内であることを特徴とする請求項１乃至請求項７のいずれかに記載のモジュール。
【請求項１】
配線基板に集積回路素子をフリップ実装したモジュールであって、
前記配線基板と接続され、前記集積回路素子を外部と遮断する導電性収容容器を有し、
前記集積回路素子は、前記導電性収容容器と導電性部材で接続されていることを特徴とするモジュール。
【請求項２】
前記集積回路素子は、前記導電性部材側に導電性層部を有し、
前記導電性層部が前記導電性収容容器と前記導電性部材で接続されていることを特徴とする請求項１に記載のモジュール。
【請求項３】
前記導電性部材は、前記導電性層部の全面に接していることを特徴とする請求項２に記載のモジュール。
【請求項４】
前記導電性部材は、軟性部材であることを特徴とする請求項１乃至請求項３のいずれかに記載のモジュール。
【請求項５】
前記集積回路素子は、アナログ高周波集積回路素子であることを特徴とする請求項１乃至請求項４のいずれかに記載のモジュール。
【請求項６】
前記導電性部材は、導電性ペースト、導電性ゴム、導電性バネ、導電性スポンジ、導電性接着剤又は金属板のいずれかであることを特徴とする請求項１乃至請求項５のいずれかに記載のモジュール。
【請求項７】
前記導電性層部の全面と接する導電性確保部材を有することを特徴とする請求項１乃至請求項６のいずれかに記載のモジュール。
【請求項８】
前記導電性部材の寄生インダクタンスが、前記集積回路素子の正常な動作のための許容範囲内であることを特徴とする請求項１乃至請求項７のいずれかに記載のモジュール。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００６−６６６１２（Ｐ２００６−６６６１２Ａ）
【公開日】平成１８年３月９日（２００６．３．９）
【国際特許分類】
【出願番号】特願２００４−２４６９０４（Ｐ２００４−２４６９０４）
【出願日】平成１６年８月２６日（２００４．８．２６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年３月９日（２００６．３．９）
【国際特許分類】
【出願日】平成１６年８月２６日（２００４．８．２６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]