プラズマディスプレイパネルの階調表示方法
【課題】 ＰＤＰの階調表示方法に関し、最小単位画素を複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより、高い発光効率で、階調数の多い、画質の優れたＰＤＰを実現する。
【解決手段】 一画素を構成するＲ，Ｇ，Ｂの最小単位画素をそれぞれ複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより階調表示を行う。
【解決手段】 一画素を構成するＲ，Ｇ，Ｂの最小単位画素をそれぞれ複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより階調表示を行う。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、プラズマディスプレイパネル（ＰＤＰ）の階調表示方法に関し、さらに詳しくは、マトリクス表示方式のＰＤＰの階調表示方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】従来のＰＤＰ（プラズマディスプレイパネル）の階調表示方法としては、１フレームまたは１フィールド（以後単に「１フィールド」という）の表示期間を、輝度の重み付けの異なる複数のサブフィールドに分割し、分割したサブフィールドの期間の点灯、非点灯によって各画素の輝度をコントロールし階調表示する方法（フィールド内時分割駆動法）や、表示の単位画素を複数のサブ画素で構成し、それらサブ画素の点灯、非点灯によって各単位画素の輝度をコントロールし階調表示する方法（ディザ法）が知られている。
【０００３】この発明は、より有効な階調表示の実現のためになされたもので、最小単位画素を複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより、高い発光効率で、階調数の多い、画質の優れたプラズマディスプレイパネルの階調表示方法を提供するものである。
【０００４】
【課題を解決するための手段】この発明は、一画素を構成するＲ，Ｇ，Ｂの最小単位画素をそれぞれ複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより階調表示を行うことを特徴とするプラズマディスプレイパネルの階調表示方法である。
【０００５】
【発明の実施の形態】本発明の階調表示方法は、マトリクス表示方式のＰＤＰであれば、ＤＣ型、ＡＣ型、面放電型、対向放電型、２電極構造、３電極構造等、いずれのＰＤＰであっても適用可能である。
【０００６】この発明においては、一画素を構成するＲ，Ｇ，Ｂの最小単位画素を、それぞれ複数の画素で構成する。この場合、最小単位画素を２画素、３画素、あるいはそれ以上の多数の画素で構成することができるが、最小単位画素を多数の画素で構成する場合、画素の縮小化に限界があるため、必然的に解像度が低下する。したがって、最小単位画素は２画素程度で構成することが望ましい。
【０００７】例えば、最小単位画素を２画素で構成した場合、フィールド内時分割駆動法を用いないとすると、階調は、「両方の画素を点灯する（明明）」、「一方の画素のみ点灯する（明）」、「両方の画素を消灯する（暗）」の３階調とすることができる。
【０００８】一方、従来においては、通常、Ｒ，Ｇ，Ｂの最小単位画素は、それぞれ１画素で構成されているため、フィールド内時分割駆動法を用いないとすると、階調は、「画素を点灯する（明）」、「画素を消灯する（暗）」の２階調しかとれない。
【０００９】このように、本発明においては、画素の点灯数を段階的に制御することにより、従来よりも多くの階調を表示することができる。
【００１０】上記階調表示方法は、１フィールドを複数のサブフィールドに分割し所望の画素を所望のサブフィールドの期間点灯させるフィールド内時分割による階調表示と組み合わせて用いることができる。
【００１１】Ｒ，Ｇ，Ｂの最小単位画素が、それぞれ２つの画素からなる場合、フィールド内時分割による階調表示時に、２つの画素の一方が点灯される階調が連続して選択される際には、２つの画素を交互に点灯させて、画面のチラつきを抑えるようにすることが望ましい。
【００１２】以下、図面に示す実施の形態に基づいてこの発明を詳述する。なお、これによってこの発明が限定されるものではない。
【００１３】図１は本発明に係るプラズマ表示装置の構成図である。プラズマ表示装置１００は、マトリクス形式のカラー表示デバイスであるＡＣ型のＰＤＰ１と、画面（スクリーン）ＳＣを構成する縦横に並んだセルＣを選択的に点灯させるための駆動ユニット８０とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。
【００１４】ＰＤＰ１は、対をなす第１及び第２の主放電用電極としてのサステイン電極Ｘ，Ｙが平行配置され、各セルＣにおいてサステイン電極Ｘ，Ｙと第３の電極としてのアドレス電極Ａとが交差する３電極面放電構造のＰＤＰである。サステイン電極Ｘ，Ｙは画面の行方向（水平方向）に延び、一方のサステイン電極Ｙはアドレッシングに際して行単位にセルＣを選択するためのスキャン電極として用いられる。アドレス電極Ａは列方向（垂直方向）に延びており、列単位にセルＣを選択するためのデータ電極として用いられる。サステイン電極群とアドレス電極群とが交差する領域が表示領域、すなわち画面ＳＣである。
【００１５】駆動ユニット８０は、コントローラ８１、フレームメモリ８２、データ処理回路８３、サブフィールドメモリ８４、電源回路８５、Ｘドライバ８７、Ｙドライバ８８、及びアドレスドライバ８９を有している。駆動ユニット８０には、ＴＶチューナ、コンピュータなどの外部装置からＲ，Ｇ，Ｂの各色の輝度レベル（階調レベル）を示す画素単位のフィールドデータＤｆが各種の同期信号とともに入力される。
【００１６】フィールドデータＤｆは、フレームメモリ８２に一旦格納された後、データ処理回路８３へ送られる。データ処理回路８３は、階調表示を行うために１フィールドを所定数のサブフィールドに分割し、その内の点灯させるサブフィールドの組合せを設定するデータ変換手段であり、フィールドデータＤｆに応じたサブフィールドデータＤｓｆを出力する。サブフィールドデータＤｓｆはサブフィールドメモリ８４に格納される。サブフィールドデータＤｓｆの各ビットの値は、サブフィールドにおけるセルの点灯の要否を示す情報、厳密にはアドレス放電の要否を示す情報である。
【００１７】Ｘドライバ８７はサステイン電極Ｘに駆動電圧を印加し、Ｙドライバ８８はサステイン電極Ｙに駆動電圧を印加する。アドレスドライバ８９は、サブフィールドデータＤｓｆに応じてアドレス電極Ａに駆動電圧を印加する。これらドライバには電源回路８５から所定の電力が供給される。
【００１８】図２はＰＤＰの内部構造を示す斜視図である。ＰＤＰ１は、前面側のガラス基板１１の内面に、行Ｌ毎に二対ずつサステイン電極Ｘ，Ｙが配列されている。行Ｌは画面における水平方向のセル列である。サステイン電極Ｘ，Ｙは、それぞれがＩＴＯからなる透明導電膜４１とＣｒ−Ｃｕ−Ｃｒからなる金属膜（バス導体）４２で形成され、低融点ガラスからなる厚さ３０μｍ程度の誘電体層１７で被覆されている。誘電体層１７の表面にはマグネシア（ＭｇＯ）からなる厚さ数千オングストロームの保護膜１８が設けられている。アドレス電極Ａは、背面側のガラス基板２１の内面を覆う下地層２２の上に配列されており、厚さ１０μｍ程度の誘電体層２４によって被覆されている。誘電体層２４の上には、高さ１５０μｍの平面視直線帯状の隔壁２９が、各アドレス電極Ａの間に１つずつ設けられている。これらの隔壁２９によって放電空間３０が行方向にサブピクセル（単位発光領域）毎に区画され、且つ放電空間３０の間隙寸法が規定されている。そして、アドレス電極Ａの上方及び隔壁２９の側面を含めて背面側の内面を被覆するように、カラー表示のためのＲ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。３色の配置パターンは、１列のセルの発光色が同一で且つ隣接する列どうしの発光色が異なるストライプパターンである。なお、隔壁形成に際しては、コントラストを高めるために頂上部を暗色に着色し、他の部分を白色に着色して可視光の反射率を高めるのが望ましい。着色は材料のガラスペーストに所定色の顔料を添加することにより行う。
【００１９】放電空間３０には主成分のネオンにキセノンを混合した放電ガスが充填されており（封入圧力は５００Ｔｏｒｒ）、蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放電時にキセノンが放つ紫外線によって局部的に励起されて発光する。表示の１ピクセル（画素）は行方向に並ぶ３個のサブピクセルの２行分の集合で構成される。各サブピクセル内の構造体がセル（表示素子）Ｃである。隔壁２９の配置パターンがストライプパターンであることから、放電空間３０のうちの各列に対応した部分は全ての行Ｌに跨がって列方向に連続している。そのため、隣接する行Ｌどうしの電極間隙（逆スリットと呼称されている）の寸法は各行Ｌの面放電ギャップ（例えば８０〜１４０μｍの範囲内の値）より十分に大きく、列方向の放電結合を防ぐことのできる値（例えば２００〜５００μｍの範囲内の値）に選定されている。なお、逆スリットには非発光の白っぽい蛍光体層を隠す目的で、ガラス基板１１の外面側又は内面側に図示しない遮光膜が設けられる。
【００２０】図３はＰＤＰの詳細構成を示す説明図である。この図に示すように、一単位画素は、横方向においては、Ｒ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂで構成し、縦方向においては、第１のサステイン電極対Ｘ１，Ｙ１と、第２のサステイン電極対Ｘ２，Ｙ２との２本のサステイン電極対で構成する。したがって、一単位画素は、２つのＲサブピクセル，２つのＧサブピクセル，２つのＢサブピクセルからなる６個のサブピクセルで構成される。
【００２１】なお、ここでは２本の表示電極対の例を示したが、１単位画素を３本、４本、あるいはそれ以上の本数の表示電極対で構成することもできる。
【００２２】この電極配置では、個々の放電を小さくできるため、従来の１本の表示電極対で表示する構成のＰＤＰよりも、発光効率が高くなる。
【００２３】図４は各Ｒ，Ｇ，Ｂの２つのサブピクセルにおける点灯状態を示す説明図であり、この図に示すように、各Ｒ，Ｇ，Ｂの２つのサブピクセルについては、２セルを点灯させる場合（輝度レベル２）（図４（ａ）参照）、１セルを点灯させる場合（輝度レベル１）（図４R>４（ｂ）参照）、点灯させない場合（輝度レベル０）（図４（ｃ）参照）の３段階の輝度レベルを設定することができる。
【００２４】このように、３段階の輝度レベルを設定することができるので、従来の単位画素をＲ，Ｇ，Ｂの３個のサブピクセルで構成したＰＤＰでフィールド内時分割駆動を行う場合と比較して、多くの階調レベルで表示を行うことができる。
【００２５】すなわち、従来のフィールド内時分割駆動では、１フィールドを複数のサブフィールドに分割し、各サブフィールドに相対比１：２：４：８：１６……の重み付けをし、これにより、サブフィールド数がｎのときには、２n 段階の階調数を得るようにしている。
【００２６】一方、本ＰＤＰのフィールド内時分割駆動では、１フィールドを複数のサブフィールドに分割し、各サブフィールドに相対比１：３：９：２７：８１……の重み付けをし、これにより、サブフィールド数がｎのときには、３n 段階の階調数を得る。例えば、１フィールドを４サブフィールドに分割した場合には８１階調、５サブフィールドに分割した場合には２４３階調、６サブフィールドに分割した場合には７２９階調でそれぞれ表示を行うことができる。
【００２７】その場合、ディザ法を適用した場合と同様の効果が生じるのであるが、ディザ法を使用した場合、複数の画素で階調表示を行うため、画面の解像度が低下する不具合があるが、本発明では、１画素内で行うため、画面の解像度の低下はない。
【００２８】図５はサブピクセルの点灯状態を示す説明図である。図４（ｂ）で示したように、同色の２つのサブピクセルの内、一方のサブピクセルを点灯させる場合には、「上側：点灯、下側：非点灯」の状態と、「上側：非点灯、下側：点灯」の状態との２通りの点灯状態がある。このため、フィールド内時分割駆動を行うときに、一方のサブピクセルを点灯させる場合には、あるサブフィールドでの点灯状態が図５（ａ）で示した状態であれば、次のサブフィールドでは図５（ｂ）で示した点灯状態にする、というように、サブフィールド毎に点灯状態を入れ換えることにより、画面のチラつきを抑えるようにする。
【００２９】放電電極の数が増加した場合、従来の単位画素をＲ，Ｇ，Ｂの３個のサブピクセルで構成したＰＤＰと比較して、１サブフィールドの書き込み時間が長くなる。したがって、フィールド内時分割駆動を行う場合には、サブフィールド数を従来よりも少なくしなければならず、階調数が少なくなってしまうが、本発明では、サブフィールド数を少なくしても、画素内での階調表示により、階調数は減少することがない。また、点灯点の密度が高くなるため、画像の空間周波数が増加し、見かけ上の画質の向上にも貢献できる。
【００３０】なお、以上の説明においては、３電極構造の面放電型のＡＣ−ＰＤＰの例を示したが、本発明の階調表示方法は、これに限らず、対向放電型のＡＣ−ＰＤＰでも、ＤＣ−ＰＤＰでも応用することが可能である。
【００３１】また、説明では、１単位画素を２本の表示電極対で構成した例を示したが、上述したように、１単位画素を３本、４本、あるいはそれ以上の本数の表示電極対で構成することも可能である。
【００３２】
【発明の効果】この発明によれば、高い発光効率で、階調数の多い、画質の優れたプラズマディスプレイパネルを実現することができる。
【図面の簡単な説明】
【図１】本発明に係るプラズマ表示装置の構成図である。
【図２】本発明のＰＤＰの内部構造を示す斜視図である。
【図３】本発明のＰＤＰの詳細構成を示す説明図である。
【図４】本発明の各Ｒ，Ｇ，Ｂの２つのサブピクセルにおける点灯状態を示す説明図である。
【図５】本発明のサブピクセルの点灯状態を示す説明図である。
【符号の説明】
１ ＡＣ型のＰＤＰ
１１ 前面側のガラス基板
１７ 誘電体層
１８ 保護膜
２１ 背面側のガラス基板
２２ 下地層
２４ 誘電体層
２８Ｒ，２８Ｇ，２８Ｂ 蛍光体層
２９ 隔壁
３０ 放電空間
４１ 透明導電膜
４２ 金属膜
８０ 駆動ユニット
８１ コントローラ
８２ フレームメモリ
８３ データ処理回路
８４ サブフィールドメモリ
８５ 電源回路
８７ Ｘドライバ
８８ Ｙドライバ
８９ アドレスドライバ
１００ プラズマ表示装置
Ａ アドレス電極
Ｃ セル
Ｌ 行
ＳＣ 画面
Ｘ，Ｙ サステイン電極
Ｘ１，Ｙ１ 第１のサステイン電極対
Ｘ２，Ｙ２ 第２のサステイン電極対
【０００１】
【発明の属する技術分野】この発明は、プラズマディスプレイパネル（ＰＤＰ）の階調表示方法に関し、さらに詳しくは、マトリクス表示方式のＰＤＰの階調表示方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】従来のＰＤＰ（プラズマディスプレイパネル）の階調表示方法としては、１フレームまたは１フィールド（以後単に「１フィールド」という）の表示期間を、輝度の重み付けの異なる複数のサブフィールドに分割し、分割したサブフィールドの期間の点灯、非点灯によって各画素の輝度をコントロールし階調表示する方法（フィールド内時分割駆動法）や、表示の単位画素を複数のサブ画素で構成し、それらサブ画素の点灯、非点灯によって各単位画素の輝度をコントロールし階調表示する方法（ディザ法）が知られている。
【０００３】この発明は、より有効な階調表示の実現のためになされたもので、最小単位画素を複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより、高い発光効率で、階調数の多い、画質の優れたプラズマディスプレイパネルの階調表示方法を提供するものである。
【０００４】
【課題を解決するための手段】この発明は、一画素を構成するＲ，Ｇ，Ｂの最小単位画素をそれぞれ複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより階調表示を行うことを特徴とするプラズマディスプレイパネルの階調表示方法である。
【０００５】
【発明の実施の形態】本発明の階調表示方法は、マトリクス表示方式のＰＤＰであれば、ＤＣ型、ＡＣ型、面放電型、対向放電型、２電極構造、３電極構造等、いずれのＰＤＰであっても適用可能である。
【０００６】この発明においては、一画素を構成するＲ，Ｇ，Ｂの最小単位画素を、それぞれ複数の画素で構成する。この場合、最小単位画素を２画素、３画素、あるいはそれ以上の多数の画素で構成することができるが、最小単位画素を多数の画素で構成する場合、画素の縮小化に限界があるため、必然的に解像度が低下する。したがって、最小単位画素は２画素程度で構成することが望ましい。
【０００７】例えば、最小単位画素を２画素で構成した場合、フィールド内時分割駆動法を用いないとすると、階調は、「両方の画素を点灯する（明明）」、「一方の画素のみ点灯する（明）」、「両方の画素を消灯する（暗）」の３階調とすることができる。
【０００８】一方、従来においては、通常、Ｒ，Ｇ，Ｂの最小単位画素は、それぞれ１画素で構成されているため、フィールド内時分割駆動法を用いないとすると、階調は、「画素を点灯する（明）」、「画素を消灯する（暗）」の２階調しかとれない。
【０００９】このように、本発明においては、画素の点灯数を段階的に制御することにより、従来よりも多くの階調を表示することができる。
【００１０】上記階調表示方法は、１フィールドを複数のサブフィールドに分割し所望の画素を所望のサブフィールドの期間点灯させるフィールド内時分割による階調表示と組み合わせて用いることができる。
【００１１】Ｒ，Ｇ，Ｂの最小単位画素が、それぞれ２つの画素からなる場合、フィールド内時分割による階調表示時に、２つの画素の一方が点灯される階調が連続して選択される際には、２つの画素を交互に点灯させて、画面のチラつきを抑えるようにすることが望ましい。
【００１２】以下、図面に示す実施の形態に基づいてこの発明を詳述する。なお、これによってこの発明が限定されるものではない。
【００１３】図１は本発明に係るプラズマ表示装置の構成図である。プラズマ表示装置１００は、マトリクス形式のカラー表示デバイスであるＡＣ型のＰＤＰ１と、画面（スクリーン）ＳＣを構成する縦横に並んだセルＣを選択的に点灯させるための駆動ユニット８０とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。
【００１４】ＰＤＰ１は、対をなす第１及び第２の主放電用電極としてのサステイン電極Ｘ，Ｙが平行配置され、各セルＣにおいてサステイン電極Ｘ，Ｙと第３の電極としてのアドレス電極Ａとが交差する３電極面放電構造のＰＤＰである。サステイン電極Ｘ，Ｙは画面の行方向（水平方向）に延び、一方のサステイン電極Ｙはアドレッシングに際して行単位にセルＣを選択するためのスキャン電極として用いられる。アドレス電極Ａは列方向（垂直方向）に延びており、列単位にセルＣを選択するためのデータ電極として用いられる。サステイン電極群とアドレス電極群とが交差する領域が表示領域、すなわち画面ＳＣである。
【００１５】駆動ユニット８０は、コントローラ８１、フレームメモリ８２、データ処理回路８３、サブフィールドメモリ８４、電源回路８５、Ｘドライバ８７、Ｙドライバ８８、及びアドレスドライバ８９を有している。駆動ユニット８０には、ＴＶチューナ、コンピュータなどの外部装置からＲ，Ｇ，Ｂの各色の輝度レベル（階調レベル）を示す画素単位のフィールドデータＤｆが各種の同期信号とともに入力される。
【００１６】フィールドデータＤｆは、フレームメモリ８２に一旦格納された後、データ処理回路８３へ送られる。データ処理回路８３は、階調表示を行うために１フィールドを所定数のサブフィールドに分割し、その内の点灯させるサブフィールドの組合せを設定するデータ変換手段であり、フィールドデータＤｆに応じたサブフィールドデータＤｓｆを出力する。サブフィールドデータＤｓｆはサブフィールドメモリ８４に格納される。サブフィールドデータＤｓｆの各ビットの値は、サブフィールドにおけるセルの点灯の要否を示す情報、厳密にはアドレス放電の要否を示す情報である。
【００１７】Ｘドライバ８７はサステイン電極Ｘに駆動電圧を印加し、Ｙドライバ８８はサステイン電極Ｙに駆動電圧を印加する。アドレスドライバ８９は、サブフィールドデータＤｓｆに応じてアドレス電極Ａに駆動電圧を印加する。これらドライバには電源回路８５から所定の電力が供給される。
【００１８】図２はＰＤＰの内部構造を示す斜視図である。ＰＤＰ１は、前面側のガラス基板１１の内面に、行Ｌ毎に二対ずつサステイン電極Ｘ，Ｙが配列されている。行Ｌは画面における水平方向のセル列である。サステイン電極Ｘ，Ｙは、それぞれがＩＴＯからなる透明導電膜４１とＣｒ−Ｃｕ−Ｃｒからなる金属膜（バス導体）４２で形成され、低融点ガラスからなる厚さ３０μｍ程度の誘電体層１７で被覆されている。誘電体層１７の表面にはマグネシア（ＭｇＯ）からなる厚さ数千オングストロームの保護膜１８が設けられている。アドレス電極Ａは、背面側のガラス基板２１の内面を覆う下地層２２の上に配列されており、厚さ１０μｍ程度の誘電体層２４によって被覆されている。誘電体層２４の上には、高さ１５０μｍの平面視直線帯状の隔壁２９が、各アドレス電極Ａの間に１つずつ設けられている。これらの隔壁２９によって放電空間３０が行方向にサブピクセル（単位発光領域）毎に区画され、且つ放電空間３０の間隙寸法が規定されている。そして、アドレス電極Ａの上方及び隔壁２９の側面を含めて背面側の内面を被覆するように、カラー表示のためのＲ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。３色の配置パターンは、１列のセルの発光色が同一で且つ隣接する列どうしの発光色が異なるストライプパターンである。なお、隔壁形成に際しては、コントラストを高めるために頂上部を暗色に着色し、他の部分を白色に着色して可視光の反射率を高めるのが望ましい。着色は材料のガラスペーストに所定色の顔料を添加することにより行う。
【００１９】放電空間３０には主成分のネオンにキセノンを混合した放電ガスが充填されており（封入圧力は５００Ｔｏｒｒ）、蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放電時にキセノンが放つ紫外線によって局部的に励起されて発光する。表示の１ピクセル（画素）は行方向に並ぶ３個のサブピクセルの２行分の集合で構成される。各サブピクセル内の構造体がセル（表示素子）Ｃである。隔壁２９の配置パターンがストライプパターンであることから、放電空間３０のうちの各列に対応した部分は全ての行Ｌに跨がって列方向に連続している。そのため、隣接する行Ｌどうしの電極間隙（逆スリットと呼称されている）の寸法は各行Ｌの面放電ギャップ（例えば８０〜１４０μｍの範囲内の値）より十分に大きく、列方向の放電結合を防ぐことのできる値（例えば２００〜５００μｍの範囲内の値）に選定されている。なお、逆スリットには非発光の白っぽい蛍光体層を隠す目的で、ガラス基板１１の外面側又は内面側に図示しない遮光膜が設けられる。
【００２０】図３はＰＤＰの詳細構成を示す説明図である。この図に示すように、一単位画素は、横方向においては、Ｒ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂで構成し、縦方向においては、第１のサステイン電極対Ｘ１，Ｙ１と、第２のサステイン電極対Ｘ２，Ｙ２との２本のサステイン電極対で構成する。したがって、一単位画素は、２つのＲサブピクセル，２つのＧサブピクセル，２つのＢサブピクセルからなる６個のサブピクセルで構成される。
【００２１】なお、ここでは２本の表示電極対の例を示したが、１単位画素を３本、４本、あるいはそれ以上の本数の表示電極対で構成することもできる。
【００２２】この電極配置では、個々の放電を小さくできるため、従来の１本の表示電極対で表示する構成のＰＤＰよりも、発光効率が高くなる。
【００２３】図４は各Ｒ，Ｇ，Ｂの２つのサブピクセルにおける点灯状態を示す説明図であり、この図に示すように、各Ｒ，Ｇ，Ｂの２つのサブピクセルについては、２セルを点灯させる場合（輝度レベル２）（図４（ａ）参照）、１セルを点灯させる場合（輝度レベル１）（図４R>４（ｂ）参照）、点灯させない場合（輝度レベル０）（図４（ｃ）参照）の３段階の輝度レベルを設定することができる。
【００２４】このように、３段階の輝度レベルを設定することができるので、従来の単位画素をＲ，Ｇ，Ｂの３個のサブピクセルで構成したＰＤＰでフィールド内時分割駆動を行う場合と比較して、多くの階調レベルで表示を行うことができる。
【００２５】すなわち、従来のフィールド内時分割駆動では、１フィールドを複数のサブフィールドに分割し、各サブフィールドに相対比１：２：４：８：１６……の重み付けをし、これにより、サブフィールド数がｎのときには、２n 段階の階調数を得るようにしている。
【００２６】一方、本ＰＤＰのフィールド内時分割駆動では、１フィールドを複数のサブフィールドに分割し、各サブフィールドに相対比１：３：９：２７：８１……の重み付けをし、これにより、サブフィールド数がｎのときには、３n 段階の階調数を得る。例えば、１フィールドを４サブフィールドに分割した場合には８１階調、５サブフィールドに分割した場合には２４３階調、６サブフィールドに分割した場合には７２９階調でそれぞれ表示を行うことができる。
【００２７】その場合、ディザ法を適用した場合と同様の効果が生じるのであるが、ディザ法を使用した場合、複数の画素で階調表示を行うため、画面の解像度が低下する不具合があるが、本発明では、１画素内で行うため、画面の解像度の低下はない。
【００２８】図５はサブピクセルの点灯状態を示す説明図である。図４（ｂ）で示したように、同色の２つのサブピクセルの内、一方のサブピクセルを点灯させる場合には、「上側：点灯、下側：非点灯」の状態と、「上側：非点灯、下側：点灯」の状態との２通りの点灯状態がある。このため、フィールド内時分割駆動を行うときに、一方のサブピクセルを点灯させる場合には、あるサブフィールドでの点灯状態が図５（ａ）で示した状態であれば、次のサブフィールドでは図５（ｂ）で示した点灯状態にする、というように、サブフィールド毎に点灯状態を入れ換えることにより、画面のチラつきを抑えるようにする。
【００２９】放電電極の数が増加した場合、従来の単位画素をＲ，Ｇ，Ｂの３個のサブピクセルで構成したＰＤＰと比較して、１サブフィールドの書き込み時間が長くなる。したがって、フィールド内時分割駆動を行う場合には、サブフィールド数を従来よりも少なくしなければならず、階調数が少なくなってしまうが、本発明では、サブフィールド数を少なくしても、画素内での階調表示により、階調数は減少することがない。また、点灯点の密度が高くなるため、画像の空間周波数が増加し、見かけ上の画質の向上にも貢献できる。
【００３０】なお、以上の説明においては、３電極構造の面放電型のＡＣ−ＰＤＰの例を示したが、本発明の階調表示方法は、これに限らず、対向放電型のＡＣ−ＰＤＰでも、ＤＣ−ＰＤＰでも応用することが可能である。
【００３１】また、説明では、１単位画素を２本の表示電極対で構成した例を示したが、上述したように、１単位画素を３本、４本、あるいはそれ以上の本数の表示電極対で構成することも可能である。
【００３２】
【発明の効果】この発明によれば、高い発光効率で、階調数の多い、画質の優れたプラズマディスプレイパネルを実現することができる。
【図面の簡単な説明】
【図１】本発明に係るプラズマ表示装置の構成図である。
【図２】本発明のＰＤＰの内部構造を示す斜視図である。
【図３】本発明のＰＤＰの詳細構成を示す説明図である。
【図４】本発明の各Ｒ，Ｇ，Ｂの２つのサブピクセルにおける点灯状態を示す説明図である。
【図５】本発明のサブピクセルの点灯状態を示す説明図である。
【符号の説明】
１ ＡＣ型のＰＤＰ
１１ 前面側のガラス基板
１７ 誘電体層
１８ 保護膜
２１ 背面側のガラス基板
２２ 下地層
２４ 誘電体層
２８Ｒ，２８Ｇ，２８Ｂ 蛍光体層
２９ 隔壁
３０ 放電空間
４１ 透明導電膜
４２ 金属膜
８０ 駆動ユニット
８１ コントローラ
８２ フレームメモリ
８３ データ処理回路
８４ サブフィールドメモリ
８５ 電源回路
８７ Ｘドライバ
８８ Ｙドライバ
８９ アドレスドライバ
１００ プラズマ表示装置
Ａ アドレス電極
Ｃ セル
Ｌ 行
ＳＣ 画面
Ｘ，Ｙ サステイン電極
Ｘ１，Ｙ１ 第１のサステイン電極対
Ｘ２，Ｙ２ 第２のサステイン電極対
【特許請求の範囲】
【請求項１】 一画素を構成するＲ，Ｇ，Ｂの最小単位画素をそれぞれ複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより階調表示を行うことを特徴とするプラズマディスプレイパネルの階調表示方法。
【請求項２】 Ｒ，Ｇ，Ｂの最小単位画素が、それぞれ２つの画素からなる請求項１記載のプラズマディスプレイパネルの階調表示方法。
【請求項３】 １フィールドを複数のサブフィールドに分割し所望の画素を所望のサブフィールドの期間点灯させるフィールド内時分割による階調表示と組み合わせて用いられることを特徴とする請求項１記載のプラズマディスプレイパネルの階調表示方法。
【請求項４】 ２つの画素の一方が点灯される階調が連続して選択される際には、２つの画素を交互に点灯させることを特徴とする請求項２記載のプラズマディスプレイパネルの階調表示方法。
【請求項１】 一画素を構成するＲ，Ｇ，Ｂの最小単位画素をそれぞれ複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより階調表示を行うことを特徴とするプラズマディスプレイパネルの階調表示方法。
【請求項２】 Ｒ，Ｇ，Ｂの最小単位画素が、それぞれ２つの画素からなる請求項１記載のプラズマディスプレイパネルの階調表示方法。
【請求項３】 １フィールドを複数のサブフィールドに分割し所望の画素を所望のサブフィールドの期間点灯させるフィールド内時分割による階調表示と組み合わせて用いられることを特徴とする請求項１記載のプラズマディスプレイパネルの階調表示方法。
【請求項４】 ２つの画素の一方が点灯される階調が連続して選択される際には、２つの画素を交互に点灯させることを特徴とする請求項２記載のプラズマディスプレイパネルの階調表示方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０００−６６６３７（Ｐ２０００−６６６３７Ａ）
【公開日】平成１２年３月３日（２０００．３．３）
【国際特許分類】
【出願番号】特願平１０−２３１６５４
【出願日】平成１０年８月１８日（１９９８．８．１８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１２年３月３日（２０００．３．３）
【国際特許分類】
【出願日】平成１０年８月１８日（１９９８．８．１８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]