プリンテッド・スパイラル・インダクタ
【課題】
インダクタはスペースをとり、磁性体をコアとすることが多く、非線形性が強く出ることが多い。変圧器は重く大きい。インダクタの設計には経験や、高価なシミュレーターが必要であり、小さいインダクタンスの測定には非常に高価な測定器を必要とする。ＦＭ信号の受信や、アナログ演算処理には、一般的にＩＣ化を含む複雑な回路を必要とし、別電源も必要である。
【課題を解決するための手段】
基板上に円形のスパイラルインダクタを生成することにより、省スペースで線形動作をさせやすいインダクタを生成する。本発明によるプログラムを用い、巻数を増やす上で発生する諸問題を考慮し、インダクタンスの計算を安価で容易に高速に行う。製造したインダクタの値を、自励発振させて安価に精度良く計測を行う。該インダクタを多重に重ね、薄く軽量な変圧器、電源や複雑な回路を必要としないＦＭ受信器、アナログ信号の加算、減算器を生成する。
インダクタはスペースをとり、磁性体をコアとすることが多く、非線形性が強く出ることが多い。変圧器は重く大きい。インダクタの設計には経験や、高価なシミュレーターが必要であり、小さいインダクタンスの測定には非常に高価な測定器を必要とする。ＦＭ信号の受信や、アナログ演算処理には、一般的にＩＣ化を含む複雑な回路を必要とし、別電源も必要である。
【課題を解決するための手段】
基板上に円形のスパイラルインダクタを生成することにより、省スペースで線形動作をさせやすいインダクタを生成する。本発明によるプログラムを用い、巻数を増やす上で発生する諸問題を考慮し、インダクタンスの計算を安価で容易に高速に行う。製造したインダクタの値を、自励発振させて安価に精度良く計測を行う。該インダクタを多重に重ね、薄く軽量な変圧器、電源や複雑な回路を必要としないＦＭ受信器、アナログ信号の加算、減算器を生成する。
【発明の詳細な説明】
【技術分野】
【０００１】
電子回路において、もっとも基本的で重要な素子の一つとして、インダクタ（コイル）が存在する。従来、インダクタは透磁率の高い材料に銅線を多重巻にして生成するのが一般的であり、その構造からある程度の大きさを必要とする。また、その構造からICの中に任意のインダクタを生成することは難しく、ICの中においてはインダクタを用いない回路が考えられてきている。しかし、近年工作技術の進歩により、インダクタがICの中においても生成されるようになってきている。これらのインダクタの構造は、スパイラルに構成されており、従来のインダクタと構造が大きく違う。しかし、スパイラルインダクタは一般的にICの中でのみ用いられており、基板上では用いられることは少ない。また、ＩＣの上で生成するため、その構造は直線の組み合わせであり、円を用いていない。基板上でスパイラルインダクタを構成する場合、多くの場合がインダクタとしての利用ではなく、アンテナとして利用される。また、やはり基板上においても多くの場合が、円で構成されるのではなく直線で構成される。
【０００２】
基板上におけるスパイラル構造の素子は、一般的にはインダクタではなくアンテナとして利用される。例えば、ＲＦＩＤと呼ばれるＩＣタグなどへの利用がなされている。これらは、電子回路の技術の進歩により出てきた物であり、省電力、及び省スペースを実現したシステムである。一般的にＩＣタグは電源を持たず、情報を無線で送受信するシステムであり、開発、実用化が急速になされている。ＲＦＩＤは、数ミリ角の大きさから、数センチ角までの様々な大きさの物があり、セキュリティの機能までもつシステムもある。特に、一般的に広く用いられている定期券や入場券などの非接触ICカードと呼ばれる分野においては、カードのように薄く軽量なシステムにおいて、個人情報などを含むセキュリティが必要な情報の送受信が可能なシステムが必要とされる。このようなカードにおいては、情報の送受信の為の平面状に構成される軽量なアンテナを必要とし、また、これらのアンテナは、情報を格納しているＩＣを動かすための電源としても機能する必要がある。これらのアンテナに、平面状に構成が可能なスパイラルアンテナが一般的に用いられる。しかし、これらの利用において、スパイラル素子は、アンテナとして利用しており、インダクタとしては利用されていない。
【背景技術】
【０００３】
従来、一般的なインダクタはコアになる物質の周りに導線を巻くことで形作られてきた。しかし、近年、工業技術の発展と共に、ＨＤＤの読み出しヘッドやＩＣの中になど、省スペースで構成できるインダクタの需要が高まってきている。このような状況の中、スパイラルインダクタが数多く使われ始めている。また、その構造はアンテナとして利用できることから、手に持てるサイズや、目に見えるサイズではＲＦＩＤなどへの利用が盛んに行われつつある。これらは、一般的に電波を受けるアンテナとしての構造や、送信側（例えば自動販売機）と基本的な受信側（例えばカード）とをほぼ接触させることにより、磁場を使って送信側のインダクタと受信側のインダクタの間の相互インダクタンスを利用することにより通信を行う方式などが考案され使われている。これらの最大の特徴の一つとして、一方にしか電源を持たず、電源を持たない方は一方から提供された電波や磁場を電源にしてＩＣなどを駆動し、電源を持つ側に情報を通信する。
【０００４】
これらのスパイラルインダクタ、あるいはスパイラルアンテナ（非特許文献１）は、回路の設計のし易さや、ＩＣ内で円を構成することの難しさなどから、多くの場合直線の組み合わせで構成されている。また、多角形で構成しようとする試みを続けられている。また、多数のスパイラルインダクタを電力が供給される側が持つことは少ない。近年、ＩＣの中で２層に渡ってスパイラルインダクタを構築し、相互インダクタンスを発生させてインダクタンスの値を大きくする研究なども進められているが、それらは単体の大きなインダクタンスと変わらない。
【非特許文献１】Ｂｒｉａｎ Ｃ． Ｗａｄｅｌｌ著 「Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｄｅｓｉｇｎ Ｈａｎｄｂｏｏｋ」 ＴｅｒａｄｙｎｅＩｎｃ． １９９１年
【発明の開示】
【発明が解決しようとする課題】
【０００５】
インダクタは一般的には立体的に作成される。その構造は、磁性体などを軸にしてそのまわりにソレノイドを構成するように作成される。このインダクタの最大の欠点は立体的な構造をしていることであり、大型のインダクタにおいては鉄心などを用いるため重量的な問題も出てくる。また、磁性体を軸にすることが多いため、ヒステリシスなどの強い非線形特性を持ち、線形に動作させることが難しく、回路を作成する上で任意の動作をさせるのが難しくなっている。
【０００６】
しかし、一般的にエネルギーの損失が少なく、効率的に交流電圧の昇圧、及び降圧を行うには、多重巻の相互インダクタンスを持ったインダクタを利用するしかい。その際用いられるインダクタの構造は、鉄心を用いて磁路を複数のコイル間で共有するタイプの物しかなく、大きく、重く、コストも高くなる。また、磁路に鉄心を用いているためヒステリシス特性が顕著にみられ、線形での駆動が難しい。
【０００７】
微細なインダクタを作成し、利用しようとした時、そのインダクタンスを測定する必要が生じる。一般的に、大きなインダクタンスであれば測定も容易であり、安価で出来るが、微細なインダクタンスの場合、非常に高価な機器が一般的には必要とされる。
【０００８】
アナログ信号の加算、減算を行うには、一般的には専用のＩＣを容易するか複数のトランジスタを用いた回路を構成する必要がある。こういった回路を用いるにはコストがかかり、また、エネルギーの消費を考えなければならず、一般的に別に電源を用意する必要があり、結果、加算、減算を行う為だけに大きな回路を必要とする。
【課題を解決するための手段】
【０００９】
前述の、インダクタ特有の問題、大きさ、重量、コストに対して、本発明では基板上に配線パターンとしてスパイラルインダクタを構築することにより解決をする。
この発明をＰｒｉｎｔｅｄ Ｓｐｉｒａｌ Ｉｎｄｕｃｔｏｒ（ＰＳ−Ｉｎｄｕｃｔｏｒ）と呼ぶ。パターンとしてインダクタを形成することにより、占有空間を大きく減少させ、また、改めて新しい素子を使う必要がないため、安価なインダクタを作る。これらのインダクタンスは、本発明で作成した有限要素法とビオサバールを用いたインダクタンスシミュレーションを用いることにより容易に導出が可能となる。
【００１０】
また、ＰＳ−Ｉｎｄｕｃｔｏｒでは、配線幅や配線間の幅、占有面積など各種パラメータを統一した状況において巻数のみを変化させた時、ある一定以上の巻数になっても効率的にインダクタンスを大きくすることが不可能となる。また、時には返ってインダクタンスが小さくなることがある。これらの問題に対して、前述のインダクタンスシミュレーションにより、必要な巻数、及び極値を効率的に求め、これらの問題に対処する。
【００１１】
一般的なインダクタと違い、磁性体による非線形特性は持たない。しかし、直線などで構成された場合、パターンに角が存在すると非線形特性が発生してしまうことが考えられる。本発明では、基板上に形成するインダクタの形状を円形、もしくは角のない円に準じたパターンで製作することにより、高いＱ値を持つ、質の良いインダクタを提供する。
【００１２】
前述の、一般的に電圧の昇圧、降圧などを行う場合に用いる多重巻きの鉄心などを用いたコイルに発生する問題に対し、本発明の、ＰＳ−Ｉｎｄｕｃｔｏｒの特徴である基板上に構成されたインダクタであり、非常に薄いインダクタであることを利用し、多重に重ねてそのＰＳ−Ｉｎｄｕｃｔｏｒ間で電圧の昇圧や、降圧などを行う。多重に重ねても占有スペースは非常に小さく、従来の鉄心などを用いたシステムよりコンパクトで重量的にも非常に軽く、かつ安価なシステムの構築を行うことを可能とする。
【００１３】
前述の、微細なインダクタを作成した時、測定に非常にコストがかかる問題に対して、本発明では、ＬＣ共振により自励発振するシステムを作成し、インダクタの特定を行う。キャパシタは、並行平板コンデンサなどであれば、比較的容易にキャパシタンスの計算が可能である。また、測定自体も比較的安価にできる。そこで、容量が解っているキャパシタと求めたいインダクタの間で共振させ、発振する周波数により逆算することによりインダクタの大きさを特定する。これらのシステムを用いることにより、周波数を測定できればインダクタンスの同定が可能となる。
【００１４】
前述の、アナログ信号の加算、減算を行う際に発生する問題に対して、ＰＳ−Ｉｎｄｕｃｔｏｒを複数重ねたシステムを作成することにより対処する。Ｐｓ−Ｉｎｄｕｃｔｏｒを複数枚重ねると、その間に相互インダクタンスが発生する。３枚の同じＰＳ−Ｉｎｄｕｃｔｏｒを巻きを合わせて重ねた時、１枚目と３枚目のＰＳ−Ｉｎｄｕｃｔｏｒに任意の入力信号を入れると、２枚目のＰＳ−Ｉｎｄｕｃｔｏｒから入力信号を合計した波形が出力される。１枚目と３枚目のＰＳ−Ｉｎｄｕｃｔｏｒの巻きを反対にすると、減算した波形が出力される。この際、１枚目と２枚目を入力にすることや、ＰＳ−Ｉｎｄｕｃｔｏｒの大きさを変えることにより、それぞれの入力に何倍かした値を加算したり減算したりできるようになる。これらを用いることは、ＩＣなどを用いるよりコストを下げ、新たな電源を必要としないため、省電力を実現する。
【発明の効果】
【００１５】
本発明を利用することにより、非線形の強度の低い省スペースの性能の良いインダクタンスが、安く効率的に設計、製造が可能となる。さらに、製造したインダクタンスの値が小さくても、それらを効率的に精度が高く測定することが可能となる。
【００１６】
本発明の薄く省スペースで動く性能の良いスパイラルインダクタを多重に重ねることにより、従来の重く大きな変圧器（ＡＣアダプターなど）に変わる、省スペースで軽量な変圧器を、安価に製造が可能となる。
【００１７】
本発明の薄く省スペースで動く性能の良いプリンテッドスパイラルインダクタを多重に重ねることにより、電圧の昇圧や降圧のみならず、従来トランジスタ回路やＩＣなどを用いて行っていたアナログ信号の加算、減算を可能にする。また、本発明を用いたアナログ信号の加算器や減算器は設計、製造が非常に容易であり、非常に安価に大量に製造することを可能とする。さらに、ＦＭ受信器なども可能とし、キャパシタも多層基板上で構成できるため、非常に部品点数が少なく、安価に作ることが出来る。また、一次側と二次側のプリンテッドスパイラルインダクタの大きさを極端に変え、例えば一次側を二次側に対し非常に大きくすることによって、一次側に対する二次側の構造的な位置を、二次側の誘導起電力によって特定することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を詳細に説明する。
【実施例１】
【００１９】
本発明の第１の実施例として、半円で構成されたプリンテッドスパイラルインダクタ（ＰＳ−Ｉｎｄｕｃｔｏｒ）を示し、それらを実測するための回路を合わせて示す。
【００２０】
半円を組み合わせたＰＳ−Ｉｎｄｕｃｔｏｒにおいては、図１に示す５つのパラメータにより、レイアウト及びインダクタンスが決定される。本実施例においては、それぞれのパラメータを図１のように固定し、巻数(半円の数)のみを変化させ数々のインダクタンスを作成し、インダクタンスを測定する。
そこで、ＰＳ−Ｉｎｄｕｃｔｏｒ設計を簡単かつ高速に行うためツールの１つとして設計プログラムを作成する。作成したプログラムを図２に示す。
【００２１】
本発明においては、ＬＣ共振を用いた安価で精度の良い測定方法を提供する。ＯＰＡｍｐを用いた負性抵抗による発振には、測定するインダクタに比べて大きなキャパシタンスが存在し、測定の精度に問題が発生する。そこで、本発明においては、トランジスタを用いた変形コルピッツ発振器を利用する。回路図を図３に示す。共振部のキャパシタンスとしてＣ１〜Ｃ４の４つを使用する。キャパシタンスを各部に分割して用いることで発振の安定性を上げている。
【００２２】
この回路における合成キャパシタンスＣ０、及び発振周波数ｆ０は数１となる。
【００２３】
【数１】
【００２４】
回路素子パラメータの設定には特に決まりはないが、Ｃ１／Ｃ３およびＣ２＋Ｃ４の関係が重要である。これらの関係がずれると発振波形が歪み、正確な測定が出来なくなる。図４に、発振の歪度合いとＣ１／Ｃ３の関係を示す。
【００２５】
図３の回路を用い、数１によりインダクタンスＬを推定したときの値を図５、及び図６に示す。インダクタンスが周波数の変化に伴って大きく異なる値を示すことがわかる。この原因として、想定していないインピーダンスが潜在していると考えられる。図６において、Ｃ２＋Ｃ４が大きくなるに従い、Ｌが一定の値に収束する傾向が見られるからである。
【００２６】
Ｌの値を精度高く評価するには発振周波数並びにキャパシタンスを正確に評価しなければならない。したがって回路、及び測定系の寄生成分を低く抑えるか具体的値として
評価する必要がある。本実施例においては、周波数測定ならびに波形観測はデジタルオシロスコープのみで行う。これは、様々な機器を接続することによる誤差を減らすためであるが、上記の理由により測定系の寄生成分を評価する必要がある。
【００２７】
供試素子としてＬおよびＣが既知であるとき、既知成分Ｌ、Ｃに測定系の未知成分が加わるため、実測される周波数ｆ１は数２のように表される。
【００２８】
【数２】
【００２９】
この回路に並列キャパシタンスとしてΔＣを新たに接続したとする。このとき、発振周波数ｆ２は数３のように表される。
【００３０】
【数３】
【００３１】
従って、数３を変形し、実測値ｆ０を用いることによって回路に潜在する成分としてΔＣが推量できる。
【００３２】
【数４】
【００３３】
プローブやオシロスコープ本体について幾つかの測定を行い、得られた各寄生成分の値を表１に示す。
【００３４】
【表１】
【００３５】
寄生インピーダンスを考慮した回路図を、図７に示す。実際の測定において考慮したのは、トランジスタ/オシロスコープ/プローブのキャパシタンス、及びプローブの抵抗成分とインダクタンスである。図７内の測定インピーダンス枠内が考慮した測定系寄生成分、及びその等価回路である。それらを考慮した時のインダクタンスは数５となる。
【００３６】
【数５】
【００３７】
寄生インピーダンスを考慮した時にインダクタンス測定値を図８、及び図９に示す。寄生インピーダンスを考慮することで測定値は一定の値に近づいており、インダクタンスが精度良く評価できることが確認できる。以上の寄生インピーダンスを考慮したときの値をインダクタンス測定値の真値とする。
【００３８】
各ＰＳ−Ｉｎｄｕｃｔｏｒのインダクタンス及びＱ値の、それぞれの測定値を図１０と図１１に破線で示す。
【実施例２】
【００３９】
本発明における、ＰＳ−Ｉｎｄｕｃｔｏｒの数値計算での導出例を示す。本実施例においては、ＰＳ−Ｉｎｄｕｃｔｏｒの直径は、半周ごとに変化させるため、インダクタンスの理論的な数値計算には、一般的な近似式が用いられず、Ｂｉｏｔ−Ｓａｖａｒｔ Ｌａｗと有限要素法を用いて計算を行う。また、計算上のパラメータは実測時と同じ値を用いて行うが、それだけで十分精度の高い値が得られるため、導体の厚さについては考慮しない。
【００４０】
電流素片が作る磁場を観察するためにＢｉｏｔ−Ｓａｖａｒｔ Ｌａｗを用いる。図１２において、直線電流Ｉの電流素片Ｉｄｌが点Ｐに作る磁束密度ｄＢの大きさは、数６で表される。ただし、μ０は真空中の透磁率を表す。
【００４１】
【数６】
【００４２】
従って、電流全体が点Ｐに作る磁場は数６を導体に沿って積分すれば求まる。
【００４３】
本実施例における数値解析プログラムでは解析対象部分を扇形に区分した、有限要素法を用いる。扇形に区分するために、中心角の最小角度（図１３、１４のφｃｍｉｎ
及びφｔｍｉｎ参照）と最大角度（図１３、１４のφｃｍａｘ 及びφｔｍａｘ参照）、及び最小半径（図１３、１４のｒｃｍｉｎ
及びｒｔｍｉｎ参照）と最大半径（図１３、１４のｒｃｍａｘ 及びｒｔｍａｘ参照）をパラメータとする。
【００４４】
この手法を用いると外側に行くにつれ分割は粗くなるが、解析角度を十分小さくとることでこの問題は解決する。さらに、簡略化のため、導体全域において電流分布が一様として解析を行う。
【００４５】
本実施例においては、導体間の磁場を求める対象となる扇をＡＴとし、その座標をＡＴｃと表す。計算の基準点となる導体の扇をＳＣとし、その座標をＳＣｃと表す。
ＳＣｃは導体の内側と外側の２箇所の座標を設定し、それぞれＳＣＩｃ（内側の座標）、ＳＣＯｃ（外側の座標）とする（図１３、１４のＡ、及びＢを参照)。
【００４６】
ＳＣＩｃは、数７で表される。
【００４７】
【数７】
【００４８】
ＳＣＯｃは、数８で表される。
【００４９】
【数８】
【００５０】
ＳＣｃとして、ＳＣＩｃの接線よりＡＴｃが中心点側であればＳＣＩｃを用い、ＳＣＯｃの接線より中心点側でなければＳＣＯｃを用いる。ＳＣＩｃの接線とＳＣＯｃの接線の間の領域に存在する、ＡＴに対して、そのＳＣからの計算はしない。
【００５１】
ＡＴｃも２つの座標を設定する（図１３、１４のａ、及びｂを参照）。ＡＴの面積を2分割する弧の中心点の座標をＡＴＣｃとし、数９で表される。
【００５２】
【数９】
【００５３】
さらに、ＡＴの端の部分にも数１０のように座標（ＡＴＥｃ）を設定する。
【００５４】
【数１０】
【００５５】
ＳＣからＡＴに形成される磁束密度が最も大きくなるのは、２点間の距離が最も小さくなり、ｓｉｎ（θ）の値が1になる時である。よって、解析角度を小さくするに従って、ＡＴＣを用いた場合は値が大きくなり（図１５―ａ参照)、ＡＴＥを用いた場合は、値が小さくなる（図１５―ｂ参照)
。よって、本実施例では解析角度を１°としてＡＴＣを用いて算出したインダクタンスと、ＡＴＥを用いて算出したインダクタンスの値の平均値を真値とする。
【００５６】
さらに、Ｂｉｏｔ−Ｓａｖａｒｔ Ｌａｗを適用するにはＳＣの長さｄｌが必要である。ＳＣは太さを持つため、ｄｌはＳＣ内で一定ではなく、ＳＣの外側は長く内側は短い。本実施例では、計算量削減のため便宜的に弧で内側と外側に分割した時、外側の面積と内側の面積が同じになる弧にｄｌを定めた（数１１参照）。
【００５７】
【数１１】
【００５８】
計算量削減のため、導体内は解析しない。
【００５９】
インダクタンスを求める前段階として、各区分領域の磁束密度を計算する。数６から、時間ｔにおいて１つのＳＣが１つのＡＴに作る磁束密度が求められる。
これを全ＳＣに適用することで１つのＡＴ（ｎ番目のＡＴ（ＡＴｎ））の磁束密度が求まる。これを式で表すと数１２のようになる。
【００６０】
【数１２】
【００６１】
インダクタンスは数１３より得られる。
【００６２】
【数１３】
【００６３】
ここで、Φはインダクタと鎖交する磁束を表す。従って、半円のインダクタンスを求めるには、その半円のインダクタが鎖交する磁束を求めなければならない。すなわち、半円のインダクタより内側にあるＡＴにおける磁束の総和が鎖交磁束であり、これをΦN1とすると、半円のインダクタンスＬは数１４のように表される。
【００６４】
【数１４】
【００６５】
各半円のインダクタンスをＬｋ（１≦ｋ≦ＮＨＣ（ＮＨＣ：Ｎｕｍｂｅｒ ｏｆ Ｈａｌｆ Ｃｉｒｃｌｅ））と置き直して、全体のインダクタンスを求める。ＰＳ−Ｉｎｄｕｃｔｏｒは各半円のインダクタの直列とみなせるので、ＰＳ−Ｉｎｄｕｃｔｏｒ全体のインダクタンス（ＬＴｏｔａｌ）は各インダクタンスＬｋの総和となる。よって、数１５のように表される。
【００６６】
【数１５】
【００６７】
上記の手法を用いて作成したＰＳ−Ｉｎｄｕｃｔｏｒのインダクタンス数値計算プログラムを図１６に示す。
【００６８】
解析最小角度を１度とし、導体の間の導体に垂直方向の分割数を１０として、実施例１で製作したＰＳ−Ｉｎｄｕｃｔｏｒに対して、数値計算からインダクタンス、及びＱ値を導出し図１１、１２に点線で示す。Ｑ値は、実施例１の共振周波数を用いて求めている。実施例１の実測した結果と実施例２の数値計算による結果は、非常に良く重なっており、本発明の精度の高さが解る。中心付近まで巻くと、実測値と数値計算の結果とが若干ずれる。これは、実測時にＰＳ−Ｉｎｄｕｃｔｏｒの中心から測定のための
導線を引き出しているため、その影響のためと考えられる。この問題は、ＰＳ−Ｉｎｄｕｃｔｏｒを用いた回路を製造する上でも見られると考えられ、これらを回避するためには、計算結果と、実測値とのずれが微小である付近までを利用することが重要である。
【００６９】
ＰＳ−Ｉｎｄｕｃｔｏｒにおいては、巻数とインダクタンスの関係は線形的ではなく、極値が存在することが見てとれる。本実施例のパラメータで製造すると、半円の数が９０程度まではインダクタンスを増やすために巻くことが出来るが、それ以上であると意味をなさないことが解る。実際にこのパラメータでインダクタを製造する場合、３２[μＨ]程度までしか製造できず、半円の数が９０以上巻いても無駄になる。
【００７０】
一方、Ｑ値は概ね数百程度あり充分高い値であるが、Ｑ値にもインダクタンスと同様に極値が見られ、Ｑ値の極値はインダクタンスより少ない巻き数で生じている。ゆえに、インダクタンスの性能を保ちつつ、大きなインダクタンスを製造するには、本実施例のパラメータであれば、半円の数が８０程度が最も良いと考えられる。
【実施例３】
【００７１】
本実施例以降では、ＰＳ−Ｉｎｄｕｃｔｏｒの特徴である、平面状に生成されているインダクタであることを利用した複数のインダクタを重ねた相互インダクタンスを利用したシステムを示す。
【００７２】
図１７と図１８に一次側と二次側の巻数を変化させた時の実験結果を示す。図１７においては、一次側の半円の数は２９回であり、二次側の半円の数は５７回である。一次側と二次側の比率が約２倍であり、図１７の電圧もＯｕｔｐｕｔ／Ｉｎｐｕｔが約２倍となっていることが解る。巻数の違いで電圧の昇圧が可能であることが解る。また、図１８の一次側の半円の数は５７回であり、二次側の半円の数は２９回である。一次側と二次側の比率が約１／２倍であり、図１８の電圧もＯｕｔｐｕｔ／Ｉｎｐｕｔが約１／２倍となっていることが解る。巻数の違いで電圧の降圧が可能であることが解る。すなわち、ＰＳ−Ｉｎｄｕｃｔｏｒを複数重ねることにより、変圧器を生成できる。
【実施例４】
【００７３】
本実施例では、ＦＭ復調器の実施例を示す。ＰＳ−Ｉｎｄｕｃｔｏｒを複数枚重ねることによる相互インダクタンスの利用を行うため、図１９、２０、２１に示すように、スロープ検波型復調回路によるＦＭ復調器を５ｃｍ角の両面基板１枚で実現する。ただし、外部素子としてダイオードとコンデンサを１つずつ使用する。このコンデンサは、本実施例では外部につけているが
、基板上に生成しても良い。図１９内の信号（ａ）は、復調回路に入力される信号であるが、変調器の入力信号波形を表すものとする。本回路では、ＦＭ変調波を感度良く受信するため、１次側インダクタを１／４λダイポールアンテナとみなしている。空間を伝播する電磁波の波長λは、数１６で表される。
【００７４】
【数１６】
【００７５】
ｆを変調波出力の中心周波数として、ＰＳ−Ｉｎｄｕｃｔｏｒのコイル長が１／４λとなるように１次側を設計する。回路の構成上、同調回路との分離のために相互インダクタンスを用いる必要があるので、その１次側インダクタをアンテナコイルとすることで簡素化を図る。１次側の巻数（Ｔ１ｓｔ）と２次側の巻数（Ｔ２ｎｄ）が近いと、２次側もアンテナとして動作する危険が高くなるので、回路構成時にはＴ１ｓｔ＞＞Ｔ２ｎｄとなるように設計する。
【００７６】
アンテナで受信された信号は相互インダクタンスを介して同調回路に送られる。この部分で周波数変化を振幅変化とし検波する。周波数に対する振幅変化を示した共振曲線を図２２に示す。可能な限り同調時の歪を小さくするため、変調波の周波数変動範囲が共振曲線の線形領域内に収まる様に設計する。共振曲線において、３．５〜４．１[ＭＨｚ]、４．８〜５．２［ＭＨｚ］、５．９〜６．５［ＭＨｚ］の周辺では非線形が強く見られるが、その他の帯域ではほぼ線形とみなすことが出来る。実際に４．１〜４．８[ＭＨｚ]の帯域を使用して復調を行う。復調波形を図２３に示す。図２３の（ａ）は入力信号を示しており、（ｂ）は同調信号、（ｃ）は検波信号を示している。（ａ）と（ｃ）を見比べれば解るように、復調は確実に行われており、ＰＳ−Ｉｎｄｕｃｔｏｒを用いたスロープ検波回路では、従来の鉄心を用いたスロープ検波回路のような問題点はほぼ見られない。
【００７７】
二次側のＬＣ共振部においては、ＰＳ−Ｉｎｄｕｃｔｏｒと、Ｐｒｉｎｔｅｄ
Ｃａｐａｃｉｔｏｒで構成することが可能である。
【実施例５】
【００７８】
本実施例では、ＰＳ−Ｉｎｄｕｃｔｏｒを３枚重ねることにより、アナログ信号の加算、及び減算を行った実施例を示す。
【００７９】
図２４に示すように、巻く方向をそろえた３枚のＰＳ−Ｉｎｄｕｃｔｏｒを重ね、図２５のような回路を構成する。図２５のＩｎｐｕｔ１とＩｎｐｕｔ２にそれぞれアナログ信号を入力すると、加算結果がＯｕｔｐｕｔから出力される。図２６実際の結果を示す。図２６の上段が実際のＯｕｔｐｕｔであり、下段が入力信号をコンピュータを用いた計算によって加算した結果である。見て解るように、２つの波形はほぼ同じ波形をしており、加算できていることが解る。
【００８０】
図２７、及び図２８に示すように、Ｉｎｐｕｔ２の巻く方向のみを変え、図２８のＩｎｐｕｔ１とＩｎｐｕｔ２にそれぞれアナログ信号を入力すると、減算結果がＯｕｔｐｕｔから出力される。図２９の上段が実際のＯｕｔｐｕｔであり、下段が入力信号をコンピュータを用いた計算によって減算した結果である。見て解るように、２つの波形はほぼ同じ波形をしており、減算されている。
【実施例６】
【００８１】
本実施例では、一次側にサイズの大きなＰＳ−Ｉｎｄｕｃｔｏｒを配置し、構造的にその上に二次側としてサイズの小さなＰＳ−Ｉｎｄｕｃｔｏｒをある一定の距離で浮かせ配置する。二次側のＰＳ−Ｉｎｄｕｃｔｏｒには、誘導起電力が発生するが、これは、一次側に対して、三次元的に場所を変化させることにより、発生する電圧が変化させることが可能であり、これを利用して三次元的に場所の同定が可能となるシステムを構成することができる。図３０に一次側のＰＳ−Ｉｎｄｕｃｔｏｒを直径９２［ｍｍ］、導体の幅を０．２［ｍｍ］、導体の間の幅を０．８［ｍｍ］、半円の数を８９とし、二次側のＰＳ−Ｉｎｄｕｃｔｏｒの直径を２３［ｍｍ］、導体の幅を０．２［ｍｍ］、半円の数を１として、一次側と二次側の距離を３．２［ｍｍ］に固定した時の結果を示す。図３０は、一次側に対して二次側ＰＳ−Ｉｎｄｕｃｔｏｒの向きを一方向に固定した場合であるが、この向きを９０度変えることにより、図３０の向きが変化する。すなわち、その２つの結果を利用することにより、位置の同定が可能となる。
【産業上の利用可能性】
【００８２】
本発明のスパイラルインダクタは、構成能のインダクタとしての利用が可能である。また、電圧の昇圧や降圧が可能であることから、ＡＣアダプターやコンピュータ内部での電源などに用いられている、重く大きな変圧器の代わりになる。さらに、加算器、減算器はあらゆる電子回路で利用が可能であり、電子機器の単価をさらに押し下げる。
【図面の簡単な説明】
【００８３】
【図１】本発明のＰｒｉｎｔｅｄ Ｓｐｉｒａｌ Ｉｎｄｕｃｔｏｒ（ＰＳ−Ｉｎｄｕｃｔｏｒ）の図と本実施例で用いるパラメータである。（実施例１）
【図２】ＰＳ−Ｉｎｄｕｃｔｏｒを設計するためのプログラムである。（実施例１）
【図３】ＰＳ−Ｉｎｄｕｃｔｏｒを測定するための変形コルピッツ発振器の回路図である。（実施例１）
【図４】発振波形の歪と変形コルピッツ発振器のＣ１／Ｃ３との関係を示した図である。（実施例１）
【図５】測定器具の寄生容量を考慮しなかった場合の周波数とインダクタンスの関係を示した図である。（実施例１）
【図６】測定器具の寄生容量を考慮しなかった場合のキャパシタの容量とインダクタンスの関係を示した図である。（実施例１）
【図７】測定器具の寄生容量を考慮した場合の変形コルピッツ発振器の回路図である。（実施例１）
【図８】測定器具の寄生容量を考慮した場合の周波数とインダクタンスの関係を示した図である。（実施例１）
【図９】測定器具の寄生容量を考慮した場合のキャパシタの容量とインダクタンスの関係を示した図である。（実施例１）
【図１０】実施例１での実測結果を破線で示して実施例２での計算結果を点線でしめした半円の数とインダクタンスの大きさの関係を示した図である。（実施例１，実施例２）
【図１１】実施例１での実測結果を破線で示して実施例２での計算結果を点線でしめした半円の数と共振周波数におけるＱ値の大きさの関係を示した図である。（実施例１，実施例２）
【図１２】Ｂｉｏｔ−Ｓａｖａｒｔ Ｌａｗの各パラメータを示した図である。（実施例２）
【図１３】本発明である数値演算プログラムに用いるＰＳ−Ｉｎｄｕｃｔｏｒ上の各パラメータを示した図で、解析の基準点となる導体の内側の接線より中心点側を解析する場合の図である。（実施例２）
【図１４】本発明である数値演算プログラムに用いるＰＳ−Ｉｎｄｕｃｔｏｒ上の各パラメータを示した図で、解析の基準点となる導体の外側の接線より無限遠点側を解析する場合の図である。（実施例２）
【図１５】解析する対象の場所の座標の取り方によるインダクタンスの計算結果と解析角度の関係を示した図である。（実施例２）
【図１６】本発明の数値演算プログラムである。（実施例２）
【図１７】２枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いた電圧の昇圧の結果を示した図で、Ｉｎｐｕｔが入力信号、Ｏｕｔｐｕｔ出力信号を示している。（実施例３）
【図１８】２枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いた電圧の降圧の結果を示した図で、Ｉｎｐｕｔが入力信号、Ｏｕｔｐｕｔ出力信号を示している。（実施例３）
【図１９】ＦＭ復調器のスロープ検波型復調回路を示した図である。（実施例４）
【図２０】ＦＭ復調器に用いるＰＳ−Ｉｎｄｕｃｔｏｒのアンテナ側（一次側）を示した写真である。（実施例４）
【図２１】ＦＭ復調器に用いるＰＳ−Ｉｎｄｕｃｔｏｒの共振側（二次側）を示した写真である。（実施例４）
【図２２】図２０と図２１を用いた共振曲線を示した図である。（実施例４）
【図２３】ＦＭ信号を復調した結果を示しており、（ａ）がＦＭ変調をかける前の入力信号、（ｂ）がＦＭ信号から共振させて検波した信号、（ｃ）が復調信号を示している。（実施例４）
【図２４】３枚のＰＳ−Ｉｎｄｕｃｔｏｒを重ねた図を示しており、ＰＳ−Ｉｎｄｕｃｔｏｒの巻きの方向が全て同じであり巻き数も同じであることを示した図である。（実施例５）
【図２５】３枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いて作ったアナログ加算器の回路図である。（実施例５）
【図２６】３枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いて作った加算器の結果を示しており、上段が実際の加算された結果で下段が入力信号をコンピュータによって加算した結果を示している。（実施例５）
【図２７】３枚のＰＳ−Ｉｎｄｕｃｔｏｒを重ねた図を示しており、ＰＳ−Ｉｎｄｕｃｔｏｒの巻き数は同じであるが、巻きの方向がｉｎｐｕｔ２だけ逆方向であることを示した図である。（実施例５）
【図２８】３枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いて作ったアナログ減算器の回路図である。（実施例５）
【図２９】３枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いて作った減算器の結果を示しており、上段が実際の減算された結果で下段が入力信号をコンピュータによって減算した結果を示している。（実施例５）
【図３０】２枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いて一次側に対する二次側の位置を変化させた時にみられる発生する電圧の変化を示している。（実施例６）
【技術分野】
【０００１】
電子回路において、もっとも基本的で重要な素子の一つとして、インダクタ（コイル）が存在する。従来、インダクタは透磁率の高い材料に銅線を多重巻にして生成するのが一般的であり、その構造からある程度の大きさを必要とする。また、その構造からICの中に任意のインダクタを生成することは難しく、ICの中においてはインダクタを用いない回路が考えられてきている。しかし、近年工作技術の進歩により、インダクタがICの中においても生成されるようになってきている。これらのインダクタの構造は、スパイラルに構成されており、従来のインダクタと構造が大きく違う。しかし、スパイラルインダクタは一般的にICの中でのみ用いられており、基板上では用いられることは少ない。また、ＩＣの上で生成するため、その構造は直線の組み合わせであり、円を用いていない。基板上でスパイラルインダクタを構成する場合、多くの場合がインダクタとしての利用ではなく、アンテナとして利用される。また、やはり基板上においても多くの場合が、円で構成されるのではなく直線で構成される。
【０００２】
基板上におけるスパイラル構造の素子は、一般的にはインダクタではなくアンテナとして利用される。例えば、ＲＦＩＤと呼ばれるＩＣタグなどへの利用がなされている。これらは、電子回路の技術の進歩により出てきた物であり、省電力、及び省スペースを実現したシステムである。一般的にＩＣタグは電源を持たず、情報を無線で送受信するシステムであり、開発、実用化が急速になされている。ＲＦＩＤは、数ミリ角の大きさから、数センチ角までの様々な大きさの物があり、セキュリティの機能までもつシステムもある。特に、一般的に広く用いられている定期券や入場券などの非接触ICカードと呼ばれる分野においては、カードのように薄く軽量なシステムにおいて、個人情報などを含むセキュリティが必要な情報の送受信が可能なシステムが必要とされる。このようなカードにおいては、情報の送受信の為の平面状に構成される軽量なアンテナを必要とし、また、これらのアンテナは、情報を格納しているＩＣを動かすための電源としても機能する必要がある。これらのアンテナに、平面状に構成が可能なスパイラルアンテナが一般的に用いられる。しかし、これらの利用において、スパイラル素子は、アンテナとして利用しており、インダクタとしては利用されていない。
【背景技術】
【０００３】
従来、一般的なインダクタはコアになる物質の周りに導線を巻くことで形作られてきた。しかし、近年、工業技術の発展と共に、ＨＤＤの読み出しヘッドやＩＣの中になど、省スペースで構成できるインダクタの需要が高まってきている。このような状況の中、スパイラルインダクタが数多く使われ始めている。また、その構造はアンテナとして利用できることから、手に持てるサイズや、目に見えるサイズではＲＦＩＤなどへの利用が盛んに行われつつある。これらは、一般的に電波を受けるアンテナとしての構造や、送信側（例えば自動販売機）と基本的な受信側（例えばカード）とをほぼ接触させることにより、磁場を使って送信側のインダクタと受信側のインダクタの間の相互インダクタンスを利用することにより通信を行う方式などが考案され使われている。これらの最大の特徴の一つとして、一方にしか電源を持たず、電源を持たない方は一方から提供された電波や磁場を電源にしてＩＣなどを駆動し、電源を持つ側に情報を通信する。
【０００４】
これらのスパイラルインダクタ、あるいはスパイラルアンテナ（非特許文献１）は、回路の設計のし易さや、ＩＣ内で円を構成することの難しさなどから、多くの場合直線の組み合わせで構成されている。また、多角形で構成しようとする試みを続けられている。また、多数のスパイラルインダクタを電力が供給される側が持つことは少ない。近年、ＩＣの中で２層に渡ってスパイラルインダクタを構築し、相互インダクタンスを発生させてインダクタンスの値を大きくする研究なども進められているが、それらは単体の大きなインダクタンスと変わらない。
【非特許文献１】Ｂｒｉａｎ Ｃ． Ｗａｄｅｌｌ著 「Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｄｅｓｉｇｎ Ｈａｎｄｂｏｏｋ」 ＴｅｒａｄｙｎｅＩｎｃ． １９９１年
【発明の開示】
【発明が解決しようとする課題】
【０００５】
インダクタは一般的には立体的に作成される。その構造は、磁性体などを軸にしてそのまわりにソレノイドを構成するように作成される。このインダクタの最大の欠点は立体的な構造をしていることであり、大型のインダクタにおいては鉄心などを用いるため重量的な問題も出てくる。また、磁性体を軸にすることが多いため、ヒステリシスなどの強い非線形特性を持ち、線形に動作させることが難しく、回路を作成する上で任意の動作をさせるのが難しくなっている。
【０００６】
しかし、一般的にエネルギーの損失が少なく、効率的に交流電圧の昇圧、及び降圧を行うには、多重巻の相互インダクタンスを持ったインダクタを利用するしかい。その際用いられるインダクタの構造は、鉄心を用いて磁路を複数のコイル間で共有するタイプの物しかなく、大きく、重く、コストも高くなる。また、磁路に鉄心を用いているためヒステリシス特性が顕著にみられ、線形での駆動が難しい。
【０００７】
微細なインダクタを作成し、利用しようとした時、そのインダクタンスを測定する必要が生じる。一般的に、大きなインダクタンスであれば測定も容易であり、安価で出来るが、微細なインダクタンスの場合、非常に高価な機器が一般的には必要とされる。
【０００８】
アナログ信号の加算、減算を行うには、一般的には専用のＩＣを容易するか複数のトランジスタを用いた回路を構成する必要がある。こういった回路を用いるにはコストがかかり、また、エネルギーの消費を考えなければならず、一般的に別に電源を用意する必要があり、結果、加算、減算を行う為だけに大きな回路を必要とする。
【課題を解決するための手段】
【０００９】
前述の、インダクタ特有の問題、大きさ、重量、コストに対して、本発明では基板上に配線パターンとしてスパイラルインダクタを構築することにより解決をする。
この発明をＰｒｉｎｔｅｄ Ｓｐｉｒａｌ Ｉｎｄｕｃｔｏｒ（ＰＳ−Ｉｎｄｕｃｔｏｒ）と呼ぶ。パターンとしてインダクタを形成することにより、占有空間を大きく減少させ、また、改めて新しい素子を使う必要がないため、安価なインダクタを作る。これらのインダクタンスは、本発明で作成した有限要素法とビオサバールを用いたインダクタンスシミュレーションを用いることにより容易に導出が可能となる。
【００１０】
また、ＰＳ−Ｉｎｄｕｃｔｏｒでは、配線幅や配線間の幅、占有面積など各種パラメータを統一した状況において巻数のみを変化させた時、ある一定以上の巻数になっても効率的にインダクタンスを大きくすることが不可能となる。また、時には返ってインダクタンスが小さくなることがある。これらの問題に対して、前述のインダクタンスシミュレーションにより、必要な巻数、及び極値を効率的に求め、これらの問題に対処する。
【００１１】
一般的なインダクタと違い、磁性体による非線形特性は持たない。しかし、直線などで構成された場合、パターンに角が存在すると非線形特性が発生してしまうことが考えられる。本発明では、基板上に形成するインダクタの形状を円形、もしくは角のない円に準じたパターンで製作することにより、高いＱ値を持つ、質の良いインダクタを提供する。
【００１２】
前述の、一般的に電圧の昇圧、降圧などを行う場合に用いる多重巻きの鉄心などを用いたコイルに発生する問題に対し、本発明の、ＰＳ−Ｉｎｄｕｃｔｏｒの特徴である基板上に構成されたインダクタであり、非常に薄いインダクタであることを利用し、多重に重ねてそのＰＳ−Ｉｎｄｕｃｔｏｒ間で電圧の昇圧や、降圧などを行う。多重に重ねても占有スペースは非常に小さく、従来の鉄心などを用いたシステムよりコンパクトで重量的にも非常に軽く、かつ安価なシステムの構築を行うことを可能とする。
【００１３】
前述の、微細なインダクタを作成した時、測定に非常にコストがかかる問題に対して、本発明では、ＬＣ共振により自励発振するシステムを作成し、インダクタの特定を行う。キャパシタは、並行平板コンデンサなどであれば、比較的容易にキャパシタンスの計算が可能である。また、測定自体も比較的安価にできる。そこで、容量が解っているキャパシタと求めたいインダクタの間で共振させ、発振する周波数により逆算することによりインダクタの大きさを特定する。これらのシステムを用いることにより、周波数を測定できればインダクタンスの同定が可能となる。
【００１４】
前述の、アナログ信号の加算、減算を行う際に発生する問題に対して、ＰＳ−Ｉｎｄｕｃｔｏｒを複数重ねたシステムを作成することにより対処する。Ｐｓ−Ｉｎｄｕｃｔｏｒを複数枚重ねると、その間に相互インダクタンスが発生する。３枚の同じＰＳ−Ｉｎｄｕｃｔｏｒを巻きを合わせて重ねた時、１枚目と３枚目のＰＳ−Ｉｎｄｕｃｔｏｒに任意の入力信号を入れると、２枚目のＰＳ−Ｉｎｄｕｃｔｏｒから入力信号を合計した波形が出力される。１枚目と３枚目のＰＳ−Ｉｎｄｕｃｔｏｒの巻きを反対にすると、減算した波形が出力される。この際、１枚目と２枚目を入力にすることや、ＰＳ−Ｉｎｄｕｃｔｏｒの大きさを変えることにより、それぞれの入力に何倍かした値を加算したり減算したりできるようになる。これらを用いることは、ＩＣなどを用いるよりコストを下げ、新たな電源を必要としないため、省電力を実現する。
【発明の効果】
【００１５】
本発明を利用することにより、非線形の強度の低い省スペースの性能の良いインダクタンスが、安く効率的に設計、製造が可能となる。さらに、製造したインダクタンスの値が小さくても、それらを効率的に精度が高く測定することが可能となる。
【００１６】
本発明の薄く省スペースで動く性能の良いスパイラルインダクタを多重に重ねることにより、従来の重く大きな変圧器（ＡＣアダプターなど）に変わる、省スペースで軽量な変圧器を、安価に製造が可能となる。
【００１７】
本発明の薄く省スペースで動く性能の良いプリンテッドスパイラルインダクタを多重に重ねることにより、電圧の昇圧や降圧のみならず、従来トランジスタ回路やＩＣなどを用いて行っていたアナログ信号の加算、減算を可能にする。また、本発明を用いたアナログ信号の加算器や減算器は設計、製造が非常に容易であり、非常に安価に大量に製造することを可能とする。さらに、ＦＭ受信器なども可能とし、キャパシタも多層基板上で構成できるため、非常に部品点数が少なく、安価に作ることが出来る。また、一次側と二次側のプリンテッドスパイラルインダクタの大きさを極端に変え、例えば一次側を二次側に対し非常に大きくすることによって、一次側に対する二次側の構造的な位置を、二次側の誘導起電力によって特定することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を詳細に説明する。
【実施例１】
【００１９】
本発明の第１の実施例として、半円で構成されたプリンテッドスパイラルインダクタ（ＰＳ−Ｉｎｄｕｃｔｏｒ）を示し、それらを実測するための回路を合わせて示す。
【００２０】
半円を組み合わせたＰＳ−Ｉｎｄｕｃｔｏｒにおいては、図１に示す５つのパラメータにより、レイアウト及びインダクタンスが決定される。本実施例においては、それぞれのパラメータを図１のように固定し、巻数(半円の数)のみを変化させ数々のインダクタンスを作成し、インダクタンスを測定する。
そこで、ＰＳ−Ｉｎｄｕｃｔｏｒ設計を簡単かつ高速に行うためツールの１つとして設計プログラムを作成する。作成したプログラムを図２に示す。
【００２１】
本発明においては、ＬＣ共振を用いた安価で精度の良い測定方法を提供する。ＯＰＡｍｐを用いた負性抵抗による発振には、測定するインダクタに比べて大きなキャパシタンスが存在し、測定の精度に問題が発生する。そこで、本発明においては、トランジスタを用いた変形コルピッツ発振器を利用する。回路図を図３に示す。共振部のキャパシタンスとしてＣ１〜Ｃ４の４つを使用する。キャパシタンスを各部に分割して用いることで発振の安定性を上げている。
【００２２】
この回路における合成キャパシタンスＣ０、及び発振周波数ｆ０は数１となる。
【００２３】
【数１】
【００２４】
回路素子パラメータの設定には特に決まりはないが、Ｃ１／Ｃ３およびＣ２＋Ｃ４の関係が重要である。これらの関係がずれると発振波形が歪み、正確な測定が出来なくなる。図４に、発振の歪度合いとＣ１／Ｃ３の関係を示す。
【００２５】
図３の回路を用い、数１によりインダクタンスＬを推定したときの値を図５、及び図６に示す。インダクタンスが周波数の変化に伴って大きく異なる値を示すことがわかる。この原因として、想定していないインピーダンスが潜在していると考えられる。図６において、Ｃ２＋Ｃ４が大きくなるに従い、Ｌが一定の値に収束する傾向が見られるからである。
【００２６】
Ｌの値を精度高く評価するには発振周波数並びにキャパシタンスを正確に評価しなければならない。したがって回路、及び測定系の寄生成分を低く抑えるか具体的値として
評価する必要がある。本実施例においては、周波数測定ならびに波形観測はデジタルオシロスコープのみで行う。これは、様々な機器を接続することによる誤差を減らすためであるが、上記の理由により測定系の寄生成分を評価する必要がある。
【００２７】
供試素子としてＬおよびＣが既知であるとき、既知成分Ｌ、Ｃに測定系の未知成分が加わるため、実測される周波数ｆ１は数２のように表される。
【００２８】
【数２】
【００２９】
この回路に並列キャパシタンスとしてΔＣを新たに接続したとする。このとき、発振周波数ｆ２は数３のように表される。
【００３０】
【数３】
【００３１】
従って、数３を変形し、実測値ｆ０を用いることによって回路に潜在する成分としてΔＣが推量できる。
【００３２】
【数４】
【００３３】
プローブやオシロスコープ本体について幾つかの測定を行い、得られた各寄生成分の値を表１に示す。
【００３４】
【表１】
【００３５】
寄生インピーダンスを考慮した回路図を、図７に示す。実際の測定において考慮したのは、トランジスタ/オシロスコープ/プローブのキャパシタンス、及びプローブの抵抗成分とインダクタンスである。図７内の測定インピーダンス枠内が考慮した測定系寄生成分、及びその等価回路である。それらを考慮した時のインダクタンスは数５となる。
【００３６】
【数５】
【００３７】
寄生インピーダンスを考慮した時にインダクタンス測定値を図８、及び図９に示す。寄生インピーダンスを考慮することで測定値は一定の値に近づいており、インダクタンスが精度良く評価できることが確認できる。以上の寄生インピーダンスを考慮したときの値をインダクタンス測定値の真値とする。
【００３８】
各ＰＳ−Ｉｎｄｕｃｔｏｒのインダクタンス及びＱ値の、それぞれの測定値を図１０と図１１に破線で示す。
【実施例２】
【００３９】
本発明における、ＰＳ−Ｉｎｄｕｃｔｏｒの数値計算での導出例を示す。本実施例においては、ＰＳ−Ｉｎｄｕｃｔｏｒの直径は、半周ごとに変化させるため、インダクタンスの理論的な数値計算には、一般的な近似式が用いられず、Ｂｉｏｔ−Ｓａｖａｒｔ Ｌａｗと有限要素法を用いて計算を行う。また、計算上のパラメータは実測時と同じ値を用いて行うが、それだけで十分精度の高い値が得られるため、導体の厚さについては考慮しない。
【００４０】
電流素片が作る磁場を観察するためにＢｉｏｔ−Ｓａｖａｒｔ Ｌａｗを用いる。図１２において、直線電流Ｉの電流素片Ｉｄｌが点Ｐに作る磁束密度ｄＢの大きさは、数６で表される。ただし、μ０は真空中の透磁率を表す。
【００４１】
【数６】
【００４２】
従って、電流全体が点Ｐに作る磁場は数６を導体に沿って積分すれば求まる。
【００４３】
本実施例における数値解析プログラムでは解析対象部分を扇形に区分した、有限要素法を用いる。扇形に区分するために、中心角の最小角度（図１３、１４のφｃｍｉｎ
及びφｔｍｉｎ参照）と最大角度（図１３、１４のφｃｍａｘ 及びφｔｍａｘ参照）、及び最小半径（図１３、１４のｒｃｍｉｎ
及びｒｔｍｉｎ参照）と最大半径（図１３、１４のｒｃｍａｘ 及びｒｔｍａｘ参照）をパラメータとする。
【００４４】
この手法を用いると外側に行くにつれ分割は粗くなるが、解析角度を十分小さくとることでこの問題は解決する。さらに、簡略化のため、導体全域において電流分布が一様として解析を行う。
【００４５】
本実施例においては、導体間の磁場を求める対象となる扇をＡＴとし、その座標をＡＴｃと表す。計算の基準点となる導体の扇をＳＣとし、その座標をＳＣｃと表す。
ＳＣｃは導体の内側と外側の２箇所の座標を設定し、それぞれＳＣＩｃ（内側の座標）、ＳＣＯｃ（外側の座標）とする（図１３、１４のＡ、及びＢを参照)。
【００４６】
ＳＣＩｃは、数７で表される。
【００４７】
【数７】
【００４８】
ＳＣＯｃは、数８で表される。
【００４９】
【数８】
【００５０】
ＳＣｃとして、ＳＣＩｃの接線よりＡＴｃが中心点側であればＳＣＩｃを用い、ＳＣＯｃの接線より中心点側でなければＳＣＯｃを用いる。ＳＣＩｃの接線とＳＣＯｃの接線の間の領域に存在する、ＡＴに対して、そのＳＣからの計算はしない。
【００５１】
ＡＴｃも２つの座標を設定する（図１３、１４のａ、及びｂを参照）。ＡＴの面積を2分割する弧の中心点の座標をＡＴＣｃとし、数９で表される。
【００５２】
【数９】
【００５３】
さらに、ＡＴの端の部分にも数１０のように座標（ＡＴＥｃ）を設定する。
【００５４】
【数１０】
【００５５】
ＳＣからＡＴに形成される磁束密度が最も大きくなるのは、２点間の距離が最も小さくなり、ｓｉｎ（θ）の値が1になる時である。よって、解析角度を小さくするに従って、ＡＴＣを用いた場合は値が大きくなり（図１５―ａ参照)、ＡＴＥを用いた場合は、値が小さくなる（図１５―ｂ参照)
。よって、本実施例では解析角度を１°としてＡＴＣを用いて算出したインダクタンスと、ＡＴＥを用いて算出したインダクタンスの値の平均値を真値とする。
【００５６】
さらに、Ｂｉｏｔ−Ｓａｖａｒｔ Ｌａｗを適用するにはＳＣの長さｄｌが必要である。ＳＣは太さを持つため、ｄｌはＳＣ内で一定ではなく、ＳＣの外側は長く内側は短い。本実施例では、計算量削減のため便宜的に弧で内側と外側に分割した時、外側の面積と内側の面積が同じになる弧にｄｌを定めた（数１１参照）。
【００５７】
【数１１】
【００５８】
計算量削減のため、導体内は解析しない。
【００５９】
インダクタンスを求める前段階として、各区分領域の磁束密度を計算する。数６から、時間ｔにおいて１つのＳＣが１つのＡＴに作る磁束密度が求められる。
これを全ＳＣに適用することで１つのＡＴ（ｎ番目のＡＴ（ＡＴｎ））の磁束密度が求まる。これを式で表すと数１２のようになる。
【００６０】
【数１２】
【００６１】
インダクタンスは数１３より得られる。
【００６２】
【数１３】
【００６３】
ここで、Φはインダクタと鎖交する磁束を表す。従って、半円のインダクタンスを求めるには、その半円のインダクタが鎖交する磁束を求めなければならない。すなわち、半円のインダクタより内側にあるＡＴにおける磁束の総和が鎖交磁束であり、これをΦN1とすると、半円のインダクタンスＬは数１４のように表される。
【００６４】
【数１４】
【００６５】
各半円のインダクタンスをＬｋ（１≦ｋ≦ＮＨＣ（ＮＨＣ：Ｎｕｍｂｅｒ ｏｆ Ｈａｌｆ Ｃｉｒｃｌｅ））と置き直して、全体のインダクタンスを求める。ＰＳ−Ｉｎｄｕｃｔｏｒは各半円のインダクタの直列とみなせるので、ＰＳ−Ｉｎｄｕｃｔｏｒ全体のインダクタンス（ＬＴｏｔａｌ）は各インダクタンスＬｋの総和となる。よって、数１５のように表される。
【００６６】
【数１５】
【００６７】
上記の手法を用いて作成したＰＳ−Ｉｎｄｕｃｔｏｒのインダクタンス数値計算プログラムを図１６に示す。
【００６８】
解析最小角度を１度とし、導体の間の導体に垂直方向の分割数を１０として、実施例１で製作したＰＳ−Ｉｎｄｕｃｔｏｒに対して、数値計算からインダクタンス、及びＱ値を導出し図１１、１２に点線で示す。Ｑ値は、実施例１の共振周波数を用いて求めている。実施例１の実測した結果と実施例２の数値計算による結果は、非常に良く重なっており、本発明の精度の高さが解る。中心付近まで巻くと、実測値と数値計算の結果とが若干ずれる。これは、実測時にＰＳ−Ｉｎｄｕｃｔｏｒの中心から測定のための
導線を引き出しているため、その影響のためと考えられる。この問題は、ＰＳ−Ｉｎｄｕｃｔｏｒを用いた回路を製造する上でも見られると考えられ、これらを回避するためには、計算結果と、実測値とのずれが微小である付近までを利用することが重要である。
【００６９】
ＰＳ−Ｉｎｄｕｃｔｏｒにおいては、巻数とインダクタンスの関係は線形的ではなく、極値が存在することが見てとれる。本実施例のパラメータで製造すると、半円の数が９０程度まではインダクタンスを増やすために巻くことが出来るが、それ以上であると意味をなさないことが解る。実際にこのパラメータでインダクタを製造する場合、３２[μＨ]程度までしか製造できず、半円の数が９０以上巻いても無駄になる。
【００７０】
一方、Ｑ値は概ね数百程度あり充分高い値であるが、Ｑ値にもインダクタンスと同様に極値が見られ、Ｑ値の極値はインダクタンスより少ない巻き数で生じている。ゆえに、インダクタンスの性能を保ちつつ、大きなインダクタンスを製造するには、本実施例のパラメータであれば、半円の数が８０程度が最も良いと考えられる。
【実施例３】
【００７１】
本実施例以降では、ＰＳ−Ｉｎｄｕｃｔｏｒの特徴である、平面状に生成されているインダクタであることを利用した複数のインダクタを重ねた相互インダクタンスを利用したシステムを示す。
【００７２】
図１７と図１８に一次側と二次側の巻数を変化させた時の実験結果を示す。図１７においては、一次側の半円の数は２９回であり、二次側の半円の数は５７回である。一次側と二次側の比率が約２倍であり、図１７の電圧もＯｕｔｐｕｔ／Ｉｎｐｕｔが約２倍となっていることが解る。巻数の違いで電圧の昇圧が可能であることが解る。また、図１８の一次側の半円の数は５７回であり、二次側の半円の数は２９回である。一次側と二次側の比率が約１／２倍であり、図１８の電圧もＯｕｔｐｕｔ／Ｉｎｐｕｔが約１／２倍となっていることが解る。巻数の違いで電圧の降圧が可能であることが解る。すなわち、ＰＳ−Ｉｎｄｕｃｔｏｒを複数重ねることにより、変圧器を生成できる。
【実施例４】
【００７３】
本実施例では、ＦＭ復調器の実施例を示す。ＰＳ−Ｉｎｄｕｃｔｏｒを複数枚重ねることによる相互インダクタンスの利用を行うため、図１９、２０、２１に示すように、スロープ検波型復調回路によるＦＭ復調器を５ｃｍ角の両面基板１枚で実現する。ただし、外部素子としてダイオードとコンデンサを１つずつ使用する。このコンデンサは、本実施例では外部につけているが
、基板上に生成しても良い。図１９内の信号（ａ）は、復調回路に入力される信号であるが、変調器の入力信号波形を表すものとする。本回路では、ＦＭ変調波を感度良く受信するため、１次側インダクタを１／４λダイポールアンテナとみなしている。空間を伝播する電磁波の波長λは、数１６で表される。
【００７４】
【数１６】
【００７５】
ｆを変調波出力の中心周波数として、ＰＳ−Ｉｎｄｕｃｔｏｒのコイル長が１／４λとなるように１次側を設計する。回路の構成上、同調回路との分離のために相互インダクタンスを用いる必要があるので、その１次側インダクタをアンテナコイルとすることで簡素化を図る。１次側の巻数（Ｔ１ｓｔ）と２次側の巻数（Ｔ２ｎｄ）が近いと、２次側もアンテナとして動作する危険が高くなるので、回路構成時にはＴ１ｓｔ＞＞Ｔ２ｎｄとなるように設計する。
【００７６】
アンテナで受信された信号は相互インダクタンスを介して同調回路に送られる。この部分で周波数変化を振幅変化とし検波する。周波数に対する振幅変化を示した共振曲線を図２２に示す。可能な限り同調時の歪を小さくするため、変調波の周波数変動範囲が共振曲線の線形領域内に収まる様に設計する。共振曲線において、３．５〜４．１[ＭＨｚ]、４．８〜５．２［ＭＨｚ］、５．９〜６．５［ＭＨｚ］の周辺では非線形が強く見られるが、その他の帯域ではほぼ線形とみなすことが出来る。実際に４．１〜４．８[ＭＨｚ]の帯域を使用して復調を行う。復調波形を図２３に示す。図２３の（ａ）は入力信号を示しており、（ｂ）は同調信号、（ｃ）は検波信号を示している。（ａ）と（ｃ）を見比べれば解るように、復調は確実に行われており、ＰＳ−Ｉｎｄｕｃｔｏｒを用いたスロープ検波回路では、従来の鉄心を用いたスロープ検波回路のような問題点はほぼ見られない。
【００７７】
二次側のＬＣ共振部においては、ＰＳ−Ｉｎｄｕｃｔｏｒと、Ｐｒｉｎｔｅｄ
Ｃａｐａｃｉｔｏｒで構成することが可能である。
【実施例５】
【００７８】
本実施例では、ＰＳ−Ｉｎｄｕｃｔｏｒを３枚重ねることにより、アナログ信号の加算、及び減算を行った実施例を示す。
【００７９】
図２４に示すように、巻く方向をそろえた３枚のＰＳ−Ｉｎｄｕｃｔｏｒを重ね、図２５のような回路を構成する。図２５のＩｎｐｕｔ１とＩｎｐｕｔ２にそれぞれアナログ信号を入力すると、加算結果がＯｕｔｐｕｔから出力される。図２６実際の結果を示す。図２６の上段が実際のＯｕｔｐｕｔであり、下段が入力信号をコンピュータを用いた計算によって加算した結果である。見て解るように、２つの波形はほぼ同じ波形をしており、加算できていることが解る。
【００８０】
図２７、及び図２８に示すように、Ｉｎｐｕｔ２の巻く方向のみを変え、図２８のＩｎｐｕｔ１とＩｎｐｕｔ２にそれぞれアナログ信号を入力すると、減算結果がＯｕｔｐｕｔから出力される。図２９の上段が実際のＯｕｔｐｕｔであり、下段が入力信号をコンピュータを用いた計算によって減算した結果である。見て解るように、２つの波形はほぼ同じ波形をしており、減算されている。
【実施例６】
【００８１】
本実施例では、一次側にサイズの大きなＰＳ−Ｉｎｄｕｃｔｏｒを配置し、構造的にその上に二次側としてサイズの小さなＰＳ−Ｉｎｄｕｃｔｏｒをある一定の距離で浮かせ配置する。二次側のＰＳ−Ｉｎｄｕｃｔｏｒには、誘導起電力が発生するが、これは、一次側に対して、三次元的に場所を変化させることにより、発生する電圧が変化させることが可能であり、これを利用して三次元的に場所の同定が可能となるシステムを構成することができる。図３０に一次側のＰＳ−Ｉｎｄｕｃｔｏｒを直径９２［ｍｍ］、導体の幅を０．２［ｍｍ］、導体の間の幅を０．８［ｍｍ］、半円の数を８９とし、二次側のＰＳ−Ｉｎｄｕｃｔｏｒの直径を２３［ｍｍ］、導体の幅を０．２［ｍｍ］、半円の数を１として、一次側と二次側の距離を３．２［ｍｍ］に固定した時の結果を示す。図３０は、一次側に対して二次側ＰＳ−Ｉｎｄｕｃｔｏｒの向きを一方向に固定した場合であるが、この向きを９０度変えることにより、図３０の向きが変化する。すなわち、その２つの結果を利用することにより、位置の同定が可能となる。
【産業上の利用可能性】
【００８２】
本発明のスパイラルインダクタは、構成能のインダクタとしての利用が可能である。また、電圧の昇圧や降圧が可能であることから、ＡＣアダプターやコンピュータ内部での電源などに用いられている、重く大きな変圧器の代わりになる。さらに、加算器、減算器はあらゆる電子回路で利用が可能であり、電子機器の単価をさらに押し下げる。
【図面の簡単な説明】
【００８３】
【図１】本発明のＰｒｉｎｔｅｄ Ｓｐｉｒａｌ Ｉｎｄｕｃｔｏｒ（ＰＳ−Ｉｎｄｕｃｔｏｒ）の図と本実施例で用いるパラメータである。（実施例１）
【図２】ＰＳ−Ｉｎｄｕｃｔｏｒを設計するためのプログラムである。（実施例１）
【図３】ＰＳ−Ｉｎｄｕｃｔｏｒを測定するための変形コルピッツ発振器の回路図である。（実施例１）
【図４】発振波形の歪と変形コルピッツ発振器のＣ１／Ｃ３との関係を示した図である。（実施例１）
【図５】測定器具の寄生容量を考慮しなかった場合の周波数とインダクタンスの関係を示した図である。（実施例１）
【図６】測定器具の寄生容量を考慮しなかった場合のキャパシタの容量とインダクタンスの関係を示した図である。（実施例１）
【図７】測定器具の寄生容量を考慮した場合の変形コルピッツ発振器の回路図である。（実施例１）
【図８】測定器具の寄生容量を考慮した場合の周波数とインダクタンスの関係を示した図である。（実施例１）
【図９】測定器具の寄生容量を考慮した場合のキャパシタの容量とインダクタンスの関係を示した図である。（実施例１）
【図１０】実施例１での実測結果を破線で示して実施例２での計算結果を点線でしめした半円の数とインダクタンスの大きさの関係を示した図である。（実施例１，実施例２）
【図１１】実施例１での実測結果を破線で示して実施例２での計算結果を点線でしめした半円の数と共振周波数におけるＱ値の大きさの関係を示した図である。（実施例１，実施例２）
【図１２】Ｂｉｏｔ−Ｓａｖａｒｔ Ｌａｗの各パラメータを示した図である。（実施例２）
【図１３】本発明である数値演算プログラムに用いるＰＳ−Ｉｎｄｕｃｔｏｒ上の各パラメータを示した図で、解析の基準点となる導体の内側の接線より中心点側を解析する場合の図である。（実施例２）
【図１４】本発明である数値演算プログラムに用いるＰＳ−Ｉｎｄｕｃｔｏｒ上の各パラメータを示した図で、解析の基準点となる導体の外側の接線より無限遠点側を解析する場合の図である。（実施例２）
【図１５】解析する対象の場所の座標の取り方によるインダクタンスの計算結果と解析角度の関係を示した図である。（実施例２）
【図１６】本発明の数値演算プログラムである。（実施例２）
【図１７】２枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いた電圧の昇圧の結果を示した図で、Ｉｎｐｕｔが入力信号、Ｏｕｔｐｕｔ出力信号を示している。（実施例３）
【図１８】２枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いた電圧の降圧の結果を示した図で、Ｉｎｐｕｔが入力信号、Ｏｕｔｐｕｔ出力信号を示している。（実施例３）
【図１９】ＦＭ復調器のスロープ検波型復調回路を示した図である。（実施例４）
【図２０】ＦＭ復調器に用いるＰＳ−Ｉｎｄｕｃｔｏｒのアンテナ側（一次側）を示した写真である。（実施例４）
【図２１】ＦＭ復調器に用いるＰＳ−Ｉｎｄｕｃｔｏｒの共振側（二次側）を示した写真である。（実施例４）
【図２２】図２０と図２１を用いた共振曲線を示した図である。（実施例４）
【図２３】ＦＭ信号を復調した結果を示しており、（ａ）がＦＭ変調をかける前の入力信号、（ｂ）がＦＭ信号から共振させて検波した信号、（ｃ）が復調信号を示している。（実施例４）
【図２４】３枚のＰＳ−Ｉｎｄｕｃｔｏｒを重ねた図を示しており、ＰＳ−Ｉｎｄｕｃｔｏｒの巻きの方向が全て同じであり巻き数も同じであることを示した図である。（実施例５）
【図２５】３枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いて作ったアナログ加算器の回路図である。（実施例５）
【図２６】３枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いて作った加算器の結果を示しており、上段が実際の加算された結果で下段が入力信号をコンピュータによって加算した結果を示している。（実施例５）
【図２７】３枚のＰＳ−Ｉｎｄｕｃｔｏｒを重ねた図を示しており、ＰＳ−Ｉｎｄｕｃｔｏｒの巻き数は同じであるが、巻きの方向がｉｎｐｕｔ２だけ逆方向であることを示した図である。（実施例５）
【図２８】３枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いて作ったアナログ減算器の回路図である。（実施例５）
【図２９】３枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いて作った減算器の結果を示しており、上段が実際の減算された結果で下段が入力信号をコンピュータによって減算した結果を示している。（実施例５）
【図３０】２枚のＰＳ−Ｉｎｄｕｃｔｏｒを用いて一次側に対する二次側の位置を変化させた時にみられる発生する電圧の変化を示している。（実施例６）
【特許請求の範囲】
【請求項１】
巻数の増加に伴って増加し極大値を有して減少するインダクタンス値が前記極大値以下になるように前記巻数が設定されるインダクタであって、プリント基板上に薄い印刷導体を平面的に形成することを特徴とするプリントインダクタ。
【請求項２】
前記インダクタは、渦巻き（スパイラル）構造曲線のすくなくとも一部で構成される特許請求項１記載のプリントインダクタ。
【請求項３】
前記インダクタを両面またはそれ以上に多重化されたプリント基板面に構成することによって、相互インダクタンスを形成することを特徴とする特許請求項１記載のプリントインダクタ。
【請求項４】
特許請求項記載の前記インダクタを両面またはそれ以上に多重化されたプリント基板面に構成することによって形成される前記相互インダクタンスを利用して、受信されたＦＭ波を復調するＦＭ復調器。
【請求項５】
前記インダクタンスの値と平面的構造は、前記インダクタに流れる電流の電流素片が空間上の点につくる磁束密度の大きさを前記インダクタの導体に沿って積分する数値解析を利用して検定または設計されることを特徴とする請求項１記載のプリントインダクタ。
【請求項６】
前記インダクタンスの測定値は、寄生インピーダンスを考慮したＬＣ共振回路の発振周波数を変化させ、その共振周波数の複数の統計量から逆算して測定して決まるインダクタンスを値とする請求項１記載のプリントインダクタ。
【請求項７】
特許請求項１記載の前記インダクタを両面またはそれ以上に多重化されたプリント基板面に構成することによって形成される前記相互インダクタンスを利用して、アナログ信号の加算、及び減算を行うアナログ演算器。
【請求項８】
特許請求項１記載の前記インダクタを両面またはそれ以上に多重化されたプリント基板面に構成することによって形成される前記相互インダクタンスを利用して、電圧の昇圧、及び降圧を行う変圧器。
【請求項９】
コンデンサを両面またはそれ以上に多重化されたプリント基板面に構成することによるプリントコンデンサとプリントインダクタを用いて形成するＬＣ共振回路。
【請求項１０】
面積的に大きなプリントインダクタの、構造的に、サイズの小さいインダクタを上に配置することにより、配置した場所で誘導起電力が大きく変化することを利用して前記サイズの小さいインダクタの前記大きなインダクタに対する位置の同定を行うシステム。
【請求項１】
巻数の増加に伴って増加し極大値を有して減少するインダクタンス値が前記極大値以下になるように前記巻数が設定されるインダクタであって、プリント基板上に薄い印刷導体を平面的に形成することを特徴とするプリントインダクタ。
【請求項２】
前記インダクタは、渦巻き（スパイラル）構造曲線のすくなくとも一部で構成される特許請求項１記載のプリントインダクタ。
【請求項３】
前記インダクタを両面またはそれ以上に多重化されたプリント基板面に構成することによって、相互インダクタンスを形成することを特徴とする特許請求項１記載のプリントインダクタ。
【請求項４】
特許請求項記載の前記インダクタを両面またはそれ以上に多重化されたプリント基板面に構成することによって形成される前記相互インダクタンスを利用して、受信されたＦＭ波を復調するＦＭ復調器。
【請求項５】
前記インダクタンスの値と平面的構造は、前記インダクタに流れる電流の電流素片が空間上の点につくる磁束密度の大きさを前記インダクタの導体に沿って積分する数値解析を利用して検定または設計されることを特徴とする請求項１記載のプリントインダクタ。
【請求項６】
前記インダクタンスの測定値は、寄生インピーダンスを考慮したＬＣ共振回路の発振周波数を変化させ、その共振周波数の複数の統計量から逆算して測定して決まるインダクタンスを値とする請求項１記載のプリントインダクタ。
【請求項７】
特許請求項１記載の前記インダクタを両面またはそれ以上に多重化されたプリント基板面に構成することによって形成される前記相互インダクタンスを利用して、アナログ信号の加算、及び減算を行うアナログ演算器。
【請求項８】
特許請求項１記載の前記インダクタを両面またはそれ以上に多重化されたプリント基板面に構成することによって形成される前記相互インダクタンスを利用して、電圧の昇圧、及び降圧を行う変圧器。
【請求項９】
コンデンサを両面またはそれ以上に多重化されたプリント基板面に構成することによるプリントコンデンサとプリントインダクタを用いて形成するＬＣ共振回路。
【請求項１０】
面積的に大きなプリントインダクタの、構造的に、サイズの小さいインダクタを上に配置することにより、配置した場所で誘導起電力が大きく変化することを利用して前記サイズの小さいインダクタの前記大きなインダクタに対する位置の同定を行うシステム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１５】
【図１６】
【図１９】
【図２２】
【図２４】
【図２５】
【図２７】
【図２８】
【図３０】
【図１２】
【図１３】
【図１４】
【図１７】
【図１８】
【図２０】
【図２１】
【図２３】
【図２６】
【図２９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１５】
【図１６】
【図１９】
【図２２】
【図２４】
【図２５】
【図２７】
【図２８】
【図３０】
【図１２】
【図１３】
【図１４】
【図１７】
【図１８】
【図２０】
【図２１】
【図２３】
【図２６】
【図２９】
【公開番号】特開２００６−２４５１２９（Ｐ２００６−２４５１２９Ａ）
【公開日】平成１８年９月１４日（２００６．９．１４）
【国際特許分類】
【出願番号】特願２００５−５６２９３（Ｐ２００５−５６２９３）
【出願日】平成１７年３月１日（２００５．３．１）
【出願人】（３０４０４７６１３）
【出願人】（５０５０７５８６８）
【Ｆターム（参考）】
【公開日】平成１８年９月１４日（２００６．９．１４）
【国際特許分類】
【出願日】平成１７年３月１日（２００５．３．１）
【出願人】（３０４０４７６１３）
【出願人】（５０５０７５８６８）
【Ｆターム（参考）】
[ Back to top ]