マイクロコンピュータ故障解析システム
【課題】初期の故障解析において、機能不具合を内在する半導体装置に対して確実な不具合の再現を可能とし、半導体装置に内蔵された回路のどの部分に問題があるかを解析するマイクロコンピュータ故障解析システムを提供する。
【解決手段】顧客実機の基板１とベースボード３を接続しベースボード３とユーティリティボード４と、ホストＰＣ５とを備えたマイクロコンピュータ故障解析システムにおいて、顧客実機の基板１から取り外した故障品７１と、良品７２をそれぞれベースボード３に搭載して各クロック数での入・出力信号レベルをホストＰＣ５に蓄積し、故障品７１と良品７２の各クロック数での入・出力信号レベルの比較から故障時のクロック数を推定し、ＩＣＥ７３をベースボード３に搭載して故障時のクロック数を供給してデバッグ機能により故障原因を推定する。
【解決手段】顧客実機の基板１とベースボード３を接続しベースボード３とユーティリティボード４と、ホストＰＣ５とを備えたマイクロコンピュータ故障解析システムにおいて、顧客実機の基板１から取り外した故障品７１と、良品７２をそれぞれベースボード３に搭載して各クロック数での入・出力信号レベルをホストＰＣ５に蓄積し、故障品７１と良品７２の各クロック数での入・出力信号レベルの比較から故障時のクロック数を推定し、ＩＣＥ７３をベースボード３に搭載して故障時のクロック数を供給してデバッグ機能により故障原因を推定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はマイクロコンピュータの故障解析システムに関するものである。
【背景技術】
【０００２】
半導体装置は厳格な品質管理と製造過程毎の厳しい検査を経て出荷されるが、稀に検査をパスし市場に出てから隠れていた不具合が顕在化するものがある。これを市場クレーム品と呼び、製造メーカは市場から原因解明と再発防止を求められ、その対応に苦慮している。
【０００３】
市場クレーム品は、製造メーカに差し戻され故障解析が実施される。故障解析は、ＪＩＳ（日本工業規格）により「アイテムの潜在的または顕在的な故障のメカニズム・発生率及び故障の影響を検討し、是正処置を決定するための系統的な調査研究」と定義されており、その領域は広範囲に亘る。本発明が寄与するのは、初期の非破壊解析に属する部分である。
【０００４】
非破壊解析で得られる情報は、後の物理解析で欠陥位置の特定と原因の究明の手がかりとなり最終的に設計、プロセス、製造工程、検査工程へ再発防止策が反映されることでメーカは市場の要求に対する責任を果たし、より信頼性の高い製品の提供が可能になる。
【０００５】
製造メーカに差し戻された市場クレーム品は、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：大規模集積回路）テスタを用いた故障解析が実施される。初期の故障解析ではＬＳＩテスタ上での不具合再現が不可欠だが、多数の条件の組み合わせや複雑な通信プロトコルなどを与えないと再現しない不具合が多く、ＬＳＩテスタを用いて不具合を再現させることが極めて難しい場合がある。
【０００６】
例えば、ＬＳＩテスタは半導体装置の外部ピンからテストベクタを与え、内部回路を経て外部ピンに現れる挙動を期待値と照合することで良否を判定する。ＬＳＩテスタが半導体装置に与えることのできるテストベクタは有限であり、半導体装置の内部で発生した動作不具合がＬＳＩテスタで観測する外部端子に現れる前にテストベクタが尽きてしまえば不具合の再現はできない。
【０００７】
従来、前記の様にＬＳＩテスタで再現できない不具合に対しては、実機による不良解析が試みられてきた。ここで言う実機とは、市場クレーム品が組み込まれた最終製品自体、またはそれを構成するプリント基板を指し、半導体装置を購入した顧客から提供される。
【０００８】
実機は、組み込まれた半導体装置が不具合を引き起こす要因を含む環境そのものであり、実機と半導体装置間の入出力を解析することで、半導体装置が不具合を発症する条件を明らかにできる。また、様々な条件を変化させて不具合の発生要因を追い込んでゆくことも可能である。ただし、これら実機が示す挙動から半導体装置の回路内部のどの部位に欠陥があるかを類推し、後の物理解析の手がかりを得るには、知識と経験と洞察が必要であり熟練を要する。
【０００９】
実機による解析は従来から行われているが、実機を解析装置の一部として利用する例は見当たらない。良品との挙動比較により故障品を選別する方法は、下記の特許文献１〜４に記載がある。
【００１０】
半導体装置の検査や選別のために、良品との挙動比較により不具合品を篩い分ける装置は様々な方法と構成が考案されている。
【００１１】
また、特許文献５には、解析対象のマイコンの端子信号情報を、対象システム（本発明では顧客実機に相当）を用いて動作させてワークステーションに一旦記憶し、その後は、ワークステーション内にてマイコンに与える端子信号情報を再生して、正常なマイコンやエミュレータに入力信号として与えるロジックＬＳＩの不良解析システム及び不良解析方法が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平２−９５２８０号公報
【特許文献２】特開２００２−３６５３４２号公報
【特許文献３】特許３５６９１５４号公報
【特許文献４】特開平４−１２４９０号公報
【特許文献５】特開２００４−１０１２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
旧来のＬＳＩテスタを用いた不具合解析では、不具合の再現性に課題がある。また、実機と測定器を用いた解析は作業者のスキルに依存し、解析に時間を要すると言う問題がある。さらに、前記先行特許文献に記載の技術は、半導体装置の良否判定を目的としており、半導体装置に内在する不具合がどの様な条件で発生するかを特定するまでの情報を得ることはできないという課題が残っている。
【００１４】
また、特許文献５記載の発明では、「マイコンに与える端子信号情報を再生する」仕組み（例えば、図１２の端子デジタルＩＯ（Ｉｎｐｕｔ Ｏｕｔｐｕｔ：入出力）ボードなど）が必要になり、システム構成が複雑でコストが高くなり、また、アナログ入力信号も時間軸とアナログ値を記憶する仕組み（例えば図３６の記録アナログトレースデータやアナログＩＯボードなど）が必要になり、システム構成が複雑でコストが高くなるという問題点があった。
【００１５】
本発明の目的は、マイクロコンピュータの故障解析において、機能不具合を内在する半導体装置に対して、故障・不具合の確実な再現を可能とし、半導体装置に内蔵された回路のどの部分に問題があるかを解析することができるマイクロコンピュータ故障解析システムをシステム構成が安価で迅速な構築が可能なシステムとして提供することにある。
【課題を解決するための手段】
【００１６】
本発明のマイクロコンピュータ故障解析システムは、マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、前記クロックに同期して前記入力信号及び前記出力信号のレベルを記憶する信号記憶手段と、を備えたことを特徴とする。
【００１７】
本発明のマイクロコンピュータ故障解析システムは、更に、前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容をダンプして前記ホストコンピュータ内に蓄積し、次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続した状態で、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容をダンプして前記ホストコンピュータ内に蓄積することを特徴とする。
【００１８】
本発明のマイクロコンピュータ故障解析システムは、更に、前記ホストコンピュータは、前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の前記出力信号のレベルをクロック毎に比較することにより前記故障品が動作異常となるクロック数を検出し、前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により、前記クロック制御手段は、前記故障品が動作異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバッグ機能によって前記動作異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とする。
【００１９】
また、本発明のマイクロコンピュータ故障解析システムは、マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記入力信号及び前記出力信号のレベルを記憶する信号記憶手段と、前記クロックに同期して前記マイクロコンピュータの電流値を測定する電流測定手段と、を備えたことを特徴とする。
【００２０】
本発明のマイクロコンピュータ故障解析システムは、更に、前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容と前記クロックに同期した電流値をダンプして前記ホストコンピュータ内に蓄積し、次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続した状態で、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容と前記クロックに同期した電流値をダンプして前記ホストコンピュータ内に蓄積することを特徴とする。
【００２１】
本発明のマイクロコンピュータ故障解析システムは、更に、前記ホストコンピュータは、前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の前記出力信号のレベルをクロック毎に比較することにより前記故障品が動作異常となるクロック数を検出し、前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品が動作異常となるクロック数または前記故障品が電流異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバック機能によって前記動作異常または電流異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とする。
【００２２】
また、本発明のマイクロコンピュータ故障解析システムは、マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記マイクロコンピュータの電流値を測定する電流測定手段と、を備えたことを特徴とする。
【００２３】
本発明のマイクロコンピュータ故障解析システムは、更に、前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は前記所定数のクロックを供給し、前記ホストコンピュータは前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積し、次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記所定数のクロックを供給し、前記ホストコンピュータは前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積することを特徴とする。
【００２４】
本発明のマイクロコンピュータ故障解析システムは、更に、前記ホストコンピュータは前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の電流値をクロック毎に比較することにより前記故障品が電流異常となるクロック数を検出し、前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品が電流異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバッグ機能によって前記電流異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とする。
【発明の効果】
【００２５】
本発明によれば、マイクロコンピュータの良品との比較で故障品の不具合の発症が見分けられるため、期待値を用意する必要がなく、故障解析の効率を改善できる。
【００２６】
また、本発明によれば、マイクロコンピュータの不具合による動作異常又は電流異常をホストＰＣ上で比較検出できるため、動作クロックをカウントすることで、動作異常又は電流異常を起すタイミングが判り、解析対象の時間的範囲を絞り込むことができる。
【００２７】
更に、本発明によれば、ＩＣＥ（Ｉｎ Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｅｒ）を用いた場合には、動作異常を検知した時点でＩＣＥのデバッグ機能によってマイクロコンピュータ内のプログラムカウンタやレジスタなどの内部情報を読取ることが可能となり異常の原因となっている実行命令の推定などを容易に行うことができる。
【００２８】
以上のように、本発明によれば、マイクロコンピュータの故障解析を、ＬＳＩテスタなどの大規模設備を用いることなく、低コストで不具合の再現及び故障個所の推定が可能になる。
【図面の簡単な説明】
【００２９】
【図１】図１は本発明の実施例１のマイクロコンピュータ故障解析システムの構成図である。
【図２】図２は本発明の実施例１のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。
【図３】図３は本発明の実施例１のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。
【図４】図４は本発明の実施例２のマイクロコンピュータ故障解析システムの構成図である。
【図５】図５は本発明の実施例２のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。
【図６】図６は本発明の実施例２のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。
【図７】図７は本発明の実施例３のマイクロコンピュータ故障解析システムの構成図である。
【図８】図８は本発明の実施例３のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。
【図９】図９は本発明の実施例３のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態について、図面を参照して説明する。
【実施例１】
【００３１】
図１は、本発明の実施例１のマイクロコンピュータ故障解析システムの全体構成図である。図１において、１は顧客実機の基板、２は信号取り出し手段、３はベースボード、４はユーティリティボード、５はホストＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）を示している。
【００３２】
顧客実機の基板１には実機ソケット１１が設けられ、信号取り出し手段２には分配器２１とコネクタ２２が接続されている。ベースボード３には、故障品、良品、ＩＣＥ（Ｉｎ Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｅｒ）コネクタを搭載するＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ：被検査装置）用のサンプル実装ソケット３１と電流測定端子３３が搭載され、ユーティリティボード４には、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）４１とＬｏｇ（ログ）保管メモリ４２が搭載されている。また、ベースボード３のＩＣＥ用ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）端子３２とユーティリティボード４のＦＰＧＡ用ＵＳＢ端子４３は、ホストＰＣ５のＵＳＢ端子５１と接続されている。
【００３３】
ユーティリティボード４のＦＰＧＡ４１は、ＤＵＴのＸ１，ＸＴ１，Ｒｅｓｅｔ端子への入力信号の制御、各端子の端子状態の観測、各端子からの出力のバッファリング（Ｌｏｇ保管メモリ４２へのデータ記録）等の制御を行うとともに、ホストＰＣ５とのインターフェイス（Ｉ／Ｆ）制御、クロック数のカウント・制御を行う。
【００３４】
また、ホストＰＣ５は、ＦＰＧＡ４１とのインターフェイス（Ｉ／Ｆ）制御、取得したＬｏｇ（ログ）のグラフ化、ＩＣＥ制御（デバッガ使用）を行う。
【００３５】
図２は本発明の実施例１のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。図２において、顧客実機の基板１に実装されたマイクロコンピュータが故障すると、故障品７１が顧客実機の基板１のソケット１１から取り外される。顧客実機の基板１のソケット１１とベースボード３のサンプル実装ソケット３１とが信号取り出し手段２により接続され、顧客実機の基板１の端子状態は、ベースボード３上のＤＵＴ及び分配器２１とコネクタ２２を介してユーティリティボード上のＦＰＧＡ４１に送信可能となる。
【００３６】
第一段階の故障品の調査では、顧客実機の基板１のソケット１１から取り外された故障品７１は、ベースボード３のサンプル実装ソケット３１にセットされ、ホストＰＣ５の指示により、ユーティリティボード４のＦＰＧＡ４１が、故障品７１に対して、所定のクロック数Ｎだけ、制御信号を送信し、故障品７１からの各端子出力は、ＦＰＧＡ４１により端子状態が観測され、Ｌｏｇ保管メモリ４２に記録される。Ｌｏｇ保管メモリ４２に記録された故障品７１の各クロック数の端子状態のデータはＵＳＢ端子４３，５１を介してホストＰＣ５に蓄積される。
【００３７】
次の第二段階の良品の調査では、故障品７１がベースボード３のサンプル実装ソケット３１から取り外され、良品７２がベースボード３のサンプル実装ソケット３１にセットされる。第一段階と同様に、ホストＰＣ５の指示により、ユーティリティボード４のＦＰＧＡ４１が、良品７２に対して、所定のクロック数Ｎだけ、制御信号を送信し、良品７２からの各端子出力は、ＦＰＧＡ４１により端子状態が観測され、Ｌｏｇ保管メモリ４２に記録される。Ｌｏｇ保管メモリ４２に記録された良品７２の各クロック数の端子状態のデータはＵＳＢ端子４３，５１を介してホストＰＣ５に蓄積される。
【００３８】
そして、第三段階の故障品・良品のチェックでは、ホストＰＣ５に蓄積された故障品７１と良品７２の各クロック数での端子状態のデータを比較する。例えば、クロック数Ｍで、故障品７１と良品７２の端子状態のデータが異なる場合には、クロック数Ｍに対応するステップで、故障品７１にエラーが発生していると推測することができる。
【００３９】
次いで、第四段階のＩＣＥ調査では、良品７２がベースボード３のサンプル実装ソケット３１から取り外され、ＩＣＥ７３のソケットはベースボード３のサンプル実装ソケット３１にセットされる。この状態で、ＩＣＥ７３に故障発生のクロック数Ｍを供給する。ＩＣＥ７３はデバック機能を備えており、クロック数Ｍに対応したプログラムカウンタ値を読み取ることができ、プログラムカウンタ値から実行命令を解析して故障原因を推定することができる。
【００４０】
図３は本発明の実施例１のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。図３のフローチャートでは、まず、ステップＳ３０１において、故障品７１の調査を開始すると、ステップＳ３０２において、故障品７１をベースボード３にセットする。ステップＳ３０３において、故障品７１にＮクロックを供給し、ステップＳ３０４において、故障品７１の入・出力信号レベルをホストＰＣ５に蓄積する。
【００４１】
次いで、ステップＳ３０５において、良品７２の調査を開始すると、ステップＳ３０６において、良品７２をベースボード３にセットする。ステップＳ３０７において、良品７２にＮクロックを供給し、ステップＳ３０８において、良品７２の入・出力信号レベルをホストＰＣ５に蓄積する。
【００４２】
その後、ステップＳ３０９において、ホストＰＣにて、故障品７１，良品７２の入・出力信号レベルを比較する。ステップＳ３１０において、Ｍクロック目で故障品７１，良品７２の入・出力信号レベルに差が発生した（Ｓ３１０：Ｙｅｓ）場合には、ステップＳ３１１のＩＣＥによる調査に移行する。故障品７１，良品７２の入・出力信号レベルに差が発生しない（Ｓ３１０：Ｎｏ）場合には、ステップＳ３１２において故障品７１の調査、ステップ３１３において良品７２の調査をそれぞれ実施する。
【００４３】
ステップＳ３１１において、ＩＣＥによる調査を開始すると、ステップＳ３１４において、ＩＣＥ７３をベースボード３にセットする。ステップＳ３１５において、ＩＣＥ７３に故障に対応したＭクロックを供給する。そして、ステップＳ３１６において、ＩＣＥにてＭクロック目のプログラムカウンタ値を読み、ステップＳ３１７において、プログラムカウンタ値から実行命令を解析して故障原因を推定する。
【実施例２】
【００４４】
図４は本発明の実施例２のマイクロコンピュータ故障解析システムの構成図である。図４において、１は顧客実機の基板、２は信号取り出し手段、３はベースボード、４はユーティリティボード、５はホストＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、６は電流計測装置を示している。
【００４５】
顧客実機の基板１には実機ソケット１１が設けられ、信号取り出し手段２には分配器２１とコネクタ２２が接続されている。ベースボード３には、故障品、良品、ＩＣＥ（Ｉｎ Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｅｒ）コネクタを搭載するＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ：被検査装置）用のサンプル実装ソケット３１と電流測定端子３３が搭載され、ユーティリティボード４には、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）４１とＬｏｇ（ログ）保管メモリ４２が搭載されている。また、電流計測装置６はベースボード３の電流測定端子３３に接続されている。ベースボード３のＩＣＥ用ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）端子３２とユーティリティボード４のＦＰＧＡ用ＵＳＢ端子４３は、ホストＰＣ５のＵＳＢ端子５１と接続され、電流計測装置６は、ホストＰＣ５の電流測定用ＵＳＢ端子５２と接続されている。
【００４６】
ユーティリティボード４のＦＰＧＡ４１は、ＤＵＴのＸ１，ＸＴ１，Ｒｅｓｅｔ端子への入力信号の制御、各端子の端子状態の観測、各端子からの出力のバッファリング（Ｌｏｇ保管メモリ４２へのデータ記録）等の制御を行うとともに、ホストＰＣ５とのインターフェイス（Ｉ／Ｆ）制御、クロック数のカウント・制御を行う。
【００４７】
また、ホストＰＣ５は、ＦＰＧＡ４１とのインターフェイス（Ｉ／Ｆ）制御、取得したＬｏｇ（ログ）あるいは取得した電流値のグラフ化、ＩＣＥ制御（デバッガ使用）を行う。
【００４８】
図５は本発明の実施例２のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。実施例１と同様に、故障品７１と、良品７２と、ＩＣＥ７３をベースボード３のサンプル実装ソケット３１に搭載して、マイクロコンピュータの故障解析を実行する。
【００４９】
実施例１との相違点は、ユーティリティボード４にＬｏｇ（ログ）保管メモリ４２を搭載して、入・出力信号レベルのＬｏｇデータを記憶して、入・出力信号レベルの差により故障を推測するのみならず、ベースボード３の電流測定端子３３に電流計測装置６を接続し、各クロックでの電流値をもホストＰＣ５に蓄積し、入・出力信号レベルと電流値の双方のデータにより、故障品７１の故障解析を行う点である。
【００５０】
図６は本発明の実施例２のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。図６のフローチャートでは、まず、ステップＳ６０１において、故障品７１の調査を開始すると、ステップＳ６０２において、故障品７１をベースボード３にセットする。ステップＳ６０３において、故障品７１にＮクロックを供給し、ステップＳ６０４において、故障品７１の入・出力信号レベルとクロック毎の電流値をホストＰＣ５に蓄積する。
【００５１】
次いで、ステップＳ６０５において、良品７２の調査を開始すると、ステップＳ６０６において、良品７２をベースボード３にセットする。ステップＳ６０７において、良品７２にＮクロックを供給し、ステップＳ６０８において、良品７２の入・出力信号レベルとクロック毎の電流値をホストＰＣ５に蓄積する。
【００５２】
その後、ステップＳ６０９において、ホストＰＣにて、故障品７１，良品７２の入・出力信号レベルと電流値を比較する。ステップＳ６１０において、Ｍクロック目で故障品７１，良品７２の入・出力信号レベルに差が発生した（Ｓ６１０：Ｙｅｓ）場合、あるいは故障品７１の電流値が良品７２より大きくなった（Ｓ６１０：Ｙｅｓ）場合には、ステップＳ６１１のＩＣＥによる調査に移行する。故障品７１，良品７２の入・出力信号レベルに差が発生しない（Ｓ６１０：Ｎｏ）場合あるいは電流値に差が発生しない（Ｓ６１０：Ｎｏ）場合には、ステップＳ６１２において故障品７１の調査、ステップ６１３において良品７２の調査をそれぞれ実施する。
【００５３】
ステップＳ６１１において、ＩＣＥによる調査を開始すると、ステップＳ６１４において、ＩＣＥ７３をベースボード３にセットする。ステップＳ６１５において、ＩＣＥ７３に故障に対応したＭクロックを供給する。そして、ステップＳ６１６において、ＩＣＥにてＭクロック目のプログラムカウンタ値を読み、ステップＳ６１７において、プログラムカウンタ値から実行命令を解析して故障原因を推定する。
【実施例３】
【００５４】
図７は本発明の実施例３のマイクロコンピュータ故障解析システムの構成図である。図７において、１は顧客実機の基板、２は信号取り出し手段、３はベースボード、４はユーティリティボード、５はホストＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、６は電流計測装置を示している。
【００５５】
顧客実機の基板１には実機ソケット１１が設けられ、信号取り出し手段２には分配器２１とコネクタ２２が接続されている。ベースボード３には、故障品、良品、ＩＣＥ（Ｉｎ Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｅｒ）コネクタを搭載するＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ：被検査装置）用のサンプル実装ソケット３１と電流測定端子３３が搭載され、ユーティリティボード４には、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）４１が搭載されている。また、電流計測装置６はベースボード３の電流測定端子３３に接続されている。ベースボード３のＩＣＥ用ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）端子３２はとユーティリティボード４のＦＰＧＡ用ＵＳＢ端子４３は、ホストＰＣ５のＵＳＢ端子５１と接続され、電流計測装置６は、ホストＰＣ５の電流測定用ＵＳＢ端子５２と接続されている。
【００５６】
ユーティリティボード４のＦＰＧＡ４１は、ＤＵＴのＸ１，ＸＴ１，Ｒｅｓｅｔ端子への入力信号の制御、各端子の端子状態の観測等の制御を行うとともに、ホストＰＣ５とのインターフェイス（Ｉ／Ｆ）制御、クロック数のカウント・制御を行う。
【００５７】
また、ホストＰＣ５は、ＦＰＧＡ４１とのインターフェイス（Ｉ／Ｆ）制御、取得した電流値のグラフ化、ＩＣＥ制御（デバッガ使用）を行う。
【００５８】
図８は本発明の実施例３のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。実施例１と同様に、故障品７１と、良品７２と、ＩＣＥ７３をベースボード３のサンプル実装ソケット３１に搭載して、マイクロコンピュータの故障解析を実行する。
【００５９】
実施例１、２との相違点は、実施例３では、ユーティリティボード４にＬｏｇ（ログ）保管メモリ４２を搭載せず、ベースボード３の電流測定端子３３に電流計測装置６を接続し、各クロックでの電流値をホストＰＣ５に蓄積し、電流値のデータにより、故障品７１の故障解析を行う点である。
【００６０】
図９は本発明の実施例３のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。図９のフローチャートでは、まず、ステップＳ９０１において、故障品７１の調査を開始すると、ステップＳ９０２において、故障品７１をベースボード３にセットする。ステップＳ９０３において、故障品７１にＮクロックを供給し、ステップＳ９０４において、故障品７１のクロック毎の電流値をホストＰＣ５に蓄積する。
【００６１】
次いで、ステップＳ９０５において、良品７２の調査を開始すると、ステップＳ９０６において、良品７２をベースボード３にセットする。ステップＳ９０７において、良品７２にＮクロックを供給し、ステップＳ９０８において、良品７２のクロック毎の電流値をホストＰＣ５に蓄積する。
【００６２】
その後、ステップＳ９０９において、ホストＰＣにて、故障品７１，良品７２の電流値を比較する。ステップＳ９１０において、Ｍクロック目で故障品７１の電流値が良品７２より大きくなった（Ｓ９１０：Ｙｅｓ）場合には、ステップＳ９１１のＩＣＥによる調査に移行する。故障品７１，良品７２の電流値に差が発生しない（Ｓ９１０：Ｎｏ）場合には、ステップＳ９１２において故障品７１の調査、ステップ９１３において良品７２の調査をそれぞれ実施する。
【００６３】
ステップＳ９１１において、ＩＣＥによる調査を開始すると、ステップＳ９１４において、ＩＣＥ７３をベースボード３にセットする。ステップＳ９１５において、ＩＣＥ７３に故障に対応したＭクロックを供給する。そして、ステップＳ９１６において、ＩＣＥにてＭクロック目のプログラムカウンタ値を読み、ステップＳ９１７において、プログラムカウンタ値から実行命令を解析して故障原因を推定する。
【符号の説明】
【００６４】
１ 顧客実機の基板
２ 信号取り出し手段
３ ベースボード
４ ユーティリティボード
５ ホストＰＣ
６ 電流計測装置
１１ 実機ソケット
２１ 分配器
２２ コネクタ
３１ サンプル実装ソケット
３２ ＩＣＥ用ＵＳＢ端子
３３ 電流測定端子
４１ ＦＰＧＡ
４２ Ｌｏｇ保管メモリ
４３ ＦＰＧＡ用ＵＳＢ端子
５１ ＵＳＢ端子
５２ 電流測定用ＵＳＢ端子
７１ 故障品
７２ 良品
７３ ＩＣＥ
【技術分野】
【０００１】
本発明はマイクロコンピュータの故障解析システムに関するものである。
【背景技術】
【０００２】
半導体装置は厳格な品質管理と製造過程毎の厳しい検査を経て出荷されるが、稀に検査をパスし市場に出てから隠れていた不具合が顕在化するものがある。これを市場クレーム品と呼び、製造メーカは市場から原因解明と再発防止を求められ、その対応に苦慮している。
【０００３】
市場クレーム品は、製造メーカに差し戻され故障解析が実施される。故障解析は、ＪＩＳ（日本工業規格）により「アイテムの潜在的または顕在的な故障のメカニズム・発生率及び故障の影響を検討し、是正処置を決定するための系統的な調査研究」と定義されており、その領域は広範囲に亘る。本発明が寄与するのは、初期の非破壊解析に属する部分である。
【０００４】
非破壊解析で得られる情報は、後の物理解析で欠陥位置の特定と原因の究明の手がかりとなり最終的に設計、プロセス、製造工程、検査工程へ再発防止策が反映されることでメーカは市場の要求に対する責任を果たし、より信頼性の高い製品の提供が可能になる。
【０００５】
製造メーカに差し戻された市場クレーム品は、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：大規模集積回路）テスタを用いた故障解析が実施される。初期の故障解析ではＬＳＩテスタ上での不具合再現が不可欠だが、多数の条件の組み合わせや複雑な通信プロトコルなどを与えないと再現しない不具合が多く、ＬＳＩテスタを用いて不具合を再現させることが極めて難しい場合がある。
【０００６】
例えば、ＬＳＩテスタは半導体装置の外部ピンからテストベクタを与え、内部回路を経て外部ピンに現れる挙動を期待値と照合することで良否を判定する。ＬＳＩテスタが半導体装置に与えることのできるテストベクタは有限であり、半導体装置の内部で発生した動作不具合がＬＳＩテスタで観測する外部端子に現れる前にテストベクタが尽きてしまえば不具合の再現はできない。
【０００７】
従来、前記の様にＬＳＩテスタで再現できない不具合に対しては、実機による不良解析が試みられてきた。ここで言う実機とは、市場クレーム品が組み込まれた最終製品自体、またはそれを構成するプリント基板を指し、半導体装置を購入した顧客から提供される。
【０００８】
実機は、組み込まれた半導体装置が不具合を引き起こす要因を含む環境そのものであり、実機と半導体装置間の入出力を解析することで、半導体装置が不具合を発症する条件を明らかにできる。また、様々な条件を変化させて不具合の発生要因を追い込んでゆくことも可能である。ただし、これら実機が示す挙動から半導体装置の回路内部のどの部位に欠陥があるかを類推し、後の物理解析の手がかりを得るには、知識と経験と洞察が必要であり熟練を要する。
【０００９】
実機による解析は従来から行われているが、実機を解析装置の一部として利用する例は見当たらない。良品との挙動比較により故障品を選別する方法は、下記の特許文献１〜４に記載がある。
【００１０】
半導体装置の検査や選別のために、良品との挙動比較により不具合品を篩い分ける装置は様々な方法と構成が考案されている。
【００１１】
また、特許文献５には、解析対象のマイコンの端子信号情報を、対象システム（本発明では顧客実機に相当）を用いて動作させてワークステーションに一旦記憶し、その後は、ワークステーション内にてマイコンに与える端子信号情報を再生して、正常なマイコンやエミュレータに入力信号として与えるロジックＬＳＩの不良解析システム及び不良解析方法が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平２−９５２８０号公報
【特許文献２】特開２００２−３６５３４２号公報
【特許文献３】特許３５６９１５４号公報
【特許文献４】特開平４−１２４９０号公報
【特許文献５】特開２００４−１０１２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
旧来のＬＳＩテスタを用いた不具合解析では、不具合の再現性に課題がある。また、実機と測定器を用いた解析は作業者のスキルに依存し、解析に時間を要すると言う問題がある。さらに、前記先行特許文献に記載の技術は、半導体装置の良否判定を目的としており、半導体装置に内在する不具合がどの様な条件で発生するかを特定するまでの情報を得ることはできないという課題が残っている。
【００１４】
また、特許文献５記載の発明では、「マイコンに与える端子信号情報を再生する」仕組み（例えば、図１２の端子デジタルＩＯ（Ｉｎｐｕｔ Ｏｕｔｐｕｔ：入出力）ボードなど）が必要になり、システム構成が複雑でコストが高くなり、また、アナログ入力信号も時間軸とアナログ値を記憶する仕組み（例えば図３６の記録アナログトレースデータやアナログＩＯボードなど）が必要になり、システム構成が複雑でコストが高くなるという問題点があった。
【００１５】
本発明の目的は、マイクロコンピュータの故障解析において、機能不具合を内在する半導体装置に対して、故障・不具合の確実な再現を可能とし、半導体装置に内蔵された回路のどの部分に問題があるかを解析することができるマイクロコンピュータ故障解析システムをシステム構成が安価で迅速な構築が可能なシステムとして提供することにある。
【課題を解決するための手段】
【００１６】
本発明のマイクロコンピュータ故障解析システムは、マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、前記クロックに同期して前記入力信号及び前記出力信号のレベルを記憶する信号記憶手段と、を備えたことを特徴とする。
【００１７】
本発明のマイクロコンピュータ故障解析システムは、更に、前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容をダンプして前記ホストコンピュータ内に蓄積し、次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続した状態で、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容をダンプして前記ホストコンピュータ内に蓄積することを特徴とする。
【００１８】
本発明のマイクロコンピュータ故障解析システムは、更に、前記ホストコンピュータは、前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の前記出力信号のレベルをクロック毎に比較することにより前記故障品が動作異常となるクロック数を検出し、前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により、前記クロック制御手段は、前記故障品が動作異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバッグ機能によって前記動作異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とする。
【００１９】
また、本発明のマイクロコンピュータ故障解析システムは、マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記入力信号及び前記出力信号のレベルを記憶する信号記憶手段と、前記クロックに同期して前記マイクロコンピュータの電流値を測定する電流測定手段と、を備えたことを特徴とする。
【００２０】
本発明のマイクロコンピュータ故障解析システムは、更に、前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容と前記クロックに同期した電流値をダンプして前記ホストコンピュータ内に蓄積し、次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続した状態で、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容と前記クロックに同期した電流値をダンプして前記ホストコンピュータ内に蓄積することを特徴とする。
【００２１】
本発明のマイクロコンピュータ故障解析システムは、更に、前記ホストコンピュータは、前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の前記出力信号のレベルをクロック毎に比較することにより前記故障品が動作異常となるクロック数を検出し、前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品が動作異常となるクロック数または前記故障品が電流異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバック機能によって前記動作異常または電流異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とする。
【００２２】
また、本発明のマイクロコンピュータ故障解析システムは、マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記マイクロコンピュータの電流値を測定する電流測定手段と、を備えたことを特徴とする。
【００２３】
本発明のマイクロコンピュータ故障解析システムは、更に、前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は前記所定数のクロックを供給し、前記ホストコンピュータは前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積し、次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記所定数のクロックを供給し、前記ホストコンピュータは前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積することを特徴とする。
【００２４】
本発明のマイクロコンピュータ故障解析システムは、更に、前記ホストコンピュータは前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の電流値をクロック毎に比較することにより前記故障品が電流異常となるクロック数を検出し、前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品が電流異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバッグ機能によって前記電流異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とする。
【発明の効果】
【００２５】
本発明によれば、マイクロコンピュータの良品との比較で故障品の不具合の発症が見分けられるため、期待値を用意する必要がなく、故障解析の効率を改善できる。
【００２６】
また、本発明によれば、マイクロコンピュータの不具合による動作異常又は電流異常をホストＰＣ上で比較検出できるため、動作クロックをカウントすることで、動作異常又は電流異常を起すタイミングが判り、解析対象の時間的範囲を絞り込むことができる。
【００２７】
更に、本発明によれば、ＩＣＥ（Ｉｎ Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｅｒ）を用いた場合には、動作異常を検知した時点でＩＣＥのデバッグ機能によってマイクロコンピュータ内のプログラムカウンタやレジスタなどの内部情報を読取ることが可能となり異常の原因となっている実行命令の推定などを容易に行うことができる。
【００２８】
以上のように、本発明によれば、マイクロコンピュータの故障解析を、ＬＳＩテスタなどの大規模設備を用いることなく、低コストで不具合の再現及び故障個所の推定が可能になる。
【図面の簡単な説明】
【００２９】
【図１】図１は本発明の実施例１のマイクロコンピュータ故障解析システムの構成図である。
【図２】図２は本発明の実施例１のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。
【図３】図３は本発明の実施例１のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。
【図４】図４は本発明の実施例２のマイクロコンピュータ故障解析システムの構成図である。
【図５】図５は本発明の実施例２のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。
【図６】図６は本発明の実施例２のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。
【図７】図７は本発明の実施例３のマイクロコンピュータ故障解析システムの構成図である。
【図８】図８は本発明の実施例３のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。
【図９】図９は本発明の実施例３のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態について、図面を参照して説明する。
【実施例１】
【００３１】
図１は、本発明の実施例１のマイクロコンピュータ故障解析システムの全体構成図である。図１において、１は顧客実機の基板、２は信号取り出し手段、３はベースボード、４はユーティリティボード、５はホストＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）を示している。
【００３２】
顧客実機の基板１には実機ソケット１１が設けられ、信号取り出し手段２には分配器２１とコネクタ２２が接続されている。ベースボード３には、故障品、良品、ＩＣＥ（Ｉｎ Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｅｒ）コネクタを搭載するＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ：被検査装置）用のサンプル実装ソケット３１と電流測定端子３３が搭載され、ユーティリティボード４には、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）４１とＬｏｇ（ログ）保管メモリ４２が搭載されている。また、ベースボード３のＩＣＥ用ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）端子３２とユーティリティボード４のＦＰＧＡ用ＵＳＢ端子４３は、ホストＰＣ５のＵＳＢ端子５１と接続されている。
【００３３】
ユーティリティボード４のＦＰＧＡ４１は、ＤＵＴのＸ１，ＸＴ１，Ｒｅｓｅｔ端子への入力信号の制御、各端子の端子状態の観測、各端子からの出力のバッファリング（Ｌｏｇ保管メモリ４２へのデータ記録）等の制御を行うとともに、ホストＰＣ５とのインターフェイス（Ｉ／Ｆ）制御、クロック数のカウント・制御を行う。
【００３４】
また、ホストＰＣ５は、ＦＰＧＡ４１とのインターフェイス（Ｉ／Ｆ）制御、取得したＬｏｇ（ログ）のグラフ化、ＩＣＥ制御（デバッガ使用）を行う。
【００３５】
図２は本発明の実施例１のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。図２において、顧客実機の基板１に実装されたマイクロコンピュータが故障すると、故障品７１が顧客実機の基板１のソケット１１から取り外される。顧客実機の基板１のソケット１１とベースボード３のサンプル実装ソケット３１とが信号取り出し手段２により接続され、顧客実機の基板１の端子状態は、ベースボード３上のＤＵＴ及び分配器２１とコネクタ２２を介してユーティリティボード上のＦＰＧＡ４１に送信可能となる。
【００３６】
第一段階の故障品の調査では、顧客実機の基板１のソケット１１から取り外された故障品７１は、ベースボード３のサンプル実装ソケット３１にセットされ、ホストＰＣ５の指示により、ユーティリティボード４のＦＰＧＡ４１が、故障品７１に対して、所定のクロック数Ｎだけ、制御信号を送信し、故障品７１からの各端子出力は、ＦＰＧＡ４１により端子状態が観測され、Ｌｏｇ保管メモリ４２に記録される。Ｌｏｇ保管メモリ４２に記録された故障品７１の各クロック数の端子状態のデータはＵＳＢ端子４３，５１を介してホストＰＣ５に蓄積される。
【００３７】
次の第二段階の良品の調査では、故障品７１がベースボード３のサンプル実装ソケット３１から取り外され、良品７２がベースボード３のサンプル実装ソケット３１にセットされる。第一段階と同様に、ホストＰＣ５の指示により、ユーティリティボード４のＦＰＧＡ４１が、良品７２に対して、所定のクロック数Ｎだけ、制御信号を送信し、良品７２からの各端子出力は、ＦＰＧＡ４１により端子状態が観測され、Ｌｏｇ保管メモリ４２に記録される。Ｌｏｇ保管メモリ４２に記録された良品７２の各クロック数の端子状態のデータはＵＳＢ端子４３，５１を介してホストＰＣ５に蓄積される。
【００３８】
そして、第三段階の故障品・良品のチェックでは、ホストＰＣ５に蓄積された故障品７１と良品７２の各クロック数での端子状態のデータを比較する。例えば、クロック数Ｍで、故障品７１と良品７２の端子状態のデータが異なる場合には、クロック数Ｍに対応するステップで、故障品７１にエラーが発生していると推測することができる。
【００３９】
次いで、第四段階のＩＣＥ調査では、良品７２がベースボード３のサンプル実装ソケット３１から取り外され、ＩＣＥ７３のソケットはベースボード３のサンプル実装ソケット３１にセットされる。この状態で、ＩＣＥ７３に故障発生のクロック数Ｍを供給する。ＩＣＥ７３はデバック機能を備えており、クロック数Ｍに対応したプログラムカウンタ値を読み取ることができ、プログラムカウンタ値から実行命令を解析して故障原因を推定することができる。
【００４０】
図３は本発明の実施例１のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。図３のフローチャートでは、まず、ステップＳ３０１において、故障品７１の調査を開始すると、ステップＳ３０２において、故障品７１をベースボード３にセットする。ステップＳ３０３において、故障品７１にＮクロックを供給し、ステップＳ３０４において、故障品７１の入・出力信号レベルをホストＰＣ５に蓄積する。
【００４１】
次いで、ステップＳ３０５において、良品７２の調査を開始すると、ステップＳ３０６において、良品７２をベースボード３にセットする。ステップＳ３０７において、良品７２にＮクロックを供給し、ステップＳ３０８において、良品７２の入・出力信号レベルをホストＰＣ５に蓄積する。
【００４２】
その後、ステップＳ３０９において、ホストＰＣにて、故障品７１，良品７２の入・出力信号レベルを比較する。ステップＳ３１０において、Ｍクロック目で故障品７１，良品７２の入・出力信号レベルに差が発生した（Ｓ３１０：Ｙｅｓ）場合には、ステップＳ３１１のＩＣＥによる調査に移行する。故障品７１，良品７２の入・出力信号レベルに差が発生しない（Ｓ３１０：Ｎｏ）場合には、ステップＳ３１２において故障品７１の調査、ステップ３１３において良品７２の調査をそれぞれ実施する。
【００４３】
ステップＳ３１１において、ＩＣＥによる調査を開始すると、ステップＳ３１４において、ＩＣＥ７３をベースボード３にセットする。ステップＳ３１５において、ＩＣＥ７３に故障に対応したＭクロックを供給する。そして、ステップＳ３１６において、ＩＣＥにてＭクロック目のプログラムカウンタ値を読み、ステップＳ３１７において、プログラムカウンタ値から実行命令を解析して故障原因を推定する。
【実施例２】
【００４４】
図４は本発明の実施例２のマイクロコンピュータ故障解析システムの構成図である。図４において、１は顧客実機の基板、２は信号取り出し手段、３はベースボード、４はユーティリティボード、５はホストＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、６は電流計測装置を示している。
【００４５】
顧客実機の基板１には実機ソケット１１が設けられ、信号取り出し手段２には分配器２１とコネクタ２２が接続されている。ベースボード３には、故障品、良品、ＩＣＥ（Ｉｎ Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｅｒ）コネクタを搭載するＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ：被検査装置）用のサンプル実装ソケット３１と電流測定端子３３が搭載され、ユーティリティボード４には、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）４１とＬｏｇ（ログ）保管メモリ４２が搭載されている。また、電流計測装置６はベースボード３の電流測定端子３３に接続されている。ベースボード３のＩＣＥ用ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）端子３２とユーティリティボード４のＦＰＧＡ用ＵＳＢ端子４３は、ホストＰＣ５のＵＳＢ端子５１と接続され、電流計測装置６は、ホストＰＣ５の電流測定用ＵＳＢ端子５２と接続されている。
【００４６】
ユーティリティボード４のＦＰＧＡ４１は、ＤＵＴのＸ１，ＸＴ１，Ｒｅｓｅｔ端子への入力信号の制御、各端子の端子状態の観測、各端子からの出力のバッファリング（Ｌｏｇ保管メモリ４２へのデータ記録）等の制御を行うとともに、ホストＰＣ５とのインターフェイス（Ｉ／Ｆ）制御、クロック数のカウント・制御を行う。
【００４７】
また、ホストＰＣ５は、ＦＰＧＡ４１とのインターフェイス（Ｉ／Ｆ）制御、取得したＬｏｇ（ログ）あるいは取得した電流値のグラフ化、ＩＣＥ制御（デバッガ使用）を行う。
【００４８】
図５は本発明の実施例２のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。実施例１と同様に、故障品７１と、良品７２と、ＩＣＥ７３をベースボード３のサンプル実装ソケット３１に搭載して、マイクロコンピュータの故障解析を実行する。
【００４９】
実施例１との相違点は、ユーティリティボード４にＬｏｇ（ログ）保管メモリ４２を搭載して、入・出力信号レベルのＬｏｇデータを記憶して、入・出力信号レベルの差により故障を推測するのみならず、ベースボード３の電流測定端子３３に電流計測装置６を接続し、各クロックでの電流値をもホストＰＣ５に蓄積し、入・出力信号レベルと電流値の双方のデータにより、故障品７１の故障解析を行う点である。
【００５０】
図６は本発明の実施例２のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。図６のフローチャートでは、まず、ステップＳ６０１において、故障品７１の調査を開始すると、ステップＳ６０２において、故障品７１をベースボード３にセットする。ステップＳ６０３において、故障品７１にＮクロックを供給し、ステップＳ６０４において、故障品７１の入・出力信号レベルとクロック毎の電流値をホストＰＣ５に蓄積する。
【００５１】
次いで、ステップＳ６０５において、良品７２の調査を開始すると、ステップＳ６０６において、良品７２をベースボード３にセットする。ステップＳ６０７において、良品７２にＮクロックを供給し、ステップＳ６０８において、良品７２の入・出力信号レベルとクロック毎の電流値をホストＰＣ５に蓄積する。
【００５２】
その後、ステップＳ６０９において、ホストＰＣにて、故障品７１，良品７２の入・出力信号レベルと電流値を比較する。ステップＳ６１０において、Ｍクロック目で故障品７１，良品７２の入・出力信号レベルに差が発生した（Ｓ６１０：Ｙｅｓ）場合、あるいは故障品７１の電流値が良品７２より大きくなった（Ｓ６１０：Ｙｅｓ）場合には、ステップＳ６１１のＩＣＥによる調査に移行する。故障品７１，良品７２の入・出力信号レベルに差が発生しない（Ｓ６１０：Ｎｏ）場合あるいは電流値に差が発生しない（Ｓ６１０：Ｎｏ）場合には、ステップＳ６１２において故障品７１の調査、ステップ６１３において良品７２の調査をそれぞれ実施する。
【００５３】
ステップＳ６１１において、ＩＣＥによる調査を開始すると、ステップＳ６１４において、ＩＣＥ７３をベースボード３にセットする。ステップＳ６１５において、ＩＣＥ７３に故障に対応したＭクロックを供給する。そして、ステップＳ６１６において、ＩＣＥにてＭクロック目のプログラムカウンタ値を読み、ステップＳ６１７において、プログラムカウンタ値から実行命令を解析して故障原因を推定する。
【実施例３】
【００５４】
図７は本発明の実施例３のマイクロコンピュータ故障解析システムの構成図である。図７において、１は顧客実機の基板、２は信号取り出し手段、３はベースボード、４はユーティリティボード、５はホストＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、６は電流計測装置を示している。
【００５５】
顧客実機の基板１には実機ソケット１１が設けられ、信号取り出し手段２には分配器２１とコネクタ２２が接続されている。ベースボード３には、故障品、良品、ＩＣＥ（Ｉｎ Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｅｒ）コネクタを搭載するＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ：被検査装置）用のサンプル実装ソケット３１と電流測定端子３３が搭載され、ユーティリティボード４には、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）４１が搭載されている。また、電流計測装置６はベースボード３の電流測定端子３３に接続されている。ベースボード３のＩＣＥ用ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）端子３２はとユーティリティボード４のＦＰＧＡ用ＵＳＢ端子４３は、ホストＰＣ５のＵＳＢ端子５１と接続され、電流計測装置６は、ホストＰＣ５の電流測定用ＵＳＢ端子５２と接続されている。
【００５６】
ユーティリティボード４のＦＰＧＡ４１は、ＤＵＴのＸ１，ＸＴ１，Ｒｅｓｅｔ端子への入力信号の制御、各端子の端子状態の観測等の制御を行うとともに、ホストＰＣ５とのインターフェイス（Ｉ／Ｆ）制御、クロック数のカウント・制御を行う。
【００５７】
また、ホストＰＣ５は、ＦＰＧＡ４１とのインターフェイス（Ｉ／Ｆ）制御、取得した電流値のグラフ化、ＩＣＥ制御（デバッガ使用）を行う。
【００５８】
図８は本発明の実施例３のマイクロコンピュータ故障解析システムの動作の各段階を示す図である。実施例１と同様に、故障品７１と、良品７２と、ＩＣＥ７３をベースボード３のサンプル実装ソケット３１に搭載して、マイクロコンピュータの故障解析を実行する。
【００５９】
実施例１、２との相違点は、実施例３では、ユーティリティボード４にＬｏｇ（ログ）保管メモリ４２を搭載せず、ベースボード３の電流測定端子３３に電流計測装置６を接続し、各クロックでの電流値をホストＰＣ５に蓄積し、電流値のデータにより、故障品７１の故障解析を行う点である。
【００６０】
図９は本発明の実施例３のマイクロコンピュータ故障解析システムによる故障解析動作のフローチャートである。図９のフローチャートでは、まず、ステップＳ９０１において、故障品７１の調査を開始すると、ステップＳ９０２において、故障品７１をベースボード３にセットする。ステップＳ９０３において、故障品７１にＮクロックを供給し、ステップＳ９０４において、故障品７１のクロック毎の電流値をホストＰＣ５に蓄積する。
【００６１】
次いで、ステップＳ９０５において、良品７２の調査を開始すると、ステップＳ９０６において、良品７２をベースボード３にセットする。ステップＳ９０７において、良品７２にＮクロックを供給し、ステップＳ９０８において、良品７２のクロック毎の電流値をホストＰＣ５に蓄積する。
【００６２】
その後、ステップＳ９０９において、ホストＰＣにて、故障品７１，良品７２の電流値を比較する。ステップＳ９１０において、Ｍクロック目で故障品７１の電流値が良品７２より大きくなった（Ｓ９１０：Ｙｅｓ）場合には、ステップＳ９１１のＩＣＥによる調査に移行する。故障品７１，良品７２の電流値に差が発生しない（Ｓ９１０：Ｎｏ）場合には、ステップＳ９１２において故障品７１の調査、ステップ９１３において良品７２の調査をそれぞれ実施する。
【００６３】
ステップＳ９１１において、ＩＣＥによる調査を開始すると、ステップＳ９１４において、ＩＣＥ７３をベースボード３にセットする。ステップＳ９１５において、ＩＣＥ７３に故障に対応したＭクロックを供給する。そして、ステップＳ９１６において、ＩＣＥにてＭクロック目のプログラムカウンタ値を読み、ステップＳ９１７において、プログラムカウンタ値から実行命令を解析して故障原因を推定する。
【符号の説明】
【００６４】
１ 顧客実機の基板
２ 信号取り出し手段
３ ベースボード
４ ユーティリティボード
５ ホストＰＣ
６ 電流計測装置
１１ 実機ソケット
２１ 分配器
２２ コネクタ
３１ サンプル実装ソケット
３２ ＩＣＥ用ＵＳＢ端子
３３ 電流測定端子
４１ ＦＰＧＡ
４２ Ｌｏｇ保管メモリ
４３ ＦＰＧＡ用ＵＳＢ端子
５１ ＵＳＢ端子
５２ 電流測定用ＵＳＢ端子
７１ 故障品
７２ 良品
７３ ＩＣＥ
【特許請求の範囲】
【請求項１】
マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、
実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、
前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、
前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記入力信号及び前記出力信号のレベルを記憶する信号記憶手段と、を備えたことを特徴とするマイクロコンピュータ故障解析システム。
【請求項２】
請求項１に記載のマイクロコンピュータ故障解析システムにおいて、
前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容を前記ホストコンピュータ内にダンプして蓄積し、
次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続した状態で、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容を前記ホストコンピュータ内にダンプして蓄積することを特徴とするマイクロコンピュータ故障解析システム。
【請求項３】
請求項２に記載のマイクロコンピュータ故障解析システムにおいて、
前記ホストコンピュータは、前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の前記出力信号のレベルをクロック毎に比較することにより前記故障品が動作異常となるクロック数を検出し、
前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品が動作異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバッグ機能によって前記動作異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とするマイクロコンピュータ故障解析システム。
【請求項４】
マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、
実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、
前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、
前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記入力信号及び前記出力信号のレベルを記憶する信号記憶手段と、前記クロックに同期して前記マイクロコンピュータの電流値を測定する電流測定手段と、を備えたことを特徴とするマイクロコンピュータ故障解析システム。
【請求項５】
請求項４に記載のマイクロコンピュータ故障解析システムにおいて、
前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容と前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積し、
次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続した状態で、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容と前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積することを特徴とするマイクロコンピュータ故障解析システム。
【請求項６】
請求項５に記載のマイクロコンピュータ故障解析システムにおいて、
前記ホストコンピュータは、前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の前記出力信号のレベルまたは電流値をクロック毎に比較することにより前記故障品が動作異常または電流異常となるクロック数を検出し、
前記インサーキットエミュレータと前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品が動作異常となるクロック数または前記故障品の電流異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバック機能によって前記動作異常または電流異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とするマイクロコンピュータ故障解析システム。
【請求項７】
マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、
実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、
前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、
前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記マイクロコンピュータの電流値を測定する電流測定手段と、を備えたことを特徴とするマイクロコンピュータ故障解析システム。
【請求項８】
請求項７に記載のマイクロコンピュータ故障解析システムにおいて、
前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は前記所定数のクロックを供給し、前記ホストコンピュータは前記クロックに同期した電流値をダンプして蓄積し、
次に、前記良品と前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記所定数のクロックを供給し、前記ホストコンピュータは前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積することを特徴とするマイクロコンピュータ故障解析システム。
【請求項９】
請求項８に記載のマイクロコンピュータ故障解析システムにおいて、
前記ホストコンピュータは前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の電流値をクロック毎に比較することにより前記故障品が電流異常となるクロック数を検出し、
前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品の電流異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバッグ機能によって前記電流異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とするマイクロコンピュータ故障解析システム。
【請求項１】
マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、
実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、
前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、
前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記入力信号及び前記出力信号のレベルを記憶する信号記憶手段と、を備えたことを特徴とするマイクロコンピュータ故障解析システム。
【請求項２】
請求項１に記載のマイクロコンピュータ故障解析システムにおいて、
前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容を前記ホストコンピュータ内にダンプして蓄積し、
次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続した状態で、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容を前記ホストコンピュータ内にダンプして蓄積することを特徴とするマイクロコンピュータ故障解析システム。
【請求項３】
請求項２に記載のマイクロコンピュータ故障解析システムにおいて、
前記ホストコンピュータは、前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の前記出力信号のレベルをクロック毎に比較することにより前記故障品が動作異常となるクロック数を検出し、
前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品が動作異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバッグ機能によって前記動作異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とするマイクロコンピュータ故障解析システム。
【請求項４】
マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、
実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、
前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、
前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記入力信号及び前記出力信号のレベルを記憶する信号記憶手段と、前記クロックに同期して前記マイクロコンピュータの電流値を測定する電流測定手段と、を備えたことを特徴とするマイクロコンピュータ故障解析システム。
【請求項５】
請求項４に記載のマイクロコンピュータ故障解析システムにおいて、
前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容と前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積し、
次に、前記良品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続した状態で、前記クロック制御手段は、前記所定数のクロックを供給し、前記信号記憶手段は、前記入力信号及び前記出力信号を記憶し、前記ホストコンピュータは、前記信号記憶手段の記憶内容と前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積することを特徴とするマイクロコンピュータ故障解析システム。
【請求項６】
請求項５に記載のマイクロコンピュータ故障解析システムにおいて、
前記ホストコンピュータは、前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の前記出力信号のレベルまたは電流値をクロック毎に比較することにより前記故障品が動作異常または電流異常となるクロック数を検出し、
前記インサーキットエミュレータと前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品が動作異常となるクロック数または前記故障品の電流異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバック機能によって前記動作異常または電流異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とするマイクロコンピュータ故障解析システム。
【請求項７】
マイクロコンピュータが実装され、前記マイクロコンピュータに入力信号を与える信号出力手段及び前記マイクロコンピュータからの出力信号に基づき所定の動作を行う回路手段を備えた基板と、
実装された前記マイクロコンピュータを取り外した前記基板上のフットパターンから前記入力信号及び前記出力信号を前記基板の外部に取り出す信号取り出し手段と、
前記入力信号及び前記出力信号を取り出す前記信号取り出し手段と接続する前記マイクロコンピュータの故障品又は前記マイクロコンピュータの良品又は前記マイクロコンピュータのインサーキットエミュレータと、
前記マイクロコンピュータを動作させるために、ホストコンピュータの指示により所定数のクロックを前記マイクロコンピュータに供給するクロック制御手段と、
前記クロックに同期して前記マイクロコンピュータの電流値を測定する電流測定手段と、を備えたことを特徴とするマイクロコンピュータ故障解析システム。
【請求項８】
請求項７に記載のマイクロコンピュータ故障解析システムにおいて、
前記故障品と、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記クロック制御手段は前記所定数のクロックを供給し、前記ホストコンピュータは前記クロックに同期した電流値をダンプして蓄積し、
次に、前記良品と前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記所定数のクロックを供給し、前記ホストコンピュータは前記クロックに同期した電流値を前記ホストコンピュータ内にダンプして蓄積することを特徴とするマイクロコンピュータ故障解析システム。
【請求項９】
請求項８に記載のマイクロコンピュータ故障解析システムにおいて、
前記ホストコンピュータは前記ホストコンピュータ内に蓄積された前記故障品及び前記良品の電流値をクロック毎に比較することにより前記故障品が電流異常となるクロック数を検出し、
前記インサーキットエミュレータと、前記入力信号及び前記出力信号を取り出す前記信号取り出し手段とを接続して、前記ホストコンピュータの指示により前記クロック制御手段は、前記故障品の電流異常となるクロック数までクロックを供給して、前記インサーキットエミュレータが有するデバッグ機能によって前記電流異常の発生に対応したプログラム箇所を検出するようにしたことを特徴とするマイクロコンピュータ故障解析システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１１３４４７（Ｐ２０１１−１１３４４７Ａ）
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願番号】特願２００９−２７１３０２（Ｐ２００９−２７１３０２）
【出願日】平成２１年１１月３０日（２００９．１１．３０）
【出願人】（５０１３５８５０７）株式会社シスウェーブ (17)
【Ｆターム（参考）】
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願日】平成２１年１１月３０日（２００９．１１．３０）
【出願人】（５０１３５８５０７）株式会社シスウェーブ (17)
【Ｆターム（参考）】
[ Back to top ]