【課題】本発明は、複数の機能モジュールのうちどの機能モジュールでエラーが発生しているかを簡単な構成で検出する半導体集積回路、エラー検査方法、エラー検査プログラム及び記録媒体に関する。
【解決手段】ＡＳＩＣ１は、１つのエラー検出回路Ｅｋを搭載して、エラー検出回路Ｅｋが、シリアル接続されて順次データ処理する複数の機能モジュールＭａ〜Ｍｊのエラー検出を行う。エラー検出回路Ｅｋは、データ転送状況確認部１２が、連続する機能モジュールＭａ〜Ｍｊ間で交換される信号の転送状況を確認して、監視対象の１対の連続する特定機能モジュールＭａ〜Ｍｊを特定し、セレクタ１１が、特定機能モジュールＭａ〜Ｍｊ間で転送されるライトコマンド信号MCmd[0]とデータ受取信号SCmdAcceptを取得して、エラー発生条件比較部１３が、これらの信号に基づいてエラー発生原因が１対の特定機能モジュールＭａ〜Ｍｊのうちいずれにあるかを判定する。 （もっと読む）

【課題】ＬＳＩ等の半導体装置内部の信号の遷移を容易に確認することが可能な解析システム及び半導体装置を提供すること。
【解決手段】半導体装置の内部において、解析対象となる内部信号が入力され、内部信号の遷移を検出すると所定のコードに変換して出力するとともに、内部信号の遷移を報知する報知信号を出力する符号化回路と、半導体装置の内部において、符号化回路から出力されるコードを格納する内部メモリと、半導体装置の外部において、符号化回路から出力される報知信号が入力され、内部信号の遷移タイミングを計時する計時回路と、半導体装置の外部において、計時回路で計時された時間情報を格納する外部メモリと、を備える。 （もっと読む）

【課題】本発明は、デバッグを高精度に、かつ、効率的に行う半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体に関する。
【解決手段】ＭＦＰコントローラボード１の画像処理ＡＳＩＣ１３は、Ｉ／Ｆ２１から入力される画像データに対して、複数のアルゴ処理部２２ａ〜２２ｎが適宜の順序で所定の画像処理を施してＩ／Ｆ２３から外部に出力するが、デバッグ時に、スキャナエミュレータ１１０から入力されて、Ｉ／Ｆ２１及びアルゴ処理部２２ａ〜２２ｎから出力される画像データのハッシュ値をハッシュ計算部２４ａ〜２４ｎ+1で生成して、それぞれ結果保存レジスタ２５ａ〜２５ｎ+1に保持する。この結果保存レジスタ２５ａ〜２５ｎ+1のハッシュ値をデバッガ端末１００が取り出すことでデバッグすることができる。 （もっと読む）

【課題】初期の故障解析において、機能不具合を内在する半導体装置に対して確実な不具合の再現を可能とし、半導体装置に内蔵された回路のどの部分に問題があるかを解析するマイクロコンピュータ故障解析システムを提供する。
【解決手段】顧客実機の基板１とベースボード３を接続しベースボード３とユーティリティボード４と、ホストＰＣ５とを備えたマイクロコンピュータ故障解析システムにおいて、顧客実機の基板１から取り外した故障品７１と、良品７２をそれぞれベースボード３に搭載して各クロック数での入・出力信号レベルをホストＰＣ５に蓄積し、故障品７１と良品７２の各クロック数での入・出力信号レベルの比較から故障時のクロック数を推定し、ＩＣＥ７３をベースボード３に搭載して故障時のクロック数を供給してデバッグ機能により故障原因を推定する。 （もっと読む）

【課題】演算回路の検証を容易にし、且つ所要時間の短縮を図る。
【解決手段】検証対象の演算回路３１を表す回路記述から、配線を表す“ｗｉｒｅ”等の記述を、内部信号を表す記述として抽出し（ステップＳ１１）、これに基づき演算回路３１の内部信号の配線と選択回路３２の入力端子とを接続して、選択回路３２が接続された演算回路３１を表す回路記述を生成する（ステップＳ１２）。生成した回路記述をもとに、選択回路３２が接続された演算回路３１を半導体集積回路７ａに構築する（ステップＳ１４）。また、選択回路３２の入力端子とこれに接続された内部信号の配線との対応を表すマッピングデータを生成し表示する（ステップＳ１３）。設計者が、マッピングデータを参照し、所望の内部信号に対応するアドレスを選択回路３２に対して指定することで、指定した内部信号が選択され半導体集積回路７ａの出力端子から出力される。 （もっと読む）

【課題】 半導体集積回路の故障診断に関し、ディレイ故障の故障箇所を高精度に特定する。
【解決手段】 故障仮定と終点フリップフロップＦＦ抽出部１１６を設け、故障仮定情報より故障仮定を選択し、故障仮定より出力側に向かって論理トレースを実行する。故障仮定からトレースの結果得られた終点のフリップフロップＦＦのテスト結果を判定する（１１７）。終点のフリップフロップＦＦまでの伝搬経路の最大値と最小値を求め、そこからディレイ余裕度を求める。ディレイ余裕度と１１７で求めたテスト結果を用いてディレイ範囲を求め（１１８）、故障候補とディレイ範囲決定部１１９で故障候補とディレイ故障のディレイ範囲を特定する。 （もっと読む）

【課題】 機能ブロックの出力を受けて動作する回路のテストを簡易なテストパターンを用いて実施し、テストコストを削減する。
【解決手段】 データ入力部は、外部データ入力端子に供給される入力データ信号を受ける。記憶部は、データ入力部で受けた入力データ信号を保持する。タイミング生成部は、出力要求信号に応答してタイミング信号を生成する。データ出力部は、記憶部に保持された入力データ信号をタイミング信号に同期して出力データ信号として出力する。テスト出力制御部は、データ入力部で受けた入力データ信号をタイミング信号に同期して出力する。データセレクタは、通常動作モード中に、データ出力部からの出力データ信号を外部データ出力端子に出力し、テストモード中に、テスト出力制御部からの入力データ信号を外部データ出力端子に出力する。 （もっと読む）

【課題】使用可能なユーザ定義命令コードが不足する集積回路に対しても使用可能な命令コードを擬似的に増やして各スキャンチェーンに割り当て可能にし内部ラッチのスキャンイン／アウト動作を実現する。
【解決手段】ＪＴＡＧポートを第一のシリアルインタフェース（ＳＩ）として備える集積回路５０Ａが、各スキャンチェーンが直列接続の複数のラッチで構成される複数のスキャンチェーンと、第二のＳＩを介して設定されるループ選択レジスタ６２と、第一のＳＩを介して設定される命令レジスタ５４と、ループ選択レジスタ内の値と命令レジスタ内の命令コードとに基づいて一つのスキャンチェーンを選択し、そのスキャンチェーンに対して第一のＳＩを介してのデータのシフトイン及びシフトアウトを実行する回路と、を具備する。スキャン装置は、第二のＳＩを介してループ選択レジスタに値を設定し、第一のＳＩを介して命令レジスタに命令コードを設定する。 （もっと読む）

【課題】クロックドメイン間のデータ転送においてリリース・キャプチャクロックの到着時間がクロックドメイン毎に異なっていても、受信側のスキャンラッチが本来のデータをリリースできるようにする。
【解決手段】それぞれが別個のクロック発生回路によりテスト用のクロックを供給される複数のクロックドメインを含み、各クロックドメインにおいて、他のクロックドメインから入力を受け取るクロックドメイン境界のスキャンラッチが、第１クロックに応答して入力をラッチするマスターラッチ３０と、第２クロックに応答してマスターラッチの出力をラッチするスレーブラッチ３２と、モード切替信号が第１レベルのときにスキャン入力をマスターラッチに供給し第２レベルのときにシステム入力をマスターラッチに供給するセレクタ３４と、モード切替信号が第１レベルから第２レベルに遷移したときに第１クロックをオフにするクロック制御回路３６とを含む。 （もっと読む）

【課題】プロセッサ・システムの機能ユニットにエラーを注入し、それらの機能ユニットで発生する非注入エラーを観察する方法および装置を提供すること。
【解決手段】ローカル・エラー・ハンドラ層が、ローカル・レベルで各種機能ユニットにエラー注入を行う。グローバル障害分離レジスタ（ＦＩＲ）層が、ローカル・エラー・ハンドラ層に結合して、プロセッサ・システムの複数の機能ユニットにおけるローカル・エラーの処理を調整する。ソフトウェア・デバッガ・アプリケーションまたはシステム・ソフトウェアが、グローバルＦＩＲ層と通信してエラー処理を制御する。 （もっと読む）

【課題】トレースメモリを増大させることなく、デバッグ情報を外部に伝えることができる半導体集積回路を提供する。
【解決手段】第１クロックＣ１に同期してイベントを実行しデバッグ情報ｄ１を生成する内部回路１８と、イベントの実イベント値が設定されたトリガイベント値に一致するブレークポイントでトリガーｄ５を発生させるイベント一致比較回路３と、トリガーｄ５により第１クロックＣ１の内部回路１８への出力を停止する第１クロックジェネレータＣＧ１と、トリガーｄ５により第２クロックＣ２を発生させる第２クロックジェネレータＣＧ２と、トリガーｄ５の発生時に生成されたデバッグ情報ｄ１を記憶し記憶したデバッグ情報ｄ１を第２クロックＣ２に同期しながら出力する記憶部１３を有する。 （もっと読む）

【課題】 複数のＣＰＵを内蔵する半導体集積回路をテストする際に、半導体集積回路の内部において複数のＣＰＵの演算結果を期待値と比較判定することにより、テスト時間を短縮する。
【解決手段】 この半導体集積回路は、同一のテストパターンに基づいて演算を行うことにより、それぞれの演算結果を出力値パターンとして出力する複数のＣＰＵ２０と、同一の期待値パターンをパラレルに入力し、複数のＣＰＵからそれぞれ出力される出力値パターンを期待値パターンと比較することにより、複数のＣＰＵについての複数の比較結果をそれぞれ出力する複数組の比較器４１〜４４と、複数組の比較器からそれぞれ出力される複数の比較結果に基づいて、複数のＣＰＵの内の少なくとも１つから出力される出力値パターンと期待値パターンとが一致しない場合に不一致を示す情報を出力する不一致検出回路５０とを具備する。 （もっと読む）

【課題】 集積回路が稼動中でも故障診断が可能であり、この集積回路の診断中に別の回路からのアクセスが起こっても、このアクセスに応答しながら診断動作を続けたり、適切に診断動作を中断して診断前の状態に復帰したりすることが可能な集積回路を提供する。
【解決手段】 論理回路１の診断回路２を有する集積回路において、論理回路１の内部状態を保持するレジスタ５４と、レジスタ５４に保持された内部状態を論理回路１に入力できる復帰回路４を有し、集積回路は通常動作と診断動作の切り替えが可能であり、通常動作から診断動作に移行する間に論理回路１の内部状態をレジスタ５４に保持して診断動作となり、診断動作中に集積回路に対して起こったアクセスに対してはレジスタ５４によって応答したり、復帰回路４によってレジスタ５４に保持した内部状態を論理回路１に復帰させたりする。 （もっと読む）

【課題】チップマルチプロセッサのバウンダリスキャンを拡張したエラー情報収集をチップシングルプロセッサとのピン互換を損なうことなく実現する。
【解決手段】ＬＳＩチップ１０上に形成されたＣＰＵコア１４−１、１４−２に内蔵された複数のエラー保持用ラッチを一本のエラー収集用スキャンチェーン４８に接続構成し、エラー収集用スキャンチェーン４８の中をＣＰＵコア１４−１、１４−２に対応したＣＰＵラッチ群５６−１、５６−２に分け、テスト動作時に２つのＣＰＵコアの内の縮退したＣＰＵコアに対応したエラー保持用ラッチ群のラッチ内容をマスクさせるマスク回路５８−１、５８−２を設け、エラー発生時にエラー収集用スキャンチェーン４８をスキャンアウトしてエラー情報を収集する
（もっと読む）

【課題】 半導体集積回路の複雑化のため、フリップフロップの個数は大幅に増大し、半導体集積回路を検査をするためのテストパターンが複雑になり、半導体集積回路の検査時間は長くなり、コストの増大を招いている。そこで、検査系列生成において、実際の半導体集積回路の検査時間を短縮できるようにする。
【解決手段】 分割単位数と外部ピン数を基に、分割単位ごとにスキャンインピンを共有する複数のスキャンチェーン接続形式候補を求めるステップＳ６１と、求めたスキャンチェーン接続形式候補と分割単位ごとのパラレル検査系列長と分割単位ごとのスキャンＦＦ数とに基づいて半導体集積回路のシリアル検査系列長を求めるステップＳ６２と、求めたスキャンチェーン接続形式候補の中から、ステップＳ６２で求めた最も短いシリアル検査系列長となるスキャンチェーン接続形式を選択し、スキャンチェーンの接続を行うステップＳ６３とを有する。 （もっと読む）

【課題】 回路規模の増大を招くことなく、システムＬＳＩ全体の初期化にかかる時間を少なくする。
【解決手段】 システムＬＳＩ１０１の外部不揮発性ＲＡＭ制御回路１１１の内部に、通常動作に使用する内部バス１５３とスキャンチェーン１６１とを選択的に切り替えるスキャンチェーン切替回路１２４と、スキャンチェーン１６１を選択したときに外部不揮発性ＲＡＭ１０３を制御するスキャン回路１２１とを備えておき、初期設定時には、外部不揮発性ＲＡＭ１０３に記録されている初期設定値を、外部ワークＲＡＭ１０２や内蔵マイコン１１３を経由せずに直接内部のレジスタに設定させる。 （もっと読む）

電子回路が提供され、電子回路は、第１及び第２の組み合わせ論理ブロック；及び前記論理ブロックの間に位置するラッチを有し；前記電子回路は、前記ラッチがイネーブル信号に応じて開閉される通常モード、及び前記ラッチが開に保持される試験モードで動作する。
（もっと読む）