モノリシツクマイクロ波集積回路

【目的】ＭＭＩＣの入出力部を外部回路に接続するためのワイヤーをインピーダンス整合用スタブにボンデイングすることにより、ボンデイングパッドを省略し、ボンデイングパッドの影響のないＭＭＩＣを構成する。
【構成】マイクロストリップ線路３の入力部あるいは出力部に設けられたインピーダンス整合用スタブ４４に外部回路との接続用ワイヤー３６のボンデイングパッドとしての機能を持たせ、上記接続用ワイヤー３６を上記スタブ４４上の所定の領域４５にボンデイングしたことを特徴とする。

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体基板上に構成されたモノリシックマイクロ波集積回路（以下、ＭＭＩＣと称す）に関するものであり、特に入出力部のインピーダンス整合用スタブにボンデイングパッドとしての機能を持たせたモノリシックマイクロ波集積回路に関するものである。
【０００２】
【従来の技術】図６は従来のＭＭＩＣの一例を示し、図９R>９はその等価回路を示す。図６において、GaAs等の半導体基板２上にはマイクロストリップ線路３が設けられており、その入力部にはインピーダンス整合用のオープンスタブ４が設けられている。スタブ４は通常５０Ωあるいは７５Ω等の整合回路として作用する。マイクロストリップ線路３の入力端はＭＩＭ（金属−絶縁物−金属）キャパシタ５およびマイクロストリップ線路６を介してボンデイングパッド７に接続されている。
【０００３】マイクロストリップ線路３の出力側は分岐マイクロストリップ線路２１、２１を経て電界効果トランジスタ（以下、ＦＥＴと称す）１０、１０の各ゲートに接続されている。ＦＥＴ１０、１０は、例えばソース、ドレインがそれぞれ櫛歯状に形成され、ソースとドレインとの間に上記ゲートが設けられたものである。ＦＥＴ１０、１０のソースはバイアホール１２、１３を経て半導体基板２の裏面に設けられた接地導体１５（図７R>７、図８）に接続されている。また、ＦＥＴ１０、１０のドレインはマイクロストリップ線路１６によって相互に接続されると共に、それぞれ出力線路１７、１７に接続されている。
【０００４】ＦＥＴ１０、１０の各ゲートは抵抗１８およびＭＩＭキャパシタ１９を経てバイアホール１４によって接地されており、また他のＭＩＭキャパシタ２０を経て上記バイアホール１４によって接地されている。３３はＦＥＴ１０のベースと上記抵抗１８、キャパシタ２０とを接続するための導体である。
【０００５】図９は図８の等価回路を示し、図６と同等部分には同じ参照番号を付している。なお、２３はボンデイングパッド７による容量を示す。抵抗１８とＭＩＭキャパシタ１９は図６中のイ−イ線断面を示す図７のようにして形成される。すなわち、ＭＩＭキャパシタ１９は、半導体基板２上に形成された下側導体層２４と、誘電体層２５と、該誘電体２５上に形成された上側導体層２６との積層構造によって構成され、下側の導体層２４はバイアホール１４を経て接地導体１５に接続され、上側の導体層２６はエアーブリッジ形の導体２７を経て半導体基板２中に形成された抵抗１８に接続され、該抵抗１８は導体３３を経てＦＥＴ１０のゲートに接続されている。ＭＩＭキャパシタ２０も実質的に上記と同様に形成されている。
【０００６】マイクロストリップ線路５の入力端のＭＩＭキャパシタ５は、図６のロ−ロ線断面を示す図８のようにして形成される。すなわち、キャパシタ５は半導体基板上に形成された下側導体層２８と、誘電体層２９と、上側導体層３０との積層構造によって構成され、下側導体層２８はマイクロストリップ線路３に接続され、上側導体層３０はエアーブリッジ形導体３１を経てマイクロストリップ線路６に接続されている。
【０００７】ＭＭＩＣの入出力部のインピーダンスを例えば５０Ωとすると、マイクロストリップ線路３の線路幅は、GaAs半導体基板２の厚みが１００μｍのときは７０μｍ、GaAs半導体基板２の厚みが１５０μｍのときは１００μｍである。ボンデイングパッド７の寸法は、マイクロストリップ線路３の長さ方向に平行な側ａが１５０μｍ、垂直な側ｂが３００μｍである。
【０００８】通常、上記のようなＭＭＩＣを設計するには、まず目標性能に対して電気設計を行い、この設計結果を元にしてパターン設計を行って図６の破線８の右側の回路を設計した後、ボンデイングパッド７を付加するという手法が採られている。このため、回路の設計段階でボンデイングパッドの影響が反映されず、ボンデイングパッド７を付加することにより、回路の特性、性能が大きく変化してしまう。
【０００９】具体的には、ボンデイングパッド７の幅ｂとマイクロストリップ線路６の幅との差が、当該ＭＭＩＣを通るマイクロ波の波長に比べて充分小さい場合は、このボンデイングパッド７は図９の等価回路のキャパシタ２３で示すように並列容量素子として機能する。しかし、上記の差がＭＭＩＣを通るマイクロ波の波長に対して無視できない程大きくなると、上記ボンデイングパッド７はマイクロストリップ線路に並列に接続される分布定数線路として機能する。
【００１０】
【発明が解決しょうとする課題】上記のように、従来のＭＭＩＣでは、マイクロストリップ線路６に対するボンデイングパッド７の寸法が変わると、破線９の入力面からＭＭＩＣを見たとき、設計した回路の入力部に容量素子あるいは分布定数線路が並列に接続された回路となるため、ＭＭＩＣ全体の特性あるいは性能の実測値が設計値と大幅に変わってしまうという欠点がある。また、予めボンデイングパッド７の影響も含めて目標性能に対する電気設計およびパターン設計を行う手法を採用すると、当該ＭＭＩＣに接続される外部回路のＭＭＩＣあるいはマイクロ波集積回路（以下、ＭＩＣと称す）基板等で構成されるモジュールの組立条件の変更等に伴ってボンデイングパッドの寸法が変更されると、最初から電気設計をやり直す必要がある。この発明は上記のような従来のＭＭＩＣに見られたボンデイングパッドの影響を排除して、常に設計値と実測値とが一致したＭＭＩＣを得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明によるＭＭＩＣは、マイクロストリップ線路の入力部あるいは出力部に設けられたインピーダンス整合用スタブに、当該ＭＭＩＣをワイヤーにより外部回路に接続するためのボンデイングパッドとしての機能を持たせて、上記スタ上の所定の領域に上記ワイヤーをボンデイングして構成される。
【００１２】
【作用】この発明によれば、インピーダンス整合用スタブに外部回路との接続用ワイヤーが接続されるボンデイングパッドとしての機能を兼ねさせたので、ボンデイングパッドの影響が排除され、ＭＭＩＣの設計値と実測値とがよく整合する。
【００１３】
【実施例】図１は本発明のＭＭＩＣの第１の実施例を示す。図１中の素子で図６に示す従来のＭＭＩＣと同等部分には同じ参照番号を付してその説明を省略する。図１に示す本発明のＭＭＩＣでは、マイクロ波ストリップ線３はＭＩＭキャパシタ３４を経て例えば５０Ω入力インピーダンス整合用入力オープンスタブ４４に接続されている。本発明のＭＭＩＣでは、スタブ４４の領域４５にボンデイングされたワイヤー３６によって外部回路であるＭＩＣ３７のマイクロストリップ線路３８に接続されている。図１のＭＭＩＣは図９と実質的に同じ等価回路をもっている。なお、オープンスタブ４４はキャパシタンスとして作用する。
【００１４】マイクロストリップ線路３とスタブ４４とを接続するＭＩＭキャパシタ３４は例えば図１のハ−ハ線断面図である図２のようにして構成されている。すなわち、ＭＩＭキャパシタ３４は半導体基板２上に設けられた下側導体層３９と、誘電体層４０と、上側導体層４１の積層構造になっている。下側の導体層３９はスタブ４４に接続され、上側の導体層４１はエアーブリッジ形の導体４２によってマイクロストリップ線路３に接続されている。スタブ４４はワイヤー３６に介してＭＩＣ３７のマイクロストリップ線路３８に接続されている。
【００１５】図１のＭＭＩＣでは、外部回路との接続用ワイヤー３６が接続されるスタブ４４上の領域４５が当該ＭＭＩＣの入力端子となる。このＭＭＩＣでは図６に示す従来のＭＭＩＣのようなボンデイングパッドは存在しないから、設計値通りの実測値をもったＭＭＩＣが得られる。
【００１６】図３は本発明のＭＭＩＣの第２の実施例で、ＭＭＩＣの入力インピーダンス整合の微調整、インピーダンスのバランスをとるため等の目的でワイヤー３６をスタブ４４の中心からずらした領域に接続したものである。ワイヤー３６は必要に応じてスタブ４４上の任意の点に接続することができる。
【００１７】図４は本発明のＭＭＩＣの第３の実施例で、マイクロストリップ線路３の入力端にボンデイングパッド兼用のインピーダンス整合用ショートスタブ４７を接続したものである。スタブ４７の各端部はバイアホール４８によって半導体基板２の裏面の接地導体１５に接続されている。この実施例においても、必要に応じてワイヤー３６を中心の領域４５以外の任意の点に接続することができる。なお、ショートスタブ４７はインダクタンスとして作用する。
【００１８】図５は本発明のＭＭＩＣの第４の実施例で、マイクロストリップ線路３の入力に接続されるインピーダンス整合用スタブとして、一方がオープンスタブ、他方がバイアホール４８を経て半導体基板２の裏面の接地導体１５に接続されたショートスタブであるハイブリッドスタブ５１を使用したものである。この実施例でも、必要に応じて中心の領域４５以外の任意の領域にワイヤー３６をボンデイングすることができる。
【００１９】
【発明の効果】以上のように、本発明によれば、インピーダンス整合用スタブにＭＭＩＣを外部回路に接続するためのワイヤー接続用パッドとしての機能を持たせるようにしたので、専用のボンデイングパッドが不要になり、従来のＭＭＩＣのようなボンデイングパッドによる影響がなくなり、特性あるいは性能に関して設計値に一致した実測値をもったＭＭＩＣが得られ、また、ボンデイングパッドを省略したことによりＭＭＩＣのチップサイズを縮小することができるという効果が得られる。さらに、スタブにボンデイングパッドとしての機能を兼ねさせたことにより、ワイヤーをスタブの任意の点にボンデイングすることができ、インピーダンス整合の微調整、あるいはインピーダンスのバランスの調整を容易に行うことができるという効果もある。
【図面の簡単な説明】
【図１】本発明のＭＭＩＣの第１の実施例の主要部の概略平面図である。
【図２】図１のハ−ハ線に沿う拡大断面図である。
【図３】本発明のＭＭＩＣの第２の実施例の主要部の概略平面図である。
【図４】本発明のＭＭＩＣの第３の実施例の主要部の概略平面図である。
【図５】本発明のＭＭＩＣの第４の実施例の主要部の概略平面図である。
【図６】従来のＭＭＩＣの一例を示す主要部の概略平面図である。
【図７】図６のイ−イ線に沿う拡大断面図である。
【図８】図６のロ−ロ線に沿う拡大断面図である。
【図９】図６のＭＭＩＣの等価回路を示す図である。
【符号の説明】
２半導体基板
３マイクロストリップ線路
３６ワイヤー
３７マイクロ波ＩＣ
３８マイクロストリップ線路
４４スタブ
４５ワイヤーボンデイング領域

【特許請求の範囲】
【請求項１】一端がマイクロ波集積回路を構成する回路素子に接続されたマイクロストリップ線路と、該マイクロストリップ線路の入力部あるいは出力部の少なくとも一方に設けられたインピーダンス整合用スタブとを具えたモノリシックマイクロ波集積回路であって、これを外部回路に接続するための接続用ワイヤーを上記スタブ上の所定の領域にボンデイングしたことを特徴とするモノリシックマイクロ波集積回路。

【図１】