ワイヤボンディング方法
【課題】半導体素子の配線基板に対する位置ずれが発生しても、クロスワイヤに因るショートを防止することができる信頼性の高いワイヤボンディングであって、当該ワイヤボンディングを短時間で行うことができるワイヤボンディング方法を提供する。
【解決手段】配線基板12に搭載された半導体素子11と前記配線基板12とをボンディングワイヤ16、17で接続するワイヤボンディング方法は、前記半導体素子11の前記配線基板12に対する位置ずれ量に応じて、前記配線基板12においてワイヤボンディングする位置及び前記ボンディングワイヤ16、17のループ条件を補正するための補正プログラムを予め複数作成し、前記半導体素子11と前記配線基板12とをワイヤボンディングする際に、前記位置ずれ量に応じた前記補正プログラムを選択し、選択した前記補正プログラムを用いて前記配線基板12においてワイヤボンディングする位置及び前記ボンディングワイヤ16、17のループ条件を補正して、ワイヤボンディングを行うことを特徴とする。
【解決手段】配線基板12に搭載された半導体素子11と前記配線基板12とをボンディングワイヤ16、17で接続するワイヤボンディング方法は、前記半導体素子11の前記配線基板12に対する位置ずれ量に応じて、前記配線基板12においてワイヤボンディングする位置及び前記ボンディングワイヤ16、17のループ条件を補正するための補正プログラムを予め複数作成し、前記半導体素子11と前記配線基板12とをワイヤボンディングする際に、前記位置ずれ量に応じた前記補正プログラムを選択し、選択した前記補正プログラムを用いて前記配線基板12においてワイヤボンディングする位置及び前記ボンディングワイヤ16、17のループ条件を補正して、ワイヤボンディングを行うことを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ICチップ等の半導体素子の配線基板への実装方法に関し、より具体的には、前記半導体素子と配線基板とをボンディングワイヤを用いて接続するワイヤボンディング方法に関する。
【背景技術】
【0002】
従来より、ICチップ等の半導体素子の配線基板への実装方法として、ワイヤボンディング法が知られている。
【0003】
かかるワイヤボンディング法においては、半導体素子を配線基板にダイボンディングフィルム等のダイス付け材を介して接着した後、半導体素子の表面周辺部に形成された電極パッドと、配線基板の外部接続端子とを金ワイヤ等で電気的に接続する。
【0004】
近年、半導体素子の電極パッドのピッチの狭小化に伴い、半導体素子を配線基板にダイス付けする際に半導体素子が配線基板に対してずれていると、金ワイヤによる所望の接続が困難となる場合がある。
【0005】
図1は、ワイヤボンディング法における問題点を説明するための部分拡大平面図であり、図1(a)は、ワイヤボンディングが適式になされた状態を示し、図1(b)は、半導体素子が配線基板に対しずれており、ワイヤボンディングが不適式になされた状態を示す。
【0006】
図1(a)を参照するに、配線基板1の外周部分に沿って複数の外部接続端子2が列をなして設けられ、当該外部接続端子2の内側に環状の接地/電源パターン3が形成されている。環状の接地/電源パターン3の内側には、2つのダイボンディング基準用マーク4が設けられている。ダイボンディング基準用マーク4の所定の位置に角部が位置するように半導体素子5がダイス付け材(図示を省略)を介して配線基板1に接着されている。半導体素子5の電極パッド(図示を省略)と外部接続端子2とは、ボンディングワイヤ6により接続され、半導体素子5の電極パッド(図示を省略)と接地/電源パターン3とは、ボンディングワイヤ7により接続されている。
【0007】
一方、図1(b)では、半導体素子5が、矢印で示す方向にずれて、配線基板1に設けられている。そのため、図1(a)に示す状態に比し、ボンディングワイヤ6、7の配設角度が異なっており、配線基板1と外部接続端子2とを接続するボンディングワイヤ6と、配線基板1と接地/電源パターン3とを接続するボンディングワイヤとが交差する所謂クロスワイヤが発生し、ショートが発生してしまう。
【0008】
通常、ワイヤボンディングは所定のプログラムに従って行われる。外部接続端子2上におけるボンディングワイヤ6の接続位置や、ボンディングワイヤ6のループ条件(ワイヤ長やワイヤの配設形状等)等を考慮してかかるプログラムを調整する際に、対象となる半導体素子1等がランダムに選出される。しかしながら、かかる調整において、半導体素子5の配線基板1に対するずれ量は考慮されていないため、大量に半導体素子5を配線基板1に搭載してワイヤボンディングを行う場合、個々の半導体素子5の配線基板1に対するずれ量のばらつきに対応することができず、その結果、歩留が低下するおそれがある。
【0009】
また、ワイヤボンディングに用いられるワイヤボンディング装置(図示を省略)は、通常、画像認識機能を備えている。従って、かかる画像認識機能により、半導体素子5や外部接続端子2を認識することができ、外部接続端子2の中心位置を把握して、ボンディングワイヤ6の接続箇所が当該外部接続端子2の略中止位置になるように、ボンディングワイヤ6の接続を補正することができる。
【0010】
しかしながら、環状の接地/電源パターン3の外形形状を画像認識することは困難であるため、かかる接地/電源パターン3に接続するボンディングワイヤ7にあっては接続箇所を補正することはできない。
【0011】
特に、BGA(Ball Grid Array)型の半導体装置に用いられる配線基板の多くに環状の接地/電源パターン3が形成されており、そのため、半導体素子5の配線基板1に対するずれに起因して、配線基板1と外部接続端子2とを接続するボンディングワイヤ6と配線基板1と接地/電源パターン3とを接続するボンディングワイヤとが交差するクロスワイヤが発生し、ショートが発生する可能性は高い。
【0012】
所望のダイス位置に対するダイスの位置ずれに因ってダイスエッジとボンディングワイヤとが接触するエッジショート又は歪なループ形状の発生を回避する観点から、図2に示す態様が提案されている(特許文献1参照)。ここで、図2は、従来のワイヤボンディング法(その1)を説明するためのフローチャートである。
【0013】
図2に示す従来のワイヤボンディング法(その1)においては、半導体素子を配線基板にダイス付けし(S100)、画像認識処理によって配線基板の外部接続端子及び半導体素子の検出を行う(S102)。このとき、CADデータ(配線図)や配線基板に半導体素子がダイス付けされた任意のサンプルを使用したワイヤボンディングプログラムが予め作成されており、当該プログラムがワイヤボンディング装置に入力されている。
【0014】
次いで、検出された配線基板の外部接続端子及び半導体素子の位置の情報を基に、ボンディングワイヤ長の推定値を所定の演算式を用いて算出し、予め定められた閾値との比較を行う(S104)。閾値は、ボンディングワイヤ長の上限設定値Aと下限設定値Bの2つであり、上限設定値Aと下限設定値Bは、所定の入力装置によってワイヤボンディング装置へ予め入力、設定されている。
【0015】
ステップS104において、ボンディングワイヤ長の推定値LがB≦L≦A、即ち、ボンディングワイヤ長の推定値Lが上限設定値Aと下限設定値Bとの間にあると判定された場合には、該当する部位についてワイヤボンディングが、予め設定されている条件等に従って実行される(S106)。このステップS106の実行後は、次の製品に対してステップS100以降の処理が再び繰り返される。
【0016】
一方、ステップS104において、ボンディングワイヤ長の推定値LがL>A、即ち、推定値Lが上限設定値Aより大であると判定された場合、又は、ボンディングワイヤ長の推定値LがL<B、即ち、推定値Lが下限設定値Bより小であると判定された場合には、そのワイヤボンディングをスキップして次の製品について、上述したと同様な手順で一連の処理を実行する(S108、S110参照)。
【0017】
このように、配線基板の外部接続端子及び半導体素子の位置を検出し、ボンディングワイヤ長を基準値と比較してボンディングワイヤのワイヤ長を変更又はスキップを行い、半導体素子の位置ずれによってボンディングワイヤのワイヤ長が変更されることによるチップエッジとボンディングワイヤのショートの発生を防止する。
【0018】
また、図3に示す態様も提案されている(特許文献2参照)。ここで、図3は、従来のワイヤボンディング法(その2)を説明するためのフローチャートである。
【0019】
図3に示す従来のワイヤボンディング法(その1)においては、半導体素子を配線基板にダイス付けし(S110)、画像認識処理によって配線基板の外部接続端子及び半導体素子の検出を行う(S112)。このとき、CADデータ(配線図)や配線基板に半導体素子がダイス付けされた任意のサンプルを使用したワイヤボンディングプログラムが予め作成されており、当該プログラムがワイヤボンディング装置に入力されている。
【0020】
次いで、ステップS114において、基準マークから半導体素子と配線基板の外部接続端子の位置のずれ量を求め、そのずれ量を基に、当該ずれ量に対応したクロスワイヤが発生しない第2ボンディング部の座標をボンディングワイヤ毎に演算により決定し、出力する。
【0021】
次いで、ステップS116において、当該第2ボンディング部の座標にワイヤボンディングを行う。このステップS116の実行後は、次の製品に対してステップS100以降の処理が再び繰り返される。
【0022】
このように、配線基板の外部接続端子及び半導体素子の位置を検出し、補正済みの第2ボンディング部の座標を演算で求め、かかる第2ボンディング部の座標を使用してワイヤボンディングを行い、クロスワイヤ及びショートの発生を防止する。
【特許文献1】特開2004−87905号公報
【特許文献2】特開2001−110837号公報
【発明の開示】
【発明が解決しようとする課題】
【0023】
しかしながら、図2に示す態様では、配線基板の外部接続端子及び半導体素子の位置を検出し、ボンディングワイヤ長を基準値と比較してボンディングワイヤ長のみを変更し、ワイヤボンディングする箇所の座標の変更は行わないため、半導体素子の位置ずれによるクロスワイヤが発生した場合、ショートを防止することができない。
【0024】
また、図3に示す態様では、配線基板の外部接続端子及び半導体素子の位置を検出し、補正済みの第2ボンディング部の座標を演算で求め、かかる第2ボンディング部の座標を使用してワイヤボンディングを行うことにより、クロスワイヤ及びショートの発生を防止するが、ボンディングワイヤ長を変更する態様ではないため、図2に示す態様と異なり、チップエッジとボンディングワイヤのショートの発生を防止することはできない。
【0025】
更に、図3に示す態様では、半導体素子の位置ずれ量に対応したクロスワイヤが発生しない第2ボンディング部の座標をボンディングワイヤ毎に演算により決定し出力しているため、かかる補正済みの第2ボンディング部の座標で実際に問題が無いかどうかの検証を行った上で、ワイヤボンディングすることが必要となる。かかる検証は、図2に示す態様においても行われていない。
【0026】
また、図3に示す態様では、第2ボンディング部の座標をボンディングワイヤ毎に演算により決定し出力しているため、1つの半導体素子当たりのボンディングワイヤ数が増加すると、当該演算に要する時間も増加し、1つの半導体素子当たりのワイヤボンディングに要する時間も増加する。従って、図3に示す態様では、半導体装置を量産するための処理能力において問題がある。
【0027】
そこで、本発明は、上記の点に鑑みてなされたものであって、半導体素子の配線基板に対する位置ずれが発生しても、クロスワイヤに因るショートを防止することができる信頼性の高いワイヤボンディングであって、当該ワイヤボンディングを短時間で行うことができるワイヤボンディング方法を提供することを本発明の目的とする。
【課題を解決するための手段】
【0028】
本発明の一観点によれば、配線基板に搭載された半導体素子と前記配線基板とをボンディングワイヤで接続するワイヤボンディング方法であって、前記半導体素子の前記配線基板に対する位置ずれ量に応じて、前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正するための補正プログラムを予め複数作成し、前記半導体素子と前記配線基板とをワイヤボンディングする際に、前記位置ずれ量に応じた前記補正プログラムを選択し、選択した前記補正プログラムを用いて前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正して、ワイヤボンディングを行うことを特徴とするワイヤボンディング方法が提供される。
【0029】
上述のワイヤボンディング方法において、前記補正プログラムは、所定のロット数における半導体素子の位置ずれ量を検出し、前記位置ずれ量のデータに基づいて作成されてもよい。また、前記補正プログラムは、前記位置ずれ量のデータを統計処理して得られた前記位置ずれ量の分布に基づいて作成されてもよい。更に、前記位置ずれ量の分布を所定数の区分に分類し、各区分毎に前記補正プログラムが作成されてもよい。また、前記位置ずれ量の分布は、少なくとも前記半導体素子の前記配線基板に対する位置ずれの角度又は前記位置ずれの長さに基づいて、前記所定数の区分に分類されてもよい。
【発明の効果】
【0030】
本発明によれば、半導体素子の配線基板に対する位置ずれが発生しても、クロスワイヤに因るショートを防止することができる信頼性の高いワイヤボンディングであって、当該ワイヤボンディングを短時間で行うことができるワイヤボンディング方法を提供することができる。
【発明を実施するための最良の形態】
【0031】
以下、本発明の実施の形態について説明する。
【0032】
図4は、本発明の実施の形態に係るワイヤボンディング方法を用いた工程を含む半導体装置の製造工程を示すフローチャートである。
【0033】
図4を参照するに、本発明の実施の形態に係るワイヤボンディング方法を用いた工程含む半導体装置の製造工程にあっては、先ず、ダイシング処理が施される(S1)。具体的には、図5に示すように、シリコン(Si)から成る半導体ウエハ10をダイシング処理によって切断・分離し、半導体チップ(半導体素子)11に個片化する。なお、当該ダイシング処理によって切断するラインが、図5において直線で示されている。
【0034】
次に、ダイス付け工程が施される(S2)。具体的には、図6に示すように、ステップ1で個片化された複数の半導体チップ11を配線基板12にダイボンディングフィルム等のダイス付け材(図示を省略)を介して接着する。
【0035】
図7に、図6に示す配線基板12において1つの半導体チップ11が接着される部位を拡大して示す。図7を参照するに、配線基板12の外周部分に沿って複数の外部接続端子13が列をなして設けられ、当該外部接続端子13の内側に環状の接地/電源パターン14が形成されている。環状の接地/電源パターン3の内側には、2つのダイボンディング基準用マーク15が設けられている。
【0036】
ダイボンディング基準用マーク15は、半導体チップ11(図6参照)を配線基板12にダイス付けする際の位置合わせにおける基準となる。即ち、ダイボンディング基準用マーク4の所定の位置に半導体チップ11(図6参照)の角部が位置するように半導体チップ11がダイボンディングフィルム等のダイス付け材(図示を省略)を介して接着される。
【0037】
このとき、ダイボンディング基準用マーク15と、外部接続端子13及び環状の接地/電源パターン14との位置精度は予め確保されている。
【0038】
後の工程で、半導体チップ11(図6参照)の電極パッドと外部接続端子13とが、また、半導体チップ11(図6参照)の電極パッドと接地/電源パターン14とが、ワイヤボンディングされる。
【0039】
このような構造を有する配線基板12に、半導体チップ11がダイボンディングフィルム等のダイス付け材(図示を省略)を介して接着される(S2)。
【0040】
次に、ワイヤボンディング工程(S3)が施されるが、その際に、本発明の実施の形態に係るワイヤボンディング方法に基づく工程(図4においてAで示す)が用いられる。図8は、本発明の実施の形態に係るワイヤボンディング方法に基づく工程を示すフローチャートである。
【0041】
本発明の実施の形態に係るワイヤボンディング方法においては、ダイス付け工程(S2)の際に、図9に示すように半導体チップ11が配線基板12に対して位置ずれした場合であっても、予め当該半導体チップ11の位置ずれ量毎に補正プログラムを用意し、ワイヤボンディングの際に前記位置ずれ量に応じたプログラムを自動的に選択し、ワイヤボンディング装置において、配線基板12側におけるワイヤボンディングする位置及びボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)の補正を自動的に行っている。
【0042】
具体的には、半導体チップ11を配線基板12にダイボンディングフィルム等のダイス付け材(図示を省略)を介して接着し(S2)、当該半導体チップ11及び配線基板12が新規品である場合又は前記補正プログラムが用意されていない場合は、図8において点線で囲んで示す処理が施される。
【0043】
即ち、半導体チップ11及び配線基板12が新規品である場合又は前記補正プログラムが用意されていない場合は、製造初期の1ロット又は適当なロット数の半導体チップの全てを配線基板12にダイス付けする際又はその後に、半導体チップと配線基板12のダイボンディング基準用マーク15の位置ずれをワイヤボンディング装置の画像認識機能により検出し(S2−1a)、個々の半導体チップの配線基板12のダイボンディング基準用マーク15に対する位置ずれ量のデータを取得する(S2−1b)。
【0044】
次に、ステップS2−1cに進み、ステップS2−1bにおいて取得した個々の半導体チップの配線基板12のダイボンディング基準用マーク15に対する位置ずれ量のデータを統計処理し、その分布を求める。
【0045】
図10は、半導体チップの位置ずれ量のデータの分布を示すグラフであり、横軸は、半導体チップの位置ずれ量を示し、縦軸は、当該位置ずれ量を有する半導体チップの個数を示す。図10に示すグラフでは、ある位置ずれ量を基準に、その位置ずれ量よりも多い又は少ない量の位置ずれ量を有する半導体チップが何個あるのかを、各位置ずれ量ごとに示している。
【0046】
ステップ2−1cでは更に、かかる位置ずれ量の分布をN等分し、その区分のサンプルを抽出する。
【0047】
図11は、半導体チップの位置ずれ量の分布における各区分のサンプルの分け方を説明するための図である。図11においてθは、配線基板12における半導体チップ11の所望の搭載位置に対する位置ずれ角度を示し、Xは、配線基板12における半導体チップ11の所望の搭載位置に対するX方向の位置ずれ長さを示し、Yは、配線基板12における半導体チップ11の所望の搭載位置に対するY方向の位置ずれ長さを示す。
【0048】
仕様として位置ずれ角度θの値は決定されていると仮定し、先ず位置ずれ角度θの値で分類する。例えば、全ての位置すれ角度θが±5度の場合、1度刻みで分類する。また、X方向の位置ずれ長さX及び、Y方向の位置ずれ長さYをN等分する。例えば、30μm単位でN等分する。更に、X、Y方向の位置ずれ長さX、Yを、X>Y、X<Y、X=Yに分類する。そして、位置ずれ角度θ毎にN等分した位置ずれ量でサンプルを分類する。
【0049】
N等分された位置ずれ量の分布の各区分毎に、後述する補正プログラム1乃至Nのいずれかが適用される。
【0050】
次に、半導体チップの位置ずれ量の分布データから、半導体チップの位置ずれ量毎に、ワイヤボンディングすべき位置とボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)を補正したワイヤボンディングプログラム(以下では、「補正プログラム」という)を作成する(S2−1d)。
【0051】
半導体チップ11(図6参照)と外部接続端子13とを接続するボンディングワイヤと、半導体チップ11(図6参照)と接地/電源パターン14とを接続するボンディングワイヤとの交差を回避して両者のショートを防止すべく、又は、前記交差を回避できない場合には、半導体チップ11(図6参照)と外部接続端子13とを接続するボンディングワイヤと、半導体チップ11(図6参照)と接地/電源パターン14とを接続するボンディングワイヤとの配設高さに高低差を設けることにより両者のショートを防止すべく、N等分された位置ずれ量の分布の各区分毎に、ワイヤボンディングすべき位置とボンディングワイヤのワイヤ長や配設形状等のループ条件に基づいて補正プログラム1乃至Nを作成する。また、かかるプログラムは、実際に補正プログラム1乃至Nを適用して問題が発生しないかどうかを検証しながら作製する。
【0052】
全ての半導体チップ11の個々の位置ずれ量にあわせて、ワイヤボンディングすべき位置とボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)を補正することは困難であるが、本例のように、半導体チップの位置ずれ量の分布をN等分することにより、半導体チップの位置ずれ量の分布全体をN個のサンプルで代表させることができ、効率的に補正プログラムを作成し適用することができる。
【0053】
このステップS2−1dの工程が完了すると、後述するステップS2−3に示す工程に進む。
【0054】
一方、かかる補正プログラムが既に作成されている場合には、半導体チップ11を配線基板12にダイボンディングフィルム等のダイス付け材(図示を省略)を介して接着(S2)した後、ステップS2−2に進む。
【0055】
即ち、ステップS2−2においては、半導体チップ11と配線基板12の外部接続端子13の位置をワイヤボンディング装置の画像認識機能により検出する。
【0056】
次に、ステップS2−3に進み、ステップS2−2において検出した半導体チップ11と配線基板12の外部接続端子13の位置の情報を基にして、半導体チップ11の、配線基板12のダイボンディング基準用マーク15に対する位置ずれ量のデータを取得する。
【0057】
更に、ステップS2−3では、取得した位置ずれ量のデータに基づき、必要な補正プログラム1乃至Nのいずれかをワイヤボンディング装置において自動的に選択可能か否かを判断する。
【0058】
補正プログラム1乃至Nのいずれかを選択することができる場合は、取得した位置ずれ量のデータに応じた補正プログラム1乃至Nのいずれかを使用してワイヤボンディングを行う(S3)。例えば、図12に示す例では、配線基板12において左下隅に位置する箇所には補正プログラム1が割り当てられ、その上に位置する箇所には補正プログラム3が、その右に位置する箇所には補正プラグラム2が割り当てられている。また、配線基板12において右下隅に位置する箇所には補正プログラムNが割り当てられている。
【0059】
一方、半導体チップ11の位置ずれ量が所定の限界値を超えている場合等、ステップS2−3において、取得した位置ずれ量のデータに基づき該当する補正プログラム1乃至nを選択できない場合は、ワイヤボンディングを行わず、スキップする(ステップS2−4)。
【0060】
上述の工程を経て、図13に示すように、ワイヤボンディング工程が完了し、半導体チップ11の電極パッド(図示を省略)と外部接続端子13とを金ワイヤ等のボンディングワイヤ16により、また、半導体チップ11の電極パッド(図示を省略)と接地/電源パターン14とを金ワイヤ等のボンディングワイヤ17により接続する。
【0061】
このように、図8等を参照して説明した本発明の実施の形態に係るワイヤボンディング方法においては、予め当該半導体チップ11の位置ずれ量の統計をとり、かかる位置ずれ量毎に補正プログラムを用意し、ワイヤボンディングの際に前記位置ずれ量に応じたプログラムを自動的に選択し、ワイヤボンディング装置において、配線基板12側におけるワイヤボンディングする位置及びボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)の補正を自動的に行っている。
【0062】
上述のように、図2に示す態様では、配線基板の外部接続端子及び半導体素子の位置を検出し、ボンディングワイヤ長を基準値と比較してループ条件(ワイヤ長やワイヤの配設形状等)のみを変更し、ワイヤボンディングする箇所の座標の変更は行わないため、半導体素子の位置ずれによるクロスワイヤが発生した場合、ショートを防止することができない。
【0063】
一方、本実施例では、半導体チップ11の位置ずれの態様を、位置ずれ角度θ、X方向の位置ずれ長さX、及びY方向の位置ずれ長さYを用いて分類し、かかる分類に基づいて、ワイヤボンディングすべき位置とボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)を変更(補正)するため、クロスワイヤの発生を回避することができ、ショートを防止することができる。
【0064】
また、上述のように、図3に示す態様では、ループ条件(ワイヤ長やワイヤの配設形状等)を変更する態様ではないため、チップエッジとボンディングワイヤのショートの発生を防止することはできない。
【0065】
一方、本実施例では、ワイヤボンディングすべき位置とボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)を変更(補正)するため、チップエッジとボンディングワイヤのショートの発生を防止することができる。
【0066】
更に、上述のように、図3に示す態様では、半導体素子の位置ずれ量に対応したクロスワイヤが発生しない第2ボンディング部の座標をボンディングワイヤ毎に演算により決定し出力しているため、かかる補正済みの第2ボンディング部の座標で実際に問題が無いかどうかの検証を行った上で、ワイヤボンディングすることが必要となる。
【0067】
一方、本実施例では、実際に位置ずれが発生している半導体チップのサンプルを用いて、ワイヤボンディングすべき位置とボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)を変更(補正)する補正プログラム1乃至Nを、実際に当該プログラムを適用して問題が発生しないかどうかを検証しながら作製している。従って、より信頼性に優れたワイヤボンディングを行うことができる。
【0068】
また、上述のように、従来は、各半導体素子ごとに、外部接続端子上におけるボンディングワイヤの接続位置や、ボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)等を考慮してかかるワイヤボンディングのためのプログラムの調整を行っていたため、大量に半導体素子を配線基板に搭載してワイヤボンディングを行う場合、個々の半導体素子の配線基板に対するずれ量のばらつきに対応することができず、その結果、歩留が低下するおそれがある。
【0069】
一方、本実施例では、半導体素子の位置ずれ量に応じて予め補正プログラムを準備することができるため、従来に比し、ワイヤボンディングのためのプログラムの調整の工数の削減を図ることができる。
【0070】
更に、図3に示す態様では、第2ボンディング部の座標をボンディングワイヤ毎に演算により決定し出力しているため、1つの半導体素子当たりのボンディングワイヤ数が増加すると、当該演算に要する時間も増加し、1つの半導体素子当たりのワイヤボンディングに要する時間も増加する。
【0071】
一方、本実施例では、製造初期の1ロット又は適当なロット数の半導体チップで、複数の補正プログラムを作成する必要があるため、量産開始直後は、図3に示す態様に比し、ワイヤボンディングに要する時間は長くなるものの、その後は前記演算を行うことなくワイヤボンディングを行うことができるためワイヤボンディングに要する時間も短くなり、量産時の処理能力に優れ、ワイヤボンディングの歩留まりを向上させることができる。
【0072】
図4を再度参照するに、このようにしてワイヤボンディング工程(S3)が完了すると、図14に示すモールド工程(S4)が施される。ここで、図14は、かかるモールド工程(S4)を説明するための図であり、図14(a)は平面図であり、図14(b)は図14(a)の線A−Aの断面図である。図14に示すように、モールド工程(S4)により、半導体チップ11、ボンディングワイヤ16、17及び配線基板12の外周側面部分を、封止樹脂18により樹脂封止する。
【0073】
次いで、図15に示すボール付け工程(S5)が施される。ここで、図15は、かかるボール付け工程(S5)を説明するための配線基板12の底面図である。図15に示すように、配線基板12の半導体チップ11が搭載された面と反対側の面、即ち、配線基板12の裏面に、半田ボールからなる外部接続用端子19をグリッド状に配設して半導体装置20を形成する。
【0074】
しかる後、図16に示す切断工程(S6)が施される。ここで、図16は、かかる切断工程(S6)を説明するための配線基板12の底面図である。図16に示すように、配線基板12の裏面に外部接続端子19を配設した後、各半導体装置20の配線基板12及び封止樹脂18(図16参照)を切断・分離して、個片化されたBGA(Ball Grid Array)型の半導体装置20を形成することができる。なお、本工程により、配線基板12において切断したラインが、図16において直線で示されている。
【0075】
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
【0076】
以上の説明に関し、更に以下の項を開示する。
(付記1)
配線基板に搭載された半導体素子と前記配線基板とをボンディングワイヤで接続するワイヤボンディング方法であって、
前記半導体素子の前記配線基板に対する位置ずれ量に応じて、前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正するための補正プログラムを予め複数作成し、
前記半導体素子と前記配線基板とをワイヤボンディングする際に、前記位置ずれ量に応じた前記補正プログラムを選択し、
選択した前記補正プログラムを用いて前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正して、ワイヤボンディングを行うことを特徴とするワイヤボンディング方法。
(付記2)
付記1記載のワイヤボンディング方法であって、
前記ボンディングワイヤのループ条件は、前記ボンディングワイヤのワイヤ長又は前記ボンディングワイヤの配設形状を含むことを特徴とするワイヤボンディング方法。
(付記3)
付記1又は2記載のワイヤボンディング方法であって、
前記補正プログラムは、所定のロット数における半導体素子の位置ずれ量を検出し、前記位置ずれ量のデータに基づいて作成されることを特徴とするワイヤボンディング方法。
(付記4)
付記3記載のワイヤボンディング方法であって、
前記補正プログラムは、前記位置ずれ量のデータを統計処理して得られた前記位置ずれ量の分布に基づいて作成されることを特徴とするワイヤボンディング方法。
(付記5)
付記4記載のワイヤボンディング方法であって、
前記位置ずれ量の分布は、所定の位置ずれ量を基準に、当該所定の位置ずれ量よりも多い又は少ない位置ずれ量を有する半導体素子の個数を、各位置ずれ量ごとに示す分布であることを特徴とするワイヤボンディング方法。
(付記6)
付記4又は5記載のワイヤボンディング方法であって、
前記位置ずれ量の分布を所定数の区分に分類し、各区分毎に前記補正プログラムが作成されることを特徴とするワイヤボンディング方法。
(付記7)
付記6記載のワイヤボンディング方法であって、
前記位置ずれ量の分布は、少なくとも前記半導体素子の前記配線基板に対する位置ずれの角度又は前記位置ずれの長さに基づいて、前記所定数の区分に分類されることを特徴とするワイヤボンディング方法。
(付記8)
付記1乃至7いずれか一項記載のワイヤボンディング方法であって、
前記補正プログラムは、実際に当該プログラムを適用し検証を行いながら作成されることを特徴とするワイヤボンディング方法。
(付記9)
付記1記載のワイヤボンディング方法であって、
前記位置ずれ量に応じた前記補正プログラムの選択の可否を判定し、
前記補正プログラムを選択することができない場合には、ワイヤボンディングを行わないことを特徴とするワイヤボンディング方法。
【図面の簡単な説明】
【0077】
【図1】ワイヤボンディング法における問題点を説明するための部分拡大平面図である。
【図2】従来のワイヤボンディング法(その1)を説明するためのフローチャートである。
【図3】従来のワイヤボンディング法(その2)を説明するためのフローチャートである。
【図4】本発明の実施の形態に係るワイヤボンディング方法を用いた工程を含む半導体装置の製造工程を示すフローチャートである。
【図5】図4におけるステップS1の工程を示す図である。
【図6】図4におけるステップS2の工程を示す図である。
【図7】図6に示す配線基板において1つの半導体チップが接着される部位を拡大して示す図である。
【図8】本発明の実施の形態に係るワイヤボンディング方法に基づく工程を示すフローチャートである。
【図9】半導体チップが配線基板に対して位置ずれしてダイス付けされた状態を示す図である。
【図10】半導体チップの位置ずれ量のデータの分布を示すグラフである。
【図11】半導体チップの位置ずれ量の分布における各区分のサンプルの分け方を説明するための図である。
【図12】補正プログラムの割り当てを説明するための図である。
【図13】ワイヤボンディングが完了した状態を示す図である。
【図14】図4におけるステップS4の工程を示す図である。
【図15】図4におけるステップS5の工程を示す図である。
【図16】図4におけるステップS6の工程を示す図である。
【符号の説明】
【0078】
10 半導体ウエハ
11 半導体チップ
12 配線基板
13 外部接続端子
14 接地/電源パターン
15 ダイボンディング基準用マーク
16、17 ボンディングワイヤ
18 封止樹脂
19 半田ボール
20 半導体装置
【技術分野】
【0001】
本発明は、ICチップ等の半導体素子の配線基板への実装方法に関し、より具体的には、前記半導体素子と配線基板とをボンディングワイヤを用いて接続するワイヤボンディング方法に関する。
【背景技術】
【0002】
従来より、ICチップ等の半導体素子の配線基板への実装方法として、ワイヤボンディング法が知られている。
【0003】
かかるワイヤボンディング法においては、半導体素子を配線基板にダイボンディングフィルム等のダイス付け材を介して接着した後、半導体素子の表面周辺部に形成された電極パッドと、配線基板の外部接続端子とを金ワイヤ等で電気的に接続する。
【0004】
近年、半導体素子の電極パッドのピッチの狭小化に伴い、半導体素子を配線基板にダイス付けする際に半導体素子が配線基板に対してずれていると、金ワイヤによる所望の接続が困難となる場合がある。
【0005】
図1は、ワイヤボンディング法における問題点を説明するための部分拡大平面図であり、図1(a)は、ワイヤボンディングが適式になされた状態を示し、図1(b)は、半導体素子が配線基板に対しずれており、ワイヤボンディングが不適式になされた状態を示す。
【0006】
図1(a)を参照するに、配線基板1の外周部分に沿って複数の外部接続端子2が列をなして設けられ、当該外部接続端子2の内側に環状の接地/電源パターン3が形成されている。環状の接地/電源パターン3の内側には、2つのダイボンディング基準用マーク4が設けられている。ダイボンディング基準用マーク4の所定の位置に角部が位置するように半導体素子5がダイス付け材(図示を省略)を介して配線基板1に接着されている。半導体素子5の電極パッド(図示を省略)と外部接続端子2とは、ボンディングワイヤ6により接続され、半導体素子5の電極パッド(図示を省略)と接地/電源パターン3とは、ボンディングワイヤ7により接続されている。
【0007】
一方、図1(b)では、半導体素子5が、矢印で示す方向にずれて、配線基板1に設けられている。そのため、図1(a)に示す状態に比し、ボンディングワイヤ6、7の配設角度が異なっており、配線基板1と外部接続端子2とを接続するボンディングワイヤ6と、配線基板1と接地/電源パターン3とを接続するボンディングワイヤとが交差する所謂クロスワイヤが発生し、ショートが発生してしまう。
【0008】
通常、ワイヤボンディングは所定のプログラムに従って行われる。外部接続端子2上におけるボンディングワイヤ6の接続位置や、ボンディングワイヤ6のループ条件(ワイヤ長やワイヤの配設形状等)等を考慮してかかるプログラムを調整する際に、対象となる半導体素子1等がランダムに選出される。しかしながら、かかる調整において、半導体素子5の配線基板1に対するずれ量は考慮されていないため、大量に半導体素子5を配線基板1に搭載してワイヤボンディングを行う場合、個々の半導体素子5の配線基板1に対するずれ量のばらつきに対応することができず、その結果、歩留が低下するおそれがある。
【0009】
また、ワイヤボンディングに用いられるワイヤボンディング装置(図示を省略)は、通常、画像認識機能を備えている。従って、かかる画像認識機能により、半導体素子5や外部接続端子2を認識することができ、外部接続端子2の中心位置を把握して、ボンディングワイヤ6の接続箇所が当該外部接続端子2の略中止位置になるように、ボンディングワイヤ6の接続を補正することができる。
【0010】
しかしながら、環状の接地/電源パターン3の外形形状を画像認識することは困難であるため、かかる接地/電源パターン3に接続するボンディングワイヤ7にあっては接続箇所を補正することはできない。
【0011】
特に、BGA(Ball Grid Array)型の半導体装置に用いられる配線基板の多くに環状の接地/電源パターン3が形成されており、そのため、半導体素子5の配線基板1に対するずれに起因して、配線基板1と外部接続端子2とを接続するボンディングワイヤ6と配線基板1と接地/電源パターン3とを接続するボンディングワイヤとが交差するクロスワイヤが発生し、ショートが発生する可能性は高い。
【0012】
所望のダイス位置に対するダイスの位置ずれに因ってダイスエッジとボンディングワイヤとが接触するエッジショート又は歪なループ形状の発生を回避する観点から、図2に示す態様が提案されている(特許文献1参照)。ここで、図2は、従来のワイヤボンディング法(その1)を説明するためのフローチャートである。
【0013】
図2に示す従来のワイヤボンディング法(その1)においては、半導体素子を配線基板にダイス付けし(S100)、画像認識処理によって配線基板の外部接続端子及び半導体素子の検出を行う(S102)。このとき、CADデータ(配線図)や配線基板に半導体素子がダイス付けされた任意のサンプルを使用したワイヤボンディングプログラムが予め作成されており、当該プログラムがワイヤボンディング装置に入力されている。
【0014】
次いで、検出された配線基板の外部接続端子及び半導体素子の位置の情報を基に、ボンディングワイヤ長の推定値を所定の演算式を用いて算出し、予め定められた閾値との比較を行う(S104)。閾値は、ボンディングワイヤ長の上限設定値Aと下限設定値Bの2つであり、上限設定値Aと下限設定値Bは、所定の入力装置によってワイヤボンディング装置へ予め入力、設定されている。
【0015】
ステップS104において、ボンディングワイヤ長の推定値LがB≦L≦A、即ち、ボンディングワイヤ長の推定値Lが上限設定値Aと下限設定値Bとの間にあると判定された場合には、該当する部位についてワイヤボンディングが、予め設定されている条件等に従って実行される(S106)。このステップS106の実行後は、次の製品に対してステップS100以降の処理が再び繰り返される。
【0016】
一方、ステップS104において、ボンディングワイヤ長の推定値LがL>A、即ち、推定値Lが上限設定値Aより大であると判定された場合、又は、ボンディングワイヤ長の推定値LがL<B、即ち、推定値Lが下限設定値Bより小であると判定された場合には、そのワイヤボンディングをスキップして次の製品について、上述したと同様な手順で一連の処理を実行する(S108、S110参照)。
【0017】
このように、配線基板の外部接続端子及び半導体素子の位置を検出し、ボンディングワイヤ長を基準値と比較してボンディングワイヤのワイヤ長を変更又はスキップを行い、半導体素子の位置ずれによってボンディングワイヤのワイヤ長が変更されることによるチップエッジとボンディングワイヤのショートの発生を防止する。
【0018】
また、図3に示す態様も提案されている(特許文献2参照)。ここで、図3は、従来のワイヤボンディング法(その2)を説明するためのフローチャートである。
【0019】
図3に示す従来のワイヤボンディング法(その1)においては、半導体素子を配線基板にダイス付けし(S110)、画像認識処理によって配線基板の外部接続端子及び半導体素子の検出を行う(S112)。このとき、CADデータ(配線図)や配線基板に半導体素子がダイス付けされた任意のサンプルを使用したワイヤボンディングプログラムが予め作成されており、当該プログラムがワイヤボンディング装置に入力されている。
【0020】
次いで、ステップS114において、基準マークから半導体素子と配線基板の外部接続端子の位置のずれ量を求め、そのずれ量を基に、当該ずれ量に対応したクロスワイヤが発生しない第2ボンディング部の座標をボンディングワイヤ毎に演算により決定し、出力する。
【0021】
次いで、ステップS116において、当該第2ボンディング部の座標にワイヤボンディングを行う。このステップS116の実行後は、次の製品に対してステップS100以降の処理が再び繰り返される。
【0022】
このように、配線基板の外部接続端子及び半導体素子の位置を検出し、補正済みの第2ボンディング部の座標を演算で求め、かかる第2ボンディング部の座標を使用してワイヤボンディングを行い、クロスワイヤ及びショートの発生を防止する。
【特許文献1】特開2004−87905号公報
【特許文献2】特開2001−110837号公報
【発明の開示】
【発明が解決しようとする課題】
【0023】
しかしながら、図2に示す態様では、配線基板の外部接続端子及び半導体素子の位置を検出し、ボンディングワイヤ長を基準値と比較してボンディングワイヤ長のみを変更し、ワイヤボンディングする箇所の座標の変更は行わないため、半導体素子の位置ずれによるクロスワイヤが発生した場合、ショートを防止することができない。
【0024】
また、図3に示す態様では、配線基板の外部接続端子及び半導体素子の位置を検出し、補正済みの第2ボンディング部の座標を演算で求め、かかる第2ボンディング部の座標を使用してワイヤボンディングを行うことにより、クロスワイヤ及びショートの発生を防止するが、ボンディングワイヤ長を変更する態様ではないため、図2に示す態様と異なり、チップエッジとボンディングワイヤのショートの発生を防止することはできない。
【0025】
更に、図3に示す態様では、半導体素子の位置ずれ量に対応したクロスワイヤが発生しない第2ボンディング部の座標をボンディングワイヤ毎に演算により決定し出力しているため、かかる補正済みの第2ボンディング部の座標で実際に問題が無いかどうかの検証を行った上で、ワイヤボンディングすることが必要となる。かかる検証は、図2に示す態様においても行われていない。
【0026】
また、図3に示す態様では、第2ボンディング部の座標をボンディングワイヤ毎に演算により決定し出力しているため、1つの半導体素子当たりのボンディングワイヤ数が増加すると、当該演算に要する時間も増加し、1つの半導体素子当たりのワイヤボンディングに要する時間も増加する。従って、図3に示す態様では、半導体装置を量産するための処理能力において問題がある。
【0027】
そこで、本発明は、上記の点に鑑みてなされたものであって、半導体素子の配線基板に対する位置ずれが発生しても、クロスワイヤに因るショートを防止することができる信頼性の高いワイヤボンディングであって、当該ワイヤボンディングを短時間で行うことができるワイヤボンディング方法を提供することを本発明の目的とする。
【課題を解決するための手段】
【0028】
本発明の一観点によれば、配線基板に搭載された半導体素子と前記配線基板とをボンディングワイヤで接続するワイヤボンディング方法であって、前記半導体素子の前記配線基板に対する位置ずれ量に応じて、前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正するための補正プログラムを予め複数作成し、前記半導体素子と前記配線基板とをワイヤボンディングする際に、前記位置ずれ量に応じた前記補正プログラムを選択し、選択した前記補正プログラムを用いて前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正して、ワイヤボンディングを行うことを特徴とするワイヤボンディング方法が提供される。
【0029】
上述のワイヤボンディング方法において、前記補正プログラムは、所定のロット数における半導体素子の位置ずれ量を検出し、前記位置ずれ量のデータに基づいて作成されてもよい。また、前記補正プログラムは、前記位置ずれ量のデータを統計処理して得られた前記位置ずれ量の分布に基づいて作成されてもよい。更に、前記位置ずれ量の分布を所定数の区分に分類し、各区分毎に前記補正プログラムが作成されてもよい。また、前記位置ずれ量の分布は、少なくとも前記半導体素子の前記配線基板に対する位置ずれの角度又は前記位置ずれの長さに基づいて、前記所定数の区分に分類されてもよい。
【発明の効果】
【0030】
本発明によれば、半導体素子の配線基板に対する位置ずれが発生しても、クロスワイヤに因るショートを防止することができる信頼性の高いワイヤボンディングであって、当該ワイヤボンディングを短時間で行うことができるワイヤボンディング方法を提供することができる。
【発明を実施するための最良の形態】
【0031】
以下、本発明の実施の形態について説明する。
【0032】
図4は、本発明の実施の形態に係るワイヤボンディング方法を用いた工程を含む半導体装置の製造工程を示すフローチャートである。
【0033】
図4を参照するに、本発明の実施の形態に係るワイヤボンディング方法を用いた工程含む半導体装置の製造工程にあっては、先ず、ダイシング処理が施される(S1)。具体的には、図5に示すように、シリコン(Si)から成る半導体ウエハ10をダイシング処理によって切断・分離し、半導体チップ(半導体素子)11に個片化する。なお、当該ダイシング処理によって切断するラインが、図5において直線で示されている。
【0034】
次に、ダイス付け工程が施される(S2)。具体的には、図6に示すように、ステップ1で個片化された複数の半導体チップ11を配線基板12にダイボンディングフィルム等のダイス付け材(図示を省略)を介して接着する。
【0035】
図7に、図6に示す配線基板12において1つの半導体チップ11が接着される部位を拡大して示す。図7を参照するに、配線基板12の外周部分に沿って複数の外部接続端子13が列をなして設けられ、当該外部接続端子13の内側に環状の接地/電源パターン14が形成されている。環状の接地/電源パターン3の内側には、2つのダイボンディング基準用マーク15が設けられている。
【0036】
ダイボンディング基準用マーク15は、半導体チップ11(図6参照)を配線基板12にダイス付けする際の位置合わせにおける基準となる。即ち、ダイボンディング基準用マーク4の所定の位置に半導体チップ11(図6参照)の角部が位置するように半導体チップ11がダイボンディングフィルム等のダイス付け材(図示を省略)を介して接着される。
【0037】
このとき、ダイボンディング基準用マーク15と、外部接続端子13及び環状の接地/電源パターン14との位置精度は予め確保されている。
【0038】
後の工程で、半導体チップ11(図6参照)の電極パッドと外部接続端子13とが、また、半導体チップ11(図6参照)の電極パッドと接地/電源パターン14とが、ワイヤボンディングされる。
【0039】
このような構造を有する配線基板12に、半導体チップ11がダイボンディングフィルム等のダイス付け材(図示を省略)を介して接着される(S2)。
【0040】
次に、ワイヤボンディング工程(S3)が施されるが、その際に、本発明の実施の形態に係るワイヤボンディング方法に基づく工程(図4においてAで示す)が用いられる。図8は、本発明の実施の形態に係るワイヤボンディング方法に基づく工程を示すフローチャートである。
【0041】
本発明の実施の形態に係るワイヤボンディング方法においては、ダイス付け工程(S2)の際に、図9に示すように半導体チップ11が配線基板12に対して位置ずれした場合であっても、予め当該半導体チップ11の位置ずれ量毎に補正プログラムを用意し、ワイヤボンディングの際に前記位置ずれ量に応じたプログラムを自動的に選択し、ワイヤボンディング装置において、配線基板12側におけるワイヤボンディングする位置及びボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)の補正を自動的に行っている。
【0042】
具体的には、半導体チップ11を配線基板12にダイボンディングフィルム等のダイス付け材(図示を省略)を介して接着し(S2)、当該半導体チップ11及び配線基板12が新規品である場合又は前記補正プログラムが用意されていない場合は、図8において点線で囲んで示す処理が施される。
【0043】
即ち、半導体チップ11及び配線基板12が新規品である場合又は前記補正プログラムが用意されていない場合は、製造初期の1ロット又は適当なロット数の半導体チップの全てを配線基板12にダイス付けする際又はその後に、半導体チップと配線基板12のダイボンディング基準用マーク15の位置ずれをワイヤボンディング装置の画像認識機能により検出し(S2−1a)、個々の半導体チップの配線基板12のダイボンディング基準用マーク15に対する位置ずれ量のデータを取得する(S2−1b)。
【0044】
次に、ステップS2−1cに進み、ステップS2−1bにおいて取得した個々の半導体チップの配線基板12のダイボンディング基準用マーク15に対する位置ずれ量のデータを統計処理し、その分布を求める。
【0045】
図10は、半導体チップの位置ずれ量のデータの分布を示すグラフであり、横軸は、半導体チップの位置ずれ量を示し、縦軸は、当該位置ずれ量を有する半導体チップの個数を示す。図10に示すグラフでは、ある位置ずれ量を基準に、その位置ずれ量よりも多い又は少ない量の位置ずれ量を有する半導体チップが何個あるのかを、各位置ずれ量ごとに示している。
【0046】
ステップ2−1cでは更に、かかる位置ずれ量の分布をN等分し、その区分のサンプルを抽出する。
【0047】
図11は、半導体チップの位置ずれ量の分布における各区分のサンプルの分け方を説明するための図である。図11においてθは、配線基板12における半導体チップ11の所望の搭載位置に対する位置ずれ角度を示し、Xは、配線基板12における半導体チップ11の所望の搭載位置に対するX方向の位置ずれ長さを示し、Yは、配線基板12における半導体チップ11の所望の搭載位置に対するY方向の位置ずれ長さを示す。
【0048】
仕様として位置ずれ角度θの値は決定されていると仮定し、先ず位置ずれ角度θの値で分類する。例えば、全ての位置すれ角度θが±5度の場合、1度刻みで分類する。また、X方向の位置ずれ長さX及び、Y方向の位置ずれ長さYをN等分する。例えば、30μm単位でN等分する。更に、X、Y方向の位置ずれ長さX、Yを、X>Y、X<Y、X=Yに分類する。そして、位置ずれ角度θ毎にN等分した位置ずれ量でサンプルを分類する。
【0049】
N等分された位置ずれ量の分布の各区分毎に、後述する補正プログラム1乃至Nのいずれかが適用される。
【0050】
次に、半導体チップの位置ずれ量の分布データから、半導体チップの位置ずれ量毎に、ワイヤボンディングすべき位置とボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)を補正したワイヤボンディングプログラム(以下では、「補正プログラム」という)を作成する(S2−1d)。
【0051】
半導体チップ11(図6参照)と外部接続端子13とを接続するボンディングワイヤと、半導体チップ11(図6参照)と接地/電源パターン14とを接続するボンディングワイヤとの交差を回避して両者のショートを防止すべく、又は、前記交差を回避できない場合には、半導体チップ11(図6参照)と外部接続端子13とを接続するボンディングワイヤと、半導体チップ11(図6参照)と接地/電源パターン14とを接続するボンディングワイヤとの配設高さに高低差を設けることにより両者のショートを防止すべく、N等分された位置ずれ量の分布の各区分毎に、ワイヤボンディングすべき位置とボンディングワイヤのワイヤ長や配設形状等のループ条件に基づいて補正プログラム1乃至Nを作成する。また、かかるプログラムは、実際に補正プログラム1乃至Nを適用して問題が発生しないかどうかを検証しながら作製する。
【0052】
全ての半導体チップ11の個々の位置ずれ量にあわせて、ワイヤボンディングすべき位置とボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)を補正することは困難であるが、本例のように、半導体チップの位置ずれ量の分布をN等分することにより、半導体チップの位置ずれ量の分布全体をN個のサンプルで代表させることができ、効率的に補正プログラムを作成し適用することができる。
【0053】
このステップS2−1dの工程が完了すると、後述するステップS2−3に示す工程に進む。
【0054】
一方、かかる補正プログラムが既に作成されている場合には、半導体チップ11を配線基板12にダイボンディングフィルム等のダイス付け材(図示を省略)を介して接着(S2)した後、ステップS2−2に進む。
【0055】
即ち、ステップS2−2においては、半導体チップ11と配線基板12の外部接続端子13の位置をワイヤボンディング装置の画像認識機能により検出する。
【0056】
次に、ステップS2−3に進み、ステップS2−2において検出した半導体チップ11と配線基板12の外部接続端子13の位置の情報を基にして、半導体チップ11の、配線基板12のダイボンディング基準用マーク15に対する位置ずれ量のデータを取得する。
【0057】
更に、ステップS2−3では、取得した位置ずれ量のデータに基づき、必要な補正プログラム1乃至Nのいずれかをワイヤボンディング装置において自動的に選択可能か否かを判断する。
【0058】
補正プログラム1乃至Nのいずれかを選択することができる場合は、取得した位置ずれ量のデータに応じた補正プログラム1乃至Nのいずれかを使用してワイヤボンディングを行う(S3)。例えば、図12に示す例では、配線基板12において左下隅に位置する箇所には補正プログラム1が割り当てられ、その上に位置する箇所には補正プログラム3が、その右に位置する箇所には補正プラグラム2が割り当てられている。また、配線基板12において右下隅に位置する箇所には補正プログラムNが割り当てられている。
【0059】
一方、半導体チップ11の位置ずれ量が所定の限界値を超えている場合等、ステップS2−3において、取得した位置ずれ量のデータに基づき該当する補正プログラム1乃至nを選択できない場合は、ワイヤボンディングを行わず、スキップする(ステップS2−4)。
【0060】
上述の工程を経て、図13に示すように、ワイヤボンディング工程が完了し、半導体チップ11の電極パッド(図示を省略)と外部接続端子13とを金ワイヤ等のボンディングワイヤ16により、また、半導体チップ11の電極パッド(図示を省略)と接地/電源パターン14とを金ワイヤ等のボンディングワイヤ17により接続する。
【0061】
このように、図8等を参照して説明した本発明の実施の形態に係るワイヤボンディング方法においては、予め当該半導体チップ11の位置ずれ量の統計をとり、かかる位置ずれ量毎に補正プログラムを用意し、ワイヤボンディングの際に前記位置ずれ量に応じたプログラムを自動的に選択し、ワイヤボンディング装置において、配線基板12側におけるワイヤボンディングする位置及びボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)の補正を自動的に行っている。
【0062】
上述のように、図2に示す態様では、配線基板の外部接続端子及び半導体素子の位置を検出し、ボンディングワイヤ長を基準値と比較してループ条件(ワイヤ長やワイヤの配設形状等)のみを変更し、ワイヤボンディングする箇所の座標の変更は行わないため、半導体素子の位置ずれによるクロスワイヤが発生した場合、ショートを防止することができない。
【0063】
一方、本実施例では、半導体チップ11の位置ずれの態様を、位置ずれ角度θ、X方向の位置ずれ長さX、及びY方向の位置ずれ長さYを用いて分類し、かかる分類に基づいて、ワイヤボンディングすべき位置とボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)を変更(補正)するため、クロスワイヤの発生を回避することができ、ショートを防止することができる。
【0064】
また、上述のように、図3に示す態様では、ループ条件(ワイヤ長やワイヤの配設形状等)を変更する態様ではないため、チップエッジとボンディングワイヤのショートの発生を防止することはできない。
【0065】
一方、本実施例では、ワイヤボンディングすべき位置とボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)を変更(補正)するため、チップエッジとボンディングワイヤのショートの発生を防止することができる。
【0066】
更に、上述のように、図3に示す態様では、半導体素子の位置ずれ量に対応したクロスワイヤが発生しない第2ボンディング部の座標をボンディングワイヤ毎に演算により決定し出力しているため、かかる補正済みの第2ボンディング部の座標で実際に問題が無いかどうかの検証を行った上で、ワイヤボンディングすることが必要となる。
【0067】
一方、本実施例では、実際に位置ずれが発生している半導体チップのサンプルを用いて、ワイヤボンディングすべき位置とボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)を変更(補正)する補正プログラム1乃至Nを、実際に当該プログラムを適用して問題が発生しないかどうかを検証しながら作製している。従って、より信頼性に優れたワイヤボンディングを行うことができる。
【0068】
また、上述のように、従来は、各半導体素子ごとに、外部接続端子上におけるボンディングワイヤの接続位置や、ボンディングワイヤのループ条件(ワイヤ長やワイヤの配設形状等)等を考慮してかかるワイヤボンディングのためのプログラムの調整を行っていたため、大量に半導体素子を配線基板に搭載してワイヤボンディングを行う場合、個々の半導体素子の配線基板に対するずれ量のばらつきに対応することができず、その結果、歩留が低下するおそれがある。
【0069】
一方、本実施例では、半導体素子の位置ずれ量に応じて予め補正プログラムを準備することができるため、従来に比し、ワイヤボンディングのためのプログラムの調整の工数の削減を図ることができる。
【0070】
更に、図3に示す態様では、第2ボンディング部の座標をボンディングワイヤ毎に演算により決定し出力しているため、1つの半導体素子当たりのボンディングワイヤ数が増加すると、当該演算に要する時間も増加し、1つの半導体素子当たりのワイヤボンディングに要する時間も増加する。
【0071】
一方、本実施例では、製造初期の1ロット又は適当なロット数の半導体チップで、複数の補正プログラムを作成する必要があるため、量産開始直後は、図3に示す態様に比し、ワイヤボンディングに要する時間は長くなるものの、その後は前記演算を行うことなくワイヤボンディングを行うことができるためワイヤボンディングに要する時間も短くなり、量産時の処理能力に優れ、ワイヤボンディングの歩留まりを向上させることができる。
【0072】
図4を再度参照するに、このようにしてワイヤボンディング工程(S3)が完了すると、図14に示すモールド工程(S4)が施される。ここで、図14は、かかるモールド工程(S4)を説明するための図であり、図14(a)は平面図であり、図14(b)は図14(a)の線A−Aの断面図である。図14に示すように、モールド工程(S4)により、半導体チップ11、ボンディングワイヤ16、17及び配線基板12の外周側面部分を、封止樹脂18により樹脂封止する。
【0073】
次いで、図15に示すボール付け工程(S5)が施される。ここで、図15は、かかるボール付け工程(S5)を説明するための配線基板12の底面図である。図15に示すように、配線基板12の半導体チップ11が搭載された面と反対側の面、即ち、配線基板12の裏面に、半田ボールからなる外部接続用端子19をグリッド状に配設して半導体装置20を形成する。
【0074】
しかる後、図16に示す切断工程(S6)が施される。ここで、図16は、かかる切断工程(S6)を説明するための配線基板12の底面図である。図16に示すように、配線基板12の裏面に外部接続端子19を配設した後、各半導体装置20の配線基板12及び封止樹脂18(図16参照)を切断・分離して、個片化されたBGA(Ball Grid Array)型の半導体装置20を形成することができる。なお、本工程により、配線基板12において切断したラインが、図16において直線で示されている。
【0075】
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
【0076】
以上の説明に関し、更に以下の項を開示する。
(付記1)
配線基板に搭載された半導体素子と前記配線基板とをボンディングワイヤで接続するワイヤボンディング方法であって、
前記半導体素子の前記配線基板に対する位置ずれ量に応じて、前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正するための補正プログラムを予め複数作成し、
前記半導体素子と前記配線基板とをワイヤボンディングする際に、前記位置ずれ量に応じた前記補正プログラムを選択し、
選択した前記補正プログラムを用いて前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正して、ワイヤボンディングを行うことを特徴とするワイヤボンディング方法。
(付記2)
付記1記載のワイヤボンディング方法であって、
前記ボンディングワイヤのループ条件は、前記ボンディングワイヤのワイヤ長又は前記ボンディングワイヤの配設形状を含むことを特徴とするワイヤボンディング方法。
(付記3)
付記1又は2記載のワイヤボンディング方法であって、
前記補正プログラムは、所定のロット数における半導体素子の位置ずれ量を検出し、前記位置ずれ量のデータに基づいて作成されることを特徴とするワイヤボンディング方法。
(付記4)
付記3記載のワイヤボンディング方法であって、
前記補正プログラムは、前記位置ずれ量のデータを統計処理して得られた前記位置ずれ量の分布に基づいて作成されることを特徴とするワイヤボンディング方法。
(付記5)
付記4記載のワイヤボンディング方法であって、
前記位置ずれ量の分布は、所定の位置ずれ量を基準に、当該所定の位置ずれ量よりも多い又は少ない位置ずれ量を有する半導体素子の個数を、各位置ずれ量ごとに示す分布であることを特徴とするワイヤボンディング方法。
(付記6)
付記4又は5記載のワイヤボンディング方法であって、
前記位置ずれ量の分布を所定数の区分に分類し、各区分毎に前記補正プログラムが作成されることを特徴とするワイヤボンディング方法。
(付記7)
付記6記載のワイヤボンディング方法であって、
前記位置ずれ量の分布は、少なくとも前記半導体素子の前記配線基板に対する位置ずれの角度又は前記位置ずれの長さに基づいて、前記所定数の区分に分類されることを特徴とするワイヤボンディング方法。
(付記8)
付記1乃至7いずれか一項記載のワイヤボンディング方法であって、
前記補正プログラムは、実際に当該プログラムを適用し検証を行いながら作成されることを特徴とするワイヤボンディング方法。
(付記9)
付記1記載のワイヤボンディング方法であって、
前記位置ずれ量に応じた前記補正プログラムの選択の可否を判定し、
前記補正プログラムを選択することができない場合には、ワイヤボンディングを行わないことを特徴とするワイヤボンディング方法。
【図面の簡単な説明】
【0077】
【図1】ワイヤボンディング法における問題点を説明するための部分拡大平面図である。
【図2】従来のワイヤボンディング法(その1)を説明するためのフローチャートである。
【図3】従来のワイヤボンディング法(その2)を説明するためのフローチャートである。
【図4】本発明の実施の形態に係るワイヤボンディング方法を用いた工程を含む半導体装置の製造工程を示すフローチャートである。
【図5】図4におけるステップS1の工程を示す図である。
【図6】図4におけるステップS2の工程を示す図である。
【図7】図6に示す配線基板において1つの半導体チップが接着される部位を拡大して示す図である。
【図8】本発明の実施の形態に係るワイヤボンディング方法に基づく工程を示すフローチャートである。
【図9】半導体チップが配線基板に対して位置ずれしてダイス付けされた状態を示す図である。
【図10】半導体チップの位置ずれ量のデータの分布を示すグラフである。
【図11】半導体チップの位置ずれ量の分布における各区分のサンプルの分け方を説明するための図である。
【図12】補正プログラムの割り当てを説明するための図である。
【図13】ワイヤボンディングが完了した状態を示す図である。
【図14】図4におけるステップS4の工程を示す図である。
【図15】図4におけるステップS5の工程を示す図である。
【図16】図4におけるステップS6の工程を示す図である。
【符号の説明】
【0078】
10 半導体ウエハ
11 半導体チップ
12 配線基板
13 外部接続端子
14 接地/電源パターン
15 ダイボンディング基準用マーク
16、17 ボンディングワイヤ
18 封止樹脂
19 半田ボール
20 半導体装置
【特許請求の範囲】
【請求項1】
配線基板に搭載された半導体素子と前記配線基板とをボンディングワイヤで接続するワイヤボンディング方法であって、
前記半導体素子の前記配線基板に対する位置ずれ量に応じて、前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正するための補正プログラムを予め複数作成し、
前記半導体素子と前記配線基板とをワイヤボンディングする際に、前記位置ずれ量に応じた前記補正プログラムを選択し、
選択した前記補正プログラムを用いて前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正して、ワイヤボンディングを行うことを特徴とするワイヤボンディング方法。
【請求項2】
請求項1記載のワイヤボンディング方法であって、
前記補正プログラムは、所定のロット数における半導体素子の位置ずれ量を検出し、前記位置ずれ量のデータに基づいて作成されることを特徴とするワイヤボンディング方法。
【請求項3】
請求項2記載のワイヤボンディング方法であって、
前記補正プログラムは、前記位置ずれ量のデータを統計処理して得られた前記位置ずれ量の分布に基づいて作成されることを特徴とするワイヤボンディング方法。
【請求項4】
請求項3記載のワイヤボンディング方法であって、
前記位置ずれ量の分布を所定数の区分に分類し、各区分毎に前記補正プログラムが作成されることを特徴とするワイヤボンディング方法。
【請求項5】
請求項4記載のワイヤボンディング方法であって、
前記位置ずれ量の分布は、少なくとも前記半導体素子の前記配線基板に対する位置ずれの角度又は前記位置ずれの長さに基づいて、前記所定数の区分に分類されることを特徴とするワイヤボンディング方法。
【請求項1】
配線基板に搭載された半導体素子と前記配線基板とをボンディングワイヤで接続するワイヤボンディング方法であって、
前記半導体素子の前記配線基板に対する位置ずれ量に応じて、前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正するための補正プログラムを予め複数作成し、
前記半導体素子と前記配線基板とをワイヤボンディングする際に、前記位置ずれ量に応じた前記補正プログラムを選択し、
選択した前記補正プログラムを用いて前記配線基板においてワイヤボンディングする位置及び前記ボンディングワイヤのループ条件を補正して、ワイヤボンディングを行うことを特徴とするワイヤボンディング方法。
【請求項2】
請求項1記載のワイヤボンディング方法であって、
前記補正プログラムは、所定のロット数における半導体素子の位置ずれ量を検出し、前記位置ずれ量のデータに基づいて作成されることを特徴とするワイヤボンディング方法。
【請求項3】
請求項2記載のワイヤボンディング方法であって、
前記補正プログラムは、前記位置ずれ量のデータを統計処理して得られた前記位置ずれ量の分布に基づいて作成されることを特徴とするワイヤボンディング方法。
【請求項4】
請求項3記載のワイヤボンディング方法であって、
前記位置ずれ量の分布を所定数の区分に分類し、各区分毎に前記補正プログラムが作成されることを特徴とするワイヤボンディング方法。
【請求項5】
請求項4記載のワイヤボンディング方法であって、
前記位置ずれ量の分布は、少なくとも前記半導体素子の前記配線基板に対する位置ずれの角度又は前記位置ずれの長さに基づいて、前記所定数の区分に分類されることを特徴とするワイヤボンディング方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2008−235367(P2008−235367A)
【公開日】平成20年10月2日(2008.10.2)
【国際特許分類】
【出願番号】特願2007−69348(P2007−69348)
【出願日】平成19年3月16日(2007.3.16)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成20年10月2日(2008.10.2)
【国際特許分類】
【出願日】平成19年3月16日(2007.3.16)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]