ワイヤボンディング装置
【課題】 静電容量が低いデバイスに対しても不着検出が可能なワイヤボンディング装置を提供する。
【解決手段】 本発明に係るワイヤボンディング装置は、半導体チップの電極とリードフレームのリードをワイヤによって接続するワイヤボンディング装置において、ＤＣ電圧をワイヤに印加するＤＣ印加手段３０，３６，４０と、ワイヤからの検出電圧を検出する電圧検出手段３７，３０と、ＤＣ電圧を印加した時から検出電圧が検出しきい値電圧に達した時又は超えた時までの第１時間を検出する時間検出手段４１と、前記第１時間と、ボンディングが不着のワイヤに前記ＤＣ電圧を印加した時から前記検出しきい値電圧に達するまで又は超えるまでの第２時間とを比較することにより、ワイヤが正常にボンディング接続されたか否かを判定する判定手段４１，３０とを具備する。
【解決手段】 本発明に係るワイヤボンディング装置は、半導体チップの電極とリードフレームのリードをワイヤによって接続するワイヤボンディング装置において、ＤＣ電圧をワイヤに印加するＤＣ印加手段３０，３６，４０と、ワイヤからの検出電圧を検出する電圧検出手段３７，３０と、ＤＣ電圧を印加した時から検出電圧が検出しきい値電圧に達した時又は超えた時までの第１時間を検出する時間検出手段４１と、前記第１時間と、ボンディングが不着のワイヤに前記ＤＣ電圧を印加した時から前記検出しきい値電圧に達するまで又は超えるまでの第２時間とを比較することにより、ワイヤが正常にボンディング接続されたか否かを判定する判定手段４１，３０とを具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワイヤボンディング装置に係わり、特に、静電容量が低いデバイスに対しても不着検出が可能なワイヤボンディング装置に関する。
【背景技術】
【０００２】
ワイヤボンディング装置は、金線、アルミニウムなどからなるワイヤを用いて第１ボンディング点となる半導体チップ上の電極と、第２ボンディング点となるリードとを接続するものである。
【０００３】
二次元方向に移動可能なＸＹテーブル上に搭載されたボンディングヘッドのリニアモータ若しくはモータ軸に連結したカムなどによりボンディングアームが上下に揺動され、このボンディングアームの超音波ホーンの先端に取り付けられたキャピラリからワイヤが送り出され、このワイヤの先端と放電電極との間に高電圧を印加することにより放電を起こさせる。その放電エネルギーによってワイヤの先端を溶融させてワイヤの先端にボールを形成する。そしてキャピラリの先端に保持されたボールを第１ボンディング点である半導体チップの電極にボンディングアームの揺動による機械的な加圧力により押し付けつつ、超音波及び加熱手段を併用して熱圧着を行い、第１ボンディング点に対してワイヤを接続する。
【０００４】
図５（ａ）乃至（ｄ）は、上記ワイヤボンディング装置によるワイヤボンディングを行う工程を説明する図である。
図５（ａ）及び（ｂ）に示すように、キャピラリ２の先端に送り出されたワイヤ１の先端と放電電極４との間で放電を一定の時間起こさせ、ワイヤ１の先端を溶融してボール２０を形成し、キャピラリ２の先端で保持してキャピラリ２を第１ボンディング点１５なる半導体チップ１３の電極１２の直上に位置させる。
【０００５】
次に、図５（ｃ）に示すように、キャピラリ２を下降させてボール２０を電極１２に押し付けて加圧すると同時にキャピラリ２の先端に対して前記ボンディングアームの超音波ホーンを介して超音波振動を印加する。これにより、電極にワイヤ１を接続する。
次いで、図５（ｄ）に示すようにキャピラリ２を所定のループコントロールに従って上昇させ、第２ボンディング点１６となるリード１４方向に移動させる。
【０００６】
次に、キャピラリ２を下降させワイヤ１をリード１４に押し付けて加圧すると同時にキャピラリ２の先端に対して超音波ホーンを介して超音波振動を印加してリード１４に対しワイヤ１を接続する。この後、キャピラリ２を上昇させてあらかじめ設定されたキャピラリ２の上昇位置でワイヤカットクランプ３を閉じ、リード１４上のワイヤをカットして一回のボンディング作業が完了する。
【０００７】
従来のワイヤボンディング装置は、半導体チップ１３の電極１２にボール２０を押しつぶしてボンディングが行われた状態で、ボンディングが確実に成されたか否か、すなわちワイヤが不着状態であるか否かを不着検出装置によって判断している。この不着検出装置は、次のような手順で不着検出が行われる。
【０００８】
図６は、従来の不着検出方法を示すフローチャートである。
ボンディング前に検出区間・開始位置、検出しきい値を一括で設定する（ＳＴ１，ＳＴ２）。なお、検出区間、開始位置、検出しきい値をワイヤ毎に設定することはできない。
【０００９】
次いで、半導体チップの電極とリードとをワイヤによって接続するワイヤボンディングを行う（ＳＴ３）。そして、ワイヤが半導体チップの電極に確実にボンディングされたか否かの不着検出を行う（ＳＴ４）。このとき、ワイヤが不着であると判断した場合、ワイヤボンディング装置を停止するなどのエラー処理が行われる。また、ワイヤが確実にボンディングされたと判断した場合、次のワイヤボンディングを行い、同様に不着検出を行う（ＳＴ３，ＳＴ４）。すべてのワイヤボンディングが行われたらワイヤボンディング作業を終了する（ＳＴ５）。
【００１０】
次に、上記不着検出方法を実施する不着検出装置について説明する。
図７は、従来のワイヤボンディング装置のＤＣ専用不着検出装置を示すブロック図である。ＤＣ専用不着検出装置は、ＤＣ特性を有する半導体チップ専用の不着検出を行うものである。
ＤＣ専用不着検出装置は、ＤＣ用不着検出基板４４及びボンディングＣＰＵ基板１８を有している。ボンディングＣＰＵ基板１８はＩ／Ｏポート３２を備えている。ＤＣ用不着検出基板４４は、Ｉ／Ｏポート３３、ＣＰＵ３０、Ａ／Ｄコンバータ３５、増幅器（ＡＭＰ）３７、直流発生器４５及び抵抗４６を備えている。
【００１１】
出力部３８は、図５に示すワイヤボンディング装置のワイヤ１に接続されている。また、接地電位（ＧＮＤ）３９は、半導体チップ１３が載置されたボンディングステージに出力部３８を介して接続されている。
【００１２】
ＤＣ専用不着検出装置を用いて不着検出を行う場合、ワイヤボンディング時に直流発生器４５から抵抗４６、出力部３８、ワイヤ１を介して半導体チップ１３の電極１２に電圧が印加される。そして、半導体チップ１３の電極１２からワイヤ１を介して検出信号が増幅器３７に入力され、増幅器３７から出力された出力信号がＡ／Ｄコンバータ３５によってＡＤ変換されＣＰＵ３０に入力される。このＣＰＵ３０において、検出された信号がしきい値内であれば正常にボンディングされたと判断され、検出信号がしきい値から外れていれば異常ボンディング（即ち不着）であると判断される。そして、正常ボンディングであるか不着であるかの信号がＩ／Ｏポート３３，３２を介してボンディングＣＰＵ基板１８に入力され、不着検出が行われる。
【００１３】
図８は、従来のワイヤボンディング装置のＡＣ専用不着検出装置の具体的な構成を示す回路図である（特許文献１参照）。ＡＣ専用不着検出装置は、ＡＣ特性を有する半導体チップ専用の不着検出を行うものである。
ワイヤスプール２１より繰り出されたワイヤ１は、ワイヤ１の保持、解放が可能なワイヤカットクランプ３の保持面の間を通り、ワイヤカットクランプ３の直下に位置するキャピラリ２を挿通している。ワイヤスプール２１のワイヤの端であるスプールワイヤ端２２と、フレームとしてのリードフレーム１１を載置する基準電位点であるボンディングステージ１７との間には交流ブリッジ回路５が接続されている。
【００１４】
この交流ブリッジ回路５は交流発生器５ａを備え、前記交流発生器５ａは所定の周波数で発振する正弦波発振回路を内蔵している。交流ブリッジ回路５は、交流発生器５ａと、交流発生器５ａからの出力信号を受ける可変抵抗器Ｒ１とコンデンサＣ１からなる第１直列回路５ｃ１、交流発生器５からの交流信号を受ける固定抵抗Ｒ２と、スプールワイヤ端２２から基準電位点であるボンディングステージ１７に至る電気経路を含む第２直列回路５ｃ２とで閉ループを形成している。
【００１５】
また、前記可変抵抗Ｒ１と、コンデンサＣ１との間の第１接続点Ｘは、差動増幅器６の一方の入力端に接続され、前記固定抵抗Ｒ２と前記スプールワイヤ端２２との間の第２接続点Ｙが、前記差動増幅器６の他方の入力端に接続されている。
前記固定抵抗Ｒ２とスプールワイヤ端２２との間には、同軸ケーブル５ｂが外来ノイズの影響を避けるために接続されている。従って、同軸ケーブル５ｂの芯線と外被との間で発生する同軸ケーブル５ｂの静電容量Ｃ２が生じ、静電容量Ｃ２が等価的に固定抵抗Ｒ２とボンディングステージ１７との間に接続されることになる。
【００１６】
差動増幅器６は、演算増幅器Ａ１、演算増幅器Ａ２、抵抗Ｒ３、抵抗Ｒ４、抵抗Ｒ５より構成される。この差動増幅器６は、前記第１接続点Ｘ、第２接続点Ｙから両入力端に供給される信号入力の差成分を検出して出力するものであり、前記差動増幅器６の出力端には、コンデンサＣ及びトランス７の一次側入力端子が直列に接続されている。
【００１７】
トランス７の二次側出力端子は、絶対値変換器８に接続されており、絶対値変換器８は、トランス７より出力される正極性及び負極性の交流電圧を正極性の絶対値電圧に変換するものである。そして絶対値変換器８の出力端には第１レベル弁別器９が接続され、第１レベル弁別器９の出力はボンディング判定器２６に入力され不着状態を検出するようにしている。
【００１８】
また、交流ブリッジ回路５の第２接続点Ｙに接続された差動増幅器６の演算増幅器Ａ１の出力端子には、ローパスフィルタ２３が接続されている。ローパスフィルタ２３の出力は、第２レベル弁別器２４に入力される。第２レベル弁別器２４は、ローパスフィルタ２３の出力信号を前もって設定された基準の信号レベルと比較し、ローパスフィルタ２３の出力信号が基準の信号レベル以上であれば論理値“０”の信号を論理積器２５に出力し、ローパスフィルタ２３の出力信号が基準の信号レベル以下であれば論理値“１”の信号を論理積器２５に出力する。
【００１９】
ボンディング検出切替器２７は第１ボンディング（チップボンディング）時に論理値“１”の信号を出力し、第２ボンディング（リードボンディング）時に論理値“０”の信号を論理積器２５に出力する。論理積器２５は、ボンディング検出切替器２７の出力信号と第２レベル弁別器２４の出力との論理積（ＡＮＤ演算）を行い、第１ボンディング（チップボンディング）時には、論理値“１”又は“０”をボンディング判定器２６に出力し、第２ボンディング（リードボンディング）時には、常に論理値“０”をボンディング判定器２６に出力する。
【００２０】
ボンディング判定器２６は、第１ボンディング点としての半導体チップ１３上の電極１２又は第２ボンディング点としてのリードフレーム１１のリード１４にボンディング接続したとき、不着検出タイミング、すなわちボンディング装置からの指令により不着検出モードでの検出を行う状態で論理積器２５からの出力信号を読みとり、不着検出を行う設定となっている。
【００２１】
【特許文献１】特開２０００−２６０８０８号公報（４〜５頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００２２】
ところで、上記従来のワイヤボンディング装置における不着検出装置では、ＤＣ専用不着検出装置及びＡＣ専用不着検出装置のいずれにおいてもＡＣ又はＤＣの出力電圧に対する検出電圧の差を判定することにより正常着であるか不着であるかを判別している。この方式では、ＤＣ専用不着検出とＡＣ専用不着検出と共に、検出電圧の波形が定常状態になってからの電圧値を検出電圧としている。このため、検出対象物である半導体チップ及びリードフレームが一定以上の大きさの静電容量（例えば１００ＰＦ程度）を有していなければ、出力電圧と検出電圧との間に正常着であるか不着であるかを判定するのに必要な差が生じにくい。言い換えると、数ＰＦから数十ＰＦといった極めて低い静電容量しか有さない検出対象物については、従来の不着検出装置で不着検出を行うことができない。また、検出対象物の低静電容量化はますます進む方向にある。
【００２３】
本発明は上記のような事情を考慮してなされたものであり、その目的は、静電容量が低いデバイスに対しても不着検出が可能なワイヤボンディング装置を提供することにある。
【課題を解決するための手段】
【００２４】
上記課題を解決するため、本発明に係るワイヤボンディング装置は、半導体チップの電極とリードフレームのリードをワイヤによって接続するワイヤボンディング装置又は半導体チップのパッドにバンプをボンディングするワイヤボンディング装置において、
ＤＣ電圧をワイヤ又はバンプに印加するＤＣ印加手段と、
前記ワイヤ又はバンプからの検出電圧を検出する電圧検出手段と、
前記ＤＣ電圧を印加した時から前記検出電圧が検出しきい値電圧に達した時又は超えた時までの第１時間を検出する時間検出手段と、
前記第１時間と、ボンディングが不着のワイヤ又はバンプに前記ＤＣ電圧を印加した時から前記検出しきい値電圧に達するまで又は超えるまでの第２時間とを比較することにより、ワイヤ又はバンプが正常にボンディング接続されたか否かを判定する判定手段とを具備することを特徴とする。
【００２５】
上記本発明に係るワイヤボンディング装置では、ボンディング対象物が静電容量を有するため、正常着である場合の検出しきい値電圧に達した時又は超えた時までの第１時間が、不着である場合の検出しきい値電圧に達するまで又は超えるまでの第２時間に比べて長いことを利用する。これにより、検出対象物の静電容量が極めて小さい場合でも第１時間と第２時間とを比較することができ、それにより不着検出が可能となる。
【００２６】
また、本発明に係るワイヤボンディング装置において、前記ＤＣ印加手段は、ＤＣパルス信号をワイヤ又はバンプに印加する手段であることが好ましい。
【００２７】
また、本発明に係るワイヤボンディング装置において、前記判定手段は、前記第１時間が前記第２時間より長ければワイヤ又はバンプが正常にボンディング接続されたと判定し、前記第１時間が前記第２時間に比べて長くなければワイヤ又はバンプが不着であると判定する手段であることが好ましい。
【００２８】
また、本発明に係るワイヤボンディング装置において、前記ＤＣ印加手段はＣＰＵ、Ｄ／Ａコンバータ及び抵抗を有し、
前記電圧検出手段は増幅器及びＣＰＵを有し、
前記時間検出手段は、前記ＤＣ電圧を印加した時からの時間をカウントするタイマー回路、前記検出電圧と前記検出しきい値電圧を比較する比較回路、及び、前記検出電圧が前記検出しきい値電圧を超えたか否かを判定する判定回路を有し、
前記判定手段は、前記第１時間と前記第２時間を比較する比較回路、前記第１時間が前記第２時間より長いか短いかを判定する判定回路、及びＣＰＵを有していることも可能である。
【００２９】
また、本発明に係るワイヤボンディング装置においては、前記検出しきい値電圧及び前記第２時間を予め設定しておき、前記ＤＣ印加手段によりＤＣ電圧をワイヤ又はバンプに印加し、前記電圧検出手段によりワイヤ又はバンプからの検出電圧を検出し、前記時間検出手段により前記第１時間を検出し、前記判定手段により前記第１時間と前記第２時間とを比較してワイヤ又はバンプが正常にボンディング接続されたか否かを判定することをソフトウエア制御により行うことが好ましい。
【発明の効果】
【００３０】
以上説明したように本発明によれば、静電容量が低いデバイスに対しても不着検出が可能なワイヤボンディング装置を提供することができる。
【発明を実施するための形態】
【００３１】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の実施の形態による不着検出装置を模式的に示すブロック図である。図２は、図１に示す不着検出基板とワイヤボンディング装置との配線による接続関係を概略的に示す図である。なお、従来のワイヤボンディング装置と同一の構造及び機能を有する部分については要部のみを説明し、詳細な説明は省略する。
【００３２】
本実施の形態による不着検出装置は、ＤＣパルス方式によるものであり、検出区間・開始位置などのパラメータ設定項目について、ワイヤ毎に設定できるものである。尚、ＡＣ／ＤＣ特性の混在しているデバイスに対しても不着検出は可能である。
【００３３】
図１に示すように、不着検出装置は、ＤＣパルス方式不着検出基板１０、ボンディングＣＰＵ基板１８及びメインＣＰＵ基板１９を有している。メインＣＰＵ基板１９はＣＰＵ２８を備えており、このＣＰＵ２８はキーボード３１に接続されている。検出区間・開始位置、検出しきい値などのワイヤ毎のパラメータをキーボード３１によって入力することができる。
【００３４】
ボンディングＣＰＵ基板１８はＩ／Ｏポート３２及びＣＰＵ２９を備えており、ＣＰＵ２９はＣＰＵ２８に接続されている。
ＤＣパルス方式不着検出基板１０は、Ｉ／Ｏポート３３、ＣＰＵ３０、比較回路Ｃとタイマー回路Ｔと判定回路Ｊを有する回路群４１、増幅器（ＡＭＰ）３７、メモリ３４、Ｄ／Ａコンバータ３６及び抵抗４０を備えている。
【００３５】
Ｉ／Ｏポート３３の入力側はＣＰＵ３０に接続されており、Ｉ／Ｏポート３３の出力側はＩ／Ｏポート３２に接続されている。また、ＣＰＵ３０は回路群４１に接続されており、この回路群４１は増幅器（ＡＭＰ）３７に接続されている。ＣＰＵ３０はＤ／Ａコンバータ３６に接続されており、Ｄ／Ａコンバータ３６は抵抗４０に接続されている。また、ＣＰＵ３０はメモリ３４に接続されている。
【００３６】
出力部３８は、図２に示すワイヤ（金線）１に接続されている。また、接地電位（ＧＮＤ）３９は、半導体チップ１３が載置されたボンディングステージに出力部を介して接続されている。
【００３７】
次に、上記不着検出装置によって不着検出を行う方法について図１乃至図４を参照しつつ説明する。
図３は、図１に示す不着検出装置によって不着検出を行う流れを示すフローチャートである。図４は、図１に示す不着検出装置によって不着検出を行う際、出力電圧Ｅをワイヤに印加してから時間ｔの経過による検出電圧Ｖｃの変化を示す図である。参照符号４２は不着（オープン）波形を示しており、参照符号４３は正常着波形を示している。Ｖｃ１は不着検出用しきい値電圧を示している。
【００３８】
まず、半導体チップとリードとを接続するボンディングを行う前に、半導体チップ１３におけるワイヤ毎について、検出区間・開始位置、ＤＣパルス方式、不着検出用しきい値電圧、時間ｔ１などのパラメータ設定項目をキーボード３１から入力する。これにより、メインＣＰＵ基板１９のＣＰＵ２８にパラメータ設定項目が入力される。
【００３９】
尚、不着検出用しきい値電圧は、図１及び図２に示す不着検出装置を備えたワイヤボンディング装置によって予め実測した電圧値を用いる。具体的には、意図的に不着（オープン）であるワイヤボンディングを行い、その際に出力電圧Ｅをワイヤに印加してから時間ｔ１が経過した時の検出電圧Ｖｃを測定し、この測定した電圧値から不着検出用しきい値電圧Ｖｃ１を決定する。この時間ｔ１における検出電圧Ｖｃの測定を１回だけ行い、その測定値を不着検出用しきい値電圧としても良いし、その測定値に所定の電圧値を加算したものを不着検出用しきい値電圧としても良い。また、このような測定を複数回行うことも好ましく、その場合は複数の測定値のうち最も高い電圧値を不着検出用しきい値電圧としても良いし、最も高い電圧値に所定の電圧値を加算したものを不着検出用しきい値電圧としても良いし、また複数の測定値の平均値を不着検出用しきい値電圧としても良いし、前記平均値に所定の電圧値を加算したものを不着検出用しきい値電圧としても良い。
【００４０】
次いで、ソフトウエア制御により前記パラメータ設定項目がボンディングＣＰＵ基板１８のＣＰＵ２９からＩ／Ｏポート３２，３３を通してＤＣパルス方式不着検出基板１０のＣＰＵ３０に通知され、メモリ３４に格納される。すなわち、検出区間・開始位置設定がボンディングＣＰＵ基板１８のＣＰＵ２９からＩ／Ｏポート３２，３３を通してＤＣパルス方式不着検出基板１０のＣＰＵ３０に通知され（ＳＴ１１）、ＤＣパルス方式設定がボンディングＣＰＵ基板１８のＣＰＵ２９からＩ／Ｏポート３２，３３を通してＤＣパルス方式不着検出基板１０のＣＰＵ３０に通知され（ＳＴ１２）、不着検出しきい値電圧設定がボンディングＣＰＵ基板１８のＣＰＵ２９からＩ／Ｏポート３２，３３を通してＤＣパルス方式不着検出基板１０のＣＰＵ３０に通知され（ＳＴ１３）、時間ｔ１設定がボンディングＣＰＵ基板１８のＣＰＵ２９からＩ／Ｏポート３２，３３を通してＤＣパルス方式不着検出基板１０のＣＰＵ３０に通知され（ＳＴ１４）、これらのパラメータ設定項目がメモリ３４に格納される。そして、不着検出しきい値電圧Ｖｃ１についてはメモリ３４からＣＰＵ３０を介して比較回路Ｃに設定される。
【００４１】
次いで、１ワイヤボンディングを行う（ＳＴ１５）。具体的には、図２に示すワイヤ（金線）１の先端を溶融してボールを形成し、キャピラリ２の先端で保持してキャピラリ２を第１ボンディング点である半導体チップ１３の電極１２の直上に位置させ、キャピラリ２を下降させてボールを電極１２に押し付けて加圧すると同時にキャピラリ２の先端に対してボンディングアームの超音波ホーンを介して超音波振動を印加する。これにより、電極にワイヤ１を接続する。
【００４２】
上記のワイヤボンディング時に不着検出を行う（ＳＴ１６〜ＳＴ１９）。以下、不着検出方法について詳細に説明する。
半導体チップ１３の電極１２にＤＣ電圧をステップ状に与えた場合、下記式（１）に示すような関係及び図４に示すような特性がある。ワイヤが電極１２に正常にボンディング接続されると検出電圧は図４に示すような正常着波形４３となるが、ワイヤが電極１２に不着（オープン）であると検出電圧は不着（オープン）波形４２となる。これは、ボンディング対象の電極には静電容量が存在するためである。従って、正常にボンディング接続された場合の不着検出用しきい値電圧Ｖｃ１に達するまでの時間ｔ２は、不着（オープン）である場合の電圧Ｖｃ１に達するまでの時間ｔ１に比べて遅れる。この時間差（ｔ２−ｔ１）は下記式（１）に示す通り静電容量Ｃに比例するため、検出対象物の静電容量が極めて小さい場合でも時間差を検出することができ、それにより不着検出が可能となる。
【００４３】
ｔ１＝−Ｒ・Ｃ・Ｌｎ｛１−（Ｖｃ１／Ｅ）｝ ・・・（１）
但し、Ｅは印加電圧（出力電圧）であり、Ｖｃ１は不着検出用しきい値電圧であり、ｔ１は時間であり、Ｃは検出対象物の静電容量である。
【００４４】
上述した内容を踏まえて、不着検出方法について具体的に説明する。
まず、ソフトウエア制御によりＣＰＵ３０内部で演算されＤ／Ａコンバータ３６、抵抗４０を介してＤＣパルス信号による出力電圧（図４に示す印加電圧Ｅ）が出力部３８から出力され、このＤＣパルス信号がワイヤ１を通して半導体チップ１３の電極１２に印加される。そして、その印加時からの時間ｔ２を図１に示すタイマー回路Ｔによってカウントする（ＳＴ１６）。これと同時に、増幅器（ＡＭＰ）３７を通して検出電圧Ｖｃを検出する。この検出電圧Ｖｃ１と検出しきい値電圧（不着検出用しきい値電圧Ｖｃ１）を比較回路Ｃによって比較し、検出電圧Ｖｃが検出しきい値電圧Ｖｃ１を超えたか否か（又は検出電圧Ｖｃが検出しきい値電圧Ｖｃ１に達したか否か）を判定回路Ｊによって判定する（ＳＴ１７）。検出電圧Ｖｃが検出しきい値電圧Ｖｃ１を超えていない場合（又は検出電圧Ｖｃが検出しきい値電圧Ｖｃ１に達していない場合）はタイマー回路Ｔによる時間ｔ２のカウントを続行し、検出電圧Ｖｃが検出しきい値電圧Ｖｃ１を超えた場合（又は検出電圧Ｖｃが検出しきい値電圧Ｖｃ１に達した場合）は時間ｔ２のカウントを終了する（ＳＴ１８）。これらの処理はソフトウエア制御により行われる。
【００４５】
次いで、カウントされた時間ｔ２と予め決められている時間ｔ１を比較回路Ｃによって比較する。時間ｔ２が時間ｔ１を超える場合は正常着（ボンディング接続されたこと）と判定回路Ｊによって判断し、時間ｔ２が時間ｔ１を超えていない場合は不着（オープン）と判定回路Ｊによって判断する（ＳＴ１９）。この着／不着の結果は、Ｉ／Ｏポートを介してボンディングＣＰＵ基板１８のＣＰＵ２９に通知される。ワイヤが不着であると通知された場合、ワイヤボンディング装置を停止するなどのエラー処理が行われる。また、ワイヤが正常着（確実にボンディングされた）と通知された場合、次のワイヤボンディングを行う。
【００４６】
尚、本実施の形態では、時間ｔ２のカウント開始（ＳＴ１６）、検出電圧が検出しきい値電圧を超えたか否か（又は検出電圧が検出しきい値電圧に達したか否か）の判定（ＳＴ１７）、時間ｔ２のカウント終了（ＳＴ１８）のステップを１回のみ、すなわちＤＣパルス信号をワイヤに印加し、その印加時からの時間ｔ２のカウントを１回のみ行っているが、１ワイヤボンディングにおいてＤＣパルス信号をワイヤに複数回印加し、時間ｔ２のカウントを複数回行うことも可能である。この場合は、複数の時間ｔ２のうち最も短い時間ｔ２を時間ｔ１と比較しても良いし、最も短い時間ｔ２から所定の時間を差引いた時間を時間ｔ１と比較しても良いし、また複数の時間ｔ２の平均時間を時間ｔ１と比較しても良いし、前記平均時間に所定の時間を差引いた時間を時間ｔ１と比較しても良い。
【００４７】
ワイヤが確実にボンディングされたと判断した場合、次のワイヤボンディングについてパラメータ設定項目の設定をソフトウエア制御により行い（ＳＴ１１〜ＳＴ１４）、ワイヤボンディングを行い（ＳＴ１５）、ワイヤボンディング時に不着検出を行う（ＳＴ１６〜ＳＴ１９）。所定のワイヤ数まで繰り返し、すべてのワイヤボンディングが行われたらワイヤボンディング作業を終了する（ＳＴ２０）。
【００４８】
上述したワイヤボンディング及び不着検出は、図５に示す第１ボンディング点１５である半導体チップの電極へのワイヤボンディングについて説明しているが、図５に示す第２ボンディング点１６であるリードへのワイヤボンディングについても上述した不着検出方法とほぼ同様に不着検出することが可能であり、またワイヤ１の先端を溶融してボールを形成し、このボールを半導体チップの電極又はパッドにバンプとして接続する場合についても上述した不着検出方法とほぼ同様に不着検出することが可能である。
【００４９】
上記実施の形態によれば、正常にボンディング接続された場合の不着検出用しきい値電圧Ｖｃ１に達するまでの時間ｔ２が、不着（オープン）である場合の電圧Ｖｃ１に達するまでの時間ｔ１に比べて遅れることを利用する。これにより、検出対象物の静電容量が極めて小さい場合でも時間差（ｔ２−ｔ１）を検出することができ、それにより不着検出が可能となる。よって、従来の不着検出装置では不着検出できないような極めて低い静電容量しか有さない検出対象物についても不着検出が可能となる。
【００５０】
尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、本実施の形態では、検出区間・開始位置などのパラメータ設定項目をワイヤ毎に設定しているが、全てのワイヤについてパラメータ設定項目を統一的に設定して本発明を実施することも可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態による不着検出装置を模式的に示すブロック図である。
【図２】図１に示す不着検出基板とワイヤボンディング装置との配線による接続関係を概略的に示す図である。
【図３】図１に示す不着検出装置によって不着検出を行う流れを示すフローチャートである。
【図４】図１に示す不着検出装置によって不着検出を行う際、出力電圧Ｅをワイヤに印加してから時間ｔの経過による検出電圧Ｖｃの変化を示す図である。
【図５】（ａ）乃至（ｄ）は、ワイヤボンディング装置によるワイヤボンディングを行う工程を説明する図である。
【図６】従来の不着検出方法を示すフローチャートである。
【図７】従来のワイヤボンディング装置のＤＣ専用不着検出装置を示すブロック図である。
【図８】従来のワイヤボンディング装置のＡＣ専用不着検出装置の具体的な構成を示す回路図である。
【符号の説明】
【００５２】
１…ワイヤ、２…キャピラリ、３…ワイヤカットクランプ、４…放電電極、５…交流ブリッジ回路、５ａ…交流発生器、５ｂ…同軸ケーブル、５ｃ１…第１直列回路、５ｃ２…第２直列回路、Ｘ…第１接続点、Ｙ…第２接続点、６…差動増幅器、７…トランス、８…絶対値変換器、９…第１レベル弁別器、１０…ＤＣパルス方式不着検出基板、１１…リードフレーム、１２…半導体チップの電極、１３…半導体チップ、１４…リード、１５…第１ボンディング点、１６…第２ボンディング点、１７…ボンディングステージ、１８…ボンディングＣＰＵ基板、１９…メインＣＰＵ基板、２０…ボール、２１…ワイヤスプール、２２…スプールワイヤ端、２３…ローパスフィルタ、２４…第２レベル弁別器、２５…論理積器、２６…ボンディング判定器、２７…ボンディング検出切替器、２８，２９，３０…ＣＰＵ、３１…キーボード、３２，３３…Ｉ／Ｏポート、３４…メモリ、３５…Ａ／Ｄコンバータ、３６…Ｄ／Ａコンバータ、３７…増幅器（ＡＭＰ）、３８…出力部、３９…接地電位（ＧＮＤ）、４０…抵抗、４１…回路群、Ｃ…比較回路、Ｔ…タイマー回路、Ｊ…判定回路、４２…不着（オープン）波形、４３…正常着波形、４４…ＤＣ用不着検出基板、４５…直流発生器、４６…抵抗
【技術分野】
【０００１】
本発明は、ワイヤボンディング装置に係わり、特に、静電容量が低いデバイスに対しても不着検出が可能なワイヤボンディング装置に関する。
【背景技術】
【０００２】
ワイヤボンディング装置は、金線、アルミニウムなどからなるワイヤを用いて第１ボンディング点となる半導体チップ上の電極と、第２ボンディング点となるリードとを接続するものである。
【０００３】
二次元方向に移動可能なＸＹテーブル上に搭載されたボンディングヘッドのリニアモータ若しくはモータ軸に連結したカムなどによりボンディングアームが上下に揺動され、このボンディングアームの超音波ホーンの先端に取り付けられたキャピラリからワイヤが送り出され、このワイヤの先端と放電電極との間に高電圧を印加することにより放電を起こさせる。その放電エネルギーによってワイヤの先端を溶融させてワイヤの先端にボールを形成する。そしてキャピラリの先端に保持されたボールを第１ボンディング点である半導体チップの電極にボンディングアームの揺動による機械的な加圧力により押し付けつつ、超音波及び加熱手段を併用して熱圧着を行い、第１ボンディング点に対してワイヤを接続する。
【０００４】
図５（ａ）乃至（ｄ）は、上記ワイヤボンディング装置によるワイヤボンディングを行う工程を説明する図である。
図５（ａ）及び（ｂ）に示すように、キャピラリ２の先端に送り出されたワイヤ１の先端と放電電極４との間で放電を一定の時間起こさせ、ワイヤ１の先端を溶融してボール２０を形成し、キャピラリ２の先端で保持してキャピラリ２を第１ボンディング点１５なる半導体チップ１３の電極１２の直上に位置させる。
【０００５】
次に、図５（ｃ）に示すように、キャピラリ２を下降させてボール２０を電極１２に押し付けて加圧すると同時にキャピラリ２の先端に対して前記ボンディングアームの超音波ホーンを介して超音波振動を印加する。これにより、電極にワイヤ１を接続する。
次いで、図５（ｄ）に示すようにキャピラリ２を所定のループコントロールに従って上昇させ、第２ボンディング点１６となるリード１４方向に移動させる。
【０００６】
次に、キャピラリ２を下降させワイヤ１をリード１４に押し付けて加圧すると同時にキャピラリ２の先端に対して超音波ホーンを介して超音波振動を印加してリード１４に対しワイヤ１を接続する。この後、キャピラリ２を上昇させてあらかじめ設定されたキャピラリ２の上昇位置でワイヤカットクランプ３を閉じ、リード１４上のワイヤをカットして一回のボンディング作業が完了する。
【０００７】
従来のワイヤボンディング装置は、半導体チップ１３の電極１２にボール２０を押しつぶしてボンディングが行われた状態で、ボンディングが確実に成されたか否か、すなわちワイヤが不着状態であるか否かを不着検出装置によって判断している。この不着検出装置は、次のような手順で不着検出が行われる。
【０００８】
図６は、従来の不着検出方法を示すフローチャートである。
ボンディング前に検出区間・開始位置、検出しきい値を一括で設定する（ＳＴ１，ＳＴ２）。なお、検出区間、開始位置、検出しきい値をワイヤ毎に設定することはできない。
【０００９】
次いで、半導体チップの電極とリードとをワイヤによって接続するワイヤボンディングを行う（ＳＴ３）。そして、ワイヤが半導体チップの電極に確実にボンディングされたか否かの不着検出を行う（ＳＴ４）。このとき、ワイヤが不着であると判断した場合、ワイヤボンディング装置を停止するなどのエラー処理が行われる。また、ワイヤが確実にボンディングされたと判断した場合、次のワイヤボンディングを行い、同様に不着検出を行う（ＳＴ３，ＳＴ４）。すべてのワイヤボンディングが行われたらワイヤボンディング作業を終了する（ＳＴ５）。
【００１０】
次に、上記不着検出方法を実施する不着検出装置について説明する。
図７は、従来のワイヤボンディング装置のＤＣ専用不着検出装置を示すブロック図である。ＤＣ専用不着検出装置は、ＤＣ特性を有する半導体チップ専用の不着検出を行うものである。
ＤＣ専用不着検出装置は、ＤＣ用不着検出基板４４及びボンディングＣＰＵ基板１８を有している。ボンディングＣＰＵ基板１８はＩ／Ｏポート３２を備えている。ＤＣ用不着検出基板４４は、Ｉ／Ｏポート３３、ＣＰＵ３０、Ａ／Ｄコンバータ３５、増幅器（ＡＭＰ）３７、直流発生器４５及び抵抗４６を備えている。
【００１１】
出力部３８は、図５に示すワイヤボンディング装置のワイヤ１に接続されている。また、接地電位（ＧＮＤ）３９は、半導体チップ１３が載置されたボンディングステージに出力部３８を介して接続されている。
【００１２】
ＤＣ専用不着検出装置を用いて不着検出を行う場合、ワイヤボンディング時に直流発生器４５から抵抗４６、出力部３８、ワイヤ１を介して半導体チップ１３の電極１２に電圧が印加される。そして、半導体チップ１３の電極１２からワイヤ１を介して検出信号が増幅器３７に入力され、増幅器３７から出力された出力信号がＡ／Ｄコンバータ３５によってＡＤ変換されＣＰＵ３０に入力される。このＣＰＵ３０において、検出された信号がしきい値内であれば正常にボンディングされたと判断され、検出信号がしきい値から外れていれば異常ボンディング（即ち不着）であると判断される。そして、正常ボンディングであるか不着であるかの信号がＩ／Ｏポート３３，３２を介してボンディングＣＰＵ基板１８に入力され、不着検出が行われる。
【００１３】
図８は、従来のワイヤボンディング装置のＡＣ専用不着検出装置の具体的な構成を示す回路図である（特許文献１参照）。ＡＣ専用不着検出装置は、ＡＣ特性を有する半導体チップ専用の不着検出を行うものである。
ワイヤスプール２１より繰り出されたワイヤ１は、ワイヤ１の保持、解放が可能なワイヤカットクランプ３の保持面の間を通り、ワイヤカットクランプ３の直下に位置するキャピラリ２を挿通している。ワイヤスプール２１のワイヤの端であるスプールワイヤ端２２と、フレームとしてのリードフレーム１１を載置する基準電位点であるボンディングステージ１７との間には交流ブリッジ回路５が接続されている。
【００１４】
この交流ブリッジ回路５は交流発生器５ａを備え、前記交流発生器５ａは所定の周波数で発振する正弦波発振回路を内蔵している。交流ブリッジ回路５は、交流発生器５ａと、交流発生器５ａからの出力信号を受ける可変抵抗器Ｒ１とコンデンサＣ１からなる第１直列回路５ｃ１、交流発生器５からの交流信号を受ける固定抵抗Ｒ２と、スプールワイヤ端２２から基準電位点であるボンディングステージ１７に至る電気経路を含む第２直列回路５ｃ２とで閉ループを形成している。
【００１５】
また、前記可変抵抗Ｒ１と、コンデンサＣ１との間の第１接続点Ｘは、差動増幅器６の一方の入力端に接続され、前記固定抵抗Ｒ２と前記スプールワイヤ端２２との間の第２接続点Ｙが、前記差動増幅器６の他方の入力端に接続されている。
前記固定抵抗Ｒ２とスプールワイヤ端２２との間には、同軸ケーブル５ｂが外来ノイズの影響を避けるために接続されている。従って、同軸ケーブル５ｂの芯線と外被との間で発生する同軸ケーブル５ｂの静電容量Ｃ２が生じ、静電容量Ｃ２が等価的に固定抵抗Ｒ２とボンディングステージ１７との間に接続されることになる。
【００１６】
差動増幅器６は、演算増幅器Ａ１、演算増幅器Ａ２、抵抗Ｒ３、抵抗Ｒ４、抵抗Ｒ５より構成される。この差動増幅器６は、前記第１接続点Ｘ、第２接続点Ｙから両入力端に供給される信号入力の差成分を検出して出力するものであり、前記差動増幅器６の出力端には、コンデンサＣ及びトランス７の一次側入力端子が直列に接続されている。
【００１７】
トランス７の二次側出力端子は、絶対値変換器８に接続されており、絶対値変換器８は、トランス７より出力される正極性及び負極性の交流電圧を正極性の絶対値電圧に変換するものである。そして絶対値変換器８の出力端には第１レベル弁別器９が接続され、第１レベル弁別器９の出力はボンディング判定器２６に入力され不着状態を検出するようにしている。
【００１８】
また、交流ブリッジ回路５の第２接続点Ｙに接続された差動増幅器６の演算増幅器Ａ１の出力端子には、ローパスフィルタ２３が接続されている。ローパスフィルタ２３の出力は、第２レベル弁別器２４に入力される。第２レベル弁別器２４は、ローパスフィルタ２３の出力信号を前もって設定された基準の信号レベルと比較し、ローパスフィルタ２３の出力信号が基準の信号レベル以上であれば論理値“０”の信号を論理積器２５に出力し、ローパスフィルタ２３の出力信号が基準の信号レベル以下であれば論理値“１”の信号を論理積器２５に出力する。
【００１９】
ボンディング検出切替器２７は第１ボンディング（チップボンディング）時に論理値“１”の信号を出力し、第２ボンディング（リードボンディング）時に論理値“０”の信号を論理積器２５に出力する。論理積器２５は、ボンディング検出切替器２７の出力信号と第２レベル弁別器２４の出力との論理積（ＡＮＤ演算）を行い、第１ボンディング（チップボンディング）時には、論理値“１”又は“０”をボンディング判定器２６に出力し、第２ボンディング（リードボンディング）時には、常に論理値“０”をボンディング判定器２６に出力する。
【００２０】
ボンディング判定器２６は、第１ボンディング点としての半導体チップ１３上の電極１２又は第２ボンディング点としてのリードフレーム１１のリード１４にボンディング接続したとき、不着検出タイミング、すなわちボンディング装置からの指令により不着検出モードでの検出を行う状態で論理積器２５からの出力信号を読みとり、不着検出を行う設定となっている。
【００２１】
【特許文献１】特開２０００−２６０８０８号公報（４〜５頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００２２】
ところで、上記従来のワイヤボンディング装置における不着検出装置では、ＤＣ専用不着検出装置及びＡＣ専用不着検出装置のいずれにおいてもＡＣ又はＤＣの出力電圧に対する検出電圧の差を判定することにより正常着であるか不着であるかを判別している。この方式では、ＤＣ専用不着検出とＡＣ専用不着検出と共に、検出電圧の波形が定常状態になってからの電圧値を検出電圧としている。このため、検出対象物である半導体チップ及びリードフレームが一定以上の大きさの静電容量（例えば１００ＰＦ程度）を有していなければ、出力電圧と検出電圧との間に正常着であるか不着であるかを判定するのに必要な差が生じにくい。言い換えると、数ＰＦから数十ＰＦといった極めて低い静電容量しか有さない検出対象物については、従来の不着検出装置で不着検出を行うことができない。また、検出対象物の低静電容量化はますます進む方向にある。
【００２３】
本発明は上記のような事情を考慮してなされたものであり、その目的は、静電容量が低いデバイスに対しても不着検出が可能なワイヤボンディング装置を提供することにある。
【課題を解決するための手段】
【００２４】
上記課題を解決するため、本発明に係るワイヤボンディング装置は、半導体チップの電極とリードフレームのリードをワイヤによって接続するワイヤボンディング装置又は半導体チップのパッドにバンプをボンディングするワイヤボンディング装置において、
ＤＣ電圧をワイヤ又はバンプに印加するＤＣ印加手段と、
前記ワイヤ又はバンプからの検出電圧を検出する電圧検出手段と、
前記ＤＣ電圧を印加した時から前記検出電圧が検出しきい値電圧に達した時又は超えた時までの第１時間を検出する時間検出手段と、
前記第１時間と、ボンディングが不着のワイヤ又はバンプに前記ＤＣ電圧を印加した時から前記検出しきい値電圧に達するまで又は超えるまでの第２時間とを比較することにより、ワイヤ又はバンプが正常にボンディング接続されたか否かを判定する判定手段とを具備することを特徴とする。
【００２５】
上記本発明に係るワイヤボンディング装置では、ボンディング対象物が静電容量を有するため、正常着である場合の検出しきい値電圧に達した時又は超えた時までの第１時間が、不着である場合の検出しきい値電圧に達するまで又は超えるまでの第２時間に比べて長いことを利用する。これにより、検出対象物の静電容量が極めて小さい場合でも第１時間と第２時間とを比較することができ、それにより不着検出が可能となる。
【００２６】
また、本発明に係るワイヤボンディング装置において、前記ＤＣ印加手段は、ＤＣパルス信号をワイヤ又はバンプに印加する手段であることが好ましい。
【００２７】
また、本発明に係るワイヤボンディング装置において、前記判定手段は、前記第１時間が前記第２時間より長ければワイヤ又はバンプが正常にボンディング接続されたと判定し、前記第１時間が前記第２時間に比べて長くなければワイヤ又はバンプが不着であると判定する手段であることが好ましい。
【００２８】
また、本発明に係るワイヤボンディング装置において、前記ＤＣ印加手段はＣＰＵ、Ｄ／Ａコンバータ及び抵抗を有し、
前記電圧検出手段は増幅器及びＣＰＵを有し、
前記時間検出手段は、前記ＤＣ電圧を印加した時からの時間をカウントするタイマー回路、前記検出電圧と前記検出しきい値電圧を比較する比較回路、及び、前記検出電圧が前記検出しきい値電圧を超えたか否かを判定する判定回路を有し、
前記判定手段は、前記第１時間と前記第２時間を比較する比較回路、前記第１時間が前記第２時間より長いか短いかを判定する判定回路、及びＣＰＵを有していることも可能である。
【００２９】
また、本発明に係るワイヤボンディング装置においては、前記検出しきい値電圧及び前記第２時間を予め設定しておき、前記ＤＣ印加手段によりＤＣ電圧をワイヤ又はバンプに印加し、前記電圧検出手段によりワイヤ又はバンプからの検出電圧を検出し、前記時間検出手段により前記第１時間を検出し、前記判定手段により前記第１時間と前記第２時間とを比較してワイヤ又はバンプが正常にボンディング接続されたか否かを判定することをソフトウエア制御により行うことが好ましい。
【発明の効果】
【００３０】
以上説明したように本発明によれば、静電容量が低いデバイスに対しても不着検出が可能なワイヤボンディング装置を提供することができる。
【発明を実施するための形態】
【００３１】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の実施の形態による不着検出装置を模式的に示すブロック図である。図２は、図１に示す不着検出基板とワイヤボンディング装置との配線による接続関係を概略的に示す図である。なお、従来のワイヤボンディング装置と同一の構造及び機能を有する部分については要部のみを説明し、詳細な説明は省略する。
【００３２】
本実施の形態による不着検出装置は、ＤＣパルス方式によるものであり、検出区間・開始位置などのパラメータ設定項目について、ワイヤ毎に設定できるものである。尚、ＡＣ／ＤＣ特性の混在しているデバイスに対しても不着検出は可能である。
【００３３】
図１に示すように、不着検出装置は、ＤＣパルス方式不着検出基板１０、ボンディングＣＰＵ基板１８及びメインＣＰＵ基板１９を有している。メインＣＰＵ基板１９はＣＰＵ２８を備えており、このＣＰＵ２８はキーボード３１に接続されている。検出区間・開始位置、検出しきい値などのワイヤ毎のパラメータをキーボード３１によって入力することができる。
【００３４】
ボンディングＣＰＵ基板１８はＩ／Ｏポート３２及びＣＰＵ２９を備えており、ＣＰＵ２９はＣＰＵ２８に接続されている。
ＤＣパルス方式不着検出基板１０は、Ｉ／Ｏポート３３、ＣＰＵ３０、比較回路Ｃとタイマー回路Ｔと判定回路Ｊを有する回路群４１、増幅器（ＡＭＰ）３７、メモリ３４、Ｄ／Ａコンバータ３６及び抵抗４０を備えている。
【００３５】
Ｉ／Ｏポート３３の入力側はＣＰＵ３０に接続されており、Ｉ／Ｏポート３３の出力側はＩ／Ｏポート３２に接続されている。また、ＣＰＵ３０は回路群４１に接続されており、この回路群４１は増幅器（ＡＭＰ）３７に接続されている。ＣＰＵ３０はＤ／Ａコンバータ３６に接続されており、Ｄ／Ａコンバータ３６は抵抗４０に接続されている。また、ＣＰＵ３０はメモリ３４に接続されている。
【００３６】
出力部３８は、図２に示すワイヤ（金線）１に接続されている。また、接地電位（ＧＮＤ）３９は、半導体チップ１３が載置されたボンディングステージに出力部を介して接続されている。
【００３７】
次に、上記不着検出装置によって不着検出を行う方法について図１乃至図４を参照しつつ説明する。
図３は、図１に示す不着検出装置によって不着検出を行う流れを示すフローチャートである。図４は、図１に示す不着検出装置によって不着検出を行う際、出力電圧Ｅをワイヤに印加してから時間ｔの経過による検出電圧Ｖｃの変化を示す図である。参照符号４２は不着（オープン）波形を示しており、参照符号４３は正常着波形を示している。Ｖｃ１は不着検出用しきい値電圧を示している。
【００３８】
まず、半導体チップとリードとを接続するボンディングを行う前に、半導体チップ１３におけるワイヤ毎について、検出区間・開始位置、ＤＣパルス方式、不着検出用しきい値電圧、時間ｔ１などのパラメータ設定項目をキーボード３１から入力する。これにより、メインＣＰＵ基板１９のＣＰＵ２８にパラメータ設定項目が入力される。
【００３９】
尚、不着検出用しきい値電圧は、図１及び図２に示す不着検出装置を備えたワイヤボンディング装置によって予め実測した電圧値を用いる。具体的には、意図的に不着（オープン）であるワイヤボンディングを行い、その際に出力電圧Ｅをワイヤに印加してから時間ｔ１が経過した時の検出電圧Ｖｃを測定し、この測定した電圧値から不着検出用しきい値電圧Ｖｃ１を決定する。この時間ｔ１における検出電圧Ｖｃの測定を１回だけ行い、その測定値を不着検出用しきい値電圧としても良いし、その測定値に所定の電圧値を加算したものを不着検出用しきい値電圧としても良い。また、このような測定を複数回行うことも好ましく、その場合は複数の測定値のうち最も高い電圧値を不着検出用しきい値電圧としても良いし、最も高い電圧値に所定の電圧値を加算したものを不着検出用しきい値電圧としても良いし、また複数の測定値の平均値を不着検出用しきい値電圧としても良いし、前記平均値に所定の電圧値を加算したものを不着検出用しきい値電圧としても良い。
【００４０】
次いで、ソフトウエア制御により前記パラメータ設定項目がボンディングＣＰＵ基板１８のＣＰＵ２９からＩ／Ｏポート３２，３３を通してＤＣパルス方式不着検出基板１０のＣＰＵ３０に通知され、メモリ３４に格納される。すなわち、検出区間・開始位置設定がボンディングＣＰＵ基板１８のＣＰＵ２９からＩ／Ｏポート３２，３３を通してＤＣパルス方式不着検出基板１０のＣＰＵ３０に通知され（ＳＴ１１）、ＤＣパルス方式設定がボンディングＣＰＵ基板１８のＣＰＵ２９からＩ／Ｏポート３２，３３を通してＤＣパルス方式不着検出基板１０のＣＰＵ３０に通知され（ＳＴ１２）、不着検出しきい値電圧設定がボンディングＣＰＵ基板１８のＣＰＵ２９からＩ／Ｏポート３２，３３を通してＤＣパルス方式不着検出基板１０のＣＰＵ３０に通知され（ＳＴ１３）、時間ｔ１設定がボンディングＣＰＵ基板１８のＣＰＵ２９からＩ／Ｏポート３２，３３を通してＤＣパルス方式不着検出基板１０のＣＰＵ３０に通知され（ＳＴ１４）、これらのパラメータ設定項目がメモリ３４に格納される。そして、不着検出しきい値電圧Ｖｃ１についてはメモリ３４からＣＰＵ３０を介して比較回路Ｃに設定される。
【００４１】
次いで、１ワイヤボンディングを行う（ＳＴ１５）。具体的には、図２に示すワイヤ（金線）１の先端を溶融してボールを形成し、キャピラリ２の先端で保持してキャピラリ２を第１ボンディング点である半導体チップ１３の電極１２の直上に位置させ、キャピラリ２を下降させてボールを電極１２に押し付けて加圧すると同時にキャピラリ２の先端に対してボンディングアームの超音波ホーンを介して超音波振動を印加する。これにより、電極にワイヤ１を接続する。
【００４２】
上記のワイヤボンディング時に不着検出を行う（ＳＴ１６〜ＳＴ１９）。以下、不着検出方法について詳細に説明する。
半導体チップ１３の電極１２にＤＣ電圧をステップ状に与えた場合、下記式（１）に示すような関係及び図４に示すような特性がある。ワイヤが電極１２に正常にボンディング接続されると検出電圧は図４に示すような正常着波形４３となるが、ワイヤが電極１２に不着（オープン）であると検出電圧は不着（オープン）波形４２となる。これは、ボンディング対象の電極には静電容量が存在するためである。従って、正常にボンディング接続された場合の不着検出用しきい値電圧Ｖｃ１に達するまでの時間ｔ２は、不着（オープン）である場合の電圧Ｖｃ１に達するまでの時間ｔ１に比べて遅れる。この時間差（ｔ２−ｔ１）は下記式（１）に示す通り静電容量Ｃに比例するため、検出対象物の静電容量が極めて小さい場合でも時間差を検出することができ、それにより不着検出が可能となる。
【００４３】
ｔ１＝−Ｒ・Ｃ・Ｌｎ｛１−（Ｖｃ１／Ｅ）｝ ・・・（１）
但し、Ｅは印加電圧（出力電圧）であり、Ｖｃ１は不着検出用しきい値電圧であり、ｔ１は時間であり、Ｃは検出対象物の静電容量である。
【００４４】
上述した内容を踏まえて、不着検出方法について具体的に説明する。
まず、ソフトウエア制御によりＣＰＵ３０内部で演算されＤ／Ａコンバータ３６、抵抗４０を介してＤＣパルス信号による出力電圧（図４に示す印加電圧Ｅ）が出力部３８から出力され、このＤＣパルス信号がワイヤ１を通して半導体チップ１３の電極１２に印加される。そして、その印加時からの時間ｔ２を図１に示すタイマー回路Ｔによってカウントする（ＳＴ１６）。これと同時に、増幅器（ＡＭＰ）３７を通して検出電圧Ｖｃを検出する。この検出電圧Ｖｃ１と検出しきい値電圧（不着検出用しきい値電圧Ｖｃ１）を比較回路Ｃによって比較し、検出電圧Ｖｃが検出しきい値電圧Ｖｃ１を超えたか否か（又は検出電圧Ｖｃが検出しきい値電圧Ｖｃ１に達したか否か）を判定回路Ｊによって判定する（ＳＴ１７）。検出電圧Ｖｃが検出しきい値電圧Ｖｃ１を超えていない場合（又は検出電圧Ｖｃが検出しきい値電圧Ｖｃ１に達していない場合）はタイマー回路Ｔによる時間ｔ２のカウントを続行し、検出電圧Ｖｃが検出しきい値電圧Ｖｃ１を超えた場合（又は検出電圧Ｖｃが検出しきい値電圧Ｖｃ１に達した場合）は時間ｔ２のカウントを終了する（ＳＴ１８）。これらの処理はソフトウエア制御により行われる。
【００４５】
次いで、カウントされた時間ｔ２と予め決められている時間ｔ１を比較回路Ｃによって比較する。時間ｔ２が時間ｔ１を超える場合は正常着（ボンディング接続されたこと）と判定回路Ｊによって判断し、時間ｔ２が時間ｔ１を超えていない場合は不着（オープン）と判定回路Ｊによって判断する（ＳＴ１９）。この着／不着の結果は、Ｉ／Ｏポートを介してボンディングＣＰＵ基板１８のＣＰＵ２９に通知される。ワイヤが不着であると通知された場合、ワイヤボンディング装置を停止するなどのエラー処理が行われる。また、ワイヤが正常着（確実にボンディングされた）と通知された場合、次のワイヤボンディングを行う。
【００４６】
尚、本実施の形態では、時間ｔ２のカウント開始（ＳＴ１６）、検出電圧が検出しきい値電圧を超えたか否か（又は検出電圧が検出しきい値電圧に達したか否か）の判定（ＳＴ１７）、時間ｔ２のカウント終了（ＳＴ１８）のステップを１回のみ、すなわちＤＣパルス信号をワイヤに印加し、その印加時からの時間ｔ２のカウントを１回のみ行っているが、１ワイヤボンディングにおいてＤＣパルス信号をワイヤに複数回印加し、時間ｔ２のカウントを複数回行うことも可能である。この場合は、複数の時間ｔ２のうち最も短い時間ｔ２を時間ｔ１と比較しても良いし、最も短い時間ｔ２から所定の時間を差引いた時間を時間ｔ１と比較しても良いし、また複数の時間ｔ２の平均時間を時間ｔ１と比較しても良いし、前記平均時間に所定の時間を差引いた時間を時間ｔ１と比較しても良い。
【００４７】
ワイヤが確実にボンディングされたと判断した場合、次のワイヤボンディングについてパラメータ設定項目の設定をソフトウエア制御により行い（ＳＴ１１〜ＳＴ１４）、ワイヤボンディングを行い（ＳＴ１５）、ワイヤボンディング時に不着検出を行う（ＳＴ１６〜ＳＴ１９）。所定のワイヤ数まで繰り返し、すべてのワイヤボンディングが行われたらワイヤボンディング作業を終了する（ＳＴ２０）。
【００４８】
上述したワイヤボンディング及び不着検出は、図５に示す第１ボンディング点１５である半導体チップの電極へのワイヤボンディングについて説明しているが、図５に示す第２ボンディング点１６であるリードへのワイヤボンディングについても上述した不着検出方法とほぼ同様に不着検出することが可能であり、またワイヤ１の先端を溶融してボールを形成し、このボールを半導体チップの電極又はパッドにバンプとして接続する場合についても上述した不着検出方法とほぼ同様に不着検出することが可能である。
【００４９】
上記実施の形態によれば、正常にボンディング接続された場合の不着検出用しきい値電圧Ｖｃ１に達するまでの時間ｔ２が、不着（オープン）である場合の電圧Ｖｃ１に達するまでの時間ｔ１に比べて遅れることを利用する。これにより、検出対象物の静電容量が極めて小さい場合でも時間差（ｔ２−ｔ１）を検出することができ、それにより不着検出が可能となる。よって、従来の不着検出装置では不着検出できないような極めて低い静電容量しか有さない検出対象物についても不着検出が可能となる。
【００５０】
尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、本実施の形態では、検出区間・開始位置などのパラメータ設定項目をワイヤ毎に設定しているが、全てのワイヤについてパラメータ設定項目を統一的に設定して本発明を実施することも可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態による不着検出装置を模式的に示すブロック図である。
【図２】図１に示す不着検出基板とワイヤボンディング装置との配線による接続関係を概略的に示す図である。
【図３】図１に示す不着検出装置によって不着検出を行う流れを示すフローチャートである。
【図４】図１に示す不着検出装置によって不着検出を行う際、出力電圧Ｅをワイヤに印加してから時間ｔの経過による検出電圧Ｖｃの変化を示す図である。
【図５】（ａ）乃至（ｄ）は、ワイヤボンディング装置によるワイヤボンディングを行う工程を説明する図である。
【図６】従来の不着検出方法を示すフローチャートである。
【図７】従来のワイヤボンディング装置のＤＣ専用不着検出装置を示すブロック図である。
【図８】従来のワイヤボンディング装置のＡＣ専用不着検出装置の具体的な構成を示す回路図である。
【符号の説明】
【００５２】
１…ワイヤ、２…キャピラリ、３…ワイヤカットクランプ、４…放電電極、５…交流ブリッジ回路、５ａ…交流発生器、５ｂ…同軸ケーブル、５ｃ１…第１直列回路、５ｃ２…第２直列回路、Ｘ…第１接続点、Ｙ…第２接続点、６…差動増幅器、７…トランス、８…絶対値変換器、９…第１レベル弁別器、１０…ＤＣパルス方式不着検出基板、１１…リードフレーム、１２…半導体チップの電極、１３…半導体チップ、１４…リード、１５…第１ボンディング点、１６…第２ボンディング点、１７…ボンディングステージ、１８…ボンディングＣＰＵ基板、１９…メインＣＰＵ基板、２０…ボール、２１…ワイヤスプール、２２…スプールワイヤ端、２３…ローパスフィルタ、２４…第２レベル弁別器、２５…論理積器、２６…ボンディング判定器、２７…ボンディング検出切替器、２８，２９，３０…ＣＰＵ、３１…キーボード、３２，３３…Ｉ／Ｏポート、３４…メモリ、３５…Ａ／Ｄコンバータ、３６…Ｄ／Ａコンバータ、３７…増幅器（ＡＭＰ）、３８…出力部、３９…接地電位（ＧＮＤ）、４０…抵抗、４１…回路群、Ｃ…比較回路、Ｔ…タイマー回路、Ｊ…判定回路、４２…不着（オープン）波形、４３…正常着波形、４４…ＤＣ用不着検出基板、４５…直流発生器、４６…抵抗
【特許請求の範囲】
【請求項１】
半導体チップの電極とリードフレームのリードをワイヤによって接続するワイヤボンディング装置又は半導体チップのパッドにバンプをボンディングするワイヤボンディング装置において、
ＤＣ電圧をワイヤ又はバンプに印加するＤＣ印加手段と、
前記ワイヤ又はバンプからの検出電圧を検出する電圧検出手段と、
前記ＤＣ電圧を印加した時から前記検出電圧が検出しきい値電圧に達した時又は超えた時までの第１時間を検出する時間検出手段と、
前記第１時間と、ボンディングが不着のワイヤ又はバンプに前記ＤＣ電圧を印加した時から前記検出しきい値電圧に達するまで又は超えるまでの第２時間とを比較することにより、ワイヤ又はバンプが正常にボンディング接続されたか否かを判定する判定手段と、
を具備することを特徴とするワイヤボンディング装置。
【請求項２】
前記ＤＣ印加手段は、ＤＣパルス信号をワイヤ又はバンプに印加する手段である請求項１に記載のワイヤボンディング装置。
【請求項３】
前記判定手段は、前記第１時間が前記第２時間より長ければワイヤ又はバンプが正常にボンディング接続されたと判定し、前記第１時間が前記第２時間に比べて長くなければワイヤ又はバンプが不着であると判定する手段であることを特徴とする請求項１又は２に記載のワイヤボンディング装置。
【請求項４】
前記ＤＣ印加手段はＣＰＵ、Ｄ／Ａコンバータ及び抵抗を有し、
前記電圧検出手段は増幅器及びＣＰＵを有し、
前記時間検出手段は、前記ＤＣ電圧を印加した時からの時間をカウントするタイマー回路、前記検出電圧と前記検出しきい値電圧を比較する比較回路、及び、前記検出電圧が前記検出しきい値電圧を超えたか否かを判定する判定回路を有し、
前記判定手段は、前記第１時間と前記第２時間を比較する比較回路、前記第１時間が前記第２時間より長いか短いかを判定する判定回路、及びＣＰＵを有していることを特徴とする請求項１乃至３のいずれか一項に記載のワイヤボンディング装置。
【請求項５】
前記検出しきい値電圧及び前記第２時間を予め設定しておき、前記ＤＣ印加手段によりＤＣ電圧をワイヤ又はバンプに印加し、前記電圧検出手段によりワイヤ又はバンプからの検出電圧を検出し、前記時間検出手段により前記第１時間を検出し、前記判定手段により前記第１時間と前記第２時間とを比較してワイヤ又はバンプが正常にボンディング接続されたか否かを判定することをソフトウエア制御により行う請求項１乃至４のいずれか一項に記載のワイヤボンディング装置。
【請求項１】
半導体チップの電極とリードフレームのリードをワイヤによって接続するワイヤボンディング装置又は半導体チップのパッドにバンプをボンディングするワイヤボンディング装置において、
ＤＣ電圧をワイヤ又はバンプに印加するＤＣ印加手段と、
前記ワイヤ又はバンプからの検出電圧を検出する電圧検出手段と、
前記ＤＣ電圧を印加した時から前記検出電圧が検出しきい値電圧に達した時又は超えた時までの第１時間を検出する時間検出手段と、
前記第１時間と、ボンディングが不着のワイヤ又はバンプに前記ＤＣ電圧を印加した時から前記検出しきい値電圧に達するまで又は超えるまでの第２時間とを比較することにより、ワイヤ又はバンプが正常にボンディング接続されたか否かを判定する判定手段と、
を具備することを特徴とするワイヤボンディング装置。
【請求項２】
前記ＤＣ印加手段は、ＤＣパルス信号をワイヤ又はバンプに印加する手段である請求項１に記載のワイヤボンディング装置。
【請求項３】
前記判定手段は、前記第１時間が前記第２時間より長ければワイヤ又はバンプが正常にボンディング接続されたと判定し、前記第１時間が前記第２時間に比べて長くなければワイヤ又はバンプが不着であると判定する手段であることを特徴とする請求項１又は２に記載のワイヤボンディング装置。
【請求項４】
前記ＤＣ印加手段はＣＰＵ、Ｄ／Ａコンバータ及び抵抗を有し、
前記電圧検出手段は増幅器及びＣＰＵを有し、
前記時間検出手段は、前記ＤＣ電圧を印加した時からの時間をカウントするタイマー回路、前記検出電圧と前記検出しきい値電圧を比較する比較回路、及び、前記検出電圧が前記検出しきい値電圧を超えたか否かを判定する判定回路を有し、
前記判定手段は、前記第１時間と前記第２時間を比較する比較回路、前記第１時間が前記第２時間より長いか短いかを判定する判定回路、及びＣＰＵを有していることを特徴とする請求項１乃至３のいずれか一項に記載のワイヤボンディング装置。
【請求項５】
前記検出しきい値電圧及び前記第２時間を予め設定しておき、前記ＤＣ印加手段によりＤＣ電圧をワイヤ又はバンプに印加し、前記電圧検出手段によりワイヤ又はバンプからの検出電圧を検出し、前記時間検出手段により前記第１時間を検出し、前記判定手段により前記第１時間と前記第２時間とを比較してワイヤ又はバンプが正常にボンディング接続されたか否かを判定することをソフトウエア制御により行う請求項１乃至４のいずれか一項に記載のワイヤボンディング装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００６−６６５６５（Ｐ２００６−６６５６５Ａ）
【公開日】平成１８年３月９日（２００６．３．９）
【国際特許分類】
【出願番号】特願２００４−２４６２０１（Ｐ２００４−２４６２０１）
【出願日】平成１６年８月２６日（２００４．８．２６）
【出願人】（０００１２４９５９）株式会社カイジョー (83)
【Ｆターム（参考）】
【公開日】平成１８年３月９日（２００６．３．９）
【国際特許分類】
【出願日】平成１６年８月２６日（２００４．８．２６）
【出願人】（０００１２４９５９）株式会社カイジョー (83)
【Ｆターム（参考）】
[ Back to top ]