両面フリップチップパッケージ
【課題】２つ以上の集積回路ダイが基板の両面にマウントされた両面フリップチップパッケージを提供する。
【解決手段】半導体装置モジュール１０は、基板１００の両面にマウントされた２つ以上の集積回路ダイ２００ａ，２００ｂを有する。これら集積回路ダイ２００ａ，２００ｂは、導電性バンプを使用して実施されるフリップチップ接続のような表面マウント接続を使用することによりマウントされる。システム１は、１つ以上の半導体装置モジュール１０を備え、あるケースでは、システムモジュールのような他のモジュールも備えている。
【解決手段】半導体装置モジュール１０は、基板１００の両面にマウントされた２つ以上の集積回路ダイ２００ａ，２００ｂを有する。これら集積回路ダイ２００ａ，２００ｂは、導電性バンプを使用して実施されるフリップチップ接続のような表面マウント接続を使用することによりマウントされる。システム１は、１つ以上の半導体装置モジュール１０を備え、あるケースでは、システムモジュールのような他のモジュールも備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、半導体装置に係り、より特定すれば、マルチダイモジュールに係る。
【背景技術】
【０００２】
例えば、ＤＤＲメモリパッケージのような装置パッケージの容量は、パッケージ当たりの集積回路ダイの量を増加することで改善することができる。例えば、パッケージの占有面積を著しく増加せずに、非スタックダイを有するメモリパッケージに比してメモリ容量を増加するために、メモリパッケージ内に一対以上のスタックダイを実施することができる。このようなスタックメモリパッケージは、典型的に、ダイをモジュール基板に接続するためにワイヤボンディングを使用している。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
集積回路（ＩＣ）装置のフリップチップ接続は、望ましいインダクタンス特性（例えば、低い信号及び／又は電力インダクタンス）を与える。又、接続密度は、接合型集積回路装置で考えられるものより相当に高くなる。フリップチップ接続は、基板への接続を容易にするためにダイの片面に配置された導電性バンプを使用する。従って、フリップチップ接続は、典型的なスタックダイ構成にはあまり適していない。
【課題を解決するための手段】
【０００４】
２つ以上の集積回路ダイが基板の両面にマウントされた半導体装置パッケージを提供する種々の構造及び技術が開示される。これらの集積回路ダイは、導電性バンプを使用して実施されるフリップチップ接続のような表面マウント接続を使用することによりマウントされる。ある実施形態では、ここに開示する構造及び技術は、インダクタンス値を減少し且つコネクタ密度を改善しながら、パッケージ内により高い装置密度を促進することができる。
【０００５】
電子装置モジュールの一実施形態は、フリップチップ接続を経てモジュール基板の第１表面に電気的に接続された第１ダイと、これもフリップチップ接続を経てモジュール基板の第２の実質的に反対の表面に電気的に接続された第２ダイとを備えている。特定の実施形態は、更に、電子装置モジュールと外部コンポーネントとの接続を容易にするためにモジュール基板の第１面に導体を備えている。他の実施形態は、外部接続のための第１表面以外の、モジュール基板の１つ以上の表面に配置された導体を備えている。ある実施形態は、モジュール基板の２つ以上の表面に配置された導体を経て外部接続するように構成される。例えば、そのような１つの実施形態は、モジュール基板の両面にマウントされた２つ以上のＤＤＲダイフリップチップを含むメモリモジュールであり、このメモリモジュールは、システム・オン・チップ（ＳＯＣ）を含むシステムモジュールに接続するよう構成される。特定のメモリモジュールは、あるケースでは、更に、別のメモリモジュールのような第３のモジュールに接続するように構成され、これにより、ＳＯＣ及び２つのメモリモジュールを含むシステムを容易にする。
【０００６】
特定の実施形態において、電子装置モジュールは、モジュール基板の第１導体セットに電気的に接続された第１集積回路と、モジュール基板の第２導体セットに電気的に接続された第２集積回路とを備えている。第１及び第２の導体セットは、モジュール基板の実質的に互いに反対の表面に配置され、そして半田バンプのような導電性バンプを使用して第１及び第２の集積回路に電気的に接続される。ある実施形態は、モジュール基板に電気的に接続された付加的な集積回路を含む。ある実施形態では、モジュール基板は、外部接続（例えば、ＳＯＣモジュール、メモリモジュール又は他のモジュールへの接続）のために構成された１つ以上の電気導体セットを更に備えている。１つ以上の電気導体セットは、あるケースでは、１つ以上のボールグリッドアレイを使用して接続するよう構成される。
【０００７】
本開示のある実施形態では、システムは、第１モジュール及びそれに電気的に接続された第２モジュールを備えている。これらモジュールは、第１モジュール基板に配置された電気導体のセットを経て接続される。第１モジュール基板に加えて、第１モジュールは、第１ダイ及び第２ダイを含む。第１及び第２のダイは、各々、フリップチップ接続を経て第１モジュール基板の互いに反対の表面に電気的に接続される。ある実施形態では、第２モジュールは、ＳＯＣを含む。第１モジュールは、種々の実施形態ではメモリモジュールである。
【０００８】
以下、添付図面を参照して、本発明を詳細に説明する。
【図面の簡単な説明】
【０００９】
【図１】モジュール基板に２つの集積回路が互いに逆にマウントされた第１モジュールと、この第１モジュールに結合された第２モジュールとを備えた本発明の一実施形態によるシステムを示す。
【図２】モジュール基板にマウントされた３つのダイを備え、これら３つのマウントされたダイは、導電性バンプを使用してモジュール基板の第１面にマウントされた２つのダイと、導電性バンプを使用してモジュール基板の第２面にマウントされた第３のダイとを含み、モジュール基板は、モジュールの外部のコンポーネントへの電気的接続を与えるための導体も含むようなモジュールを示す。
【図３】図２の３−３線から見た図２の実施形態の種々のコンポーネントの底面図で、モジュール基板の表面に配置された電気導体を示し、これら電気導体は、モジュールの外部のコンポーネントへ接続するための導体のセットと、第１のダイへ接続するための導体のセットと、第２のダイへ接続するための導体のセットとを含む底面図である。
【図４】モジュール基板にマウントされた２つの集積回路を備え、これら２つの集積回路は、導電性バンプを使用してモジュール基板の第１面にマウントされたＩＣと、導電性バンプを使用してモジュール基板の第２面にマウントされた第２のＩＣとを含み、モジュール基板は、モジュールの外部のコンポーネントへ電気的接続を与えるためにモジュール基板の第１面に平行な及びそこからオフセットされた表面上に配置された導体も含むようなモジュールを示す。
【図５】図４の５−５線から見た図４の実施形態の種々のコンポーネントの底面図で、外部コンポーネントへ接続するための電気導体が、ＩＣがマウントされた表面に対してオフセットされたモジュール基板の表面に配置されて示されており、それら電気導体は、モジュールの外部のコンポーネントへ接続するための導体のセットと、第１のダイへ接続するための導体のセットと、第２のダイへ接続するための導体のセットとを含む底面図である。図５は、図４の５−５線から見た図４の実施形態の種々のコンポーネントの底面図であり、外部コンポーネントへ接続するための電気導体のセットは、ＩＣがマウントされた表面に対してオフセットされたモジュール基板の表面に配置されて示されており、又、モジュールは、第１のダイへ接続するための導体のセットと、第２のダイへ接続するための導体のセットも含む。
【図６】３つのモジュールを有し、第１モジュールは、モジュール基板の２つの互いに逆の面の各々に３つのダイがマウントされるようにして６個のダイを有し、１つのダイを有する第２モジュールは、第１モジュールに結合されて示され、又、第１モジュールは、第３モジュールにも結合され、第３モジュールの基板の逆の面に２つのダイがマウントされ、第１モジュールは、第２及び第３モジュールへの接続を容易にするためのスタンドオフとして働くオフセット表面を含み、第１モジュールと、第２及び第３モジュールとの間の接続にボールグリッドアレイ接続が使用される、本発明の一実施形態によるシステムを示す。
【発明を実施するための形態】
【００１０】
特定の実施形態を添付図面に一例として示して以下に詳細に説明する。しかしながら、添付図面及び詳細な説明は、特定の特徴について１つの実施形態しか述べなくても、請求項を、ここに開示する特定の実施形態に限定するものでないことを理解されたい。逆に、この開示の利益を得る当業者に明らかとなる全ての変更、等効物及び代替え物を包含するものとする。ここに開示する特徴の例は、特に指示のない限り、例示に過ぎず、それに限定されるものではない。
【００１１】
ここに使用する見出しは、編成上の目的に過ぎず、説明の範囲を限定するためのものではない。又、本出願全体にわたって使用される「〜してもよい(may)」という語は、許すという意味（即ち、〜の潜在性があるという意味）で使用されるもので、強制の意味（即ち、〜しなければならないという意味）ではない。同様に、「含む(include)」、「含んでいる(including)」及び「含む(includes)」という語は、開放端関係を示し、それ故、含むことを意味するが、それに限定されない。同様に、「有する(have)」、「有している(having)」及び「有する(has)」も、開放端関係を示し、それ故、有することを意味するが、それに限定されない。又、ここで使用する「第１」、「第２」、「第３」等の語は、それに先行する名詞のための標識として使用されるもので、任意の形式の順序（例えば、空間的、時間的、論理的、等）が明確に示されない限り、そのような順序を意味するものではない。例えば、「モジュール基板に電気的に接続された第３のダイ」は、特に指示のない限り、第３のダイの前に「モジュール基板に電気的に接続された第４のダイ」が接続されるシナリオを除外するものではない。同様に、「第２」の特徴は、特に指示のない限り、「第２」の特徴の前に「第１」の特徴が実施されることを要求するものではない。
【００１２】
種々のコンポーネントは、タスク（１つ又は複数）を遂行するよう「構成」されるものとして説明される。そのような状況において、「構成される」は、動作中にタスク（１つ又は複数）を遂行する「構造を有する」ことを一般的に意味する広い表現である。従って、コンポーネントは、現在タスクを遂行していないときでもタスクを遂行するように構成することができる（例えば、電気導体のセットは、２つのモジュールが接続されていないときでもモジュールを別のモジュールに電気的に接続するように構成される）。ある状況において、「構成される」は、動作中にタスク（１つ又は複数）を遂行する「回路を有する」ことを一般的に意味する構造の広い表現である。従って、コンポーネントは、それが現在オンでなくても、タスクを遂行するように構成することができる。一般的に、「構成される」に対応する構造を形成する回路は、ハードウェア回路を含む。
【００１３】
種々のコンポーネントは、説明の便宜上、タスク（１つ又は複数）を遂行するものとして説明される。そのような説明は、「構成される」という句を含むものと解釈されねばならない。１つ以上のタスクを遂行するように構成されたコンポーネントを表現する場合に、そのコンポーネントの解釈に関して３５Ｕ.Ｓ.Ｃ.§１１２、第６節を引用しないことが明確に意図される。
【００１４】
本開示の範囲は、ここに取り上げる問題のいずれか又は全部を軽減するかどうかに関わらず、ここに（明示的又は暗示的に）開示する特徴、又は特徴の組み合わせ、或いはそれを一般化したものを包含する。従って、新規な請求項は、本出願（又はその優先権を主張する出願）の起訴中に、そのような特徴の組み合わせへと組織化されてもよい。特に、請求の範囲を参照すれば、従属請求項からの特徴を独立請求項の特徴と組み合わせてもよいし、又、各独立請求項からの特徴を、単に請求の範囲に列挙された特定の組み合わせではなく適当な仕方で組み合わせてもよい。
【００１５】
本明細書は、「１つの実施形態」又は「一実施形態」という表現を含む。「１つの実施形態において」又は「一実施形態において」という句が現れたとき、それは、必ずしも、同じ実施形態を指していない。本開示と一貫した適当な仕方で特定の特徴、構造又は特徴を組み合わせることができる。
【００１６】
図１には、システム１の一実施形態が例示されている。図示されたように、マルチモジュールシステム１は、モジュール導体１３０を使用する接続を経てモジュール２０に電気的に結合される。一例として、モジュール２０は、集積回路ダイ２２（例えば、プロセッサ）を含むシステムモジュールであり、そして電子装置モジュール１０は、複数の集積回路ダイ２００（例えば、メモリＩＣ）を有するモジュール（例えば、メモリモジュール）である。ある実施形態では、モジュール２０は、システム・オン・チップである集積回路２２を含む。種々の実施形態は、例えば、グラフィック、コントロール、デジタル信号処理、及び通信プロトコル機能のような他の機能を発揮する電子装置モジュール１０及び／又はモジュール２０を備えている。
【００１７】
電子装置モジュール１０は、システム１に対する構成能力を与える。例えば、プロセッサ及びメモリが共通の基板上で共通のパッケージに配置された従来のシステムについて考える。そのようなシステムでは、受け容れられるリードタイム内で製品需要を満足するために、プロセッサ及びメモリの固定構成を含む共通パッケージの在庫が要求される。プロセッサ及びメモリの種々の組み合わせを表わす多数の固定構成が要求される。固定構成の保管在庫は、考えられるコンポーネント価格変動、コンポーネント製品進化、及びコンポーネント老朽化による在庫リスクを表わす。例えば、特定のメモリ集積回路を含む保管共通パッケージは、高性能メモリの発売又は価格変動のために望ましからぬものとなる。
【００１８】
メモリモジュール及びプロセッサモジュールを使用するこの規範的なシステムは、種々のモジュールからのシステムのアッセンブリに関連した短いリードタイムから在庫保管を減少できることにより在庫リスクを低くすることができる。更に、特定モジュールのコンポーネントが時代遅れになっても、この規範的システムの他のモジュールに影響が及ばない。例えば、特定のメモリ製品が時代遅れになると、それに対応するメモリモジュールが時代遅れになるだけで、プロセッサモジュールや他のメモリモジュールは時代遅れにならない。
【００１９】
対照的に、上述した従来の共通パッケージの在庫は、時代遅れのメモリが共通パッケージに一体化されることで時代遅れとなる。プロセッサも共通パッケージに一体化されるので、メモリが時代遅れとなると、一体化されたプロセッサに関連した在庫のリスクも生じる。
【００２０】
更に、この実施形態のモジュールは、テスト及び調達のための好ましいユニットをなす。例えば、メモリ供給者により提供される本開示のメモリモジュールは、そのメモリ供給者が、ダイレベルのみではなく、モジュールレベルでも品質保証を行う機会を与える。従って、顧客へ納入する前に供給者により行われる高レベルテストを通して効率を得ることができる。それ故、アッセンブル中の欠陥発生に関連した種々のリスクがモジュール供給者へ転嫁される。
【００２１】
モジュール導体１３０による電子装置モジュール１０とモジュール２０との間の電気的接続は、種々の相互接続フォーマットを使用して行われる。例えば、システム１の実施形態は、ボールグリッドアレイ、ピングリッドアレイ、ランドグリッドアレイ、デュアルインラインパッケージ、又は他の適当な相互接続フォームファクタを使用して電気的に結合された電子装置モジュール１０及びモジュール２０を備えている。あるケースでは、システム１の実施形態は、複数の異なる相互接続フォーマットを使用する複数のモジュール導体１３０を含む。モジュール導体１３０は、モジュール基板１００（図３を参照）の表面１１０に対して対称的に配置されるか、又はあるケースでは、表面１１０に対して非対称的に配置される。システム導体２４は、システムボードのような外部コンポーネントへのシステム１の接続を容易にする。システム導体２４は、ある実施形態では、モジュール導体１３０に使用される同じ相互接続フォーマットを含む。他の実施形態では、システム導体２４は、モジュール導体１３０に使用される相互接続フォーマットとは異なる（又はそれに加えて）相互接続フォーマットを使用する。
【００２２】
図２を参照すれば、電子装置モジュール１０のここに示す実施形態は、導電性バンプ２１０を使用してモジュール基板１００にマウントされた３つの集積回路ダイ２００を備えている。集積回路ダイ２００ａ及び集積回路ダイ２００ｂは、導電性バンプ２１０ａ及び導電性バンプ２１０ｂを使用してモジュール基板１００の表面１１０ａに電気的に接続される。集積回路ダイ２００ｂは、モジュール基板１００の表面１１０ａとは逆の表面１１０ｂにおいて導電性バンプ２１０ｂを使用して電気的に接続される。表面１１０ａに配置されているのは、モジュール２０のような外部コンポーネントへの電気的結合を与えるように構成されたモジュール導体１３０である。
【００２３】
導電性バンプ２１０は、例えば、リフロー半田プロセスの超音波を使用して形成されたフリップチップ接続により集積回路ダイ２００とモジュール基板１００との間に電気的接続を与える半田バンプを含む。ある実施形態では、フリップチップ接続は、他のバンプ（例えば、金スタッドバンプ）及び他のプロセス（例えば、導電性フィルム又はテープ）を使用して形成される。
【００２４】
フリップチップ接続の使用で別の接続方法に勝る幾つかの効果が発揮される。例えば、フリップチップ接続は、ワイヤボンディング接続より非常に短い。従って、低インダクタンス値（例えば、電力インダクタンス及び信号インダクタンス）を与える設計が達成される。更に、フリップチップ実施において導電性バンプを配置するためにダイの全面を利用することで、ワイヤボンディングで典型的に可能であるより高い導体密度（例えば、より多数の入力／出力信号及び電力／接地信号）の機会が与えられる。
【００２５】
モジュール基板１００の両面に集積回路ダイ２００をマウントすることで、電子装置モジュール１０及びシステム１の特定の占有面積内で集積回路ダイ２００の密度を高めることができる。集積回路ダイ２００のこのような両面マウントにより促進される高密度構成は、移動装置のようなフォームファクタに敏感な実施において課せられるコンパクト設計制約を受け容れるものである。種々の集積回路ダイ２００マウント構成は、変化する量のダイの対称的又は非対称的構成を含めて、電子装置モジュール１０特定実施形態に使用される。例えば、図１、４及び６は、各々、モジュール基板の２つの互いに逆の表面の各々に１つのダイがマウントされたモジュールを示す。図１の要素１０、図４の要素１０、図６の要素３０を参照されたい。図２は、モジュール基板の第１表面に１つのダイがマウントされ、そして逆の表面に２つのダイがマウントされた実施形態を示す。図６の要素１０は、モジュール基板の２つの互いに逆の面の各々にマウントされた３つのダイを含む。
【００２６】
ある実施形態では、電子装置モジュール１０は、モジュール基板１００にマウントされた複数の同一の集積回路ダイ２００を備えている。１つのこのような実施形態は、同一のメモリ集積回路を使用して、システム・オン・チップによって使用するための記憶装置を形成するメモリモジュールである。電子装置モジュール１０の他の実施形態は、モジュール基板１００にマウントされた種々の集積回路ダイ２００を含む。例えば、特定のメモリモジュールは、結合されるシステムに対して個別のシステムメモリ及びグラフィックメモリをなすように構成される。この特定の規範的なメモリモジュールでは、システムメモリは、１つ以上の特定の集積回路を使用して設けられ、そしてグラフィックメモリは、１つ以上の異なる集積回路を使用して設けられる。電子装置モジュール１０の他の実施形態は、メモリ以外の機能、例えば、グラフィックコントロール、デジタル信号処理、及び通信プロトコル機能を与える集積回路ダイ２００を備えている。
【００２７】
図３は、図２の３−３線に沿って見たモジュール基板１００の表面１１０ａを示す。モジュール基板の表面に配置された電気導体が示されている。電気導体は、集積回路ダイ２００ａに電気的に接続するのに使用される導電性バンプ２１０ａに対応する基板導体１２０ａを含む。同様に、基板導体１２０ｂは、集積回路ダイ２００ｂに電気的に接続するのに使用される導電性バンプ２１０ｂに対応する。基板導体１２０ａ及び基板導体１２０ｂは、図３に示す実施形態では、同様の配列であるが、他の実施形態では、図示されたものとは異なり及び／又は互いに異なるパターンを有する基板導体１２０が含まれる。破線は、モジュール基板１００にマウントしたときの集積回路ダイ２００ａ及び集積回路ダイ２００ｂのプロフィールの輪郭を示す。集積回路ダイ２００のマウントは、絶縁体を使用してアンダーフィリングすることを含む。
【００２８】
図４及び５には、電子装置モジュール１０の別の実施形態が示されている。モジュール基板１００の表面１１０に配置されたモジュール導体１３０を含む図２及び３に示す実施形態とは対照的に、図４及び５の実施形態は、表面１１０ｃに配置されたモジュール導体１３０を含む。表面１１０ｃは、表面１１０ａからオフセットされ、従って、集積回路ダイ２００ａと、電子装置モジュール１０が接続されるコンポーネントとの間に付加的な間隙を与える。例えば、モジュール基板１００の構成は、集積回路ダイ２００ａと、電子装置モジュール１０が接続されるシステムボード又はモジュールのコンポーネントとの間の間隙を受け容れるためのスタンドオフを含む。図３の実施形態は、表面１１０の周囲に沿って対称的に配置されたモジュール導体１３０を含み、そして図５の実施形態は、モジュール基板１００の２つの縁の付近で対称的に配置されたモジュール導体１３０を含む。他の実施形態は、非対称的な構成も含めて、他の構成で配置されたモジュール導体１３０を含む。又、これら実施形態では、ボールグリッドアレイ、ピングリッドアレイ、ランドグリッドアレイ、デュアルインラインパッケージ、又は他の適当な相互接続フォームファクタのような種々のフォームファクタのモジュール導体１３０も含まれる。
【００２９】
図６は、モジュール導体１３０ａを経てモジュール２０へ及びモジュール導体１３０ｂを経て装置モジュール３０へ電気的に結合された電子装置モジュール１０を備えたシステム１の実施形態を示す。電子装置モジュール１０は、電子装置モジュール１０にマウントされた集積回路と、モジュール２０及び装置モジュール３０にマウントされた集積回路との間に間隙が設けられるように構成されたモジュール基板を備えている。ある実施形態では、モジュール２０が、システム・オン・チップパッケージを含み、電子装置モジュール１０及びモジュール２０は、このシステムパッケージに対してシリアルにスタックされるメモリパッケージである。他の実施形態では、電子装置モジュール１０がシステムパッケージであり、モジュール２０及び装置モジュール３０は、このシステムパッケージの各側にスタックされるメモリパッケージである。又、ある実施形態では、装置モジュール３０の上及び／又はモジュール２０の下にスタックされた付加的なパッケージが含まれる。特定の実施形態では、例えば、コントロール、信号処理及び電力関連機能を含めて、異なる又は付加的な機能を遂行する集積回路を有するパッケージが含まれる。
【００３０】
以上、本発明の実施形態を詳細に説明したが、当業者であれば、以上の開示を充分理解した上で、多数の修正や変更が明らかとなろう。そのような変更や修正は、全て、特許請求の範囲内に包含されるものである。
【符号の説明】
【００３１】
１：システム
１０：電子装置モジュール
２０：モジュール
２２：集積回路ダイ
２４：システム導体
１００：モジュール基板
１１０：表面
１３０：モジュール導体
２００：集積回路ダイ
２１０：導電性バンプ
【技術分野】
【０００１】
本発明は、一般的に、半導体装置に係り、より特定すれば、マルチダイモジュールに係る。
【背景技術】
【０００２】
例えば、ＤＤＲメモリパッケージのような装置パッケージの容量は、パッケージ当たりの集積回路ダイの量を増加することで改善することができる。例えば、パッケージの占有面積を著しく増加せずに、非スタックダイを有するメモリパッケージに比してメモリ容量を増加するために、メモリパッケージ内に一対以上のスタックダイを実施することができる。このようなスタックメモリパッケージは、典型的に、ダイをモジュール基板に接続するためにワイヤボンディングを使用している。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
集積回路（ＩＣ）装置のフリップチップ接続は、望ましいインダクタンス特性（例えば、低い信号及び／又は電力インダクタンス）を与える。又、接続密度は、接合型集積回路装置で考えられるものより相当に高くなる。フリップチップ接続は、基板への接続を容易にするためにダイの片面に配置された導電性バンプを使用する。従って、フリップチップ接続は、典型的なスタックダイ構成にはあまり適していない。
【課題を解決するための手段】
【０００４】
２つ以上の集積回路ダイが基板の両面にマウントされた半導体装置パッケージを提供する種々の構造及び技術が開示される。これらの集積回路ダイは、導電性バンプを使用して実施されるフリップチップ接続のような表面マウント接続を使用することによりマウントされる。ある実施形態では、ここに開示する構造及び技術は、インダクタンス値を減少し且つコネクタ密度を改善しながら、パッケージ内により高い装置密度を促進することができる。
【０００５】
電子装置モジュールの一実施形態は、フリップチップ接続を経てモジュール基板の第１表面に電気的に接続された第１ダイと、これもフリップチップ接続を経てモジュール基板の第２の実質的に反対の表面に電気的に接続された第２ダイとを備えている。特定の実施形態は、更に、電子装置モジュールと外部コンポーネントとの接続を容易にするためにモジュール基板の第１面に導体を備えている。他の実施形態は、外部接続のための第１表面以外の、モジュール基板の１つ以上の表面に配置された導体を備えている。ある実施形態は、モジュール基板の２つ以上の表面に配置された導体を経て外部接続するように構成される。例えば、そのような１つの実施形態は、モジュール基板の両面にマウントされた２つ以上のＤＤＲダイフリップチップを含むメモリモジュールであり、このメモリモジュールは、システム・オン・チップ（ＳＯＣ）を含むシステムモジュールに接続するよう構成される。特定のメモリモジュールは、あるケースでは、更に、別のメモリモジュールのような第３のモジュールに接続するように構成され、これにより、ＳＯＣ及び２つのメモリモジュールを含むシステムを容易にする。
【０００６】
特定の実施形態において、電子装置モジュールは、モジュール基板の第１導体セットに電気的に接続された第１集積回路と、モジュール基板の第２導体セットに電気的に接続された第２集積回路とを備えている。第１及び第２の導体セットは、モジュール基板の実質的に互いに反対の表面に配置され、そして半田バンプのような導電性バンプを使用して第１及び第２の集積回路に電気的に接続される。ある実施形態は、モジュール基板に電気的に接続された付加的な集積回路を含む。ある実施形態では、モジュール基板は、外部接続（例えば、ＳＯＣモジュール、メモリモジュール又は他のモジュールへの接続）のために構成された１つ以上の電気導体セットを更に備えている。１つ以上の電気導体セットは、あるケースでは、１つ以上のボールグリッドアレイを使用して接続するよう構成される。
【０００７】
本開示のある実施形態では、システムは、第１モジュール及びそれに電気的に接続された第２モジュールを備えている。これらモジュールは、第１モジュール基板に配置された電気導体のセットを経て接続される。第１モジュール基板に加えて、第１モジュールは、第１ダイ及び第２ダイを含む。第１及び第２のダイは、各々、フリップチップ接続を経て第１モジュール基板の互いに反対の表面に電気的に接続される。ある実施形態では、第２モジュールは、ＳＯＣを含む。第１モジュールは、種々の実施形態ではメモリモジュールである。
【０００８】
以下、添付図面を参照して、本発明を詳細に説明する。
【図面の簡単な説明】
【０００９】
【図１】モジュール基板に２つの集積回路が互いに逆にマウントされた第１モジュールと、この第１モジュールに結合された第２モジュールとを備えた本発明の一実施形態によるシステムを示す。
【図２】モジュール基板にマウントされた３つのダイを備え、これら３つのマウントされたダイは、導電性バンプを使用してモジュール基板の第１面にマウントされた２つのダイと、導電性バンプを使用してモジュール基板の第２面にマウントされた第３のダイとを含み、モジュール基板は、モジュールの外部のコンポーネントへの電気的接続を与えるための導体も含むようなモジュールを示す。
【図３】図２の３−３線から見た図２の実施形態の種々のコンポーネントの底面図で、モジュール基板の表面に配置された電気導体を示し、これら電気導体は、モジュールの外部のコンポーネントへ接続するための導体のセットと、第１のダイへ接続するための導体のセットと、第２のダイへ接続するための導体のセットとを含む底面図である。
【図４】モジュール基板にマウントされた２つの集積回路を備え、これら２つの集積回路は、導電性バンプを使用してモジュール基板の第１面にマウントされたＩＣと、導電性バンプを使用してモジュール基板の第２面にマウントされた第２のＩＣとを含み、モジュール基板は、モジュールの外部のコンポーネントへ電気的接続を与えるためにモジュール基板の第１面に平行な及びそこからオフセットされた表面上に配置された導体も含むようなモジュールを示す。
【図５】図４の５−５線から見た図４の実施形態の種々のコンポーネントの底面図で、外部コンポーネントへ接続するための電気導体が、ＩＣがマウントされた表面に対してオフセットされたモジュール基板の表面に配置されて示されており、それら電気導体は、モジュールの外部のコンポーネントへ接続するための導体のセットと、第１のダイへ接続するための導体のセットと、第２のダイへ接続するための導体のセットとを含む底面図である。図５は、図４の５−５線から見た図４の実施形態の種々のコンポーネントの底面図であり、外部コンポーネントへ接続するための電気導体のセットは、ＩＣがマウントされた表面に対してオフセットされたモジュール基板の表面に配置されて示されており、又、モジュールは、第１のダイへ接続するための導体のセットと、第２のダイへ接続するための導体のセットも含む。
【図６】３つのモジュールを有し、第１モジュールは、モジュール基板の２つの互いに逆の面の各々に３つのダイがマウントされるようにして６個のダイを有し、１つのダイを有する第２モジュールは、第１モジュールに結合されて示され、又、第１モジュールは、第３モジュールにも結合され、第３モジュールの基板の逆の面に２つのダイがマウントされ、第１モジュールは、第２及び第３モジュールへの接続を容易にするためのスタンドオフとして働くオフセット表面を含み、第１モジュールと、第２及び第３モジュールとの間の接続にボールグリッドアレイ接続が使用される、本発明の一実施形態によるシステムを示す。
【発明を実施するための形態】
【００１０】
特定の実施形態を添付図面に一例として示して以下に詳細に説明する。しかしながら、添付図面及び詳細な説明は、特定の特徴について１つの実施形態しか述べなくても、請求項を、ここに開示する特定の実施形態に限定するものでないことを理解されたい。逆に、この開示の利益を得る当業者に明らかとなる全ての変更、等効物及び代替え物を包含するものとする。ここに開示する特徴の例は、特に指示のない限り、例示に過ぎず、それに限定されるものではない。
【００１１】
ここに使用する見出しは、編成上の目的に過ぎず、説明の範囲を限定するためのものではない。又、本出願全体にわたって使用される「〜してもよい(may)」という語は、許すという意味（即ち、〜の潜在性があるという意味）で使用されるもので、強制の意味（即ち、〜しなければならないという意味）ではない。同様に、「含む(include)」、「含んでいる(including)」及び「含む(includes)」という語は、開放端関係を示し、それ故、含むことを意味するが、それに限定されない。同様に、「有する(have)」、「有している(having)」及び「有する(has)」も、開放端関係を示し、それ故、有することを意味するが、それに限定されない。又、ここで使用する「第１」、「第２」、「第３」等の語は、それに先行する名詞のための標識として使用されるもので、任意の形式の順序（例えば、空間的、時間的、論理的、等）が明確に示されない限り、そのような順序を意味するものではない。例えば、「モジュール基板に電気的に接続された第３のダイ」は、特に指示のない限り、第３のダイの前に「モジュール基板に電気的に接続された第４のダイ」が接続されるシナリオを除外するものではない。同様に、「第２」の特徴は、特に指示のない限り、「第２」の特徴の前に「第１」の特徴が実施されることを要求するものではない。
【００１２】
種々のコンポーネントは、タスク（１つ又は複数）を遂行するよう「構成」されるものとして説明される。そのような状況において、「構成される」は、動作中にタスク（１つ又は複数）を遂行する「構造を有する」ことを一般的に意味する広い表現である。従って、コンポーネントは、現在タスクを遂行していないときでもタスクを遂行するように構成することができる（例えば、電気導体のセットは、２つのモジュールが接続されていないときでもモジュールを別のモジュールに電気的に接続するように構成される）。ある状況において、「構成される」は、動作中にタスク（１つ又は複数）を遂行する「回路を有する」ことを一般的に意味する構造の広い表現である。従って、コンポーネントは、それが現在オンでなくても、タスクを遂行するように構成することができる。一般的に、「構成される」に対応する構造を形成する回路は、ハードウェア回路を含む。
【００１３】
種々のコンポーネントは、説明の便宜上、タスク（１つ又は複数）を遂行するものとして説明される。そのような説明は、「構成される」という句を含むものと解釈されねばならない。１つ以上のタスクを遂行するように構成されたコンポーネントを表現する場合に、そのコンポーネントの解釈に関して３５Ｕ.Ｓ.Ｃ.§１１２、第６節を引用しないことが明確に意図される。
【００１４】
本開示の範囲は、ここに取り上げる問題のいずれか又は全部を軽減するかどうかに関わらず、ここに（明示的又は暗示的に）開示する特徴、又は特徴の組み合わせ、或いはそれを一般化したものを包含する。従って、新規な請求項は、本出願（又はその優先権を主張する出願）の起訴中に、そのような特徴の組み合わせへと組織化されてもよい。特に、請求の範囲を参照すれば、従属請求項からの特徴を独立請求項の特徴と組み合わせてもよいし、又、各独立請求項からの特徴を、単に請求の範囲に列挙された特定の組み合わせではなく適当な仕方で組み合わせてもよい。
【００１５】
本明細書は、「１つの実施形態」又は「一実施形態」という表現を含む。「１つの実施形態において」又は「一実施形態において」という句が現れたとき、それは、必ずしも、同じ実施形態を指していない。本開示と一貫した適当な仕方で特定の特徴、構造又は特徴を組み合わせることができる。
【００１６】
図１には、システム１の一実施形態が例示されている。図示されたように、マルチモジュールシステム１は、モジュール導体１３０を使用する接続を経てモジュール２０に電気的に結合される。一例として、モジュール２０は、集積回路ダイ２２（例えば、プロセッサ）を含むシステムモジュールであり、そして電子装置モジュール１０は、複数の集積回路ダイ２００（例えば、メモリＩＣ）を有するモジュール（例えば、メモリモジュール）である。ある実施形態では、モジュール２０は、システム・オン・チップである集積回路２２を含む。種々の実施形態は、例えば、グラフィック、コントロール、デジタル信号処理、及び通信プロトコル機能のような他の機能を発揮する電子装置モジュール１０及び／又はモジュール２０を備えている。
【００１７】
電子装置モジュール１０は、システム１に対する構成能力を与える。例えば、プロセッサ及びメモリが共通の基板上で共通のパッケージに配置された従来のシステムについて考える。そのようなシステムでは、受け容れられるリードタイム内で製品需要を満足するために、プロセッサ及びメモリの固定構成を含む共通パッケージの在庫が要求される。プロセッサ及びメモリの種々の組み合わせを表わす多数の固定構成が要求される。固定構成の保管在庫は、考えられるコンポーネント価格変動、コンポーネント製品進化、及びコンポーネント老朽化による在庫リスクを表わす。例えば、特定のメモリ集積回路を含む保管共通パッケージは、高性能メモリの発売又は価格変動のために望ましからぬものとなる。
【００１８】
メモリモジュール及びプロセッサモジュールを使用するこの規範的なシステムは、種々のモジュールからのシステムのアッセンブリに関連した短いリードタイムから在庫保管を減少できることにより在庫リスクを低くすることができる。更に、特定モジュールのコンポーネントが時代遅れになっても、この規範的システムの他のモジュールに影響が及ばない。例えば、特定のメモリ製品が時代遅れになると、それに対応するメモリモジュールが時代遅れになるだけで、プロセッサモジュールや他のメモリモジュールは時代遅れにならない。
【００１９】
対照的に、上述した従来の共通パッケージの在庫は、時代遅れのメモリが共通パッケージに一体化されることで時代遅れとなる。プロセッサも共通パッケージに一体化されるので、メモリが時代遅れとなると、一体化されたプロセッサに関連した在庫のリスクも生じる。
【００２０】
更に、この実施形態のモジュールは、テスト及び調達のための好ましいユニットをなす。例えば、メモリ供給者により提供される本開示のメモリモジュールは、そのメモリ供給者が、ダイレベルのみではなく、モジュールレベルでも品質保証を行う機会を与える。従って、顧客へ納入する前に供給者により行われる高レベルテストを通して効率を得ることができる。それ故、アッセンブル中の欠陥発生に関連した種々のリスクがモジュール供給者へ転嫁される。
【００２１】
モジュール導体１３０による電子装置モジュール１０とモジュール２０との間の電気的接続は、種々の相互接続フォーマットを使用して行われる。例えば、システム１の実施形態は、ボールグリッドアレイ、ピングリッドアレイ、ランドグリッドアレイ、デュアルインラインパッケージ、又は他の適当な相互接続フォームファクタを使用して電気的に結合された電子装置モジュール１０及びモジュール２０を備えている。あるケースでは、システム１の実施形態は、複数の異なる相互接続フォーマットを使用する複数のモジュール導体１３０を含む。モジュール導体１３０は、モジュール基板１００（図３を参照）の表面１１０に対して対称的に配置されるか、又はあるケースでは、表面１１０に対して非対称的に配置される。システム導体２４は、システムボードのような外部コンポーネントへのシステム１の接続を容易にする。システム導体２４は、ある実施形態では、モジュール導体１３０に使用される同じ相互接続フォーマットを含む。他の実施形態では、システム導体２４は、モジュール導体１３０に使用される相互接続フォーマットとは異なる（又はそれに加えて）相互接続フォーマットを使用する。
【００２２】
図２を参照すれば、電子装置モジュール１０のここに示す実施形態は、導電性バンプ２１０を使用してモジュール基板１００にマウントされた３つの集積回路ダイ２００を備えている。集積回路ダイ２００ａ及び集積回路ダイ２００ｂは、導電性バンプ２１０ａ及び導電性バンプ２１０ｂを使用してモジュール基板１００の表面１１０ａに電気的に接続される。集積回路ダイ２００ｂは、モジュール基板１００の表面１１０ａとは逆の表面１１０ｂにおいて導電性バンプ２１０ｂを使用して電気的に接続される。表面１１０ａに配置されているのは、モジュール２０のような外部コンポーネントへの電気的結合を与えるように構成されたモジュール導体１３０である。
【００２３】
導電性バンプ２１０は、例えば、リフロー半田プロセスの超音波を使用して形成されたフリップチップ接続により集積回路ダイ２００とモジュール基板１００との間に電気的接続を与える半田バンプを含む。ある実施形態では、フリップチップ接続は、他のバンプ（例えば、金スタッドバンプ）及び他のプロセス（例えば、導電性フィルム又はテープ）を使用して形成される。
【００２４】
フリップチップ接続の使用で別の接続方法に勝る幾つかの効果が発揮される。例えば、フリップチップ接続は、ワイヤボンディング接続より非常に短い。従って、低インダクタンス値（例えば、電力インダクタンス及び信号インダクタンス）を与える設計が達成される。更に、フリップチップ実施において導電性バンプを配置するためにダイの全面を利用することで、ワイヤボンディングで典型的に可能であるより高い導体密度（例えば、より多数の入力／出力信号及び電力／接地信号）の機会が与えられる。
【００２５】
モジュール基板１００の両面に集積回路ダイ２００をマウントすることで、電子装置モジュール１０及びシステム１の特定の占有面積内で集積回路ダイ２００の密度を高めることができる。集積回路ダイ２００のこのような両面マウントにより促進される高密度構成は、移動装置のようなフォームファクタに敏感な実施において課せられるコンパクト設計制約を受け容れるものである。種々の集積回路ダイ２００マウント構成は、変化する量のダイの対称的又は非対称的構成を含めて、電子装置モジュール１０特定実施形態に使用される。例えば、図１、４及び６は、各々、モジュール基板の２つの互いに逆の表面の各々に１つのダイがマウントされたモジュールを示す。図１の要素１０、図４の要素１０、図６の要素３０を参照されたい。図２は、モジュール基板の第１表面に１つのダイがマウントされ、そして逆の表面に２つのダイがマウントされた実施形態を示す。図６の要素１０は、モジュール基板の２つの互いに逆の面の各々にマウントされた３つのダイを含む。
【００２６】
ある実施形態では、電子装置モジュール１０は、モジュール基板１００にマウントされた複数の同一の集積回路ダイ２００を備えている。１つのこのような実施形態は、同一のメモリ集積回路を使用して、システム・オン・チップによって使用するための記憶装置を形成するメモリモジュールである。電子装置モジュール１０の他の実施形態は、モジュール基板１００にマウントされた種々の集積回路ダイ２００を含む。例えば、特定のメモリモジュールは、結合されるシステムに対して個別のシステムメモリ及びグラフィックメモリをなすように構成される。この特定の規範的なメモリモジュールでは、システムメモリは、１つ以上の特定の集積回路を使用して設けられ、そしてグラフィックメモリは、１つ以上の異なる集積回路を使用して設けられる。電子装置モジュール１０の他の実施形態は、メモリ以外の機能、例えば、グラフィックコントロール、デジタル信号処理、及び通信プロトコル機能を与える集積回路ダイ２００を備えている。
【００２７】
図３は、図２の３−３線に沿って見たモジュール基板１００の表面１１０ａを示す。モジュール基板の表面に配置された電気導体が示されている。電気導体は、集積回路ダイ２００ａに電気的に接続するのに使用される導電性バンプ２１０ａに対応する基板導体１２０ａを含む。同様に、基板導体１２０ｂは、集積回路ダイ２００ｂに電気的に接続するのに使用される導電性バンプ２１０ｂに対応する。基板導体１２０ａ及び基板導体１２０ｂは、図３に示す実施形態では、同様の配列であるが、他の実施形態では、図示されたものとは異なり及び／又は互いに異なるパターンを有する基板導体１２０が含まれる。破線は、モジュール基板１００にマウントしたときの集積回路ダイ２００ａ及び集積回路ダイ２００ｂのプロフィールの輪郭を示す。集積回路ダイ２００のマウントは、絶縁体を使用してアンダーフィリングすることを含む。
【００２８】
図４及び５には、電子装置モジュール１０の別の実施形態が示されている。モジュール基板１００の表面１１０に配置されたモジュール導体１３０を含む図２及び３に示す実施形態とは対照的に、図４及び５の実施形態は、表面１１０ｃに配置されたモジュール導体１３０を含む。表面１１０ｃは、表面１１０ａからオフセットされ、従って、集積回路ダイ２００ａと、電子装置モジュール１０が接続されるコンポーネントとの間に付加的な間隙を与える。例えば、モジュール基板１００の構成は、集積回路ダイ２００ａと、電子装置モジュール１０が接続されるシステムボード又はモジュールのコンポーネントとの間の間隙を受け容れるためのスタンドオフを含む。図３の実施形態は、表面１１０の周囲に沿って対称的に配置されたモジュール導体１３０を含み、そして図５の実施形態は、モジュール基板１００の２つの縁の付近で対称的に配置されたモジュール導体１３０を含む。他の実施形態は、非対称的な構成も含めて、他の構成で配置されたモジュール導体１３０を含む。又、これら実施形態では、ボールグリッドアレイ、ピングリッドアレイ、ランドグリッドアレイ、デュアルインラインパッケージ、又は他の適当な相互接続フォームファクタのような種々のフォームファクタのモジュール導体１３０も含まれる。
【００２９】
図６は、モジュール導体１３０ａを経てモジュール２０へ及びモジュール導体１３０ｂを経て装置モジュール３０へ電気的に結合された電子装置モジュール１０を備えたシステム１の実施形態を示す。電子装置モジュール１０は、電子装置モジュール１０にマウントされた集積回路と、モジュール２０及び装置モジュール３０にマウントされた集積回路との間に間隙が設けられるように構成されたモジュール基板を備えている。ある実施形態では、モジュール２０が、システム・オン・チップパッケージを含み、電子装置モジュール１０及びモジュール２０は、このシステムパッケージに対してシリアルにスタックされるメモリパッケージである。他の実施形態では、電子装置モジュール１０がシステムパッケージであり、モジュール２０及び装置モジュール３０は、このシステムパッケージの各側にスタックされるメモリパッケージである。又、ある実施形態では、装置モジュール３０の上及び／又はモジュール２０の下にスタックされた付加的なパッケージが含まれる。特定の実施形態では、例えば、コントロール、信号処理及び電力関連機能を含めて、異なる又は付加的な機能を遂行する集積回路を有するパッケージが含まれる。
【００３０】
以上、本発明の実施形態を詳細に説明したが、当業者であれば、以上の開示を充分理解した上で、多数の修正や変更が明らかとなろう。そのような変更や修正は、全て、特許請求の範囲内に包含されるものである。
【符号の説明】
【００３１】
１：システム
１０：電子装置モジュール
２０：モジュール
２２：集積回路ダイ
２４：システム導体
１００：モジュール基板
１１０：表面
１３０：モジュール導体
２００：集積回路ダイ
２１０：導電性バンプ
【特許請求の範囲】
【請求項１】
第１表面、第１表面とは反対の第２表面、及び電子装置モジュールを電気的に接続するように構成された電気導体の第１セットを含むモジュール基板と、
前記モジュール基板の第１表面とのフリップチップ接続を経て前記モジュール基板に電気的に接続された第１ダイと、
前記モジュール基板の第２表面とのフリップチップ接続を経て前記モジュール基板に電気的に接続された第２ダイと、
を備えた電子装置モジュール。
【請求項２】
前記電気導体の第１セットは、システム・オン・チップを備えたモジュールに前記電子装置モジュールを電気的に接続するように構成される、請求項１に記載の電子装置モジュール。
【請求項３】
電子装置モジュールを別のモジュールに電気的に接続するように構成された電気導体の第２セットを更に備え、この電気導体の第２セットは、前記システム・オン・チップを備えたモジュールが接続される方向とは逆の方向から前記電子装置モジュールを電気的に接続するよう構成される、請求項２に記載の電子装置モジュール。
【請求項４】
前記電気導体の第１セットは、前記モジュール基板の第１表面に配置され、そして前記電気導体の第１セットは、ボールグリッドアレイを使用して前記電子装置を電気的に接続するように構成される、請求項１に記載の電子装置モジュール。
【請求項５】
前記電気導体の第１セットは、少なくとも一部分が前記モジュール基板の第３表面に配置され、この第３表面は、前記第１表面とは異なり且つ前記第１表面に平行である、請求項１に記載の電子装置モジュール。
【請求項６】
前記第１ダイは、メモリを含む、請求項１に記載の電子装置モジュール。
【請求項７】
前記モジュール基板の第１表面とのフリップチップ接続を経て前記モジュール基板に電気的に接続された第３ダイと、
前記モジュール基板の第２表面とのフリップチップ接続を経て前記モジュール基板に電気的に接続された第４ダイと、
を更に備え、前記第１ダイ、第２ダイ、第３ダイ、及び第４ダイは、各々、メモリを含む請求項１に記載の電子装置モジュール。
【請求項８】
モジュール基板であって、
そのモジュール基板の第１表面に配置された電気導体の第１セット、
前記第１表面とは逆のモジュール基板の第２表面に配置された電気導体の第２セット、及び
電気導体の第３セット、
を含むモジュール基板と、
半田バンプの第１セットを使用して前記モジュール基板の前記電気導体の第１セットに電気的に接続された第１集積回路と、
半田バンプの第２セットを使用して前記モジュール基板の前記電気導体の第２セットに電気的に接続された第２集積回路と、
を備え、前記モジュール基板の前記電気導体の第３セットを経て電気的に接続されるように構成された電子装置モジュール。
【請求項９】
前記電気導体の第３セットは、システム・オン・チップを備えたモジュールに前記電子装置モジュールを電気的に接続するように構成される、請求項８に記載の電子装置モジュール。
【請求項１０】
電子装置モジュールを別のモジュールに電気的に接続するように構成された電気導体の第４セットを更に備え、この電気導体の第４セットは、前記システム・オン・チップを備えたモジュールが接続される方向とは逆の方向から前記電子装置モジュールを電気的に接続するよう構成される、請求項９に記載の電子装置モジュール。
【請求項１１】
前記電気導体の第３セットは、前記モジュール基板の第１表面に配置される、請求項８に記載の電子装置モジュール。
【請求項１２】
前記電気導体の第３セットは、少なくとも一部分が前記モジュール基板の第３表面に配置され、この第３表面は、前記第１表面とは異なり且つ前記第１表面に平行である、請求項８に記載の電子装置モジュール。
【請求項１３】
前記第１集積回路は、メモリを含む、請求項８に記載の電子装置モジュール。
【請求項１４】
半田バンプの第３セットを使用して前記モジュール基板の第１表面に配置された電気導体に電気的に接続された第３集積回路と、
半田バンプの第４セットを使用して前記モジュール基板の第２表面に配置された電気導体に電気的に接続された第４集積回路と、
を更に備え、前記第１集積回路、第２集積回路、第３集積回路及び第４集積回路は、各々、メモリを含む請求項８に記載の電子装置モジュール。
【請求項１５】
第１モジュールであって、
第１表面、第１表面とは反対の第２表面、及び電気導体の第１セットを含む第１モジュール基板、
前記第１モジュール基板の第１表面とのフリップチップ接続を経て前記第１モジュール基板に電気的に接続された第１ダイ、及び
前記第１モジュール基板の第２表面とのフリップチップ接続を経て前記第１モジュール基板に電気的に接続された第２ダイ、
を含むような第１モジュールと、
前記第１モジュール基板の電気導体の第１セットを経て前記第１モジュールに電気的に接続された第２モジュールであって、第２モジュール基板を含む第２モジュールと、
を備えたシステム。
【請求項１６】
前記第２モジュールは、更に、システム・オン・チップを含む、請求項１５に記載のシステム。
【請求項１７】
前記第２モジュールは、システム・イン・パッケージである、請求項１５に記載のシステム。
【請求項１８】
前記第２モジュールは、ボールグリッドアレイを使用して前記第１モジュールに電気的に接続される、請求項１５に記載のシステム。
【請求項１９】
前記第１モジュール基板に配置された電気導体の第２セットを経て前記第１モジュールに電気的に接続された第３モジュールを更に備えた、請求項１５に記載のシステム。
【請求項２０】
前記第３モジュールは、ボールグリッドアレイを使用して前記第１モジュールに電気的に接続される、請求項１９に記載のシステム。
【請求項１】
第１表面、第１表面とは反対の第２表面、及び電子装置モジュールを電気的に接続するように構成された電気導体の第１セットを含むモジュール基板と、
前記モジュール基板の第１表面とのフリップチップ接続を経て前記モジュール基板に電気的に接続された第１ダイと、
前記モジュール基板の第２表面とのフリップチップ接続を経て前記モジュール基板に電気的に接続された第２ダイと、
を備えた電子装置モジュール。
【請求項２】
前記電気導体の第１セットは、システム・オン・チップを備えたモジュールに前記電子装置モジュールを電気的に接続するように構成される、請求項１に記載の電子装置モジュール。
【請求項３】
電子装置モジュールを別のモジュールに電気的に接続するように構成された電気導体の第２セットを更に備え、この電気導体の第２セットは、前記システム・オン・チップを備えたモジュールが接続される方向とは逆の方向から前記電子装置モジュールを電気的に接続するよう構成される、請求項２に記載の電子装置モジュール。
【請求項４】
前記電気導体の第１セットは、前記モジュール基板の第１表面に配置され、そして前記電気導体の第１セットは、ボールグリッドアレイを使用して前記電子装置を電気的に接続するように構成される、請求項１に記載の電子装置モジュール。
【請求項５】
前記電気導体の第１セットは、少なくとも一部分が前記モジュール基板の第３表面に配置され、この第３表面は、前記第１表面とは異なり且つ前記第１表面に平行である、請求項１に記載の電子装置モジュール。
【請求項６】
前記第１ダイは、メモリを含む、請求項１に記載の電子装置モジュール。
【請求項７】
前記モジュール基板の第１表面とのフリップチップ接続を経て前記モジュール基板に電気的に接続された第３ダイと、
前記モジュール基板の第２表面とのフリップチップ接続を経て前記モジュール基板に電気的に接続された第４ダイと、
を更に備え、前記第１ダイ、第２ダイ、第３ダイ、及び第４ダイは、各々、メモリを含む請求項１に記載の電子装置モジュール。
【請求項８】
モジュール基板であって、
そのモジュール基板の第１表面に配置された電気導体の第１セット、
前記第１表面とは逆のモジュール基板の第２表面に配置された電気導体の第２セット、及び
電気導体の第３セット、
を含むモジュール基板と、
半田バンプの第１セットを使用して前記モジュール基板の前記電気導体の第１セットに電気的に接続された第１集積回路と、
半田バンプの第２セットを使用して前記モジュール基板の前記電気導体の第２セットに電気的に接続された第２集積回路と、
を備え、前記モジュール基板の前記電気導体の第３セットを経て電気的に接続されるように構成された電子装置モジュール。
【請求項９】
前記電気導体の第３セットは、システム・オン・チップを備えたモジュールに前記電子装置モジュールを電気的に接続するように構成される、請求項８に記載の電子装置モジュール。
【請求項１０】
電子装置モジュールを別のモジュールに電気的に接続するように構成された電気導体の第４セットを更に備え、この電気導体の第４セットは、前記システム・オン・チップを備えたモジュールが接続される方向とは逆の方向から前記電子装置モジュールを電気的に接続するよう構成される、請求項９に記載の電子装置モジュール。
【請求項１１】
前記電気導体の第３セットは、前記モジュール基板の第１表面に配置される、請求項８に記載の電子装置モジュール。
【請求項１２】
前記電気導体の第３セットは、少なくとも一部分が前記モジュール基板の第３表面に配置され、この第３表面は、前記第１表面とは異なり且つ前記第１表面に平行である、請求項８に記載の電子装置モジュール。
【請求項１３】
前記第１集積回路は、メモリを含む、請求項８に記載の電子装置モジュール。
【請求項１４】
半田バンプの第３セットを使用して前記モジュール基板の第１表面に配置された電気導体に電気的に接続された第３集積回路と、
半田バンプの第４セットを使用して前記モジュール基板の第２表面に配置された電気導体に電気的に接続された第４集積回路と、
を更に備え、前記第１集積回路、第２集積回路、第３集積回路及び第４集積回路は、各々、メモリを含む請求項８に記載の電子装置モジュール。
【請求項１５】
第１モジュールであって、
第１表面、第１表面とは反対の第２表面、及び電気導体の第１セットを含む第１モジュール基板、
前記第１モジュール基板の第１表面とのフリップチップ接続を経て前記第１モジュール基板に電気的に接続された第１ダイ、及び
前記第１モジュール基板の第２表面とのフリップチップ接続を経て前記第１モジュール基板に電気的に接続された第２ダイ、
を含むような第１モジュールと、
前記第１モジュール基板の電気導体の第１セットを経て前記第１モジュールに電気的に接続された第２モジュールであって、第２モジュール基板を含む第２モジュールと、
を備えたシステム。
【請求項１６】
前記第２モジュールは、更に、システム・オン・チップを含む、請求項１５に記載のシステム。
【請求項１７】
前記第２モジュールは、システム・イン・パッケージである、請求項１５に記載のシステム。
【請求項１８】
前記第２モジュールは、ボールグリッドアレイを使用して前記第１モジュールに電気的に接続される、請求項１５に記載のシステム。
【請求項１９】
前記第１モジュール基板に配置された電気導体の第２セットを経て前記第１モジュールに電気的に接続された第３モジュールを更に備えた、請求項１５に記載のシステム。
【請求項２０】
前記第３モジュールは、ボールグリッドアレイを使用して前記第１モジュールに電気的に接続される、請求項１９に記載のシステム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−３８４２５（Ｐ２０１３−３８４２５Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−１７５３８３（Ｐ２０１２−１７５３８３）
【出願日】平成２４年７月２０日（２０１２．７．２０）
【出願人】（５０３２６０９１８）アップル インコーポレイテッド (568)
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１２−１７５３８３（Ｐ２０１２−１７５３８３）
【出願日】平成２４年７月２０日（２０１２．７．２０）
【出願人】（５０３２６０９１８）アップル インコーポレイテッド (568)
[ Back to top ]