任意ビット抽出器
【課題】 光パケットにおいて、着目する光ビットを任意に抽出し、それ以外の光ビットをマスクするという方法を実現する。
【解決手段】 シリアルに入力される入力光信号を分岐させる分岐手段と、この分岐された入力光信号の１ビット以上のパルス幅を持つ第１のウィンドウ信号およびこの第１のウィンドウ信号を反転した第２のウィンドウ信号を発生させる信号発生手段と、もう一方の分岐された入力光信号を受け、この入力光信号の抽出したいビットに第１のウィンドウ信号の立ち上がりのタイミングを合わせ、第１のウィンドウ信号に応じた時間範囲の入力光信号を抽出する第１の抽出手段と、この第１の抽出手段から出力される信号を受け、第１のウィンドウ信号に対して入力光信号の１ビット相当の時間を遅延させた第２のウィンドウ信号が印加され、この第２のウィンドウ信号に応じた時間範囲の出力光信号を抽出する第２の抽出手段を備えた任意ビット抽出器であることを特徴とする。
【解決手段】 シリアルに入力される入力光信号を分岐させる分岐手段と、この分岐された入力光信号の１ビット以上のパルス幅を持つ第１のウィンドウ信号およびこの第１のウィンドウ信号を反転した第２のウィンドウ信号を発生させる信号発生手段と、もう一方の分岐された入力光信号を受け、この入力光信号の抽出したいビットに第１のウィンドウ信号の立ち上がりのタイミングを合わせ、第１のウィンドウ信号に応じた時間範囲の入力光信号を抽出する第１の抽出手段と、この第１の抽出手段から出力される信号を受け、第１のウィンドウ信号に対して入力光信号の１ビット相当の時間を遅延させた第２のウィンドウ信号が印加され、この第２のウィンドウ信号に応じた時間範囲の出力光信号を抽出する第２の抽出手段を備えた任意ビット抽出器であることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、任意ビット抽出器に関し、詳しくは、任意ビット抽出器を複数使用した、光のシリアルパラレル変換器に関するものである。
【背景技術】
【０００２】
図３は、従来の光シリアルパラレル変換器の一例を示すブロック図である。
【０００３】
図３において、入力信号である入力光信号１と、入力した入力光信号１を幾つかに分岐させるビームスプリッタ２と、この分岐された各経路に設けられる光ファイバ遅延３−１〜３−ｎと、各経路において遅延された入力光信号１を受信するフォトダイオード４と、ある瞬間に出力される出力光信号５とを備えた構成になっている。
【０００４】
動作としては、入力光信号１は、ビームスプリッタ２で幾つかに分岐され、各経路に適当な光ファイバ遅延３−１〜３−ｎを設けることにより、各ファイバ端から出力される入力光信号１に時間のずれを生じさせている。この時間のずれを生じさせて出力された各光出力をぞれぞれのフォトダイオード４で受信し、ある瞬間に出力されている全ビットを同時に読み取っている。
【０００５】
また、同時に抽出したビットにラッチをかけ、ＩＣのロジック回路を用いてＡＮＤやＯＲ等の論理演算を行っている。
【０００６】
【特許文献１】特開２００７−２００１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、このような光シリアルパラレル変換器には、次のような問題点があった。
【０００８】
１つの光ファイバについて光信号は連続的に出力される光信号の中で、抽出したいビットが“０”であったとしても、次の瞬間には“１”となってしまった場合、その時点でラッチがかかってしまう。
抽出したい信号と異なる信号が出力されるため、入力光信号やこの入力光信号の間隔について何らかの制限を設けなければ、“０”を“１”と読む誤作動が生じてしまうという問題がある。
【０００９】
そこで、本発明は、上記のような従来技術の欠点をなくし、光パケットにおいて、着目する光ビットを任意に抽出し、それ以外の光ビットをマスクするという方法を実現することを目的としたものである。
【課題を解決するための手段】
【００１０】
上記のような目的を達成するために、本発明の請求項１では、シリアルに入力される入力光信号から、任意のビットを抽出する任意ビット抽出器であって、前記入力光信号を分岐させる分岐手段と、この分岐された入力光信号の１ビット以上のパルス幅を持つ第１のウィンドウ信号およびこの第１のウィンドウ信号を反転した第２のウィンドウ信号を発生させる信号発生手段と、もう一方の分岐された前記入力光信号を受け、この入力光信号の抽出したいビットに前記第１のウィンドウ信号の立ち上がりのタイミングを合わせ、前記第１のウィンドウ信号に応じた時間範囲の入力光信号を抽出する第１の抽出手段と、この第１の抽出手段から出力される信号を受け、前記第１のウィンドウ信号に対して前記入力光信号の１ビット相当の時間を遅延させた前記第２のウィンドウ信号が印加され、この第２のウィンドウ信号に応じた時間範囲の出力光信号を抽出する第２の抽出手段とを備えることを特徴とする。
【００１１】
請求項２では、請求項１の任意ビット抽出器において、前記第１および第２の抽出手段における遅延には、ディレイラインを用いることを特徴とする。
【００１２】
請求項３では、請求項１の任意ビット抽出器において、前記第１の抽出手段に入力する前記入力光信号を遅延させる光ファイバ遅延を有することを特徴とする。
【００１３】
請求項４では、請求項１の任意ビット抽出器において、前記第１および第２の抽出手段は、電界吸収光変調器を用いることを特徴とする。
【００１４】
請求項５では、請求項１から請求項４いずれかに記載の任意ビット抽出器を複数使用すると共に、シリアルに入力される前記入力光信号をこの複数の任意ビット抽出器に入力し、前記複数の任意ビット抽出器によりそれぞれ異なる位置のビットを抽出してパラレル信号として出力することを特徴とする。
【００１５】
請求項６では、請求項５のシリアルパラレル変換器において、前記複数の任意ビット抽出器からそれぞれ出力されるビット信号をラッチしパラレル信号として出力することを特徴とする。
【００１６】
請求項７では、請求項６のシリアルパラレル変換器において、前記複数の任意ビット抽出器において、そのビット信号を出力するタイミングが一致するようにそれぞれの遅延時間を変化させることを特徴とする。
【００１７】
本願において開示される発明のうち代表的なものによって得られる効果を説明すれば下記の通りである。
【００１８】
光パケット信号において、抽出したい位置のみのビットを抽出することができる。
光パケット信号で、任意のビットを抽出することができることにより、抽出したくないビットによって、意図しないラッチがかかってしまうようなことが無くなる。
すなわち、後続のＩＣにおいての誤動作を無くすことができる。
【００１９】
また、任意ビット抽出器を複数並べることにより、入力信号をシリアルパラレル変換することができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を用いて、本発明の任意ビット抽出器を説明する。
【実施例１】
【００２１】
図１は、本発明の一実施例を示すブロック図である。図において、図３と同様のものは同一符号を付して示す。
【００２２】
任意ビット抽出器において、入力信号である入力光信号１と、この入力された入力光信号１を分岐させる分岐手段１０と、分岐された入力光信号１を受信するフォトダイオード１１と、受信された入力光信号１の１ビット以上のパルス幅を持つ第１のウィンドウ信号１３ａおよびこの第１のウィンドウ信号１３ａを反転した第２のウィンドウ信号１３ｂを発生させる信号発生手段１２と、もう一方の分岐された入力光信号１を遅延させる光ファイバ遅延１４と、遅延された入力光信号１を受け、この入力光信号１の抽出したいビットに第１のウィンドウ信号１３ａの立ち上がりのタイミングを合わせ、第１のウィンドウ信号１３ａに応じた時間範囲の入力光信号１を抽出する第１の抽出手段１５と、この第１の抽出手段１５から出力される信号を受け、第１のウィンドウ信号１３ａに対して入力光信号１の１ビット相当の時間を遅延させた第２のウィンドウ信号１３ｂが印加され、この第２のウィンドウ信号１３ｂに応じた時間範囲の出力光信号１７を抽出する第２の抽出手段１６と、第２の抽出手段１６から出力される出力光信号１７とを備えた構成になっている。
【００２３】
また、信号発生手段１２は、信号発生回路であり、フォトダイオード１１で受信された信号を一定時間ラッチさせるラッチ１２ａと、このラッチ１２ａを周期的にリセットする信号を送信するカウンタ１２ｂと、ラッチ１２ａでラッチされた信号を受信する差動出力のデータバッファ１２ｃから構成されている。
【００２４】
また、第１の抽出手段１５は、第１のウィンドウ信号１３ａの立ち上がりのタイミングを入力光信号１の抽出したいビットが第１の抽出手段１５に到達する時間に合わせるディレイライン１５ａと、入力光信号１を受け、印加される第１のウィンドウ信号１３ａに応じた時間範囲の入力光信号１を抽出する電界吸収光変調器１５ｂとから構成されている。
【００２５】
また、第２の抽出手段１６は、第２の抽出手段１６に印加される第２のウィンドウ信号１３ｂを第１の抽出手段１５に印加される第１のウィンドウ信号１３ａに対して入力光信号１の１ビットに相当する時間だけ遅延させるディレイライン１６ａと、第１の抽出手段１５から出力される信号を受け、印加される第２のウィンドウ信号１３ｂに応じた時間範囲の出力光信号１７を抽出する電界吸収光変調器１６ｂとから構成されている。
また、分岐手段１０は、本実施例ではビームスプリッタを使用している。
【００２６】
なお、電界吸収光変調器１５ｂ、１６ｂを駆動するにはドライバが必要であるが、ここでは図示を省略している。
【００２７】
次に、本発明の動作を入力光信号１の先頭から５ビット目を抽出したい場合について説明する。
【００２８】
先ず、入力信号である入力光信号１は、分岐手段１０であるビームスプリッタで分岐される。この分岐後、フォトダイオード１１で受信される信号と光ファイバ遅延１４に入力される信号とに分けられる。
【００２９】
信号発生手段１２は、分岐手段１１で分岐された入力光信号１の一部を受信した時点において動作を開始する。この場合入力光信号１の到着を知らせる先頭ビットが”１”である必要がある。
そのため入力光信号１としては、先頭ビットが１である形式か、信号の到着を知らせるためのビットを示すヘッダーを付加する形式とする。
【００３０】
入力光信号１の先頭ビットが“１”であることにより、ラッチ１２ａが動作し、カウンタ１２ｂも動き始める。その瞬間、差動出力のデータバッファ１２ｃは、第１のウィンドウ信号１３ａおよび第２のウィンドウ信号１３ｂの波形をそれぞれ出力する。
第１のウィンドウ信号１３ａは入力光信号１の１ビット以上のパルス幅を持つ信号であり、第２のウィンドウ信号１３ｂは第１のウィンドウ信号１３ａを反転した信号である。
【００３１】
つまり、互いに反転した波形を出力する。この出力された第１のウィンドウ信号１３ａは、第１の抽出手段１５、つまり電界吸収光変調器１５ｂを駆動する。
この駆動時に、第１の抽出手段１５のディレイライン１５ａにより、第１のウィンドウ信号１３ａの立ち上がりのタイミングｔを入力光信号１において先頭から５ビット目が電界吸収光変調器１５ｂに到達する時間に合わせる。
【００３２】
なお、光ファイバ遅延１４により、第１の抽出手段１５の電界吸収光変調器１５ｂに入力する入力光信号１は、信号発生手段１２での処理時間分だけ遅延させる。微妙な調整をディレイライン１５ａで行う。
そして、電界吸収光変調器１５ｂは、入力光信号１を受け、印加される第１のウィンドウ信号１３ａに応じた時間範囲の入力光信号１の先頭から５ビット目を含んだビットを抽出する。
【００３３】
すなわち、光ファイバ遅延１４とディレイライン１５ａは、先頭から５ビット目から後が電界吸収光変調器１５ｂを通過できるように、それぞれ遅延の長さを調整している。
【００３４】
また、差動出力のデータバッファ１２ｃの差動のもう１つの出力である第２のウィンドウ信号１３ｂは、第２の抽出手段１６、つまり電界吸収光変調器１６ｂを駆動する。
この駆動時に、第２の抽出手段１６のディレイライン１６ａにより、電界吸収光変調器１６ｂに印加される第２のウィンドウ信号１３ｂを電界吸収光変調器１６ｂに印加される第１のウィンドウ信号１３ａに対して入力光信号１の１ビットに相当する時間だけ遅延させる。
【００３５】
つまり、ディレイライン１６ａは、入力光信号１の先頭から５ビット目より前が電界吸収光変調器１６ｂを通過できるように、遅延の長さを調整している。
そして、電界吸収光変調器１６ｂは、電界吸収光変調器１５ｂから出力される信号を受けて、印加される第２のウィンドウ信号１３ｂに応じた時間範囲、つまり先頭から５ビット目を出力光信号１７として抽出する。
【００３６】
また、入力光信号１は分岐手段１０のビームスプリッタで分岐後、光ファイバ遅延１４を通過し、電界吸収光変調器１５ｂ、１６ｂを通過している。
【００３７】
つまり、入力信号である入力光信号１は、光ファイバ遅延１４とディレイライン１５ａにより、電界吸収光変調器１５ｂの駆動時に、入力光信号１の先頭から５ビット目より後が電界吸収光変調器１５ｂを通過できるように遅延の長さを調整した後、ディレイライン１６ａにより、電界吸収光変調器１６ｂの駆動時に、入力光信号１の先頭から５のビットより前が電界吸収光変調器１６ｂを通過できるように遅延の長さを調整する。
このように、入力光信号１は、電界吸収光変調器を２回通過することにより、先頭から５ビット目の１ビットのみを光信号として抽出し、それ以外の光ビットはマスクすることができる。
【００３８】
出力光信号１７が電界吸収光変調器１６ｂから出力された後、ラッチ１２ａをリセットし、新しい光パケットを入力する。このように、一度処理が終わった後は、ラッチ１２ａをリセットしてから、次の新しいシリアル信号である入力光信号１を入力する。
【００３９】
なお、任意ビットを抽出したい場合は、光ファイバ遅延１４とディレイライン１５ａにおいて、抽出したい任意のビットより後が電界吸収光変調器１５ｂを通過できるように、それぞれ遅延の長さを調整し、かつディレイライン１６ａにおいて、抽出したい任意のビットより前が電界吸収光変調器１６ｂを通過できるように、遅延の長さを調整すれば、任意のビットを抽出することができる。
【実施例２】
【００４０】
次に、図２は本発明の他の実施例を示すブロック図であり、前記図１に示した任意ビット抽出器を複数使用して、シリアルパラレル変換器を構成したものである。
【００４１】
任意ビット抽出器を複数使用して、シリアルに入力される入力光信号１をこの複数の任意ビット抽出器に入力し、複数の任意ビット抽出器によりそれぞれ異なる位置のビットを抽出してパラレル信号として出力する。
例えば、任意ビット抽出器を５個並べて使用し、抽出したいビットが先頭ビットから５ビット目の場合、シリアルに入力される入力光信号１を分岐手段１８であるビームスプリッタにより分岐させ、５つの任意ビット抽出器に入力し、それぞれの任意ビット抽出器１９−１〜１９−５からそれぞれ先頭ビットから５ビット目までを抽出してパラレル信号として出力する。
【００４２】
また、複数の任意ビット抽出器からそれぞれ出力されるビット信号をラッチしパラレル信号として出力する。
例えば、任意のビット抽出器を５個並べて使用し、抽出したいビットが先頭ビットから５ビット目の場合、それぞれの任意ビット抽出器１９−１〜１９−５から出力される先頭ビットから５ビット目までのビット信号をラッチし、パラレル信号として先頭ビットから５ビット目までを出力する。
【００４３】
また、複数の任意ビット抽出器において、そのビット信号を出力するタイミングが一致するようにそれぞれの遅延時間を変化させる。
例えば、任意のビット抽出器を５個並べて使用し、抽出したいビットが先頭ビットから５ビット目の場合、この先頭ビットから５ビット目までの信号を出力するタイミングが一致するようにそれぞれの遅延時間を変化させる。
【００４４】
つまり、任意ビット抽出器の構成を複数使用し、光ファイバ遅延の長さ、またはディレイラインを任意に変えることにより、抽出したいビットのみが抽出され、他のビットはマスクされる光シリアルパラレル変換を行なうことができる。
【００４５】
上記の実施例により、抽出したくないビットに、意図しないラッチがかかってしまうことをなくすことが出来る。
従って、抽出したいビットを抽出することが出来ることにより、出力光信号１９−１〜１９−ｎを受信するロジックＩＣの速度でも誤動作を起こすことがなくなる。
【００４６】
さらに、他の実施例として、入力光信号の前半部にあるアドレス部の光ビットを上記実施例の方法でシリアルパラレル変換した後、フォトダイオードで受信し、ロジックＩＣでラッチすれば、光パケットのアドレス認識を行なうことができる。
【００４７】
また、二段の電界吸収光変調器の素子を集積化し、１チップに収めることができる。この１チップに収めたものをアレイ上に多数接続すれば、小型化された光シリアルパラレル変換器を実現することができる。
【００４８】
なお、入力された入力光信号が二段目の電界吸収光変調器から出力された後、ラッチにリセットがかかるようなカウンタの値をカウンタに予め調整しておくようにする。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の他の実施例を示すブロック図である。
【図３】従来の一例を示すブロック図である。
【符号の説明】
【００５０】
１ 入力光信号
２ ビームスプリッタ
３-１〜３-ｎ 光ファイバ遅延
４ フォトダイオード
５ 出力光信号
１０ 分岐手段（ビームスプリッタ）
１１ フォトダイオード
１２ 信号発生手段（信号発生回路）
１２ａ ラッチ
１２ｂ カウンタ
１２ｃ 差動出力のデータバッファ
１３ａ 第１のウィンドウ信号
１３ｂ 第２のウィンドウ信号
１４ 光ファイバ遅延
１５ 第１の抽出手段
１５ａ ディレイライン
１５ｂ 電界吸収光変調器
１６ 第２の抽出手段
１６ａ ディレイライン
１６ｂ 電界吸収光変調器
１７ 出力光信号
１８ 分岐手段（ビームスプリッタ）
１９-１〜１９-ｎ 任意ビット抽出器
２０-１〜２０-ｎ 出力光信号
【技術分野】
【０００１】
本発明は、任意ビット抽出器に関し、詳しくは、任意ビット抽出器を複数使用した、光のシリアルパラレル変換器に関するものである。
【背景技術】
【０００２】
図３は、従来の光シリアルパラレル変換器の一例を示すブロック図である。
【０００３】
図３において、入力信号である入力光信号１と、入力した入力光信号１を幾つかに分岐させるビームスプリッタ２と、この分岐された各経路に設けられる光ファイバ遅延３−１〜３−ｎと、各経路において遅延された入力光信号１を受信するフォトダイオード４と、ある瞬間に出力される出力光信号５とを備えた構成になっている。
【０００４】
動作としては、入力光信号１は、ビームスプリッタ２で幾つかに分岐され、各経路に適当な光ファイバ遅延３−１〜３−ｎを設けることにより、各ファイバ端から出力される入力光信号１に時間のずれを生じさせている。この時間のずれを生じさせて出力された各光出力をぞれぞれのフォトダイオード４で受信し、ある瞬間に出力されている全ビットを同時に読み取っている。
【０００５】
また、同時に抽出したビットにラッチをかけ、ＩＣのロジック回路を用いてＡＮＤやＯＲ等の論理演算を行っている。
【０００６】
【特許文献１】特開２００７−２００１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、このような光シリアルパラレル変換器には、次のような問題点があった。
【０００８】
１つの光ファイバについて光信号は連続的に出力される光信号の中で、抽出したいビットが“０”であったとしても、次の瞬間には“１”となってしまった場合、その時点でラッチがかかってしまう。
抽出したい信号と異なる信号が出力されるため、入力光信号やこの入力光信号の間隔について何らかの制限を設けなければ、“０”を“１”と読む誤作動が生じてしまうという問題がある。
【０００９】
そこで、本発明は、上記のような従来技術の欠点をなくし、光パケットにおいて、着目する光ビットを任意に抽出し、それ以外の光ビットをマスクするという方法を実現することを目的としたものである。
【課題を解決するための手段】
【００１０】
上記のような目的を達成するために、本発明の請求項１では、シリアルに入力される入力光信号から、任意のビットを抽出する任意ビット抽出器であって、前記入力光信号を分岐させる分岐手段と、この分岐された入力光信号の１ビット以上のパルス幅を持つ第１のウィンドウ信号およびこの第１のウィンドウ信号を反転した第２のウィンドウ信号を発生させる信号発生手段と、もう一方の分岐された前記入力光信号を受け、この入力光信号の抽出したいビットに前記第１のウィンドウ信号の立ち上がりのタイミングを合わせ、前記第１のウィンドウ信号に応じた時間範囲の入力光信号を抽出する第１の抽出手段と、この第１の抽出手段から出力される信号を受け、前記第１のウィンドウ信号に対して前記入力光信号の１ビット相当の時間を遅延させた前記第２のウィンドウ信号が印加され、この第２のウィンドウ信号に応じた時間範囲の出力光信号を抽出する第２の抽出手段とを備えることを特徴とする。
【００１１】
請求項２では、請求項１の任意ビット抽出器において、前記第１および第２の抽出手段における遅延には、ディレイラインを用いることを特徴とする。
【００１２】
請求項３では、請求項１の任意ビット抽出器において、前記第１の抽出手段に入力する前記入力光信号を遅延させる光ファイバ遅延を有することを特徴とする。
【００１３】
請求項４では、請求項１の任意ビット抽出器において、前記第１および第２の抽出手段は、電界吸収光変調器を用いることを特徴とする。
【００１４】
請求項５では、請求項１から請求項４いずれかに記載の任意ビット抽出器を複数使用すると共に、シリアルに入力される前記入力光信号をこの複数の任意ビット抽出器に入力し、前記複数の任意ビット抽出器によりそれぞれ異なる位置のビットを抽出してパラレル信号として出力することを特徴とする。
【００１５】
請求項６では、請求項５のシリアルパラレル変換器において、前記複数の任意ビット抽出器からそれぞれ出力されるビット信号をラッチしパラレル信号として出力することを特徴とする。
【００１６】
請求項７では、請求項６のシリアルパラレル変換器において、前記複数の任意ビット抽出器において、そのビット信号を出力するタイミングが一致するようにそれぞれの遅延時間を変化させることを特徴とする。
【００１７】
本願において開示される発明のうち代表的なものによって得られる効果を説明すれば下記の通りである。
【００１８】
光パケット信号において、抽出したい位置のみのビットを抽出することができる。
光パケット信号で、任意のビットを抽出することができることにより、抽出したくないビットによって、意図しないラッチがかかってしまうようなことが無くなる。
すなわち、後続のＩＣにおいての誤動作を無くすことができる。
【００１９】
また、任意ビット抽出器を複数並べることにより、入力信号をシリアルパラレル変換することができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を用いて、本発明の任意ビット抽出器を説明する。
【実施例１】
【００２１】
図１は、本発明の一実施例を示すブロック図である。図において、図３と同様のものは同一符号を付して示す。
【００２２】
任意ビット抽出器において、入力信号である入力光信号１と、この入力された入力光信号１を分岐させる分岐手段１０と、分岐された入力光信号１を受信するフォトダイオード１１と、受信された入力光信号１の１ビット以上のパルス幅を持つ第１のウィンドウ信号１３ａおよびこの第１のウィンドウ信号１３ａを反転した第２のウィンドウ信号１３ｂを発生させる信号発生手段１２と、もう一方の分岐された入力光信号１を遅延させる光ファイバ遅延１４と、遅延された入力光信号１を受け、この入力光信号１の抽出したいビットに第１のウィンドウ信号１３ａの立ち上がりのタイミングを合わせ、第１のウィンドウ信号１３ａに応じた時間範囲の入力光信号１を抽出する第１の抽出手段１５と、この第１の抽出手段１５から出力される信号を受け、第１のウィンドウ信号１３ａに対して入力光信号１の１ビット相当の時間を遅延させた第２のウィンドウ信号１３ｂが印加され、この第２のウィンドウ信号１３ｂに応じた時間範囲の出力光信号１７を抽出する第２の抽出手段１６と、第２の抽出手段１６から出力される出力光信号１７とを備えた構成になっている。
【００２３】
また、信号発生手段１２は、信号発生回路であり、フォトダイオード１１で受信された信号を一定時間ラッチさせるラッチ１２ａと、このラッチ１２ａを周期的にリセットする信号を送信するカウンタ１２ｂと、ラッチ１２ａでラッチされた信号を受信する差動出力のデータバッファ１２ｃから構成されている。
【００２４】
また、第１の抽出手段１５は、第１のウィンドウ信号１３ａの立ち上がりのタイミングを入力光信号１の抽出したいビットが第１の抽出手段１５に到達する時間に合わせるディレイライン１５ａと、入力光信号１を受け、印加される第１のウィンドウ信号１３ａに応じた時間範囲の入力光信号１を抽出する電界吸収光変調器１５ｂとから構成されている。
【００２５】
また、第２の抽出手段１６は、第２の抽出手段１６に印加される第２のウィンドウ信号１３ｂを第１の抽出手段１５に印加される第１のウィンドウ信号１３ａに対して入力光信号１の１ビットに相当する時間だけ遅延させるディレイライン１６ａと、第１の抽出手段１５から出力される信号を受け、印加される第２のウィンドウ信号１３ｂに応じた時間範囲の出力光信号１７を抽出する電界吸収光変調器１６ｂとから構成されている。
また、分岐手段１０は、本実施例ではビームスプリッタを使用している。
【００２６】
なお、電界吸収光変調器１５ｂ、１６ｂを駆動するにはドライバが必要であるが、ここでは図示を省略している。
【００２７】
次に、本発明の動作を入力光信号１の先頭から５ビット目を抽出したい場合について説明する。
【００２８】
先ず、入力信号である入力光信号１は、分岐手段１０であるビームスプリッタで分岐される。この分岐後、フォトダイオード１１で受信される信号と光ファイバ遅延１４に入力される信号とに分けられる。
【００２９】
信号発生手段１２は、分岐手段１１で分岐された入力光信号１の一部を受信した時点において動作を開始する。この場合入力光信号１の到着を知らせる先頭ビットが”１”である必要がある。
そのため入力光信号１としては、先頭ビットが１である形式か、信号の到着を知らせるためのビットを示すヘッダーを付加する形式とする。
【００３０】
入力光信号１の先頭ビットが“１”であることにより、ラッチ１２ａが動作し、カウンタ１２ｂも動き始める。その瞬間、差動出力のデータバッファ１２ｃは、第１のウィンドウ信号１３ａおよび第２のウィンドウ信号１３ｂの波形をそれぞれ出力する。
第１のウィンドウ信号１３ａは入力光信号１の１ビット以上のパルス幅を持つ信号であり、第２のウィンドウ信号１３ｂは第１のウィンドウ信号１３ａを反転した信号である。
【００３１】
つまり、互いに反転した波形を出力する。この出力された第１のウィンドウ信号１３ａは、第１の抽出手段１５、つまり電界吸収光変調器１５ｂを駆動する。
この駆動時に、第１の抽出手段１５のディレイライン１５ａにより、第１のウィンドウ信号１３ａの立ち上がりのタイミングｔを入力光信号１において先頭から５ビット目が電界吸収光変調器１５ｂに到達する時間に合わせる。
【００３２】
なお、光ファイバ遅延１４により、第１の抽出手段１５の電界吸収光変調器１５ｂに入力する入力光信号１は、信号発生手段１２での処理時間分だけ遅延させる。微妙な調整をディレイライン１５ａで行う。
そして、電界吸収光変調器１５ｂは、入力光信号１を受け、印加される第１のウィンドウ信号１３ａに応じた時間範囲の入力光信号１の先頭から５ビット目を含んだビットを抽出する。
【００３３】
すなわち、光ファイバ遅延１４とディレイライン１５ａは、先頭から５ビット目から後が電界吸収光変調器１５ｂを通過できるように、それぞれ遅延の長さを調整している。
【００３４】
また、差動出力のデータバッファ１２ｃの差動のもう１つの出力である第２のウィンドウ信号１３ｂは、第２の抽出手段１６、つまり電界吸収光変調器１６ｂを駆動する。
この駆動時に、第２の抽出手段１６のディレイライン１６ａにより、電界吸収光変調器１６ｂに印加される第２のウィンドウ信号１３ｂを電界吸収光変調器１６ｂに印加される第１のウィンドウ信号１３ａに対して入力光信号１の１ビットに相当する時間だけ遅延させる。
【００３５】
つまり、ディレイライン１６ａは、入力光信号１の先頭から５ビット目より前が電界吸収光変調器１６ｂを通過できるように、遅延の長さを調整している。
そして、電界吸収光変調器１６ｂは、電界吸収光変調器１５ｂから出力される信号を受けて、印加される第２のウィンドウ信号１３ｂに応じた時間範囲、つまり先頭から５ビット目を出力光信号１７として抽出する。
【００３６】
また、入力光信号１は分岐手段１０のビームスプリッタで分岐後、光ファイバ遅延１４を通過し、電界吸収光変調器１５ｂ、１６ｂを通過している。
【００３７】
つまり、入力信号である入力光信号１は、光ファイバ遅延１４とディレイライン１５ａにより、電界吸収光変調器１５ｂの駆動時に、入力光信号１の先頭から５ビット目より後が電界吸収光変調器１５ｂを通過できるように遅延の長さを調整した後、ディレイライン１６ａにより、電界吸収光変調器１６ｂの駆動時に、入力光信号１の先頭から５のビットより前が電界吸収光変調器１６ｂを通過できるように遅延の長さを調整する。
このように、入力光信号１は、電界吸収光変調器を２回通過することにより、先頭から５ビット目の１ビットのみを光信号として抽出し、それ以外の光ビットはマスクすることができる。
【００３８】
出力光信号１７が電界吸収光変調器１６ｂから出力された後、ラッチ１２ａをリセットし、新しい光パケットを入力する。このように、一度処理が終わった後は、ラッチ１２ａをリセットしてから、次の新しいシリアル信号である入力光信号１を入力する。
【００３９】
なお、任意ビットを抽出したい場合は、光ファイバ遅延１４とディレイライン１５ａにおいて、抽出したい任意のビットより後が電界吸収光変調器１５ｂを通過できるように、それぞれ遅延の長さを調整し、かつディレイライン１６ａにおいて、抽出したい任意のビットより前が電界吸収光変調器１６ｂを通過できるように、遅延の長さを調整すれば、任意のビットを抽出することができる。
【実施例２】
【００４０】
次に、図２は本発明の他の実施例を示すブロック図であり、前記図１に示した任意ビット抽出器を複数使用して、シリアルパラレル変換器を構成したものである。
【００４１】
任意ビット抽出器を複数使用して、シリアルに入力される入力光信号１をこの複数の任意ビット抽出器に入力し、複数の任意ビット抽出器によりそれぞれ異なる位置のビットを抽出してパラレル信号として出力する。
例えば、任意ビット抽出器を５個並べて使用し、抽出したいビットが先頭ビットから５ビット目の場合、シリアルに入力される入力光信号１を分岐手段１８であるビームスプリッタにより分岐させ、５つの任意ビット抽出器に入力し、それぞれの任意ビット抽出器１９−１〜１９−５からそれぞれ先頭ビットから５ビット目までを抽出してパラレル信号として出力する。
【００４２】
また、複数の任意ビット抽出器からそれぞれ出力されるビット信号をラッチしパラレル信号として出力する。
例えば、任意のビット抽出器を５個並べて使用し、抽出したいビットが先頭ビットから５ビット目の場合、それぞれの任意ビット抽出器１９−１〜１９−５から出力される先頭ビットから５ビット目までのビット信号をラッチし、パラレル信号として先頭ビットから５ビット目までを出力する。
【００４３】
また、複数の任意ビット抽出器において、そのビット信号を出力するタイミングが一致するようにそれぞれの遅延時間を変化させる。
例えば、任意のビット抽出器を５個並べて使用し、抽出したいビットが先頭ビットから５ビット目の場合、この先頭ビットから５ビット目までの信号を出力するタイミングが一致するようにそれぞれの遅延時間を変化させる。
【００４４】
つまり、任意ビット抽出器の構成を複数使用し、光ファイバ遅延の長さ、またはディレイラインを任意に変えることにより、抽出したいビットのみが抽出され、他のビットはマスクされる光シリアルパラレル変換を行なうことができる。
【００４５】
上記の実施例により、抽出したくないビットに、意図しないラッチがかかってしまうことをなくすことが出来る。
従って、抽出したいビットを抽出することが出来ることにより、出力光信号１９−１〜１９−ｎを受信するロジックＩＣの速度でも誤動作を起こすことがなくなる。
【００４６】
さらに、他の実施例として、入力光信号の前半部にあるアドレス部の光ビットを上記実施例の方法でシリアルパラレル変換した後、フォトダイオードで受信し、ロジックＩＣでラッチすれば、光パケットのアドレス認識を行なうことができる。
【００４７】
また、二段の電界吸収光変調器の素子を集積化し、１チップに収めることができる。この１チップに収めたものをアレイ上に多数接続すれば、小型化された光シリアルパラレル変換器を実現することができる。
【００４８】
なお、入力された入力光信号が二段目の電界吸収光変調器から出力された後、ラッチにリセットがかかるようなカウンタの値をカウンタに予め調整しておくようにする。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の他の実施例を示すブロック図である。
【図３】従来の一例を示すブロック図である。
【符号の説明】
【００５０】
１ 入力光信号
２ ビームスプリッタ
３-１〜３-ｎ 光ファイバ遅延
４ フォトダイオード
５ 出力光信号
１０ 分岐手段（ビームスプリッタ）
１１ フォトダイオード
１２ 信号発生手段（信号発生回路）
１２ａ ラッチ
１２ｂ カウンタ
１２ｃ 差動出力のデータバッファ
１３ａ 第１のウィンドウ信号
１３ｂ 第２のウィンドウ信号
１４ 光ファイバ遅延
１５ 第１の抽出手段
１５ａ ディレイライン
１５ｂ 電界吸収光変調器
１６ 第２の抽出手段
１６ａ ディレイライン
１６ｂ 電界吸収光変調器
１７ 出力光信号
１８ 分岐手段（ビームスプリッタ）
１９-１〜１９-ｎ 任意ビット抽出器
２０-１〜２０-ｎ 出力光信号
【特許請求の範囲】
【請求項１】
シリアルに入力される入力光信号から、任意のビットを抽出する任意ビット抽出器であって、
前記入力光信号を分岐させる分岐手段と、
この分岐された入力光信号の１ビット以上のパルス幅を持つ第１のウィンドウ信号およびこの第１のウィンドウ信号を反転した第２のウィンドウ信号を発生させる信号発生手段と、
もう一方の分岐された前記入力光信号を受け、この入力光信号の抽出したいビットに前記第１のウィンドウ信号の立ち上がりのタイミングを合わせ、前記第１のウィンドウ信号に応じた時間範囲の入力光信号を抽出する第１の抽出手段と、
この第１の抽出手段から出力される信号を受け、前記第１のウィンドウ信号に対して前記入力光信号の１ビット相当の時間を遅延させた前記第２のウィンドウ信号が印加され、この第２のウィンドウ信号に応じた時間範囲の出力光信号を抽出する第２の抽出手段と
を備えることを特徴とする任意ビット抽出器。
【請求項２】
前記第１および第２の抽出手段における遅延には、ディレイラインを用いることを特徴とする請求項１記載の任意ビット抽出器。
【請求項３】
前記第１の抽出手段に入力する前記入力光信号を遅延させる光ファイバ遅延を有することを特徴とする請求項１記載の任意ビット抽出器。
【請求項４】
前記第１および第２の抽出手段は、電界吸収光変調器を用いることを特徴とする請求項１記載の任意ビット抽出器。
【請求項５】
請求項１から請求項４いずれかに記載の任意ビット抽出器を複数使用すると共に、シリアルに入力される前記入力光信号をこの複数の任意ビット抽出器に入力し、前記複数の任意ビット抽出器によりそれぞれ異なる位置のビットを抽出してパラレル信号として出力することを特徴とするシリアルパラレル変換器。
【請求項６】
前記複数の任意ビット抽出器からそれぞれ出力されるビット信号をラッチしパラレル信号として出力することを特徴とする請求項５記載のシリアルパラレル変換器。
【請求項７】
前記複数の任意ビット抽出器において、そのビット信号を出力するタイミングが一致するようにそれぞれの遅延時間を変化させることを特徴とする請求項５記載のシリアルパラレル変換器。
【請求項１】
シリアルに入力される入力光信号から、任意のビットを抽出する任意ビット抽出器であって、
前記入力光信号を分岐させる分岐手段と、
この分岐された入力光信号の１ビット以上のパルス幅を持つ第１のウィンドウ信号およびこの第１のウィンドウ信号を反転した第２のウィンドウ信号を発生させる信号発生手段と、
もう一方の分岐された前記入力光信号を受け、この入力光信号の抽出したいビットに前記第１のウィンドウ信号の立ち上がりのタイミングを合わせ、前記第１のウィンドウ信号に応じた時間範囲の入力光信号を抽出する第１の抽出手段と、
この第１の抽出手段から出力される信号を受け、前記第１のウィンドウ信号に対して前記入力光信号の１ビット相当の時間を遅延させた前記第２のウィンドウ信号が印加され、この第２のウィンドウ信号に応じた時間範囲の出力光信号を抽出する第２の抽出手段と
を備えることを特徴とする任意ビット抽出器。
【請求項２】
前記第１および第２の抽出手段における遅延には、ディレイラインを用いることを特徴とする請求項１記載の任意ビット抽出器。
【請求項３】
前記第１の抽出手段に入力する前記入力光信号を遅延させる光ファイバ遅延を有することを特徴とする請求項１記載の任意ビット抽出器。
【請求項４】
前記第１および第２の抽出手段は、電界吸収光変調器を用いることを特徴とする請求項１記載の任意ビット抽出器。
【請求項５】
請求項１から請求項４いずれかに記載の任意ビット抽出器を複数使用すると共に、シリアルに入力される前記入力光信号をこの複数の任意ビット抽出器に入力し、前記複数の任意ビット抽出器によりそれぞれ異なる位置のビットを抽出してパラレル信号として出力することを特徴とするシリアルパラレル変換器。
【請求項６】
前記複数の任意ビット抽出器からそれぞれ出力されるビット信号をラッチしパラレル信号として出力することを特徴とする請求項５記載のシリアルパラレル変換器。
【請求項７】
前記複数の任意ビット抽出器において、そのビット信号を出力するタイミングが一致するようにそれぞれの遅延時間を変化させることを特徴とする請求項５記載のシリアルパラレル変換器。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−２１６８９１（Ｐ２００９−２１６８９１Ａ）
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願番号】特願２００８−５９５１２（Ｐ２００８−５９５１２）
【出願日】平成２０年３月１０日（２００８．３．１０）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願日】平成２０年３月１０日（２００８．３．１０）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
[ Back to top ]