保安機能を有するレジスタ及びそれを備えるコンピュータシステム
【課題】保安機能を有するレジスタ及びそれを備えるコンピュータシステムを提供する。
【解決手段】書き込み信号、アドレス信号及び書き込み許可信号に応答して、書き込み動作の可否を調節する第１制御信号を出力する書き込み保安部と、第１制御信号に応答して、入力データを書き込んで保存する保存部と、を備え、書き込み許可信号は、外部から印加される信号であり、書き込まれたデータを保護するか否かについての情報を有することを特徴とする保安機能を有するレジスタである。これにより、保存されたデータを保護し、また、保存されたデータへの読み取りを防止しうる。また、レジスタの駆動において、別途のアクティブクロックを利用しないことによって、消費電力を減少させうる。
【解決手段】書き込み信号、アドレス信号及び書き込み許可信号に応答して、書き込み動作の可否を調節する第１制御信号を出力する書き込み保安部と、第１制御信号に応答して、入力データを書き込んで保存する保存部と、を備え、書き込み許可信号は、外部から印加される信号であり、書き込まれたデータを保護するか否かについての情報を有することを特徴とする保安機能を有するレジスタである。これにより、保存されたデータを保護し、また、保存されたデータへの読み取りを防止しうる。また、レジスタの駆動において、別途のアクティブクロックを利用しないことによって、消費電力を減少させうる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レジスタ構造に係り、特に書き込み動作を選択的に許容し、読み取り動作を制御することによって、既保存されたデータを保護し、保安を維持しうるレジスタに関する。また、本発明は、前記レジスタを備えるコンピュータシステムに関する。
【背景技術】
【０００２】
メモリ保存素子または保存装置において、保存されているデータの保安及び保護が重要になっている。ここで、データの保安とは、保存されたデータを許可されない一般人が読み取って外部に流出できないようにすることである。データの保護とは、保存されているデータが続けて保存されねばならない必要性がある場合、保存されたデータが消されないように保護することである。
【０００３】
既存のメモリ保存装置は、データの保安のために別途の広範囲な保護回路を備えねばならなかった。広範囲な保護回路を保存装置内に挿入することによって、保存装置またはコンピュータシステムの全体面積を増大する。
また、このような保護回路は、データの読み取り制限及び書き込まれたデータの保護の役割を何れも行えない場合が多かった。例えば、別途の保護回路を備え、既保存されているデータを保護できたが、保存されたデータの任意読み取り（流出）は防止できなかった。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする技術的課題は、保安機能を有するレジスタを提供することである。
本発明が解決しようとする他の技術的課題は、保安機能を有するレジスタを備えるコンピュータシステムを提供することである。
【課題を解決するための手段】
【０００５】
本発明の一実施形態によるレジスタは、書き込み保安部及び保存部を備える。
書き込み保安部は、書き込み信号、アドレス信号及び書き込み許可信号に応答して、書き込み動作の可否を調節する第１制御信号を出力する。
保存部は、第１制御信号に応答して、入力データを書き込んで保存する。書き込み許可信号は、外部から印加される信号であり、前記書き込まれたデータを保護するか否かについての情報を有する。
【０００６】
望ましくは、レジスタは、読み取り許可信号に応答して、保存部に保存されたデータを出力する読み取り保安部をさらに備える。読み取り許可信号は、外部から印加される信号であり、保存されたデータの読み取りを許可するか否かについての情報を有する信号である。
望ましくは、書き込み許可信号または読み取り許可信号は、中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）で発生して印加されるか、またはユーザが生成して印加する信号である。
本発明の他の実施形態によるコンピュータシステムは、ＣＰＵ、レジスタアレイ部、保安制御部及びデータバスを備える。
【０００７】
ＣＰＵは、システム全体を制御する。
レジスタアレイ部は、多数のレジスタセルを含む。
保安制御部は、ＣＰＵまたは外部から印加される保安要請に応答して、入力データがレジスタセルへの書き込みを許可する書き込み許可信号を出力する。
【０００８】
データバスは、ＣＰＵ、前記レジスタアレイ部、または前記保安制御部間の信号伝送を可能にする。
多数のレジスタセルのうち一部または全部は、それぞれ書き込み保安部及び保存部を備える。
書き込み保安部は、書き込み信号、アドレス信号及び書き込み許可信号に応答して、書き込み動作の可否を調節する第１制御信号を出力する。
保存部は、第１制御信号に応答して、入力データを書き込んで保存する保存部を備える。
書き込み許可信号は、書き込まれたデータを保護するか否かについての情報を有する信号となる。
【発明の効果】
【０００９】
本発明の一実施形態によるレジスタは、書き込みまたは読み取り許可信号に応答して動作する保安部を備えることにより、レジスタ内にあるデータを保護し、また、保存されたデータが任意に読み取られることを防止しうる。また、レジスタの駆動において、別途のアクティブクロックを利用しないことにより、消費電力を減少させうる。
本発明の他の実施形態によるコンピュータシステムは、書き込みまたは読み取り許可信号を発生させる保安制御部を備え、前記許可信号に応答して動作するレジスタを備えることにより、データの書き込みまたは読み取りにおいて、保安を維持しうる。また、レジスタの駆動において、別途のアクティブクロックを利用しないことにより、消費電力を減少させうる。
【発明を実施するための最良の形態】
【００１０】
保安及び保護が重要になる時点で、別途の広範囲な保護回路を備えずとも、データの保安及び保護を維持しうるレジスタが必要である。
【００１１】
以下で説明される本発明によるレジスタは、データの書き込み（ライト）動作または読み取り（リード）動作時に、ＣＰＵまたは外部で生成された保安情報を有する信号を共に伝達される。そして、伝えられた信号に応答して、正常的な動作を行うのか、そうでなければ、書き込みまたは読み取り動作要請を無視するのかを自動的に決定する。この自動的な決定のためには、ＡＮＤゲート、またはＯＲゲートなどの非常に簡単な論理素子のみをレジスタに組み込めればよい。したがって、広範囲な保護回路を挿入せずとも保安機能を有するレジスタを実現させうる。
【００１２】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照しなければならない。
以下、添付した図面を参照して、本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に付された同一参照符号は、同一部材を表す。
【００１３】
図１は、本発明の一実施形態によるレジスタを示す図である。
図１を参照すれば、本発明の一実施形態によるレジスタ１００は、書き込み保安部１１０及び保存部１２０を備える。そして、読み取り保安部１３０をさらに備えうる。
書き込み保安部１１０は、書き込み信号Ｓ＿ＷＲＩＴＥ、アドレス信号Ａｄｄ＿ＳＥＬ、及び書き込み許可信号Ｗ＿ＰＥＲを入力され、これに応答して、第１制御信号ＣＯＮ１を出力する。
【００１４】
保存部１２０は、第１制御信号ＣＯＮ１に応答して、伝送された入力データＤＡＴＡ＿ＩＮを保存または未保存する。そして、初期にリセット信号ＲＥＳＥＴを印加されてリセットされる。リセット信号ＲＥＳＥＴは、初期に１回活性化レベルに印加される。
ここで、書き込み信号Ｓ＿ＷＲＩＴＥは、データ入力端子を通じて伝送されるデータＤＡＴＡ＿ＩＮが保存部１２０に保存されることを要請する信号である。
アドレス信号Ａｄｄ＿ＳＥＬは、該当保存部１２０が選択されるようにアドレス信号が発生すれば、活性化レベルに伝送されて該当保存部１２０が選択されたことを知らせる信号である。
【００１５】
書き込み許可信号Ｗ＿ＰＥＲは、外部から印加される信号であり、保存部１２０に既に保存されているデータを保護するか、そうでなければ、伝送される新たなデータを保存部１２０に記録するか否かについての情報を有する信号である。すなわち、書き込み許可信号Ｗ＿ＰＥＲが活性化レベルに出力されれば、保存部１２０は、それに応答して新たなデータを書き込み及び保存する。以下では、論理ハイが書き込み許可信号Ｗ＿ＰＥＲの活性化レベルの場合を例として説明する。
書き込み許可信号Ｗ＿ＰＥＲは、レジスタの外部で生成される。ここで、外部は、ＣＰＵとなることもあり、ユーザが直接発生させて出力する装置（または信号）となることもある。
【００１６】
第１制御信号ＣＯＮ１は、保存部１２０に伝送され、保存部１２０の書き込み動作を調節する信号となる。第１制御信号ＣＯＮ１は、書き込み信号Ｓ＿ＷＲＩＴＥとアドレス信号Ａｄｄ＿ＳＥＬとが何れも活性化レベルに入力された状態で書き込み許可信号が活性化レベルに入力されれば、保存部１２０が伝送されたデータＤＡＴＡ＿ＩＮを保存するように調節される。
【００１７】
読み取り保安部１３０は、保存部１２０の出力信号と読み取り許可信号Ｒ＿ＰＥＲとを入力される。そして、読み取り許可信号Ｒ＿ＰＥＲに応答して、保存部１２０の出力信号を外部に出力するか否かを決定する。すなわち、読み取り許可信号Ｒ＿ＰＥＲが活性化レベルに入力されて始めて、保存部１２０の出力信号は、レジスタ１００の外部に出力される。
【００１８】
読み取り許可信号Ｒ＿ＰＥＲは、外部から印加される信号であり、保存部１２０に保存されたデータの読み取りを許可するか否かについての情報を有する信号である。ここで、外部は、ＣＰＵとなることもあり、ユーザが直接発生させて出力する装置（または信号）となることもある。読み取り許可信号Ｒ＿ＰＥＲが活性化レベルに印加されれば、保存部１２０に保存されたデータは、レジスタ１００の外部に読み取られる。以下では、読み取り許可信号Ｒ＿ＰＥＲの活性化レベルが論理ハイである場合を例として説明する。
【００１９】
具体的に、書き込み保安部１１０は、２個のＡＮＤゲート１１２,１１４を備える。第１ＡＮＤゲート１１２は、書き込み信号Ｓ＿ＷＲＩＴＥ及びアドレス信号Ａｄｄ＿ＳＥＬを入力され、これを論理積して書き込み選択信号Ｗ＿ＳＥＬとして出力する。第２ＡＮＤゲート１１４は、書き込み選択信号Ｗ＿ＳＥＬと書き込み許可信号Ｗ＿ＰＥＲとを入力され、これを論理積して出力する。
【００２０】
保存部１２０は、全ての保存素子となりうる。図１では、フリップ−フロップ１２１が備えられる場合を示した。保存部１２０は、クロック入力端子に第１制御信号ＣＯＮ１を入力され、データ入力端子に伝送された入力データＤＡＴＡ＿ＩＮを入力される。そして、第１制御信号ＣＯＮ１が活性化レベルに出力される時にのみ、それに同期化して伝送されたデータＤＡＴＡ＿ＩＮをデータ出力端子（Ｑ端子）に出力する。
読み取り保安部１３０は、一つのＡＮＤゲート１３１を備える。ＡＮＤゲート１３１は、保存部１２０の出力信号と読み取り許可信号Ｒ＿ＰＥＲとを入力され、これを論理積して出力する。
【００２１】
図２は、図１のレジスタに入出力される信号の波形を示す図である。
図２を参照して、図１の保安動作を説明する。
図２を参照すれば、まず、ｔ３時点でアドレス信号Ａｄｄ＿ＳＥＬが論理ハイに印加される。そして、書き込み信号Ｓ＿ＷＲＩＴＥがｔ１時点で論理ハイに印加される。
それにより、第１ＡＮＤゲート１１２は、これを論理積して、ｔ１時点で書き込み選択信号Ｗ＿ＳＥＬを論理ハイに出力する。書き込み許可信号Ｗ＿ＰＥＲが以前のｔ４時点から論理ハイに印加されたとすれば、第１制御信号ＣＯＮ１は、書き込み選択信号Ｗ＿ＳＥＬが論理ハイになるｔ１時点から論理ハイに出力される。
【００２２】
フリップ−フロップ１２１は、クロック信号に同期化されて動作し、クロック端子に印加される信号レベルが論理ローから論理ハイに遷移すれば、伝送されたデータＤＡＴＡ＿ＩＮを出力して保存し始める。したがって、クロック端子に入力される第１制御信号ＣＯＮ１が論理ハイになれば、入力端子に伝送されたデータＤＡＴＡ＿ＩＮを保存及び出力する。すなわち、ｔ１時点からＤ１データが保存及び出力される。
【００２３】
書き込み許可信号Ｗ＿ＰＥＲが論理ローレベルになるｔ５時点以後を見れば、書き込み許可信号Ｗ＿ＰＥＲが０値を有するので、第１制御信号ＣＯＮ１は、論理ローに出力される。したがって、フリップ−フロップ１２１のクロック端子には、続けて論理ロー信号が印加され、フリップ−フロップ１２１は、書き込み動作を行わない。すなわち、新たに伝送されたデータＤ２が書き込まれず、既存に保存されたデータＤ１の保存が維持される。
【００２４】
読み取り許可信号Ｒ＿ＰＥＲが論理ハイ値を有するｔ４ないしｔ６区間を見れば、第３ＡＮＤゲート１３１の一入力端に「１」が入力されるので、保存されたデータ（フリップ−フロップのＱ端子信号）がレジスタ外部１００に読み取られる。
読み取り許可信号Ｒ＿ＰＥＲが論理ロー値を有するｔ６時点以後の区間を見れば、第３ＡＮＤゲート１３１の一入力端に「０」が入力されるので、ＡＮＤゲートは、無条件０を出力する。すなわち、読み取り許可信号Ｒ＿ＰＥＲによって保存されたデータがレジスタ外部に読み取られることが許可されなければ、「０」に固定された信号のみを出力する。
【００２５】
前述したように、書き込み信号が入力される場合、これと共に、書き込み許可信号または読み取り許可信号を共に伝送されて、書き込み許可信号または読み取り許可信号が活性化レベルに印加される場合にのみデータ書き込み及び保存、または実際保存された値を読み取る。また、読み取り時に、読み取り許可信号が伝送されない場合には、実際保存された値でない‘０’値を出力させる。
【００２６】
すなわち、本発明の一実施形態によるレジスタ構造は、簡単な論理素子（例えば、ＡＮＤゲート）３個のみを追加することにより、保存されたデータの書き込み及び読み取り動作において、自動的に保安を維持しうる。
また、内部的に使われたフリップ−フロップにクロックを使用しないことによって、クロックを発生及び駆動させ続けるために必要な電力消費を最小化し、非同期式メモリ構造（または半導体装置）にも応用される。
【００２７】
図３Ａは、図１のレジスタの一変形例を示す図である。
図３Ａを参照すれば、図１のレジスタ１００は、１回書き込み調節部３１０をさらに備える。
１回書き込み調節部３１０は、図１のレジスタ１００に１回の書き込み動作のみを行うようにする。保存されたデータが永久的に保護されねばならない必要性のある場合に利用される。
１回書き込み調節部３１０は、一つのフリップ−フロップ３１２を備える。
【００２８】
フリップ−フロップ３１２は、データ入力端子Ｄが低い電源電圧ＧＮＤ ３１４と連結され、クロック入力端子に書き込み選択信号Ｗ＿ＳＥＬが入力される。出力端子Ｑは、書き込み許可信号Ｗ＿ＰＥＲと連結されており、反転出力端子／Ｑは、読み取り許可信号Ｒ＿ＰＥＲに連結されている。
【００２９】
書き込み信号Ｓ＿ＷＲＩＴＥとアドレス信号Ａｄｄ＿ＳＥＬとが何れも論理ハイ値となり、書き込み選択信号Ｗ＿ＳＥＬが論理ハイ値となれば、フリップ−フロップ３１２のクロック端子に論理ハイ値が入力され、フリップ−フロップが書き込み及び保存動作を行う。したがって、データ入力端子に印加される論理ロー信号（低い電圧信号）を書き込み及び保存する。したがって、フリップ−フロップ３１２の出力端子Ｑは、論理ロー信号を出力する。
【００３０】
すなわち、書き込み許可信号Ｗ＿ＰＥＲが論理ロー信号を印加するので、第１制御信号ＣＯＮ１は、論理ローに出力され、保存部１２０のフリップ−フロップ１２１は、書き込み及び保存動作を行わない。したがって、最初に保存されたデータが保存部１２０のフリップ−フロップ１２１にそのまま残っている。
読み取り許可信号Ｒ＿ＰＥＲは、論理ハイ値が入力されるので、保存部１２０に既保存されたデータは、読み取られる。
【００３１】
図３Ｂは、図３Ａのレジスタの変形例を示す図面である。
図３Ｂを参照すれば、図３Ａに比べて、フリップ−フロップ３５２の入出力端子の連結関係が異なる。
フリップ−フロップ３５２のデータ入力端子Ｄは、高い電源電圧Ｖ＿ｄｄ値を固定的に印加され、クロック入力端子に書き込み選択信号Ｗ＿ＳＥＬが入力される。そして、出力端子Ｑは、読み取り許可信号Ｒ＿ＰＥＲと連結されており、反転出力端子／Ｑは、書き込み許可信号Ｗ＿ＰＥＲと連結されている。
動作及び動作実行の結果は、図３Ａで説明した通りであるので、ここで、詳細な説明は省略する。
【００３２】
図４は、図１のレジスタからなるレジスタアレイを示す図である。
図４を参照すれば、レジスタアレイ４００は、多数のレジスタ４０１ないし４０９を備える。
レジスタアレイ４００において、一部のレジスタ４１０のみを図１の保安機能を有するレジスタとして備えうる。このように、一部のレジスタ４１０のみを本発明によるレジスタにすれば、レジスタアレイ４００は、ビット単位で保安維持を行える。アレイ全体を保安レジスタを使用せずとも、一定ビットにおいて保安が維持されるので、前提アレイで保安が維持される効果が得られる。
また、レジスタアレイ４００の全部に本発明による保安機能を有するレジスタとして備えうる。
【００３３】
図５Ａは、本発明の他の実施形態によるコンピュータシステムを示す図である。
図５Ａを参照すれば、本発明によるコンピュータシステム５００は、ＣＰＵ ５０１、データバス５１１、保安制御部５３１、及びレジスタアレイ部５２１を備える。
ＣＰＵ ５０１は、一般的な中央処理装置であって、コンピュータシステム５００全体の命令語の実行、書き込み、読み取りなどの全ての動作を制御する。
【００３４】
レジスタアレイ部５２１は、レジスタアレイ５２３及び内部的に備えられる信号連結線５２７,５２５を備える。ここで、信号連結線５２５,５２７は備えられず、中心データバス５１１がレジスタアレイ５２３に直接連結される。信号連結線５２７は、入力データＤＡＴＡ＿ＩＮが伝送されるデータバスとなり、信号連結線５２５は、出力データが伝送されるデータバスとなりうる。
【００３５】
レジスタアレイ５２３は、多数のレジスタを備える。ここで、レジスタアレイ５２３に備えられるレジスタの全部または一部は、図１、図３Ａ、または図３Ｂで示された本発明によるレジスタとなる。したがって、レジスタアレイ５２３内に備えられるレジスタについての詳細な説明は省略する。
【００３６】
保安制御部５３１は、ＣＰＵ ５０１または外部（コンピュータシステムの外部）から印加される保安要請に応答して、書き込み許可信号Ｗ＿ＰＥＲを出力する。書き込み許可信号Ｗ＿ＰＥＲは、入力データＤＡＴＡ＿ＩＮがレジスタアレイ５２３内の一レジスタに保存されることを制御する信号であり、図１及び図２で前述した通りである。
【００３７】
ここで、’保安要請’とは、レジスタ内に保存されたデータが消されずに続けて保存されるようにする要請である。すなわち、新たに伝送されたデータが書き込まれることによって、以前のデータが消されないようにするための要請である。したがって、書き込み許可信号Ｗ＿ＰＥＲは、レジスタ内に書き込まれたデータを保護するか否かについての情報を有する。
また、保安制御部５３１は、ＣＰＵ５０１または外部から印加される保安要請に応答して、読み取り許可信号Ｒ＿ＰＥＲをさらに発生させうる。
【００３８】
ここで、’保安要請’とは、レジスタ内に保存されたデータが読み取られて外部に流出されることを許可または防止する要請である。したがって、読み取り許可信号Ｐ＿ＰＥＲは、レジスタ内に保存されたデータを読み取るか否かについての情報を有する。
すなわち、レジスタアレイ５２３は、保安制御部５３１から出力される書き込み許可信号または読み取り許可信号Ｗ＿ＰＥＲ,Ｒ＿ＰＥＲに応答して、保安動作を行う。
【００３９】
データバス５１１は、コンピュータシステム５００内の各構成要素間の信号伝送を可能にする信号移動通路である。データバスは、当業者にとって自明なものであるので、ここで詳細説明は省略する。
【００４０】
図５Ｂは、図５Ａのコンピュータシステムの一変形例を示す図である。
図５Ｂを参照すれば、図５Ａのコンピュータシステム５００に比べて、コンピュータシステム５５０は、レジスタアレイ部５８１内に別途の保安信号発生部５８５をさらに備えうる。
保安制御部５９１は、外部またはＣＰＵ ５０１の保安要請に応答して動作し、保安信号発生部５８５が書き込み許可信号Ｗ＿ＰＥＲまたは読み取り許可信号Ｒ＿ＰＥＲを出すように制御する。
保安信号発生部５８５は、保安制御部５９１の制御に応答して、書き込み許可信号Ｗ＿ＰＥＲまたは読み取り許可信号Ｒ＿ＰＥＲを出力する。
残りの構成要素及び動作は、図５Ａのコンピュータシステムと同じであるので、ここで詳細説明は省略する。
【００４１】
図５Ｃは、図５Ａのコンピュータシステムの他の変形例を示す図である。
図５Ｃを参照すれば、図５Ｃのコンピュータシステムは、図５Ｂに比べて保安制御部５９１を備えない。
保安信号発生部５８５は、外部またはＣＰＵ ５０１から出力される保安要請をデータバス５１１を通じて直接伝送される。そして、それに応答して、書き込み許可信号Ｗ＿ＰＥＲまたは読み取り許可信号Ｒ＿ＰＥＲを生成及び出力する。
残りの構成要素及び動作は、図５Ｂと同じであるので、ここで詳細説明は省略する。
【００４２】
本発明は、図面に示した実施形態を参照して説明されたが、それは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されなければならない。
【産業上の利用可能性】
【００４３】
本発明は、メモリ保存関連の技術分野に適用可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態によるレジスタを示す図である。
【図２】図１のレジスタに入出力される信号の波形を示す図である。
【図３Ａ】図１のレジスタの一変形例を示す図である。
【図３Ｂ】図１のレジスタの他の変形例を示す図である。
【図４】図１のレジスタからなるレジスタアレイを示す図である。
【図５Ａ】本発明の他の実施形態によるコンピュータシステムを示す図である。
【図５Ｂ】図５Ａのコンピュータシステムの一変形例を示す図である。
【図５Ｃ】図５Ａのコンピュータシステムの他の変形例を示す図である。
【符号の説明】
【００４５】
１００ レジスタ
１１０ 書き込み保安部
１１２ 第１ＡＮＤゲート
１１４ 第２ＡＮＤゲート
１２０ 保存部
１２１ フリップ−フロップ
１３０ 読み取り保安部
１３１ ＡＮＤゲート
【技術分野】
【０００１】
本発明は、レジスタ構造に係り、特に書き込み動作を選択的に許容し、読み取り動作を制御することによって、既保存されたデータを保護し、保安を維持しうるレジスタに関する。また、本発明は、前記レジスタを備えるコンピュータシステムに関する。
【背景技術】
【０００２】
メモリ保存素子または保存装置において、保存されているデータの保安及び保護が重要になっている。ここで、データの保安とは、保存されたデータを許可されない一般人が読み取って外部に流出できないようにすることである。データの保護とは、保存されているデータが続けて保存されねばならない必要性がある場合、保存されたデータが消されないように保護することである。
【０００３】
既存のメモリ保存装置は、データの保安のために別途の広範囲な保護回路を備えねばならなかった。広範囲な保護回路を保存装置内に挿入することによって、保存装置またはコンピュータシステムの全体面積を増大する。
また、このような保護回路は、データの読み取り制限及び書き込まれたデータの保護の役割を何れも行えない場合が多かった。例えば、別途の保護回路を備え、既保存されているデータを保護できたが、保存されたデータの任意読み取り（流出）は防止できなかった。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする技術的課題は、保安機能を有するレジスタを提供することである。
本発明が解決しようとする他の技術的課題は、保安機能を有するレジスタを備えるコンピュータシステムを提供することである。
【課題を解決するための手段】
【０００５】
本発明の一実施形態によるレジスタは、書き込み保安部及び保存部を備える。
書き込み保安部は、書き込み信号、アドレス信号及び書き込み許可信号に応答して、書き込み動作の可否を調節する第１制御信号を出力する。
保存部は、第１制御信号に応答して、入力データを書き込んで保存する。書き込み許可信号は、外部から印加される信号であり、前記書き込まれたデータを保護するか否かについての情報を有する。
【０００６】
望ましくは、レジスタは、読み取り許可信号に応答して、保存部に保存されたデータを出力する読み取り保安部をさらに備える。読み取り許可信号は、外部から印加される信号であり、保存されたデータの読み取りを許可するか否かについての情報を有する信号である。
望ましくは、書き込み許可信号または読み取り許可信号は、中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）で発生して印加されるか、またはユーザが生成して印加する信号である。
本発明の他の実施形態によるコンピュータシステムは、ＣＰＵ、レジスタアレイ部、保安制御部及びデータバスを備える。
【０００７】
ＣＰＵは、システム全体を制御する。
レジスタアレイ部は、多数のレジスタセルを含む。
保安制御部は、ＣＰＵまたは外部から印加される保安要請に応答して、入力データがレジスタセルへの書き込みを許可する書き込み許可信号を出力する。
【０００８】
データバスは、ＣＰＵ、前記レジスタアレイ部、または前記保安制御部間の信号伝送を可能にする。
多数のレジスタセルのうち一部または全部は、それぞれ書き込み保安部及び保存部を備える。
書き込み保安部は、書き込み信号、アドレス信号及び書き込み許可信号に応答して、書き込み動作の可否を調節する第１制御信号を出力する。
保存部は、第１制御信号に応答して、入力データを書き込んで保存する保存部を備える。
書き込み許可信号は、書き込まれたデータを保護するか否かについての情報を有する信号となる。
【発明の効果】
【０００９】
本発明の一実施形態によるレジスタは、書き込みまたは読み取り許可信号に応答して動作する保安部を備えることにより、レジスタ内にあるデータを保護し、また、保存されたデータが任意に読み取られることを防止しうる。また、レジスタの駆動において、別途のアクティブクロックを利用しないことにより、消費電力を減少させうる。
本発明の他の実施形態によるコンピュータシステムは、書き込みまたは読み取り許可信号を発生させる保安制御部を備え、前記許可信号に応答して動作するレジスタを備えることにより、データの書き込みまたは読み取りにおいて、保安を維持しうる。また、レジスタの駆動において、別途のアクティブクロックを利用しないことにより、消費電力を減少させうる。
【発明を実施するための最良の形態】
【００１０】
保安及び保護が重要になる時点で、別途の広範囲な保護回路を備えずとも、データの保安及び保護を維持しうるレジスタが必要である。
【００１１】
以下で説明される本発明によるレジスタは、データの書き込み（ライト）動作または読み取り（リード）動作時に、ＣＰＵまたは外部で生成された保安情報を有する信号を共に伝達される。そして、伝えられた信号に応答して、正常的な動作を行うのか、そうでなければ、書き込みまたは読み取り動作要請を無視するのかを自動的に決定する。この自動的な決定のためには、ＡＮＤゲート、またはＯＲゲートなどの非常に簡単な論理素子のみをレジスタに組み込めればよい。したがって、広範囲な保護回路を挿入せずとも保安機能を有するレジスタを実現させうる。
【００１２】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照しなければならない。
以下、添付した図面を参照して、本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に付された同一参照符号は、同一部材を表す。
【００１３】
図１は、本発明の一実施形態によるレジスタを示す図である。
図１を参照すれば、本発明の一実施形態によるレジスタ１００は、書き込み保安部１１０及び保存部１２０を備える。そして、読み取り保安部１３０をさらに備えうる。
書き込み保安部１１０は、書き込み信号Ｓ＿ＷＲＩＴＥ、アドレス信号Ａｄｄ＿ＳＥＬ、及び書き込み許可信号Ｗ＿ＰＥＲを入力され、これに応答して、第１制御信号ＣＯＮ１を出力する。
【００１４】
保存部１２０は、第１制御信号ＣＯＮ１に応答して、伝送された入力データＤＡＴＡ＿ＩＮを保存または未保存する。そして、初期にリセット信号ＲＥＳＥＴを印加されてリセットされる。リセット信号ＲＥＳＥＴは、初期に１回活性化レベルに印加される。
ここで、書き込み信号Ｓ＿ＷＲＩＴＥは、データ入力端子を通じて伝送されるデータＤＡＴＡ＿ＩＮが保存部１２０に保存されることを要請する信号である。
アドレス信号Ａｄｄ＿ＳＥＬは、該当保存部１２０が選択されるようにアドレス信号が発生すれば、活性化レベルに伝送されて該当保存部１２０が選択されたことを知らせる信号である。
【００１５】
書き込み許可信号Ｗ＿ＰＥＲは、外部から印加される信号であり、保存部１２０に既に保存されているデータを保護するか、そうでなければ、伝送される新たなデータを保存部１２０に記録するか否かについての情報を有する信号である。すなわち、書き込み許可信号Ｗ＿ＰＥＲが活性化レベルに出力されれば、保存部１２０は、それに応答して新たなデータを書き込み及び保存する。以下では、論理ハイが書き込み許可信号Ｗ＿ＰＥＲの活性化レベルの場合を例として説明する。
書き込み許可信号Ｗ＿ＰＥＲは、レジスタの外部で生成される。ここで、外部は、ＣＰＵとなることもあり、ユーザが直接発生させて出力する装置（または信号）となることもある。
【００１６】
第１制御信号ＣＯＮ１は、保存部１２０に伝送され、保存部１２０の書き込み動作を調節する信号となる。第１制御信号ＣＯＮ１は、書き込み信号Ｓ＿ＷＲＩＴＥとアドレス信号Ａｄｄ＿ＳＥＬとが何れも活性化レベルに入力された状態で書き込み許可信号が活性化レベルに入力されれば、保存部１２０が伝送されたデータＤＡＴＡ＿ＩＮを保存するように調節される。
【００１７】
読み取り保安部１３０は、保存部１２０の出力信号と読み取り許可信号Ｒ＿ＰＥＲとを入力される。そして、読み取り許可信号Ｒ＿ＰＥＲに応答して、保存部１２０の出力信号を外部に出力するか否かを決定する。すなわち、読み取り許可信号Ｒ＿ＰＥＲが活性化レベルに入力されて始めて、保存部１２０の出力信号は、レジスタ１００の外部に出力される。
【００１８】
読み取り許可信号Ｒ＿ＰＥＲは、外部から印加される信号であり、保存部１２０に保存されたデータの読み取りを許可するか否かについての情報を有する信号である。ここで、外部は、ＣＰＵとなることもあり、ユーザが直接発生させて出力する装置（または信号）となることもある。読み取り許可信号Ｒ＿ＰＥＲが活性化レベルに印加されれば、保存部１２０に保存されたデータは、レジスタ１００の外部に読み取られる。以下では、読み取り許可信号Ｒ＿ＰＥＲの活性化レベルが論理ハイである場合を例として説明する。
【００１９】
具体的に、書き込み保安部１１０は、２個のＡＮＤゲート１１２,１１４を備える。第１ＡＮＤゲート１１２は、書き込み信号Ｓ＿ＷＲＩＴＥ及びアドレス信号Ａｄｄ＿ＳＥＬを入力され、これを論理積して書き込み選択信号Ｗ＿ＳＥＬとして出力する。第２ＡＮＤゲート１１４は、書き込み選択信号Ｗ＿ＳＥＬと書き込み許可信号Ｗ＿ＰＥＲとを入力され、これを論理積して出力する。
【００２０】
保存部１２０は、全ての保存素子となりうる。図１では、フリップ−フロップ１２１が備えられる場合を示した。保存部１２０は、クロック入力端子に第１制御信号ＣＯＮ１を入力され、データ入力端子に伝送された入力データＤＡＴＡ＿ＩＮを入力される。そして、第１制御信号ＣＯＮ１が活性化レベルに出力される時にのみ、それに同期化して伝送されたデータＤＡＴＡ＿ＩＮをデータ出力端子（Ｑ端子）に出力する。
読み取り保安部１３０は、一つのＡＮＤゲート１３１を備える。ＡＮＤゲート１３１は、保存部１２０の出力信号と読み取り許可信号Ｒ＿ＰＥＲとを入力され、これを論理積して出力する。
【００２１】
図２は、図１のレジスタに入出力される信号の波形を示す図である。
図２を参照して、図１の保安動作を説明する。
図２を参照すれば、まず、ｔ３時点でアドレス信号Ａｄｄ＿ＳＥＬが論理ハイに印加される。そして、書き込み信号Ｓ＿ＷＲＩＴＥがｔ１時点で論理ハイに印加される。
それにより、第１ＡＮＤゲート１１２は、これを論理積して、ｔ１時点で書き込み選択信号Ｗ＿ＳＥＬを論理ハイに出力する。書き込み許可信号Ｗ＿ＰＥＲが以前のｔ４時点から論理ハイに印加されたとすれば、第１制御信号ＣＯＮ１は、書き込み選択信号Ｗ＿ＳＥＬが論理ハイになるｔ１時点から論理ハイに出力される。
【００２２】
フリップ−フロップ１２１は、クロック信号に同期化されて動作し、クロック端子に印加される信号レベルが論理ローから論理ハイに遷移すれば、伝送されたデータＤＡＴＡ＿ＩＮを出力して保存し始める。したがって、クロック端子に入力される第１制御信号ＣＯＮ１が論理ハイになれば、入力端子に伝送されたデータＤＡＴＡ＿ＩＮを保存及び出力する。すなわち、ｔ１時点からＤ１データが保存及び出力される。
【００２３】
書き込み許可信号Ｗ＿ＰＥＲが論理ローレベルになるｔ５時点以後を見れば、書き込み許可信号Ｗ＿ＰＥＲが０値を有するので、第１制御信号ＣＯＮ１は、論理ローに出力される。したがって、フリップ−フロップ１２１のクロック端子には、続けて論理ロー信号が印加され、フリップ−フロップ１２１は、書き込み動作を行わない。すなわち、新たに伝送されたデータＤ２が書き込まれず、既存に保存されたデータＤ１の保存が維持される。
【００２４】
読み取り許可信号Ｒ＿ＰＥＲが論理ハイ値を有するｔ４ないしｔ６区間を見れば、第３ＡＮＤゲート１３１の一入力端に「１」が入力されるので、保存されたデータ（フリップ−フロップのＱ端子信号）がレジスタ外部１００に読み取られる。
読み取り許可信号Ｒ＿ＰＥＲが論理ロー値を有するｔ６時点以後の区間を見れば、第３ＡＮＤゲート１３１の一入力端に「０」が入力されるので、ＡＮＤゲートは、無条件０を出力する。すなわち、読み取り許可信号Ｒ＿ＰＥＲによって保存されたデータがレジスタ外部に読み取られることが許可されなければ、「０」に固定された信号のみを出力する。
【００２５】
前述したように、書き込み信号が入力される場合、これと共に、書き込み許可信号または読み取り許可信号を共に伝送されて、書き込み許可信号または読み取り許可信号が活性化レベルに印加される場合にのみデータ書き込み及び保存、または実際保存された値を読み取る。また、読み取り時に、読み取り許可信号が伝送されない場合には、実際保存された値でない‘０’値を出力させる。
【００２６】
すなわち、本発明の一実施形態によるレジスタ構造は、簡単な論理素子（例えば、ＡＮＤゲート）３個のみを追加することにより、保存されたデータの書き込み及び読み取り動作において、自動的に保安を維持しうる。
また、内部的に使われたフリップ−フロップにクロックを使用しないことによって、クロックを発生及び駆動させ続けるために必要な電力消費を最小化し、非同期式メモリ構造（または半導体装置）にも応用される。
【００２７】
図３Ａは、図１のレジスタの一変形例を示す図である。
図３Ａを参照すれば、図１のレジスタ１００は、１回書き込み調節部３１０をさらに備える。
１回書き込み調節部３１０は、図１のレジスタ１００に１回の書き込み動作のみを行うようにする。保存されたデータが永久的に保護されねばならない必要性のある場合に利用される。
１回書き込み調節部３１０は、一つのフリップ−フロップ３１２を備える。
【００２８】
フリップ−フロップ３１２は、データ入力端子Ｄが低い電源電圧ＧＮＤ ３１４と連結され、クロック入力端子に書き込み選択信号Ｗ＿ＳＥＬが入力される。出力端子Ｑは、書き込み許可信号Ｗ＿ＰＥＲと連結されており、反転出力端子／Ｑは、読み取り許可信号Ｒ＿ＰＥＲに連結されている。
【００２９】
書き込み信号Ｓ＿ＷＲＩＴＥとアドレス信号Ａｄｄ＿ＳＥＬとが何れも論理ハイ値となり、書き込み選択信号Ｗ＿ＳＥＬが論理ハイ値となれば、フリップ−フロップ３１２のクロック端子に論理ハイ値が入力され、フリップ−フロップが書き込み及び保存動作を行う。したがって、データ入力端子に印加される論理ロー信号（低い電圧信号）を書き込み及び保存する。したがって、フリップ−フロップ３１２の出力端子Ｑは、論理ロー信号を出力する。
【００３０】
すなわち、書き込み許可信号Ｗ＿ＰＥＲが論理ロー信号を印加するので、第１制御信号ＣＯＮ１は、論理ローに出力され、保存部１２０のフリップ−フロップ１２１は、書き込み及び保存動作を行わない。したがって、最初に保存されたデータが保存部１２０のフリップ−フロップ１２１にそのまま残っている。
読み取り許可信号Ｒ＿ＰＥＲは、論理ハイ値が入力されるので、保存部１２０に既保存されたデータは、読み取られる。
【００３１】
図３Ｂは、図３Ａのレジスタの変形例を示す図面である。
図３Ｂを参照すれば、図３Ａに比べて、フリップ−フロップ３５２の入出力端子の連結関係が異なる。
フリップ−フロップ３５２のデータ入力端子Ｄは、高い電源電圧Ｖ＿ｄｄ値を固定的に印加され、クロック入力端子に書き込み選択信号Ｗ＿ＳＥＬが入力される。そして、出力端子Ｑは、読み取り許可信号Ｒ＿ＰＥＲと連結されており、反転出力端子／Ｑは、書き込み許可信号Ｗ＿ＰＥＲと連結されている。
動作及び動作実行の結果は、図３Ａで説明した通りであるので、ここで、詳細な説明は省略する。
【００３２】
図４は、図１のレジスタからなるレジスタアレイを示す図である。
図４を参照すれば、レジスタアレイ４００は、多数のレジスタ４０１ないし４０９を備える。
レジスタアレイ４００において、一部のレジスタ４１０のみを図１の保安機能を有するレジスタとして備えうる。このように、一部のレジスタ４１０のみを本発明によるレジスタにすれば、レジスタアレイ４００は、ビット単位で保安維持を行える。アレイ全体を保安レジスタを使用せずとも、一定ビットにおいて保安が維持されるので、前提アレイで保安が維持される効果が得られる。
また、レジスタアレイ４００の全部に本発明による保安機能を有するレジスタとして備えうる。
【００３３】
図５Ａは、本発明の他の実施形態によるコンピュータシステムを示す図である。
図５Ａを参照すれば、本発明によるコンピュータシステム５００は、ＣＰＵ ５０１、データバス５１１、保安制御部５３１、及びレジスタアレイ部５２１を備える。
ＣＰＵ ５０１は、一般的な中央処理装置であって、コンピュータシステム５００全体の命令語の実行、書き込み、読み取りなどの全ての動作を制御する。
【００３４】
レジスタアレイ部５２１は、レジスタアレイ５２３及び内部的に備えられる信号連結線５２７,５２５を備える。ここで、信号連結線５２５,５２７は備えられず、中心データバス５１１がレジスタアレイ５２３に直接連結される。信号連結線５２７は、入力データＤＡＴＡ＿ＩＮが伝送されるデータバスとなり、信号連結線５２５は、出力データが伝送されるデータバスとなりうる。
【００３５】
レジスタアレイ５２３は、多数のレジスタを備える。ここで、レジスタアレイ５２３に備えられるレジスタの全部または一部は、図１、図３Ａ、または図３Ｂで示された本発明によるレジスタとなる。したがって、レジスタアレイ５２３内に備えられるレジスタについての詳細な説明は省略する。
【００３６】
保安制御部５３１は、ＣＰＵ ５０１または外部（コンピュータシステムの外部）から印加される保安要請に応答して、書き込み許可信号Ｗ＿ＰＥＲを出力する。書き込み許可信号Ｗ＿ＰＥＲは、入力データＤＡＴＡ＿ＩＮがレジスタアレイ５２３内の一レジスタに保存されることを制御する信号であり、図１及び図２で前述した通りである。
【００３７】
ここで、’保安要請’とは、レジスタ内に保存されたデータが消されずに続けて保存されるようにする要請である。すなわち、新たに伝送されたデータが書き込まれることによって、以前のデータが消されないようにするための要請である。したがって、書き込み許可信号Ｗ＿ＰＥＲは、レジスタ内に書き込まれたデータを保護するか否かについての情報を有する。
また、保安制御部５３１は、ＣＰＵ５０１または外部から印加される保安要請に応答して、読み取り許可信号Ｒ＿ＰＥＲをさらに発生させうる。
【００３８】
ここで、’保安要請’とは、レジスタ内に保存されたデータが読み取られて外部に流出されることを許可または防止する要請である。したがって、読み取り許可信号Ｐ＿ＰＥＲは、レジスタ内に保存されたデータを読み取るか否かについての情報を有する。
すなわち、レジスタアレイ５２３は、保安制御部５３１から出力される書き込み許可信号または読み取り許可信号Ｗ＿ＰＥＲ,Ｒ＿ＰＥＲに応答して、保安動作を行う。
【００３９】
データバス５１１は、コンピュータシステム５００内の各構成要素間の信号伝送を可能にする信号移動通路である。データバスは、当業者にとって自明なものであるので、ここで詳細説明は省略する。
【００４０】
図５Ｂは、図５Ａのコンピュータシステムの一変形例を示す図である。
図５Ｂを参照すれば、図５Ａのコンピュータシステム５００に比べて、コンピュータシステム５５０は、レジスタアレイ部５８１内に別途の保安信号発生部５８５をさらに備えうる。
保安制御部５９１は、外部またはＣＰＵ ５０１の保安要請に応答して動作し、保安信号発生部５８５が書き込み許可信号Ｗ＿ＰＥＲまたは読み取り許可信号Ｒ＿ＰＥＲを出すように制御する。
保安信号発生部５８５は、保安制御部５９１の制御に応答して、書き込み許可信号Ｗ＿ＰＥＲまたは読み取り許可信号Ｒ＿ＰＥＲを出力する。
残りの構成要素及び動作は、図５Ａのコンピュータシステムと同じであるので、ここで詳細説明は省略する。
【００４１】
図５Ｃは、図５Ａのコンピュータシステムの他の変形例を示す図である。
図５Ｃを参照すれば、図５Ｃのコンピュータシステムは、図５Ｂに比べて保安制御部５９１を備えない。
保安信号発生部５８５は、外部またはＣＰＵ ５０１から出力される保安要請をデータバス５１１を通じて直接伝送される。そして、それに応答して、書き込み許可信号Ｗ＿ＰＥＲまたは読み取り許可信号Ｒ＿ＰＥＲを生成及び出力する。
残りの構成要素及び動作は、図５Ｂと同じであるので、ここで詳細説明は省略する。
【００４２】
本発明は、図面に示した実施形態を参照して説明されたが、それは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されなければならない。
【産業上の利用可能性】
【００４３】
本発明は、メモリ保存関連の技術分野に適用可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態によるレジスタを示す図である。
【図２】図１のレジスタに入出力される信号の波形を示す図である。
【図３Ａ】図１のレジスタの一変形例を示す図である。
【図３Ｂ】図１のレジスタの他の変形例を示す図である。
【図４】図１のレジスタからなるレジスタアレイを示す図である。
【図５Ａ】本発明の他の実施形態によるコンピュータシステムを示す図である。
【図５Ｂ】図５Ａのコンピュータシステムの一変形例を示す図である。
【図５Ｃ】図５Ａのコンピュータシステムの他の変形例を示す図である。
【符号の説明】
【００４５】
１００ レジスタ
１１０ 書き込み保安部
１１２ 第１ＡＮＤゲート
１１４ 第２ＡＮＤゲート
１２０ 保存部
１２１ フリップ−フロップ
１３０ 読み取り保安部
１３１ ＡＮＤゲート
【特許請求の範囲】
【請求項１】
書き込み信号、アドレス信号及び書き込み許可信号に応答して、書き込み動作の可否を調節する第１制御信号を出力する書き込み保安部と、
前記第１制御信号に応答して、入力データを書き込んで保存する保存部と、を備え、
前記書き込み許可信号は、
外部から印加される信号であり、前記書き込まれたデータを保護するか否かについての情報を有することを特徴とする保安機能を有するレジスタ。
【請求項２】
前記レジスタは
読み取り許可信号に応答して、前記保存部に保存されたデータを出力する読み取り保安部をさらに備え、
前記読み取り許可信号は、
外部から印加される信号であり、前記保存されたデータの読み取りを許可するか否かについての情報を有する信号であることを特徴とする請求項１に記載の保安機能を有するレジスタ。
【請求項３】
前記書き込み許可信号は、
中央処理装置（ＣＰＵ）で発生して印加されるか、またはユーザが生成して印加する信号であることを特徴とする請求項１に記載の保安機能を有するレジスタ。
【請求項４】
前記書き込み許可信号及び前記読み取り許可信号は、
中央処理装置（ＣＰＵ）で発生して印加されるか、またはユーザが生成して印加する信号であることを特徴とする請求項２に記載の保安機能を有するレジスタ。
【請求項５】
前記保存部は、フリップ−フロップで構成され、
前記フリップ−フロップは、データ入力端子に前記書き込み力データが伝送され、クロック端子に前記第１制御信号が印加されることを特徴とする請求項１に記載の保安機能を有するレジスタ。
【請求項６】
前記書き込み保安部は、
前記書き込み信号及び前記アドレス信号を入力し、これを論理積して読み取り選択信号を出力する第１ＡＮＤゲートと、
前記読み取り選択信号と前記書き込み許可信号とを入力し、これを論理積して前記第１制御信号を出力する第２ＡＮＤゲートと、を備えることを特徴とする請求項１に記載の保安機能を有するレジスタ。
【請求項７】
前記読み取り保安部は、
前記保存部の出力信号と前記読み取り許可信号とを入力し、これを論理積して出力する第３ＡＮＤゲートを備えることを特徴とする請求項２に記載の保安機能を有するレジスタ。
【請求項８】
前記レジスタは、
前記書き込み信号及び前記アドレス信号が何れも活性化レベルで印加されれば、活性化レベルで出力される書き込み選択信号に応答して、１回書き込み調節信号を非活性化状態で出力する１回書き込み調節部をさらに備え、
前記１回書き込み調節信号は、前記書き込み許可信号の入力端子に伝送されることを特徴とする請求項１に記載の保安機能を有するレジスタ。
【請求項９】
前記１回書き込み調節部は、
前記１回書き込み調節信号の反転信号をさらに出力し、
前記１回書き込み調節信号の反転信号は、前記読み取り許可信号の入力端子に伝送されることを特徴とする請求項８に記載の保安機能を有するレジスタ。
【請求項１０】
前記１回書き込み調節部は、フリップ−フロップで構成され、
前記フリップ−フロップは、
前記データ入力端子に低い電源電圧が印加され、クロック入力端に前記書き込み選択信号が印加され、データ出力端子は、前記書き込み許可信号の入力端と連結されていることを特徴とする請求項８に記載の保安機能を有するレジスタ。
【請求項１１】
前記１回書き込み調節部は、フリップ−フロップで構成され、
前記フリップ−フロップは、
前記データ入力端子に低い電源電圧が印加され、クロック入力端に前記書き込み選択信号が印加され、データ出力端子は、前記書き込み許可信号の入力端と連結され、反転データ出力端子が前記読み取り許可信号の入力端と連結されていることを特徴とする請求項９に記載の保安機能を有するレジスタ。
【請求項１２】
前記１回書き込み調節部は、
フリップ−フロップで構成され、
前記フリップ−フロップは、
前記データ入力端子に高い電源電圧が印加され、クロック端子に前記書き込み選択信号が印加され、データ出力端子は、前記読み取り許可信号の入力端と連結されていることを特徴とする請求項８に記載の保安機能を有するレジスタ。
【請求項１３】
前記１回書き込み調節部は、
フリップ−フロップで構成され、
前記フリップ−フロップは、
前記データ入力端子に高い電源電圧が印加され、クロック端子に前記書き込み選択信号が印加され、データ出力端子は、前記読み取り許可信号の入力端と連結され、反転データ出力端子が前記書き込み許可信号の入力端と連結されていることを特徴とする請求項９に記載の保安機能を有するレジスタ。
【請求項１４】
前記レジスタにおいて、
前記書き込み保安部は、
前記書き込み信号及び前記アドレス信号を入力し、これを論理積して書き込み選択信号を出力する第１ＡＮＤゲートと、
前記書き込み選択信号と前記書き込み許可信号とを入力し、これを論理積して前記第１制御信号を出力する第２ＡＮＤゲートと、を備え、
前記保存部は、
データ入力端子に前記書き込み力データを伝送され、クロック端子に前記第１制御信号を伝送されるフリップ−フロップで構成され、
前記読み取り保安部は、
前記フリップ−フロップの出力信号及び前記読み取り許可信号を入力し、これを論理積して出力する第３ＡＮＤゲートを備えることを特徴とする請求項２に記載の保安機能を有するレジスタ。
【請求項１５】
ＣＰＵと、
多数のレジスタセルを含むレジスタアレイ部と、
前記ＣＰＵまたは外部から印加される保安要請に応答して、入力データの前記レジスタセルへの書き込みを許可する書き込み許可信号を出力する保安制御部と、
前記ＣＰＵ、前記レジスタアレイ部、または前記保安制御部間の信号伝送を可能にするデータバスと、を備え、
前記多数のレジスタセルのうち一部または全部は、それぞれ書き込み信号、アドレス信号及び前記書き込み許可信号に応答して、書き込み動作の可否を調節する第１制御信号を出力する書き込み保安部と、
前記第１制御信号に応答して、前記書き込み力データを書き込んで保存する保存部と、を備え、
前記書き込み許可信号は、
前記書き込まれたデータを保護するか否かについての情報を有する信号であることを特徴とするコンピュータシステム。
【請求項１６】
前記保安制御部は、
前記ＣＰＵまたは外部から印加される保安要請に応答して、前記レジスタセルに保存されたデータへの読み取りを許可する読み取り許可信号をさらに出力し、
前記多数のレジスタセルのうち一部または全部は、それぞれ前記読み取り許可信号に応答して、前記保存されたデータの出力を調節する読み取り保安部をさらに備え、
前記読み取り許可信号は、
前記保存されたデータを読み取るか否かについての情報を有する信号であることを特徴とする請求項１５に記載のコンピュータシステム。
【請求項１７】
前記保存部は、フリップ−フロップで構成され、
前記フリップ−フロップは、データ入力端子に前記書き込み力データを伝送され、クロック入力端子に前記第１制御信号を印加されることを特徴とする請求項１６に記載のコンピュータシステム。
【請求項１８】
前記書き込み保安部は、
前記書き込み信号及び前記アドレス信号を入力し、これを論理積して書き込み選択信号を出力する第１ＡＮＤゲートと、
前記書き込み選択信号と前記書き込み許可信号とを入力し、これを論理積して前記第１制御信号を出力する第２ＡＮＤゲートと、を備え、
前記読み取り保安部は、
前記保存部の出力信号と前記読み取り許可信号とを入力し、これを論理積して出力する第３ＡＮＤゲートを備えることを特徴とする請求項１６に記載のコンピュータシステム。
【請求項１９】
前記多数のレジスタセルのうち一部または全部は、それぞれ前記書き込み信号及び前記アドレス信号が何れも活性化レベルで印加されれば、活性化レベルで出力される書き込み選択信号に応答して、１回書き込み調節信号を非活性化状態で出力する１回書き込み調節部をさらに備え、
前記１回書き込み調節信号は、前記書き込み許可信号入力端に伝送されることを特徴とする請求項１５に記載のコンピュータシステム。
【請求項２０】
前記多数のレジスタセルのうち一部または全部は、それぞれ前記書き込み信号及び前記アドレス信号が何れも活性化レベルで印加されれば、活性化レベルで出力される書き込み選択信号に応答して、１回書き込み調節信号を非活性化状態で出力する１回書き込み調節部をさらに備え、
前記１回書き込み調節信号は、前記書き込み許可信号の入力端に伝送され、
前記１回書き込み調節信号の反転信号は、前記読み取り許可信号の入力端に伝送されることを特徴とする請求項１６に記載のコンピュータシステム。
【請求項２１】
ＣＰＵと、
多数のレジスタセルを備えるレジスタアレイ及び保安信号発生部を備えるレジスタアレイブロックと、
前記ＣＰＵ、及び前記レジスタアレイブロック間の信号伝送を可能にするデータバスと、を備え、
前記保安信号発生部は、
前記ＣＰＵまたは外部から印加される保安要請に応答して、入力データの前記レジスタセルへの書き込みを許可する書き込み許可信号を出力し、
前記多数のレジスタセルのうち一部または全部は、それぞれ書き込み信号、アドレス信号及び前記書き込み許可信号に応答して、書き込み動作の可否を調節する第１制御信号を出力する書き込み保安部と、
前記第１制御信号に応答して、前記書き込み力データを書き込んで保存する保存部と、を備え、
前記書き込み許可信号は、
前記書き込まれたデータを保護するか否かについての情報を有する信号であることを特徴とするコンピュータシステム。
【請求項２２】
前記保安信号発生部は、
前記ＣＰＵまたは外部から印加される保安要請に応答して、前記レジスタセルに保存されたデータへの読み取りを許可する読み取り許可信号をさらに出力し、
前記多数のレジスタセルのうち一部または全部は、それぞれ前記読み取り許可信号に応答して、前記保存されたデータの出力を調節する読み取り保安部をさらに備え、
前記読み取り許可信号は、
前記保存されたデータを読み取るか否かについての情報を有する信号であることを特徴とする請求項２１に記載のコンピュータシステム。
【請求項１】
書き込み信号、アドレス信号及び書き込み許可信号に応答して、書き込み動作の可否を調節する第１制御信号を出力する書き込み保安部と、
前記第１制御信号に応答して、入力データを書き込んで保存する保存部と、を備え、
前記書き込み許可信号は、
外部から印加される信号であり、前記書き込まれたデータを保護するか否かについての情報を有することを特徴とする保安機能を有するレジスタ。
【請求項２】
前記レジスタは
読み取り許可信号に応答して、前記保存部に保存されたデータを出力する読み取り保安部をさらに備え、
前記読み取り許可信号は、
外部から印加される信号であり、前記保存されたデータの読み取りを許可するか否かについての情報を有する信号であることを特徴とする請求項１に記載の保安機能を有するレジスタ。
【請求項３】
前記書き込み許可信号は、
中央処理装置（ＣＰＵ）で発生して印加されるか、またはユーザが生成して印加する信号であることを特徴とする請求項１に記載の保安機能を有するレジスタ。
【請求項４】
前記書き込み許可信号及び前記読み取り許可信号は、
中央処理装置（ＣＰＵ）で発生して印加されるか、またはユーザが生成して印加する信号であることを特徴とする請求項２に記載の保安機能を有するレジスタ。
【請求項５】
前記保存部は、フリップ−フロップで構成され、
前記フリップ−フロップは、データ入力端子に前記書き込み力データが伝送され、クロック端子に前記第１制御信号が印加されることを特徴とする請求項１に記載の保安機能を有するレジスタ。
【請求項６】
前記書き込み保安部は、
前記書き込み信号及び前記アドレス信号を入力し、これを論理積して読み取り選択信号を出力する第１ＡＮＤゲートと、
前記読み取り選択信号と前記書き込み許可信号とを入力し、これを論理積して前記第１制御信号を出力する第２ＡＮＤゲートと、を備えることを特徴とする請求項１に記載の保安機能を有するレジスタ。
【請求項７】
前記読み取り保安部は、
前記保存部の出力信号と前記読み取り許可信号とを入力し、これを論理積して出力する第３ＡＮＤゲートを備えることを特徴とする請求項２に記載の保安機能を有するレジスタ。
【請求項８】
前記レジスタは、
前記書き込み信号及び前記アドレス信号が何れも活性化レベルで印加されれば、活性化レベルで出力される書き込み選択信号に応答して、１回書き込み調節信号を非活性化状態で出力する１回書き込み調節部をさらに備え、
前記１回書き込み調節信号は、前記書き込み許可信号の入力端子に伝送されることを特徴とする請求項１に記載の保安機能を有するレジスタ。
【請求項９】
前記１回書き込み調節部は、
前記１回書き込み調節信号の反転信号をさらに出力し、
前記１回書き込み調節信号の反転信号は、前記読み取り許可信号の入力端子に伝送されることを特徴とする請求項８に記載の保安機能を有するレジスタ。
【請求項１０】
前記１回書き込み調節部は、フリップ−フロップで構成され、
前記フリップ−フロップは、
前記データ入力端子に低い電源電圧が印加され、クロック入力端に前記書き込み選択信号が印加され、データ出力端子は、前記書き込み許可信号の入力端と連結されていることを特徴とする請求項８に記載の保安機能を有するレジスタ。
【請求項１１】
前記１回書き込み調節部は、フリップ−フロップで構成され、
前記フリップ−フロップは、
前記データ入力端子に低い電源電圧が印加され、クロック入力端に前記書き込み選択信号が印加され、データ出力端子は、前記書き込み許可信号の入力端と連結され、反転データ出力端子が前記読み取り許可信号の入力端と連結されていることを特徴とする請求項９に記載の保安機能を有するレジスタ。
【請求項１２】
前記１回書き込み調節部は、
フリップ−フロップで構成され、
前記フリップ−フロップは、
前記データ入力端子に高い電源電圧が印加され、クロック端子に前記書き込み選択信号が印加され、データ出力端子は、前記読み取り許可信号の入力端と連結されていることを特徴とする請求項８に記載の保安機能を有するレジスタ。
【請求項１３】
前記１回書き込み調節部は、
フリップ−フロップで構成され、
前記フリップ−フロップは、
前記データ入力端子に高い電源電圧が印加され、クロック端子に前記書き込み選択信号が印加され、データ出力端子は、前記読み取り許可信号の入力端と連結され、反転データ出力端子が前記書き込み許可信号の入力端と連結されていることを特徴とする請求項９に記載の保安機能を有するレジスタ。
【請求項１４】
前記レジスタにおいて、
前記書き込み保安部は、
前記書き込み信号及び前記アドレス信号を入力し、これを論理積して書き込み選択信号を出力する第１ＡＮＤゲートと、
前記書き込み選択信号と前記書き込み許可信号とを入力し、これを論理積して前記第１制御信号を出力する第２ＡＮＤゲートと、を備え、
前記保存部は、
データ入力端子に前記書き込み力データを伝送され、クロック端子に前記第１制御信号を伝送されるフリップ−フロップで構成され、
前記読み取り保安部は、
前記フリップ−フロップの出力信号及び前記読み取り許可信号を入力し、これを論理積して出力する第３ＡＮＤゲートを備えることを特徴とする請求項２に記載の保安機能を有するレジスタ。
【請求項１５】
ＣＰＵと、
多数のレジスタセルを含むレジスタアレイ部と、
前記ＣＰＵまたは外部から印加される保安要請に応答して、入力データの前記レジスタセルへの書き込みを許可する書き込み許可信号を出力する保安制御部と、
前記ＣＰＵ、前記レジスタアレイ部、または前記保安制御部間の信号伝送を可能にするデータバスと、を備え、
前記多数のレジスタセルのうち一部または全部は、それぞれ書き込み信号、アドレス信号及び前記書き込み許可信号に応答して、書き込み動作の可否を調節する第１制御信号を出力する書き込み保安部と、
前記第１制御信号に応答して、前記書き込み力データを書き込んで保存する保存部と、を備え、
前記書き込み許可信号は、
前記書き込まれたデータを保護するか否かについての情報を有する信号であることを特徴とするコンピュータシステム。
【請求項１６】
前記保安制御部は、
前記ＣＰＵまたは外部から印加される保安要請に応答して、前記レジスタセルに保存されたデータへの読み取りを許可する読み取り許可信号をさらに出力し、
前記多数のレジスタセルのうち一部または全部は、それぞれ前記読み取り許可信号に応答して、前記保存されたデータの出力を調節する読み取り保安部をさらに備え、
前記読み取り許可信号は、
前記保存されたデータを読み取るか否かについての情報を有する信号であることを特徴とする請求項１５に記載のコンピュータシステム。
【請求項１７】
前記保存部は、フリップ−フロップで構成され、
前記フリップ−フロップは、データ入力端子に前記書き込み力データを伝送され、クロック入力端子に前記第１制御信号を印加されることを特徴とする請求項１６に記載のコンピュータシステム。
【請求項１８】
前記書き込み保安部は、
前記書き込み信号及び前記アドレス信号を入力し、これを論理積して書き込み選択信号を出力する第１ＡＮＤゲートと、
前記書き込み選択信号と前記書き込み許可信号とを入力し、これを論理積して前記第１制御信号を出力する第２ＡＮＤゲートと、を備え、
前記読み取り保安部は、
前記保存部の出力信号と前記読み取り許可信号とを入力し、これを論理積して出力する第３ＡＮＤゲートを備えることを特徴とする請求項１６に記載のコンピュータシステム。
【請求項１９】
前記多数のレジスタセルのうち一部または全部は、それぞれ前記書き込み信号及び前記アドレス信号が何れも活性化レベルで印加されれば、活性化レベルで出力される書き込み選択信号に応答して、１回書き込み調節信号を非活性化状態で出力する１回書き込み調節部をさらに備え、
前記１回書き込み調節信号は、前記書き込み許可信号入力端に伝送されることを特徴とする請求項１５に記載のコンピュータシステム。
【請求項２０】
前記多数のレジスタセルのうち一部または全部は、それぞれ前記書き込み信号及び前記アドレス信号が何れも活性化レベルで印加されれば、活性化レベルで出力される書き込み選択信号に応答して、１回書き込み調節信号を非活性化状態で出力する１回書き込み調節部をさらに備え、
前記１回書き込み調節信号は、前記書き込み許可信号の入力端に伝送され、
前記１回書き込み調節信号の反転信号は、前記読み取り許可信号の入力端に伝送されることを特徴とする請求項１６に記載のコンピュータシステム。
【請求項２１】
ＣＰＵと、
多数のレジスタセルを備えるレジスタアレイ及び保安信号発生部を備えるレジスタアレイブロックと、
前記ＣＰＵ、及び前記レジスタアレイブロック間の信号伝送を可能にするデータバスと、を備え、
前記保安信号発生部は、
前記ＣＰＵまたは外部から印加される保安要請に応答して、入力データの前記レジスタセルへの書き込みを許可する書き込み許可信号を出力し、
前記多数のレジスタセルのうち一部または全部は、それぞれ書き込み信号、アドレス信号及び前記書き込み許可信号に応答して、書き込み動作の可否を調節する第１制御信号を出力する書き込み保安部と、
前記第１制御信号に応答して、前記書き込み力データを書き込んで保存する保存部と、を備え、
前記書き込み許可信号は、
前記書き込まれたデータを保護するか否かについての情報を有する信号であることを特徴とするコンピュータシステム。
【請求項２２】
前記保安信号発生部は、
前記ＣＰＵまたは外部から印加される保安要請に応答して、前記レジスタセルに保存されたデータへの読み取りを許可する読み取り許可信号をさらに出力し、
前記多数のレジスタセルのうち一部または全部は、それぞれ前記読み取り許可信号に応答して、前記保存されたデータの出力を調節する読み取り保安部をさらに備え、
前記読み取り許可信号は、
前記保存されたデータを読み取るか否かについての情報を有する信号であることを特徴とする請求項２１に記載のコンピュータシステム。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図２】
【図３Ａ】
【図３Ｂ】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【公開番号】特開２００９−２０８８０（Ｐ２００９−２０８８０Ａ）
【公開日】平成２１年１月２９日（２００９．１．２９）
【国際特許分類】
【出願番号】特願２００８−１７４６６１（Ｐ２００８−１７４６６１）
【出願日】平成２０年７月３日（２００８．７．３）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】ＳＡＭＳＵＮＧ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ ４４２−７４２（ＫＲ）
【Ｆターム（参考）】
【公開日】平成２１年１月２９日（２００９．１．２９）
【国際特許分類】
【出願日】平成２０年７月３日（２００８．７．３）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】ＳＡＭＳＵＮＧ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ ４４２−７４２（ＫＲ）
【Ｆターム（参考）】
[ Back to top ]