信号処理装置及び信号再生装置
【課題】
高記録密度化に対応し、符号間干渉や隣接トラックの影響を排除して安定した動作を行い得る信号処理装置及び信号再生装置を実現する。
【解決手段】
再生信号から基準クロックを生成する基準クロック生成手段と、基準クロックと再生信号との位相誤差を検出して位相検出信号を生成する位相検出手段と、位相検出信号に基づいて基準クロックの位相を補正するクロック補正手段と、検出した位相誤差が所定の位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを位相検出信号における位相誤差を検出した変化点以降の変化点に付加する信号補正手段とを信号処理装置に設けた。
高記録密度化に対応し、符号間干渉や隣接トラックの影響を排除して安定した動作を行い得る信号処理装置及び信号再生装置を実現する。
【解決手段】
再生信号から基準クロックを生成する基準クロック生成手段と、基準クロックと再生信号との位相誤差を検出して位相検出信号を生成する位相検出手段と、位相検出信号に基づいて基準クロックの位相を補正するクロック補正手段と、検出した位相誤差が所定の位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを位相検出信号における位相誤差を検出した変化点以降の変化点に付加する信号補正手段とを信号処理装置に設けた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号処理装置及び信号再生装置に関し、光ディスク装置やハードディスクドライブ等の円盤状記録媒体の再生装置に適用して好適なものである。
【背景技術】
【０００２】
従来、光ディスクや光磁気ディスク、磁気ディスク等の円盤状の記録媒体に対して記録や再生を行う記録再生装置が広く実用化されており、このような記録再生装置においてはＰＬＬ回路を用いて再生信号から基準クロックを生成している（例えば、特許文献１参照）。そして、このような記録再生装置においては、記録密度や信頼性の向上が求められている。
【０００３】
図５は光ディスク装置１の構成を示す。通常、光ディスク装置１においては光ディスク２を脱着可能になされており、これにより光ディスク２自体にアドレス情報やトラッキング制御用の軌道制御情報等が記入されている。光ディスク２には軌道制御用として円周状あるいは螺旋状の凹凸の溝構造、あるいは凹（または凸）のピット列の集合構造をもつ。さらにアドレス情報が、記録された信号の中の所定の位置に記入されたり、あるいは凹凸の溝構造あるいは凹（または凸）のピット列を特定の周波数でうねらせ（ウォブリング）当該うねりに意図的に偏差を与える方法によって記入されている。
【０００４】
光ディスク装置１は、光ディスク２を概略一定の回転速度、または線速度に保つ駆動部３と、当該光ディスク２に対してデータの記録や再生を行う光ピックアップ５を所定の位置に保持し、制御命令等によってその位置の移動を正確に行う記録再生部４とを有している。光ディスク２を装着する際には、当該光ディスク２をターンテーブル６上に載置した後、上部からディスク押さえ７によって光ディスク２を挟持することにより、スピンドルモータ８の回転軸と光ディスク２の中心位置を正確に合致させる。スピンドルモータ８は図示しない制御回路によって、上述したアドレス情報を用いて所望の回転速度に制御される。
【０００５】
光ピックアップ４には、レーザ光を集光及び受光する為の対物レンズ９の位置を電磁力によって保持制御する２軸デバイスや、レーザ光の光源であるレーザダイオード、レーザ光の戻りビームを電気信号に変換するＰＤＩＣ（Photo Detecting IC）等を有している。
【０００６】
光ピックアップ５は、受光した戻りビームを光電変換してなるＲＦ信号を、後述する信号処理回路２０（図６）に出力する。信号処理回路２０はＲＦ信号から記録データを読み取るとともに、２軸デバイスやスピンドルモータ８、並びに光ピックアップ５を移動させるためのスレッドモーター１０を制御する。これらの制御の結果、光ピックアップ５から出射されるレーザ光は所望のトラック上に適切に照射される。またスレッドモーター１０の回転力は減速ギア１１及び送り軸１２を介して光ピックアップ５に伝達され、当該光ピックアップ５を往復駆動する。
【０００７】
次に、光ディスク装置１の信号処理回路２０の構成を、図６を用いて説明する。信号処理回路２０のイコライザアンプ２１は、光ピックアップ５から供給されるＲＦ信号Ｓ１の高周波領域のゲインや位相を調整して波形歪みを補正し、当該ＲＦ信号Ｓ１に対してディジタル処理を行い判定を行うサンプリング回路２２と、当該サンプリング回路に対して時間基準を与えるＰＬＬ回路３０に供給する。
【０００８】
ＰＬＬ回路３０は、コンパレータ３１、位相検出器３２，ローパスフィルタ３３，ＶＣＯ（Voltage Control Oscillator）３４，１／ｍ分周器３５及び１／ｎ分周器３６で構成される。この実施例ではｍ＝１、ｎ＝２である。
【０００９】
まず、基準クロックＣＫに位相ずれが無い状態におけるＰＬＬ回路３０の動作を、図７（Ａ）〜（Ｈ）を用いて説明する。図７（Ａ）は光ディスク２に記録されている記録データの一部を示し、３Ｔ、２Ｔ、２Ｔの連続信号である。この記録データはライトクロック（図７（Ｂ））に従って記録されている。そして、記録データを読み出してなるＲＦ信号Ｓ１の波形を図７（Ｃ）に示す。
【００１０】
コンパレータ３１はＲＦ信号Ｓ１を平均ＤＣレベルで２値化し、０または１の値を取るコンパレータ出力Ｓ２を生成して後段の位相検出器３２に供給する。一方１／ｎ分周器３６は、ＶＣＯ３４から供給される原発振クロックＣＫｓを１／２分周して基準クロックＣＫ（図７（Ｆ））を生成し、位相検出器３２に供給する。
【００１１】
位相検出器３２は基準クロックＣＫとコンパレータ出力Ｓ２とのＥｘＯＲ（Exclusive OR）を取り、この結果を位相検出信号Ｓ３としてローパスフィルタ３３に供給する。
【００１２】
この位相検出信号Ｓ３は、その”１”レベルと”０”レベルの時間の比率がコンパレータ出力Ｓ２と基準クロックＣＫとの位相情報に相当する。すなわち、コンパレータ出力Ｓ２の変化点とそれを挟み込む基準クロックＣＫの変化点の時間情報が位相情報となっている。原発振クロックＣＫｓ（図７（Ｅ））の１波長を１単位した場合の位相情報を図７（Ｈ）に示し、記録データにおける３Ｔ及び２Ｔに対応する波形部分の総和位相情報も”０”、すなわち誤差"０"になっていることがわかる。
【００１３】
ローパスフィルタ３３は、安定したＰＬＬ発振を行うために位相検出信号Ｓ３からクロック成分を除去し、誤差信号Ｓ４として後段のＶＣＯ３４に供給する。この例の場合、コンパレータ出力Ｓ２と基準クロックＣＫとが同期しており総和位相情報すなわち誤差が"０"であるから、当該誤差信号Ｓ４は”０”となる。ＶＣＯ３４は入力された誤差信号Ｓ４に従って原発振クロックＣＫｓを制御していく。この場合誤差"０"であるので現在の状態を維持することになる。
【００１４】
１／ｍ分周器３５は原発振クロックＣＫｓをそのままサンプリング回路２２に供給する（ｍ＝１のため）。サンプリング回路２２は、ＲＦ信号Ｓ１を原発振クロックＣＫｓ（図７（Ｅ）の立下りエッジでサンプリングし、その値を後段の回路（図示せず）に供給する。この例の場合には明らかに３T、２T、２Tのパターンである事が判定され、判定の為のマージン振幅Ｍも十分な大きさを確保できている。
【００１５】
次に、基準クロックＣＫが遅れている場合におけるＰＬＬ回路３０の動作を、図７（Ｉ）〜（Ｍ）を用いて説明する。図７（Ｉ）に示すコンパレータ出力Ｓ２は、基準クロックＣＫが遅れていない場合（図７（Ｄ））と同様であるが、原発振クロックＣＫｓ’（図７（Ｊ））の位相が若干遅れているため、これを１／ｎ分周した基準クロックＣＫ’は図７（Ｋ）に示すタイミングとなる。このため当該基準クロックＣＫ’とコンパレータ出力Ｓ２とのExclusive ORでなる位相検出信号Ｓ３’は図７（Ｌ）に示すタイミングとなる。
【００１６】
ここで、当該位相検出信号Ｓ３’の先頭部分は、コンパレータ出力Ｓ２の変化点とそれを挟み込む基準クロックＣＫ’の変化点の時間が−１／４及び３／４になっており、このことは１エッジにつき１／２の誤差を検出したことを表している。そして、記録データにおける３Ｔ及び２Ｔに対応する波形部分の総和位相情報（すなわち誤差）は”１／２”となっている。
【００１７】
上述したようにサンプリング回路２２は、入力されたＲＦ信号Ｓ１を原発振クロックＣＫｓ’の立下りエッジでサンプリングし、その値を後段の回路に供給するが、この場合マージン振幅Ｍ’（図７（Ｃ））はクロック位相ずれが無い場合に比べて小さい値となっていることが判る。
【００１８】
一方クロック補正手段としてのＶＣＯ３４には、位相検出信号Ｓ３’からクロック成分を除去された、誤差”１／２”の値を有する誤差信号Ｓ４’（図７（Ｍ））がローパスフィルタ３４から供給される。ＶＣＯ３４はこれに応じて原発振クロックＣＫｓ’の位相を進め、これにより速やかに位相が同期される。
【００１９】
以上は位相情報を０、１の２値で処理する例で説明したが、図８のように、位相情報を１、０、−１の３値で処理する方法も実現されており、同様に位相情報から誤差を抜き出してＶＣＯにフィードバックさせて安定にクロックを抽出する機能を実現している。この場合１は電源電圧レベル、−１はグランド電圧レベル、０はハイインピーダンス状態を表し、各々の時間の割合に応じて発生する終端電圧が以降の回路に与えられる。
【００２０】
さらには、時間軸情報でなくＲＦ信号Ｓ１のエッジにおけるマージン振幅から位相誤差を抽出する方法もあり、これを図９を用いて説明する。
【００２１】
まずＲＦ信号Ｓ１の極性変化点における傾きを計算する。この例では１Ｔの間に振幅が２０変化するので０．０５Ｔ／振幅となる。その後、変化点の前後のサンプリングの振幅値をもとに傾きの極性を調べる。例えば、サンプリング点Ｐ２の傾きの極性は、サンプリング点Ｐ１が負の値かつＰ３が正の値であるので極性は“正“（すなわち１）と判定される。次にＰ２のサンプリング値”３“に正の傾き係数を掛けることにより位相誤差が導かれる。すなわち、サンプリング点Ｐ２の位相誤差＝３×（１）×０．０５＝０．１５Ｔの位相誤差となる。同様に、サンプリング点Ｐ５の傾きの極性は、サンプリング点Ｐ４が正の値かつＰ６が負の値であるので極性は“負“（すなわち−１）と判定される。そして、サンプリング点Ｐ５の位相誤差は−３×（−１）×０．０５＝０．１５Ｔとなる。
【００２２】
このように、各サンプリング点でのＲＦ信号Ｓ１の振幅値を測定する事から位相誤差を導く事ができるので、このように得られた位相誤差を抜き出してからの出力を２値あるいは３値の形式に置きかえる事は容易である。続くローパスフィルタ３３（図６）以降の処理は同様であるため説明は省略する。
【特許文献１】特開平１１−７３７３９号公報（段落〔０００４〕、図１２）
【発明の開示】
【発明が解決しようとする課題】
【００２３】
上述のように光ディスク装置やハードディスクドライブの信号処理回路においては、ＰＬＬ回路によってＲＦ信号から基準クロックを生成し、以降の処理で情報が復号されていくのであるが、近年、光ディスク、磁気ディスク共に記録密度の向上が進み、光ヘッドのＭＴＦ限界や磁気ヘッドのギャップ限界に近づいている。このため、信号処理回路に与えられる信号は短い波長成分の振幅が小さくなり、ＰＬＬ回路にもその影響が出てきている。
【００２４】
このような波形の例を図１０（Ａ）に示す。記録密度が低い従来のＲＦ信号Ｓ１においては、３Ｔ部分と２Ｔ部分の振幅がほぼ同じ値を取っている。これに対し高密度のＲＦ信号Ｓ１ｈでは、３Ｔ部分の振幅も小さくなっているが、２Ｔ部分の振幅はさらに小さくなっている。これは、ヘッドの再生限界近くの成分までが復号に必要な帯域に含まれているためである。これらのＲＦ信号に対して同期している原クロックＣＫｓ及び基準クロックＣＫをそれぞれ図１０（Ｂ）及び図１０（Ｃ）に示す。
【００２５】
詳細な説明の為に、高密度のＲＦ信号Ｓ１ｈの振幅を拡大した波形を図１０（Ｄ）に示す。この拡大波形で分るように、３Ｔから２Ｔへと変化するエッジが平均ＤＣレベルを横切る位置は若干２Ｔ側にシフトしている。これは、３Ｔ（＋）の波形と２Ｔ（−）の波形の重ね合わせをした場合に、平均ＤＣレベルを横切る位置付近での信号成分が２Ｔ（−）の方が小さい為に＋方向に偏ってしまう為である（符号間干渉）。
【００２６】
この符号間干渉の影響を受けて、３Ｔから２Ｔへ変化するエッジの位相は若干の遅れ（図１０（Ｄ）に示す位相エラーｄｈ、誤差”１／８”相当）を持つ。この位相エラーｄｈは通常の場合比較的小さいので、長期的にみれば逆の３Ｔ（−）と２Ｔ（＋）の波形等の符号間干渉等と打ち消され、情報の復号には影響を及ぼさない。
【００２７】
ところが、トラッキング方向の高密度化に伴って、隣接するトラックの信号がＲＦ信号に影響を及ぼす場合がある。特に光ディスク装置の場合、光ディスクが脱着可能であるため、装着されたディスクの偏芯や傾き等によって隣接するトラックの信号の影響を大きく受ける場合がある。この場合、隣接するトラックの信号は低い周波数領域の信号として影響するため、信号処理回路から見るとＲＦ信号にＤＣオフセットが重畳されたのと同様の状態になる。
【００２８】
例えば、＋方向のＤＣオフセットが重畳された状態の信号波形は、ＲＦ信号Ｓ１ｈの波形を固定したまま平均ＤＣレベルをオフセット分だけ下げることにより、等価的に表現することができる。この場合コンパレータ出力Ｓ２は図１０（Ｅ）のようになり、このときの位相検出信号Ｓ３は図１０（Ｆ）のようになる。
【００２９】
ＤＣオフセットの影響により、ＲＦ信号Ｓ１ｈの立ち上がり及び立ち下がりにおける位相エラーが発生する。例えば３Ｔの立ち上がりにおいては−方向の位相エラーｄ１が生じ、３Ｔの立ち下がりにおいては＋方向の位相エラーｄ２が生じている。
【００３０】
原理的には符号間干渉が無い場合、位相エラーｄ１及びｄ２の合成値は“０”になるのであるが、この場合前述の高密度化によるエラーｄｈに加え、３Ｔ部分における立ち上がりの傾きよりも立ち下りの傾きが緩やかであるため、位相エラーｄ１（誤差”１／８”相当）よりも位相エラーｄ２（誤差”−３／８”相当）が大きく、このためＤＣオフセットが無い場合の位相エラーｄｈ（誤差”１／８”相当）に比べて位相エラー（ｄ２−ｄ１＝−３／８−１／８＝−１／４）が増大し、これによりＰＬＬ回路が正常に動作せず、信号を正確に復号できなくなることがある。
【００３１】
このように従来の信号処理回路においては、符号間干渉及び隣接トラックの影響によって信号を正確に復号し得ないことがあるという問題があった。
【００３２】
本発明は以上の点を考慮してなされたもので、高記録密度化に対応し、符号間干渉や隣接トラックの影響を排除して安定した動作を行い得る信号処理装置及び信号再生装置を実現しようとするものである。
【課題を解決するための手段】
【００３３】
かかる課題を解決するため本発明においては、再生信号から基準クロックを生成する基準クロック生成手段と、基準クロックと再生信号との位相誤差を検出して位相検出信号を生成する位相検出手段と、位相検出信号に基づいて基準クロックの位相を補正するクロック補正手段と、検出した位相誤差が所定の位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを、位相検出信号における位相誤差を検出した変化点以降の変化点に付加する信号補正手段とを信号処理装置に設けた。
【００３４】
位相誤差が位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを位相検出信号における位相誤差を検出した変化点以降の変化点に付加することにより、簡易な構成で、確実に符号間干渉や隣接トラックの影響を排除することができる。
【発明の効果】
【００３５】
本発明によれば、位相誤差が位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを位相検出信号における位相誤差を検出した変化点以降の変化点に付加することにより、簡易な構成で、確実に符号間干渉や隣接トラックの影響を排除して安定した動作を行い得る信号処理装置及び信号再生装置を実現することができる。
【発明を実施するための最良の形態】
【００３６】
以下、図面について、本発明の一実施の形態を詳述する。
【００３７】
（１）光ディスク装置の全体構成
図６との対応部分に同一符号を付して示す図１において、４０は全体として本発明を適用した光ディスク装置を示し、装着した光ディスク（図示せず）に対してデータの記録や再生を行う信号再生手段としてのディスクドライブ部４１と、当該ディスクドライブ部４１に対して送受する各種信号の処理を行う信号処理回路４２とを有している。この信号処理回路４２は、ＰＬＬ回路４３が有する位相検出器４４の構成が異なる以外は、図６に示した信号処理回路２０と同一の構成を有している。
【００３８】
信号処理回路４１のイコライザアンプ２１は、ディスクドライブ部４１が光ディスクから再生したＲＦ信号Ｓ１に対して高周波領域のゲインや位相を調整して波形歪みを補正し、サンプリング回路２２及びＰＬＬ回路４３に供給する。
【００３９】
基準クロック生成手段としてのＰＬＬ回路４３は、コンパレータ３１、位相検出器４４、ローパスフィルタ３３、ＶＣＯ３４、１／ｍ分周器３５及び１／ｎ分周器３６で構成される。
【００４０】
コンパレータ３１はＲＦ信号Ｓ１を平均ＤＣレベルで２値化し、０または１の値を取るコンパレータ出力Ｓ２を生成して後段の位相検出器４４に供給する。一方１／ｎ分周器３６は、ＶＣＯ３４から供給される原発振クロックＣＫｓを１／２分周して基準クロックＣＫを生成し、位相検出器４４に供給する。
【００４１】
位相検出器４４は基準クロックＣＫとコンパレータ出力Ｓ２とのＥｘＯＲを取り、この結果を位相検出信号Ｓ３としてローパスフィルタ３３に供給する。この位相検出信号Ｓ３は、その”１”レベルと”０”レベルの時間の比率がコンパレータ出力Ｓ２と基準クロックＣＫとの位相情報に相当する。ローパスフィルタ３３は位相検出信号Ｓ３からクロック成分を除去し、誤差信号Ｓ４としてクロック補正手段としてのＶＣＯ３４に供給する。
【００４２】
１／ｍ分周器３５は原発振クロックＣＫｓをそのままサンプリング回路２２に供給する（ｍ＝１のため）。サンプリング回路２２は、ＲＦ信号Ｓ１を原発振クロックＣＫｓの立下りエッジでサンプリングし、その値を後段の回路（図示せず）に供給する。
【００４３】
（２）本発明による位相検出器
（２−１）位相検出器の構成
まず、本発明の特徴である位相検出器４４の構成を説明する。位相検出器４４の第１のＥｘＯＲ４４は、基準クロックＣＫとコンパレータ出力Ｓ２とのＥｘＯＲを取り、この結果を位相検出信号Ｓ３として、後段の第２のＥｘＯＲ４５を介してローパスフィルタ３３（図１）に供給する。
【００４４】
ここで上述したように、光ディスクの高記録密度化に伴い、ＲＦ信号における符号間干渉や隣接トラックの影響によるＤＣオフセットによって、コンパレータ出力Ｓ２に位相エラーが発生し、これにより正常にＰＬＬを行い得なくなるという問題がある。このため本発明の位相検出器４４は、コンパレータ出力Ｓ２における位相エラーを検出して位相検出信号Ｓ３を補正するための補正パルスＳ５０を生成する信号補正手段としての補正パルス生成部５０を有している。
【００４５】
この補正パルス生成部５０には、コンパレータ出力Ｓ２（図３（Ｅ））及び原発振クロックＣＫｓ（図３（Ａ））が入力される。遅延器５１は原発振クロックＣＫｓを９０°遅延して遅延原発振クロックＣＫｓｄ（図３（Ｂ））を生成し、これを第２のフリップフロップ回路５５のＣＫ入力端、インバータ５２及びＮＯＲ５３に供給する。
【００４６】
インバータ５２は遅延原発振クロックＣＫｓｄを反転して反転原発振クロックＣＫｓｄｒを生成し、これを第３のフリップフロップ回路５６及び第４のフリップフロップ回路５９のＣＫ入力端に供給する。ＮＯＲ５３は原発振クロックＣＫｓ及び遅延原発振クロックＣＫｓｄに対してＮＯＲ演算をおこない、この結果をＮＯＲ出力Ｎｏｒ１（図３（Ｄ））として第１のＡＮＤ６０及び第２のＡＮＤ６１に供給する。
【００４７】
第１のフリップフロップ回路５４は、Ｄ入力端に入力したコンパレータ出力Ｓ２及びＣＫ入力端に入力した原発振クロックＣＫｓに基づいて第１のフリップフロップ出力ＦＦ１（図３（Ｇ））を生成し、これを第３のＥｘＯＲ５７及び第４のＥｘＯＲ５８に供給する。
【００４８】
同様に第２のフリップフロップ回路５５は、Ｄ入力端に入力したコンパレータ出力Ｓ２及びＣＫ入力端に入力した遅延原発振クロックＣＫｓｄに基づいて第２のフリップフロップ出力ＦＦ２（図３（Ｈ））を生成し、これを第４のＥｘＯＲ５８に供給する。
【００４９】
さらに第３のフリップフロップ回路５６は、Ｄ入力端に入力したコンパレータ出力Ｓ２及びＣＫ入力端に入力した反転原発振クロックＣＫｓｄｒに基づいて第３のフリップフロップ出力ＦＦ３（図３（Ｉ））を生成し、これを第３のＥｘＯＲ及び第４のＥｘＯＲ５８に供給する。
【００５０】
第３のＥｘＯＲ５７は、第１のフリップフロップ出力ＦＦ１及び第３のフリップフロップ出力ＦＦ３に対してＥｘＯＲ演算を行い、この結果を第３のＥｘＯＲ出力Ｘｏｒ３（図３（Ｊ））として第４のフリップフロップ回路５９のＤ入力端に供給する。同様に第４のＥｘＯＲ５８は、第１のフリップフロップ出力ＦＦ１及び第２のフリップフロップ出力ＦＦ２に対してＥｘＯＲ演算を行い、この結果を第４のＥｘＯＲ出力Ｘｏｒ４（図３（Ｌ））として第４のフリップフロップ回路５９のＤ入力端に供給する。
【００５１】
第４のフリップフロップ回路５９は、Ｄ入力端に入力した第３のＥｘＯＲ出力Ｘｏｒ３とＣＫ入力端に入力した反転原発振クロックＣＫｓｄｒに基づいて第４のフリップフロップ出力ＦＦ４（図３（Ｋ））を生成し、これを第１のＡＮＤ６０に供給する。
【００５２】
第１のＡＮＤ６０は、第４のフリップフロップ出力ＦＦ４及びＮＯＲ出力Ｎｏｒ１に対してＡＮＤ演算を行い、この結果を第１のＡＮＤ出力Ａｎｄ１としてＯＲ６２に供給する。同様に第２のＡＮＤ６１は、第４のＥｘＯＲ出力Ｘｏｒ４及びＮＯＲ出力Ｎｏｒ１に対してＡＮＤ演算を行い、この結果を第２のＡＮＤ出力Ａｎｄ２としてＯＲ６２に供給する。
【００５３】
ＯＲ６２は、第１のＡＮＤ出力Ａｎｄ１及び第２のＡＮＤ出力Ａｎｄ２に対してＯＲ演算を行い、この結果を位相エラーを補正するための補正パルスＳ５０として、第２のＥｘＯＲ４５に供給する。
【００５４】
そして信号補正手段としての第２のＥｘＯＲ４５は、位相検出信号Ｓ３及び補正パルスＳ５０に対してＥｘＯＲ演算を行うことにより、当該位相検出信号Ｓ３における位相エラーの影響を補正してローパスフィルタ３３（図１）に供給する。
【００５５】
（２−２）位相エラーがある場合の動作
次に、コンパレータ出力Ｓ２に大きな位相エラーが発生している場合における位相検出器４４の動作を、図４のタイミングチャートを用いて説明する。この例では、コンパレータ出力Ｓ２（図４（Ｅ））の前半で大きな位相遅れが、後半で大きな位相進みが生じている。このコンパレータ出力Ｓ２において、本来クロックに同調している場合における信号の理想変化点をＰ１〜Ｐ４で示すとともに、各理想変化点から実際の変化点までの位相差をそれぞれＦ１〜Ｆ４の囲み枠で示す。この状態における位相検出信号Ｓ３には大きな位相エラーが含まれている。
【００５６】
まず、コンパレータ出力Ｓ２前半の位相遅れ部分について説明する。第３のＥｘＯＲ５７は第１のフリップフロップ出力ＦＦ１（図４（Ｇ））及び第３のフリップフロップ出力ＦＦ３（図４（Ｉ））を入力し、図４（Ｊ）に示す第３のＥｘＯＲ出力Ｘｏｒ３を出力する。
【００５７】
そして第４のフリップフロップ回路５９は、Ｄ入力端に入力される第３のＥｘＯＲ出力Ｘｏｒ３とＣＫ入力端に入力される反転原発振クロックＣＫｓｄｒから、図４（Ｋ）に示す第４のフリップフロップ出力ＦＦ４を生成する。
【００５８】
この第４のフリップフロップ出力ＦＦ４は、直前の遅れ検出区間（遅延クロックＣＫｓｄの立ち下がりから原発振クロックＣＫｓの立ち上がりまで）にコンパレータ出力Ｓ２の変化点がある場合（極性変化があった場合）に“１”が生成される。この場合では、本来Ｐ１にあるべきコンパレータ出力Ｓ２の立ち上がりやＰ２にあるべき立ち下がりが、それぞれ対応する遅れ検出区間まで遅れてきている事を検出している。
【００５９】
この遅れのため、位相検出信号Ｓ３（図４（Ｆ））にも遅れ方向の大きな位相誤差Ｆ１、Ｆ２が発生している。なお、ここで位相進み／遅れ誤差と第１のＥｘＯＲ４４の “１”／“０”の極性が一致しないが、これはこの図４に置ける信号例が、基準クロックの偶数の長さの例であるからである。偶数の場合は、誤差が相殺されてしまうが、奇数の場合誤差の極性が一致して誤差が発生する。ＰＬＬ回路の動作としては確率的にランダムとなる系を想定しているので、総合的には位相進み／遅れ誤差と第１のＥｘＯＲ４４の“１”/“０”の極性が一致するのである。
【００６０】
本来、ＰＬＬ回路が動作しクロックが同調している場合には、殆どの極性変化が各理想変化点付近に集中するはずであり、上述のごとく、この大きな位相誤差Ｆ１、Ｆ２はＲＦ信号Ｓ１の振幅が小さい事と隣接トラックからの漏洩信号に起因する誤検出が起こった結果を示している。その為、これらの大きな位相誤差を抑制すれば、この影響を小さくすることができる。
【００６１】
上述の通り、遅れ検出区間にコンパレータ出力の立ち上がり又は立ち下がりがあった場合、第４のフリップフロップ出力ＦＦ４が”１”となる。第４のフリップフロップ出力ＦＦ４が“１”を示している区間では、当該第４のフリップフロップ出力ＦＦ４及びＮＯＲ出力Ｎｏｒ１（図４（Ｄ））についてのＡＮＤ演算結果でなる第１のＡＮＤ出力Ａｎｄ１（図４（Ｍ））は“１”となる。そしてＯＲ６２の出力でなる補正パルスＳ５０は、図４（Ｏ）に示すように、基準クロックＣＫの立ちあがりの直前に原発振クロックＣＫｓの１／４の長さだけ“１”を生成する。
【００６２】
上述したように第２のＥｘＯＲ４５は、この補正パルスＳ５０と位相検出信号Ｓ３とののＥｘＯＲ演算を行うことにより当該位相検出信号Ｓ３に対して位相補正を行う。
【００６３】
すなわち、基準クロックＣＫの立ちあがり直前の補正パルスＳ５０の“１”は、補正前の位相検出信号Ｓ３（図４（Ｆ））における変化点Ｐ５及びＰ６を、図４（Ｐ）に示す補正後の位相検出信号Ｓ３における変化点Ｐ５ａ及びＰ６ａまで、原発振クロックＣＫｓの１／４の長さだけ移動させる。この結果位相誤差としては、Ｇ１及びＧ２で示される進み方向の補正値が付加されることになる。
【００６４】
このため、最初の立ち上がり検出部分における原発振クロックＣＫｓの１／４以上の遅れ位相誤差Ｆ１は１／４の進み位相の補正値Ｇ１によって相殺され、残りの値が補正後の遅れ誤差となる。同様に、次の立ち下がり検出部分でも、遅れ位相誤差Ｆ２を補正値Ｇ２で相殺した残り値が補正後の遅れ誤差となる。
【００６５】
コンパレータ出力Ｓ２後半の位相進み部分についても同様である。第４のＥｘＯＲ５８は第１のフリップフロップ出力ＦＦ１（図４（Ｇ））及び第２のフリップフロップ出力ＦＦ２（図４（Ｈ））を入力し、図４（Ｌ）に示す第４のＥｘＯＲ出力Ｘｏｒ４を出力する。
【００６６】
そして、第４のＥｘＯＲ出力Ｘｏｒ４及びＮＯＲ出力Ｎｏｒ１（図４（Ｄ））についてのＡＮＤ演算結果でなる第２のＡＮＤ出力Ａｎｄ２（図４（Ｎ））は、基準クロックＣＫの立ちあがりの直前に原発振クロックＣＫｓの１／４の長さだけ“１”を生成する。
【００６７】
この補正パルスＳ５０の“１”は、補正前の位相検出信号Ｓ３（図４（Ｆ））における変化点Ｐ７及びＰ８を、図４（Ｐ）に示す補正後の位相検出信号Ｓ３における変化点Ｐ８ａ及びＰ８ａまで、原発振クロックＣＫｓの１／４の長さだけ移動させる。この結果位相誤差としては、Ｇ３及びＧ４で示される遅れ方向の補正値が付加されることになる。
【００６８】
このため、進み位相誤差Ｆ３は遅れ位相の補正値Ｇ３によって相殺され、残りの値が補正後の遅れ誤差となる。同様に、進み位相誤差Ｆ４を補正値Ｇ４で相殺した残り値が補正後の遅れ誤差となる。
【００６９】
かくして位相検出器４４は、コンパレータ出力Ｓ２において原発振クロックＣＫｓの１／４以上の位相エラーを検出したとき、これを相殺する方向の補正パルスを位相検出信Ｓ３に付加する。
【００７０】
（２−３）位相エラーが無い場合の動作
次に、コンパレータ出力Ｓ２に位相エラーが発生していない状態における位相検出器４４の動作を、図３のタイミングチャートを用いて説明する。
【００７１】
この状態においては、遅延原発振クロックＣＫｓｄの立ち下がりから原発振クロックＣＫｓの立ち上がりまでの検出区間にコンパレータ出力Ｓ２（図３（Ｅ））の変化点が無いため、第４のフリップフロップ出力ＦＦ４（図３（Ｋ））は全区間で”０”となる。同様に原発振クロックＣＫｓの立ち上がりから遅延原発振クロックＣＫｓｄの立ち下がりまでの検出区間にコンパレータ出力Ｓ２の変化点が無いため、第４のＥｘＯＲ出力Ｘｏｒ４（図３（Ｌ））は遅延原発振クロックＣＫｓｄの立ち上がり以降のタイミングで “０”となり、ＮＯＲ出力Ｎｏｒ１（図３（Ｄ））と同時に”１”となる区間は存在しなくなる。
【００７２】
このため第１のＡＮＤ出力Ａｎｄ１及び第２のＡＮＤ出力Ａｎｄ２はいずれも全区間で”０”となり、従って補正パルスＳ５０は常に“０”となり、これにより位相検出信号Ｓ３は位相補正を受けることなく、そのままローパスフィルタ３３に供給される。
【００７３】
（３）動作及び効果
以上の構成において、位相検出器４４は、コンパレータ出力Ｓ２の変化点における位相誤差を常に監視し、当該位相誤差が判断基準値となる原発振クロックＣＫｓの１／４を越えたとき、検出した位相誤差を相殺する方向の位相を有する原発振クロックＣＫｓの１／４長の補正パルスを、位相検出信号Ｓ３における位相誤差を検出した変化点以降の変化点に付加するようにした。
【００７４】
これにより、位相検出信号Ｓ３に生じる判断基準値以上の位相誤差を選択的に抑制し、符号間干渉及び隣接トラックの影響を排除して、安定したＰＬＬ動作を行わせることができる。
【００７５】
（４）他の実施の形態
なお上述の実施の形態においては、信号の位相情報を０、１の２値で処理する場合について述べたが、本発明はこれに限らず、図８に示した位相情報を１、０、−１の３値で処理する場合にも適用することができる。すなわち、まずコンパレータ信号Ｓ２の変化点で発生する位相誤差の大きさを同様に検出する。その回路例は上述の実施の形態と同じ構成が使えるので省略する。その検出結果、ある一定以上の大きさの誤差が発生した場合には、上述と同じタイミングで反対方向の誤差出力を付加するようにすれば良い。
【００７６】
さらに、図９に示したＲＦ信号の振幅から位相誤差を抽出する場合にも適用することができる。この場合、振幅のサンプリング値が一定以上の大きさが測定された場合には一定の相殺する振幅値を加えた値に変換するか、あるいは一定の振幅値に置きかえる等の演算処理を行う事によって容易に実現できる。
【００７７】
しかし、図２に示す位相検出器４４が効果的に動作するのは、基準クロックＣＫが理想クロックと周波数的に同じである事が前提となっている。例えば、再生動作開始時に基準クロックＣＫを初期値から理想クロックと同じ周波数に持ち込む場合には、ＥｘＯＲ回路の信号反転の位置が今回の範囲に制限されず、所望の効果が期待できない。そればかりではなく、発生する位相誤差の大きい情報を抑制する事になるので回路全体の利得が小さくなり、基準クロックＣＫを初期値から理想クロックと同じ周波数に持ち込む為の時間が大きくなるという欠点が生じる。この事は、再生動作開始時等においては本回路による位相検出信号Ｓ３の補正を行わないほうが、より良い再生処理をする事が出来る事を示している。
【００７８】
この点に鑑みて、本発明による図２のような位相検出器４４と従来のＥｘＯＲ型の位相検出器とを併設し、これらを切替手段によって適宜切り替えて使用するようにすれば、理想的な再生信号処理を実現出来る。すなわち、再生動作開始時等には従来の位相検出器を動作させ、以降の処理で、基準クロックＣＫが理想クロックと周波数的に同じである事を検出した後に、本発明による位相検出器４４に切り替えて位相検出信号Ｓ３の補正を行うようにすれば、より良い再生動作を実現できる。
【００７９】
基準クロックＣＫが理想クロックと周波数的に同じである事を検出する為の方法としては、予め決められた固定パターン、例えばフレームシンク信号が安定して検出できた事で行う方法が有力である。この場合、図示しない後段の信号処理回路において、ＲＦ信号からフレームシンク信号を安定して検出できたことを示すフレームシンク検出信号を生成するようにし、切替手段はフレームシンク検出信号が入力されている時は本発明による位相検出器４４を選択し、当該フレームシンク検出信号が入力されていない時は従来のＥｘＯＲ型の位相検出器を選択するようにすればよい。
【００８０】
あるいは、ディスク内の主信号に付加された正誤判定用のパリティの演算結果の正常判定が安定して続く事により、基準クロックＣＫが理想クロックと周波数的に同じであると判定するようにしても良い。この場合、図示しない後段のパリティ判定回路においてパリティが正常であることを示すパリティ検出信号を生成するようにし、切替手段はパリティ検出信号が入力されている時は本発明による位相検出器４４を選択して位相検出信号Ｓ３の補正を行い、当該パリティ検出信号が入力されていない時は従来のＥｘＯＲ型の位相検出器を選択するようにすればよい。
【００８１】
このように本発明は、発生する位相誤差全てで位相誤差の大きさを検出し、その結果によって誤差を抑制する方法であるが、上述のように大きな位相誤差が発生する原因は短い長さの再生信号の振幅が小さくなることに起因している。この為、上述のような相殺処理は再生振幅の小さい波形の場合に限定されるはずである。ところが、極性の変化する時点では次ぎの極性変化点がどこに位置されるのか判定できず、これまでの説明の例のように変化点検出と同時に相殺誤差を加えるか否かを判断できないのである。
【００８２】
この場合、前述の回路にフリップフロップ回路を用いた長さ検出回路を追加し、一定の長さを検出した場合にのみ相殺する誤差を検出に要した時間の後のタイミングで付加する構成にすれば良い。この場合、原理的には前述の回路例よりは応答速度が遅れる事になるが、実際には殆ど問題とはならないレベルである。
【００８３】
このように、検出した時点から一定時間以上離れた時点に大きな位相誤差を相殺する為の位相誤差を付加するようにすれば、符号間干渉を正しく補正することができる。
【００８４】
さらに上述の実施の形態においては、光ディスク装置の信号処理回路に本発明を適用した場合について述べたが、本発明はこれに限らず、ハードディスクドライブ等の各種記録再生装置の信号処理回路に本発明を適用することができる。
【産業上の利用可能性】
【００８５】
本発明の信号処理装置は、光ディスク装置やハードディスクドライブに適用できる。
【図面の簡単な説明】
【００８６】
【図１】光ディスク装置の全体構成を示すブロック図である。
【図２】本発明による位相検出器の構成を示す回路図である。
【図３】位相誤差が無い場合のタイミングチャートである。
【図４】位相誤差がある場合のタイミングチャートである。
【図５】光ディスクの構成を示す略線的斜視図である。
【図６】信号処理回路の構成を示すブロック図である。
【図７】ＰＬＬ回路の動作を示すタイミングチャートである。
【図８】３値の場合のＰＬＬ回路の動作を示すタイミングチャートである。
【図９】マージン振幅から位相誤差を抽出する場合の説明に供するタイミングチャートである。
【図１０】位相エラーの説明に供するタイミングチャートである。
【符号の説明】
【００８７】
１、４０……光ディスク装置、２０、４２……信号処理回路、２１……イコライザアンプ、２２……サンプリング回路、３１……コンパレータ、３２、４４……位相検出器、３３……ローパスフィルタ、３４……ＶＣＯ、３５……１／ｍ分周器、３６……１／ｎ分周器、５０……補正パルス生成部。
【技術分野】
【０００１】
本発明は信号処理装置及び信号再生装置に関し、光ディスク装置やハードディスクドライブ等の円盤状記録媒体の再生装置に適用して好適なものである。
【背景技術】
【０００２】
従来、光ディスクや光磁気ディスク、磁気ディスク等の円盤状の記録媒体に対して記録や再生を行う記録再生装置が広く実用化されており、このような記録再生装置においてはＰＬＬ回路を用いて再生信号から基準クロックを生成している（例えば、特許文献１参照）。そして、このような記録再生装置においては、記録密度や信頼性の向上が求められている。
【０００３】
図５は光ディスク装置１の構成を示す。通常、光ディスク装置１においては光ディスク２を脱着可能になされており、これにより光ディスク２自体にアドレス情報やトラッキング制御用の軌道制御情報等が記入されている。光ディスク２には軌道制御用として円周状あるいは螺旋状の凹凸の溝構造、あるいは凹（または凸）のピット列の集合構造をもつ。さらにアドレス情報が、記録された信号の中の所定の位置に記入されたり、あるいは凹凸の溝構造あるいは凹（または凸）のピット列を特定の周波数でうねらせ（ウォブリング）当該うねりに意図的に偏差を与える方法によって記入されている。
【０００４】
光ディスク装置１は、光ディスク２を概略一定の回転速度、または線速度に保つ駆動部３と、当該光ディスク２に対してデータの記録や再生を行う光ピックアップ５を所定の位置に保持し、制御命令等によってその位置の移動を正確に行う記録再生部４とを有している。光ディスク２を装着する際には、当該光ディスク２をターンテーブル６上に載置した後、上部からディスク押さえ７によって光ディスク２を挟持することにより、スピンドルモータ８の回転軸と光ディスク２の中心位置を正確に合致させる。スピンドルモータ８は図示しない制御回路によって、上述したアドレス情報を用いて所望の回転速度に制御される。
【０００５】
光ピックアップ４には、レーザ光を集光及び受光する為の対物レンズ９の位置を電磁力によって保持制御する２軸デバイスや、レーザ光の光源であるレーザダイオード、レーザ光の戻りビームを電気信号に変換するＰＤＩＣ（Photo Detecting IC）等を有している。
【０００６】
光ピックアップ５は、受光した戻りビームを光電変換してなるＲＦ信号を、後述する信号処理回路２０（図６）に出力する。信号処理回路２０はＲＦ信号から記録データを読み取るとともに、２軸デバイスやスピンドルモータ８、並びに光ピックアップ５を移動させるためのスレッドモーター１０を制御する。これらの制御の結果、光ピックアップ５から出射されるレーザ光は所望のトラック上に適切に照射される。またスレッドモーター１０の回転力は減速ギア１１及び送り軸１２を介して光ピックアップ５に伝達され、当該光ピックアップ５を往復駆動する。
【０００７】
次に、光ディスク装置１の信号処理回路２０の構成を、図６を用いて説明する。信号処理回路２０のイコライザアンプ２１は、光ピックアップ５から供給されるＲＦ信号Ｓ１の高周波領域のゲインや位相を調整して波形歪みを補正し、当該ＲＦ信号Ｓ１に対してディジタル処理を行い判定を行うサンプリング回路２２と、当該サンプリング回路に対して時間基準を与えるＰＬＬ回路３０に供給する。
【０００８】
ＰＬＬ回路３０は、コンパレータ３１、位相検出器３２，ローパスフィルタ３３，ＶＣＯ（Voltage Control Oscillator）３４，１／ｍ分周器３５及び１／ｎ分周器３６で構成される。この実施例ではｍ＝１、ｎ＝２である。
【０００９】
まず、基準クロックＣＫに位相ずれが無い状態におけるＰＬＬ回路３０の動作を、図７（Ａ）〜（Ｈ）を用いて説明する。図７（Ａ）は光ディスク２に記録されている記録データの一部を示し、３Ｔ、２Ｔ、２Ｔの連続信号である。この記録データはライトクロック（図７（Ｂ））に従って記録されている。そして、記録データを読み出してなるＲＦ信号Ｓ１の波形を図７（Ｃ）に示す。
【００１０】
コンパレータ３１はＲＦ信号Ｓ１を平均ＤＣレベルで２値化し、０または１の値を取るコンパレータ出力Ｓ２を生成して後段の位相検出器３２に供給する。一方１／ｎ分周器３６は、ＶＣＯ３４から供給される原発振クロックＣＫｓを１／２分周して基準クロックＣＫ（図７（Ｆ））を生成し、位相検出器３２に供給する。
【００１１】
位相検出器３２は基準クロックＣＫとコンパレータ出力Ｓ２とのＥｘＯＲ（Exclusive OR）を取り、この結果を位相検出信号Ｓ３としてローパスフィルタ３３に供給する。
【００１２】
この位相検出信号Ｓ３は、その”１”レベルと”０”レベルの時間の比率がコンパレータ出力Ｓ２と基準クロックＣＫとの位相情報に相当する。すなわち、コンパレータ出力Ｓ２の変化点とそれを挟み込む基準クロックＣＫの変化点の時間情報が位相情報となっている。原発振クロックＣＫｓ（図７（Ｅ））の１波長を１単位した場合の位相情報を図７（Ｈ）に示し、記録データにおける３Ｔ及び２Ｔに対応する波形部分の総和位相情報も”０”、すなわち誤差"０"になっていることがわかる。
【００１３】
ローパスフィルタ３３は、安定したＰＬＬ発振を行うために位相検出信号Ｓ３からクロック成分を除去し、誤差信号Ｓ４として後段のＶＣＯ３４に供給する。この例の場合、コンパレータ出力Ｓ２と基準クロックＣＫとが同期しており総和位相情報すなわち誤差が"０"であるから、当該誤差信号Ｓ４は”０”となる。ＶＣＯ３４は入力された誤差信号Ｓ４に従って原発振クロックＣＫｓを制御していく。この場合誤差"０"であるので現在の状態を維持することになる。
【００１４】
１／ｍ分周器３５は原発振クロックＣＫｓをそのままサンプリング回路２２に供給する（ｍ＝１のため）。サンプリング回路２２は、ＲＦ信号Ｓ１を原発振クロックＣＫｓ（図７（Ｅ）の立下りエッジでサンプリングし、その値を後段の回路（図示せず）に供給する。この例の場合には明らかに３T、２T、２Tのパターンである事が判定され、判定の為のマージン振幅Ｍも十分な大きさを確保できている。
【００１５】
次に、基準クロックＣＫが遅れている場合におけるＰＬＬ回路３０の動作を、図７（Ｉ）〜（Ｍ）を用いて説明する。図７（Ｉ）に示すコンパレータ出力Ｓ２は、基準クロックＣＫが遅れていない場合（図７（Ｄ））と同様であるが、原発振クロックＣＫｓ’（図７（Ｊ））の位相が若干遅れているため、これを１／ｎ分周した基準クロックＣＫ’は図７（Ｋ）に示すタイミングとなる。このため当該基準クロックＣＫ’とコンパレータ出力Ｓ２とのExclusive ORでなる位相検出信号Ｓ３’は図７（Ｌ）に示すタイミングとなる。
【００１６】
ここで、当該位相検出信号Ｓ３’の先頭部分は、コンパレータ出力Ｓ２の変化点とそれを挟み込む基準クロックＣＫ’の変化点の時間が−１／４及び３／４になっており、このことは１エッジにつき１／２の誤差を検出したことを表している。そして、記録データにおける３Ｔ及び２Ｔに対応する波形部分の総和位相情報（すなわち誤差）は”１／２”となっている。
【００１７】
上述したようにサンプリング回路２２は、入力されたＲＦ信号Ｓ１を原発振クロックＣＫｓ’の立下りエッジでサンプリングし、その値を後段の回路に供給するが、この場合マージン振幅Ｍ’（図７（Ｃ））はクロック位相ずれが無い場合に比べて小さい値となっていることが判る。
【００１８】
一方クロック補正手段としてのＶＣＯ３４には、位相検出信号Ｓ３’からクロック成分を除去された、誤差”１／２”の値を有する誤差信号Ｓ４’（図７（Ｍ））がローパスフィルタ３４から供給される。ＶＣＯ３４はこれに応じて原発振クロックＣＫｓ’の位相を進め、これにより速やかに位相が同期される。
【００１９】
以上は位相情報を０、１の２値で処理する例で説明したが、図８のように、位相情報を１、０、−１の３値で処理する方法も実現されており、同様に位相情報から誤差を抜き出してＶＣＯにフィードバックさせて安定にクロックを抽出する機能を実現している。この場合１は電源電圧レベル、−１はグランド電圧レベル、０はハイインピーダンス状態を表し、各々の時間の割合に応じて発生する終端電圧が以降の回路に与えられる。
【００２０】
さらには、時間軸情報でなくＲＦ信号Ｓ１のエッジにおけるマージン振幅から位相誤差を抽出する方法もあり、これを図９を用いて説明する。
【００２１】
まずＲＦ信号Ｓ１の極性変化点における傾きを計算する。この例では１Ｔの間に振幅が２０変化するので０．０５Ｔ／振幅となる。その後、変化点の前後のサンプリングの振幅値をもとに傾きの極性を調べる。例えば、サンプリング点Ｐ２の傾きの極性は、サンプリング点Ｐ１が負の値かつＰ３が正の値であるので極性は“正“（すなわち１）と判定される。次にＰ２のサンプリング値”３“に正の傾き係数を掛けることにより位相誤差が導かれる。すなわち、サンプリング点Ｐ２の位相誤差＝３×（１）×０．０５＝０．１５Ｔの位相誤差となる。同様に、サンプリング点Ｐ５の傾きの極性は、サンプリング点Ｐ４が正の値かつＰ６が負の値であるので極性は“負“（すなわち−１）と判定される。そして、サンプリング点Ｐ５の位相誤差は−３×（−１）×０．０５＝０．１５Ｔとなる。
【００２２】
このように、各サンプリング点でのＲＦ信号Ｓ１の振幅値を測定する事から位相誤差を導く事ができるので、このように得られた位相誤差を抜き出してからの出力を２値あるいは３値の形式に置きかえる事は容易である。続くローパスフィルタ３３（図６）以降の処理は同様であるため説明は省略する。
【特許文献１】特開平１１−７３７３９号公報（段落〔０００４〕、図１２）
【発明の開示】
【発明が解決しようとする課題】
【００２３】
上述のように光ディスク装置やハードディスクドライブの信号処理回路においては、ＰＬＬ回路によってＲＦ信号から基準クロックを生成し、以降の処理で情報が復号されていくのであるが、近年、光ディスク、磁気ディスク共に記録密度の向上が進み、光ヘッドのＭＴＦ限界や磁気ヘッドのギャップ限界に近づいている。このため、信号処理回路に与えられる信号は短い波長成分の振幅が小さくなり、ＰＬＬ回路にもその影響が出てきている。
【００２４】
このような波形の例を図１０（Ａ）に示す。記録密度が低い従来のＲＦ信号Ｓ１においては、３Ｔ部分と２Ｔ部分の振幅がほぼ同じ値を取っている。これに対し高密度のＲＦ信号Ｓ１ｈでは、３Ｔ部分の振幅も小さくなっているが、２Ｔ部分の振幅はさらに小さくなっている。これは、ヘッドの再生限界近くの成分までが復号に必要な帯域に含まれているためである。これらのＲＦ信号に対して同期している原クロックＣＫｓ及び基準クロックＣＫをそれぞれ図１０（Ｂ）及び図１０（Ｃ）に示す。
【００２５】
詳細な説明の為に、高密度のＲＦ信号Ｓ１ｈの振幅を拡大した波形を図１０（Ｄ）に示す。この拡大波形で分るように、３Ｔから２Ｔへと変化するエッジが平均ＤＣレベルを横切る位置は若干２Ｔ側にシフトしている。これは、３Ｔ（＋）の波形と２Ｔ（−）の波形の重ね合わせをした場合に、平均ＤＣレベルを横切る位置付近での信号成分が２Ｔ（−）の方が小さい為に＋方向に偏ってしまう為である（符号間干渉）。
【００２６】
この符号間干渉の影響を受けて、３Ｔから２Ｔへ変化するエッジの位相は若干の遅れ（図１０（Ｄ）に示す位相エラーｄｈ、誤差”１／８”相当）を持つ。この位相エラーｄｈは通常の場合比較的小さいので、長期的にみれば逆の３Ｔ（−）と２Ｔ（＋）の波形等の符号間干渉等と打ち消され、情報の復号には影響を及ぼさない。
【００２７】
ところが、トラッキング方向の高密度化に伴って、隣接するトラックの信号がＲＦ信号に影響を及ぼす場合がある。特に光ディスク装置の場合、光ディスクが脱着可能であるため、装着されたディスクの偏芯や傾き等によって隣接するトラックの信号の影響を大きく受ける場合がある。この場合、隣接するトラックの信号は低い周波数領域の信号として影響するため、信号処理回路から見るとＲＦ信号にＤＣオフセットが重畳されたのと同様の状態になる。
【００２８】
例えば、＋方向のＤＣオフセットが重畳された状態の信号波形は、ＲＦ信号Ｓ１ｈの波形を固定したまま平均ＤＣレベルをオフセット分だけ下げることにより、等価的に表現することができる。この場合コンパレータ出力Ｓ２は図１０（Ｅ）のようになり、このときの位相検出信号Ｓ３は図１０（Ｆ）のようになる。
【００２９】
ＤＣオフセットの影響により、ＲＦ信号Ｓ１ｈの立ち上がり及び立ち下がりにおける位相エラーが発生する。例えば３Ｔの立ち上がりにおいては−方向の位相エラーｄ１が生じ、３Ｔの立ち下がりにおいては＋方向の位相エラーｄ２が生じている。
【００３０】
原理的には符号間干渉が無い場合、位相エラーｄ１及びｄ２の合成値は“０”になるのであるが、この場合前述の高密度化によるエラーｄｈに加え、３Ｔ部分における立ち上がりの傾きよりも立ち下りの傾きが緩やかであるため、位相エラーｄ１（誤差”１／８”相当）よりも位相エラーｄ２（誤差”−３／８”相当）が大きく、このためＤＣオフセットが無い場合の位相エラーｄｈ（誤差”１／８”相当）に比べて位相エラー（ｄ２−ｄ１＝−３／８−１／８＝−１／４）が増大し、これによりＰＬＬ回路が正常に動作せず、信号を正確に復号できなくなることがある。
【００３１】
このように従来の信号処理回路においては、符号間干渉及び隣接トラックの影響によって信号を正確に復号し得ないことがあるという問題があった。
【００３２】
本発明は以上の点を考慮してなされたもので、高記録密度化に対応し、符号間干渉や隣接トラックの影響を排除して安定した動作を行い得る信号処理装置及び信号再生装置を実現しようとするものである。
【課題を解決するための手段】
【００３３】
かかる課題を解決するため本発明においては、再生信号から基準クロックを生成する基準クロック生成手段と、基準クロックと再生信号との位相誤差を検出して位相検出信号を生成する位相検出手段と、位相検出信号に基づいて基準クロックの位相を補正するクロック補正手段と、検出した位相誤差が所定の位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを、位相検出信号における位相誤差を検出した変化点以降の変化点に付加する信号補正手段とを信号処理装置に設けた。
【００３４】
位相誤差が位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを位相検出信号における位相誤差を検出した変化点以降の変化点に付加することにより、簡易な構成で、確実に符号間干渉や隣接トラックの影響を排除することができる。
【発明の効果】
【００３５】
本発明によれば、位相誤差が位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを位相検出信号における位相誤差を検出した変化点以降の変化点に付加することにより、簡易な構成で、確実に符号間干渉や隣接トラックの影響を排除して安定した動作を行い得る信号処理装置及び信号再生装置を実現することができる。
【発明を実施するための最良の形態】
【００３６】
以下、図面について、本発明の一実施の形態を詳述する。
【００３７】
（１）光ディスク装置の全体構成
図６との対応部分に同一符号を付して示す図１において、４０は全体として本発明を適用した光ディスク装置を示し、装着した光ディスク（図示せず）に対してデータの記録や再生を行う信号再生手段としてのディスクドライブ部４１と、当該ディスクドライブ部４１に対して送受する各種信号の処理を行う信号処理回路４２とを有している。この信号処理回路４２は、ＰＬＬ回路４３が有する位相検出器４４の構成が異なる以外は、図６に示した信号処理回路２０と同一の構成を有している。
【００３８】
信号処理回路４１のイコライザアンプ２１は、ディスクドライブ部４１が光ディスクから再生したＲＦ信号Ｓ１に対して高周波領域のゲインや位相を調整して波形歪みを補正し、サンプリング回路２２及びＰＬＬ回路４３に供給する。
【００３９】
基準クロック生成手段としてのＰＬＬ回路４３は、コンパレータ３１、位相検出器４４、ローパスフィルタ３３、ＶＣＯ３４、１／ｍ分周器３５及び１／ｎ分周器３６で構成される。
【００４０】
コンパレータ３１はＲＦ信号Ｓ１を平均ＤＣレベルで２値化し、０または１の値を取るコンパレータ出力Ｓ２を生成して後段の位相検出器４４に供給する。一方１／ｎ分周器３６は、ＶＣＯ３４から供給される原発振クロックＣＫｓを１／２分周して基準クロックＣＫを生成し、位相検出器４４に供給する。
【００４１】
位相検出器４４は基準クロックＣＫとコンパレータ出力Ｓ２とのＥｘＯＲを取り、この結果を位相検出信号Ｓ３としてローパスフィルタ３３に供給する。この位相検出信号Ｓ３は、その”１”レベルと”０”レベルの時間の比率がコンパレータ出力Ｓ２と基準クロックＣＫとの位相情報に相当する。ローパスフィルタ３３は位相検出信号Ｓ３からクロック成分を除去し、誤差信号Ｓ４としてクロック補正手段としてのＶＣＯ３４に供給する。
【００４２】
１／ｍ分周器３５は原発振クロックＣＫｓをそのままサンプリング回路２２に供給する（ｍ＝１のため）。サンプリング回路２２は、ＲＦ信号Ｓ１を原発振クロックＣＫｓの立下りエッジでサンプリングし、その値を後段の回路（図示せず）に供給する。
【００４３】
（２）本発明による位相検出器
（２−１）位相検出器の構成
まず、本発明の特徴である位相検出器４４の構成を説明する。位相検出器４４の第１のＥｘＯＲ４４は、基準クロックＣＫとコンパレータ出力Ｓ２とのＥｘＯＲを取り、この結果を位相検出信号Ｓ３として、後段の第２のＥｘＯＲ４５を介してローパスフィルタ３３（図１）に供給する。
【００４４】
ここで上述したように、光ディスクの高記録密度化に伴い、ＲＦ信号における符号間干渉や隣接トラックの影響によるＤＣオフセットによって、コンパレータ出力Ｓ２に位相エラーが発生し、これにより正常にＰＬＬを行い得なくなるという問題がある。このため本発明の位相検出器４４は、コンパレータ出力Ｓ２における位相エラーを検出して位相検出信号Ｓ３を補正するための補正パルスＳ５０を生成する信号補正手段としての補正パルス生成部５０を有している。
【００４５】
この補正パルス生成部５０には、コンパレータ出力Ｓ２（図３（Ｅ））及び原発振クロックＣＫｓ（図３（Ａ））が入力される。遅延器５１は原発振クロックＣＫｓを９０°遅延して遅延原発振クロックＣＫｓｄ（図３（Ｂ））を生成し、これを第２のフリップフロップ回路５５のＣＫ入力端、インバータ５２及びＮＯＲ５３に供給する。
【００４６】
インバータ５２は遅延原発振クロックＣＫｓｄを反転して反転原発振クロックＣＫｓｄｒを生成し、これを第３のフリップフロップ回路５６及び第４のフリップフロップ回路５９のＣＫ入力端に供給する。ＮＯＲ５３は原発振クロックＣＫｓ及び遅延原発振クロックＣＫｓｄに対してＮＯＲ演算をおこない、この結果をＮＯＲ出力Ｎｏｒ１（図３（Ｄ））として第１のＡＮＤ６０及び第２のＡＮＤ６１に供給する。
【００４７】
第１のフリップフロップ回路５４は、Ｄ入力端に入力したコンパレータ出力Ｓ２及びＣＫ入力端に入力した原発振クロックＣＫｓに基づいて第１のフリップフロップ出力ＦＦ１（図３（Ｇ））を生成し、これを第３のＥｘＯＲ５７及び第４のＥｘＯＲ５８に供給する。
【００４８】
同様に第２のフリップフロップ回路５５は、Ｄ入力端に入力したコンパレータ出力Ｓ２及びＣＫ入力端に入力した遅延原発振クロックＣＫｓｄに基づいて第２のフリップフロップ出力ＦＦ２（図３（Ｈ））を生成し、これを第４のＥｘＯＲ５８に供給する。
【００４９】
さらに第３のフリップフロップ回路５６は、Ｄ入力端に入力したコンパレータ出力Ｓ２及びＣＫ入力端に入力した反転原発振クロックＣＫｓｄｒに基づいて第３のフリップフロップ出力ＦＦ３（図３（Ｉ））を生成し、これを第３のＥｘＯＲ及び第４のＥｘＯＲ５８に供給する。
【００５０】
第３のＥｘＯＲ５７は、第１のフリップフロップ出力ＦＦ１及び第３のフリップフロップ出力ＦＦ３に対してＥｘＯＲ演算を行い、この結果を第３のＥｘＯＲ出力Ｘｏｒ３（図３（Ｊ））として第４のフリップフロップ回路５９のＤ入力端に供給する。同様に第４のＥｘＯＲ５８は、第１のフリップフロップ出力ＦＦ１及び第２のフリップフロップ出力ＦＦ２に対してＥｘＯＲ演算を行い、この結果を第４のＥｘＯＲ出力Ｘｏｒ４（図３（Ｌ））として第４のフリップフロップ回路５９のＤ入力端に供給する。
【００５１】
第４のフリップフロップ回路５９は、Ｄ入力端に入力した第３のＥｘＯＲ出力Ｘｏｒ３とＣＫ入力端に入力した反転原発振クロックＣＫｓｄｒに基づいて第４のフリップフロップ出力ＦＦ４（図３（Ｋ））を生成し、これを第１のＡＮＤ６０に供給する。
【００５２】
第１のＡＮＤ６０は、第４のフリップフロップ出力ＦＦ４及びＮＯＲ出力Ｎｏｒ１に対してＡＮＤ演算を行い、この結果を第１のＡＮＤ出力Ａｎｄ１としてＯＲ６２に供給する。同様に第２のＡＮＤ６１は、第４のＥｘＯＲ出力Ｘｏｒ４及びＮＯＲ出力Ｎｏｒ１に対してＡＮＤ演算を行い、この結果を第２のＡＮＤ出力Ａｎｄ２としてＯＲ６２に供給する。
【００５３】
ＯＲ６２は、第１のＡＮＤ出力Ａｎｄ１及び第２のＡＮＤ出力Ａｎｄ２に対してＯＲ演算を行い、この結果を位相エラーを補正するための補正パルスＳ５０として、第２のＥｘＯＲ４５に供給する。
【００５４】
そして信号補正手段としての第２のＥｘＯＲ４５は、位相検出信号Ｓ３及び補正パルスＳ５０に対してＥｘＯＲ演算を行うことにより、当該位相検出信号Ｓ３における位相エラーの影響を補正してローパスフィルタ３３（図１）に供給する。
【００５５】
（２−２）位相エラーがある場合の動作
次に、コンパレータ出力Ｓ２に大きな位相エラーが発生している場合における位相検出器４４の動作を、図４のタイミングチャートを用いて説明する。この例では、コンパレータ出力Ｓ２（図４（Ｅ））の前半で大きな位相遅れが、後半で大きな位相進みが生じている。このコンパレータ出力Ｓ２において、本来クロックに同調している場合における信号の理想変化点をＰ１〜Ｐ４で示すとともに、各理想変化点から実際の変化点までの位相差をそれぞれＦ１〜Ｆ４の囲み枠で示す。この状態における位相検出信号Ｓ３には大きな位相エラーが含まれている。
【００５６】
まず、コンパレータ出力Ｓ２前半の位相遅れ部分について説明する。第３のＥｘＯＲ５７は第１のフリップフロップ出力ＦＦ１（図４（Ｇ））及び第３のフリップフロップ出力ＦＦ３（図４（Ｉ））を入力し、図４（Ｊ）に示す第３のＥｘＯＲ出力Ｘｏｒ３を出力する。
【００５７】
そして第４のフリップフロップ回路５９は、Ｄ入力端に入力される第３のＥｘＯＲ出力Ｘｏｒ３とＣＫ入力端に入力される反転原発振クロックＣＫｓｄｒから、図４（Ｋ）に示す第４のフリップフロップ出力ＦＦ４を生成する。
【００５８】
この第４のフリップフロップ出力ＦＦ４は、直前の遅れ検出区間（遅延クロックＣＫｓｄの立ち下がりから原発振クロックＣＫｓの立ち上がりまで）にコンパレータ出力Ｓ２の変化点がある場合（極性変化があった場合）に“１”が生成される。この場合では、本来Ｐ１にあるべきコンパレータ出力Ｓ２の立ち上がりやＰ２にあるべき立ち下がりが、それぞれ対応する遅れ検出区間まで遅れてきている事を検出している。
【００５９】
この遅れのため、位相検出信号Ｓ３（図４（Ｆ））にも遅れ方向の大きな位相誤差Ｆ１、Ｆ２が発生している。なお、ここで位相進み／遅れ誤差と第１のＥｘＯＲ４４の “１”／“０”の極性が一致しないが、これはこの図４に置ける信号例が、基準クロックの偶数の長さの例であるからである。偶数の場合は、誤差が相殺されてしまうが、奇数の場合誤差の極性が一致して誤差が発生する。ＰＬＬ回路の動作としては確率的にランダムとなる系を想定しているので、総合的には位相進み／遅れ誤差と第１のＥｘＯＲ４４の“１”/“０”の極性が一致するのである。
【００６０】
本来、ＰＬＬ回路が動作しクロックが同調している場合には、殆どの極性変化が各理想変化点付近に集中するはずであり、上述のごとく、この大きな位相誤差Ｆ１、Ｆ２はＲＦ信号Ｓ１の振幅が小さい事と隣接トラックからの漏洩信号に起因する誤検出が起こった結果を示している。その為、これらの大きな位相誤差を抑制すれば、この影響を小さくすることができる。
【００６１】
上述の通り、遅れ検出区間にコンパレータ出力の立ち上がり又は立ち下がりがあった場合、第４のフリップフロップ出力ＦＦ４が”１”となる。第４のフリップフロップ出力ＦＦ４が“１”を示している区間では、当該第４のフリップフロップ出力ＦＦ４及びＮＯＲ出力Ｎｏｒ１（図４（Ｄ））についてのＡＮＤ演算結果でなる第１のＡＮＤ出力Ａｎｄ１（図４（Ｍ））は“１”となる。そしてＯＲ６２の出力でなる補正パルスＳ５０は、図４（Ｏ）に示すように、基準クロックＣＫの立ちあがりの直前に原発振クロックＣＫｓの１／４の長さだけ“１”を生成する。
【００６２】
上述したように第２のＥｘＯＲ４５は、この補正パルスＳ５０と位相検出信号Ｓ３とののＥｘＯＲ演算を行うことにより当該位相検出信号Ｓ３に対して位相補正を行う。
【００６３】
すなわち、基準クロックＣＫの立ちあがり直前の補正パルスＳ５０の“１”は、補正前の位相検出信号Ｓ３（図４（Ｆ））における変化点Ｐ５及びＰ６を、図４（Ｐ）に示す補正後の位相検出信号Ｓ３における変化点Ｐ５ａ及びＰ６ａまで、原発振クロックＣＫｓの１／４の長さだけ移動させる。この結果位相誤差としては、Ｇ１及びＧ２で示される進み方向の補正値が付加されることになる。
【００６４】
このため、最初の立ち上がり検出部分における原発振クロックＣＫｓの１／４以上の遅れ位相誤差Ｆ１は１／４の進み位相の補正値Ｇ１によって相殺され、残りの値が補正後の遅れ誤差となる。同様に、次の立ち下がり検出部分でも、遅れ位相誤差Ｆ２を補正値Ｇ２で相殺した残り値が補正後の遅れ誤差となる。
【００６５】
コンパレータ出力Ｓ２後半の位相進み部分についても同様である。第４のＥｘＯＲ５８は第１のフリップフロップ出力ＦＦ１（図４（Ｇ））及び第２のフリップフロップ出力ＦＦ２（図４（Ｈ））を入力し、図４（Ｌ）に示す第４のＥｘＯＲ出力Ｘｏｒ４を出力する。
【００６６】
そして、第４のＥｘＯＲ出力Ｘｏｒ４及びＮＯＲ出力Ｎｏｒ１（図４（Ｄ））についてのＡＮＤ演算結果でなる第２のＡＮＤ出力Ａｎｄ２（図４（Ｎ））は、基準クロックＣＫの立ちあがりの直前に原発振クロックＣＫｓの１／４の長さだけ“１”を生成する。
【００６７】
この補正パルスＳ５０の“１”は、補正前の位相検出信号Ｓ３（図４（Ｆ））における変化点Ｐ７及びＰ８を、図４（Ｐ）に示す補正後の位相検出信号Ｓ３における変化点Ｐ８ａ及びＰ８ａまで、原発振クロックＣＫｓの１／４の長さだけ移動させる。この結果位相誤差としては、Ｇ３及びＧ４で示される遅れ方向の補正値が付加されることになる。
【００６８】
このため、進み位相誤差Ｆ３は遅れ位相の補正値Ｇ３によって相殺され、残りの値が補正後の遅れ誤差となる。同様に、進み位相誤差Ｆ４を補正値Ｇ４で相殺した残り値が補正後の遅れ誤差となる。
【００６９】
かくして位相検出器４４は、コンパレータ出力Ｓ２において原発振クロックＣＫｓの１／４以上の位相エラーを検出したとき、これを相殺する方向の補正パルスを位相検出信Ｓ３に付加する。
【００７０】
（２−３）位相エラーが無い場合の動作
次に、コンパレータ出力Ｓ２に位相エラーが発生していない状態における位相検出器４４の動作を、図３のタイミングチャートを用いて説明する。
【００７１】
この状態においては、遅延原発振クロックＣＫｓｄの立ち下がりから原発振クロックＣＫｓの立ち上がりまでの検出区間にコンパレータ出力Ｓ２（図３（Ｅ））の変化点が無いため、第４のフリップフロップ出力ＦＦ４（図３（Ｋ））は全区間で”０”となる。同様に原発振クロックＣＫｓの立ち上がりから遅延原発振クロックＣＫｓｄの立ち下がりまでの検出区間にコンパレータ出力Ｓ２の変化点が無いため、第４のＥｘＯＲ出力Ｘｏｒ４（図３（Ｌ））は遅延原発振クロックＣＫｓｄの立ち上がり以降のタイミングで “０”となり、ＮＯＲ出力Ｎｏｒ１（図３（Ｄ））と同時に”１”となる区間は存在しなくなる。
【００７２】
このため第１のＡＮＤ出力Ａｎｄ１及び第２のＡＮＤ出力Ａｎｄ２はいずれも全区間で”０”となり、従って補正パルスＳ５０は常に“０”となり、これにより位相検出信号Ｓ３は位相補正を受けることなく、そのままローパスフィルタ３３に供給される。
【００７３】
（３）動作及び効果
以上の構成において、位相検出器４４は、コンパレータ出力Ｓ２の変化点における位相誤差を常に監視し、当該位相誤差が判断基準値となる原発振クロックＣＫｓの１／４を越えたとき、検出した位相誤差を相殺する方向の位相を有する原発振クロックＣＫｓの１／４長の補正パルスを、位相検出信号Ｓ３における位相誤差を検出した変化点以降の変化点に付加するようにした。
【００７４】
これにより、位相検出信号Ｓ３に生じる判断基準値以上の位相誤差を選択的に抑制し、符号間干渉及び隣接トラックの影響を排除して、安定したＰＬＬ動作を行わせることができる。
【００７５】
（４）他の実施の形態
なお上述の実施の形態においては、信号の位相情報を０、１の２値で処理する場合について述べたが、本発明はこれに限らず、図８に示した位相情報を１、０、−１の３値で処理する場合にも適用することができる。すなわち、まずコンパレータ信号Ｓ２の変化点で発生する位相誤差の大きさを同様に検出する。その回路例は上述の実施の形態と同じ構成が使えるので省略する。その検出結果、ある一定以上の大きさの誤差が発生した場合には、上述と同じタイミングで反対方向の誤差出力を付加するようにすれば良い。
【００７６】
さらに、図９に示したＲＦ信号の振幅から位相誤差を抽出する場合にも適用することができる。この場合、振幅のサンプリング値が一定以上の大きさが測定された場合には一定の相殺する振幅値を加えた値に変換するか、あるいは一定の振幅値に置きかえる等の演算処理を行う事によって容易に実現できる。
【００７７】
しかし、図２に示す位相検出器４４が効果的に動作するのは、基準クロックＣＫが理想クロックと周波数的に同じである事が前提となっている。例えば、再生動作開始時に基準クロックＣＫを初期値から理想クロックと同じ周波数に持ち込む場合には、ＥｘＯＲ回路の信号反転の位置が今回の範囲に制限されず、所望の効果が期待できない。そればかりではなく、発生する位相誤差の大きい情報を抑制する事になるので回路全体の利得が小さくなり、基準クロックＣＫを初期値から理想クロックと同じ周波数に持ち込む為の時間が大きくなるという欠点が生じる。この事は、再生動作開始時等においては本回路による位相検出信号Ｓ３の補正を行わないほうが、より良い再生処理をする事が出来る事を示している。
【００７８】
この点に鑑みて、本発明による図２のような位相検出器４４と従来のＥｘＯＲ型の位相検出器とを併設し、これらを切替手段によって適宜切り替えて使用するようにすれば、理想的な再生信号処理を実現出来る。すなわち、再生動作開始時等には従来の位相検出器を動作させ、以降の処理で、基準クロックＣＫが理想クロックと周波数的に同じである事を検出した後に、本発明による位相検出器４４に切り替えて位相検出信号Ｓ３の補正を行うようにすれば、より良い再生動作を実現できる。
【００７９】
基準クロックＣＫが理想クロックと周波数的に同じである事を検出する為の方法としては、予め決められた固定パターン、例えばフレームシンク信号が安定して検出できた事で行う方法が有力である。この場合、図示しない後段の信号処理回路において、ＲＦ信号からフレームシンク信号を安定して検出できたことを示すフレームシンク検出信号を生成するようにし、切替手段はフレームシンク検出信号が入力されている時は本発明による位相検出器４４を選択し、当該フレームシンク検出信号が入力されていない時は従来のＥｘＯＲ型の位相検出器を選択するようにすればよい。
【００８０】
あるいは、ディスク内の主信号に付加された正誤判定用のパリティの演算結果の正常判定が安定して続く事により、基準クロックＣＫが理想クロックと周波数的に同じであると判定するようにしても良い。この場合、図示しない後段のパリティ判定回路においてパリティが正常であることを示すパリティ検出信号を生成するようにし、切替手段はパリティ検出信号が入力されている時は本発明による位相検出器４４を選択して位相検出信号Ｓ３の補正を行い、当該パリティ検出信号が入力されていない時は従来のＥｘＯＲ型の位相検出器を選択するようにすればよい。
【００８１】
このように本発明は、発生する位相誤差全てで位相誤差の大きさを検出し、その結果によって誤差を抑制する方法であるが、上述のように大きな位相誤差が発生する原因は短い長さの再生信号の振幅が小さくなることに起因している。この為、上述のような相殺処理は再生振幅の小さい波形の場合に限定されるはずである。ところが、極性の変化する時点では次ぎの極性変化点がどこに位置されるのか判定できず、これまでの説明の例のように変化点検出と同時に相殺誤差を加えるか否かを判断できないのである。
【００８２】
この場合、前述の回路にフリップフロップ回路を用いた長さ検出回路を追加し、一定の長さを検出した場合にのみ相殺する誤差を検出に要した時間の後のタイミングで付加する構成にすれば良い。この場合、原理的には前述の回路例よりは応答速度が遅れる事になるが、実際には殆ど問題とはならないレベルである。
【００８３】
このように、検出した時点から一定時間以上離れた時点に大きな位相誤差を相殺する為の位相誤差を付加するようにすれば、符号間干渉を正しく補正することができる。
【００８４】
さらに上述の実施の形態においては、光ディスク装置の信号処理回路に本発明を適用した場合について述べたが、本発明はこれに限らず、ハードディスクドライブ等の各種記録再生装置の信号処理回路に本発明を適用することができる。
【産業上の利用可能性】
【００８５】
本発明の信号処理装置は、光ディスク装置やハードディスクドライブに適用できる。
【図面の簡単な説明】
【００８６】
【図１】光ディスク装置の全体構成を示すブロック図である。
【図２】本発明による位相検出器の構成を示す回路図である。
【図３】位相誤差が無い場合のタイミングチャートである。
【図４】位相誤差がある場合のタイミングチャートである。
【図５】光ディスクの構成を示す略線的斜視図である。
【図６】信号処理回路の構成を示すブロック図である。
【図７】ＰＬＬ回路の動作を示すタイミングチャートである。
【図８】３値の場合のＰＬＬ回路の動作を示すタイミングチャートである。
【図９】マージン振幅から位相誤差を抽出する場合の説明に供するタイミングチャートである。
【図１０】位相エラーの説明に供するタイミングチャートである。
【符号の説明】
【００８７】
１、４０……光ディスク装置、２０、４２……信号処理回路、２１……イコライザアンプ、２２……サンプリング回路、３１……コンパレータ、３２、４４……位相検出器、３３……ローパスフィルタ、３４……ＶＣＯ、３５……１／ｍ分周器、３６……１／ｎ分周器、５０……補正パルス生成部。
【特許請求の範囲】
【請求項１】
再生信号から基準クロックを生成する基準クロック生成手段と、
上記基準クロックと上記再生信号との位相誤差を検出して位相検出信号を生成する位相検出手段と、
上記位相検出信号に基づいて上記基準クロックの位相を補正するクロック補正手段と、
上記検出した位相誤差が所定の位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを、上記位相検出信号における位相誤差を検出した変化点以降の変化点に付加する信号補正手段と
を具えることを特徴とする信号処理装置。
【請求項２】
上記信号補正手段は、上記検出した位相誤差を相殺する方向の、上記位相誤差基準値に相当する位相を有する上記補正パルスを上記位相検出信号に付加する
ことを特徴とする請求項１に記載の信号処理装置。
【請求項３】
上記再生信号に付加されている固定パターンを検出する固定パターン検出手段を具え、
上記信号補正手段は、上記固定パターン検出手段が上記固定パターンを検出しているとき、上記補正パルスを上記位相検出信号に付加する
ことを特徴とする請求項１に記載の信号処理装置。
【請求項４】
上記再生信号に付加されているパリティを判定するパリティ判定手段を具え、
上記信号補正手段は、上記パリティ判定手段が正常なパリティを検出できているとき、上記補正パルスを上記位相検出信号に付加する
ことを特徴とする請求項１に記載の信号処理装置。
【請求項５】
記録媒体から再生信号を再生する信号再生手段と、
上記再生信号から基準クロックを生成する基準クロック生成手段と、
上記基準クロックと上記再生信号との位相誤差を検出して位相検出信号を生成する位相検出手段と、
上記位相検出信号に基づいて上記基準クロックの位相を補正するクロック補正手段と、
上記検出した位相誤差が所定の位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを、上記位相検出信号における位相誤差を検出した変化点以降の変化点に付加する信号補正手段と
を具えることを特徴とする信号再生装置。
【請求項６】
上記信号補正手段は、上記検出した位相誤差を相殺する方向の、上記位相誤差基準値に相当する位相を有する上記補正パルスを上記位相検出信号に付加する
ことを特徴とする請求項５に記載の信号再生装置。
【請求項７】
上記再生信号に付加されている固定パターンを検出する固定パターン検出手段を具え、
上記信号補正手段は、上記固定パターン検出手段が上記固定パターンを検出しているとき、上記補正パルスを上記位相検出信号に付加する
ことを特徴とする請求項５に記載の信号再生装置。
【請求項８】
上記再生信号に付加されているパリティを判定するパリティ判定手段を具え、
上記信号補正手段は、上記パリティ判定手段が正常なパリティを検出できているとき、上記補正パルスを上記位相検出信号に付加する
ことを特徴とする請求項５に記載の信号再生装置。
【請求項９】
再生信号から基準クロックを生成する基準クロック生成ステップと、
上記基準クロックに対する上記再生信号の変化点の位相誤差を検出する位相誤差検出ステップと、
上記検出した位相誤差が所定の位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを、位相検出信号における位相誤差を検出した変化点以降の変化点に付加する信号補正ステップと
を具えることを特徴とする信号補正方法。
【請求項１】
再生信号から基準クロックを生成する基準クロック生成手段と、
上記基準クロックと上記再生信号との位相誤差を検出して位相検出信号を生成する位相検出手段と、
上記位相検出信号に基づいて上記基準クロックの位相を補正するクロック補正手段と、
上記検出した位相誤差が所定の位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを、上記位相検出信号における位相誤差を検出した変化点以降の変化点に付加する信号補正手段と
を具えることを特徴とする信号処理装置。
【請求項２】
上記信号補正手段は、上記検出した位相誤差を相殺する方向の、上記位相誤差基準値に相当する位相を有する上記補正パルスを上記位相検出信号に付加する
ことを特徴とする請求項１に記載の信号処理装置。
【請求項３】
上記再生信号に付加されている固定パターンを検出する固定パターン検出手段を具え、
上記信号補正手段は、上記固定パターン検出手段が上記固定パターンを検出しているとき、上記補正パルスを上記位相検出信号に付加する
ことを特徴とする請求項１に記載の信号処理装置。
【請求項４】
上記再生信号に付加されているパリティを判定するパリティ判定手段を具え、
上記信号補正手段は、上記パリティ判定手段が正常なパリティを検出できているとき、上記補正パルスを上記位相検出信号に付加する
ことを特徴とする請求項１に記載の信号処理装置。
【請求項５】
記録媒体から再生信号を再生する信号再生手段と、
上記再生信号から基準クロックを生成する基準クロック生成手段と、
上記基準クロックと上記再生信号との位相誤差を検出して位相検出信号を生成する位相検出手段と、
上記位相検出信号に基づいて上記基準クロックの位相を補正するクロック補正手段と、
上記検出した位相誤差が所定の位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを、上記位相検出信号における位相誤差を検出した変化点以降の変化点に付加する信号補正手段と
を具えることを特徴とする信号再生装置。
【請求項６】
上記信号補正手段は、上記検出した位相誤差を相殺する方向の、上記位相誤差基準値に相当する位相を有する上記補正パルスを上記位相検出信号に付加する
ことを特徴とする請求項５に記載の信号再生装置。
【請求項７】
上記再生信号に付加されている固定パターンを検出する固定パターン検出手段を具え、
上記信号補正手段は、上記固定パターン検出手段が上記固定パターンを検出しているとき、上記補正パルスを上記位相検出信号に付加する
ことを特徴とする請求項５に記載の信号再生装置。
【請求項８】
上記再生信号に付加されているパリティを判定するパリティ判定手段を具え、
上記信号補正手段は、上記パリティ判定手段が正常なパリティを検出できているとき、上記補正パルスを上記位相検出信号に付加する
ことを特徴とする請求項５に記載の信号再生装置。
【請求項９】
再生信号から基準クロックを生成する基準クロック生成ステップと、
上記基準クロックに対する上記再生信号の変化点の位相誤差を検出する位相誤差検出ステップと、
上記検出した位相誤差が所定の位相誤差基準値を越えたとき、当該検出した位相誤差を相殺する方向の位相を有する補正パルスを、位相検出信号における位相誤差を検出した変化点以降の変化点に付加する信号補正ステップと
を具えることを特徴とする信号補正方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００６−７９７８７（Ｐ２００６−７９７８７Ａ）
【公開日】平成１８年３月２３日（２００６．３．２３）
【国際特許分類】
【出願番号】特願２００４−２６５６２９（Ｐ２００４−２６５６２９）
【出願日】平成１６年９月１３日（２００４．９．１３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１８年３月２３日（２００６．３．２３）
【国際特許分類】
【出願日】平成１６年９月１３日（２００４．９．１３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]