信号発生装置及び発生方法
【課題】シリアル・データ・パターンに符号間干渉ＩＳＩ効果及び帯域幅拡張プリエンファシスＢＷＥＰＥ効果を与える。
【解決手段】ＣＰＵ60は、表示器36上にユーザ・インタフェースを発生して、シリアル・データ・パターン用のパラメータと、このシリアル・データ・パターンの帯域幅拡張プリエンファシス効果及び符号間干渉効果の少なくとも一方のパラメータとを設定する。ＣＰＵは、シリアル・データ・パターン・パラメータ、符号間干渉効果のパラメータ及び帯域幅拡張プリエンファシス効果のパラメータを用いて、波形記録ファイルを作成する。波形発生器70は、波形記録ファイルを受け、符号間干渉効果のパラメータ及び帯域幅拡張プリエンファシス効果のパラメータにより定義された符号間干渉効果及び帯域幅拡張プリエンファシス効果の少なくとも一方を有するシリアル・データ・パターン・アナログ出力信号を発生する。
【解決手段】ＣＰＵ60は、表示器36上にユーザ・インタフェースを発生して、シリアル・データ・パターン用のパラメータと、このシリアル・データ・パターンの帯域幅拡張プリエンファシス効果及び符号間干渉効果の少なくとも一方のパラメータとを設定する。ＣＰＵは、シリアル・データ・パターン・パラメータ、符号間干渉効果のパラメータ及び帯域幅拡張プリエンファシス効果のパラメータを用いて、波形記録ファイルを作成する。波形発生器70は、波形記録ファイルを受け、符号間干渉効果のパラメータ及び帯域幅拡張プリエンファシス効果のパラメータにより定義された符号間干渉効果及び帯域幅拡張プリエンファシス効果の少なくとも一方を有するシリアル・データ・パターン・アナログ出力信号を発生する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法に関する。
【背景技術】
【０００２】
高速シリアル・データ通信システムにおいて、符号間干渉（ＩＳＩ：Inter Symbol Interference）は、信号の歪の一形式であり、１つのシンボルが、その後のシンボルと干渉する。これは、望ましくない現象であり、符号間干渉がノイズと類似の影響を起こして、システムのビット・エラー・レート（ＢＥＲ：Bit Error Rate）を増加させる。
【０００３】
１つのチップのＩ／Ｏピン上の送信器から１秒当たり１ギガビットで送られる信号は、先ず、プラグイン・カード上の信号路に沿い、バックプレーンを横切って、受信チップを含む他のプラグイン・カードに進む。ランダム・ジッタ、周期的ジッタ、デューティ・サイクル歪、符号間干渉、周波数選択性減衰、クロストークなどにより、信号がしばしば劣化する。反射により、典型的には、同様に種々の相互接続非連続性でのインピーダンスのミスマッチングによりＩＳＩ欠陥が生じる。
【０００４】
今日、データ・レートは、通常１Ｇｂ／ｓよりもかなり高いので、エコー減衰時間がパルス感覚よりも長く、受信したパルスが前のパルスのエコーと混じる。これら欠陥を緩和する必要がある。送信器用のプリエンファシス・フィルタ及び受信器用の判定帰還形等価器（ＤＦＥ：decision feedback equalizer）の如き適切な緩和アルゴリズムの設計には、顕官の正確なモデルが必要である。
【０００５】
ケーブル、相互接続及びバックプレーンのＳパラメータ・タッチストーン・ファイルの助けにより欠陥をモデル化して、これら受信器のＢＥＲ許容範囲を測定する。この試験は、受信器マージン試験と呼ばれる。
【０００６】
信号インテグリティ技術者は、ＨＤＭＩ、表示ポート、ＳＡＴＡ、ＰＣＩ−Ｅ等の如き高速シリアル標準のデジタル受信器についてジッタ許容範囲／マージン試験を実行する。ジッタ許容範囲／マージン試験には、種々の量のランダム及び周期的なジッタ、デューティ・サイクル歪及び符号間干渉を伴う信号を発生する必要がある。ある高速シリアル標準では、ＩＳＩ効果をエミュレーションするのにハードウェア・ケーブル・エミュレータを推奨している。ＨＤＭＩ（High Definition Multimedia Interface）標準の場合、推奨されるハードウェア・ケーブル・エミュレータは、米国カリフォルニア州サンタ・クララのアジレント・テクノロジーズが製造しており、一定量のＩＳＩを発生する。これらケーブル・エミュレータは、典型的な銅減衰器を有する。これらケーブル・エミュレータの動作帯域幅は、ハードウェアの制約により制限される。ＨＤＭＩの異なるピクセル・クロック・レートに対して、ジッタ許容範囲試験に異なるハードウェア・エミュレータを用いている。ハードウェア・ケーブル・エミュレータを用いるこの処理は、受信器性能を試験するのに必要な試験条件を制限する。特定のデータ・レートでの信号のＩＳＩの量が制限される。
【０００７】
図１は、被試験装置(ＤＵＴ：Device Under Test)１２のＨＤＭＩコンプライアンス試験用の代表的な試験セットアップ１０を示す。本願出願人のテクトロニクス社製ＡＷＧ７１０型の如き任意波形発生器１４は、差動クロック信号ＣＬ及び／ＣＬを発生し出力して、バイアス・ティー（bias-tee）１６に供給する。差動クロック信号ＣＬ及び／ＣＬを必要なＴＭＤＳ（Transitioned-Minimized Differential Signaling：遷移最短差動シグナリング）にするのにバイアス・ティー１６が必要である。バイアス・ティー１６からの出力差動クロック信号ＣＬ及び／ＣＬは、遷移時間変換器（ＴＴＣ：Transition Time Converter）モジュール２０を介して、米国ワシントン州ワショウゲガルのエフィセラ・テクノロジーズ社製ＥＴ−ＨＤＭＩ−ＴＰＡ−Ｒレセプタクル・ボードの如きアダプタ・ボード１８に供給される。ＴＴＣモジュール２０は、ＨＤＭＩコンプライアンス試験標準に適合するように差動クロック信号ＣＬ及び／ＣＬの立ち上がり時間を遅くする。図１の試験セットアップにおいて、テクトロニクス社製ＤＴＧ５３３４型データ・タイミング発生器の如きデータ・タイミング発生器２２からの直流出力により、バイアス・ティー１６に電力を供給する。任意波形発生器１４は、２つのデジタル・マーカ出力Ｍ１及びＭ２を発生し、これら２つのデジタル・マーカ出力を同期用に用いる。Ｍ１マーカは、データ・タイミング発生器２２の外部クロック入力端に供給され、Ｍ２マーカは、データ・タイミング発生器２２のシリアル・トリガ入力端に供給される。データ・タイミング発生器２２は、差動デジタル信号Ｄ０、／Ｄ０、Ｄ１、／Ｄ１、Ｄ２、／Ｄ２を発生し、ＴＴＣモジュール２０を介してアダプタ・ボード１８に供給する。差動クロック信号と同様に、ＴＴＣモジュール２０は、ＨＤＭＩコンプライアンス試験標準と適合させるために差動データ信号Ｄ０、／Ｄ０、Ｄ１、／Ｄ１、Ｄ２、／Ｄ２の立ち上がり時間を遅くする。直流電源２４は、＋５Ｖ直流電圧及び接地をアダプタ・ボード１８に供給する。差動クロック及びデータ信号は、ケーブル・エミュレータ２６を介してＤＵＴ１２に供給される。アジレント・テクノロジーズ社製Ｅ４８８７Ａ−１０１型及びＥ４８８７Ａ−１０２型ケーブル・エミュレータの如きケーブル・エミュレータ２６は、最悪の場合であるが適合したケーブルの特性をエミュレーションする。デジタル・オシロスコープの如き試験測定機器２８を用いて、ＤＵＴ１２に供給された信号をモニタして、特定のＨＤＭＩ標準に適合するかを確認できる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−１１２０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を、表示及び中央処理ユニットを有する信号発生装置のように実現できることが望まれている。
【課題を解決するための手段】
【００１０】
本発明の態様は、次の通りである。
（１）表示器と；該表示器上にユーザ・インタフェースを発生して、シリアル・データ・パターン用のパラメータと、上記シリアル・データ・パターンの帯域幅拡張プリエンファシス効果及び符号間干渉効果の少なくとも一方のパラメータとを設定する中央処理ユニットを具え；上記シリアル・データ・パターン・パラメータ、上記符号間干渉効果のパラメータ及び上記帯域幅拡張プリエンファシス効果のパラメータを用いて、波形記録ファイルを作成し；上記波形記録ファイルを受け、上記符号間干渉効果のパラメータ及び上記帯域幅拡張プリエンファシス効果のパラメータにより定義された上記符号間干渉効果及び上記帯域幅拡張プリエンファシス効果の少なくとも一方を有するシリアル・データ・パターン・アナログ出力信号を発生する波形発生回路を更に具えた信号発生装置。
（２）上記表示器は、上記信号発生装置に結合された態様１の信号発生装置。
（３）上記信号発生装置に結合された外部制御器を更に具え、該外部制御器は、上記シリアル・データ・パターンでの符号間干渉効果及び帯域幅拡張プリエンファシス効果の少なくとも一方のパラメータと上記シリアル・データ・パターンのパラメータとを設定するために外部表示器上に上記ユーザ・インタフェースを発生すると共に、上記波形発生回路が用いるために上記シリアル・データ・パターン・パラメータと上記符号間干渉効果及び帯域幅拡張プリエンファシス効果のパラメータとを発生する態様１の信号発生装置。
（４）上記符号間干渉効果及び帯域幅拡張プリエンファシス効果のパラメータに応答するステップ応答フィルタを更に具え、上記シリアル・データ・パターンに符号間干渉効果及び帯域幅拡張プリエンファシス効果の少なくとも一方を適用する態様１の信号発生装置。
（５）上記ステップ応答フィルタ(Step_response)は、
Step_response=(i+log10(α))/(i+1)
の形式であり、Ωが符号間干渉及び帯域幅拡張プリエンファシス制御パラメータであり、lenが符号間干渉フィルタ及び帯域幅拡張プリエンファシス・フィルタ係数の数であり、i=2Ωであり、t=(10-1/10i)/lenであり、αがｔのステップで1/10iから１０である態様４の信号発生装置。
（６）上記ステップ応答フィルタをインパルス応答符号間干渉フィルタに変換して、
ISI_M=(d/dt)(Step_response)
（但し、ISI_Mは、上記インパルス応答符号間干渉フィルタのフィルタ係数）の形式の数式を用いて符号間干渉を増加させる態様５の信号発生装置。
（７）上記インパルス応答符号間干渉フィルタのフィルタ係数により畳み込んだフィルタ係数の欠陥フィルタを更に具え、インパルス応答合成（resultant）符号間干渉フィルタを生じる態様６の信号発生装置。
（８）上記ステップ応答フィルタをインパルス応答帯域幅拡張プリエンファシス・フィルタに変換して、
Step_response=2-(Step_response(2:end))
BWE=(d/dt)(Step_response)
（但し、BWEは、上記インパルス応答帯域幅拡張プリエンファシス・フィルタのフィルタ係数）の形式の数式を用いて、帯域幅拡張プリエンファシスを増加させる態様５の信号発生装置。
（９）上記インパルス応答帯域幅拡張プリエンファシス・フィルタのフィルタ係数により畳み込んだフィルタ係数の欠陥フィルタを更に具え、インパルス応答合成帯域幅拡張プリエンファシス・フィルタを生じる態様８の信号発生装置。
（１０）シリアル・データ・パターンに符号間干渉効果及び帯域幅拡張プリエンファシス効果を与える方法であって；符号間干渉効果及び帯域幅拡張プリエンファシスのパラメータにより制御される符号間干渉フィルタ及び帯域幅拡張プリエンファシス・フィルタの一方のフィルタ係数を発生し；欠陥フィルタのフィルタ係数を提供し；上記符号間干渉フィルタ及び上記帯域幅拡張プリエンファシス・フィルタの一方からの上記フィルタ係数により上記欠陥フィルタからの上記フィルタ係数を畳み込んで、合成符号間干渉フィルタ及び合成帯域幅拡張プリエンファシス・フィルタの各フィルタ係数を発生し；上記符号間干渉フィルタ、上記帯域幅拡張プリエンファシス・フィルタ、上記合成符号間干渉フィルタ及び上記合成帯域幅拡張プリエンファシス・フィルタの１つの上記フィルタ係数により変更したシリアル・パターンでの波形記録を発生し；上記符号間干渉フィルタ、上記帯域幅拡張プリエンファシス・フィルタ、上記合成符号間干渉フィルタ及び上記合成帯域幅拡張プリエンファシス・フィルタの１つにより定義され、符号間干渉効果及び帯域幅拡張プリエンファシス効果の一方を有する上記波形記録から、シリアル・データ・パターン・アナログ信号を発生する発生方法。
（１１）上記フィルタ係数を発生するステップは；上記符号間干渉効果及び上記帯域幅拡張プリエンファシス効果のパラメータにより制御されるステップ応答フィルタのフィルタ係数を発生し；上記ステップ応答フィルタの上記フィルタ係数からインパルス応答符号間干渉フィルタ及びインパルス応答帯域幅拡張プリエンファシス・フィルタの一方のフィルタ係数を発生する態様１０の発生方法。
（１２）上記ステップ応答フィルタの係数発生ステップは、
Step_response=(i+log10(α))/(i+1)
の式を用いて上記ステップ応答の係数を計算し、Ωが符号間干渉及び帯域幅拡張プリエンファシス制御パラメータであり、lenが符号間干渉フィルタ及び帯域幅拡張プリエンファシス・フィルタ係数の数であり、i=2Ωであり、t=(10-1/10i)/lenであり、αがｔのステップで1/10iから１０である態様１１の発生方法。
（１３）上記ステップ応答フィルタの発生ステップは、
ISI_M=(d/dt)(Step_response)
（但し、ISI_Mは、上記インパルス応答符号間干渉フィルタのフィルタ係数）の形式の数式を用いて符号間干渉の増加を計算する態様１２の発生方法。
（１４）上記ステップ応答フィルタの発生ステップは、
Step_response=2-(Step_response(2:end))
BWE=(d/dt)(Step_response)
（但し、BWEは、上記インパルス応答帯域幅拡張プリエンファシス・フィルタのフィルタ係数）の形式の数式を用いて、帯域幅拡張プリエンファシスの増加を計算する１２の発生方法。
（１５）上記欠陥フィルタの上記フィルタ係数は、周波数領域であり、上記欠陥フィルタのフィルタ係数を提供することは、上記欠陥フィルタの上記フィルタ係数を上記周波数領域から時間領域に変換することである態様１０の発生方法。
【発明の効果】
【００１１】
よって、本発明は、高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を、表示及び中央処理ユニットを有する信号発生装置のように実現できる。中央処理ユニットは、シリアル・データ・パターン用のパラメータを設定するために表示上にユーザ・インタフェースを発生すると共に、シリアル・データ・パターンの符号間干渉効果及び帯域幅拡張プリエンファシス効果用のパラメータを発生する。シリアル・データ・パターン・パラメータと符号間干渉及び帯域幅拡張プリエンファシス効果パラメータを用いて、波形記録ファイルを発生する。波形発生回路は、波形記録ファイルを受け、符号間干渉及び帯域幅拡張プリエンファシス効果パラメータが定義した符号間干渉効果又は帯域幅拡張プリエンファシス効果を有するシリアル・データ・パターン・アナログ出力信号を発生する。
【００１２】
外部表示器を信号発生装置及び外部制御器に結合できる。シリアル・データ・パターン用のパラメータと、このシリアル・データ・パターンでの符号間干渉効果及び帯域幅拡張プリエンファシス効果用のパラメータを設定するために、外部制御器は、外部表示上にユーザ・インタフェースを発生する。波形発生回路による使用のために、シリアル・データ・パターン・パラメータと符号間干渉及び帯域幅拡張プリエンファシス効果パラメータとを用いて、外部制御器が波形記録ファイルを発生する。
【００１３】
信号発生器は、符号間干渉効果及び帯域幅拡張プリエンファシス効果パラメータに応答するステップ応答フィルタを有し、シリアル・データ・パターンに符号間干渉効果又は帯域幅拡張プリエンファシス効果を適用する。ステップ応答フィルタは、次の形式となる。
Step_response=(i+log10(α))/(i+1)
なお、Ωが符号間干渉及び帯域幅拡張プリエンファシス制御パラメータであり、lenが符号間干渉フィルタ又は帯域幅拡張プリエンファシス・フィルタ係数の数であり、i=2Ωであり、t=(10-1/10i)/lenであり、αがｔのステップで1/10iから１０である。次の形式の式
ISI_M=(d/dt)Step_response
を用いて、ステップ応答フィルタをインパルス応答符号間干渉フィルタに変換して、符号間干渉を増加させる。なお、ISI_Mは、インパルス応答符号間干渉フィルタのフィルタ係数である。インパルス応答符号間干渉フィルタのフィルタ係数により、フィルタ係数を有する欠陥フィルタを畳み込んで、インパルス応答合成（resultant）符号間干渉フィルタを形成する。
【００１４】
次の形式の式
Step_response=2-(Step_response(2:end))
BWE=(d/dt)Step_response
を用いて、ステップ応答フィルタもインパルス応答帯域幅拡張プリエンファシス・フィルタに変換して、帯域幅拡張プリエンファシスを増やすことができる。なお、BWEは、インパルス応答帯域幅拡張プリエンファシス・フィルタのフィルタ係数である。インパルス応答帯域幅拡張プリエンファシス・フィルタの係数により、フィルタ係数を有する欠陥フィルタを畳み込んで、インパルス応答合成帯域幅拡張プリエンファシス・フィルタを形成する。
【００１５】
シリアル・データ・パターンに符号間干渉効果及び帯域幅拡張プリエンファシス効果を発生する方法は、符号間干渉及び帯域幅拡張プリエンファシスのパラメータにより制御される符号間干渉フィルタ又は帯域幅拡張プリエンファシス・フィルタのフィルタ係数を発生するステップを有する。欠陥フィルタのフィルタ係数を提供して、符号間干渉フィルタ又は帯域幅拡張プリエンファシス・フィルタからのフィルタ係数により畳み込んで、合成符号間干渉フィルタ及び合成帯域幅拡張プリエンファシス・フィルタの各フィルタ係数を発生する。欠陥フィルタ係数は、周波数領域でもよいが、符号間干渉フィルタ又は帯域幅拡張プリエンファシス・フィルタからのフィルタ係数により畳み込むのに、時間領域に変換する必要がある。シリアル・パターン・データの波形記録ファイルを発生し、符号間干渉フィルタ、帯域幅拡張プリエンファシス・フィルタ、合成符号間干渉・フィルタ及び合成帯域幅拡張プリエンファシス・フィルタの１つのフィルタ係数により変調する。各符号間干渉フィルタ、帯域幅拡張プリエンファシス・フィルタ、合成符号間干渉フィルタ、合成帯域幅拡張プリエンファシス・フィルタの１つで定義された符号間干渉効果及び帯域幅拡張プリエンファシス効果の１つを有する波形記録ファイルから、シリアル・データ・パターン・アナログ信号を発生する。
【００１６】
フィルタ係数発生ステップは、符号間干渉及び帯域幅拡張プリエンファシス効果パラメータにより制御されるステップ応答フィルタのフィルタ係数を発生し、ステップ応答フィルタのフィルタ係数からインパルス応答符号間干渉フィルタ又はインパルス応答帯域幅拡張プリエンファシス・フィルタのフィルタ係数を発生するステップを有する。次式を用いて、ステップ応答の係数を計算する。
Step_response=(i+log10(α))/(i+1)
なお、Ωが符号間干渉及び帯域幅拡張プリエンファシス制御パラメータであり、lenが符号間干渉フィルタ及び帯域幅拡張プリエンファシス・フィルタ係数の数であり、i=2Ωであり、t=(10-1/10i)/lenであり、αがｔのステップで1/10iから１０である。
【００１７】
インパルス応答フィルタ発生ステップは、次式を用いて増加した符号間干渉を計算する代わりのステップを有する。
ISI_M=(d/dt)Step_response
なお、ISI_Mは、インパルス応答符号間干渉フィルタのフィルタ係数であり、次式を用いて、増加した帯域幅拡張プリエンファシスを計算する。
Step_response=2-(Step_response(2:end))
BWE=(d/dt)Step_response
なお、BWEは、インパルス応答帯域幅拡張プリエンファシス・フィルタのフィルタ係数である。
【００１８】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の詳細な説明から明らかになろう。
【図面の簡単な説明】
【００１９】
【図１】被試験装置のＨＤＭＩコンプライアンス試験の代表的な従来の試験セットアップのブロック図である。
【図２】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現する代表的な信号発生器の正面図である。
【図３】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現する信号発生器の代表的なブロック図である。
【図４】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を用いて被試験装置のＨＤＭＩコンプライアンス試験を行う試験セットアップのブロック図である。
【図５】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現する初期ユーザ・インタフェースを示す図である。
【図６】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現する基本パターンのポップアップ・ウィンドウを示す図である。
【図７】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現する送信器のポップアップ・ウィンドウを示す図である。
【図８】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現するチャネル／ケーブルのポップアップ・ウィンドウを示す図である。
【図９】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現するコンパイル設定のポップアップ・ウィンドウを示す図である。
【図１０Ａ】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現するステップを説明する流れ図である。
【図１０Ｂ】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現するステップを説明する流れ図である。
【図１１】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法におけるＩＳＩ効果パラメータ値の種々の状態でのＩＳＩフィルタのステップ応答を示す図である。
【図１２】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法における帯域幅拡張プリエンファシス効果パラメータ値の種々の状態に対する帯域幅拡張プリエンファシス・フィルタのステップ応答を示す図である。
【発明を実施するための形態】
【００２０】
図２は、本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現する代表的な信号発生器３０の正面図であり、例えば、本願出願人のテクトロニクス社製ＡＷＧ７１０２Ｂである。信号発生器３０は、液晶表示器、陰極線管などの如き表示器３６上に表示されるユーザ・インタフェースに関連して、この信号発生器３０の正面パネル３４上のボタン及びノブ３２の如き正面パネル制御器を用いてユーザが定義した信号出力を発生する。信号発生器３０は、チャネル１信号出力コネクタ３８、４０とチャネル２信号出力コネクタ４２、４４を有し、各信号チャネルは、関連したＭ１及びＭ２マーカ出力発生器４６、４８を有する。信号発生器は、トリガ入力コネクタ５０、イベント入力コネクタ５２、ＤＣ電圧出力コネクタ５４及びインターリーブ信号出力コネクタ５６も有する。信号発生器３０は、プログラムなどを実行可能な波形データを蓄積するためのＣＤ又はＣＤ／ＤＶＤドライブ５８も有する。
【００２１】
図３は、ＡＷＧ７１０２Ｂ信号発生器３０の代表的なブロック図である。信号発生器３０は、中央処理ユニット（ＣＰＵ）６０を有し、ハードディスク・ドライブ（ＨＤＤ：蓄積装置）６２に蓄積されたプログラムに応じて測定機器の動作を制御する。ＲＡＭメモリの如きメモリ６４を用いて、蓄積装置６２から読み出したプログラム用にＣＰＵ６０の作業領域にする。ユーザは、測定機器の正面パネル３４上のボタン、ノブ３２などを介して信号発生器を設定できる。表示器３６は、ユーザ・インタフェースを提供し、信号パターン及びユーザ設定に関する情報を視覚化する。外部表示出力回路６６は、信号発生器の組み込み表示器３６の他に大画面表示を提供するために、外部表示器６８に供給されるビデオ出力を発生する。波形発生回路７０は、ユーザ定義パラメータに基づいて信号パターンを発生する。この例において、波形発生回路は、２チャネルの出力端と、トリガ及びイベント信号の入力端を有する。入力／出力ポート７２を用いて、外部キーボード７４とマウス７６などのポインティング・デバイスとを信号発生器に接続する。外部キーボード７４及び／又はマウス７６を信号発生器の正面パネル制御器の一部に含めてもよい。これらブロックは、信号及びデータ・バス７８を介して互いに結合させる。信号発生器のバス７８は、ローカル・エリア・ネットワーク（ＬＡＮ）インタフェース８０を具えて、信号発生器をパーソナル・コンピュータ（ＰＣ）８２の如き外部制御器に接続してもよい。ＬＡＮインタフェース８０により、ユーザ・インタフェースがＰＣ８２上で動作できる共に、ＰＣ８２がネットワークを介して信号発生器３０を制御できる。代わりに、汎用インタフェース・バス（ＧＰＩＢ）インタフェースをＬＡＮインタフェース８０のために用いてもよい。
【００２２】
図４は、本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を用いて被試験装置（ＤＵＴ）１０２のＨＤＭＩコンプライアンス試験を行う試験セットアップ１００のブロック図である。この試験セットアップは、テクトロニクス社製ＡＷＧ７１０２型任意波形発生器の如き２つの任意波形発生器（ＡＷＧ）１０４、１０６を用いる。ＡＷＧ１０４、１０６の各々は、クロック発生１１２からのクロック信号１０８及びトリガ発生器１１４からトリガ信号１１０を受ける。好適実施例において、テクトロニクス社製ＡＦＧ３１０２型の如き任意関数発生器がクロック発生器１１２及びトリガ発生器１１４として使用する。クロック信号１０８をＡＷＧ１０４及び１０６の各クロック入力端に供給し、トリガ信号１１０をＡＷＧ１０４及び１０６の各トリガ入力端に供給して、ＡＷＧ１０４及び１０６の動作及び信号出力を同期させる。ＡＷＧ１０４は、クロック信号の差動対ＣＬ及び／ＣＬを発生する。これら差動対は、バイアス・ティー１１６、１１８を介して、米国ワシントン州ワショウゲルのエフィセレ・テクノロジーズ社製ＥＴ−ＨＤＭＩ−ＴＰＡ−Ｓ型アダプタ・ボードの如きアダプタ・ボード１２０に供給される。差動クロック対ＣＬ及び／ＣＬを、要求されるＴＭＤＳ（遷移最小化差動シグナリング）レベルにするのに、バイアス・ティー１１６、１１８が必要である。ＡＷＧ１０４は、差動データ信号Ｄ２，／Ｄ２を発生し、これら差動データ信号は、各バイアス・ティー１２２、１２４を介してアダプタ・ボード１２０に結合される。ＡＷＧ１０６は、差動データ信号Ｄ０，／Ｄ０、Ｄ１、／Ｄ１を発生し、これらデータ信号は、各バイアス・ティー１２６、１２８、１３０、１３２を介してアダプタ・ボード１２０に供給される。アダプタ・ボード１２０をＤＵＴ１０２に結合する。コンプライアンス試験分析のために、ＤＵＴ１０２の出力端をテクトロニクス社製ＤＰＯ７００００型デジタル・ホスファ・オシロスコープ又はＤＳＡ８２００型デジタル信号分析器に結合する。上述のＨＤＭＩコンプライアンス試験セットアップは、可変ＩＳＩ又は帯域幅拡張プリエンファシス発生アルゴリズムを含む。ケーブル・エミュレータを表す欠陥フィルタと組合せてこのアルゴリズムを用い、従来のＨＤＭＩコンプライアンス試験セットアップに用いるケーブル・エミュレータに取って代わる。
【００２３】
図５は、符号間干渉効果及び帯域幅拡張プリエンファシス効果のパラメータにより変更したシリアル・データ・パターンの設定パラメータ用の代表的な初期ユーザ・インタフェース１５０を示す。初期ユーザ・インタフェース１５０及びその後のユーザ・インタフェースは、蓄積装置６２に蓄積されたユーザ・インタフェース・プログラムによるＣＰＵ６０の制御プログラムの下に動作する。ユーザ・インタフェースを表示器３６又は外部表示器６８上に表示できる。代わりに、ユーザ・インタフェース・プログラムを蓄積しＰＣ８２にアクセスして、ＰＣ８２がパラメータを処理し、信号発生器３０に供給する出力ファイルを発生してもよい。表示器３６上のアイコンを介してアクセスするか、又は、開始タブをクリックし、信号発生器３０に蓄積されているプログラムのリストから適切なプログラムをクリックすることにより、信号発生器３０上の種々のインタフェースを制御するプログラムをアクセスしてもよい。初期インタフェース１５０は、初期ユーザ・インタフェース１５０内の種々のタブ１５２又はボタン１５３をクリックして活性化させる多くのポップアップ・ウィンドウを含んでいる。初期ユーザ・インタフェース１５０は、基本パターン（Base Pattern）ポップアップ・ウィンドウ１５６を活性化する基本パターン・タブ１５４を有する。初期ユーザ・インタフェース１５０により、基本パターン・ポップアップ・ウィンドウ１５６を自動的に活性化する。
【００２４】
図６は、基本パターン(Base Pattern)ポップアップ・ウィンドウ１５６の４つの定義領域である基本パターン（Base Pattern）１５８、エンコーディング（Encoding）１６２及び立ち上がり／立ち下がり（Rise/Fall）１６４を示す基本パターン・ポップアップ・ウィンドウ１５６の詳細を示す。基本パターン領域１５８は、ボタン１６６、１６８及び１７０を有し、これらボタンにより、ユーザは、ＩＳＩ又は帯域幅拡張プリエンファシス効果を生じるシリアル・データ・パターンを選択できる。標準（Standard）ボタン１６６をクリックすることにより、標準（Standard）ボックス１７２及びパターン（Pattern）ボックス１７４を活性化する。標準ボックス１７２をクリックして、コンプライアンス試験に必要な汎用シリアル・データ・パターン及び種々のシリアル・データ標準を表示する。特定のシリアル・データ標準を選択すると、パターン・ボックス１７４のクリックによりＰＲＢＳ７の如き選択されたシリアル・データ標準により定義された種々の波形パターンを表示する。「ファイルから」（From File）ボタン１６８をクリックすると、ファイル（File）ボックス１７６を強調し、ユーザは、予め蓄積されたデータ・ファイルを入力できる。ユーザ・パターン（User Pattern）ボタン１７０をクリックすると、パターン・ボックス１７８を強調し、ユーザは、シリアル・データ・パターンを入力できる。適切な２進（Binary）ボタン１８０又は１６進（Hex）ボタン１８２をクリックして、パターンを「０」及び「１」の２進データ又は１６進データとして入力できる。
【００２５】
信号（Single）領域１６０は、データ・レート（Data Rate）ボックス１８４、振幅（Amplitude）ボックス１８６及びアイドル状態（Idle State）ボックス１８８を有する。データ・ボックス１８４をクリックすると、ユーザは、シリアル・データのデータ・レートを設定できる。データ・レートは、１秒当たり１０メガ・ビットから１秒当たり２０ギガ・ビットの範囲内で調整できる。標準ボタン１６６を活性化すると、選択したシリアル・データ標準によりデータ・レートが自動的に選択される。振幅ボックス１８６をクリックすると、ユーザは、シリアル・データ・パターンの電圧レベルを選択できる。ユーザは、２５０ｍＶから１Ｖの範囲で電圧レベルを可変できる。状態（State）が標準ボックス１７２で選択され、パターン・ボックス１７４でアイドル状態が選択される場合、アイドル状態ボックス１８８が活性化される。このアイドル状態は、アイドル状態パターン内のＤＣの選択可能な期間として観察される。
【００２６】
エンコーディング（Encoding）領域１６２は、エンコーディング・スキーム（Encoding Scheme）ボックス１９０を有し、このボックスにより、ユーザは、シリアル・データ・パターン用のコーディング・スキームの形式を設定できる。ユーザは、ＮＲＺ又は非（ＮＯＮＥ）ＮＲＺから選択できる。８Ｂ１０Ｂボックス１９２をクリックして、８ビット・シンボルから１０ビット・シンボルへのマッピング用アルゴリズムを活性化して、ＤＣバランス及び境界不一致を行う。立ち上がり／立ち下がり領域１６４は、立ち上がり／立ち下がり時間ボタン１９６及び１９８を有し、１０／９０又は２０／８０パーセントの立ち上がり及び立ち下がりの時間を夫々選択する。立ち上がりボックス２００により、ユーザは、シリアル・データ・パターン前縁の立ち上がり時間を選択できる。立ち下がりボックス２０２により、ユーザは、シリアル・データ・パターン後縁の立ち上がり時間を設定できる。ＤＣＤボックス２０４により、ユーザは、シリアル・データ・パターンのデューティ・サイクル歪（ＤＣＤ）の量を可変できる。立ち上がり時間、立ち下がり時間及びＤＣＤ時間は、各設定ボックス２０６を用いて、秒又は単位インターバルにて定義できる。
【００２７】
図７に示すように、送信器（Transmitter）タブ２１０をクリックして、送信器ポップアップ・ウィンドウ２１２を活性化する。送信器ポップアップ・ウィンドウ２１２は、ボックス２１４を有する。このボックス２１４により、ユーザは、ピーク・ピーク周期ジッタ（Periodic Jitter (Pk-Pk)）及びＲＭＳランダム・ジッタ（Random Jitter(RMS)）の可変量のパラメータを設定すると共に、拡散スペクトラム・クロック（ＳＳＣ）パラメータ、電圧（Volt(RMS)）によるノイズ（Noise）パラメータ及びｄＢ又は電圧によるプリ／ディ・エンファシス（Pre/De-emphasis）パラメータを設定する。
【００２８】
図８に示すように、チャネル／ケーブル（Channel/Cable）タブ２２０をクリックすることにより、チャネル／ケーブル・ポップアップ・ウィンドウ２２２を活性化する。ユーザは、ＩＳＩ／帯域幅拡張（ISI/Bandwidth Extension）ボタン２２４をクリックすることにより、ＩＳＩ／帯域幅拡張を活性化できる。ユーザは、欠陥フィルタ（Impairment Filter）ボタン２２６をクリックして、フィルタ・ボックス及びブラウザ・ボタンを活性化する。「ファイルからの読み出し」（Read from File）ボタン２２８及び関連したブラウズ（Browse）ボタン２３０により、ユーザは、予め蓄積した欠陥フィルタ・ファイルを選択できる。ＩＳＩ／帯域幅拡張ボックス２３２により、ユーザは、波形記録にＩＳＩ又は他は拡張の追加の間で選択できるか、又は、ＩＳＩ又は帯域幅拡張を選択された欠陥フィルタに追加できる。ＩＳＩ／帯域幅拡張スケーリング（ISI/Bandwidth Extension Scaling）ボックス２３４により、ユーザは、符号間干渉効果及び帯域幅拡張プリエンファシス効果のパラメータを設定でき、好適な実施例では−８から＋８まで変化する。一般的に、欠陥フィルタ・ファイルは、周波数領域内でフィルタ係数を定義するＳパラメータとして蓄積される。代わりに、欠陥フィルタ・ファイルは、時間領域インパルス応答又はステップ応答フィルタ係数を定義できる。
【００２９】
再び図５を参照する。ユーザがシリアル・データ・パターン用のパラメータを設定し、シリアル・データ・パターンに供給すべきＩＳＩ又は帯域幅拡張プリエンファシスの量を選択すると、ユーザは、初期ユーザ・インタフェース１５０のツール・バー２４４上のコンパイル設定（Compile Settings）ボタン２４２をクリックすることにより、図９に示すコンパイル設定ポップアップ・ウィンドウ２４０を活性化する。コンパイル設定ポップアップ・ウィンドウ２４０は、波形名（Waveform Name）ボックス２４６を有し、ユーザ定義シリアル・データ・パターン・パラメータと、シリアル・データ・パターン用の符号間干渉効果及び帯域幅拡張プリエンファシス効果のパラメータとを用いて、信号発生器３０が発生した波形ファイル用のユーザ定義名を提供する。基本パターン・ポップアップ・ウィンドウ１５６を用いて入力したシリアル・データ・パターン用のデータ・レートをデータ・レート（Data Rate）の次に表示する。ユーザは、サンプル・レート（Sample Rate）ボタン２４８又は「ＵＩ当たりのサンプル」（Sample per UI）ボタン２５０をクリックして、サンプル・レート・ボックス２５２又は「ＵＩ当たりのサンプル」ボックス２５４を夫々活性化できる。ユーザは、シリアル・データ・パターン及びデータ・レートに基づいて適切な値を入力して、サンプル・レート又はＵＩ当たりのサンプルを手動設定できる。自動（Automatic）ボックス２５６をクリックして、データ・レート及びシリアル・データ・パターンに基づいて、サンプル・レート又はＵＩ当たりのサンプルを自動的に設定できる。帯域幅拡張フィルタ（Bandwidth Expansion Filter）ボタン２６０をクロックして、帯域幅拡張フィルタ領域２５８を活性化できる。帯域幅拡張フィルタ領域２５８により、ユーザは、種々のイリーガル・パラメータを選択又はターンオフできる。コンパイル・ボタン基準（Compile Button References）領域２６２により、ユーザは、シリアル・データ・パターン・パラメータ及びＩＳＩ／帯域幅拡張パラメータが定義するコンパイル済み波形記録用に、コンパイルのみ（Compile Only）又はコンパイル及び送信（Compile and Sends to）のいずれかのパラメータを選択できる。コンパイル設定ポップアップ・ウィンドウ２４０の下の方に、適切なボックス２６４をクリックすることにより設定できる追加のパラメータがある。コンパイル設定ポップアップ・ウィンドウ２４０の下部には、コンパイル（Compile）ボタン２６６、Ｏｋボタン２６８、キャンセル（Cancel）ボタン２７０及びヘルプ（Help）ボタン２７２があり、これらにより、ユーザは、コンパイル設定ポップアップ・ウィンドウ２４０に関連した種々の動作を選択できる。１つのオプションは、コンパイル・ボタン２６６をクリックして、シリアル・データ・パターン及びＩＳＩ／帯域幅拡張パラメータのコンパイルを開始し、デジタル・データを含む波形記録ファイルを発生して、信号発生器３０からのアナログ・シリアル・データ・パターンを発生することである。他のオプションは、Ｏｋボタン２６８をクリックして、コンパイル設定ポップアップ・ウィンドウ１４０内の選択されたパラメータをセーブして、ウィンドウ２４０を閉じることである。更に他のオプションは、キャンセル・ボタン２７０をクリックして、ウィンドウ１４０内で選択されたパラメータをセーブすることなく、コンパイル設定ポップアップ・ウィンドウ２４０を閉じることである。ヘルプ・ボタン２７２をクリックして、ヘルプ・ポップアップ・ウィンドウを活性化し、ユーザがヘルプを求められることである。
【００３０】
初期ユーザ・インタフェース５０のツール・バー２７４（図５に示す）を有する。このコンパイル・ボタン２７４は、コンパイル設定ポップアップ・ウィンドウ２４０内のコンパイル・ボタン２６６（図９に示す）と同じ方法で機能し、シリアル・データ・パターン・パラメータと、符号間干渉効果及び帯域幅拡張プリエンファシス効果のパラメータとのコンパイルを開始して、信号発生器３０からアナログ・シリアル・データ・パターンを発生させるためのデジタル・データを含んだ波形記録ファイルを発生する。
【００３１】
図１０Ａ及び１０Ｂは、符号間干渉効果又は帯域幅拡張プリエンファシス効果を高速シリアル・データ・パターンに追加するアルゴリズムを実現する流れ図を示す。ステップ３００にて、図８のチャネル／ケーブル・ポップアップ・ウィンドウ２２２内のＩＳＩ／帯域幅拡張ボタン２２４又は欠陥フィルタ・ボタン２２６の一方を活性化して、ＩＳＩ／帯域幅拡張又は欠陥フィルタをユーザが選択する。ステップ３０２にて、ユーザは、ＩＳＩ／帯域幅拡張ボックス２３２を用いて、符号間干渉効果又は帯域幅拡張プリエンファシス効果のいずれかを選択する。ステップ３０４にて、ユーザは、ＩＳＩ／帯域幅拡張スケーリング・ボックス２３４を用いて、高速シリアル・データ・パターンに適用すべきＩＳＩ及び帯域幅拡張プリエンファシス効果のパラメータを選択する。ステップ３０６にて、選択したＩＳＩ及び帯域幅拡張プリエンファシス効果のパラメータ及び式１を用いて、ステップ応答フィルタの係数（Step_response）を計算する。
式１：Step_response=(i+log10(α))/(i+1)
ただし、
Ω＝ＩＳＩ／帯域幅拡張パラメータ
len＝ＩＳＩ／帯域幅拡張フィルタ係数の数
t＝時間
i=2Ω
t=(10-1/10i)/len
α＝ｔのステップで1/10iから１０まで
lenの値は、「１ビット当たりのサンプルの数」の整数倍でもよく、データ・レートで除算されたシステムのサンプル周波数として定義される。例えば、信号発生器３０のサンプル周波数が１０ＧＨｚであり、処理すべき信号のデータ・レートが２ＧＨｚである。１ビット当たりのサンプルは、１０ＧＨｚを２ＧＨｚで除算して、５となる。lenの値を５の倍数、即ち、５／１０／１５／２０などにできる。lenの値が増えると、信号でのＩＳＩ／帯域幅拡張パラメータΩの効果が低下する。
【００３２】
ステップ３０８で、符号間干渉効果又は帯域幅拡張プリエンファシス効果がステップ３０２で選択れたかの判断を行う。ユーザが帯域幅拡張プリエンファシス効果を選択している場合（イエス）、ステップ３１０にて、式２を用いて帯域幅拡張フィルタの係数（ＢＷＥ）を求める。
式２：BWE=(d/dt)（2-(Step_response))
【００３３】
ステップ３０８での判断が符号間干渉効果の場合（ノー）、ステップ３１２にて、式３を用いてＩＳＩフィルタの係数（ISI_M）を計算する。
式３：ISI_M=(d/dt)（Step_response）
【００３４】
ステップ３１４にて、ステップ３００にて欠陥フィルタ・ボタン２２６を活性化したかを判断する。欠陥フィルタが選択されていると（イエス）、ステップ３１６にて、ユーザは、フィルタからの読み出しボックス２２８及びブラザー・ボタン２３０を用いて欠陥フィルタ（ＩＭＰ）を選択する。欠陥フィルタがスペクトラム領域フィルタ係数を有すると、逆高速フーリエ変換（ＩＦＦＴ）を用いて、スペクトラム領域フィルタ係数を時間領域フィルタ係数に変換する。ステップ３２０にて、ＩＳＩフィルタのフィルタ係数（ISI_M）又は帯域幅拡張フィルタのフィルタ係数（BWE）のいずれかにより欠陥フィルタ（ＩＭＰ）の時間領域フィルタ係数を畳み込んで、合成ＩＳＩフィルタ（ISI_R）又は合成帯域幅拡張プリエンファシス・フィルタ（BWE_R）を発生する。ステップ３２２にて、ＩＳＩフィルタ、帯域幅拡張プリエンファシス・フィルタ、合成ＩＳＩフィルタ（ISI_R）、又は合成帯域幅拡張プリエンファシス・フィルタ（BWE_R）の１つを用いて、高速シリアル・データ・パターン・パラメータから発生された波形記録を濾波する。次に、波形発生器７０がフィルタ波形記録ファイルを読み出して、追加されたＩＳＩ又は帯域幅拡張プリエンファシスを有する高速アナログ信号データ・パターンを発生する。
【００３５】
図１１は、ＩＳＩ効果パラメータ値Ωの種々の係数に対するＩＳＩフィルタのステップ応答を示す。これらプロットは、増加するＩＳＩ効果パラメータ値に対応し、低いプロット・ラインが低いＩＳＩ効果パラメータ値に対応し、高いプロット・ラインが高いＩＳＩ効果パラメータ値に対応する。
【００３６】
図１２は、帯域幅拡張プリエンファシス効果パラメータ値Ωの種々の係数に対する帯域幅拡張プリエンファシス・フィルタのステップ応答を示す。これらプロットは、低下する帯域幅拡張プリエンファシス効果パラメータ値に対応し、最高のプロット・ラインが高い帯域幅拡張プリエンファシス効果パラメータ値に対応し、最低のプロット・ラインが低い帯域幅拡張プリエンファシス効果パラメータ値に対応する。
【００３７】
本発明の要旨を逸脱することなく、本発明の上述の実施例の細部において多くの変更を可能なことが当業者には明らかであろう。
【符号の説明】
【００３８】
１０ 試験セットアップ
１２ 被試験装置
１４ 波形発生器
１６ バイアス・ティー
１８ アダプタ・ボード
２０ 遷移時間変換器モジュール
２２ デジタル・タイミング発生器
２４ 直流電源
２６ ケーブル・エミュレータ
２８ 測定機器
３０ 信号発生器
３２ ボタン及びノブ
６０ ＣＰＵ（中央処理ユニット）
６２ ハードディスク・ドライブ
６４ メモリ
６６ 外部表示出力回路
６８ 外部表示器
７０ 波形発生器
７２ 入力／出力ポート
７４ 外部キーボード
７６ マウス
７８ バス
８０ ＬＡＮインタフェース
８２ パーソナル・コンピュータ
１００ 試験セットアップ
１０２ 被試験装置
１０４、１０６ 波形発生器
１１２ クロック発生器
１１４ トリガ発生器
１２０ アダプタ・ボード
１２６〜１３２ バイアス・ティー
１３４ 測定機器
【技術分野】
【０００１】
本発明は、高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法に関する。
【背景技術】
【０００２】
高速シリアル・データ通信システムにおいて、符号間干渉（ＩＳＩ：Inter Symbol Interference）は、信号の歪の一形式であり、１つのシンボルが、その後のシンボルと干渉する。これは、望ましくない現象であり、符号間干渉がノイズと類似の影響を起こして、システムのビット・エラー・レート（ＢＥＲ：Bit Error Rate）を増加させる。
【０００３】
１つのチップのＩ／Ｏピン上の送信器から１秒当たり１ギガビットで送られる信号は、先ず、プラグイン・カード上の信号路に沿い、バックプレーンを横切って、受信チップを含む他のプラグイン・カードに進む。ランダム・ジッタ、周期的ジッタ、デューティ・サイクル歪、符号間干渉、周波数選択性減衰、クロストークなどにより、信号がしばしば劣化する。反射により、典型的には、同様に種々の相互接続非連続性でのインピーダンスのミスマッチングによりＩＳＩ欠陥が生じる。
【０００４】
今日、データ・レートは、通常１Ｇｂ／ｓよりもかなり高いので、エコー減衰時間がパルス感覚よりも長く、受信したパルスが前のパルスのエコーと混じる。これら欠陥を緩和する必要がある。送信器用のプリエンファシス・フィルタ及び受信器用の判定帰還形等価器（ＤＦＥ：decision feedback equalizer）の如き適切な緩和アルゴリズムの設計には、顕官の正確なモデルが必要である。
【０００５】
ケーブル、相互接続及びバックプレーンのＳパラメータ・タッチストーン・ファイルの助けにより欠陥をモデル化して、これら受信器のＢＥＲ許容範囲を測定する。この試験は、受信器マージン試験と呼ばれる。
【０００６】
信号インテグリティ技術者は、ＨＤＭＩ、表示ポート、ＳＡＴＡ、ＰＣＩ−Ｅ等の如き高速シリアル標準のデジタル受信器についてジッタ許容範囲／マージン試験を実行する。ジッタ許容範囲／マージン試験には、種々の量のランダム及び周期的なジッタ、デューティ・サイクル歪及び符号間干渉を伴う信号を発生する必要がある。ある高速シリアル標準では、ＩＳＩ効果をエミュレーションするのにハードウェア・ケーブル・エミュレータを推奨している。ＨＤＭＩ（High Definition Multimedia Interface）標準の場合、推奨されるハードウェア・ケーブル・エミュレータは、米国カリフォルニア州サンタ・クララのアジレント・テクノロジーズが製造しており、一定量のＩＳＩを発生する。これらケーブル・エミュレータは、典型的な銅減衰器を有する。これらケーブル・エミュレータの動作帯域幅は、ハードウェアの制約により制限される。ＨＤＭＩの異なるピクセル・クロック・レートに対して、ジッタ許容範囲試験に異なるハードウェア・エミュレータを用いている。ハードウェア・ケーブル・エミュレータを用いるこの処理は、受信器性能を試験するのに必要な試験条件を制限する。特定のデータ・レートでの信号のＩＳＩの量が制限される。
【０００７】
図１は、被試験装置(ＤＵＴ：Device Under Test)１２のＨＤＭＩコンプライアンス試験用の代表的な試験セットアップ１０を示す。本願出願人のテクトロニクス社製ＡＷＧ７１０型の如き任意波形発生器１４は、差動クロック信号ＣＬ及び／ＣＬを発生し出力して、バイアス・ティー（bias-tee）１６に供給する。差動クロック信号ＣＬ及び／ＣＬを必要なＴＭＤＳ（Transitioned-Minimized Differential Signaling：遷移最短差動シグナリング）にするのにバイアス・ティー１６が必要である。バイアス・ティー１６からの出力差動クロック信号ＣＬ及び／ＣＬは、遷移時間変換器（ＴＴＣ：Transition Time Converter）モジュール２０を介して、米国ワシントン州ワショウゲガルのエフィセラ・テクノロジーズ社製ＥＴ−ＨＤＭＩ−ＴＰＡ−Ｒレセプタクル・ボードの如きアダプタ・ボード１８に供給される。ＴＴＣモジュール２０は、ＨＤＭＩコンプライアンス試験標準に適合するように差動クロック信号ＣＬ及び／ＣＬの立ち上がり時間を遅くする。図１の試験セットアップにおいて、テクトロニクス社製ＤＴＧ５３３４型データ・タイミング発生器の如きデータ・タイミング発生器２２からの直流出力により、バイアス・ティー１６に電力を供給する。任意波形発生器１４は、２つのデジタル・マーカ出力Ｍ１及びＭ２を発生し、これら２つのデジタル・マーカ出力を同期用に用いる。Ｍ１マーカは、データ・タイミング発生器２２の外部クロック入力端に供給され、Ｍ２マーカは、データ・タイミング発生器２２のシリアル・トリガ入力端に供給される。データ・タイミング発生器２２は、差動デジタル信号Ｄ０、／Ｄ０、Ｄ１、／Ｄ１、Ｄ２、／Ｄ２を発生し、ＴＴＣモジュール２０を介してアダプタ・ボード１８に供給する。差動クロック信号と同様に、ＴＴＣモジュール２０は、ＨＤＭＩコンプライアンス試験標準と適合させるために差動データ信号Ｄ０、／Ｄ０、Ｄ１、／Ｄ１、Ｄ２、／Ｄ２の立ち上がり時間を遅くする。直流電源２４は、＋５Ｖ直流電圧及び接地をアダプタ・ボード１８に供給する。差動クロック及びデータ信号は、ケーブル・エミュレータ２６を介してＤＵＴ１２に供給される。アジレント・テクノロジーズ社製Ｅ４８８７Ａ−１０１型及びＥ４８８７Ａ−１０２型ケーブル・エミュレータの如きケーブル・エミュレータ２６は、最悪の場合であるが適合したケーブルの特性をエミュレーションする。デジタル・オシロスコープの如き試験測定機器２８を用いて、ＤＵＴ１２に供給された信号をモニタして、特定のＨＤＭＩ標準に適合するかを確認できる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−１１２０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を、表示及び中央処理ユニットを有する信号発生装置のように実現できることが望まれている。
【課題を解決するための手段】
【００１０】
本発明の態様は、次の通りである。
（１）表示器と；該表示器上にユーザ・インタフェースを発生して、シリアル・データ・パターン用のパラメータと、上記シリアル・データ・パターンの帯域幅拡張プリエンファシス効果及び符号間干渉効果の少なくとも一方のパラメータとを設定する中央処理ユニットを具え；上記シリアル・データ・パターン・パラメータ、上記符号間干渉効果のパラメータ及び上記帯域幅拡張プリエンファシス効果のパラメータを用いて、波形記録ファイルを作成し；上記波形記録ファイルを受け、上記符号間干渉効果のパラメータ及び上記帯域幅拡張プリエンファシス効果のパラメータにより定義された上記符号間干渉効果及び上記帯域幅拡張プリエンファシス効果の少なくとも一方を有するシリアル・データ・パターン・アナログ出力信号を発生する波形発生回路を更に具えた信号発生装置。
（２）上記表示器は、上記信号発生装置に結合された態様１の信号発生装置。
（３）上記信号発生装置に結合された外部制御器を更に具え、該外部制御器は、上記シリアル・データ・パターンでの符号間干渉効果及び帯域幅拡張プリエンファシス効果の少なくとも一方のパラメータと上記シリアル・データ・パターンのパラメータとを設定するために外部表示器上に上記ユーザ・インタフェースを発生すると共に、上記波形発生回路が用いるために上記シリアル・データ・パターン・パラメータと上記符号間干渉効果及び帯域幅拡張プリエンファシス効果のパラメータとを発生する態様１の信号発生装置。
（４）上記符号間干渉効果及び帯域幅拡張プリエンファシス効果のパラメータに応答するステップ応答フィルタを更に具え、上記シリアル・データ・パターンに符号間干渉効果及び帯域幅拡張プリエンファシス効果の少なくとも一方を適用する態様１の信号発生装置。
（５）上記ステップ応答フィルタ(Step_response)は、
Step_response=(i+log10(α))/(i+1)
の形式であり、Ωが符号間干渉及び帯域幅拡張プリエンファシス制御パラメータであり、lenが符号間干渉フィルタ及び帯域幅拡張プリエンファシス・フィルタ係数の数であり、i=2Ωであり、t=(10-1/10i)/lenであり、αがｔのステップで1/10iから１０である態様４の信号発生装置。
（６）上記ステップ応答フィルタをインパルス応答符号間干渉フィルタに変換して、
ISI_M=(d/dt)(Step_response)
（但し、ISI_Mは、上記インパルス応答符号間干渉フィルタのフィルタ係数）の形式の数式を用いて符号間干渉を増加させる態様５の信号発生装置。
（７）上記インパルス応答符号間干渉フィルタのフィルタ係数により畳み込んだフィルタ係数の欠陥フィルタを更に具え、インパルス応答合成（resultant）符号間干渉フィルタを生じる態様６の信号発生装置。
（８）上記ステップ応答フィルタをインパルス応答帯域幅拡張プリエンファシス・フィルタに変換して、
Step_response=2-(Step_response(2:end))
BWE=(d/dt)(Step_response)
（但し、BWEは、上記インパルス応答帯域幅拡張プリエンファシス・フィルタのフィルタ係数）の形式の数式を用いて、帯域幅拡張プリエンファシスを増加させる態様５の信号発生装置。
（９）上記インパルス応答帯域幅拡張プリエンファシス・フィルタのフィルタ係数により畳み込んだフィルタ係数の欠陥フィルタを更に具え、インパルス応答合成帯域幅拡張プリエンファシス・フィルタを生じる態様８の信号発生装置。
（１０）シリアル・データ・パターンに符号間干渉効果及び帯域幅拡張プリエンファシス効果を与える方法であって；符号間干渉効果及び帯域幅拡張プリエンファシスのパラメータにより制御される符号間干渉フィルタ及び帯域幅拡張プリエンファシス・フィルタの一方のフィルタ係数を発生し；欠陥フィルタのフィルタ係数を提供し；上記符号間干渉フィルタ及び上記帯域幅拡張プリエンファシス・フィルタの一方からの上記フィルタ係数により上記欠陥フィルタからの上記フィルタ係数を畳み込んで、合成符号間干渉フィルタ及び合成帯域幅拡張プリエンファシス・フィルタの各フィルタ係数を発生し；上記符号間干渉フィルタ、上記帯域幅拡張プリエンファシス・フィルタ、上記合成符号間干渉フィルタ及び上記合成帯域幅拡張プリエンファシス・フィルタの１つの上記フィルタ係数により変更したシリアル・パターンでの波形記録を発生し；上記符号間干渉フィルタ、上記帯域幅拡張プリエンファシス・フィルタ、上記合成符号間干渉フィルタ及び上記合成帯域幅拡張プリエンファシス・フィルタの１つにより定義され、符号間干渉効果及び帯域幅拡張プリエンファシス効果の一方を有する上記波形記録から、シリアル・データ・パターン・アナログ信号を発生する発生方法。
（１１）上記フィルタ係数を発生するステップは；上記符号間干渉効果及び上記帯域幅拡張プリエンファシス効果のパラメータにより制御されるステップ応答フィルタのフィルタ係数を発生し；上記ステップ応答フィルタの上記フィルタ係数からインパルス応答符号間干渉フィルタ及びインパルス応答帯域幅拡張プリエンファシス・フィルタの一方のフィルタ係数を発生する態様１０の発生方法。
（１２）上記ステップ応答フィルタの係数発生ステップは、
Step_response=(i+log10(α))/(i+1)
の式を用いて上記ステップ応答の係数を計算し、Ωが符号間干渉及び帯域幅拡張プリエンファシス制御パラメータであり、lenが符号間干渉フィルタ及び帯域幅拡張プリエンファシス・フィルタ係数の数であり、i=2Ωであり、t=(10-1/10i)/lenであり、αがｔのステップで1/10iから１０である態様１１の発生方法。
（１３）上記ステップ応答フィルタの発生ステップは、
ISI_M=(d/dt)(Step_response)
（但し、ISI_Mは、上記インパルス応答符号間干渉フィルタのフィルタ係数）の形式の数式を用いて符号間干渉の増加を計算する態様１２の発生方法。
（１４）上記ステップ応答フィルタの発生ステップは、
Step_response=2-(Step_response(2:end))
BWE=(d/dt)(Step_response)
（但し、BWEは、上記インパルス応答帯域幅拡張プリエンファシス・フィルタのフィルタ係数）の形式の数式を用いて、帯域幅拡張プリエンファシスの増加を計算する１２の発生方法。
（１５）上記欠陥フィルタの上記フィルタ係数は、周波数領域であり、上記欠陥フィルタのフィルタ係数を提供することは、上記欠陥フィルタの上記フィルタ係数を上記周波数領域から時間領域に変換することである態様１０の発生方法。
【発明の効果】
【００１１】
よって、本発明は、高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を、表示及び中央処理ユニットを有する信号発生装置のように実現できる。中央処理ユニットは、シリアル・データ・パターン用のパラメータを設定するために表示上にユーザ・インタフェースを発生すると共に、シリアル・データ・パターンの符号間干渉効果及び帯域幅拡張プリエンファシス効果用のパラメータを発生する。シリアル・データ・パターン・パラメータと符号間干渉及び帯域幅拡張プリエンファシス効果パラメータを用いて、波形記録ファイルを発生する。波形発生回路は、波形記録ファイルを受け、符号間干渉及び帯域幅拡張プリエンファシス効果パラメータが定義した符号間干渉効果又は帯域幅拡張プリエンファシス効果を有するシリアル・データ・パターン・アナログ出力信号を発生する。
【００１２】
外部表示器を信号発生装置及び外部制御器に結合できる。シリアル・データ・パターン用のパラメータと、このシリアル・データ・パターンでの符号間干渉効果及び帯域幅拡張プリエンファシス効果用のパラメータを設定するために、外部制御器は、外部表示上にユーザ・インタフェースを発生する。波形発生回路による使用のために、シリアル・データ・パターン・パラメータと符号間干渉及び帯域幅拡張プリエンファシス効果パラメータとを用いて、外部制御器が波形記録ファイルを発生する。
【００１３】
信号発生器は、符号間干渉効果及び帯域幅拡張プリエンファシス効果パラメータに応答するステップ応答フィルタを有し、シリアル・データ・パターンに符号間干渉効果又は帯域幅拡張プリエンファシス効果を適用する。ステップ応答フィルタは、次の形式となる。
Step_response=(i+log10(α))/(i+1)
なお、Ωが符号間干渉及び帯域幅拡張プリエンファシス制御パラメータであり、lenが符号間干渉フィルタ又は帯域幅拡張プリエンファシス・フィルタ係数の数であり、i=2Ωであり、t=(10-1/10i)/lenであり、αがｔのステップで1/10iから１０である。次の形式の式
ISI_M=(d/dt)Step_response
を用いて、ステップ応答フィルタをインパルス応答符号間干渉フィルタに変換して、符号間干渉を増加させる。なお、ISI_Mは、インパルス応答符号間干渉フィルタのフィルタ係数である。インパルス応答符号間干渉フィルタのフィルタ係数により、フィルタ係数を有する欠陥フィルタを畳み込んで、インパルス応答合成（resultant）符号間干渉フィルタを形成する。
【００１４】
次の形式の式
Step_response=2-(Step_response(2:end))
BWE=(d/dt)Step_response
を用いて、ステップ応答フィルタもインパルス応答帯域幅拡張プリエンファシス・フィルタに変換して、帯域幅拡張プリエンファシスを増やすことができる。なお、BWEは、インパルス応答帯域幅拡張プリエンファシス・フィルタのフィルタ係数である。インパルス応答帯域幅拡張プリエンファシス・フィルタの係数により、フィルタ係数を有する欠陥フィルタを畳み込んで、インパルス応答合成帯域幅拡張プリエンファシス・フィルタを形成する。
【００１５】
シリアル・データ・パターンに符号間干渉効果及び帯域幅拡張プリエンファシス効果を発生する方法は、符号間干渉及び帯域幅拡張プリエンファシスのパラメータにより制御される符号間干渉フィルタ又は帯域幅拡張プリエンファシス・フィルタのフィルタ係数を発生するステップを有する。欠陥フィルタのフィルタ係数を提供して、符号間干渉フィルタ又は帯域幅拡張プリエンファシス・フィルタからのフィルタ係数により畳み込んで、合成符号間干渉フィルタ及び合成帯域幅拡張プリエンファシス・フィルタの各フィルタ係数を発生する。欠陥フィルタ係数は、周波数領域でもよいが、符号間干渉フィルタ又は帯域幅拡張プリエンファシス・フィルタからのフィルタ係数により畳み込むのに、時間領域に変換する必要がある。シリアル・パターン・データの波形記録ファイルを発生し、符号間干渉フィルタ、帯域幅拡張プリエンファシス・フィルタ、合成符号間干渉・フィルタ及び合成帯域幅拡張プリエンファシス・フィルタの１つのフィルタ係数により変調する。各符号間干渉フィルタ、帯域幅拡張プリエンファシス・フィルタ、合成符号間干渉フィルタ、合成帯域幅拡張プリエンファシス・フィルタの１つで定義された符号間干渉効果及び帯域幅拡張プリエンファシス効果の１つを有する波形記録ファイルから、シリアル・データ・パターン・アナログ信号を発生する。
【００１６】
フィルタ係数発生ステップは、符号間干渉及び帯域幅拡張プリエンファシス効果パラメータにより制御されるステップ応答フィルタのフィルタ係数を発生し、ステップ応答フィルタのフィルタ係数からインパルス応答符号間干渉フィルタ又はインパルス応答帯域幅拡張プリエンファシス・フィルタのフィルタ係数を発生するステップを有する。次式を用いて、ステップ応答の係数を計算する。
Step_response=(i+log10(α))/(i+1)
なお、Ωが符号間干渉及び帯域幅拡張プリエンファシス制御パラメータであり、lenが符号間干渉フィルタ及び帯域幅拡張プリエンファシス・フィルタ係数の数であり、i=2Ωであり、t=(10-1/10i)/lenであり、αがｔのステップで1/10iから１０である。
【００１７】
インパルス応答フィルタ発生ステップは、次式を用いて増加した符号間干渉を計算する代わりのステップを有する。
ISI_M=(d/dt)Step_response
なお、ISI_Mは、インパルス応答符号間干渉フィルタのフィルタ係数であり、次式を用いて、増加した帯域幅拡張プリエンファシスを計算する。
Step_response=2-(Step_response(2:end))
BWE=(d/dt)Step_response
なお、BWEは、インパルス応答帯域幅拡張プリエンファシス・フィルタのフィルタ係数である。
【００１８】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の詳細な説明から明らかになろう。
【図面の簡単な説明】
【００１９】
【図１】被試験装置のＨＤＭＩコンプライアンス試験の代表的な従来の試験セットアップのブロック図である。
【図２】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現する代表的な信号発生器の正面図である。
【図３】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現する信号発生器の代表的なブロック図である。
【図４】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を用いて被試験装置のＨＤＭＩコンプライアンス試験を行う試験セットアップのブロック図である。
【図５】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現する初期ユーザ・インタフェースを示す図である。
【図６】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現する基本パターンのポップアップ・ウィンドウを示す図である。
【図７】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現する送信器のポップアップ・ウィンドウを示す図である。
【図８】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現するチャネル／ケーブルのポップアップ・ウィンドウを示す図である。
【図９】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現するコンパイル設定のポップアップ・ウィンドウを示す図である。
【図１０Ａ】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現するステップを説明する流れ図である。
【図１０Ｂ】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現するステップを説明する流れ図である。
【図１１】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法におけるＩＳＩ効果パラメータ値の種々の状態でのＩＳＩフィルタのステップ応答を示す図である。
【図１２】本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法における帯域幅拡張プリエンファシス効果パラメータ値の種々の状態に対する帯域幅拡張プリエンファシス・フィルタのステップ応答を示す図である。
【発明を実施するための形態】
【００２０】
図２は、本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を実現する代表的な信号発生器３０の正面図であり、例えば、本願出願人のテクトロニクス社製ＡＷＧ７１０２Ｂである。信号発生器３０は、液晶表示器、陰極線管などの如き表示器３６上に表示されるユーザ・インタフェースに関連して、この信号発生器３０の正面パネル３４上のボタン及びノブ３２の如き正面パネル制御器を用いてユーザが定義した信号出力を発生する。信号発生器３０は、チャネル１信号出力コネクタ３８、４０とチャネル２信号出力コネクタ４２、４４を有し、各信号チャネルは、関連したＭ１及びＭ２マーカ出力発生器４６、４８を有する。信号発生器は、トリガ入力コネクタ５０、イベント入力コネクタ５２、ＤＣ電圧出力コネクタ５４及びインターリーブ信号出力コネクタ５６も有する。信号発生器３０は、プログラムなどを実行可能な波形データを蓄積するためのＣＤ又はＣＤ／ＤＶＤドライブ５８も有する。
【００２１】
図３は、ＡＷＧ７１０２Ｂ信号発生器３０の代表的なブロック図である。信号発生器３０は、中央処理ユニット（ＣＰＵ）６０を有し、ハードディスク・ドライブ（ＨＤＤ：蓄積装置）６２に蓄積されたプログラムに応じて測定機器の動作を制御する。ＲＡＭメモリの如きメモリ６４を用いて、蓄積装置６２から読み出したプログラム用にＣＰＵ６０の作業領域にする。ユーザは、測定機器の正面パネル３４上のボタン、ノブ３２などを介して信号発生器を設定できる。表示器３６は、ユーザ・インタフェースを提供し、信号パターン及びユーザ設定に関する情報を視覚化する。外部表示出力回路６６は、信号発生器の組み込み表示器３６の他に大画面表示を提供するために、外部表示器６８に供給されるビデオ出力を発生する。波形発生回路７０は、ユーザ定義パラメータに基づいて信号パターンを発生する。この例において、波形発生回路は、２チャネルの出力端と、トリガ及びイベント信号の入力端を有する。入力／出力ポート７２を用いて、外部キーボード７４とマウス７６などのポインティング・デバイスとを信号発生器に接続する。外部キーボード７４及び／又はマウス７６を信号発生器の正面パネル制御器の一部に含めてもよい。これらブロックは、信号及びデータ・バス７８を介して互いに結合させる。信号発生器のバス７８は、ローカル・エリア・ネットワーク（ＬＡＮ）インタフェース８０を具えて、信号発生器をパーソナル・コンピュータ（ＰＣ）８２の如き外部制御器に接続してもよい。ＬＡＮインタフェース８０により、ユーザ・インタフェースがＰＣ８２上で動作できる共に、ＰＣ８２がネットワークを介して信号発生器３０を制御できる。代わりに、汎用インタフェース・バス（ＧＰＩＢ）インタフェースをＬＡＮインタフェース８０のために用いてもよい。
【００２２】
図４は、本発明により高速デジタル信号での符号間干渉及び帯域幅拡張プリエンファシスを可変する装置及び方法を用いて被試験装置（ＤＵＴ）１０２のＨＤＭＩコンプライアンス試験を行う試験セットアップ１００のブロック図である。この試験セットアップは、テクトロニクス社製ＡＷＧ７１０２型任意波形発生器の如き２つの任意波形発生器（ＡＷＧ）１０４、１０６を用いる。ＡＷＧ１０４、１０６の各々は、クロック発生１１２からのクロック信号１０８及びトリガ発生器１１４からトリガ信号１１０を受ける。好適実施例において、テクトロニクス社製ＡＦＧ３１０２型の如き任意関数発生器がクロック発生器１１２及びトリガ発生器１１４として使用する。クロック信号１０８をＡＷＧ１０４及び１０６の各クロック入力端に供給し、トリガ信号１１０をＡＷＧ１０４及び１０６の各トリガ入力端に供給して、ＡＷＧ１０４及び１０６の動作及び信号出力を同期させる。ＡＷＧ１０４は、クロック信号の差動対ＣＬ及び／ＣＬを発生する。これら差動対は、バイアス・ティー１１６、１１８を介して、米国ワシントン州ワショウゲルのエフィセレ・テクノロジーズ社製ＥＴ−ＨＤＭＩ−ＴＰＡ−Ｓ型アダプタ・ボードの如きアダプタ・ボード１２０に供給される。差動クロック対ＣＬ及び／ＣＬを、要求されるＴＭＤＳ（遷移最小化差動シグナリング）レベルにするのに、バイアス・ティー１１６、１１８が必要である。ＡＷＧ１０４は、差動データ信号Ｄ２，／Ｄ２を発生し、これら差動データ信号は、各バイアス・ティー１２２、１２４を介してアダプタ・ボード１２０に結合される。ＡＷＧ１０６は、差動データ信号Ｄ０，／Ｄ０、Ｄ１、／Ｄ１を発生し、これらデータ信号は、各バイアス・ティー１２６、１２８、１３０、１３２を介してアダプタ・ボード１２０に供給される。アダプタ・ボード１２０をＤＵＴ１０２に結合する。コンプライアンス試験分析のために、ＤＵＴ１０２の出力端をテクトロニクス社製ＤＰＯ７００００型デジタル・ホスファ・オシロスコープ又はＤＳＡ８２００型デジタル信号分析器に結合する。上述のＨＤＭＩコンプライアンス試験セットアップは、可変ＩＳＩ又は帯域幅拡張プリエンファシス発生アルゴリズムを含む。ケーブル・エミュレータを表す欠陥フィルタと組合せてこのアルゴリズムを用い、従来のＨＤＭＩコンプライアンス試験セットアップに用いるケーブル・エミュレータに取って代わる。
【００２３】
図５は、符号間干渉効果及び帯域幅拡張プリエンファシス効果のパラメータにより変更したシリアル・データ・パターンの設定パラメータ用の代表的な初期ユーザ・インタフェース１５０を示す。初期ユーザ・インタフェース１５０及びその後のユーザ・インタフェースは、蓄積装置６２に蓄積されたユーザ・インタフェース・プログラムによるＣＰＵ６０の制御プログラムの下に動作する。ユーザ・インタフェースを表示器３６又は外部表示器６８上に表示できる。代わりに、ユーザ・インタフェース・プログラムを蓄積しＰＣ８２にアクセスして、ＰＣ８２がパラメータを処理し、信号発生器３０に供給する出力ファイルを発生してもよい。表示器３６上のアイコンを介してアクセスするか、又は、開始タブをクリックし、信号発生器３０に蓄積されているプログラムのリストから適切なプログラムをクリックすることにより、信号発生器３０上の種々のインタフェースを制御するプログラムをアクセスしてもよい。初期インタフェース１５０は、初期ユーザ・インタフェース１５０内の種々のタブ１５２又はボタン１５３をクリックして活性化させる多くのポップアップ・ウィンドウを含んでいる。初期ユーザ・インタフェース１５０は、基本パターン（Base Pattern）ポップアップ・ウィンドウ１５６を活性化する基本パターン・タブ１５４を有する。初期ユーザ・インタフェース１５０により、基本パターン・ポップアップ・ウィンドウ１５６を自動的に活性化する。
【００２４】
図６は、基本パターン(Base Pattern)ポップアップ・ウィンドウ１５６の４つの定義領域である基本パターン（Base Pattern）１５８、エンコーディング（Encoding）１６２及び立ち上がり／立ち下がり（Rise/Fall）１６４を示す基本パターン・ポップアップ・ウィンドウ１５６の詳細を示す。基本パターン領域１５８は、ボタン１６６、１６８及び１７０を有し、これらボタンにより、ユーザは、ＩＳＩ又は帯域幅拡張プリエンファシス効果を生じるシリアル・データ・パターンを選択できる。標準（Standard）ボタン１６６をクリックすることにより、標準（Standard）ボックス１７２及びパターン（Pattern）ボックス１７４を活性化する。標準ボックス１７２をクリックして、コンプライアンス試験に必要な汎用シリアル・データ・パターン及び種々のシリアル・データ標準を表示する。特定のシリアル・データ標準を選択すると、パターン・ボックス１７４のクリックによりＰＲＢＳ７の如き選択されたシリアル・データ標準により定義された種々の波形パターンを表示する。「ファイルから」（From File）ボタン１６８をクリックすると、ファイル（File）ボックス１７６を強調し、ユーザは、予め蓄積されたデータ・ファイルを入力できる。ユーザ・パターン（User Pattern）ボタン１７０をクリックすると、パターン・ボックス１７８を強調し、ユーザは、シリアル・データ・パターンを入力できる。適切な２進（Binary）ボタン１８０又は１６進（Hex）ボタン１８２をクリックして、パターンを「０」及び「１」の２進データ又は１６進データとして入力できる。
【００２５】
信号（Single）領域１６０は、データ・レート（Data Rate）ボックス１８４、振幅（Amplitude）ボックス１８６及びアイドル状態（Idle State）ボックス１８８を有する。データ・ボックス１８４をクリックすると、ユーザは、シリアル・データのデータ・レートを設定できる。データ・レートは、１秒当たり１０メガ・ビットから１秒当たり２０ギガ・ビットの範囲内で調整できる。標準ボタン１６６を活性化すると、選択したシリアル・データ標準によりデータ・レートが自動的に選択される。振幅ボックス１８６をクリックすると、ユーザは、シリアル・データ・パターンの電圧レベルを選択できる。ユーザは、２５０ｍＶから１Ｖの範囲で電圧レベルを可変できる。状態（State）が標準ボックス１７２で選択され、パターン・ボックス１７４でアイドル状態が選択される場合、アイドル状態ボックス１８８が活性化される。このアイドル状態は、アイドル状態パターン内のＤＣの選択可能な期間として観察される。
【００２６】
エンコーディング（Encoding）領域１６２は、エンコーディング・スキーム（Encoding Scheme）ボックス１９０を有し、このボックスにより、ユーザは、シリアル・データ・パターン用のコーディング・スキームの形式を設定できる。ユーザは、ＮＲＺ又は非（ＮＯＮＥ）ＮＲＺから選択できる。８Ｂ１０Ｂボックス１９２をクリックして、８ビット・シンボルから１０ビット・シンボルへのマッピング用アルゴリズムを活性化して、ＤＣバランス及び境界不一致を行う。立ち上がり／立ち下がり領域１６４は、立ち上がり／立ち下がり時間ボタン１９６及び１９８を有し、１０／９０又は２０／８０パーセントの立ち上がり及び立ち下がりの時間を夫々選択する。立ち上がりボックス２００により、ユーザは、シリアル・データ・パターン前縁の立ち上がり時間を選択できる。立ち下がりボックス２０２により、ユーザは、シリアル・データ・パターン後縁の立ち上がり時間を設定できる。ＤＣＤボックス２０４により、ユーザは、シリアル・データ・パターンのデューティ・サイクル歪（ＤＣＤ）の量を可変できる。立ち上がり時間、立ち下がり時間及びＤＣＤ時間は、各設定ボックス２０６を用いて、秒又は単位インターバルにて定義できる。
【００２７】
図７に示すように、送信器（Transmitter）タブ２１０をクリックして、送信器ポップアップ・ウィンドウ２１２を活性化する。送信器ポップアップ・ウィンドウ２１２は、ボックス２１４を有する。このボックス２１４により、ユーザは、ピーク・ピーク周期ジッタ（Periodic Jitter (Pk-Pk)）及びＲＭＳランダム・ジッタ（Random Jitter(RMS)）の可変量のパラメータを設定すると共に、拡散スペクトラム・クロック（ＳＳＣ）パラメータ、電圧（Volt(RMS)）によるノイズ（Noise）パラメータ及びｄＢ又は電圧によるプリ／ディ・エンファシス（Pre/De-emphasis）パラメータを設定する。
【００２８】
図８に示すように、チャネル／ケーブル（Channel/Cable）タブ２２０をクリックすることにより、チャネル／ケーブル・ポップアップ・ウィンドウ２２２を活性化する。ユーザは、ＩＳＩ／帯域幅拡張（ISI/Bandwidth Extension）ボタン２２４をクリックすることにより、ＩＳＩ／帯域幅拡張を活性化できる。ユーザは、欠陥フィルタ（Impairment Filter）ボタン２２６をクリックして、フィルタ・ボックス及びブラウザ・ボタンを活性化する。「ファイルからの読み出し」（Read from File）ボタン２２８及び関連したブラウズ（Browse）ボタン２３０により、ユーザは、予め蓄積した欠陥フィルタ・ファイルを選択できる。ＩＳＩ／帯域幅拡張ボックス２３２により、ユーザは、波形記録にＩＳＩ又は他は拡張の追加の間で選択できるか、又は、ＩＳＩ又は帯域幅拡張を選択された欠陥フィルタに追加できる。ＩＳＩ／帯域幅拡張スケーリング（ISI/Bandwidth Extension Scaling）ボックス２３４により、ユーザは、符号間干渉効果及び帯域幅拡張プリエンファシス効果のパラメータを設定でき、好適な実施例では−８から＋８まで変化する。一般的に、欠陥フィルタ・ファイルは、周波数領域内でフィルタ係数を定義するＳパラメータとして蓄積される。代わりに、欠陥フィルタ・ファイルは、時間領域インパルス応答又はステップ応答フィルタ係数を定義できる。
【００２９】
再び図５を参照する。ユーザがシリアル・データ・パターン用のパラメータを設定し、シリアル・データ・パターンに供給すべきＩＳＩ又は帯域幅拡張プリエンファシスの量を選択すると、ユーザは、初期ユーザ・インタフェース１５０のツール・バー２４４上のコンパイル設定（Compile Settings）ボタン２４２をクリックすることにより、図９に示すコンパイル設定ポップアップ・ウィンドウ２４０を活性化する。コンパイル設定ポップアップ・ウィンドウ２４０は、波形名（Waveform Name）ボックス２４６を有し、ユーザ定義シリアル・データ・パターン・パラメータと、シリアル・データ・パターン用の符号間干渉効果及び帯域幅拡張プリエンファシス効果のパラメータとを用いて、信号発生器３０が発生した波形ファイル用のユーザ定義名を提供する。基本パターン・ポップアップ・ウィンドウ１５６を用いて入力したシリアル・データ・パターン用のデータ・レートをデータ・レート（Data Rate）の次に表示する。ユーザは、サンプル・レート（Sample Rate）ボタン２４８又は「ＵＩ当たりのサンプル」（Sample per UI）ボタン２５０をクリックして、サンプル・レート・ボックス２５２又は「ＵＩ当たりのサンプル」ボックス２５４を夫々活性化できる。ユーザは、シリアル・データ・パターン及びデータ・レートに基づいて適切な値を入力して、サンプル・レート又はＵＩ当たりのサンプルを手動設定できる。自動（Automatic）ボックス２５６をクリックして、データ・レート及びシリアル・データ・パターンに基づいて、サンプル・レート又はＵＩ当たりのサンプルを自動的に設定できる。帯域幅拡張フィルタ（Bandwidth Expansion Filter）ボタン２６０をクロックして、帯域幅拡張フィルタ領域２５８を活性化できる。帯域幅拡張フィルタ領域２５８により、ユーザは、種々のイリーガル・パラメータを選択又はターンオフできる。コンパイル・ボタン基準（Compile Button References）領域２６２により、ユーザは、シリアル・データ・パターン・パラメータ及びＩＳＩ／帯域幅拡張パラメータが定義するコンパイル済み波形記録用に、コンパイルのみ（Compile Only）又はコンパイル及び送信（Compile and Sends to）のいずれかのパラメータを選択できる。コンパイル設定ポップアップ・ウィンドウ２４０の下の方に、適切なボックス２６４をクリックすることにより設定できる追加のパラメータがある。コンパイル設定ポップアップ・ウィンドウ２４０の下部には、コンパイル（Compile）ボタン２６６、Ｏｋボタン２６８、キャンセル（Cancel）ボタン２７０及びヘルプ（Help）ボタン２７２があり、これらにより、ユーザは、コンパイル設定ポップアップ・ウィンドウ２４０に関連した種々の動作を選択できる。１つのオプションは、コンパイル・ボタン２６６をクリックして、シリアル・データ・パターン及びＩＳＩ／帯域幅拡張パラメータのコンパイルを開始し、デジタル・データを含む波形記録ファイルを発生して、信号発生器３０からのアナログ・シリアル・データ・パターンを発生することである。他のオプションは、Ｏｋボタン２６８をクリックして、コンパイル設定ポップアップ・ウィンドウ１４０内の選択されたパラメータをセーブして、ウィンドウ２４０を閉じることである。更に他のオプションは、キャンセル・ボタン２７０をクリックして、ウィンドウ１４０内で選択されたパラメータをセーブすることなく、コンパイル設定ポップアップ・ウィンドウ２４０を閉じることである。ヘルプ・ボタン２７２をクリックして、ヘルプ・ポップアップ・ウィンドウを活性化し、ユーザがヘルプを求められることである。
【００３０】
初期ユーザ・インタフェース５０のツール・バー２７４（図５に示す）を有する。このコンパイル・ボタン２７４は、コンパイル設定ポップアップ・ウィンドウ２４０内のコンパイル・ボタン２６６（図９に示す）と同じ方法で機能し、シリアル・データ・パターン・パラメータと、符号間干渉効果及び帯域幅拡張プリエンファシス効果のパラメータとのコンパイルを開始して、信号発生器３０からアナログ・シリアル・データ・パターンを発生させるためのデジタル・データを含んだ波形記録ファイルを発生する。
【００３１】
図１０Ａ及び１０Ｂは、符号間干渉効果又は帯域幅拡張プリエンファシス効果を高速シリアル・データ・パターンに追加するアルゴリズムを実現する流れ図を示す。ステップ３００にて、図８のチャネル／ケーブル・ポップアップ・ウィンドウ２２２内のＩＳＩ／帯域幅拡張ボタン２２４又は欠陥フィルタ・ボタン２２６の一方を活性化して、ＩＳＩ／帯域幅拡張又は欠陥フィルタをユーザが選択する。ステップ３０２にて、ユーザは、ＩＳＩ／帯域幅拡張ボックス２３２を用いて、符号間干渉効果又は帯域幅拡張プリエンファシス効果のいずれかを選択する。ステップ３０４にて、ユーザは、ＩＳＩ／帯域幅拡張スケーリング・ボックス２３４を用いて、高速シリアル・データ・パターンに適用すべきＩＳＩ及び帯域幅拡張プリエンファシス効果のパラメータを選択する。ステップ３０６にて、選択したＩＳＩ及び帯域幅拡張プリエンファシス効果のパラメータ及び式１を用いて、ステップ応答フィルタの係数（Step_response）を計算する。
式１：Step_response=(i+log10(α))/(i+1)
ただし、
Ω＝ＩＳＩ／帯域幅拡張パラメータ
len＝ＩＳＩ／帯域幅拡張フィルタ係数の数
t＝時間
i=2Ω
t=(10-1/10i)/len
α＝ｔのステップで1/10iから１０まで
lenの値は、「１ビット当たりのサンプルの数」の整数倍でもよく、データ・レートで除算されたシステムのサンプル周波数として定義される。例えば、信号発生器３０のサンプル周波数が１０ＧＨｚであり、処理すべき信号のデータ・レートが２ＧＨｚである。１ビット当たりのサンプルは、１０ＧＨｚを２ＧＨｚで除算して、５となる。lenの値を５の倍数、即ち、５／１０／１５／２０などにできる。lenの値が増えると、信号でのＩＳＩ／帯域幅拡張パラメータΩの効果が低下する。
【００３２】
ステップ３０８で、符号間干渉効果又は帯域幅拡張プリエンファシス効果がステップ３０２で選択れたかの判断を行う。ユーザが帯域幅拡張プリエンファシス効果を選択している場合（イエス）、ステップ３１０にて、式２を用いて帯域幅拡張フィルタの係数（ＢＷＥ）を求める。
式２：BWE=(d/dt)（2-(Step_response))
【００３３】
ステップ３０８での判断が符号間干渉効果の場合（ノー）、ステップ３１２にて、式３を用いてＩＳＩフィルタの係数（ISI_M）を計算する。
式３：ISI_M=(d/dt)（Step_response）
【００３４】
ステップ３１４にて、ステップ３００にて欠陥フィルタ・ボタン２２６を活性化したかを判断する。欠陥フィルタが選択されていると（イエス）、ステップ３１６にて、ユーザは、フィルタからの読み出しボックス２２８及びブラザー・ボタン２３０を用いて欠陥フィルタ（ＩＭＰ）を選択する。欠陥フィルタがスペクトラム領域フィルタ係数を有すると、逆高速フーリエ変換（ＩＦＦＴ）を用いて、スペクトラム領域フィルタ係数を時間領域フィルタ係数に変換する。ステップ３２０にて、ＩＳＩフィルタのフィルタ係数（ISI_M）又は帯域幅拡張フィルタのフィルタ係数（BWE）のいずれかにより欠陥フィルタ（ＩＭＰ）の時間領域フィルタ係数を畳み込んで、合成ＩＳＩフィルタ（ISI_R）又は合成帯域幅拡張プリエンファシス・フィルタ（BWE_R）を発生する。ステップ３２２にて、ＩＳＩフィルタ、帯域幅拡張プリエンファシス・フィルタ、合成ＩＳＩフィルタ（ISI_R）、又は合成帯域幅拡張プリエンファシス・フィルタ（BWE_R）の１つを用いて、高速シリアル・データ・パターン・パラメータから発生された波形記録を濾波する。次に、波形発生器７０がフィルタ波形記録ファイルを読み出して、追加されたＩＳＩ又は帯域幅拡張プリエンファシスを有する高速アナログ信号データ・パターンを発生する。
【００３５】
図１１は、ＩＳＩ効果パラメータ値Ωの種々の係数に対するＩＳＩフィルタのステップ応答を示す。これらプロットは、増加するＩＳＩ効果パラメータ値に対応し、低いプロット・ラインが低いＩＳＩ効果パラメータ値に対応し、高いプロット・ラインが高いＩＳＩ効果パラメータ値に対応する。
【００３６】
図１２は、帯域幅拡張プリエンファシス効果パラメータ値Ωの種々の係数に対する帯域幅拡張プリエンファシス・フィルタのステップ応答を示す。これらプロットは、低下する帯域幅拡張プリエンファシス効果パラメータ値に対応し、最高のプロット・ラインが高い帯域幅拡張プリエンファシス効果パラメータ値に対応し、最低のプロット・ラインが低い帯域幅拡張プリエンファシス効果パラメータ値に対応する。
【００３７】
本発明の要旨を逸脱することなく、本発明の上述の実施例の細部において多くの変更を可能なことが当業者には明らかであろう。
【符号の説明】
【００３８】
１０ 試験セットアップ
１２ 被試験装置
１４ 波形発生器
１６ バイアス・ティー
１８ アダプタ・ボード
２０ 遷移時間変換器モジュール
２２ デジタル・タイミング発生器
２４ 直流電源
２６ ケーブル・エミュレータ
２８ 測定機器
３０ 信号発生器
３２ ボタン及びノブ
６０ ＣＰＵ（中央処理ユニット）
６２ ハードディスク・ドライブ
６４ メモリ
６６ 外部表示出力回路
６８ 外部表示器
７０ 波形発生器
７２ 入力／出力ポート
７４ 外部キーボード
７６ マウス
７８ バス
８０ ＬＡＮインタフェース
８２ パーソナル・コンピュータ
１００ 試験セットアップ
１０２ 被試験装置
１０４、１０６ 波形発生器
１１２ クロック発生器
１１４ トリガ発生器
１２０ アダプタ・ボード
１２６〜１３２ バイアス・ティー
１３４ 測定機器
【特許請求の範囲】
【請求項１】
表示器と、
該表示器上にユーザ・インタフェースを発生して、シリアル・データ・パターン用のパラメータと、上記シリアル・データ・パターンの帯域幅拡張プリエンファシス効果及び符号間干渉効果の少なくとも一方のパラメータとを設定する中央処理ユニットを具え、
上記シリアル・データ・パターン・パラメータ、上記符号間干渉効果のパラメータ及び上記帯域幅拡張プリエンファシス効果のパラメータを用いて、波形記録ファイルを作成し、
上記波形記録ファイルを受け、上記符号間干渉効果のパラメータ及び上記帯域幅拡張プリエンファシス効果のパラメータにより定義された上記符号間干渉効果及び上記帯域幅拡張プリエンファシス効果の少なくとも一方を有するシリアル・データ・パターン・アナログ出力信号を発生する波形発生回路を更に具えた信号発生装置。
【請求項２】
シリアル・データ・パターンに符号間干渉効果及び帯域幅拡張プリエンファシス効果を与える方法であって、
符号間干渉効果及び帯域幅拡張プリエンファシスのパラメータにより制御される符号間干渉フィルタ及び帯域幅拡張プリエンファシス・フィルタの一方のフィルタ係数を発生し、
欠陥フィルタのフィルタ係数を提供し、
上記符号間干渉フィルタ及び上記帯域幅拡張プリエンファシス・フィルタの一方からの上記フィルタ係数により上記欠陥フィルタからの上記フィルタ係数を畳み込んで、合成符号間干渉フィルタ及び合成帯域幅拡張プリエンファシス・フィルタの各フィルタ係数を発生し、
上記符号間干渉フィルタ、上記帯域幅拡張プリエンファシス・フィルタ、上記合成符号間干渉フィルタ及び上記合成帯域幅拡張プリエンファシス・フィルタの１つの上記フィルタ係数により変更したシリアル・パターンでの波形記録を発生し、
上記符号間干渉フィルタ、上記帯域幅拡張プリエンファシス・フィルタ、上記合成符号間干渉フィルタ及び上記合成帯域幅拡張プリエンファシス・フィルタの１つにより定義され、符号間干渉効果及び帯域幅拡張プリエンファシス効果の一方を有する上記波形記録から、シリアル・データ・パターン・アナログ信号を発生する発生方法。
【請求項１】
表示器と、
該表示器上にユーザ・インタフェースを発生して、シリアル・データ・パターン用のパラメータと、上記シリアル・データ・パターンの帯域幅拡張プリエンファシス効果及び符号間干渉効果の少なくとも一方のパラメータとを設定する中央処理ユニットを具え、
上記シリアル・データ・パターン・パラメータ、上記符号間干渉効果のパラメータ及び上記帯域幅拡張プリエンファシス効果のパラメータを用いて、波形記録ファイルを作成し、
上記波形記録ファイルを受け、上記符号間干渉効果のパラメータ及び上記帯域幅拡張プリエンファシス効果のパラメータにより定義された上記符号間干渉効果及び上記帯域幅拡張プリエンファシス効果の少なくとも一方を有するシリアル・データ・パターン・アナログ出力信号を発生する波形発生回路を更に具えた信号発生装置。
【請求項２】
シリアル・データ・パターンに符号間干渉効果及び帯域幅拡張プリエンファシス効果を与える方法であって、
符号間干渉効果及び帯域幅拡張プリエンファシスのパラメータにより制御される符号間干渉フィルタ及び帯域幅拡張プリエンファシス・フィルタの一方のフィルタ係数を発生し、
欠陥フィルタのフィルタ係数を提供し、
上記符号間干渉フィルタ及び上記帯域幅拡張プリエンファシス・フィルタの一方からの上記フィルタ係数により上記欠陥フィルタからの上記フィルタ係数を畳み込んで、合成符号間干渉フィルタ及び合成帯域幅拡張プリエンファシス・フィルタの各フィルタ係数を発生し、
上記符号間干渉フィルタ、上記帯域幅拡張プリエンファシス・フィルタ、上記合成符号間干渉フィルタ及び上記合成帯域幅拡張プリエンファシス・フィルタの１つの上記フィルタ係数により変更したシリアル・パターンでの波形記録を発生し、
上記符号間干渉フィルタ、上記帯域幅拡張プリエンファシス・フィルタ、上記合成符号間干渉フィルタ及び上記合成帯域幅拡張プリエンファシス・フィルタの１つにより定義され、符号間干渉効果及び帯域幅拡張プリエンファシス効果の一方を有する上記波形記録から、シリアル・データ・パターン・アナログ信号を発生する発生方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１１】
【図１２】
【公開番号】特開２０１２−５００６９（Ｐ２０１２−５００６９Ａ）
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願番号】特願２０１１−１４８８９２（Ｐ２０１１−１４８８９２）
【出願日】平成２３年７月５日（２０１１．７．５）
【出願人】（３９１００２３４０）テクトロニクス・インコーポレイテッド (234)
【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．
【Ｆターム（参考）】
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願日】平成２３年７月５日（２０１１．７．５）
【出願人】（３９１００２３４０）テクトロニクス・インコーポレイテッド (234)
【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]