傾き補償を用いる電流モード・ブーストコンバータ
【課題】ブーストコンバータ回路のコスト効率と能力効率とに重点を置く。
【解決手段】電源１１０と、電源１１０に結合されて電源１１０から電流を受けるインダクタ１２０と、結合されてインダクタ１２０から電流を受け、且つ、結合されて負荷１６０に出力として電流を供給する、ダイオード１３０と、インダクタ１２０とダイオード１３０との間のノードに結合されている、インダクタ１２０からの電流をダイオード１３０から選択的に切り替えるための、インダクタスイッチ１４０と、ランプ回路１０５と、を含むブーストコンバータ回路１００。ランプ回路１０５は、インダクタ１２０とダイオード１３０との間のノードに結合され、且つ、インダクタ１２０とダイオード１３０との間のノードの電圧をサンプリングスイッチにより選択的にサンプルし、サンプルされた信号を用いて安定化ランプを生成して出力を安定化する、ものとして構成されている。
【解決手段】電源１１０と、電源１１０に結合されて電源１１０から電流を受けるインダクタ１２０と、結合されてインダクタ１２０から電流を受け、且つ、結合されて負荷１６０に出力として電流を供給する、ダイオード１３０と、インダクタ１２０とダイオード１３０との間のノードに結合されている、インダクタ１２０からの電流をダイオード１３０から選択的に切り替えるための、インダクタスイッチ１４０と、ランプ回路１０５と、を含むブーストコンバータ回路１００。ランプ回路１０５は、インダクタ１２０とダイオード１３０との間のノードに結合され、且つ、インダクタ１２０とダイオード１３０との間のノードの電圧をサンプリングスイッチにより選択的にサンプルし、サンプルされた信号を用いて安定化ランプを生成して出力を安定化する、ものとして構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、デジタル集積回路装置用の信号タイミングに関する。
【背景技術】
【０００２】
多くの電子装置が、それらの特定のニーズに適した特定の電圧で、電力を必要とする。例えば、電源コンセントの電圧は、コンピュータ、デジタル時計および電話機のような装置に直接供給できない。コンセントはＡＣ（交流）を供給し、装置と負荷はＤＣ（直流）を必要とする。一つの選択肢は、ＡＣ電圧を変換してＤＣ負荷に供給する、交流から直流への変換回路の使用であろう。あるいは、一つ又はそれ以上の電池のようなＤＣ源からの電力が用いられ得る。
【０００３】
あるＤＣ電圧を異なるＤＣ電圧に変更する必要が度々ある（例えば、直流から直流への変換）。ブーストコンバータは、電源電圧より高い出力電圧を生成することで機能するＤＣ−ＤＣコンバータ回路である。ブーストコンバータは、一つ又はそれ以上の電池からの電圧を、結合される電子装置に供給するのに十分な、必要とされる電圧レベルに増加するために度々用いられる。
【０００４】
電子装置市場の競争条件は、ブーストコンバータ回路のコスト効率と能力効率とに重点を置く。例えば、ブーストコンバータ回路が高い効率を持つことは望ましい。それは、回路が低い損失を持つことを必要とする。回路が有利な動作特性（例えば、安定性および低寄生損失等）を持つことも望ましい。さらに、ブーストコンバータ回路素子が少ないピン数を持つことが望ましい。少ないピン数は、ブーストコンバータ回路のパッケージングを容易にし、他の様々な電子装置へのそれらの組み込みを容易にする（例えば、コストを削減し、素子サイズを削減する等）。本発明の実施形態は、上述の要求への新規の解決策を提供する。
【発明の概要】
【０００５】
本技術の実施形態は少ないピン数の装置によるブーストコンバータ回路機能性を提供する。本発明の実施形態は高い動作効率と好ましい動作特性を有する。
【０００６】
一実施形態は、電源と、前記電源に結合されて前記電源から電流を受けるインダクタと、結合されて前記インダクタから電流を受け、且つ、結合されて負荷に出力として電流を供給する、ダイオードと、前記インダクタと前記ダイオードとの間のノードに結合されている、選択的にインダクタ電流を切り替えて、前記電源から前記インダクタへの電流を受け、又は、前記インダクタ電流を負荷に出力するための、インダクタスイッチと、ランプ回路と、を含むブーストコンバータ回路として実施される。前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードに結合され、前記インダクタと前記ダイオードとの間の前記ノードの電圧をサンプリングスイッチにより選択的にサンプルし、前記サンプルされた信号を用いて安定化ランプを生成して前記出力を安定化するものとして構成されている。
【０００７】
一実施形態で、前記ブーストコンバータ回路は集積回路装置（例えば、５つ以下のピンを有するチップ）としてパッケージされている。一実施形態で、前記集積回路装置は前記出力電圧用のピンを有していない。一実施形態で、前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている。一実施形態で、前記安定化ランプは、付加ランプにより、前記インダクタの前記受ける電流ランプを増加することに基づいていて、前記安定化ランプは前記出力電圧レベルに依存する。
【０００８】
一実施形態で、前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、選択的にサンプルするものとして構成されている。前記安定化ランプは、前記出力電圧レベルのような、前記サンプルされた信号に依存する。一実施形態で、前記ランプ回路は、第１の遅延素子と、第２の遅延素子と、論理ゲート（例えば、３入力ＡＮＤゲート）と、を更に備える。前記第１の遅延素子は、結合されて駆動入力を受け、それは同様に結合されて前記インダクタスイッチを制御する。前記第１遅延素子は第１遅延信号を生成し、それは前記第２遅延素子により用いられて第２遅延信号を生成する。前記論理ゲートは前記駆動信号と、前記第１遅延信号と、前記第２遅延信号とを受けてサンプリングスイッチ制御信号を生成して前記サンプリングスイッチを制御する。
【０００９】
この様に、本発明の実施形態は、高い効率と好ましい動作特性（例えば、安定性および低寄生損失等）とを有し、少ないピン数（例えば、出力電圧用のピンがない）を有する、ブーストコンバータ回路を提供する。
【図面の簡単な説明】
【００１０】
組み込まれてこの明細書の一部を形成する添付の図面は、本発明の実施形態を図解し、説明と共に本発明の原理を説明する役目をする。
【図１】図１は、本発明の一実施形態による新規のブーストコンバータ回路の回路図である。
【図２】図２は、本発明の一実施形態による安定化ランプなしの電流ランプの図である。
【図３】図３は、本発明の一実施形態による付加された安定化ランプを有する電流ランプの図である。
【図４】図４は、本発明の一実施形態によるランプ回路の内部素子を表す図である。
【図５】図５は、本発明の一実施形態によるランプ回路の動作を説明するタイミング図である。
【発明を実施するための形態】
【００１１】
本発明の好ましい実施形態について詳細に説明し、それらの例は添付図面において説明される。本発明は好ましい実施形態と共に説明されるが、それらは、本発明をこれらの実施形態に限定することを意図しないことが理解される。一方、本発明は、代替、変更および均等物を包含するように意図され、これらは、添付の請求項によって定義される本発明の趣旨および範囲内に包含されるであろう。さらに、以下の本発明の実施形態の詳細な説明では、多くの具体的な詳細が本発明について完全な理解をもたらすために説明される。しかし、本発明は、これらの具体的な詳細事項なしで実施されてもよいことは当業者により理解される。他の例では、周知の方法、手順、構成要素および回路は、本発明の実施形態の態様を不必要に不明瞭にすることを避けるため、詳細に示されない。
【００１２】
図１は、本発明の一実施形態による新規のブーストコンバータ回路１００の回路図を示す。図１に示される様に、ブーストコンバータ回路１００は、ランプ回路１０５と、電源１１０と、インダクタ１２０と、ダイオード１３０と、インダクタスイッチ１４０と、負荷１５０と、制御回路１６０と、分圧器（Voltage Divider）１７０とを含む。
【００１３】
図１の実施形態は、本発明の機能性を提供するブーストコンバータ回路の素子を示す。図１に示される様に、ブーストコンバータ回路１００は、インダクタ１２０に結合されている電源１１０（例えば、Ｖｉｎ）を含み、電流を電源１１０からインダクタ１２０に伝達する。ダイオード１３０はインダクタ１２０に結合され、インダクタ１２０から電流を受け、且つ、結合されている負荷１５０に出力（例えば、Ｖｏｕｔ）として電流を供給する。インダクタスイッチ１４０は、インダクタ電流を選択的に切り替えるために、インダクタ１２０とダイオード１３０との間のノードに結合されていて、電源１１０からインダクタ１２０への電流を受け、又は、インダクタ１２０電流を負荷１５０へ出力する。ランプ回路１０５も、インダクタ１２０とダイオード１３０との間のノードに結合されていて、インダクタ１２０とダイオード１３０との間のノードの電圧を選択的にサンプルし、且つ、サンプルされた電圧を用いて安定化ランプを生成するように構成されている。この安定化ランプは、ダイオード１３０により負荷１５０に供給される、出力電圧Ｖｏｕｔを安定させるのに用いられる。
【００１４】
ブーストコンバータ回路１００は、電源１１０からの直流電圧を、負荷１５０に供給される、より高い直流電圧Ｖｏｕｔに変えることで機能する（例えば、ＤＣ−ＤＣ変換）。ブーストコンバータ回路１００は、インダクタスイッチ１４０で決定されるように、２つの異なる状態で機能する。“オン”状態では、インダクタスイッチ１４０は閉じられていて、インダクタ電流（例えば、電源１１０からインダクタ１２０を通って流れる電流）の増加をもたらす。“オフ”状態では、インダクタスイッチ１４０は開かれていて、インダクタ電流に提供される唯一の経路は、ダイオード１３０を通って、負荷１５０へのものである。このことは、オン状態の間に蓄積されたエネルギーを負荷１５０に伝達する結果になる。インダクタスイッチ１４０（例えば、ＭＯＳＦＥＴトランジスタ）のオン／オフ状態は、制御回路１６０により制御される。
【００１５】
従って、回路１００により提供される昇圧（boost）の量（例えば、電源１１０により提供される入力電圧と、ダイオード１３０からの出力電圧との比）は、インダクタスイッチ１４０のデューティーサイクルにより制御される。一般に、デューティーサイクルが高いほど、入力電圧と比べて出力電圧は高い。
【００１６】
ランプ回路１０５は、回路１００の動作を安定させる安定化ランプを提供する。一般に、高いデューティーサイクルは、それらが、インダクタスイッチ１４０のデューティーサイクルを制御する制御回路１６０のフィードバックメカニズムの不安定につながり得るという点で、問題があり得る。制御回路１６０はインダクタスイッチ１４０に流れる電流を監視する（例えば、インダクタスイッチ１４０が閉じられている時）。制御回路は、フィードバック信号と、Ｖｉｎと、インダクタ電流とを入力として受ける。制御回路は、インダクタスイッチ１４０を制御する駆動信号“ＤＲＶ”を生成する。制御回路１６０は、インダクタ電流ランプと、Ｖｏｕｔ電圧レベルに依存する安定化ランプとを合計し、それをフィードバックメカニズム１７０（例えば、フィードバック電圧レベル）と比較する。この比較は、ＤＲＶ信号によって、いつインダクタスイッチが閉じられるべきかと、デューティーサイクルがいくつなのかとを決定する。例えば、ほとんどの実施で、安定化なしで、フィードバックメカニズムは０．５より高いデューティーサイクル比に対して本質的に不安定である。
【００１７】
一実施形態で、ブーストコンバータ回路１００は集積回路装置（例えば、５つ以下のピンを有するチップ）としてパッケージされる。一実施形態で、集積回路装置は出力電圧用のピンを有していない。
【００１８】
図２は、本発明の一実施形態による安定化ランプなしの電流ランプの図２００を示す。制御信号２０１は、制御回路１６０によって内部で生成され、出力電圧レベル（例えば、Ｖｏｕｔ）を設定するのに用いられる。電流ランプ２０２が上昇する時、インダクタスイッチ・デューティーサイクル比は、インダクタスイッチ電流に比例するレベルを有する電流センス回路からのランプが制御信号２０１で決定されるしきい値に届く時によって、決定される。不安定は、｜ｄＩ１｜＞｜ｄＩ０｜の場合に起こる。というのも、それはサイクル毎に増大するずれだからである。このことは、制御回路１６０で実現されたフィードバックループを、０．５より高いデューティーサイクル比に対して本質的に不安定にする。
【００１９】
図３は、本発明の一実施形態による付加された安定化ランプを有する電流ランプの図３００である。ランプ回路１０５により生成された安定化ランプは、何れのＤ（例えば、インダクタスイッチ・デューティーサイクル）に対しても安定性の範囲を広げる。安定化ランプは、電流ランプ２０２に付加され、且つ、付加ランプにより、インダクタの受ける電流ランプを増加することに基づいていて、安定化ランプは出力電圧レベルに依存する。本実施形態で、安定化ランプ３０１は電流ランプ２０２に付加され得、ランプの総和は新しいポイントをもたらす。最適な安定化ランプ３０１で、回路１００は何れのＤ（例えば、インダクタスイッチ・デューティーサイクル）でも安定である。
【００２０】
図４は、本発明の一実施形態によるランプ回路１０５の内部素子を表す図である。図４に表されている様に、ランプ回路１０５は、第１及び第２の遅延素子４０１−４０２と、第１及び第２のインバータ４０３−４０４と、３入力論理ゲート４０５（例えば、ＡＮＤゲート）と、サンプルスイッチ４０６と、サンプリングキャパシタ４０７とを含む。
【００２１】
一実施形態で、ランプ回路１００は、インダクタ１２０とダイオード１３０との間のノードの電圧を、インダクタスイッチ１４０がオフであり且つそのノードの電圧が安定化されている時に、選択的にサンプルするものとして構成されている。このノードは、“ＬＸ”と称され、Ｖｏｕｔ電圧レベルを用いるのとは対称的に（例えば、それは専用のＶｏｕｔピンを必要とする）、サンプルされて且つ用いられて安定化ランプを生成し得る。一実施形態で、この特性は半導体装置のパッケージから何れの専用のＶｏｕｔピンの除去をも可能にする。ＬＸはダイオード順方向電圧（例えば、０．３Ｖ等）からＶｏｕｔ以内であり、この特性はＶｏｕｔの代わりのその利用を容易にすることに留意すべきである。
【００２２】
図４の実施形態は、インダクタスイッチ１４０のオン／オフ状態を制御するＤＲＶ信号を用いる。インバータ４０３−４０４と遅延素子４０１−４０２は、図示される様に、ＡＮＤゲート４０５への入力を作成する。ＡＮＤゲート４０５の出力は、サンプリングスイッチ４０６（例えば、ＭＯＳＦＥＴトランジスタ等）を制御し、従ってサンプリングキャパシタ４０７へのＬＸ電圧のサンプリングと蓄積とを制御する。
【００２３】
図５は、本発明の一実施形態によるランプ回路１１０の動作を説明するタイミング図である。図5に表される様に、そして上述された様に、ＤＲＶ信号はランプ回路１１０用の基本的なタイミングを提供する。
【００２４】
図５は、本発明の一実施形態による動作５０１と５０２の２つのモードを示す。モード５０１で、ＬＸピンはインダクタスイッチ制御（例えば、ＤＲＶ）のタイミングに基づいてサンプルされる。ラッチ信号は“ＬＡＴ”と称される。一実施形態で、それは約１０分の１ナノ秒の幅を有するパルスを備える。“ＬＡＴ”信号のアサーション（assertion）は、ＤＲＶネゲーション（negation）から遅延１の後で発生する。“ＬＡＴ”信号のネゲーションは、“ＬＡＴ”アサーションから遅延２の後、又は、新しいサイクルが始まる時（例えば、ＤＲＶがアサートされた時）に、発生する。サンプルされたデータはサンプリングキャパシタ４０７に蓄積される。
【００２５】
モード５０２で、ＬＸピンは外部から供給されたクロック信号“ＯＳＣ”のタイミングに基づいてサンプルされる。ラッチ信号“ＬＡＴ”は、ＯＳＣ信号がローになり且つＤＲＶ信号が無い時、各サイクルの最後の５−１０％の期間の間に生成される。“ＬＡＴ”のアサーションは、“ＯＳＣ”ネゲーションから遅延１の後で発生する。“ＬＡＴ”のネゲーションは、“ＬＡＴ”アサーションから遅延２の後で発生する。サンプルされたデータはサンプリングキャパシタ４０７に蓄積される。
【００２６】
一実施形態で、ランプ回路は、第１遅延素子と、第２遅延素子と、論理ゲート（例えば、３入力ＡＮＤゲート）とを更に備える。第１遅延素子は結合されて、同様に結合されてインダクタスイッチを制御する、駆動入力を受ける。第１遅延素子は、第２遅延素子により用いられて第２遅延信号を生成する、第１遅延信号を生成する。論理ゲートは、駆動信号と、第１遅延信号と、第２遅延信号とを受けてサンプリングスイッチ制御信号を生成してサンプリングスイッチを制御する。
【００２７】
この様に、本発明の実施形態は、高い効率と好ましい動作特性（例えば、安定性および低寄生損失等）とを有し、少ないピン数（例えば、出力電圧用のピンがない）を有する、ブーストコンバータ回路を提供する。
【００２８】
本発明の詳細な実施形態の上述の説明は、図解と説明の目的で示された。それらは、包括的、又は、開示される形態通りに本発明を限定するものではない。上述の教示の観点から、明らかに多くの改良と変形とが可能である。本発明の原理とその実際の適用を最良に説明し、それにより当業者が本発明および考慮される特定の使用に適した種々の改良を備える様々な実施形態を最良に活用することができる目的で、実施形態は選択され記載されている。本発明の範囲はここに添付された請求項とそれらの均等物により定義される。
【００２９】
結論として、この文書は少なくとも傾き補償（slope compensation）を用いる電流モード・ブーストコンバータを開示する。
【００３０】
より詳細に、この文書は、電源と、前記電源に結合されて前記電源から電流を受けるインダクタと、結合されて前記インダクタから電流を受け、且つ、結合されて負荷に出力として電流を供給する、ダイオードと、前記インダクタと前記ダイオードとの間のノードに結合されている、前記インダクタからの電流を前記ダイオードから選択的に切り替えるための、インダクタスイッチと、ランプ回路と、を含むブーストコンバータ回路を開示する。
【００３１】
（コンセプト）
概略として、本文書は少なくとも以下の広範なコンセプトを開示した。
【００３２】
（コンセプト１）
電源と、
前記電源に結合されて前記電源から電流を受けるインダクタと、
結合されて前記インダクタから電流を受け、且つ、結合されて負荷に出力として電流を供給する、ダイオードと、
前記インダクタと前記ダイオードとの間のノードに結合されている、選択的にインダクタ電流を切り替えて、前記電源から前記インダクタへの電流を受け、又は、前記インダクタ電流を負荷に出力するための、インダクタスイッチと、
前記インダクタと前記ダイオードとの間の前記ノードに結合されているランプ回路と、
を備え、
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの電圧をサンプリングスイッチにより選択的にサンプルし、前記サンプルされた信号を用いて安定化ランプを生成して前記出力を安定化するものとして構成されている、ブーストコンバータ回路。
【００３３】
（コンセプト２）
前記ブーストコンバータ回路は集積回路装置としてパッケージされている、コンセプト１のブーストコンバータ回路。
【００３４】
（コンセプト３）
前記集積回路装置は前記出力電圧用のピンを有していない、コンセプト１のブーストコンバータ回路。
【００３５】
（コンセプト４）
前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている、コンセプト１のブーストコンバータ回路。
【００３６】
（コンセプト５）
前記安定化ランプは、前記出力電圧レベルに依存し、且つ、付加されて、前記安定化ランプを付加することにより前記インダクタの受ける電流ランプを増加させる、コンセプト１のブーストコンバータ回路。
【００３７】
（コンセプト６）
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、選択的にサンプルするものとして構成されており、
前記ノードの前記電圧は前記出力電圧レベルと実質的に同様である、コンセプト１のブーストコンバータ回路。
【００３８】
（コンセプト７）
前記ランプ回路は、
第１の遅延素子と、
第２の遅延素子と、
論理ゲートと、
を更に備え、
前記第１の遅延素子は、結合されて駆動入力を受け、前記駆動入力は結合されて前記インダクタスイッチを制御し、前記第１遅延素子は第１遅延信号を生成し、前記第２遅延素子は前記第１遅延信号を受け且つ第２遅延信号を生成し、前記論理ゲートは前記駆動信号と、前記第１遅延信号と、前記第２遅延信号とを受けてサンプリングスイッチ制御信号を生成して前記サンプリングスイッチを制御する、コンセプト６のブーストコンバータ回路。
【００３９】
（コンセプト８）
前記ランプ回路は、
結合されて前記インダクタと前記ダイオードとの間の前記ノードを受け、且つ、サンプリングキャパシタに結合されている、サンプリングスイッチと、
前記サンプリングスイッチに結合されて前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を受けて蓄える、サンプリングキャパシタと、
を更に備える、コンセプト７のブーストコンバータ回路。
【００４０】
（コンセプト９）
ブーストコンバータ集積回路装置であって、
電源を受けるための電源入力と、
前記電源入力に結合されて前記電源から電流を受けるインダクタと、
結合されて前記インダクタから電流を受け、且つ、結合されて、前記集積回路装置に結合される負荷に出力として電流を供給する、ダイオードと、
前記インダクタと前記ダイオードとの間のノードに結合されている、選択的にインダクタ電流を切り替えて、前記電源から前記インダクタへの電流を受け、又は、前記インダクタ電流を前記負荷に出力するための、インダクタスイッチと、
前記インダクタと前記ダイオードとの間の前記ノードに結合されているランプ回路と、
を備え、
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの電圧をサンプリングスイッチにより選択的にサンプルし、前記サンプルされた信号を用いて安定化ランプを生成して前記出力を安定化するものとして構成されていて、
前記インダクタと前記ダイオードとの間の前記ノードの前記電圧は、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、サンプルされる、ブーストコンバータ集積回路装置。
【００４１】
（コンセプト１０）
前記集積回路装置用のパッケージは前記出力電圧用のピンを有していない、コンセプト９のブーストコンバータ集積回路。
【００４２】
（コンセプト１１）
前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている、コンセプト９のブーストコンバータ集積回路。
【００４３】
（コンセプト１２）
前記安定化ランプは、前記出力電圧レベルに依存し、且つ、前記安定化ランプを付加することにより前記インダクタの前記受ける電流ランプを増加することに基づいている、コンセプト９のブーストコンバータ集積回路。
【００４４】
（コンセプト１３）
前記ランプ回路は、
第１の遅延素子と、
第２の遅延素子と、
論理ゲートと、
を更に備え、
前記第１の遅延素子は、結合されて駆動入力を受け、前記駆動入力は結合されて前記インダクタスイッチを制御し、前記第１遅延素子は第１遅延信号を生成し、前記第２遅延素子は前記第１遅延信号を受け且つ第２遅延信号を生成し、前記論理ゲートは前記駆動信号と、前記第１遅延信号と、前記第２遅延信号とを受けてサンプリングスイッチ制御信号を生成して前記サンプリングスイッチを制御する、コンセプト１２のブーストコンバータ集積回路。
【００４５】
（コンセプト１４）
前記ランプ回路は、前記サンプリングスイッチに結合されて前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を受けて蓄える、サンプリングキャパシタを更に備える、コンセプト１３のブーストコンバータ集積回路。
【００４６】
（コンセプト１５）
電源から電流を、前記電源に結合されているインダクタにおいて受け、
前記インダクタから電流を、前記インダクタに結合されているダイオードにおいて受け、
前記ダイオードから電流を、前記ダイオードに結合されている負荷に出力電圧として出力し、
前記インダクタと前記ダイオードとの間のノードに結合されているインダクタスイッチにより、前記インダクタ電流を選択的に切り替えて、前記電源から前記インダクタに電流を受け、又は、前記インダクタ電流を前記負荷に出力し、
ランプ回路のサンプリングスイッチにより、前記インダクタと前記ダイオードとの間の前記ノードの電圧を選択的にサンプリングし、前記ランプ回路は前記インダクタと前記ダイオードとの間の前記ノードに前記サンプリングスイッチにより結合されており、
前記ランプ回路は、前記サンプルされた信号を用いて安定化ランプを生成して前記出力電圧を安定化するものとして構成されている、ブーストコンバータ回路用の安定化ランプ生成方法。
【００４７】
（コンセプト１６）
前記ブーストコンバータ回路は集積回路装置としてパッケージされている、コンセプト１５の方法。
【００４８】
（コンセプト１７）
前記集積回路装置は前記出力電圧用のピンを有していない、コンセプト１５の方法。
【００４９】
（コンセプト１８）
前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている、コンセプト１５の方法。
【００５０】
（コンセプト１９）
前記安定化ランプは、付加ランプにより、前記インダクタの前記受ける電流ランプを増加することに基づいていて、前記安定化ランプは前記出力電圧レベルに依存する、コンセプト１５の方法。
【００５１】
（コンセプト２０）
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、選択的にサンプルするものとして構成されており、
前記サンプルされた信号レベルは前記出力電圧レベルと同様である、コンセプト１５の方法。
【技術分野】
【０００１】
本技術は、デジタル集積回路装置用の信号タイミングに関する。
【背景技術】
【０００２】
多くの電子装置が、それらの特定のニーズに適した特定の電圧で、電力を必要とする。例えば、電源コンセントの電圧は、コンピュータ、デジタル時計および電話機のような装置に直接供給できない。コンセントはＡＣ（交流）を供給し、装置と負荷はＤＣ（直流）を必要とする。一つの選択肢は、ＡＣ電圧を変換してＤＣ負荷に供給する、交流から直流への変換回路の使用であろう。あるいは、一つ又はそれ以上の電池のようなＤＣ源からの電力が用いられ得る。
【０００３】
あるＤＣ電圧を異なるＤＣ電圧に変更する必要が度々ある（例えば、直流から直流への変換）。ブーストコンバータは、電源電圧より高い出力電圧を生成することで機能するＤＣ−ＤＣコンバータ回路である。ブーストコンバータは、一つ又はそれ以上の電池からの電圧を、結合される電子装置に供給するのに十分な、必要とされる電圧レベルに増加するために度々用いられる。
【０００４】
電子装置市場の競争条件は、ブーストコンバータ回路のコスト効率と能力効率とに重点を置く。例えば、ブーストコンバータ回路が高い効率を持つことは望ましい。それは、回路が低い損失を持つことを必要とする。回路が有利な動作特性（例えば、安定性および低寄生損失等）を持つことも望ましい。さらに、ブーストコンバータ回路素子が少ないピン数を持つことが望ましい。少ないピン数は、ブーストコンバータ回路のパッケージングを容易にし、他の様々な電子装置へのそれらの組み込みを容易にする（例えば、コストを削減し、素子サイズを削減する等）。本発明の実施形態は、上述の要求への新規の解決策を提供する。
【発明の概要】
【０００５】
本技術の実施形態は少ないピン数の装置によるブーストコンバータ回路機能性を提供する。本発明の実施形態は高い動作効率と好ましい動作特性を有する。
【０００６】
一実施形態は、電源と、前記電源に結合されて前記電源から電流を受けるインダクタと、結合されて前記インダクタから電流を受け、且つ、結合されて負荷に出力として電流を供給する、ダイオードと、前記インダクタと前記ダイオードとの間のノードに結合されている、選択的にインダクタ電流を切り替えて、前記電源から前記インダクタへの電流を受け、又は、前記インダクタ電流を負荷に出力するための、インダクタスイッチと、ランプ回路と、を含むブーストコンバータ回路として実施される。前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードに結合され、前記インダクタと前記ダイオードとの間の前記ノードの電圧をサンプリングスイッチにより選択的にサンプルし、前記サンプルされた信号を用いて安定化ランプを生成して前記出力を安定化するものとして構成されている。
【０００７】
一実施形態で、前記ブーストコンバータ回路は集積回路装置（例えば、５つ以下のピンを有するチップ）としてパッケージされている。一実施形態で、前記集積回路装置は前記出力電圧用のピンを有していない。一実施形態で、前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている。一実施形態で、前記安定化ランプは、付加ランプにより、前記インダクタの前記受ける電流ランプを増加することに基づいていて、前記安定化ランプは前記出力電圧レベルに依存する。
【０００８】
一実施形態で、前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、選択的にサンプルするものとして構成されている。前記安定化ランプは、前記出力電圧レベルのような、前記サンプルされた信号に依存する。一実施形態で、前記ランプ回路は、第１の遅延素子と、第２の遅延素子と、論理ゲート（例えば、３入力ＡＮＤゲート）と、を更に備える。前記第１の遅延素子は、結合されて駆動入力を受け、それは同様に結合されて前記インダクタスイッチを制御する。前記第１遅延素子は第１遅延信号を生成し、それは前記第２遅延素子により用いられて第２遅延信号を生成する。前記論理ゲートは前記駆動信号と、前記第１遅延信号と、前記第２遅延信号とを受けてサンプリングスイッチ制御信号を生成して前記サンプリングスイッチを制御する。
【０００９】
この様に、本発明の実施形態は、高い効率と好ましい動作特性（例えば、安定性および低寄生損失等）とを有し、少ないピン数（例えば、出力電圧用のピンがない）を有する、ブーストコンバータ回路を提供する。
【図面の簡単な説明】
【００１０】
組み込まれてこの明細書の一部を形成する添付の図面は、本発明の実施形態を図解し、説明と共に本発明の原理を説明する役目をする。
【図１】図１は、本発明の一実施形態による新規のブーストコンバータ回路の回路図である。
【図２】図２は、本発明の一実施形態による安定化ランプなしの電流ランプの図である。
【図３】図３は、本発明の一実施形態による付加された安定化ランプを有する電流ランプの図である。
【図４】図４は、本発明の一実施形態によるランプ回路の内部素子を表す図である。
【図５】図５は、本発明の一実施形態によるランプ回路の動作を説明するタイミング図である。
【発明を実施するための形態】
【００１１】
本発明の好ましい実施形態について詳細に説明し、それらの例は添付図面において説明される。本発明は好ましい実施形態と共に説明されるが、それらは、本発明をこれらの実施形態に限定することを意図しないことが理解される。一方、本発明は、代替、変更および均等物を包含するように意図され、これらは、添付の請求項によって定義される本発明の趣旨および範囲内に包含されるであろう。さらに、以下の本発明の実施形態の詳細な説明では、多くの具体的な詳細が本発明について完全な理解をもたらすために説明される。しかし、本発明は、これらの具体的な詳細事項なしで実施されてもよいことは当業者により理解される。他の例では、周知の方法、手順、構成要素および回路は、本発明の実施形態の態様を不必要に不明瞭にすることを避けるため、詳細に示されない。
【００１２】
図１は、本発明の一実施形態による新規のブーストコンバータ回路１００の回路図を示す。図１に示される様に、ブーストコンバータ回路１００は、ランプ回路１０５と、電源１１０と、インダクタ１２０と、ダイオード１３０と、インダクタスイッチ１４０と、負荷１５０と、制御回路１６０と、分圧器（Voltage Divider）１７０とを含む。
【００１３】
図１の実施形態は、本発明の機能性を提供するブーストコンバータ回路の素子を示す。図１に示される様に、ブーストコンバータ回路１００は、インダクタ１２０に結合されている電源１１０（例えば、Ｖｉｎ）を含み、電流を電源１１０からインダクタ１２０に伝達する。ダイオード１３０はインダクタ１２０に結合され、インダクタ１２０から電流を受け、且つ、結合されている負荷１５０に出力（例えば、Ｖｏｕｔ）として電流を供給する。インダクタスイッチ１４０は、インダクタ電流を選択的に切り替えるために、インダクタ１２０とダイオード１３０との間のノードに結合されていて、電源１１０からインダクタ１２０への電流を受け、又は、インダクタ１２０電流を負荷１５０へ出力する。ランプ回路１０５も、インダクタ１２０とダイオード１３０との間のノードに結合されていて、インダクタ１２０とダイオード１３０との間のノードの電圧を選択的にサンプルし、且つ、サンプルされた電圧を用いて安定化ランプを生成するように構成されている。この安定化ランプは、ダイオード１３０により負荷１５０に供給される、出力電圧Ｖｏｕｔを安定させるのに用いられる。
【００１４】
ブーストコンバータ回路１００は、電源１１０からの直流電圧を、負荷１５０に供給される、より高い直流電圧Ｖｏｕｔに変えることで機能する（例えば、ＤＣ−ＤＣ変換）。ブーストコンバータ回路１００は、インダクタスイッチ１４０で決定されるように、２つの異なる状態で機能する。“オン”状態では、インダクタスイッチ１４０は閉じられていて、インダクタ電流（例えば、電源１１０からインダクタ１２０を通って流れる電流）の増加をもたらす。“オフ”状態では、インダクタスイッチ１４０は開かれていて、インダクタ電流に提供される唯一の経路は、ダイオード１３０を通って、負荷１５０へのものである。このことは、オン状態の間に蓄積されたエネルギーを負荷１５０に伝達する結果になる。インダクタスイッチ１４０（例えば、ＭＯＳＦＥＴトランジスタ）のオン／オフ状態は、制御回路１６０により制御される。
【００１５】
従って、回路１００により提供される昇圧（boost）の量（例えば、電源１１０により提供される入力電圧と、ダイオード１３０からの出力電圧との比）は、インダクタスイッチ１４０のデューティーサイクルにより制御される。一般に、デューティーサイクルが高いほど、入力電圧と比べて出力電圧は高い。
【００１６】
ランプ回路１０５は、回路１００の動作を安定させる安定化ランプを提供する。一般に、高いデューティーサイクルは、それらが、インダクタスイッチ１４０のデューティーサイクルを制御する制御回路１６０のフィードバックメカニズムの不安定につながり得るという点で、問題があり得る。制御回路１６０はインダクタスイッチ１４０に流れる電流を監視する（例えば、インダクタスイッチ１４０が閉じられている時）。制御回路は、フィードバック信号と、Ｖｉｎと、インダクタ電流とを入力として受ける。制御回路は、インダクタスイッチ１４０を制御する駆動信号“ＤＲＶ”を生成する。制御回路１６０は、インダクタ電流ランプと、Ｖｏｕｔ電圧レベルに依存する安定化ランプとを合計し、それをフィードバックメカニズム１７０（例えば、フィードバック電圧レベル）と比較する。この比較は、ＤＲＶ信号によって、いつインダクタスイッチが閉じられるべきかと、デューティーサイクルがいくつなのかとを決定する。例えば、ほとんどの実施で、安定化なしで、フィードバックメカニズムは０．５より高いデューティーサイクル比に対して本質的に不安定である。
【００１７】
一実施形態で、ブーストコンバータ回路１００は集積回路装置（例えば、５つ以下のピンを有するチップ）としてパッケージされる。一実施形態で、集積回路装置は出力電圧用のピンを有していない。
【００１８】
図２は、本発明の一実施形態による安定化ランプなしの電流ランプの図２００を示す。制御信号２０１は、制御回路１６０によって内部で生成され、出力電圧レベル（例えば、Ｖｏｕｔ）を設定するのに用いられる。電流ランプ２０２が上昇する時、インダクタスイッチ・デューティーサイクル比は、インダクタスイッチ電流に比例するレベルを有する電流センス回路からのランプが制御信号２０１で決定されるしきい値に届く時によって、決定される。不安定は、｜ｄＩ１｜＞｜ｄＩ０｜の場合に起こる。というのも、それはサイクル毎に増大するずれだからである。このことは、制御回路１６０で実現されたフィードバックループを、０．５より高いデューティーサイクル比に対して本質的に不安定にする。
【００１９】
図３は、本発明の一実施形態による付加された安定化ランプを有する電流ランプの図３００である。ランプ回路１０５により生成された安定化ランプは、何れのＤ（例えば、インダクタスイッチ・デューティーサイクル）に対しても安定性の範囲を広げる。安定化ランプは、電流ランプ２０２に付加され、且つ、付加ランプにより、インダクタの受ける電流ランプを増加することに基づいていて、安定化ランプは出力電圧レベルに依存する。本実施形態で、安定化ランプ３０１は電流ランプ２０２に付加され得、ランプの総和は新しいポイントをもたらす。最適な安定化ランプ３０１で、回路１００は何れのＤ（例えば、インダクタスイッチ・デューティーサイクル）でも安定である。
【００２０】
図４は、本発明の一実施形態によるランプ回路１０５の内部素子を表す図である。図４に表されている様に、ランプ回路１０５は、第１及び第２の遅延素子４０１−４０２と、第１及び第２のインバータ４０３−４０４と、３入力論理ゲート４０５（例えば、ＡＮＤゲート）と、サンプルスイッチ４０６と、サンプリングキャパシタ４０７とを含む。
【００２１】
一実施形態で、ランプ回路１００は、インダクタ１２０とダイオード１３０との間のノードの電圧を、インダクタスイッチ１４０がオフであり且つそのノードの電圧が安定化されている時に、選択的にサンプルするものとして構成されている。このノードは、“ＬＸ”と称され、Ｖｏｕｔ電圧レベルを用いるのとは対称的に（例えば、それは専用のＶｏｕｔピンを必要とする）、サンプルされて且つ用いられて安定化ランプを生成し得る。一実施形態で、この特性は半導体装置のパッケージから何れの専用のＶｏｕｔピンの除去をも可能にする。ＬＸはダイオード順方向電圧（例えば、０．３Ｖ等）からＶｏｕｔ以内であり、この特性はＶｏｕｔの代わりのその利用を容易にすることに留意すべきである。
【００２２】
図４の実施形態は、インダクタスイッチ１４０のオン／オフ状態を制御するＤＲＶ信号を用いる。インバータ４０３−４０４と遅延素子４０１−４０２は、図示される様に、ＡＮＤゲート４０５への入力を作成する。ＡＮＤゲート４０５の出力は、サンプリングスイッチ４０６（例えば、ＭＯＳＦＥＴトランジスタ等）を制御し、従ってサンプリングキャパシタ４０７へのＬＸ電圧のサンプリングと蓄積とを制御する。
【００２３】
図５は、本発明の一実施形態によるランプ回路１１０の動作を説明するタイミング図である。図5に表される様に、そして上述された様に、ＤＲＶ信号はランプ回路１１０用の基本的なタイミングを提供する。
【００２４】
図５は、本発明の一実施形態による動作５０１と５０２の２つのモードを示す。モード５０１で、ＬＸピンはインダクタスイッチ制御（例えば、ＤＲＶ）のタイミングに基づいてサンプルされる。ラッチ信号は“ＬＡＴ”と称される。一実施形態で、それは約１０分の１ナノ秒の幅を有するパルスを備える。“ＬＡＴ”信号のアサーション（assertion）は、ＤＲＶネゲーション（negation）から遅延１の後で発生する。“ＬＡＴ”信号のネゲーションは、“ＬＡＴ”アサーションから遅延２の後、又は、新しいサイクルが始まる時（例えば、ＤＲＶがアサートされた時）に、発生する。サンプルされたデータはサンプリングキャパシタ４０７に蓄積される。
【００２５】
モード５０２で、ＬＸピンは外部から供給されたクロック信号“ＯＳＣ”のタイミングに基づいてサンプルされる。ラッチ信号“ＬＡＴ”は、ＯＳＣ信号がローになり且つＤＲＶ信号が無い時、各サイクルの最後の５−１０％の期間の間に生成される。“ＬＡＴ”のアサーションは、“ＯＳＣ”ネゲーションから遅延１の後で発生する。“ＬＡＴ”のネゲーションは、“ＬＡＴ”アサーションから遅延２の後で発生する。サンプルされたデータはサンプリングキャパシタ４０７に蓄積される。
【００２６】
一実施形態で、ランプ回路は、第１遅延素子と、第２遅延素子と、論理ゲート（例えば、３入力ＡＮＤゲート）とを更に備える。第１遅延素子は結合されて、同様に結合されてインダクタスイッチを制御する、駆動入力を受ける。第１遅延素子は、第２遅延素子により用いられて第２遅延信号を生成する、第１遅延信号を生成する。論理ゲートは、駆動信号と、第１遅延信号と、第２遅延信号とを受けてサンプリングスイッチ制御信号を生成してサンプリングスイッチを制御する。
【００２７】
この様に、本発明の実施形態は、高い効率と好ましい動作特性（例えば、安定性および低寄生損失等）とを有し、少ないピン数（例えば、出力電圧用のピンがない）を有する、ブーストコンバータ回路を提供する。
【００２８】
本発明の詳細な実施形態の上述の説明は、図解と説明の目的で示された。それらは、包括的、又は、開示される形態通りに本発明を限定するものではない。上述の教示の観点から、明らかに多くの改良と変形とが可能である。本発明の原理とその実際の適用を最良に説明し、それにより当業者が本発明および考慮される特定の使用に適した種々の改良を備える様々な実施形態を最良に活用することができる目的で、実施形態は選択され記載されている。本発明の範囲はここに添付された請求項とそれらの均等物により定義される。
【００２９】
結論として、この文書は少なくとも傾き補償（slope compensation）を用いる電流モード・ブーストコンバータを開示する。
【００３０】
より詳細に、この文書は、電源と、前記電源に結合されて前記電源から電流を受けるインダクタと、結合されて前記インダクタから電流を受け、且つ、結合されて負荷に出力として電流を供給する、ダイオードと、前記インダクタと前記ダイオードとの間のノードに結合されている、前記インダクタからの電流を前記ダイオードから選択的に切り替えるための、インダクタスイッチと、ランプ回路と、を含むブーストコンバータ回路を開示する。
【００３１】
（コンセプト）
概略として、本文書は少なくとも以下の広範なコンセプトを開示した。
【００３２】
（コンセプト１）
電源と、
前記電源に結合されて前記電源から電流を受けるインダクタと、
結合されて前記インダクタから電流を受け、且つ、結合されて負荷に出力として電流を供給する、ダイオードと、
前記インダクタと前記ダイオードとの間のノードに結合されている、選択的にインダクタ電流を切り替えて、前記電源から前記インダクタへの電流を受け、又は、前記インダクタ電流を負荷に出力するための、インダクタスイッチと、
前記インダクタと前記ダイオードとの間の前記ノードに結合されているランプ回路と、
を備え、
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの電圧をサンプリングスイッチにより選択的にサンプルし、前記サンプルされた信号を用いて安定化ランプを生成して前記出力を安定化するものとして構成されている、ブーストコンバータ回路。
【００３３】
（コンセプト２）
前記ブーストコンバータ回路は集積回路装置としてパッケージされている、コンセプト１のブーストコンバータ回路。
【００３４】
（コンセプト３）
前記集積回路装置は前記出力電圧用のピンを有していない、コンセプト１のブーストコンバータ回路。
【００３５】
（コンセプト４）
前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている、コンセプト１のブーストコンバータ回路。
【００３６】
（コンセプト５）
前記安定化ランプは、前記出力電圧レベルに依存し、且つ、付加されて、前記安定化ランプを付加することにより前記インダクタの受ける電流ランプを増加させる、コンセプト１のブーストコンバータ回路。
【００３７】
（コンセプト６）
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、選択的にサンプルするものとして構成されており、
前記ノードの前記電圧は前記出力電圧レベルと実質的に同様である、コンセプト１のブーストコンバータ回路。
【００３８】
（コンセプト７）
前記ランプ回路は、
第１の遅延素子と、
第２の遅延素子と、
論理ゲートと、
を更に備え、
前記第１の遅延素子は、結合されて駆動入力を受け、前記駆動入力は結合されて前記インダクタスイッチを制御し、前記第１遅延素子は第１遅延信号を生成し、前記第２遅延素子は前記第１遅延信号を受け且つ第２遅延信号を生成し、前記論理ゲートは前記駆動信号と、前記第１遅延信号と、前記第２遅延信号とを受けてサンプリングスイッチ制御信号を生成して前記サンプリングスイッチを制御する、コンセプト６のブーストコンバータ回路。
【００３９】
（コンセプト８）
前記ランプ回路は、
結合されて前記インダクタと前記ダイオードとの間の前記ノードを受け、且つ、サンプリングキャパシタに結合されている、サンプリングスイッチと、
前記サンプリングスイッチに結合されて前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を受けて蓄える、サンプリングキャパシタと、
を更に備える、コンセプト７のブーストコンバータ回路。
【００４０】
（コンセプト９）
ブーストコンバータ集積回路装置であって、
電源を受けるための電源入力と、
前記電源入力に結合されて前記電源から電流を受けるインダクタと、
結合されて前記インダクタから電流を受け、且つ、結合されて、前記集積回路装置に結合される負荷に出力として電流を供給する、ダイオードと、
前記インダクタと前記ダイオードとの間のノードに結合されている、選択的にインダクタ電流を切り替えて、前記電源から前記インダクタへの電流を受け、又は、前記インダクタ電流を前記負荷に出力するための、インダクタスイッチと、
前記インダクタと前記ダイオードとの間の前記ノードに結合されているランプ回路と、
を備え、
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの電圧をサンプリングスイッチにより選択的にサンプルし、前記サンプルされた信号を用いて安定化ランプを生成して前記出力を安定化するものとして構成されていて、
前記インダクタと前記ダイオードとの間の前記ノードの前記電圧は、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、サンプルされる、ブーストコンバータ集積回路装置。
【００４１】
（コンセプト１０）
前記集積回路装置用のパッケージは前記出力電圧用のピンを有していない、コンセプト９のブーストコンバータ集積回路。
【００４２】
（コンセプト１１）
前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている、コンセプト９のブーストコンバータ集積回路。
【００４３】
（コンセプト１２）
前記安定化ランプは、前記出力電圧レベルに依存し、且つ、前記安定化ランプを付加することにより前記インダクタの前記受ける電流ランプを増加することに基づいている、コンセプト９のブーストコンバータ集積回路。
【００４４】
（コンセプト１３）
前記ランプ回路は、
第１の遅延素子と、
第２の遅延素子と、
論理ゲートと、
を更に備え、
前記第１の遅延素子は、結合されて駆動入力を受け、前記駆動入力は結合されて前記インダクタスイッチを制御し、前記第１遅延素子は第１遅延信号を生成し、前記第２遅延素子は前記第１遅延信号を受け且つ第２遅延信号を生成し、前記論理ゲートは前記駆動信号と、前記第１遅延信号と、前記第２遅延信号とを受けてサンプリングスイッチ制御信号を生成して前記サンプリングスイッチを制御する、コンセプト１２のブーストコンバータ集積回路。
【００４５】
（コンセプト１４）
前記ランプ回路は、前記サンプリングスイッチに結合されて前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を受けて蓄える、サンプリングキャパシタを更に備える、コンセプト１３のブーストコンバータ集積回路。
【００４６】
（コンセプト１５）
電源から電流を、前記電源に結合されているインダクタにおいて受け、
前記インダクタから電流を、前記インダクタに結合されているダイオードにおいて受け、
前記ダイオードから電流を、前記ダイオードに結合されている負荷に出力電圧として出力し、
前記インダクタと前記ダイオードとの間のノードに結合されているインダクタスイッチにより、前記インダクタ電流を選択的に切り替えて、前記電源から前記インダクタに電流を受け、又は、前記インダクタ電流を前記負荷に出力し、
ランプ回路のサンプリングスイッチにより、前記インダクタと前記ダイオードとの間の前記ノードの電圧を選択的にサンプリングし、前記ランプ回路は前記インダクタと前記ダイオードとの間の前記ノードに前記サンプリングスイッチにより結合されており、
前記ランプ回路は、前記サンプルされた信号を用いて安定化ランプを生成して前記出力電圧を安定化するものとして構成されている、ブーストコンバータ回路用の安定化ランプ生成方法。
【００４７】
（コンセプト１６）
前記ブーストコンバータ回路は集積回路装置としてパッケージされている、コンセプト１５の方法。
【００４８】
（コンセプト１７）
前記集積回路装置は前記出力電圧用のピンを有していない、コンセプト１５の方法。
【００４９】
（コンセプト１８）
前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている、コンセプト１５の方法。
【００５０】
（コンセプト１９）
前記安定化ランプは、付加ランプにより、前記インダクタの前記受ける電流ランプを増加することに基づいていて、前記安定化ランプは前記出力電圧レベルに依存する、コンセプト１５の方法。
【００５１】
（コンセプト２０）
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、選択的にサンプルするものとして構成されており、
前記サンプルされた信号レベルは前記出力電圧レベルと同様である、コンセプト１５の方法。
【特許請求の範囲】
【請求項１】
電源と、
前記電源に結合されて前記電源から電流を受けるインダクタと、
結合されて前記インダクタから電流を受け、且つ、結合されて負荷に出力として電流を供給する、ダイオードと、
前記インダクタと前記ダイオードとの間のノードに結合されている、選択的にインダクタ電流を切り替えて、前記電源から前記インダクタへの電流を受け、又は、前記インダクタ電流を負荷に出力するための、インダクタスイッチと、
前記インダクタと前記ダイオードとの間の前記ノードに結合されているランプ回路と、
を備え、
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの電圧をサンプリングスイッチにより選択的にサンプルし、前記サンプルされた信号を用いて安定化ランプを生成して前記出力を安定化するものとして構成されている、ブーストコンバータ回路。
【請求項２】
前記ブーストコンバータ回路は集積回路装置としてパッケージされている、請求項１のブーストコンバータ回路。
【請求項３】
前記集積回路装置は前記出力電圧用のピンを有していない、請求項１のブーストコンバータ回路。
【請求項４】
前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている、請求項１のブーストコンバータ回路。
【請求項５】
前記安定化ランプは、前記出力電圧レベルに依存し、且つ、付加されて、前記安定化ランプを付加することにより前記インダクタの受ける電流ランプを増加させる、請求項１のブーストコンバータ回路。
【請求項６】
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、選択的にサンプルするものとして構成されており、
前記ノードの前記電圧は前記出力電圧レベルと実質的に同様である、請求項１のブーストコンバータ回路。
【請求項７】
前記ランプ回路は、
第１の遅延素子と、
第２の遅延素子と、
論理ゲートと、
を更に備え、
前記第１の遅延素子は、結合されて駆動入力を受け、前記駆動入力は結合されて前記インダクタスイッチを制御し、前記第１遅延素子は第１遅延信号を生成し、前記第２遅延素子は前記第１遅延信号を受け且つ第２遅延信号を生成し、前記論理ゲートは前記駆動信号と、前記第１遅延信号と、前記第２遅延信号とを受けてサンプリングスイッチ制御信号を生成して前記サンプリングスイッチを制御する、請求項６のブーストコンバータ回路。
【請求項８】
前記ランプ回路は、
結合されて前記インダクタと前記ダイオードとの間の前記ノードを受け、且つ、サンプリングキャパシタに結合されている、サンプリングスイッチと、
前記サンプリングスイッチに結合されて前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を受けて蓄える、サンプリングキャパシタと、
を更に備える、請求項７のブーストコンバータ回路。
【請求項９】
ブーストコンバータ集積回路装置であって、
電源を受けるための電源入力と、
前記電源入力に結合されて前記電源から電流を受けるインダクタと、
結合されて前記インダクタから電流を受け、且つ、結合されて、前記集積回路装置に結合される負荷に出力として電流を供給する、ダイオードと、
前記インダクタと前記ダイオードとの間のノードに結合されている、選択的にインダクタ電流を切り替えて、前記電源から前記インダクタへの電流を受け、又は、前記インダクタ電流を前記負荷に出力するための、インダクタスイッチと、
前記インダクタと前記ダイオードとの間の前記ノードに結合されているランプ回路と、
を備え、
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの電圧をサンプリングスイッチにより選択的にサンプルし、前記サンプルされた信号を用いて安定化ランプを生成して前記出力を安定化するものとして構成されていて、
前記インダクタと前記ダイオードとの間の前記ノードの前記電圧は、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、サンプルされる、ブーストコンバータ集積回路装置。
【請求項１０】
前記集積回路装置用のパッケージは前記出力電圧用のピンを有していない、請求項９のブーストコンバータ集積回路。
【請求項１１】
前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている、請求項９のブーストコンバータ集積回路。
【請求項１２】
前記安定化ランプは、前記出力電圧レベルに依存し、且つ、前記安定化ランプを付加することにより前記インダクタの前記受ける電流ランプを増加することに基づいている、請求項９のブーストコンバータ集積回路。
【請求項１３】
前記ランプ回路は、
第１の遅延素子と、
第２の遅延素子と、
論理ゲートと、
を更に備え、
前記第１の遅延素子は、結合されて駆動入力を受け、前記駆動入力は結合されて前記インダクタスイッチを制御し、前記第１遅延素子は第１遅延信号を生成し、前記第２遅延素子は前記第１遅延信号を受け且つ第２遅延信号を生成し、前記論理ゲートは前記駆動信号と、前記第１遅延信号と、前記第２遅延信号とを受けてサンプリングスイッチ制御信号を生成して前記サンプリングスイッチを制御する、請求項１２のブーストコンバータ集積回路。
【請求項１４】
前記ランプ回路は、前記サンプリングスイッチに結合されて前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を受けて蓄える、サンプリングキャパシタを更に備える、請求項１３のブーストコンバータ集積回路。
【請求項１５】
電源から電流を、前記電源に結合されているインダクタにおいて受け、
前記インダクタから電流を、前記インダクタに結合されているダイオードにおいて受け、
前記ダイオードから電流を、前記ダイオードに結合されている負荷に出力電圧として出力し、
前記インダクタと前記ダイオードとの間のノードに結合されているインダクタスイッチにより、前記インダクタ電流を選択的に切り替えて、前記電源から前記インダクタに電流を受け、又は、前記インダクタ電流を前記負荷に出力し、
ランプ回路のサンプリングスイッチにより、前記インダクタと前記ダイオードとの間の前記ノードの電圧を選択的にサンプリングし、前記ランプ回路は前記インダクタと前記ダイオードとの間の前記ノードに前記サンプリングスイッチにより結合されており、
前記ランプ回路は、前記サンプルされた信号を用いて安定化ランプを生成して前記出力電圧を安定化するものとして構成されている、ブーストコンバータ回路用の安定化ランプ生成方法。
【請求項１６】
前記ブーストコンバータ回路は集積回路装置としてパッケージされている、請求項１５の方法。
【請求項１７】
前記集積回路装置は前記出力電圧用のピンを有していない、請求項１５の方法。
【請求項１８】
前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている、請求項１５の方法。
【請求項１９】
前記安定化ランプは、付加ランプにより、前記インダクタの前記受ける電流ランプを増加することに基づいていて、前記安定化ランプは前記出力電圧レベルに依存する、請求項１５の方法。
【請求項２０】
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、選択的にサンプルするものとして構成されており、
前記サンプルされた信号レベルは前記出力電圧レベルと同様である、請求項１５の方法。
【請求項１】
電源と、
前記電源に結合されて前記電源から電流を受けるインダクタと、
結合されて前記インダクタから電流を受け、且つ、結合されて負荷に出力として電流を供給する、ダイオードと、
前記インダクタと前記ダイオードとの間のノードに結合されている、選択的にインダクタ電流を切り替えて、前記電源から前記インダクタへの電流を受け、又は、前記インダクタ電流を負荷に出力するための、インダクタスイッチと、
前記インダクタと前記ダイオードとの間の前記ノードに結合されているランプ回路と、
を備え、
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの電圧をサンプリングスイッチにより選択的にサンプルし、前記サンプルされた信号を用いて安定化ランプを生成して前記出力を安定化するものとして構成されている、ブーストコンバータ回路。
【請求項２】
前記ブーストコンバータ回路は集積回路装置としてパッケージされている、請求項１のブーストコンバータ回路。
【請求項３】
前記集積回路装置は前記出力電圧用のピンを有していない、請求項１のブーストコンバータ回路。
【請求項４】
前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている、請求項１のブーストコンバータ回路。
【請求項５】
前記安定化ランプは、前記出力電圧レベルに依存し、且つ、付加されて、前記安定化ランプを付加することにより前記インダクタの受ける電流ランプを増加させる、請求項１のブーストコンバータ回路。
【請求項６】
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、選択的にサンプルするものとして構成されており、
前記ノードの前記電圧は前記出力電圧レベルと実質的に同様である、請求項１のブーストコンバータ回路。
【請求項７】
前記ランプ回路は、
第１の遅延素子と、
第２の遅延素子と、
論理ゲートと、
を更に備え、
前記第１の遅延素子は、結合されて駆動入力を受け、前記駆動入力は結合されて前記インダクタスイッチを制御し、前記第１遅延素子は第１遅延信号を生成し、前記第２遅延素子は前記第１遅延信号を受け且つ第２遅延信号を生成し、前記論理ゲートは前記駆動信号と、前記第１遅延信号と、前記第２遅延信号とを受けてサンプリングスイッチ制御信号を生成して前記サンプリングスイッチを制御する、請求項６のブーストコンバータ回路。
【請求項８】
前記ランプ回路は、
結合されて前記インダクタと前記ダイオードとの間の前記ノードを受け、且つ、サンプリングキャパシタに結合されている、サンプリングスイッチと、
前記サンプリングスイッチに結合されて前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を受けて蓄える、サンプリングキャパシタと、
を更に備える、請求項７のブーストコンバータ回路。
【請求項９】
ブーストコンバータ集積回路装置であって、
電源を受けるための電源入力と、
前記電源入力に結合されて前記電源から電流を受けるインダクタと、
結合されて前記インダクタから電流を受け、且つ、結合されて、前記集積回路装置に結合される負荷に出力として電流を供給する、ダイオードと、
前記インダクタと前記ダイオードとの間のノードに結合されている、選択的にインダクタ電流を切り替えて、前記電源から前記インダクタへの電流を受け、又は、前記インダクタ電流を前記負荷に出力するための、インダクタスイッチと、
前記インダクタと前記ダイオードとの間の前記ノードに結合されているランプ回路と、
を備え、
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの電圧をサンプリングスイッチにより選択的にサンプルし、前記サンプルされた信号を用いて安定化ランプを生成して前記出力を安定化するものとして構成されていて、
前記インダクタと前記ダイオードとの間の前記ノードの前記電圧は、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、サンプルされる、ブーストコンバータ集積回路装置。
【請求項１０】
前記集積回路装置用のパッケージは前記出力電圧用のピンを有していない、請求項９のブーストコンバータ集積回路。
【請求項１１】
前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている、請求項９のブーストコンバータ集積回路。
【請求項１２】
前記安定化ランプは、前記出力電圧レベルに依存し、且つ、前記安定化ランプを付加することにより前記インダクタの前記受ける電流ランプを増加することに基づいている、請求項９のブーストコンバータ集積回路。
【請求項１３】
前記ランプ回路は、
第１の遅延素子と、
第２の遅延素子と、
論理ゲートと、
を更に備え、
前記第１の遅延素子は、結合されて駆動入力を受け、前記駆動入力は結合されて前記インダクタスイッチを制御し、前記第１遅延素子は第１遅延信号を生成し、前記第２遅延素子は前記第１遅延信号を受け且つ第２遅延信号を生成し、前記論理ゲートは前記駆動信号と、前記第１遅延信号と、前記第２遅延信号とを受けてサンプリングスイッチ制御信号を生成して前記サンプリングスイッチを制御する、請求項１２のブーストコンバータ集積回路。
【請求項１４】
前記ランプ回路は、前記サンプリングスイッチに結合されて前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を受けて蓄える、サンプリングキャパシタを更に備える、請求項１３のブーストコンバータ集積回路。
【請求項１５】
電源から電流を、前記電源に結合されているインダクタにおいて受け、
前記インダクタから電流を、前記インダクタに結合されているダイオードにおいて受け、
前記ダイオードから電流を、前記ダイオードに結合されている負荷に出力電圧として出力し、
前記インダクタと前記ダイオードとの間のノードに結合されているインダクタスイッチにより、前記インダクタ電流を選択的に切り替えて、前記電源から前記インダクタに電流を受け、又は、前記インダクタ電流を前記負荷に出力し、
ランプ回路のサンプリングスイッチにより、前記インダクタと前記ダイオードとの間の前記ノードの電圧を選択的にサンプリングし、前記ランプ回路は前記インダクタと前記ダイオードとの間の前記ノードに前記サンプリングスイッチにより結合されており、
前記ランプ回路は、前記サンプルされた信号を用いて安定化ランプを生成して前記出力電圧を安定化するものとして構成されている、ブーストコンバータ回路用の安定化ランプ生成方法。
【請求項１６】
前記ブーストコンバータ回路は集積回路装置としてパッケージされている、請求項１５の方法。
【請求項１７】
前記集積回路装置は前記出力電圧用のピンを有していない、請求項１５の方法。
【請求項１８】
前記安定化ランプは、０．５より高いデューティーサイクル比に対して安定性を確保するものとして構成されている、請求項１５の方法。
【請求項１９】
前記安定化ランプは、付加ランプにより、前記インダクタの前記受ける電流ランプを増加することに基づいていて、前記安定化ランプは前記出力電圧レベルに依存する、請求項１５の方法。
【請求項２０】
前記ランプ回路は、前記インダクタと前記ダイオードとの間の前記ノードの前記電圧を、前記インダクタスイッチがオフであり且つ前記電圧が安定化されている時に、選択的にサンプルするものとして構成されており、
前記サンプルされた信号レベルは前記出力電圧レベルと同様である、請求項１５の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−２３９３８１（Ｐ２０１２−２３９３８１Ａ）
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願番号】特願２０１２−１８０１７６（Ｐ２０１２−１８０１７６）
【出願日】平成２４年８月１５日（２０１２．８．１５）
【分割の表示】特願２０１０−５１５０８７（Ｐ２０１０−５１５０８７）の分割
【原出願日】平成２０年６月２５日（２００８．６．２５）
【出願人】（５０９２６８４４０）
【氏名又は名称原語表記】ＶＩＳＨＡＹ−ＳＩＬＩＣＯＮＩＸ
【Ｆターム（参考）】
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願日】平成２４年８月１５日（２０１２．８．１５）
【分割の表示】特願２０１０−５１５０８７（Ｐ２０１０−５１５０８７）の分割
【原出願日】平成２０年６月２５日（２００８．６．２５）
【出願人】（５０９２６８４４０）
【氏名又は名称原語表記】ＶＩＳＨＡＹ−ＳＩＬＩＣＯＮＩＸ
【Ｆターム（参考）】
[ Back to top ]