効率、及びチャープの制御が改善したシリコン型光変調素子
シリコン型光変調素子が、変調効率、及び「チャープ(chirp)」(すなわち、経時変化する光学位相)の制御が改善されたのを呈示し、選択した変調デバイスの第1の領域(例えば、共通ノードとして規定される多結晶シリコン領域)に別個にバイアスをかけることによって提供される。共通ノードはシリコン型光変調素子の電圧振幅をその蓄積領域に遷移することによってバイアスをかけられ、印加電圧(OMAが大きくなる)及び消光比の改善の関数として位相において変化が大きくなることを呈示する。蓄積領域における応答は更に相対的に線形性であり、チャープは更に容易に制御できる。電気変調した入力信号(及び逆位の信号)は別個の入力として、変調素子の各アームの第2の領域(例えば、SOI領域)に印加される。
【発明の詳細な説明】
【技術分野】
【0001】
《関連出願の相互参照》
本出願は2009年6月12日提出の米国仮特許出願第61/186,693号の優先権及び利益を主張し、引用によって本明細書中に取り込まれている。
【0002】
本発明はシリコン型光変調素子に関し、特に、変調素子の電圧振幅をシリコン型デバイスの蓄積領域に制限するようにデバイスの1のノード(例えば、多結晶シリコン領域)に別個にバイアスをかけることによって、シリコン型光変調素子における変調効率、及び「チャープ(chirp)」(すなわち、経時変化する光学位相)の制御が改善可能なことに関する。
【背景技術】
【0003】
何年もの間、光変調素子はニオブ酸リチウムといった電気光学物質で生成されてきた。光導波路は電気光学物質で形成され、金属接触領域は各々の導波路アームの表面に配置されている。持続波(CW)光信号は導波路に入射し、電気的なデータ信号の入力が金属接触領域に対する入力として印加される。印加した電気信号は、接触の下で導波路領域の屈折率を変更し、ひいては導波路を伝わる伝播速度を変更する。2のアーム間でπの位相遷移を生成する1以上の電圧を印加することによって、非線形性(ディジタル型)のマッハ−ツェンダー変調素子が形成される。
【0004】
この型の外部の変調素子は非常に有用であるが、シリコン型プラットフォームで多様な光学的な部品、サブシステム及びシステムを形成する要求が増加している。更には、このようなシステム(例えば、電気光学変調素子用の入力の電気データ駆動回路)と連結した多様な電子部品を、同一のシリコン基板上で光学部品と集積することが所望される。このような状況においてニオブ酸リチウム型の光デバイスの使用は選択肢ではないことは自明である。他の多様な従来の電気光学デバイスは同様に、シリコン型プラットフォームと直接的に互換性のない材料(III−V化合物等)である。
【0005】
顕著な進歩によって、本出願の指定譲受人に譲渡され、引用によって本明細書中に取り込まれている、2005年1月18日にR.K.Montgomeryらに付与された米国特許第6,845,198号に開示のように、シリコン型プラットフォームにおいて光変調可能となった。図1はMontgomeryらの特許に開示のようなシリコン型変調素子デバイスの1の例示的な構成を示す。この場合においては、シリコン型光変調素子1は、重畳配置された構成に配置されたドープしたシリコン層2(一般的には、多結晶シリコン)をミクロン以下の厚いシリコンの表層3の正反対にドープした部分(多くの場合、当該技術分野においてはSOI層と称される)とともに具える。SOI層3は従来の絶縁体上シリコン(SOI)構造4の表層として示され、更にシリコン基板5と埋込型酸化層6とを具える。比較的薄い誘電体層7(二酸化ケイ素、窒化ケイ素、酸化カリウム、酸化ビスマス、酸化ハフニウム、又は他の比誘電率の高い電気絶縁材料)はSOI層3とドープした多結晶シリコン層2との間の重畳領域に沿って配置されることは重要である。多結晶シリコン層2、誘電体7、及びSOI層3によって規定した重畳領域は、光変調素子1の「活性領域(active region)」を規定する。一実施形態においては、多結晶シリコン層2はp型ドープしてもよく、SOI層3はn型ドープしてもよく、その相補形のドープ構成(すなわち、n型ドープした多結晶シリコン層2及びp型ドープしたSOI層3)を更に用いてもよい。
【0006】
図2は変調素子1の活性領域の拡大図であり、(紙面に対して垂直な方向の)構造を通って伝播する信号と関連する光強度を例示し、更には多結晶シリコン層2とSOI層3との間にある重畳部の幅Wを例示している。動作中に、自由キャリアはSOI層3とドープした多結晶シリコン層2とに印加される電圧の関数として誘電体7の各々の側面で蓄積及び空乏化する。自由キャリア濃度の変調によって、活性領域における有効屈折率が変化し、ひいては活性領域によって規定される、導波路に沿って伝播する光信号の位相変調を誘導する。図2の図においては、光信号は紙面に垂直な方向にy軸に沿って伝播する。
【0007】
ニオブ酸リチウム型の変調素子を超える当該技術分野の状態における顕著な進歩を考えると、一般的なシリコン型光変調素子及び特に図1に例示の構造は、変調素子の2のアーム間の本来の位相応答及び光学的損失の差異によってチャープを受けることが知られている。チャープは、分散ファイバを通って伝播する場合に光信号の伝達の挙動に有害となりうる経時変化する光学位相である。光変調素子のチャープの挙動は多くの場合、変調素子によって生成される強度変調の量に対して正規化された位相変調の量を規定する「アルファパラメータ(alpha parameter)」を用いて特徴づけられる。アルファパラメータ(α)は:
として規定でき、零、正、又は負の数値を呈しうる。いくつかの用途においては、分散の範囲が限定される前に、光ファイバといった分散性媒質に沿って信号の伝送距離を延ばすべく負のチャープの量が少ない(すなわち、負のアルファパラメータが少ない)ことが所望される。
【0008】
従来のシリコン型光変調素子はその構造の「印加電圧(applied voltage)」応答に対する非線形位相によって、(対称的な駆動構成で構築された場合でも)零ではないチャープを呈することが知られている。変調速度、あるいは変調した光信号によって伝わる距離のいずれかが増加することによって、伝送ファイバの分散特性の影響が更に大きくなるため、チャープの問題が悪化するだけであることが見出されている。
【0009】
図3は、図1の従来技術のデバイスに対する印加電圧の関数としてのシリコン型光変調素子の位相変調のプロットである。クロスカップリング型のMZI構成がこの特定の従来技術のデバイスを用いている場合、駆動電圧は−1.3Vと+1.3Vとの間の数値を振幅するように規定され(これらの数値は変調素子での駆動回路として用いられる電子部品の特徴と関連する)、変調デバイスの空乏領域からデバイスの蓄積領域まで交差している。図示のように、−/+1.3Vの範囲(Δphase mod)での位相変調の変化は、主に、デバイスの空乏領域において応答が相対的に弱いために相対的に小さい。空乏領域におけるこの最小の位相変化によって、図1の従来技術の構造の変調効率に限定される。電圧振幅−/+1.3Vは単なる例示であり、特定の設計パラメータと関連し、他の多様な電圧範囲を同様の従来技術のデバイスで更に用いてもよいことは理解すべきである。
【0010】
このように、変調効率、消光比、及びそのチャープパラメータの制御を改善するニーズは、シリコン型光変調素子に関する技術分野で残存している。
【発明の概要】
【0011】
従来技術に残存するニーズは本発明によって解決され、シリコン型光変調素子に関し、特に電気変調したデータ信号をデバイスの第1のノード(例えば、変調素子のシリコン(SOI)領域)に印加する一方で、デバイスの第2のノード(例えば、変調素子の多結晶シリコン領域)に別個にバイアスをかけることによって、変調効率、及び「チャープ(chirp)」(すなわち、経時変化する光学位相)の制御が改善可能なことに関する。特に、第2のノード(以降は、「共通ノード(common node)」とも称される)は、シリコン型光変調素子の電圧振幅を動作する蓄積領域に遷移するようにバイアスをかけて、印加電圧の関数として位相の変化を大きく(及び、より線形的に)呈示し、光変調振幅(OMA)を大きくして、消光比を改善する。
【0012】
本発明の一実施形態によると、シリコン型光変調素子構造のうち上方を覆う多結晶シリコン層は共通ノードとして規定され、変調素子と関連する供給電圧(Vdd、Vss)と異なるバイアス電圧で保持される。この特定の実施形態においては、電気的なデータ信号(及びその逆位の信号)は変調素子の各アームのSOI層に対する別個の入力として印加される。異なるバイアス電圧で多結晶シリコン層を保持することによって、変調素子の電圧振幅は蓄積領域に遷移され、応答を更に線形的に呈示し、変調効率が更に大きくなり(印加電圧の関数としての位相の変化が大きくなり)、消光比が大きくなり、デバイスのチャープが制御可能となる。
【0013】
代替的な実施形態においては、SOI層は「共通ノード」として規定され、負の数値のバイアス電圧がSOI層に印加される。この場合においては、電気的なデータ信号(及びその逆位の信号)は変調素子の各アームの多結晶シリコン層に対する別個の入力として印加される。このように、SOI層での負のバイアスによって、変調素子の動作が上述のように好適な蓄積領域に遷移する。
【0014】
更に別の本発明の実施形態においては、別個かつ異なるバイアス電圧は変調素子の各アームの第2のノードに印加される(非対称なバイアス構造)。別個のバイアス電圧を用いることで、変調素子の各アームを伝わって得られる相対的な位相遅延を変えることによって更なるチャープ制御が可能となる。
【0015】
任意の実施形態においては、更なる静電容量を別個にバイアスをかけた共通ノードと供給電圧との間に分離のために添加してもよい。
【0016】
変調素子の変調効率、消光比、及びチャープは(従来技術のシリコン型変調素子と比較した場合に)改善され、かつ良好に制御されており、従来の電気駆動回路と関連する標準的な供給電圧Vdd,Vssを変更する必要はないことが、「共通ノード」でバイアスをかけた本発明の構成の利点である。すなわち、共通ノードにバイアスをかけた本発明によるシリコン型変調素子の性能は従来技術を超えて顕著に改善されており、変調素子と関連する標準的な回路に変化又は変更を誘導する必要がない。
【0017】
本発明の他の実施形態及び利点は、以下の説明の過程で、及び添付の図面を引用することによって明確になるであろう。
【図面の簡単な説明】
【0018】
図面においては、同様の番号はいくつかの図面において同様の部品を表している。
【0019】
【図1】図1は、光信号を変調するのに有用な従来技術のシリコン型光デバイスの側面図である。
【図2】図2は、図1のデバイスの拡大部分の図であり、光変調の重畳構成及び関連する活性領域を示す。
【図3】図3は、図1のデバイスに対する印加電圧の関数としての位相変調のプロットである。
【図4】図4(a)は、図3に示したような一対のシリコン型変調デバイスを用いて形成した従来技術のマッハ−ツェンダー干渉計(MZI)の簡易化した図である。図4(b)は、例示のシリコン型変調デバイスの重畳した光活性領域の簡易化した図である。図4(c)は、図4(b)の活性領域の概略表現である。
【図5】図5は、図4(a)のMZIの概略表現である。
【図6】図6は、本発明により形成されるMZIの簡易化した図であり、図6(a)はシリコン型変調デバイス構造の多結晶シリコン層に印加した別個の電圧を用いた、本発明のある実施形態を例示し、図6(b)はシリコン型変調デバイス構造のSOI層に印加した別個の電圧を用いた、本発明のある実施形態を例示する。
【図7】図7(a)は、図6(a)のMZIの概略表現であり、図7(b)は図6(b)のMZIの概略表現である。
【図8】図8は、従来技術のデバイスの光変調振幅(OMA)を本発明のデバイスと比較したプロットである。
【図9】図9は、従来技術のデバイスの消光比を本発明のデバイスと比較したプロットである。
【図10】図10は、図6の実施形態の別の構成の概略表現であり、この場合においては、多結晶シリコン層とMZI構造の大地電位との間のバイパス容量を組み込んでいる。
【図11】図11は、本発明の代替的な実施形態の簡易化した図であり、この場合においては、MZI構造の各アームの共通ノード(この場合においては、多結晶シリコン領域)にバイアスをかけるべく別個の電圧源を用いている。
【図12】図12は、図11の実施形態の概略表現である。
【図13】図13は、図11の実施形態の別の構成の概略であり、この場合においては、バイパス容量をその構成に組み込んでいる。
【発明を実施するための形態】
【0020】
シリコン型光変調素子における変調効率及びチャープ制御の改善のためにバイアスをかける「共通ノード(common node)」の使用について説明する前に、従来技術のシリコン型光変調素子の動作について更に詳細に理解することは有益に思われる。図4(a)は、一対の平行な別個の導波路アーム12及び14に分割する導波路型の入力部分9を具える例示的な従来技術のマッハ−ツェンダー干渉計(MZI)10の簡易化したブロック図である。導波路アーム12及び14の逆位端はその後導波路型の出力部分11を形成するように再連結される。図示するように、導波路アーム12及び14の各々は、図1と関連づけて上述したように、シリコン型の位相変調デバイス1を具える。特に、上述のように導波路アーム12は(多結晶シリコン領域2−LとSOI領域3−Lとを具える)変調デバイス1−Lを含み、導波路アーム14は(多結晶シリコン領域2−RとSOI領域3−Rとを具える)変調デバイス1−Rを含み、変調デバイス1−L及び1−Rは電気的なデータ入力信号の印加によって制御される。動作の際に、CW光信号は導波路型の入力部分9に誘導され、その後双方のアーム12及び14を伝わって伝播され、アーム12及び14からの出力信号はその後、導波路型の出力部分11に伝わって再連結される。変調デバイス1−L及び1−Rに対する電気的なデータ信号の入力は、伝播する光信号で位相変化を生成し、導波路型の出力部分11を伝わる変調した光出力信号を生成する。
【0021】
例示的な変調デバイス1の断面は図4(b)に示され、その等価回路は図4(c)に示され、ここでは例えば、多結晶シリコン層2はp型ドープ層となるように規定され、SOI層3はn型ドープ層となるように規定される(相補型のドープ構成を用いてもよいことは自明である)。
【0022】
従来技術の変調素子10の例示的な動作構造は、図5中の概略表現で示されるのと同様な「クロスカップリング型(cross−coupled)」の「プッシュプル(push−pull)」デバイスである(図4を更に参照)。この構成においては、電気信号「DATA」はデバイス1−Lの多結晶シリコン領域2−Lに印加され、更にデバイス1−RのSOI領域3−Rに印加される。相補形の信号:
は残余の領域の対、すなわちSOI領域3−Lと多結晶シリコン領域2−Rとに印加される。従って、この構造においてはVdd−Vssの全電圧振幅はアーム12及び14の両端に印加される。従って、Vddが1.3Vであり、かつVssが0.0Vである(これらの電圧が従来の標準的な電気駆動回路構成と関連する)場合、各々の変調デバイス1−L及び1−Rの両端での電圧は±1.3Vとなる。このクロスカップリング型構成は比較的低い正味等価静電容量を示し、デバイスの帯域幅について好都合である。
【0023】
しかしながら、従来技術のクロスカップリング型変調素子の構成は、図3のプロットに示し、かつ上述するように、デプレッションモード(0V未満)で動作するシリコン型変調デバイス1−L及び1−Rに関する光位相変化が蓄積モードで動作している場合(この特定の構成については約0.9Vを超える)ほど大きくないため最適ではない。Vss及びVddの電圧は一般的には多くの商用デバイスで固定されているため、変調デバイスのこの特定の非線形的な挙動はデプレッションモードで動作する場合に問題となり、相対的に変調効率が低くなり、チャープの数値が固定される。
【0024】
クロスカップリング型変調素子の構成と関連する従来技術の制限は本発明によって解決され、シリコン型変調素子の構造において選択した共通ノードに別個にバイアスをかけ、ひいては変調素子の動作領域を更に線形性の蓄積領域に遷移し、印加電圧の関数としての位相変化を増加させる。一実施形態においては、多結晶シリコン層は共通ノードとして規定され、変調機能をデバイスの蓄積領域に遷移するように正の電圧でバイアスをかける。代替的な実施形態においては、SOI層は共通ノードとして規定され、変調機能を好適な蓄積領域に同様に遷移するように負の電圧でバイアスをかける。蓄積領域のみで動作させることによって、OMA及び消光比は非常に増加する一方、多結晶シリコン領域に印加した電圧を制御可能にすることによって、変調素子によって呈されるチャープの制御及び調節を可能にする。
【0025】
図6(a)は、本発明によって形成されるシリコン型光変調素子100の第1の実施形態を例示し、同様の引用番号は、上述の従来技術の構成と同じ領域を規定するのに用いられる。図7(a)は図6(a)の等価構成の概略である。図6(a)及び図7(a)の双方によると、共通ノードが多結晶シリコン領域2−L及び2−Rによって規定されることが示され、相互に連結され、所定の(正の)電圧+Vcomで保持されている。電気的なデータ信号(図面において「DATA」と図示)はSOI領域3−Lに対する変調入力として印加され、相補形の信号:
はSOI領域3−Rに対する入力として印加される。この構造は次いで、光変調素子100の各々のアーム12及び14の両端で(Vcom−Vdd)及び(Vcom−Vss)の電圧をかける(図7(a)参照)。例示的な一構成においては、電圧はVcomが+2.2V、Vssが0.0であり、かつVddが+1.3であり、ひいては変調デバイス1−L及び1−Rの両端での電圧は0.9V又は2.2Vのいずれかである。
【0026】
図6(b)は、この第1の実施形態の相補形態を例示し、SOI領域3−L及び3−Rは共通ノードとして規定され、相互に連結され、所定の(負の)電圧−Vcomでバイアスをかけられている。この場合においては、変調信号「DATA」は多結晶シリコン領域2−Lに対する入力として印加され、その相補形の信号:
は多結晶シリコン領域2−Rに連結される。図7(b)は概略的なこの相補形態の型を示し、SOI領域3−L及び3−Rでの負のバイアス電圧によって更に、変調機能の動作がデバイスの蓄積領域に遷移する。Vcomが−0.9Vであり、Vdd及びVssが図6(a)に関連づけて上述したのと同一の数値である場合に、変調デバイス1−L及び1−R電圧の両端での電圧振幅は更に、0.9V又は2.2Vのいずれかである。
【0027】
これらの特定の電圧が単なる例示であることは自明であり、特定の電気駆動回路の機能が用いられるように、Vdd及びVssについて多様な他の数値を用いてもよい。Vcomの振幅は変調デバイス(層7)の誘電材料の破壊電圧未満に保持する必要があるが、特定の用途のために選択(かつ以下に述べるように変更)してもよい。Vcomについての正の電圧は多結晶シリコン領域にバイアスをかける場合に用いられるが、一方、Vcomについての負の電圧は本発明の変調デバイスにおいてSOI領域にバイアスをかける場合に用いられる。
【0028】
図3は更に、本発明のデバイスの動作範囲を例示しており、この場合においては、図6(a)及び図6(b)の実施形態に関連づけて上述した0.9Vと2.2Vとの間の例示した数値で形成される位相変調を例示する。図示したように、本発明の共通ノードのバイアスは、シリコン型光変調素子の動作をその蓄積領域に限定するように機能する。従来技術の電圧構成と比較すると、本発明の変調素子100の「共通ノード」構成は変調効率が更に大きく、同一の供給電圧Vdd、Vssに対する蓄積領域の線形応答にわたって位相変調における変化が大きくなる。
【0029】
実際に、本発明の構成では、同一の電源値に対する光変調振幅(OMA)及び消光比が従来技術の構造で得られうるものよりも大きくなる。OMAは光学的な「1」(出力レベルP1として規定)と光学的な「0」(出力レベルP0として規定)とを生成する場合の光出力レベルの間の差異として規定され、P1−P0と表すことができる。図8は、図4の従来技術の構成と、図6(a)及び図6(b)に示すような「共通ノード」の発明構造とについてのOMA値を比較したプロットである。OMAは光変調デバイス1の長さlの関数として示されている。図8に示した数値は1550nmの例示的な動作波長について生成し、本発明の構成に対するOMAがシリコン型光変調デバイスの蓄積領域での動作によって、長さの範囲が200ないし600μmの従来技術の変調デバイスに対するOMAよりも有意に大きくなることを明確に示している。本発明の変調デバイスは任意の好適な波長(例えば、1100nmを超える波長)で光信号の入射とともに動作可能なため、1550nmの波長は単なる解説の目的用であり、同様に、デバイスの長さlはデバイスの工学的なパラメータに基づいて任意の好適な数値にできる。
【0030】
本発明のデバイスと関連づけられる消光比は更に、図9のプロットに示されるように従来技術を超えて改善されている。消光比は上に規定した出力の比率、すなわち比率P1/P0として規定でき、更に変調デバイス1の長さlの関数として図9においてプロットされている。変調素子のビット誤り率(BER)を最小化するように可能な限り消光比を大きくすることが一般的には所望される。図示するように、本発明の構造と関連づけられる消光比はデバイス長lの範囲が200ないし700μmである従来技術よりも有意に大きくなる。例えば、400μmの長さで、従来技術の変調素子は約7dB程度の消光比を呈するが、本発明の「共通ノード」の変調素子は約13dBの消光比を呈する。約500μmまで長さが増加することによって、本発明の構成の消光比は20dB超まで増加可能となる(従来技術では、この長さに対する消光比は約8dBである)。外見的には小さな消光比の改善によって、BERを一定に維持するのに必要な出力の差異を相対的に大きくできる。
【0031】
図6及び図7に示すような本発明の実施形態が更に対称形のプッシュプル構造であったとしても、位相変調の挙動が0.9ないし2.2Vで更に線形性であるために従来技術と比較するとチャープが低減することを呈示する(図3参照)。
【0032】
図6及び図7の実施形態の別の構成においては、電圧VcomはOMA、消光比、及びチャープの挙動のうちの1以上を調整又は制御するように調節可能にしてもよい。実際に、誘電体層7の破壊電圧までの任意の電圧(図1参照)は、変調デバイスの共通ノード領域に都合よくバイアスをかけて、ひいては、OMA、消光比、又はチャープの呈示を所望の振幅及び数値に調整/制御するのに用いてもよい。他のこの構成の第1の構造は、電圧Vcomは製造中に最適値を選択して、ひいてはその数値を(例えば、変調デバイスの特定の物理的次元の関数として)保持するように設定するよう調整(tune)してもよい。代替的には、調整可能な構成の別の構造によって、電圧Vcomは変調デバイスの寿命にわたって連続的に調節可能であり、特定の状況で所望されるチャープの度合を提供するために、動作条件(例えば、光信号の波長、システム全体の光リンク量(optical link budget)、電源電圧レベル、環境条件、経年変化条件)の関数として共通ノードのバイアス電圧を変更するのが所望されうる。実際には、上述のように様々な用途で様々なチャープの量(振幅及び信号の双方の面で)を必要とし、OMA、消光比、及び/又はチャープを各々の用途について調節可能なことは、本発明の顕著な利点となると考えられる。
【0033】
図6の構成での電気的性能の改善によって、電圧VcomとVssとの間の静電容量を過剰にすることによって達成でき、変調素子100の状態が印加電圧を切り替えることによって変化する場合に直列抵抗及びインダクタンスの影響を軽減する。図10は、図6(a)の実施形態のこの構造の概略表現であり、更なるバイパスコンデンサー20は+VcomとVssとの間に生成されている。都合のよいことに、この静電容量はSOI構造の内部に直接的に生成でき、ドープした多結晶シリコンの部分2−Bと誘電体7とSOI層のドープした部分3−Bとを含み、理想的には変調素子100のMZI構造に密接に接近して配置される。代替的には、他の材料を変調素子100を集積した構造としてバイパスコンデンサー20を形成するように用いてもよく、あるいは更に別の実施形態においては、ディジタル型(discrete)の静電容量デバイスを用いてもよい。
【0034】
本発明の別の実施形態は、非対称形の実施形態と称し、図11に例示され、その概略表現は図12に示される。この実施形態においては、多結晶シリコン層が「共通ノード」として用いられ、別個のバイアス電圧は変調素子100の各アーム12、14の多結晶シリコン層に印加される。図示されるように、電圧Vcom_Lは変調素子100のアーム12に沿って配置される変調デバイス1−Lの多結晶シリコン領域2−Lに印加される。別個の電圧Vcom_Rは変調素子100のアーム14に沿って配置される変調デバイス1−Rの多結晶シリコン領域2−Rに印加される。電圧Vcom_L及びVcom_Rは等しくてもよいが、わずかに異なる可能性もあり、非対称な構造を形成する。結果として、変調素子100のアーム12及び14の位相変調効率は異なっており、変調素子のチャープを更に大きく誘発する。従って、チャープの信号及び挙動は電圧Vcom_LとVcom_Rとを別個に調節することによって制御でき、更に90°から−90°まで直交にバイアスをかける変調素子の位置を変更することによって制御できる。
【0035】
対称的な構造と同様に、図11の非対称な構成はバイパス容量を含むように変更でき、この場合においては、図13の構成に示されるように一対のバイパスコンデンサー22及び24を用いることができる(この非対称な構成においては、単一のバイパスコンデンサーのみを用いることが更に可能であることを理解すべきである)。更には、静電容量は図13においてデバイス26、28として示したように、各々の多結晶シリコン領域の間に挿入してもよい。
【0036】
変調効率を増加し、消光比を大きくし、チャープを制御するのに共通ノードのバイアス電圧の制御の使用によって利益が得られる多様な他の構造があることは理解すべきである。例えば、2008年11月4日に交付され、かつ引用によって本明細書中に取り込まれる米国特許第7,447,395号に開示のように、変調素子のバイアス値を(例えば、熱素子を用いて)直流で調整(DC tuning)するように別個の領域を含むシリコン型光変調素子の構造がある。波形の活性領域を用いて光路長を増加させる構成(2009年5月26日に交付され、かつ引用によって本明細書中に取り込まれる米国特許第7,549,358号に開示)、又は複数レベルの信号を増加させる構造(2009年1月27日に交付され、かつ引用によって本明細書中に取り込まれる米国特許第7,483,597号に開示)は更に、変調デバイス構造の多結晶シリコン領域の別個のバイアス及び制御の使用で利益が得られると考えられる。
【0037】
本発明の他の実施形態は、当該技術分野の当業者に想到されるが、本発明の範囲は以下の特許請求の範囲及び認知される等価物によって規定される。例えば、多結晶シリコン層のp型ドープ及びSOI層のn型ドープは印加電圧を好適に逆転して変更できる。印加した多結晶シリコンの1以上のバイアス電圧の特定の数値、及びこれらの電圧を調整する能力の面での他の変更は更に、添付した特許請求の範囲によって規定されるような本発明の範囲内にあると考えられる。
【技術分野】
【0001】
《関連出願の相互参照》
本出願は2009年6月12日提出の米国仮特許出願第61/186,693号の優先権及び利益を主張し、引用によって本明細書中に取り込まれている。
【0002】
本発明はシリコン型光変調素子に関し、特に、変調素子の電圧振幅をシリコン型デバイスの蓄積領域に制限するようにデバイスの1のノード(例えば、多結晶シリコン領域)に別個にバイアスをかけることによって、シリコン型光変調素子における変調効率、及び「チャープ(chirp)」(すなわち、経時変化する光学位相)の制御が改善可能なことに関する。
【背景技術】
【0003】
何年もの間、光変調素子はニオブ酸リチウムといった電気光学物質で生成されてきた。光導波路は電気光学物質で形成され、金属接触領域は各々の導波路アームの表面に配置されている。持続波(CW)光信号は導波路に入射し、電気的なデータ信号の入力が金属接触領域に対する入力として印加される。印加した電気信号は、接触の下で導波路領域の屈折率を変更し、ひいては導波路を伝わる伝播速度を変更する。2のアーム間でπの位相遷移を生成する1以上の電圧を印加することによって、非線形性(ディジタル型)のマッハ−ツェンダー変調素子が形成される。
【0004】
この型の外部の変調素子は非常に有用であるが、シリコン型プラットフォームで多様な光学的な部品、サブシステム及びシステムを形成する要求が増加している。更には、このようなシステム(例えば、電気光学変調素子用の入力の電気データ駆動回路)と連結した多様な電子部品を、同一のシリコン基板上で光学部品と集積することが所望される。このような状況においてニオブ酸リチウム型の光デバイスの使用は選択肢ではないことは自明である。他の多様な従来の電気光学デバイスは同様に、シリコン型プラットフォームと直接的に互換性のない材料(III−V化合物等)である。
【0005】
顕著な進歩によって、本出願の指定譲受人に譲渡され、引用によって本明細書中に取り込まれている、2005年1月18日にR.K.Montgomeryらに付与された米国特許第6,845,198号に開示のように、シリコン型プラットフォームにおいて光変調可能となった。図1はMontgomeryらの特許に開示のようなシリコン型変調素子デバイスの1の例示的な構成を示す。この場合においては、シリコン型光変調素子1は、重畳配置された構成に配置されたドープしたシリコン層2(一般的には、多結晶シリコン)をミクロン以下の厚いシリコンの表層3の正反対にドープした部分(多くの場合、当該技術分野においてはSOI層と称される)とともに具える。SOI層3は従来の絶縁体上シリコン(SOI)構造4の表層として示され、更にシリコン基板5と埋込型酸化層6とを具える。比較的薄い誘電体層7(二酸化ケイ素、窒化ケイ素、酸化カリウム、酸化ビスマス、酸化ハフニウム、又は他の比誘電率の高い電気絶縁材料)はSOI層3とドープした多結晶シリコン層2との間の重畳領域に沿って配置されることは重要である。多結晶シリコン層2、誘電体7、及びSOI層3によって規定した重畳領域は、光変調素子1の「活性領域(active region)」を規定する。一実施形態においては、多結晶シリコン層2はp型ドープしてもよく、SOI層3はn型ドープしてもよく、その相補形のドープ構成(すなわち、n型ドープした多結晶シリコン層2及びp型ドープしたSOI層3)を更に用いてもよい。
【0006】
図2は変調素子1の活性領域の拡大図であり、(紙面に対して垂直な方向の)構造を通って伝播する信号と関連する光強度を例示し、更には多結晶シリコン層2とSOI層3との間にある重畳部の幅Wを例示している。動作中に、自由キャリアはSOI層3とドープした多結晶シリコン層2とに印加される電圧の関数として誘電体7の各々の側面で蓄積及び空乏化する。自由キャリア濃度の変調によって、活性領域における有効屈折率が変化し、ひいては活性領域によって規定される、導波路に沿って伝播する光信号の位相変調を誘導する。図2の図においては、光信号は紙面に垂直な方向にy軸に沿って伝播する。
【0007】
ニオブ酸リチウム型の変調素子を超える当該技術分野の状態における顕著な進歩を考えると、一般的なシリコン型光変調素子及び特に図1に例示の構造は、変調素子の2のアーム間の本来の位相応答及び光学的損失の差異によってチャープを受けることが知られている。チャープは、分散ファイバを通って伝播する場合に光信号の伝達の挙動に有害となりうる経時変化する光学位相である。光変調素子のチャープの挙動は多くの場合、変調素子によって生成される強度変調の量に対して正規化された位相変調の量を規定する「アルファパラメータ(alpha parameter)」を用いて特徴づけられる。アルファパラメータ(α)は:
として規定でき、零、正、又は負の数値を呈しうる。いくつかの用途においては、分散の範囲が限定される前に、光ファイバといった分散性媒質に沿って信号の伝送距離を延ばすべく負のチャープの量が少ない(すなわち、負のアルファパラメータが少ない)ことが所望される。
【0008】
従来のシリコン型光変調素子はその構造の「印加電圧(applied voltage)」応答に対する非線形位相によって、(対称的な駆動構成で構築された場合でも)零ではないチャープを呈することが知られている。変調速度、あるいは変調した光信号によって伝わる距離のいずれかが増加することによって、伝送ファイバの分散特性の影響が更に大きくなるため、チャープの問題が悪化するだけであることが見出されている。
【0009】
図3は、図1の従来技術のデバイスに対する印加電圧の関数としてのシリコン型光変調素子の位相変調のプロットである。クロスカップリング型のMZI構成がこの特定の従来技術のデバイスを用いている場合、駆動電圧は−1.3Vと+1.3Vとの間の数値を振幅するように規定され(これらの数値は変調素子での駆動回路として用いられる電子部品の特徴と関連する)、変調デバイスの空乏領域からデバイスの蓄積領域まで交差している。図示のように、−/+1.3Vの範囲(Δphase mod)での位相変調の変化は、主に、デバイスの空乏領域において応答が相対的に弱いために相対的に小さい。空乏領域におけるこの最小の位相変化によって、図1の従来技術の構造の変調効率に限定される。電圧振幅−/+1.3Vは単なる例示であり、特定の設計パラメータと関連し、他の多様な電圧範囲を同様の従来技術のデバイスで更に用いてもよいことは理解すべきである。
【0010】
このように、変調効率、消光比、及びそのチャープパラメータの制御を改善するニーズは、シリコン型光変調素子に関する技術分野で残存している。
【発明の概要】
【0011】
従来技術に残存するニーズは本発明によって解決され、シリコン型光変調素子に関し、特に電気変調したデータ信号をデバイスの第1のノード(例えば、変調素子のシリコン(SOI)領域)に印加する一方で、デバイスの第2のノード(例えば、変調素子の多結晶シリコン領域)に別個にバイアスをかけることによって、変調効率、及び「チャープ(chirp)」(すなわち、経時変化する光学位相)の制御が改善可能なことに関する。特に、第2のノード(以降は、「共通ノード(common node)」とも称される)は、シリコン型光変調素子の電圧振幅を動作する蓄積領域に遷移するようにバイアスをかけて、印加電圧の関数として位相の変化を大きく(及び、より線形的に)呈示し、光変調振幅(OMA)を大きくして、消光比を改善する。
【0012】
本発明の一実施形態によると、シリコン型光変調素子構造のうち上方を覆う多結晶シリコン層は共通ノードとして規定され、変調素子と関連する供給電圧(Vdd、Vss)と異なるバイアス電圧で保持される。この特定の実施形態においては、電気的なデータ信号(及びその逆位の信号)は変調素子の各アームのSOI層に対する別個の入力として印加される。異なるバイアス電圧で多結晶シリコン層を保持することによって、変調素子の電圧振幅は蓄積領域に遷移され、応答を更に線形的に呈示し、変調効率が更に大きくなり(印加電圧の関数としての位相の変化が大きくなり)、消光比が大きくなり、デバイスのチャープが制御可能となる。
【0013】
代替的な実施形態においては、SOI層は「共通ノード」として規定され、負の数値のバイアス電圧がSOI層に印加される。この場合においては、電気的なデータ信号(及びその逆位の信号)は変調素子の各アームの多結晶シリコン層に対する別個の入力として印加される。このように、SOI層での負のバイアスによって、変調素子の動作が上述のように好適な蓄積領域に遷移する。
【0014】
更に別の本発明の実施形態においては、別個かつ異なるバイアス電圧は変調素子の各アームの第2のノードに印加される(非対称なバイアス構造)。別個のバイアス電圧を用いることで、変調素子の各アームを伝わって得られる相対的な位相遅延を変えることによって更なるチャープ制御が可能となる。
【0015】
任意の実施形態においては、更なる静電容量を別個にバイアスをかけた共通ノードと供給電圧との間に分離のために添加してもよい。
【0016】
変調素子の変調効率、消光比、及びチャープは(従来技術のシリコン型変調素子と比較した場合に)改善され、かつ良好に制御されており、従来の電気駆動回路と関連する標準的な供給電圧Vdd,Vssを変更する必要はないことが、「共通ノード」でバイアスをかけた本発明の構成の利点である。すなわち、共通ノードにバイアスをかけた本発明によるシリコン型変調素子の性能は従来技術を超えて顕著に改善されており、変調素子と関連する標準的な回路に変化又は変更を誘導する必要がない。
【0017】
本発明の他の実施形態及び利点は、以下の説明の過程で、及び添付の図面を引用することによって明確になるであろう。
【図面の簡単な説明】
【0018】
図面においては、同様の番号はいくつかの図面において同様の部品を表している。
【0019】
【図1】図1は、光信号を変調するのに有用な従来技術のシリコン型光デバイスの側面図である。
【図2】図2は、図1のデバイスの拡大部分の図であり、光変調の重畳構成及び関連する活性領域を示す。
【図3】図3は、図1のデバイスに対する印加電圧の関数としての位相変調のプロットである。
【図4】図4(a)は、図3に示したような一対のシリコン型変調デバイスを用いて形成した従来技術のマッハ−ツェンダー干渉計(MZI)の簡易化した図である。図4(b)は、例示のシリコン型変調デバイスの重畳した光活性領域の簡易化した図である。図4(c)は、図4(b)の活性領域の概略表現である。
【図5】図5は、図4(a)のMZIの概略表現である。
【図6】図6は、本発明により形成されるMZIの簡易化した図であり、図6(a)はシリコン型変調デバイス構造の多結晶シリコン層に印加した別個の電圧を用いた、本発明のある実施形態を例示し、図6(b)はシリコン型変調デバイス構造のSOI層に印加した別個の電圧を用いた、本発明のある実施形態を例示する。
【図7】図7(a)は、図6(a)のMZIの概略表現であり、図7(b)は図6(b)のMZIの概略表現である。
【図8】図8は、従来技術のデバイスの光変調振幅(OMA)を本発明のデバイスと比較したプロットである。
【図9】図9は、従来技術のデバイスの消光比を本発明のデバイスと比較したプロットである。
【図10】図10は、図6の実施形態の別の構成の概略表現であり、この場合においては、多結晶シリコン層とMZI構造の大地電位との間のバイパス容量を組み込んでいる。
【図11】図11は、本発明の代替的な実施形態の簡易化した図であり、この場合においては、MZI構造の各アームの共通ノード(この場合においては、多結晶シリコン領域)にバイアスをかけるべく別個の電圧源を用いている。
【図12】図12は、図11の実施形態の概略表現である。
【図13】図13は、図11の実施形態の別の構成の概略であり、この場合においては、バイパス容量をその構成に組み込んでいる。
【発明を実施するための形態】
【0020】
シリコン型光変調素子における変調効率及びチャープ制御の改善のためにバイアスをかける「共通ノード(common node)」の使用について説明する前に、従来技術のシリコン型光変調素子の動作について更に詳細に理解することは有益に思われる。図4(a)は、一対の平行な別個の導波路アーム12及び14に分割する導波路型の入力部分9を具える例示的な従来技術のマッハ−ツェンダー干渉計(MZI)10の簡易化したブロック図である。導波路アーム12及び14の逆位端はその後導波路型の出力部分11を形成するように再連結される。図示するように、導波路アーム12及び14の各々は、図1と関連づけて上述したように、シリコン型の位相変調デバイス1を具える。特に、上述のように導波路アーム12は(多結晶シリコン領域2−LとSOI領域3−Lとを具える)変調デバイス1−Lを含み、導波路アーム14は(多結晶シリコン領域2−RとSOI領域3−Rとを具える)変調デバイス1−Rを含み、変調デバイス1−L及び1−Rは電気的なデータ入力信号の印加によって制御される。動作の際に、CW光信号は導波路型の入力部分9に誘導され、その後双方のアーム12及び14を伝わって伝播され、アーム12及び14からの出力信号はその後、導波路型の出力部分11に伝わって再連結される。変調デバイス1−L及び1−Rに対する電気的なデータ信号の入力は、伝播する光信号で位相変化を生成し、導波路型の出力部分11を伝わる変調した光出力信号を生成する。
【0021】
例示的な変調デバイス1の断面は図4(b)に示され、その等価回路は図4(c)に示され、ここでは例えば、多結晶シリコン層2はp型ドープ層となるように規定され、SOI層3はn型ドープ層となるように規定される(相補型のドープ構成を用いてもよいことは自明である)。
【0022】
従来技術の変調素子10の例示的な動作構造は、図5中の概略表現で示されるのと同様な「クロスカップリング型(cross−coupled)」の「プッシュプル(push−pull)」デバイスである(図4を更に参照)。この構成においては、電気信号「DATA」はデバイス1−Lの多結晶シリコン領域2−Lに印加され、更にデバイス1−RのSOI領域3−Rに印加される。相補形の信号:
は残余の領域の対、すなわちSOI領域3−Lと多結晶シリコン領域2−Rとに印加される。従って、この構造においてはVdd−Vssの全電圧振幅はアーム12及び14の両端に印加される。従って、Vddが1.3Vであり、かつVssが0.0Vである(これらの電圧が従来の標準的な電気駆動回路構成と関連する)場合、各々の変調デバイス1−L及び1−Rの両端での電圧は±1.3Vとなる。このクロスカップリング型構成は比較的低い正味等価静電容量を示し、デバイスの帯域幅について好都合である。
【0023】
しかしながら、従来技術のクロスカップリング型変調素子の構成は、図3のプロットに示し、かつ上述するように、デプレッションモード(0V未満)で動作するシリコン型変調デバイス1−L及び1−Rに関する光位相変化が蓄積モードで動作している場合(この特定の構成については約0.9Vを超える)ほど大きくないため最適ではない。Vss及びVddの電圧は一般的には多くの商用デバイスで固定されているため、変調デバイスのこの特定の非線形的な挙動はデプレッションモードで動作する場合に問題となり、相対的に変調効率が低くなり、チャープの数値が固定される。
【0024】
クロスカップリング型変調素子の構成と関連する従来技術の制限は本発明によって解決され、シリコン型変調素子の構造において選択した共通ノードに別個にバイアスをかけ、ひいては変調素子の動作領域を更に線形性の蓄積領域に遷移し、印加電圧の関数としての位相変化を増加させる。一実施形態においては、多結晶シリコン層は共通ノードとして規定され、変調機能をデバイスの蓄積領域に遷移するように正の電圧でバイアスをかける。代替的な実施形態においては、SOI層は共通ノードとして規定され、変調機能を好適な蓄積領域に同様に遷移するように負の電圧でバイアスをかける。蓄積領域のみで動作させることによって、OMA及び消光比は非常に増加する一方、多結晶シリコン領域に印加した電圧を制御可能にすることによって、変調素子によって呈されるチャープの制御及び調節を可能にする。
【0025】
図6(a)は、本発明によって形成されるシリコン型光変調素子100の第1の実施形態を例示し、同様の引用番号は、上述の従来技術の構成と同じ領域を規定するのに用いられる。図7(a)は図6(a)の等価構成の概略である。図6(a)及び図7(a)の双方によると、共通ノードが多結晶シリコン領域2−L及び2−Rによって規定されることが示され、相互に連結され、所定の(正の)電圧+Vcomで保持されている。電気的なデータ信号(図面において「DATA」と図示)はSOI領域3−Lに対する変調入力として印加され、相補形の信号:
はSOI領域3−Rに対する入力として印加される。この構造は次いで、光変調素子100の各々のアーム12及び14の両端で(Vcom−Vdd)及び(Vcom−Vss)の電圧をかける(図7(a)参照)。例示的な一構成においては、電圧はVcomが+2.2V、Vssが0.0であり、かつVddが+1.3であり、ひいては変調デバイス1−L及び1−Rの両端での電圧は0.9V又は2.2Vのいずれかである。
【0026】
図6(b)は、この第1の実施形態の相補形態を例示し、SOI領域3−L及び3−Rは共通ノードとして規定され、相互に連結され、所定の(負の)電圧−Vcomでバイアスをかけられている。この場合においては、変調信号「DATA」は多結晶シリコン領域2−Lに対する入力として印加され、その相補形の信号:
は多結晶シリコン領域2−Rに連結される。図7(b)は概略的なこの相補形態の型を示し、SOI領域3−L及び3−Rでの負のバイアス電圧によって更に、変調機能の動作がデバイスの蓄積領域に遷移する。Vcomが−0.9Vであり、Vdd及びVssが図6(a)に関連づけて上述したのと同一の数値である場合に、変調デバイス1−L及び1−R電圧の両端での電圧振幅は更に、0.9V又は2.2Vのいずれかである。
【0027】
これらの特定の電圧が単なる例示であることは自明であり、特定の電気駆動回路の機能が用いられるように、Vdd及びVssについて多様な他の数値を用いてもよい。Vcomの振幅は変調デバイス(層7)の誘電材料の破壊電圧未満に保持する必要があるが、特定の用途のために選択(かつ以下に述べるように変更)してもよい。Vcomについての正の電圧は多結晶シリコン領域にバイアスをかける場合に用いられるが、一方、Vcomについての負の電圧は本発明の変調デバイスにおいてSOI領域にバイアスをかける場合に用いられる。
【0028】
図3は更に、本発明のデバイスの動作範囲を例示しており、この場合においては、図6(a)及び図6(b)の実施形態に関連づけて上述した0.9Vと2.2Vとの間の例示した数値で形成される位相変調を例示する。図示したように、本発明の共通ノードのバイアスは、シリコン型光変調素子の動作をその蓄積領域に限定するように機能する。従来技術の電圧構成と比較すると、本発明の変調素子100の「共通ノード」構成は変調効率が更に大きく、同一の供給電圧Vdd、Vssに対する蓄積領域の線形応答にわたって位相変調における変化が大きくなる。
【0029】
実際に、本発明の構成では、同一の電源値に対する光変調振幅(OMA)及び消光比が従来技術の構造で得られうるものよりも大きくなる。OMAは光学的な「1」(出力レベルP1として規定)と光学的な「0」(出力レベルP0として規定)とを生成する場合の光出力レベルの間の差異として規定され、P1−P0と表すことができる。図8は、図4の従来技術の構成と、図6(a)及び図6(b)に示すような「共通ノード」の発明構造とについてのOMA値を比較したプロットである。OMAは光変調デバイス1の長さlの関数として示されている。図8に示した数値は1550nmの例示的な動作波長について生成し、本発明の構成に対するOMAがシリコン型光変調デバイスの蓄積領域での動作によって、長さの範囲が200ないし600μmの従来技術の変調デバイスに対するOMAよりも有意に大きくなることを明確に示している。本発明の変調デバイスは任意の好適な波長(例えば、1100nmを超える波長)で光信号の入射とともに動作可能なため、1550nmの波長は単なる解説の目的用であり、同様に、デバイスの長さlはデバイスの工学的なパラメータに基づいて任意の好適な数値にできる。
【0030】
本発明のデバイスと関連づけられる消光比は更に、図9のプロットに示されるように従来技術を超えて改善されている。消光比は上に規定した出力の比率、すなわち比率P1/P0として規定でき、更に変調デバイス1の長さlの関数として図9においてプロットされている。変調素子のビット誤り率(BER)を最小化するように可能な限り消光比を大きくすることが一般的には所望される。図示するように、本発明の構造と関連づけられる消光比はデバイス長lの範囲が200ないし700μmである従来技術よりも有意に大きくなる。例えば、400μmの長さで、従来技術の変調素子は約7dB程度の消光比を呈するが、本発明の「共通ノード」の変調素子は約13dBの消光比を呈する。約500μmまで長さが増加することによって、本発明の構成の消光比は20dB超まで増加可能となる(従来技術では、この長さに対する消光比は約8dBである)。外見的には小さな消光比の改善によって、BERを一定に維持するのに必要な出力の差異を相対的に大きくできる。
【0031】
図6及び図7に示すような本発明の実施形態が更に対称形のプッシュプル構造であったとしても、位相変調の挙動が0.9ないし2.2Vで更に線形性であるために従来技術と比較するとチャープが低減することを呈示する(図3参照)。
【0032】
図6及び図7の実施形態の別の構成においては、電圧VcomはOMA、消光比、及びチャープの挙動のうちの1以上を調整又は制御するように調節可能にしてもよい。実際に、誘電体層7の破壊電圧までの任意の電圧(図1参照)は、変調デバイスの共通ノード領域に都合よくバイアスをかけて、ひいては、OMA、消光比、又はチャープの呈示を所望の振幅及び数値に調整/制御するのに用いてもよい。他のこの構成の第1の構造は、電圧Vcomは製造中に最適値を選択して、ひいてはその数値を(例えば、変調デバイスの特定の物理的次元の関数として)保持するように設定するよう調整(tune)してもよい。代替的には、調整可能な構成の別の構造によって、電圧Vcomは変調デバイスの寿命にわたって連続的に調節可能であり、特定の状況で所望されるチャープの度合を提供するために、動作条件(例えば、光信号の波長、システム全体の光リンク量(optical link budget)、電源電圧レベル、環境条件、経年変化条件)の関数として共通ノードのバイアス電圧を変更するのが所望されうる。実際には、上述のように様々な用途で様々なチャープの量(振幅及び信号の双方の面で)を必要とし、OMA、消光比、及び/又はチャープを各々の用途について調節可能なことは、本発明の顕著な利点となると考えられる。
【0033】
図6の構成での電気的性能の改善によって、電圧VcomとVssとの間の静電容量を過剰にすることによって達成でき、変調素子100の状態が印加電圧を切り替えることによって変化する場合に直列抵抗及びインダクタンスの影響を軽減する。図10は、図6(a)の実施形態のこの構造の概略表現であり、更なるバイパスコンデンサー20は+VcomとVssとの間に生成されている。都合のよいことに、この静電容量はSOI構造の内部に直接的に生成でき、ドープした多結晶シリコンの部分2−Bと誘電体7とSOI層のドープした部分3−Bとを含み、理想的には変調素子100のMZI構造に密接に接近して配置される。代替的には、他の材料を変調素子100を集積した構造としてバイパスコンデンサー20を形成するように用いてもよく、あるいは更に別の実施形態においては、ディジタル型(discrete)の静電容量デバイスを用いてもよい。
【0034】
本発明の別の実施形態は、非対称形の実施形態と称し、図11に例示され、その概略表現は図12に示される。この実施形態においては、多結晶シリコン層が「共通ノード」として用いられ、別個のバイアス電圧は変調素子100の各アーム12、14の多結晶シリコン層に印加される。図示されるように、電圧Vcom_Lは変調素子100のアーム12に沿って配置される変調デバイス1−Lの多結晶シリコン領域2−Lに印加される。別個の電圧Vcom_Rは変調素子100のアーム14に沿って配置される変調デバイス1−Rの多結晶シリコン領域2−Rに印加される。電圧Vcom_L及びVcom_Rは等しくてもよいが、わずかに異なる可能性もあり、非対称な構造を形成する。結果として、変調素子100のアーム12及び14の位相変調効率は異なっており、変調素子のチャープを更に大きく誘発する。従って、チャープの信号及び挙動は電圧Vcom_LとVcom_Rとを別個に調節することによって制御でき、更に90°から−90°まで直交にバイアスをかける変調素子の位置を変更することによって制御できる。
【0035】
対称的な構造と同様に、図11の非対称な構成はバイパス容量を含むように変更でき、この場合においては、図13の構成に示されるように一対のバイパスコンデンサー22及び24を用いることができる(この非対称な構成においては、単一のバイパスコンデンサーのみを用いることが更に可能であることを理解すべきである)。更には、静電容量は図13においてデバイス26、28として示したように、各々の多結晶シリコン領域の間に挿入してもよい。
【0036】
変調効率を増加し、消光比を大きくし、チャープを制御するのに共通ノードのバイアス電圧の制御の使用によって利益が得られる多様な他の構造があることは理解すべきである。例えば、2008年11月4日に交付され、かつ引用によって本明細書中に取り込まれる米国特許第7,447,395号に開示のように、変調素子のバイアス値を(例えば、熱素子を用いて)直流で調整(DC tuning)するように別個の領域を含むシリコン型光変調素子の構造がある。波形の活性領域を用いて光路長を増加させる構成(2009年5月26日に交付され、かつ引用によって本明細書中に取り込まれる米国特許第7,549,358号に開示)、又は複数レベルの信号を増加させる構造(2009年1月27日に交付され、かつ引用によって本明細書中に取り込まれる米国特許第7,483,597号に開示)は更に、変調デバイス構造の多結晶シリコン領域の別個のバイアス及び制御の使用で利益が得られると考えられる。
【0037】
本発明の他の実施形態は、当該技術分野の当業者に想到されるが、本発明の範囲は以下の特許請求の範囲及び認知される等価物によって規定される。例えば、多結晶シリコン層のp型ドープ及びSOI層のn型ドープは印加電圧を好適に逆転して変更できる。印加した多結晶シリコンの1以上のバイアス電圧の特定の数値、及びこれらの電圧を調整する能力の面での他の変更は更に、添付した特許請求の範囲によって規定されるような本発明の範囲内にあると考えられる。
【特許請求の範囲】
【請求項1】
シリコン型光変調素子であって:
持続波光信号の入射に応答する光導波路型の入力分配器と;
一対の光導波路アームであって、各々の導波路アームが前記光導波路型の入力分配器からの別個の出力部に連結され、各々の光導波路アームが:
第1の導電型のドーパントがある第1のシリコン領域と;
第2の導電型のドーパントがある第2のシリコン領域と;
からなるシリコン型変調デバイスを具え、電気変調したデータ信号が変調した光信号を生成するために各々の光導波路アームを伝って前記シリコン型変調デバイスに印加される、一対の光導波路アームと;
該一対の別個に変調した光信号を結合し、かつ光変調した出力信号を生成するために前記一対の光導波路アームの出力部に連結した光導波路型の出力結合器と;
を具え、該変調デバイスの前記第1のシリコン領域が前記電気変調したデータ信号とその相補形とを受信するように連結され、かつ、前記シリコン型変調デバイスが蓄積領域において動作するよう選択した所定のバイアス電圧で、前記シリコン型変調デバイスの前記第2のシリコン領域が保持されることを特徴とするシリコン型光変調素子。
【請求項2】
請求項1に記載のシリコン型光変調素子において、前記第2のシリコン領域が同一の前記所定のバイアス電圧で保持されることを特徴とするシリコン型光変調素子。
【請求項3】
請求項2に記載のシリコン型光変調素子において、前記光変調した出力信号におけるチャープの量を調節するように前記所定のバイアス電圧が調整可能であることを特徴とするシリコン型光変調素子。
【請求項4】
請求項2に記載のシリコン型光変調素子において、前記光変調した出力信号における光変調振幅を調節するように前記所定のバイアス電圧が調整可能であることを特徴とするシリコン型光変調素子。
【請求項5】
請求項2に記載のシリコン型光変調素子において、前記光変調した出力信号における消光比を調節するように前記所定のバイアス電圧が調整可能であることを特徴とするシリコン型光変調素子。
【請求項6】
請求項2に記載のシリコン型光変調素子において、該変調素子が、前記所定のバイアス電圧と前記電気変調したデータ信号との間に分離のために配置されたバイパスコンデンサーを更に具えることを特徴とするシリコン型光変調素子。
【請求項7】
請求項1に記載のシリコン型光変調素子において、前記第2のシリコン領域が所定の別個のバイアス電圧で保持されることを特徴とするシリコン型光変調素子。
【請求項8】
請求項7に記載のシリコン型光変調素子において、前記第2のシリコン領域に印加した前記所定の別個のバイアス電圧が、別個に調整可能であることを特徴とするシリコン型光変調素子。
【請求項9】
請求項1に記載のシリコン型光変調素子において、各々のシリコン型変調デバイスが:
シリコン基板を覆った絶縁層にわたって配置したシリコン導波路型の表層(SOI層)と;
当該SOI層の上面部にわたって形成した薄いゲート誘電体層と;
前記SOI層で重畳領域を形成するために、前記薄いゲート誘電体層の一部の上方に配置した多結晶シリコン層と;
を含む絶縁体上シリコン(SOI)型変調素子を具え、前記重畳領域が、伝播する光信号の変調を支持するように前記シリコン型変調デバイスの活性領域を規定することを特徴とするシリコン型光変調素子。
【請求項10】
請求項9に記載のシリコン型光変調素子において、各々の変調デバイスの前記多結晶シリコン層が前記第1のシリコン領域として規定され、各々の変調デバイスのSOI層が前記第2のシリコン領域として規定されることを特徴とするシリコン型光変調素子。
【請求項11】
請求項9に記載のシリコン型光変調素子において、各々の変調デバイスのSOI層が前記第1のシリコン領域として規定され、各々の変調デバイスの多結晶シリコン層が前記第2のシリコン領域として規定されることを特徴とするシリコン型光変調素子。
【請求項12】
請求項9に記載のシリコン型光変調素子において、前記薄いゲート誘電体層が、二酸化ケイ素、窒化ケイ素、酸化カリウム、酸化ビスマス、及び酸化ハフニウムからなる群から選択される材料を含むことを特徴とするシリコン型光変調素子。
【請求項1】
シリコン型光変調素子であって:
持続波光信号の入射に応答する光導波路型の入力分配器と;
一対の光導波路アームであって、各々の導波路アームが前記光導波路型の入力分配器からの別個の出力部に連結され、各々の光導波路アームが:
第1の導電型のドーパントがある第1のシリコン領域と;
第2の導電型のドーパントがある第2のシリコン領域と;
からなるシリコン型変調デバイスを具え、電気変調したデータ信号が変調した光信号を生成するために各々の光導波路アームを伝って前記シリコン型変調デバイスに印加される、一対の光導波路アームと;
該一対の別個に変調した光信号を結合し、かつ光変調した出力信号を生成するために前記一対の光導波路アームの出力部に連結した光導波路型の出力結合器と;
を具え、該変調デバイスの前記第1のシリコン領域が前記電気変調したデータ信号とその相補形とを受信するように連結され、かつ、前記シリコン型変調デバイスが蓄積領域において動作するよう選択した所定のバイアス電圧で、前記シリコン型変調デバイスの前記第2のシリコン領域が保持されることを特徴とするシリコン型光変調素子。
【請求項2】
請求項1に記載のシリコン型光変調素子において、前記第2のシリコン領域が同一の前記所定のバイアス電圧で保持されることを特徴とするシリコン型光変調素子。
【請求項3】
請求項2に記載のシリコン型光変調素子において、前記光変調した出力信号におけるチャープの量を調節するように前記所定のバイアス電圧が調整可能であることを特徴とするシリコン型光変調素子。
【請求項4】
請求項2に記載のシリコン型光変調素子において、前記光変調した出力信号における光変調振幅を調節するように前記所定のバイアス電圧が調整可能であることを特徴とするシリコン型光変調素子。
【請求項5】
請求項2に記載のシリコン型光変調素子において、前記光変調した出力信号における消光比を調節するように前記所定のバイアス電圧が調整可能であることを特徴とするシリコン型光変調素子。
【請求項6】
請求項2に記載のシリコン型光変調素子において、該変調素子が、前記所定のバイアス電圧と前記電気変調したデータ信号との間に分離のために配置されたバイパスコンデンサーを更に具えることを特徴とするシリコン型光変調素子。
【請求項7】
請求項1に記載のシリコン型光変調素子において、前記第2のシリコン領域が所定の別個のバイアス電圧で保持されることを特徴とするシリコン型光変調素子。
【請求項8】
請求項7に記載のシリコン型光変調素子において、前記第2のシリコン領域に印加した前記所定の別個のバイアス電圧が、別個に調整可能であることを特徴とするシリコン型光変調素子。
【請求項9】
請求項1に記載のシリコン型光変調素子において、各々のシリコン型変調デバイスが:
シリコン基板を覆った絶縁層にわたって配置したシリコン導波路型の表層(SOI層)と;
当該SOI層の上面部にわたって形成した薄いゲート誘電体層と;
前記SOI層で重畳領域を形成するために、前記薄いゲート誘電体層の一部の上方に配置した多結晶シリコン層と;
を含む絶縁体上シリコン(SOI)型変調素子を具え、前記重畳領域が、伝播する光信号の変調を支持するように前記シリコン型変調デバイスの活性領域を規定することを特徴とするシリコン型光変調素子。
【請求項10】
請求項9に記載のシリコン型光変調素子において、各々の変調デバイスの前記多結晶シリコン層が前記第1のシリコン領域として規定され、各々の変調デバイスのSOI層が前記第2のシリコン領域として規定されることを特徴とするシリコン型光変調素子。
【請求項11】
請求項9に記載のシリコン型光変調素子において、各々の変調デバイスのSOI層が前記第1のシリコン領域として規定され、各々の変調デバイスの多結晶シリコン層が前記第2のシリコン領域として規定されることを特徴とするシリコン型光変調素子。
【請求項12】
請求項9に記載のシリコン型光変調素子において、前記薄いゲート誘電体層が、二酸化ケイ素、窒化ケイ素、酸化カリウム、酸化ビスマス、及び酸化ハフニウムからなる群から選択される材料を含むことを特徴とするシリコン型光変調素子。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7(a)】
【図7(b)】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7(a)】
【図7(b)】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公表番号】特表2012−529674(P2012−529674A)
【公表日】平成24年11月22日(2012.11.22)
【国際特許分類】
【出願番号】特願2012−515014(P2012−515014)
【出願日】平成22年6月7日(2010.6.7)
【国際出願番号】PCT/US2010/037591
【国際公開番号】WO2010/144346
【国際公開日】平成22年12月16日(2010.12.16)
【出願人】(509170693)ライトワイヤー,インク. (6)
【Fターム(参考)】
【公表日】平成24年11月22日(2012.11.22)
【国際特許分類】
【出願日】平成22年6月7日(2010.6.7)
【国際出願番号】PCT/US2010/037591
【国際公開番号】WO2010/144346
【国際公開日】平成22年12月16日(2010.12.16)
【出願人】(509170693)ライトワイヤー,インク. (6)
【Fターム(参考)】
[ Back to top ]